WO2006126330A1 - ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 - Google Patents

ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 Download PDF

Info

Publication number
WO2006126330A1
WO2006126330A1 PCT/JP2006/306958 JP2006306958W WO2006126330A1 WO 2006126330 A1 WO2006126330 A1 WO 2006126330A1 JP 2006306958 W JP2006306958 W JP 2006306958W WO 2006126330 A1 WO2006126330 A1 WO 2006126330A1
Authority
WO
WIPO (PCT)
Prior art keywords
gan
layer
metal
buffer layer
substrate
Prior art date
Application number
PCT/JP2006/306958
Other languages
English (en)
French (fr)
Inventor
Takafumi Yao
Meoung-Whan Cho
Original Assignee
Tohoku Techno Arch Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Techno Arch Co., Ltd. filed Critical Tohoku Techno Arch Co., Ltd.
Priority to DE602006017195T priority Critical patent/DE602006017195D1/de
Priority to EP06730906A priority patent/EP1876270B1/en
Priority to CN2006800107591A priority patent/CN101180420B/zh
Priority to JP2007517737A priority patent/JP4172657B2/ja
Priority to US11/910,609 priority patent/US20080261378A1/en
Publication of WO2006126330A1 publication Critical patent/WO2006126330A1/ja
Priority to US12/545,575 priority patent/US7829435B2/en
Priority to US12/691,411 priority patent/US8124504B2/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • GaN single crystal growth method GaN substrate fabrication method, GaN-based device manufacturing method, and GaN-based device
  • the present invention relates to a method for manufacturing a GaN-based device including a GaN free-standing substrate or a GaN template substrate and a light-emitting element or an electronic device such as a light-emitting diode or a laser diode using the GaN template substrate.
  • the present invention relates to the fabrication of high-efficiency light-emitting elements and the like by a GaN single crystal growth method using a single metal buffer.
  • Nichia in Japan and Lumi LED in the US are leading the field in the development and commercialization of blue and white light-emitting diodes and laser diodes using GaN compound semiconductors.
  • various high-luminance light-emitting element structures for lighting applications such as household fluorescent lamps and LCD (Liquid Crystal Display) backlights have been proposed and commercialized.
  • the potential of GaN-based materials has been fully demonstrated as a high-power, high-temperature electronic device as well as an optical device.
  • the MOCVD growth method can be used on sapphire substrates to grow high-quality GaN crystals.
  • One of the main core technologies is the further development of low-temperature buffers.
  • an amorphous or polycrystalline A1N or GaN buffer layer is grown on a sapphire substrate in a low temperature growth temperature range of 400 to 700 ° C, and then a high temperature of 1000 ° C or higher. This makes it possible to grow high quality GaN crystals. That is, further technological development of the low temperature buffer has become the main technology leading to the commercialization of light emitting devices.
  • GaN-based light-emitting elements are high efficiency, high output, and short wavelength in the ultraviolet region.
  • GaN-based thin film growth can be done by methods such as MOCVD (Metal Or game and hemical Vapor Deposition), MBE (Molecular Beam Epitaxy), and HVPE (Hydna e Vapor Epitaxy).
  • MOCVD Metal Or game and hemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hydna e Vapor Epitaxy
  • An optical element or an electronic element is realized by using a simple method.
  • the HVPE growth method grows thick GaN on a sapphire substrate at a high growth rate of 100 / z mZhr or higher, and uses a laser lift-off method. Free standing that separates substrate and thick film GaN Mainly used for GaN substrate fabrication.
  • the conventional technology for manufacturing blue high-brightness, high-power light-emitting diodes will be described specifically.
  • the top-emitting LED system that emits light in the upper direction of the thin film as shown in Fig. 1 has been mainly used.
  • the LED chip method LED-chip method or flip-chip method
  • the conventional TOP light-emitting LED method has been adopted. Compared with this, we were able to achieve an improvement of about 2 times in light output.
  • the use of the submount 110 having high conductivity and the proximity of the heat-generating thin film enables the packaging process, and a good heat release effect can be obtained.
  • the reason for the improved output is that the light is not physically limited by the LED upper metal electrode.
  • a further improved luminous efficiency can be obtained by the mirror-coating 180 of the submount 110.
  • an LED structure (Fig. 3 (a)) grown on a sapphire substrate 120 by MOCVD is bonded to a Si substrate 190 using a metal bonding layer 182 (Fig. 3).
  • laser lift-ofi technology is used to separate the sapphire substrate 120 and the thin film (Fig. 3 (c)), and a new LED structure with a top-down electrode (Fig. 3 (d) )
  • a microfabricated sapphire substrate (patterned substrate) 122 as shown in FIG.
  • the light generated from the active layer of the light-emitting element is diffusely reflected by the microfabricated pattern formed on the sapphire substrate, suppressing the transmission of light through the sapphire substrate and increasing the amount of light emitted from the surface, thereby emitting light from the element. It is a way to improve efficiency.
  • the inventors of the present invention have grown a GaN layer on a CrN layer directly formed on a substrate by MBE (see Non-Patent Documents 2, 3, and 4).
  • the HVPE system is capable of high-speed deposition and mass production by laminating Cr by a mass production method such as sputtering rather than laminating a CrN layer by MBE.
  • a method for forming a Cr nitride layer by nitriding with GaN and forming a template for GaN growth is conceivable.
  • Cr is stacked on a sapphire substrate, it will be polycrystalline or multidomain. Single crystal growth on polycrystals or multidomains is difficult.
  • Cr knows well It is known that it forms extremely stable Cr oxides (passive state), and the (Cr oxide layer is naturally formed on the surface of the stainless steel and protects the inside of the stainless steel against corrosion. It is known that there is an action.
  • Sputtering equipment power Since it is moved to the HVPE equipment by badge processing, it is necessary to transport it in the air, and Cr surface oxidation occurs in the process. The presence of such an oxide layer is an obstacle to the growth of GaN single crystals. As described in Non-Patent Documents 2, 3, and 4, in order to epitaxially grow single crystal GaN on Cr nitride, it is necessary to further crystallize the nitrided Cr nitride layer.
  • Patent Documents 1 and 2 describe that a GaN layer is grown on a metal film.
  • the force that forms A1N and forms a GaN layer is unfavorable for the subsequent GaN growth process because of its low melting point as a metal buffer layer (Patent Document 1) )
  • Titanium is used as the metal film, and a gap is formed in the GaN layer by the Ti film and TiN film, and the GaN layer is peeled off by this gap, and there is a concern that the crystallinity of the GaN layer due to the gap may be deteriorated.
  • Patent Document 2 describes that a GaN layer is grown on a metal film.
  • Patent Document 1 the force that forms A1N and forms a GaN layer is unfavorable for the subsequent GaN growth process because of its low melting point as a metal buffer layer
  • Titanium is used as the metal film, and a gap is formed in the GaN layer by the Ti film and TiN film, and the GaN layer is peeled off by this gap, and there
  • Non-Patent Document 2 Low-Temperature CrN Buffer Layers for GaN Growth Using Molecula rBeam Epitaxy (31st International Symposium on Compound Semiconductors: announced on September 12-16, 2004)
  • Non-Patent Document 3 Growth and Haracterization of HVPE GaN on c-sapphire with CrN Buffer Layer (31st International Symposium on Compound Semiconductors: September 2004)
  • Non-patent document 4 CrN Buffer Layer Study For GaN Growth Using Molecular Beam Epitaxy (22nd North American Conference on Molecular Beam epitaxy: October 2004)
  • Patent Document 1 JP 2002-284600
  • Patent Document 2 JP 2004-39810 A
  • the Cr nitride film which becomes at least the GaN growth interface obtained by nitriding in the HVPE apparatus, should be a single crystal film similar to the CrN film formed by MBE growth. This is the realization of a technology to remove the GaN layer by dissolving the Cr-containing layer that forms the interface between the grown GaN layer and the substrate such as sapphire.
  • the purpose of the present invention is to provide a technology for producing a free-standing GaN substrate by making this a technology that can be put into practical use on the basis of the knowledge obtained by the inventors in MBE growth. is there.
  • GaN-based element including a light-emitting element or an electronic element such as a light-emitting diode or a laser diode using the prepared GaN template substrate is prepared.
  • the present invention includes a growth process for growing a metal buffer layer on a substrate, and nitriding the surface of the metal buffer layer or the entire metal buffer layer to form a metal nitride layer.
  • a GaN single crystal growth method characterized by comprising a long GaN layer growth process, wherein the metal nofer layer is Cr, Cu.
  • a GaN single crystal growth method characterized by the following.
  • the above substrate is a metal substrate, and the surface is nitrided to form a metal nitride layer.
  • the metal layer can be used as a metal buffer layer to nitride the surface, or a metal buffer layer can be grown on the metal layer. .
  • the nitriding process may be performed with a gas containing ammonia.
  • the nitriding temperature range should be 500 ° C to 1000 ° C.
  • the growth temperature range of the GaN buffer single layer growth process is 800 ° C. to 1100 ° C., and that the thickness of the GaN buffer single layer is 50 nm to 30 m.
  • a GaN-based device comprising: a step of producing a GaN-based device structure in the GaN single-crystal layer by a GaN single-crystal growth method on a metal buffer layer or a metal nitride layer; and a chip separation step of performing chip separation.
  • the method for producing a GaN-based device is also the present invention.
  • the method further includes the step of fabricating a conductive bonding layer and a conductive substrate layer on the GaN-based device structure, wherein the chip separation step includes the conductive substrate layer Primary separation is performed before separation, the metal buffer layer or metal nitride layer is separated by selective chemical etching, and secondary separation is performed to separate the conductive substrate layer.
  • a down electrode type light emitting element can also be manufactured.
  • the chip separation step firstly, primary separation is performed to separate the metal nitride layer or the metal buffer layer, and then a conductive bonding layer and a conductive substrate layer are formed on the GaN-based element structure.
  • the metal buffer layer or the metal nitride layer An up-down electrode type light emitting device having electrodes on the upper and lower sides may be manufactured by performing a secondary separation that separates the conductive substrate layer by selective chemical etching.
  • an electrode may be provided on the metal buffer layer.
  • the light emitted from the single metal buffer layer is reflected to increase the light emission efficiency.
  • a high-quality GaN-based thin film can be grown on a different single crystal, polycrystal, amorphous semiconductor or metal substrate using a single metal buffer layer with a low defect. it can.
  • This GaN-based thin film (thick film) can be fabricated as an n-type, p-type, or undoped type. Since it is possible to fabricate a GaN template substrate that includes a metal nofer layer, light emitting elements (light emitting diodes, laser diodes, etc.) and electronic elements can be fabricated on the substrate.
  • a high-power, high-intensity light-emitting diode can be fabricated by reflecting one metal buffer layer.
  • the GaN-based device manufacturing process can be significantly improved only by improving the performance of the GaN-based device, and the GaN-based device manufacturing cost can be greatly reduced.
  • FIG. 1 is a schematic diagram of a conventional GaN light emitting device.
  • FIG. 2 (a) Schematic diagram of a conventional flip-chip GaN light emitting device, (b) Mirror coating FIG. 3 is a schematic diagram of a GaN light emitting device subjected to ing.
  • FIG. 3 is a diagram showing an LED structure having a top-down electrode using a metal bonding layer.
  • LED light emitting diode
  • FIG. 4 is a schematic diagram showing the structure of an element in which the light emission efficiency is improved by increasing the amount of light emitted by diffuse reflection of the light from the light-emitting element due to the microfabrication pattern of the sapphire substrate.
  • FIG. 5 is a diagram showing a method for producing a GaN single crystal layer using a metal buffer layer of the present invention.
  • Figure 5-1 Shows a table of physical properties such as buffer layers used when growing GaN layers. That is, it shows the interatomic distance and thermal expansion coefficient of the GaN growth buffer layer / substrate material.
  • FIG. 5-2 This is a schematic diagram showing the growth mechanism of crystals on sapphire and CrN.
  • FIG. 6 is a diagram showing X-ray diffraction data of a Cr film produced by various production methods.
  • FIG. 7 is a photograph showing a Cr metal buffer layer deposited on a 2-inch sapphire substrate by sputtering.
  • FIG. 7-1 This is a photograph showing the surface morphology of the GaN layer grown on the Cr nitriding temperature. That is, (a) shows the case where the nitriding temperature is 480 ° C. (b) shows the case where the nitriding temperature is 520 ° C. (C) shows the case where the nitriding temperature is 800 ° C. (D) shows the case where the nitriding temperature is 980 ° C. (E) shows the case where the nitrogen temperature is 1040 ° C.
  • FIG. 7-2 A table showing the relative evaluation of the surface morphology and crystallinity of the high-temperature GaN layer with respect to the nitriding temperature of Cr.
  • FIG. 8 is a SEM cross-sectional photograph of a sample in which a GaN buffer layer is grown by 5 ⁇ m in the range of 800 to 1000 ° C after the nitridation process of the metal buffer layer.
  • FIG. 8-1 This is a photograph showing the surface morphology of the GaN layer grown on it with respect to the growth temperature of the GaN buffer layer. That is, (a) shows the case where the nitriding temperature is 650 ° C. (B) shows the case where the nitriding temperature is 700 ° C.
  • (c) shows the case where the nitriding temperature is 800 ° C.
  • (D) shows the case where the nitriding temperature is 900 ° C.
  • (e) shows the case where the nitrogen temperature is 1000 ° C.
  • (f) shows the case where the nitriding temperature is 1100 ° C.
  • (G) shows the case where the nitriding temperature is 1150 ° C.
  • (H) shows the case where the nitriding temperature is 1200 ° C.
  • FIG. 8-2 Comparison of the crystallinity of the GaN layer with respect to the growth temperature of the GaN buffer layer.
  • FIG. 8-3 A table showing the relative evaluation of the GaN layer grown on the growth temperature of one GaN buffer layer.
  • FIG. 8-4 This is a graph showing the relative comparison of the crystallinity of the GaN layer with respect to the thickness of the GaN buffer layer.
  • FIG. 9 is a diagram showing an X-ray mouthing curve of a GaN layer.
  • FIG. 10 A photograph of a GaN single crystal film grown after a nitridation process of a 0 r metal buffer layer and a GaN buffer layer grown thereon. In other words, it is a photograph showing a GaN single crystal film grown by HVPE on a Cr metal buffer layer.
  • FIG. 11 is a SEM cross-sectional photograph of a sample in which a GaN buffer layer 14 111 and a GaN single crystal layer 30 / zm are grown on a sapphire substrate in the nitriding process.
  • FIG. 12 (a) is a cross-sectional view showing a GaN-based light emitting device structure.
  • FIG. 3B is a cross-sectional view showing a GaN-based light emitting device structure.
  • C A cross-sectional view showing a GaN-based light emitting device structure.
  • FIG. 13 a is a cross-sectional view showing a light emitting device grown on a GaN template substrate including one metal buffer layer.
  • a conductive group is formed on the GaN-based light emitting device structure via a conductive bonding layer.
  • FIG. 13 c (1) A sectional view showing chip separation by a primary scribing process. (2) A top view of a sapphire substrate.
  • FIG. 13 d is a cross-sectional view showing the separation of the sapphire substrate by selective chemical etching of one metal buffer layer.
  • FIG. 13 e is a sectional view showing chip separation by a secondary scribing process.
  • FIG. 13 f is a diagram showing a schematic diagram in which top-down electrode type high-power light emitting elements are mounted on a submount layer after electrodes are formed on the upper and lower parts.
  • FIG. 14 is a diagram for explaining another method of manufacturing a top-down electrode type light emitting device or an electronic device. That is, (a) is a cross-sectional view showing primary scribing or dry etching chip separation. (B) is a cross-sectional view showing a structure in which a conductive substrate is bonded to the surface of a light emitting device and an electronic device separated from each other through a conductive bonding layer. (C) is a sectional view showing separation of a sapphire substrate by selective chemical etching of one metal buffer layer.
  • FIG. 15 is a diagram for explaining an improvement in luminous efficiency using reflection from one metal buffer layer. That is,) is a cross-sectional view of a high-output and high-efficiency light-emitting element by reflection of one metal buffer layer. (B) is a cross-sectional view of another high-output and high-efficiency light-emitting element by reflection of one metal buffer layer.
  • FIG. 16 A graph showing the results (calculated values) of simulations of reflectivity and transmissivity due to changes in the thickness of one metal buffer layer when the emission wavelength is 460 nm.
  • FIG. 17 This is a graph showing the results (calculated values) of the reflectance (reflectance) with respect to the emission wavelength when the thickness of the Cr metal buffer layer is 10 OA (10 nm).
  • FIG. 18 is a graph showing measured values (experimental values) of reflectivity (reflectance) versus emission wavelength in a sample fabricated with a Cr metal buffer layer thickness of 10 OA (10 nm). '
  • FIG. 19 A diagram showing the production of a free-standing GaN substrate by selective chemical etching of one metal buffer layer.
  • (A) is a cross-sectional view in which a thick film G a N is grown on the metal buffer layer by the HVPE method.
  • (b) is a cross-sectional view showing that a single metal buffer layer is selectively chemically etched to separate a sapphire substrate and a thick GaN layer (free standing substrate).
  • FIG. 20 is a cross-sectional SEM photograph of a GaN freestanding GaN substrate by selective chemical etching of a Cr metal buffer layer.
  • FIG. 21 is a diagram showing a method for growing a thick GaN layer on a Cu substrate.
  • A is a cross-sectional view showing a structure in which a GaN template substrate not including a Cu metal buffer layer is formed on a Cu substrate, and then a light emitting device structure is formed thereon.
  • B is a cross-sectional view showing a structure in which a GaN template substrate including a Cu metal buffer layer is formed on a Cu substrate, and then a light emitting device structure is formed thereon.
  • heterogeneous single crystal, polycrystal, amorphous substrate or metal puffer layer on metal substrate is formed by electron beam evaporation (E-beam evaporator), thermal evaporation.
  • Nitridation technology for forming GaN growth nuclei on the metal buffer layer in HVPE reaction tubes, MOCVD, or MBE chambers
  • Nitridable metal layer (metal buffer layer) 210 such as Cr, Cu, etc. on sapphire substrate 120 (E—beam evaporator, thermal evaporator) ⁇ Sutter method, organometallic vapor phase method (MOCVD), chemical vapor deposition, and MBE (Molecular Beam Epitaxy) to a predetermined thickness (several nm to several ⁇ m) (Fig. 5 (a)).
  • the substrate temperature is from room temperature to 1000 ° C.
  • Ar and nitrogen may be used as the sputtering gas.
  • an alkyl compound or chloride containing a predetermined metal can be used.
  • a substrate having a metal buffer layer 210 deposited on the sapphire substrate 120 is nitrided to form nuclei for GaN crystal growth.
  • ammonia gas can be used, and when MBE method is used, ammonia or nitrogen plasma can be used.
  • the nitriding process is preferably performed in a hydrogen or nitrogen gas atmosphere containing ammonia gas or ammonia gas within a substrate temperature range of 500 to 1000 ° C. Due to the strong reduction action by ammonia, even if there is a surface oxidization layer on the metal buffer layer, surface nitridation of the metal buffer layer can be performed.
  • the optimum nitriding conditions for forming a uniform metal nitride on the surface of the metal buffer layer are determined, that is, the flow rate of ammonia and the nitriding temperature.
  • metal nitrides that is, Cr and Cu used in the examples
  • metal nitrides Cr N and Cu N are formed on the surface of one metal buffer layer and deposited in step 1).
  • it can be nitrided by a certain thickness.
  • the entire metal buffer layer can be formed into metal nitride.
  • This process can be performed in the MBE chamber in the reaction tube of the HVPE growth system or MOCVD growth system.
  • the metal nitride thus formed acts as a nucleus of GaN crystal growth.
  • FIG 5-1 is a detailed description of the physical properties of the Buffy layer used when growing the GaN layer and the schematic diagram showing the growth of crystals on sapphire and CrN in Figure 5-2. .
  • the crystal axis of the GaN film is grown in a domain rotated by 30 ° in the (0001) plane with respect to the corresponding crystal axis of sapphire. ing.
  • the lattice irregularities of sapphire and GaN are reduced by the above 30 ° rotation.
  • the lattice irregularity is as large as 16.1%, which causes crystal defects in the GaN layer (see Figure 5-1).
  • the GaN thick film on the sapphire substrate has a problem of cracking due to the difference in thermal expansion of the GaN (/ buffer layer) / substrate interface when the temperature is lowered, but by using the CrN buffer layer, the difference in thermal expansion coefficient is gradually reduced. Therefore, the crack can be expected to be reduced.
  • the relationship between the thermal expansion coefficients of A1N and TiN is AlN (OOOl) Ga Ga N (0001) ⁇ CrN (111) ⁇ A1203 (0001) ⁇ TiN (111). In A1N and TiN, the difference in thermal expansion coefficient cannot be reduced in stages.
  • the GaN single crystal layer 220 can be grown to various thicknesses depending on the purpose.
  • the substrate fabricated by the above process can be used as a GaN template substrate for the fabrication of GaN-based light emitting diodes and laser diodes.
  • the substrate used for the growth of the metal buffer layer is a single crystal such as Al 2 O 3, Si, SiC, or GaAs.
  • a polycrystalline semiconductor substrate a single crystal or an amorphous substrate such as Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, or C can be used.
  • the metal layer used as a metal buffer layer can be made of nitridable Ga, Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, or Cu.
  • the nitriding conditions such as temperature conditions are likely to be narrow, and problems remain in terms of reproducibility.
  • the cause of poor reproducibility in Ti is that hydrogen occlusion occurs during nitridation with NH.
  • the metal buffer layer is preferably Cr, Cu, more preferably Cr.
  • GaN-based thin film As a GaN-based single crystal, a GaN-based thin film (thick film) of GaN, InGa_ ⁇ , ⁇ Ga_ ⁇ , and AlInGa__N can be grown. This GaN-based thin film (thick film) can be fabricated as an n-type, p-type, and undoped type.
  • MO CVD MO CVD
  • MBE MOCVD
  • HVPE nitridable metal layer
  • the substrate and GaN layer can be separated by selective chemical etching technology for one metal buffer layer.
  • the manufacturing process is described in detail as an example carried out using HVPE growth technology. Needless to say, the following growth process can be achieved by MOCVD, etc., by changing appropriate growth conditions.
  • Cr or Cu which is a metal buffer layer on a sapphire substrate, is vacuum-evaporated (E-beam evaporator, thermal evaporator), sputter method, metal organic chemical vapor deposition (MOCVD), or chemical vapor deposition (CVD).
  • E-beam evaporator, thermal evaporator vacuum-evaporated
  • MOCVD metal organic chemical vapor deposition
  • CVD chemical vapor deposition
  • a predetermined thickness severe nm to several / zm.
  • the thickness of the formed metal buffer is closely related to the light emitting device application and the selective chemical etching rate.
  • hundreds of A (several tens of nm) of Cr or Cu was used as the metal noffer layer.
  • the substrate temperature during formation was set to room temperature to 1000 ° C.
  • the thickness of the formed metal was about 10 to 1000 (1 to 10011111).
  • a Cr film formed by sputtering is polycrystalline as shown by X-ray diffraction data (Sputtered Cr metal) in FIG.
  • the Cr surface oxide layer is extremely thin and amorphous and cannot be detected by X-ray diffraction. According to electron microscope observation, when the Cr film thickness is reduced to about 4 nm, a crystalline Cr film grows, but the overall structure is a multi-domain structure. In the MBE method, a single-crystal Cr film grows when Cr is stacked under ultra-high vacuum.
  • Figure 7 shows a photograph of Cr deposited on a 2 inch sapphire substrate.
  • the formed metal buffer was nitrided in a quartz reaction tube using the HVPE growth method.
  • Nitriding was performed at a temperature of 600 ° C. or higher in an ammonia gas atmosphere to form a metal nitride layer 212.
  • Figure 6 (a) shows the X-ray diffraction data (CrN in N and CrN in Ar) including this result. In order from the bottom, there are a sputtered Cr film, a nitrided Cr film (CrN in Ar), a nitrided Cr film (CrN in N), and an MBE grown CrN film.
  • nitriding treatment as shown in FIG. 6 (a), (111) -oriented CrN is formed. That is, due to the strong reducing action of ammonia gas, Cr oxides on the Cr surface were reduced and nitrided, and CrN grew.
  • Figure 6 (b) shows the result after nitriding. A schematic diagram of the structure is shown.
  • the top X-ray diffraction data is the growth of a force (111) -oriented single crystal showing the X-ray diffraction data of a CrN film deposited by MBE on a sapphire substrate.
  • the (111) orientation means that the 111> axis is oriented.
  • ammonia gas has a low decomposition rate of nitrogen and hydrogen, making it difficult to form CrN by nitriding Cr. It was found that no GaN notfer layer was grown on the surface of Cr nitrided below 500 ° C.
  • GaN gallium nitride
  • it exhibits a rough surface morphology in three-dimensional growth mode. Above 1000 ° C, evaporation of Cr begins to deposit on the sapphire substrate, and the GaN layer grown thereon forms abnormal growth and huge pits. It was a component that the quality deteriorated.
  • Figure 7-1 is a photograph showing the surface morphology of the GaN layer grown on the Cr nitriding temperature.
  • Figure 7-1 (a) shows the nitriding results at 480 ° C, (b) 520 ° C, (c) 800 ° C, (d) 98 0 ° C, (e) 1040 ° C.
  • Figure 7-2 is a table comparing the surface morphology of the GaN layer and the crystallinity (indicated by the half-value width of (0002) XRD) with respect to the nitridation temperature of Cr. As you can see, the surface morphology of the GaN buffer layer is below 500 ° C. The crystallinity is getting worse. It is optimal at 980 ° C. When the temperature exceeds 1000 ° C, surface morphology and crystallinity decrease.
  • a flat GaN film with a mirror surface can be formed on a metal film nitrided under good conditions.
  • the nitriding temperature of one metal buffer layer is preferably 500 ° C to 1000 ° C, more preferably 800 ° C to 1000 ° C.
  • the surface morphology of the metal buffer after the nitriding treatment depends on the metal growth conditions, the metal film thickness, and the nitriding conditions, but a good GaN film can be formed on top of it. It is limited to the case.
  • the “substantially continuous metal nitride film” refers to a domain-like surface morphology in which voids are formed between domains when observed by SEM or the like as well as when a continuous film is formed. The domain surface whose outermost surface area is larger than the void area is flat. In this case, it looks like a continuous film at the optical microscope level.
  • a GaN buffer layer was grown on the nitrided metal buffer layer in an HVPE reaction tube.
  • the growth temperature range of one GaN buffer was 800 to 1000 ° C., which is higher than the growth temperature of one conventional low temperature GaN buffer.
  • the thickness of the GaN buffer layer was set to several nm to several tens / z m depending on the growth conditions.
  • Fig. 8 is a SEM cross-sectional photograph of a sample in which a GaN buffer layer was grown 5 m in the range of 800 to 1000 ° C after nitriding of the metal buffer layer. Columnar crystal growth was possible.
  • the growth temperature range and thickness are 500 to 1000 ° C, and several nm to several Atm.
  • the GaN buffer layer can be n-type, p-type, or undoped GaN.
  • the growth temperature of the GaN buffer layer has a major influence on the surface morphology and crystallinity of the GaN layer.
  • Figure 8-1 shows the growth temperature of the GaN wafer layer is 650. C, 700. C, 800. C, 900. C, 1100. It is a photograph showing the surface morphology at C, 1150 ° C and 1200 ° C. From this photograph, it can be seen that at 650 ° C, the compounding property is not seen and a polycrystalline shape is shown, and at 1100 ° C, a large number of pits are shown.
  • Fig. 8-2 compares the crystallinity of the GaN layer with respect to the growth temperature of the GaN buffer layer. From this Fig. 8-2, it can be seen that a relatively good crystallinity is shown in the growth temperature range from 800 to: L 100 ° C. Conventionally, a method of growing a low-temperature GaN buffer layer in a temperature range of 500 to 700 ° C. is generally known for GaN crystal growth. However, this embodiment is characterized by the use of a GaN buffer layer of 800 ° C or higher.
  • Figure 8-3 shows a table comparing the surface morphology and crystallinity of the GaN layer with respect to the growth temperature of the GaN buffer layer. As is clear from this, it is advisable to grow a single layer of GaN buffer at approximately 800 ° C to 1000 ° C. In particular, it can be seen that the growth should be around 900 ° C.
  • the growth temperature range of the GaN buffer further growth process, mosquitoes child Mashiku at 800 ⁇ 1100, 800 o C ⁇ 1000 o C preferably from force ⁇ .
  • the thickness of the GaN buffer layer can be selected widely depending on the growth method.
  • MOCVD method it is possible to obtain a good GaN crystal even with a few lOnm or more.
  • MOCVD the growth rate is faster than MOCVD
  • HVPE with a growth rate of 100 ⁇ mZhr or more is practically difficult to control the thickness of the GaN notch layer below lOnm.
  • the thickness of the GaN buffer layer is several lOnm or less, many pits are formed on the surface of the GaN layer, Moreover, since crystallinity also deteriorates, it is preferable to set it to 50 nm or more.
  • the HVPE method was used, the surface morphology and crystallinity of the GaN layer changed depending on the thickness of the GaN buffer layer.
  • Figure 8-4 shows the crystallinity of the GaN layer versus the thickness of the GaN buffer layer grown by the HVPE method.
  • the measured thickness of the GaN buffer layer is the smallest, the case (leftmost point) is 20 nm, and the next film thickness (next point) is 50 nm.
  • the GaN buffer layer thickness is relatively constant from 50 nm to 30 ⁇ m. If the GaN buffer layer is less than 50 nm, or if it is thicker than 30 m, it will be difficult to form a uniform GaN buffer layer, and the crystallinity will also deteriorate.
  • the thickness of the GaN buffer layer grown during the GaN buffer layer growth process is 50 ⁇ m to 30 ⁇ m! / ⁇ .
  • Patent Document 2 since a metal that does not absorb hydrogen, such as Cr and Cu, is used as the metal buffer layer, a void as described in Patent Document 2 is formed at the interface between the metal buffer layer and the GaN buffer layer. (Vacancy) is not formed, and the GaN buffer layer is flat.
  • Patent Document 2 Ti, which easily absorbs hydrogen, is used as a metal buffer layer.
  • high temperature GaN single crystal growth was continuously performed at a temperature of 1000 ° C or higher, which is higher than the growth temperature of the GaN buffer layer.
  • the thickness of the high-temperature GaN single crystal film can be grown in a wide range depending on the application. When aiming at a freestanding GaN substrate, it can be grown with a thick film of 100 / zm or more. In the case of a flip-chip type or top-down electrode type light emitting device, it grows to several nm to several tens of ⁇ m.
  • Figure 9 shows the X-ray diffraction data of the grown GaN layer with a thickness of 25 microns.
  • Fig. 9 (a) shows the (0002) rocking curve
  • Fig. 9 (b) shows the (10-11) rocking curve.
  • (0002) diffraction reflects a screw dislocation
  • (10-11) diffraction reflects a screw dislocation + edge dislocation.
  • Nitriding conditions in the example in this figure Ammonia was introduced into the reaction tube at 620 ° C, the temperature was raised to the crystal growth temperature of GaN (1040 ° C in this example) over about 30 minutes, and then kept at the growth temperature for 30 minutes. )),
  • the optimum Cr buffer film thickness was determined to be 10-20 nm.
  • the half-width of this X-ray diffraction is similar to the half-width of the GaN film grown by the HVPE method on the GaN template formed by MOCVD on the sapphire substrate, and a high-quality single crystal film is growing. I understand that. Note that the optimum nitriding conditions vary depending on the Cr film thickness.
  • Fig. 10 is a photograph of a high temperature GaN single crystal film grown after nitriding a Cr metal buffer layer on a 2-inch sapphire substrate and growing a GaN buffer layer on top of it by HVPE. A flat mirror surface could be obtained.
  • the MOCV D method using ammonia and TMG as raw materials was used for the growth process of high-temperature GaN single crystals.
  • the growth temperature was 1000 ° C or higher.
  • FIG. 11 shows, as an example, an SEM cross-sectional photograph in which a GaN buffer layer of 14 ⁇ m and a high-temperature GaN single crystal layer of 30 ⁇ m are grown. This photo clearly shows the interface between the GaN buffer layer and the high-temperature GaN single crystal layer.
  • the thickness of the high-temperature GaN single crystal layer can be variously grown from several meters to several hundreds / zm. It is also possible to grow n-type, undoped and p-type GaN.
  • a metal buffer layer is deposited on a sapphire substrate, and high-temperature single-crystal GaN is grown by the HVPE method. It can be used as a GaN template substrate for laser diode fabrication.
  • FIG. 12 (a) shows an example of manufacturing a typical light emitting element structure.
  • MO C VD is an example in which a GaN-based light emitting device or electronic device structure is fabricated by MBE.
  • Various other light emitting elements and electronic element structures can be manufactured.
  • FIG. 12 (b) shows electrode formation when the GaN buffer layer 222 and the GaN single crystal layer 220 are undoped.
  • n-electrode 142 a part of the n-GaN layer 130 is etched by dry etching to form an electrode.
  • FIG. 12 (c) the case where the GaN buffer layer 222 and the GaN single crystal layer 220 are dry etched and the metal buffer layer 210 is used as the n electrode 142 is shown.
  • electrodes are formed as shown in Fig. 12 (b), the effective area of the device can be expanded and the chip yield can be improved.
  • a metal buffer layer having good electrical conductivity is used as an electrode, the electrical characteristics of the device can be improved.
  • the metal buffer layer 210 existing at the GaN interface between the sapphire substrate and the GaN layer is removed by selective chemical etching to remove sapphire.
  • a top-down electrode type light emitting device can be manufactured by separating the substrate 120 and the light emitting device or electronic device chip. The process of manufacturing this element will be described below with reference to FIG.
  • a light emitting device or an electronic device structure is fabricated using a MOCVD or MBE method on a GaN template substrate including a GaN single crystal layer 220 fabricated by HVPE or MOCVD.
  • a GaN single crystal layer 220 instead of the GaN single crystal layer 220, a single crystal layer of InGaN, AlGaN, or AlInGaN can be produced to form a template substrate.
  • a light emitting device or an electronic device structure is fabricated using MOCVD or MBE.
  • FIG. 13a is a case where a light emitting element is manufactured, and FIG. 13 is a case where a light emitting element is used.
  • FIG. 13c (1) is a schematic cross-sectional view
  • FIG. 13c (2) is a view seen from the surface side of the sapphire substrate 120.
  • the sapphire substrate 120 is separated by selective chemical etching of the metal buffer layer 210 (FIG. 13d). At that time, it is possible to separate the sapphire substrate 120 by supplying an etching solution through the space between the chips and suppressing the occurrence of cracks.
  • the conductive substrate 230 is separated into a single chip by the secondary scribing step (FIG. 13e).
  • the GaN buffer layer 222 and the GaN single crystal layer 220 are made p-type, some! /, N-type GaN layers.
  • FIG. 13 f shows a schematic view in which the top-down electrode type light emitting device is mounted on the submount layer 110 after the electrodes 142 and 144 are formed on the upper and lower portions.
  • the primary scribing process described above is a preparatory process for chip separation.
  • the sapphire substrate is separated by chemical etching.
  • Secondary scribing is a chip separation process by separating the conductive support substrate.
  • the purpose of the secondary scribing process is to perform complete chip separation by the secondary scribing process of the bonded conductive substrates.
  • FIG. 1 Another method of manufacturing a top-down electrode type light emitting device or electronic device will be described with reference to FIG. As an example, a light-emitting element is described in FIG.
  • the light emitting device structure fabricated on the GaN template substrate fabricated by HVPE or MOCVD is applied to the metal nitride layer 212 or the metal buffer by the primary scribing process or the dry etching process.
  • the layer is removed up to 210 to separate the chip (FIG. 14 (a) is removed up to the metal nitride layer 212).
  • a conductive support substrate eg, Si substrate
  • Bond using a good bonding layer 232 (Fig. 14 (b)).
  • Cu, Au, or Ag may be used as the bonding layer.
  • the metal buffer layer 210 or the metal nitride layer 212 is separated from the sapphire substrate 120 by selective chemical etching (FIG. 14 (c)).
  • an etching solution corresponding to the type of the nitrided metal buffer layer and the metal nitride layer is used.
  • Various etching solutions can be selected for one metal buffer layer and metal nitride layer.
  • the metal buffer layer and the metal nitride layer are selectively etched simultaneously using the same etching solution.
  • etching is performed using a wet method because etching is performed from the side surface.
  • HC1, HNO, HCIO, CAN (Ceric Ammonium Nitrate) etc. are known as etching solutions.
  • N-polar GaN surfaces are etched in chemical solutions compared to Ga-polar GaN surfaces. Force that N-polar GaN surface appears after Cr and CrN in the metal buffer layer are etched. This N-polar GaN surface is etched by the etching solution, and the surface may become rough. Therefore, a mixed solution of Ce (NH) (NO) + HC10 + H 2 O that has little effect on the N-polar GaN surface is suitable.
  • the etching solution is nitric acid (HNO) +
  • the chip when the chip can be separated from the substrate by selective chemical etching of the metal buffer layer and the metal nitride layer, an electrode is formed on the surface of the GaN-based device structure (usually the GaN-based semiconductor surface) of the separated chip.
  • the GaN-based device structure usually the GaN-based semiconductor surface
  • the etching rate is controlled by the solution temperature and concentration. Thus, cracks that occur during separation of the sapphire substrate and the light emission or electronic device can be suppressed.
  • FIG. 15 (a) shows electrode formation when the GaN buffer layer 222 and the GaN single crystal layer 220 are undoped.
  • the electrode 142 is formed by etching a part of the n-GaN layer by a dry etching method.
  • FIG. 15 (b) the case where the metal buffer layer 210 is used as the n electrode 142 by dry etching up to the GaN buffer layer 222 and the GaN single crystal layer 220 is shown.
  • the thickness of the metal buffer layer was determined based on simulations in order to improve the efficiency of the light-emitting element by reflection of the metal buffer layer 210.
  • Figure 16 shows an example of the calculation of reflection including absorption at a wavelength of 460 nm by changing the thickness of the Cr and Cu metal buffer layers.
  • the Cr thickness is about 200 A (about 20 nm)
  • the maximum reflectivity is about 40%
  • Cu is about 400 A (about 40 nm)
  • the maximum reflectivity is about 35%.
  • the light emission efficiency of the light emitting element can be improved by the reflection at the interface.
  • Figure 17 shows the calculated reflectance for the wavelength when the Cr metal buffer layer thickness is 100A (10nm) and the incident light wavelength is 460nm. According to the results in Fig. 17, a constant reflectivity is maintained regardless of the wavelength, and it can be applied to the application of ultraviolet light emitting diodes.
  • Fig. 18 shows measured values for a sample prepared with a Cr metal buffer layer having a thickness of 100A (10nm). It can be seen from Fig. 17 and Fig. 18 that the calculated value and the measured value agree at 19-20%. In other words, in the case of a high-intensity light-emitting diode that uses the reflectance of one metal buffer layer, the optimum thickness considering absorption, reflection, and transmission at the emission wavelength must be considered. I must. Optimal thickness of Cr and Cu can be determined based on simulation
  • Free-standing GaN substrates can be fabricated by selective chemical etching of a metal buffer layer or Z and metal nitride layers.
  • a high-temperature GaN single crystal layer was grown on one metal buffer layer on the sapphire substrate, and the thickness of the grown high-temperature GaN single crystal layer was finally increased to 100 m or more.
  • a free-standing GaN substrate can be fabricated by separating the sapphire substrate and the thick GaN by selective chemical etching of one metal buffer layer or metal nitride layer.
  • Fig. 19 (a) is a schematic cross-sectional view of a thick GaN224 grown by HVPE on the metal buffer layer 210, and Fig. 19 (b) shows that the metal buffer layer 210 is selectively chemically etched.
  • a schematic diagram of the production of a free-standing GaN substrate is shown.
  • Figure 20 shows an SEM cross-sectional photograph of a freestanding GaN substrate obtained by selective chemical etching of one metal buffer layer after growing a high-temperature GaN single crystal layer at 122 m for the purpose of a freestanding GaN substrate. At this time, the etching was performed under the same conditions as the etching described above. In this etching, the metal buffer layer and the metal nitride can be selectively etched with the same etching solution.
  • the free-standing GaN substrate can be separated from the sapphire substrate by selective chemical etching of the metal buffer layer and the metal nitride layer, the surface of the free-standing GaN substrate will also be separated. Since it is flat, it does not require an additional polishing step for the purpose of removing or planarizing the metal nitride layer remaining on the separated side as in Patent Document 1 and Patent Document 2, and There are benefits.
  • Nitrogen is directly nitrided on the surface of a Cu substrate that is currently commercially available and can be provided as a metal single crystal substrate. After forming a GaN buffer layer on the Cu metal nitride layer, or nitriding the surface of the Cu substrate by the method described above, After forming a GaN buffer layer on the Cu metal nitride layer, the GaN layer can be grown.
  • GaN-based light-emitting diode When a GaN-based light-emitting diode is fabricated on this grown GaN layer, it has good conductivity. Using a Cu substrate with high thermal conductivity, it can be manufactured without submount in the light emitting diode packaging process.
  • a top-down electrode is used as an electrode, it is possible to improve the chip yield and simplify the process.
  • a metal substrate having various metal layers can be used. It is also possible to nitride the metal layer. The manufactured structure is shown in Fig. 21.
  • FIG. 21 (a) shows a case where a GaN layer 220 is grown on a Cu substrate 125 through a nitriding process and then light emitting diode structures 130, 150, 160 are directly grown thereon.
  • Cu layer 210 is formed on Cu substrate 125 by vacuum deposition, sputtering, or chemical vapor deposition, and then nitridation process similar to Fig. 21 (a), GaN buffer layer 222 grown. In the process, the growth process of the high-temperature GaN single crystal layer 220 was performed, and the light emitting device was finally fabricated on this layer.
  • Patent Document 2 Ti is used for one metal buffer layer, and after nitriding this, GaN is grown, and peeling is performed by utilizing the decrease in mechanical strength due to the generation of voids formed by the elimination of hydrogen contained in this region. It is disclosed. This seems to be due to the fact that the disclosed metal nitride layer is multi-domain and has poor crystal orientation, so the crystallinity of the GaN layer above it is not sufficient. According to the method of the present invention, without forming a void in the single layer region of the metal buffer, the flatness can be maintained and the orientation of the metal nitride layer can be improved, so that the GaN layer on the metal buffer layer can be improved without the start of growth. Has an effect.
  • this metal buffer single layer region can be chemically etched, it can be easily peeled off from the underlying substrate such as sapphire to obtain a high-quality free-standing GaN substrate.
  • the flatness of the peeled surface of the GaN and the base substrate after peeling is maintained, there is an accompanying effect that at least the base substrate can be used any number of times.
  • a low-temperature buffer layer was used to realize a GaN-based light emitting device on a sapphire substrate.
  • GaN As GaN, A1N was mainly used.
  • the present invention succeeded in growing a high-quality GaN single crystal by using a metal buffer layer, a nitride metal layer, and a GaN buffer layer as a new buffer layer.
  • a new amorphous metal layer can be used as a GaN buffer layer by the technique proposed in the present invention. This allows for a variety of device applications and allows growth on amorphous metal, semiconductor, and dielectric materials.
  • GaN crystal growth is limited to sapphire and SiC substrates, but this patent is an important technology that can expand the types of substrates that can be used for GaN crystal growth.
  • the technology provided by the present invention provides an important technology for the next-generation GaN-based device application.
  • it is possible to fabricate highly efficient light-emitting diodes using a single metal buffer layer. It can reduce the manufacturing process of the top-down electrode type light emitting device by the conventional laser lift-off, provide various types of metal buffers, and provide various substrates. Specific economic and technical effects are as follows.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】　基板上に成長した金属バッファー層を使ってＧａＮ系薄膜（厚膜）を成長する。 【解決手段】　（ａ）サファイア基板１２０上にＣｒ，Ｃｕ等の金属バッファー層２１０を蒸着形成する。 （ｂ）サファイア基板１２０上に金属バッファー層２１０を蒸着した基板を、アンモニアガス雰囲気で窒化処理を行い、金属窒化物層２１２を形成する。 （ｃ）窒化処理した金属バッファー層２１０，２１２の上に、ＧａＮバッファー層２２２を成長する。 （ｄ）最終的にＧａＮ単結晶層２２０を成長する。 　このＧａＮ単結晶層２２０は、目的に応じて様々な厚さに成長することができる。上述の工程により作製した基板は、選択的化学エッチングによりフリースタンディング基板を作製することができ、さらにＧａＮ系発光ダイオードやレーザーダイオード製作のためのＧａＮテンプレート基板として使うことができる。

Description

明 細 書
GaN単結晶成長方法， GaN基板作製方法， GaN系素子製造方法およ び GaN系素子
技術分野
[0001] 本発明は、 GaNフリースタンディング基板又は GaNテンプレート基板作製と該 GaN テンプレート基板を用いた発光ダイオード、レーザーダイオード等の発光素子又は電 子素子を含む GaN系素子の製作方法に関することで、特に金属バッファ一層を用い た GaN単結晶成長方法による高効率発光素子等の素子製作に関するものである。 背景技術
[0002] 日本の日亜化学、アメリカの Lumi LED社は、 GaN系化合物半導体を用いた青色 、白色発光ダイオード (Light Emitting Diodes)やレーザーダイオードの開発と商品化 の分野で先行している。最近は、家庭用蛍光灯、 LCD(Liquid Crystal Display)バック ライトなどの照明分野への応用のための多様な高輝度発光素子構造が提案され、商 品化されて来た。 GaN系物質は、光素子だけではなく高電力、高温電子素子として その可能性が充分に示されて来た。現在、サファイア基板上に MOCVD成長方法を 用いて、良質の GaN結晶成長ができるようになった。
その主要核心技術としては、低温バッファ一層の開発をあげることができる。 MOC VD成長方法を用いて、サファイア基板上に 400〜700°Cの低温成長温度範囲で、 非晶質あるいは多結晶状態の A1N、 GaNのバッファ一層を成長した後、 1000°C以 上の高温で良質の GaNを結晶成長することが可能になっている。即ち、低温バッファ 一層の技術開発が、現在発光素子の商品化にまで至る主要技術になっている。
[0003] しかし、現在 GaN系に基づく発光素子の重要テーマは高効率、高出力、紫外領域 での短波長化である。 GaN系の薄膜成長は成長目的によって、 MOCVD(Metal Or gameし hemical Vapor Deposition)、 MBE(Molecular Beam Epitaxy)、 HVPE(Hydna e Vapor Epitaxy)などの方法で薄膜、厚膜成長が可能で、このような方法を用いて光 素子又は電子素子が実現されている。特に HVPE成長法は、 100 /z mZhr以上の 高成長速度によってサファイア基板上に厚膜 GaNを成長し、レーザ'リフトオフ法で 基板と厚膜 GaNを分離したフリースタンディング GaN基板製作に主に使われている 。現在、 GaN系光又は電子素子の製作において、結晶成長をするための基板として はサファイア又は SiCが主に使われている。しかし、大きい格子不整合と熱膨張係数 の差によって、転位密度 (dislocation density)が 101G/cm2程度の大きい欠陥密度に よる素子特性劣化と耐ィ匕学特性による素子加工等に多くの問題点を持っている。転 位密度を減少させるために多様なバッファ一層を使い、 LEOQateral epitaxial overgr owth)、 PENDEOェピタシ一方法 (非特許文献 1参照)などの選択成長や横方向成長 技術を用いて低欠陥薄膜成長が可能になった。しかし、このような成長技術は、成長 前に多数工程による基板製作が必要なことから生産単価を増加させる原因になり、ま た再現'性と収率上も問題点になって ヽる。
青色高輝度、高出力発光ダイオード製作のための従来の技術を具体的に記述す る。従来は、絶縁体サファイア基板上に GaN系発光ダイオードを製作する場合、図 1 に示すような、薄膜上部方向で光を出す TOP発光 LED方式が主に使われて来た。 しかし、最近は代りに図 2 (a)に示すような、光をサファイア基板方向に出す LEDチッ プ方式 (LED-chip方式、あるいはフリップチップ方式)を採用して、従来の TOP発光 LED方式に比べて発光出力において 2倍程度の向上を実現できた。また、高い伝導 性を持つサブマウント (Submount) 110の使用と熱が発生する薄膜と近接してパッケ ージ工程が可能になり、良好な熱放出効果を得ることができる。出力向上の理由は 光が LED上部金属電極によって物理的に制限を受けないからである。また、図 2 (b) に示すように、サブマウント 110のミラーコ一ティング (mirror- coating) 180により一層 向上した発光効率を得ることができた。
最近は、図 3に示すように、サファイア基板 120上に MOCVD法によって薄膜成長 された LED構造（図 3 (a) )を、金属接合層 182を用 ヽて Si基板 190を接合し（図 3 (b ) )、レーザーリフト'オフ (laser lift-ofi)技術を使ってサファイア基板 120と薄膜を分離 させ（図 3 (c) )、トップダウン電極を持つ新 、LED構造 (図 3 (d) )が提案されて!、る 高出力、高効率発光ダイオードの他の方法として、図 4に示すように、微細加工した サファイア基板 (patterned substrate)122を使うこともある。これはサファイア基板 122 に形成された微細加工パターンによって発光素子の活性層から発生された光が乱反 射を起こし、サファイア基板の光の透過を抑制させて表面で放出される光の量を増加 させ、素子の発光効率を向上する方法である。
[0005] 上述したように、高輝度青色、紫外線発光ダイオードやレーザーダイオードの作製 のためにフリップチップ技術、パターン化されたサファイア基板の採用、反射電極金 属を用いた効率向上等が提案されたが、工程上の複雑性、生産の非効率性等の様 々な問題点がある。従来技術では、 GaN薄膜成長時、サファイア基板のように異種 基板上のへテロ成長のため良質の薄膜を成長するには GaN、 A1N低温バッファー 層の Seed層作製が不可欠である。しかし、こうしたバッファ一層が存在しても、大きい 格子不整合と熱膨張係数の差によって、転位密度が 101C>Zcm2程度の大きい欠陥 密度がある。
また、絶縁性サファイア基板を使うために、基板下地には電極を形成することが不 可能である。このため、電極の形成には、成長させた薄膜を数/ z m程度乾式エツチン グしなければならない複雑な工程が要求される。
なお、 LED発光効率の飛躍的増カロ、大電流動作、高輝度化ならびに高出力 ·紫外 レーザ作製などのためには、サファイア基板に代わって GaN基板上へデバイスを作 製することが最も有望とされてきた。しかし、従来の GaN基板製作は GaNノ レク成長 が技術的に困難であるため、代わりに HVPE方法を使ってサファイア基板上に厚膜 GaNを成長後、機械的研磨やレーザ'リフトオフ法で厚膜 GaNと基板を分離して基 板を作製している。しかし、これらの方法では、 GaN厚膜成長後のプロセス 'コストが 力かり低コストのプロセス開発が望まれて!/、た。
[0006] 本発明の発明者らは、 MBE法により基板上に直接形成した CrN層上に GaN層を 成長させている（非特許文献 2, 3、 4参照)。しかし、大面積化、スループットの観点 力 は MBE法などで CrN層を積層するよりは Crをスパッタ法などの大量生産向きの 方法で積層し、それを高速成膜、大量生産が出来る HVPE装置内で窒化処理して C r窒化層を形成して、 GaN成長のためのテンプレートを形成する方法が考えられる。 しかし、 Crをサファイア基板上に積層しても多結晶あるいはマルチドメインィ匕する。多 結晶あるいはマルチドメイン上での単結晶成長は困難である。さらに、 Crは良く知ら れて 、るように極めて安定な Cr酸ィ匕物（不働態）を形成することが知られて 、る (Cr 酸ィ匕物層はステンレスの表面に自然形成され、ステンレス内部を腐食力 保護する 作用があることが知られて 、る）。スパッタ装置力 バッジ処理で HVPE装置へ移動さ せるため、空気中をどうしても移送する必要があり、その過程での Cr表面酸ィ匕が起こ る。このような酸ィ匕層の存在は GaN単結晶成長の障害となる。非特許文献 2、 3、 4の ように Cr窒化物上に単結晶 GaNをェピタキシ成長させるためには、さらに窒化処理 した Cr窒化層を単結晶化させる必要がある。もちろん他の金属をスパッタ積層してそ れを窒化処理し、その上に単結晶 GaNをェピタキシ成長する手法が考えられるが、 上に述べた困難 (金属膜が多結晶積層、表面酸化、単結晶化)がある。したがって、 金属積層膜上での GaN成長過程の開発が望まれていた。
なお、金属膜上に GaN層を成長させることは、特許文献 1や 2にも記載されている。 し力し、記載されているのは、 A1Nを形成して力も GaN層を形成する力 A1は金属バ ッファー層としては融点が低いので後段の GaN成長過程に好ましくないものであり（ 特許文献 1)、金属膜としてはチタンを用いており、 Ti膜及び TiN膜により GaN層に 空隙ができ、この空隙で GaN層を剥離するもので、空隙による GaN層の結晶性の悪 化が懸念されるもの (特許文献 2)である。
特 §午文献 1 : Pendeo— epitaxy versus Lateral Epitaxial uvergrowth of uaN: A comp arative study via finite element Analysis, Zheleva, W.M.Ashmawi, K.A.Jones, phys. Stat, sol.(a) 176, 545 (1999)
非特許文献 2： Low-Temperature CrN Buffer Layers for GaN Growth Using Molecula rBeam Epitaxy (31st International Symposium on Compound Semiconductors： 2004 年 9月 12日〜 16日で発表）
非特許文献 3： Growth andし haracterization of HVPE GaN on c- sapphire with CrN Buffer Layer (31st International Symposium on Compound Semiconductors : 2004年 9 月）
非特言午文献 4： CrN Buffer Layer Study For GaN Growth Using Molecular Beam Epit axy (22nd North American Conference on Molecular Beam epitaxy : 2004年 10月) 特許文献 1：特開 2002— 284600号公報 特許文献 2：特開 2004 - 39810号公報
発明の開示
発明が解決しょうとする課題
[0007] 従来技術で述べたように、 GaN系素子の真の実用化にあっては、良質のフリース タンディング GaN基板作製技術が望まれる。これにはサファイア等の基板上に良質 の GaN層を形成する技術と、この GaN層を基板と分離する技術の両立が必要なわ けである。発明者らは MBE成長ではある力 サファイア基板上にェピタキシャル成長 した CrNを形成し、続、て GaNを成長することで結晶性の良 、GaN膜が得られるこ とを示した。
残念ながらこの MBE法によって厚い GaN層を得ることは困難であり、フリースタン デイング GaN基板作製技術とすることは困難である。大面積化、スループットの観点 力もはサファイア基板などの上に Crをスパッタなどで積層し、高速成長、大量生産で きる HVPE装置内で窒化してェピタキシャルな Cr窒化膜を形成、この上に引き続い て厚膜の GaNを形成することが必要なわけである。
解決しなければならな 、課題は、 HVPE装置内で窒化して得る少なくとも GaN成 長界面となる Cr窒化膜を MBE成長で形成した CrN膜と同様の単結晶膜にすること と、この上に成長した GaN層とサファイア等の基板との界面を構成する Crを含む層を 溶解するなどして GaN層を剥離する技術の実現にある。
以上、発明者らによって得られた MBE成長での知見に基づいて、これを工業的に も実用化できる技術にすることで、フリースタンディング GaN基板作製技術を提供す ることが本発明の目的である。
さらに、作製した GaNテンプレート基板を用いた発光ダイオード、レーザーダイォー ド等の発光素子又は電子素子を含む GaN系素子を作製することである。
課題を解決するための手段
[0008] 本発明の目的を達成するために、本発明は、基板上に金属バッファ一層を成長す る成長過程と、該金属バッファ一層の表面又は該金属バッファ一層全体を窒化して、 金属窒化物層を作製する窒化過程と、該金属窒化物層上に GaNバッファ一層を成 長する GaNバッファ一層成長過程と、該 GaNバッファ一層上に単結晶 GaN層を成 長する GaN層成長過程とを備え、前記金属ノ ッファー層は、 Cr, Cuであることを特 徴とする GaN単結晶成長方法である。
また、基板上に金属バッファ一層を成長する成長過程と、該金属バッファ一層の表 面又は該金属バッファ一層全体を窒化して、金属窒化物層を作製する窒化過程と、 該金属窒化物層上に GaNバッファ一層を成長する GaNバッファ一層成長過程と、該 GaNバッファ一層上に単結晶 GaN層を成長する GaN層成長過程とを備え、前記窒 化金属物層は、（111)配向であることを特徴とする GaN単結晶成長方法である。 上述の基板を金属基板とし、その表面を窒化して金属窒化物層を作製する窒化過 程とすることちでさる。
上述した GaN単結晶成長方法で、前記基板は金属層を有する基板とすると、該金 属層を金属バッファ一層としてその表面を窒化したり、該金属層上に金属バッファー 層を成長することができる。
なお、前記窒化過程は、アンモニアを含むガスにより行うとよい。また、窒化温度範 囲は 500°C〜1000°Cとするとよ ヽ。
また、前記 GaNバッファ一層成長過程の成長温度範囲を 800°C〜1100°Cとし、さ らに、 GaNバッファ一層の厚さを 50nm〜30 mとすることが望ましい。
金属バッファ一層又は金属窒化物層上に GaN単結晶成長方法による前記 GaN単 結晶層に GaN系素子構造を作製する工程と、チップ分離を行うチップ分離工程とを 備えることを特徴とする GaN系素子を作製する GaN系素子製造方法も本発明である さらに、前記 GaN系素子構造上に導電性接合層及び導電性基板層を作製するェ 程を備え、前記チップ分離工程は、前記導電性基板層の前まで分離する一次分離 を行い、前記金属バッファ一層又は金属窒化物層を選択的化学エッチングにより分 離し、前記導電性基板層を分離する二次分離を行うことで、上下に電極を有するアツ プダウン電極形発光素子を作製することもできる。
また、前記チップ分離工程として、まず、前記金属窒化物層又は金属バッファ一層 まで分離する一次分離を行い、次に、前記 GaN系素子構造上に導電性接合層及び 導電性基板層を作製する工程を行い、前記金属バッファ一層又は金属窒化物層を 選択的化学エッチングにより分離し、前記導電性基板層を分離する二次分離を行う ことで、上下に電極を有するアップダウン電極形発光素子を作製してもよ 、。
上述した金属バッファ一層上の GaN系素子製造方法により製造された GaN系素子 にお 、て、前記金属バッファ一層に電極を設けることもできる。
また、金属バッファ一層上の GaN系素子製造方法により製造された発光素子にお いて、前記金属バッファ一層で、発光した光が反射する構成とし、発光効率を高める ことちでさる。
[0010] 上述した GaN単結晶成長方法において、前記 GaN単結晶層を厚く成長した後、 選択的化学エッチングにより、前記 GaN単結晶層を分離する分離過程を行うと、フリ 一スタンディング GaN基板を得ることができる。
発明の効果
[0011] 本発明の構成によれば、異種単結晶、多結晶、非晶質半導体や金属基板上に金 属バッファ一層を使って低欠陥で良質の GaN系薄膜 (厚膜)成長することができる。 この GaN系薄膜 (厚膜)は、 n形、 p形、アンドープ形として作製することができる。 金属ノ ッファー層を含む GaNテンプレート基板製作が可能であるので、基板上に 発光素子 (発光ダイオード、レーザーダイオード等)や電子素子を製作できる。
また、金属バッファ一層の反射によって高出力、高輝度発光ダイオードを製作する ことができる。
本発明の GaN系素子製造方法により、 GaN系素子の高性能化だけでなぐ GaN 系素子作製工程の大幅な改善が可能となり、 GaN系素子作製コストの大幅な減少が 可能となる。
金属バッファ一層又は Z及び金属窒化物層の選択的化学エッチングでフリースタ ンデイング GaN基板を作製することにより、リフトオフ後の加ェプロセスを大幅に改善 することができ、スループットの増大と加工プロセス 'コストの大幅な低下が可能となる 図面の簡単な説明
[0012] [図 1]従来の GaN発光素子の模式図である。
[図 2] (a)従来のフリップチップ方式 GaN発光素子の模式図であり、（b)ミラーコーテ ィングを行った G a N発光素子の模式図である。
[図 3]金属接合層を用いたトップダウン電極をもつ LED構造を示す図で ある。 （a) サファイア基板上に薄膜成長された LED (発光ダイオード） 構造、 （b) 金属接合層を用いて S i基板を接合すること、 （c) サフアイ ァ基板と薄膜を分離すること、 （d) トップダウン電極形高輝度 LED (発 光ダイオード） 構造を示す。
[図 4 ]サフアイァ基板の微細加工パターンによつて発光素子の光が乱反射 により放出される光の量を増加させ、 発光効率を向上した素子の構造を示 す模式図である。
[図 5 ]本発明の金属バッファー層による G a N単結晶層の作製方法を示す 図である。
[図 5— 1 ] G a N層の成長するときに使用するバッファ層等の物性の表を 示す。 すなわち、 G a N成長緩衝層/基板材料の原子間距離および熱膨張 係数を示す。
[図 5— 2]サファイア上と C r N上の結晶の成長機構を示す模式図である。
[図 6 ]色々な作製方法による C r膜の X線回析データを示す図である。
[図 7 ] 2ィンチサフアイァ基板上にスパッタにより蒸着した C r金属バッ ファー層を示す写真である。
[図 7— 1 ] C rの窒化温度を変化させたとき、 その上に成長した G a N層 の表面モフォロジーを示す写真である。 すなわち、 （a) は、 窒化温度が 4 80°Cの場合を示す。 (b) は、 窒化温度が 520°Cの場合を示す。 （c) は、 窒化温度が 800°Cの場合を示す。 （d) は、 窒化温度が 980°Cの場 合を示す。 （e) は、 窒ィヒ温度が 1040°Cの場合を示す。
[図 7— 2] C rの窒化温度に対する高温 G a N層の表面モフォロジ一と結 晶性とに関する相対評価を示す表である。
[図 8]金属バッファ一層の窒化過程後、 G a Nバッファ一層を 800〜 1 000°C範囲で 5 μ m成長した試料の S EM断面写真である。
差替え用紙 （規則 26) [図 8— 1]G a Nバッファ一層の成長温度に対するその上に成長した G a N層の表面モフォロジーを示す写真である。 すなわち、 （a) は、 窒化温 度が 650°Cの場合を示す。 （b) は、 窒化温度が 700°Cの場合を示す。
( c )は、窒化温度が 800°Cの場合を示す。（ d)は、窒化温度が 900°C の場合を示す。 (e) は、 窒ィヒ温度が 1000°Cの場合を示す。 (f ) は、 窒化温度が 1100°Cの場合を示す。 （g) は、窒化温度が 1150°Cの場 合を示す。 （h) は、 窒化温度が 1200°Cの場合を示す。
[図 8— 2 ] G a Nバッファ一層の成長温度に対する G a N層の結晶性の相 対比較である。
[図 8— 3]GaNバッファ一層の成長温度に対するその上に成長した G a N層の相対評価を示す表である。
[図 8— 4]G a Nバッファ一層の厚さに対する G a N層の結晶性の相対比 較を示すグラフである。
[図 9]G a N層の X線口ッキングカーブを示す図である。
[図 10]0 r金属バッファ一層の窒化過程を行い、 その上に G a Nバッフ ァ一層を成長した後に、 G a N単結晶膜を成長した写真である。すなわち、 C r金属バッファ一層上に HVPE法により成長した G a N単結晶膜を示 す写真である。
[図 11]C r金属バッファ一層の生成 ·窒化過程においてサファイア基板 上に G a Nバッファ一層 14 111、 G a N単結晶層 30 /zmを成長した試 料の S EM断面写真である。
[図 12] (a) G a N系の発光素子構造を示す断面図である。
(b) G a N系の発光素子構造を示す断面図である。 （c) GaN系の発光 素子構造を示す断面図である。
[図 13 a]金属バッファ一層を含む G a Nテンプレート基板上に成長した 発光素子を示す断面図である。
[図 13 b]G a N系の発光素子構造の上に伝導性接合層を介して伝導性基
差替え用紙 （規則 26) 板を結合した構造を示す断面図である。
[図 1 3 c] (1) 1次スクライビング工程によるチップ分離を示す断面図 である。 （2) サファイア基板の上面図である。
[図 1 3 d]金属バッファ一層の選択的化学エッチングによるサファイア基 板の分離を示す断面図である。
[図 13 e] 2次スクライビング工程によるチップ分離を示す断面図である。
[図 13 f ]上部と下部に電極を形成した後、 トップダウン電極形高出力発 光素子をサブマウント層の上に装着した模式図を示す図である。
[図 14]トップダウン電極形発光素子又は電子素子製作の他の方法を説明 した図である。 すなわち、 （a) は、 1次スクライビングあるいは乾式エツ チングチップ分離を示す断面図である。 （b) は、 チップ分離した発光素子 及び電子素子の表面上に伝導性接合層を介して伝導性基板を結合した構造 を示す断面図である。 （c) は、金属バッファ一層の選択的化学エッチング によるサファイア基板の分離を示す断面図である。
[図 15]金属バッファ一層での反射を用いた発光効率向上を説明する図で ある。 すなわち、 ) は、金属バッファ一層の反射による高出力高効率発 光素子の断面図である。 （b) は、金属バッファ一層の反射による別の高出 力高効率発光素子の断面図である。
[図 16]発光波長が 460 nmの場合における金属バッファ一層の厚さの 変化による反射度及び透過度のシミュレーションによる結果 （計算値） を 示すグラフである。
[図 1 7] C r金属バッファ一層の厚さが 10 OA (10 nm) である場合 における発光波長に対する反射率 （反射度） を計算した結果 （計算値） を 示すグラフである。
[図 18] C r金属バッファ一層の厚さを 10 OA (10 nm) にして作製 された試料における発光波長に対する反射率（反射度） の実測値（実験値） を示すグラフである。 '
差替え用紙 （規則 26) 10/1
[図 1 9]金属バッファ一層の選択的化学エッチングによって、 フリースタ ンデイング G a N基板を製作することを示す図である。 （a) は、金属パッ ファ一層上に H V P E法によつて厚膜 G a Nを成長した断面図である。
(b) は、 金属バッファ一層を選択的化学エッチングして、 サファイア基 板と厚膜 G a N層 （フリースタンディング基板） とを分離することを示す 断面図である。
[図 20]C r金属バッファ一層の選択的化学エッチングによる G a Nフリ 一スタンディング G a N基板の断面 S EM写真である。
[図 21] Cu基板上に厚膜 G a N層を成長する方法を示す図である。 （a) は、 Cu基板上に Cu金属バッファ一層を含まない G a Nテンプレート基 板を形成した後、 その上に発光素子構造を形成した構造を示す断面図であ る。 （b) は、 Cu基板上に Cu金属バッファ一層を含む G a Nテンプレー ト基板を形成した後、 その上に発光素子構造を形成した構造を示す断面図 である。
符号の説明
[0013]
100 :G a N系素子
1 10：サブマウント層
120：サファイア基板
122：微細加工したサファイア基板
125： C u基板
130： n— G a N層
142： η電極
144： ρ電極
150：活性層 （ I n G a N QW層）
160:p— GaN層
172, 174：配線
差替え用紙 （規則 26) 10/2
176, 1 78： Auバンプ
180：金属ミラーコーティング層
182:金属接合層
190： S i基板
210：金属バッファ一層
212:金属窒化物層
220： G a N単結晶層
222 :G a Nバッファ一層
224：厚膜 G a N層
230：伝導性基板
232：伝導性接合層
300:発光素子構造
400 :G a Nテンプレート基板
501：チップ
502：スクライビングによる溝
600：エッチングされる領域
発明を実施するための最良の形態
[0014]
本発明は、 サファイアと S i C基板以外に異種単結晶、 多結晶、 非晶質 基板あるいは金属基板上に金属パッファー層を電子ビーム蒸着法 （E- beam evaporator)、 熱蒸着
差替え用紙 （規則 26) 法 (Thermal evaporator),スパッタ (Sputter)法、化学気相法（Chemical Vapor Depositi on)や有機金属気相法 (MOCVD)によって形成後、この上に単結晶 GaNを成長す る。このような金属を多様な基板のバッファ一層として使って、その上に発光素子又 は電子素子を製作することは初めての試みであり、今後の GaN系発光素子の多様な 構造や基板の多様性を提供することができる。サファイア、 SiCなどの多くの基板と G aN系単結晶薄膜 (厚膜)界面に金属バッファ一層を挿入することで発光素子の活性 層で発生する光がサファイア基板を透過することを抑制して、界面の金属バッファー 層の反射によって発光の取り出し効率を向上している。また、界面に存在する金属バ ッファー層又は金属窒化物層を選択的化学エッチングによって効率的に基板と発光 素子又は電子素子を分離して、トップダウン電極形成が可能である。
本発明の重要な要素技術としては、以下のことが指摘できる。
1)窒化可能な金属層を形成する技術
2) HVPEの反応管、 MOCVD、あるいは MBEのチャンバ中で上記金属バッファー 層上に GaN成長核を形成する窒化過程 (Nitridation)技術
3)この上に GaNバッファ一層を成長する技術
4) GaN単結晶層を成長する技術
5)金属バッファ一層あるいは金属窒化物層の選択的化学エッチングによって基板と GaN層を分離する技術
6)このように形成された GaN単結晶薄膜 (厚膜)上に、 InGaNZGaN青色発光ダイ オード， GaNZAlGaN紫外線発光ダイオード，レーザーダイオード等発光素子ゃ電 子素子を形成する技術
7)光素子の場合、金属界面層での反射による高輝度発光ダイオードゃフリップ-チッ プ、金属バッファ一層の選択的化学エッチングによるトップダウン電極形発光素子等 の各種の素子製作技術
8)光素子あるいは電子素子構造の作製後に、スクライビング工程を通して一次チッ プ分離を行い、次いで金属バッファ一層の選択的化学エッチングを行う技術。これに より、クラックの発生を抑え、素子のスループットを格段に改善できる。
9)金属バッファ一層の選択的化学エッチングによるフリースタンディング GaN基板製 作技術
[0016] 以下に、図面により、本発明の実施形態を詳しく説明する。
まず、本発明の金属バッファーを用いた GaN単結晶層の製作方法の概略を、図 5 で説明する。
1)サファイア基板 120上に Cr, Cu等の窒化可能な金属層（金属バッファ一層） 210 を真空蒸着法 (E— beam evaporator, thermal evaporator)^スノヽッタ (Sputter)法、有機 金属気相法（MOCVD) ,化学気相法（Chemical Vapor Deposition)や MBE法（Mol ecular Beam Epitaxy)で所定の厚さ (数 nm〜数 μ m)に形成する（図 5 (a) )。
真空蒸着法の場合、基板の温度は常温以下〜 1000°Cであり、スパッタ法の場合、 スパッタリングに使われるガスは Ar,窒素を使うとよい。化学気相法の場合は、所定 の金属を含むアルキル化合物あるいは塩化物を用いることができる。
2)サファイア基板 120上に金属バッファ一層 210を蒸着した基板を、 GaN結晶成長 の核を形成するために窒化する。
GaN結晶成長法として、 MOCVDと HVPEを使う場合、アンモニアガスを使うこと ができ、 MBE法を使う場合、アンモニアあるいは窒素プラズマの使用が可能である。 窒化過程は、基板温度を 500〜1000°C範囲内でアンモニアガスあるいはアンモ- ァガスを含む水素又は窒素ガス雰囲気で行うとよい。アンモニアによる強力な還元作 用により、力りに金属バッファ一層に表面酸ィヒ層があっても金属バッファ一層の表面 力 窒化を行うことができる。金属バッファ一層表面上に、均一な金属窒化物を形成 するための最適の窒化条件、すなわち、アンモニアの流量及び窒化温度を決める。 このような窒化過程によって金属窒化物、すなわち、実施例で使われた Crや Cuの 場合、金属窒化物 Cr N , Cu Nを金属バッファ一層の表面に形成し、工程 1)で蒸 着された金属バッファ一層の表面の窒化条件によって、所程の厚さだけ窒化できる。 ここで、窒化条件を制御することで、金属バッファ一層全体を金属窒化物に形成する ことができる。
このプロセスは、 HVPE成長システムや MOCVD成長システムの反応管内ある!/ヽ は MBEのチャンバ中で行うことが可能である。
[0017] このように形成された金属窒化物は GaN結晶成長の核として作用する。これを以下 に、図 5— 1の GaN層の成長するときに使用するバッフー層等の物性の表と、図 5— 2のサファイア上と CrN上の結晶の成長を示す模式図を用いて詳細に説明する。 サファイア (0001)面上に GaN膜を成長した場合、 GaN膜の結晶軸がサファイアの 対応する結晶軸に対して、（0001)面内で 30° 回転したドメインで成長されることは よく知られている。これは、上記の 30° 回転によって、サファイアと GaNの格子不整 が減少するためである。しかし、この場合でも格子不整は 16. 1%と大きいため、 Ga N層の結晶欠陥の原因となっている（図 5— 1参照)。
ここで、サファイア（0001)面上に Crを蒸着すると面心立方構造の Crは（110)配向 を示す。 Crは窒化によって岩塩構造の CrNを形成し、（111)配向を示す。この CrN (111)面上に GaNを成長すると、 CrN (111)面の格子定数は GaN (0001)面の格 子定数と 30° 回転したサファイア（0001)面の格子定数の中間値を持つ（図 5-1参 照)。
すなわち、図 5— 2に示すように、 c面サファイア基板上に作製した理想的な CrN (1 11)面上に GaNを成長した場合、格子不整は CrN (111)面 Zc面サファイア間で 6. 6%、 GaN (0001)面 ZCrN (111)面間で 8. 9%となり、 c面サファイア上に直接 Ga Nを成長した場合（同 16. 1%)に比べ、格子不整を段階的に低減することができるた め、 GaNを直接成長する場合に比べて結晶欠陥の形成が抑制される。また CrNは 6 . 00 X 10_6[ZK]の熱膨張係数を持ち、この値も GaNとサファイアの中間値である 。サファイア基板上の GaN厚膜では降温時における GaN (/緩衝層） /基板界面の 熱膨張差によるクラックの発生が問題となるが、 CrN緩衝層を用いることで、熱膨張 係数の差を段階的に減少させることができるため、クラックの低減が期待できる。一方 、図 5—1に示すように、 A1N, TiNの熱膨張係数の大小関係は、 AlN (OOOl)く Ga N (0001) < CrN (111) < A1203 (0001) < TiN (111)となっており、 A1N , TiNで は、熱膨張係数の差を段階的に低減することができない。
以上から、格子不整や熱膨張係数差の段階的な低減によるクラック低減効果は特 許文献 1および 2に記載されている従来の A1や Tiの金属窒化膜 (A1N、 TiN)では得 られな 、効果であり、 CrNを緩衝層として用いるメリットの 1つとなって 、る。
3)窒化処理した金属バッファ一層 210, 212の上に、 GaNバッファ一層 222を成長 する（図 5 (c) )。なお、金属バッファ一層が全部窒化した場合は 210がすべて 212で 置き換わる。
4)最終的に GaN単結晶層 220を成長する（図 5 (d) )。
この GaN単結晶層 220は、目的に応じて様々な厚さに成長することができる。上述 の工程により作製した基板は、 GaN系発光ダイオードやレーザーダイオード製作の ための GaNテンプレート基板として使うことができる。
[0019] 金属バッファ一層の成長に使う基板としては Al O , Si, SiC, GaAsなどの単結晶
2 3
又は多結晶半導体基板、 Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cu, Fe, Cな どの単結晶あるいは非晶質基板を用いることができる。
また、金属バッファ一層として使う金属層は、窒化可能な Ga、 Nb, V, Ta, Zr, Hf, Ti, Al, Cr, Mo, W, Cuを使うことができる。
上記した様に金属バッファ一層として使える金属は多様である。しかし、上記した金 属の種類によっては温度条件等、窒化条件が狭いようで、再現性の点で問題が残る 。例えば Tiでは再現性が悪い原因は NHによっての窒化時に水素吸蔵がおこり、こ
3
の窒化時や後の GaN成長時に吸蔵した水素の脱離が起こる結果、本発明に必要な 平坦な窒化層が再現性良く得られないようである。
再現性の観点からすれば、実施例に示した Crおよび Cuが金属バッファ一層として は最も好ましいとの結果を得ている。この結果は図 8に示した SEM断面写真で見るよ うに Crや Cuでは金属バッファ一層がつねに平坦であることと対応している。
以上から、金属バッファ一層として、好ましくは Cr, Cuあり、より好ましくは Crである
[0020] GaN系単結晶としては、 GaN, In Ga _ Ν,ΑΙ Ga _ Ν, Al In Ga _ _ Nの GaN 系薄膜 (厚膜)を成長することができる。この GaN系薄膜 (厚膜)は、 n形、 p形、アンド ープ形として作製することができる。
また、異種基板上に窒化可能な金属層 (金属バッファ一層）を形成後、窒化過程を 経て、 GaNバッファ一層や、 GaN単結晶の成長に使われる成長方法としては、 MO CVD, MBE, HVPEを使用することができる。 GaN単結晶層を形成した後、基板と GaN層の分離は金属バッファ一層の選択的化学エッチング技術により行うことができ る。
以下に、 HVPE成長技術を用いて遂行された実施例として、製作過程を詳しく説 明する。なお、当然のことながら、下記の成長プロセスは、 MOCVD等でも適切な成 長条件の変更により可能である。
[0021] 1)サファイア基板上への金属バッファ一層の蒸着（図 5 (a)参照）
サファイア基板上に金属バッファ一層である Crや Cuを真空蒸着法 (E-beam evapor ator、 thermal evaporator)ゃスパッタ (Sputter)法、有機金属気相法（MOCVD)や化 学気相法 (CVD)で所定の厚さ (数 nm〜数/ z m)に形成する。形成した金属バッファ 一層の厚さは発光素子への応用と選択的化学エッチング速度と密接な関係を持つ。 ここでは数百 A (数十 nm)の Crや Cuを金属ノ ッファー層として使った。基板と金属 ノ ッファー層の結合力の向上と表面平坦性の向上ため、形成時の基板温度は常温 〜1000°Cとした。形成された金属の厚さを10〜1000 （1〜10011111)程度にした。 例えば、スパッタ法によって成膜した Cr膜は、図 6の（a)の X線回折のデータ（Sputt ered Cr metal)が示すように多結晶である。なお、 Cr表面酸ィ匕層はきわめて薄いし非 晶質となっているため、 X線回折では検知できない。なお、電子顕微鏡観察によると 、 Cr膜厚を 4nm程度に薄くすると結晶性の Cr膜が成長するが、全体的にはマルチド メイン構造となる。なお、 MBE法では、超高真空下で Crを積層すると単結晶 Cr膜が 成長する。
図 7は 2インチサファイア基板上に蒸着された Crの写真を示している。
[0022] 2)金属バッファ一層の窒化過程（図 5 (b)参照）
形成された金属バッファ一層につ 、て、 HVPE成長法を用いて石英反応管内で窒 化過程を行った。
アンモニアガス雰囲気で 600度以上の温度で窒化処理を行い、金属窒化層 212を 形成した。図 6 (a)に、この結果を含む X線回折データ（CrN in Nと CrN in Ar) を示す。下から順に、スパッタ Cr膜、窒化処理 Cr膜 (CrN in Ar)、窒化処理 Cr膜 (CrN in N)、 MBE成長 CrN膜である。この窒化処理によって、図 6 (a)が示すよう に、（111)配向した CrNが形成される。すなわちアンモニアガスの強い還元作用によ り、 Cr表面の Cr酸ィ匕物が還元 '窒化され、 CrNが成長した。図 6 (b)に窒化処理後の 構造の模式図を示す。
ちなみに、図 6 (a)に示した CrN in N、 CrN in Arは、スパッタリングガスとして 窒素あるいは Arを用いて Crをスパッタ成膜し、窒化処理を行ったものを比較して!/、る 。一番上の X線回折データ（MBE— CrN)はサファイア基板上に MBE法で成膜した CrN膜の X線回折データを示す力 (111)配向単結晶が成長して 、る。
この窒化で出来た CrN層力 の図 6の X線回折データには、（111)配向以外のピ ークを見出すことはできない。回折データ力 判断しても CrN層はく 111 >軸が配 向していると判断できる。このことは図 8にみる SEM断面像で GaNと金属窒化層の 界面が平坦であることとも符合する結果である。すなわち、本発明の製造方法を適用 するならば金属窒化物層はマルチドメインィ匕することなく形成されていることの証であ る。
なお、上記（111)配向とは、く 111 >軸が配向していることを意味する。
MBE成長 CrNと窒化処理 Crを比較すると、窒化処理 Crからは CrNだけでなく Cr 力もの回折ピークが観測され、窒化処理によって Cr膜の上に CrNが形成されている ことがわ力ゝる。
ここで、いろいろな Crの窒化温度条件について、以下に詳しく説明する。
まず、 500°C以下ではアンモニアガスが窒素と水素の分解率が少ないので、 Crの 窒化による CrNの形成が難しくなる。 500°C以下で窒化した Crの表面の上には GaN ノ ッファー層が全く成長されな 、ことが分力つた。
さらに、その上の GaNの成長に関して、高い温度では、三次元成長モードで荒い 表面モフォロジーを示して 、る。 1000°C以上ではサファイア基板上に付 ヽて 、る Cr の蒸発が始まり、その上に成長した GaN層は異常成長と巨大なピットが形成されるた め、その上に成長した GaN膜の結晶性が劣化することが分力つた。
図 7—1は、 Crの窒化温度を変化させたとき、その上に成長した GaN層の表面モフ ォロジ一を示す写真である。図 7— 1の（a)は 480°C, (b) 520°C, (c) 800°C, (d) 98 0°C, (e) 1040°Cの窒化結果である。図 7— 2は Crの窒化温度に対する GaN層の表 面モフォロジ一と結晶性（（0002)XRDの半値幅で示す)を相対比較した表である。 これで分かるように、 500°C近辺以下では、 GaNバッファ一層の表面モフォロジーゃ 結晶性が悪くなつており、 980°Cで最適であり、 1000°C以上になると表面モフォロジ 一や結晶性の低下が見られる。
上述の図 7— 1の表面の写真からも分かるように、良好な条件で窒化された金属膜 上では、鏡面で平坦な GaN膜が形成できる。
以上から、金属バッファ一層の窒化温度は 500°C〜1000°Cが好ましぐ 800°C〜1 000°Cがより好ましい。
[0024] 窒化処理した後の金属バッファーの表面モフォロジ一は、金属成長条件、金属膜 厚、窒化条件によるが、その上に良好な GaN膜を形成できるのは、ほぼ連続の金属 窒化膜が形成される場合に限られている。ここで、「ほぼ連続な金属窒化膜」とは、連 続膜が形成される場合だけでなぐ SEM等で観察した場合、ドメイン間にヴォイドが 形成されたドメイン状表面モフォロジーを示すものの、ドメインの最表面の面積はヴォ イドの面積より大きぐドメイン表面は平坦性を示す場合を言う。この場合には、光学 顕微鏡レベルでは連続膜に見える。
次に、窒化処理によってこのよう鏡面が得られる条件を考えてみる。窒化処理として アンモニアを含むガスを使うとすると、窒化処理過程で H原子が発生し、水素吸蔵金 属 (Tiや Taが代表例）は水素を吸蔵した結果、結晶内部にヴォイドを生じる。そのた め、窒化処理後は大きな 3次元的な表面荒れが生じる。つまり、水素吸蔵金属では、 金属バッファ一層窒化後は、上述の「ほぼ連続な金属窒化膜」を形成することは困難 である。そこで、実施例では、水素吸蔵金属ではない Crを用いている。
[0025] 3) HVPE反応管内での GaNバッファ一層の成長（図 5 (c)参照）
上述の工程 2)のように、窒化された金属バッファ一層上に HVPE反応管内で GaN バッファ一層の成長を遂行した。本実施例では GaNバッファ一層の成長温度範囲は 従来の低温 GaNバッファ一層の成長温度より高い 800〜1000°Cで遂行した。 GaN バッファ一層の厚さは成長条件によって数 nm〜数十/ z m内にした。
図 8は、金属バッファ一層の窒化過程後、 GaNバッファ一層を 800〜1000°C範囲 で 5 m成長した試料の SEM断面写真である。コラムナー結晶成長ができた。
MOCVD成長法を用いた場合、成長温度範囲と厚さは 500〜1000°Cで数 nm〜 数 At mとし 7こ。 なお、 GaNバッファ一層は、 n形， p形，アンドープ（undoped)形の GaNのいずれで ちょい。
[0026] さて、 GaNバッファ一層の形成条件について、具体的に以下に説明する。
a) GaNバッファ一層の成長温度
GaNバッファ一層の成長温度によって、 GaN層の表面モフォロジ一と結晶性に大 き 、影響を与えることが分力つた。
図 8—1は GaNノ ッファー層の成長温度を 650。C、 700。C、 800。C、 900。C、 1100 。C、 1150°C、 1200°Cの場合の表面モフォロジーを示す写真である。この写真から、 650°Cの場合、配合性が見られず多結晶の形状を示し、 1100°Cの場合には多数の ピットを示して 、ることが分力る。
図 8— 2は GaNバッファ一層の成長温度に対する GaN層の結晶性を比較した図で ある。この図 8— 2から、 800〜： L 100°Cの成長温度範囲で比較的良好な結晶性を示 していることが分かる。従来は、 GaN結晶成長のために、 500〜700°C温度範囲の 低温 GaNバッファ一層を成長する方法が一般的に知られている。しかし、この実施例 では、 800°C以上の GaNバッファ一層を用いることが特徴である。
図 8— 3は、 GaNバッファ一層の成長温度に対する GaN層の表面モフォロジ一と結 晶性を相対比較した表を示している。これで明確になったように、だいたい 800°Cか ら 1000°Cで GaNバッファ一層を成長させるとよい。特に 900°C近辺で成長させるとよ いことが分かる。
以上から、 GaNバッファ一層成長過程の成長温度範囲は、 800で〜1100でカ 子 ましく、 800oC〜1000oC力より好まし ヽ。
[0027] b) GaNバッファ一層の厚さ
GaNバッファ一層の厚さは成長方法によって幅広く選択可能である。 MOCVD方 法を用いた場合、数 lOnm以上でも良好な GaN結晶を得ることが可能である。成長 速度が MOCVDより速い HVPEの場合は数 μ mから数 10 μ mまでの GaNバッファ 一成長が可能である。し力し、 100 μ mZhr以上の成長速度を持つ HVPEは GaN ノ ッファー層の厚さを lOnm以下で制御すのは現実的に難しい。また、 GaNバッファ 一層の厚さが数 lOnm以下の薄い場合は GaN層の表面に多数のピットが形成され、 また結晶性も劣化するため、 50nm以上にすることが好ましい。 HVPE方法を用いた 場合、 GaNバッファ一層の厚さによって GaN層の表面モフォロジ一と結晶性が変わ ることがわかった。
図 8— 4は、 HVPE法で成長した GaNバッファ一層の厚さに対する GaN層の結晶 性を示して 、る。計測した GaNバッファ一層の厚さが一番小さ 、場合 (一番左の点） は 20nmで、次の膜厚（次の点）は 50nmである。
このグラフから、 GaNバッファ一層の厚さが 50nmから 30 μ mまでは比較的に一定 な結晶性を示していることを分かった。 GaNバッファ一層が 50nm未満の場合、ある いは 30 m以上に厚くなると均一な GaNバッファ一層を形成されるのが難しいことに なり、結晶性も劣化する。
以上から、 GaNバッファ一層成長過程で成長した GaNバッファ一層の厚さは、 50η m〜30 μ mとすることが好まし!/ヽ。
本実施例では、金属バッファ一層として、 Cr、 Cuなどの水素を吸蔵しにくい金属を 用いているために、金属バッファ一層と GaNバッファ一層の界面に特許文献 2に記 載されているようなボイド (空孔）が形成されず、 GaNバッファ一層は平坦である。な お、特許文献 2では、金属バッファ一層として、水素を吸蔵しやすい Tiが用いられて いる。
4) HVPE反応管内での GaN単結晶膜の成長（図 5 (d)参照）
前述の工程 3)により得た GaNバッファ一層の成長後、連続的に GaNバッファ一層 の成長温度より高い 1000°C以上の高温 GaN単結晶成長を行った。高温 GaN単結 晶膜の厚さは用途によって、広い範囲の厚さで成長することができる。フリースタンデ イング GaN基板を目的する場合、 100 /z m以上の厚膜で成長することができる。また 、フリップチップ方式あるいはトップダウン電極形発光素子の場合には数 nm〜数十 μ mに成長するとよ 、。
図 9に成長した 25ミクロン厚の GaN層の X線回折データを示す。図 9 (a)は（0002) ロッキングカーブ、図 9 (b)は（10— 11)ロッキングカーブであり、 Crバッファ一層膜厚 を変化させたものを示している。（0002)回折は螺旋転位、（10— 11)回折は螺旋転 位 +刃状転位を反映している。 この図の例での窒化条件（620度でアンモニアを反応管に導入し、約 30分かけて GaNの結晶成長温度 (この例では 1040度)まで昇温し、さらに 30分成長温度でキー プする）では、 Crバッファー膜厚は 10〜20nmが最適と判断された。
この X線回折の半値幅は、サフアイャ基板上に MOCVD法によって形成した GaN テンプレート上に同様に HVPE法で成長した GaN膜の半値幅と同程度であり、良質 の単結晶膜が成長していることがわかる。なお、 Crの膜厚に応じて最適の窒化条件 が変化する。
図 10は、 2インチーサファイア基板上に Cr金属バッファ一層の窒化過程を行い、そ の上に HVPE法により、 GaNバッファ一層を成長した後に、高温 GaN単結晶膜を成 長した写真であり、平坦な鏡面を得ることができた。
なお、高温 GaN単結晶の成長過程には、アンモニアと TMGを原料とする MOCV D法を用いても同様な結果を得た。その場合の成長温度は 1000°C以上であった。
[0029] また、図 11は実施例として、 GaNバッファ一層 14 μ m、高温 GaN単結晶層 30 μ m を成長した SEM断面写真を示している。この写真は GaNバッファ一層と高温 GaN単 結晶層の界面を明確に示している。応用目的によって高温 GaN単結晶層の厚さは 数 m〜数百/ z mまで多様に成長することができる。また n形、アンドープ形、 p形の GaNを成長することも可能である。
[0030] 上述の工程 1)から工程 4)までの製作過程によって、サファイア基板上に金属バッ ファー層を蒸着し、 HVPE法によって高温良質の単結晶 GaNを成長した GaN基板 は、 GaN系発光ダイオードやレーザーダイオード製作のための GaNテンプレート基 板として使うことができる。
[0031] < GaNテンプレート基板上での発光素子又は電子素子製作 >
上述した工程 1)から工程 4)で製作された GaNテンプレート基板上に、青色 InGaN /GaN,紫外線 GaN/ AlGaN発光ダイオード、レーザーダイオード、電子素子等の 多様な素子構造を実現することができる。例えば、 HVPE法を用いて GaNテンプレ ート基板を製作した場合、この上に現在一番広く普及して ヽる MOCVD結晶成長方 法による素子構造を製作することができる。その後、チップに分離することで単体の 発光素子や電子素子とする。 [0032] 図 12 (a)は、代表的な発光素子構造の作製例を示す。 GaN単結晶層 220に、 MO C VDある ヽは MBEにより、 GaN系の発光素子又は電子素子構造を作製した例であ る。これ以外にも多様な発光素子や電子素子構造の製作が可能である。
図 12 (b)の構成は、 GaNバッファ一層 222と GaN単結晶層 220をアンドープにし た場合の電極形成を示している。 n電極 142を形成するために、乾式エッチング法で n GaN層 130の一部をエッチングして電極を形成する。
図 12 (c)の場合には、 GaNバッファ一層 222と GaN単結晶層 220まで乾式エッチ ングし、 n電極 142として金属バッファ一層 210を使う場合を示している。図 12 (b)の ように電極を形成する場合、素子の有効面積を拡張することができ、チップ収率を向 上することができる。また電気伝導度が良好な金属バッファ一層を電極として使った 場合、素子電気特性を向上することができる。
[0033] <トップダウン電極形発光素子製作 >
上述の工程で製作された発光素子又は電子素子構造に対して、サファイア基板と GaN界面に存在する金属バッファ一層 210ある ヽは金属窒化物層 212を選択的化 学エッチングによって除去することで、サファイア基板 120と発光素子あるいは電子 素子のチップを分離させ、トップダウン電極形発光素子を製作することができる。この 素子の製作過程を以下に、図 13を用いて説明する。
[0034] 1)まず、図 13aに示すように、 HVPEあるいは MOCVDによって製作された GaN単 結晶層 220を含む GaNテンプレート基板上に MOCVDあるいは MBE法を用いて発 光素子又は電子素子構造を作製する。ここで、 GaN単結晶層 220の代わりに In Ga N, Al Ga N, Al In Ga Nの単結晶層を作製してテンプレート基板を形成 することもできる。その上に、 MOCVDあるいは MBE法を用いて発光素子又は電子 素子構造を作製する。図 13aは、発光素子を作製した場合で、以下、図 13は発光素 子の場合で説明する。
[0035] 2) GaN系発光素子又は電子素子構造の最終上部層上に他の伝導性支持基板 (例： Si基板等) 230を伝導性特性が良好な接合層 232を用いて接合する (図 13b)。これ は、後で説明する金属バッファ一層の選択的化学エッチングを行う際に、取り扱いを 容易に行うためである。 3)サファイア基板 120の研磨カ卩ェ後、 1次スクライビング工程によってサファイア基板 120から伝導性基板前まで分離する（図 13c)。このような工程によって、チップ間を 分離することができる。図 13c (1)は断面の模式図、図 13c (2)はサファイア基板 120 表面側から見た図である。
[0036] 4)金属バッファ一層 210の選択的化学エッチングによるサファイア基板 120を分離 する（図 13d)。その時に、チップ間の空間を通じてエッチング溶液を供給することに よって分離を可能にし、割れ (crack)発生を抑制してサファイア基板 120を分離できる
5)次の工程で、伝導性基板 230を 2次スクライビング工程によって、単一チップに分 離する (図 13e)。
6)発光素子のチップの上部と下部に電極を形成するために、 GaNバッファ一層 222 と GaN単結晶層 220を p形、ある!/、は n型の GaN層にする。
図 13fは、上部と下部に電極 142, 144を形成した後、トップダウン電極形発光素 子をサブマウント層 110の上に装着した模式図を示して 、る。
上述の 1次スクライビング工程はチップ分離のための準備工程であり、次 ヽで化学 エッチングによってサファイア基板が分離される。 2次スクライビングは伝導性支持基 板の分離によるチップ分離工程である。なお、 1次スクライビングの効果としては、金 属バッファ一層をエッチングする時に生じるストレスを緩和することができるために、ェ ツチング中のクラック発生を抑制することができる。
2次スクライビング工程の目的は、張り合わせた伝導性基板の 2次スクライビングェ 程によって完全なチップ分離を行うことである。
[0037] <素子製作の他の方法 >
トップダウン電極形発光素子又は電子素子製作の他の方法を、図 14を用いて説明 する。例として、図 14では発光素子で説明する。
1)図 14 (a)のように、 HVPEあるいは MOCVD法で製作した GaNテンプレート基板 上に製作された発光素子構造を、 1次スクライビング工程あるいは乾式エッチングェ 程によって、金属窒化物層 212あるいは金属バッファ一層 210までを除去してチップ を分離する（図 14 (a)は金属窒化物層 212まで除去)。 [0038] 2)次に、取り扱 、の容易性のために GaN系発光素子又は電子素子構造の最終上 部層上に、伝導性支持基板 (例: Si基板等) 230を伝導性特性が良好な接合層 232を 用いて接合する（図 14 (b) )。接合層としては、例えば、 Cu, Au, Agを用いるとよい。
3)金属バッファ一層 210あるいは金属窒化物層 212を選択的化学エッチングにより サファイア基板 120と分離する（図 14 (c) )。
4)これ以後の製作工程は、上述の図 13 (e) ,図 13 (f)と同じように行い、トップダウン 電極型発光素子又は電子素子を製作する。
[0039] <金属バッファ一層および金属窒化物層のエッチング >
上述の選択的化学エッチングでは、窒化された金属バッファ一層および金属窒化 物層の種類に応じたエッチング溶液を使う。そして、一つの金属バッファ一層および 金属窒化物層に対して多種類のエッチング溶液の選択ができる。このように、金属バ ッファー層と金属窒化物層を同時に、同じエッチング液を用いて選択的にエッチング することが特徴である。
さて、 Crのエッチングはウエット法とドライエッチング法の両方法がある。実施例では 、側面からエッチングされることからウエット法を用いてエッチングを行った。エツチン グ溶液としては HC1, HNO , HCIO , CAN (C eric Ammonium Nitrate)等が知られ
3 4
ている。
Ga極性の GaN表面に比べて N極性の GaN表面は、化学溶液にエッチングしゃす いことが良く知られている。金属バッハァ一層の Cr及び CrNがエッチングされた後に は N極性の GaN表面が現れる力 この N極性の GaN面は、エッチング液によってェ ツチングされるために、表面が荒くなる可能性がある。そのため、 N極性 GaN表面に 対する影響が少ない Ce (NH ) (NO ) +HC10 +H Oの混合溶液が適している。
4 2 3 6 4 2
なお、金属バッファ一層として Cuを使った場合、エッチング溶液は硝酸 (HNO ) +
3 水（H O)を使うことができる。
2
上記のように、金属バッファ一層および金属窒化物層を選択的化学的エッチングに より基板からチップを分離できると、分離したチップの GaN系素子構造の表面 (通常 、 GaN系半導体表面）に電極を形成できるというメリットがある。
エッチング速度は溶液の温度と濃度によって制御し、エッチング速度の調節によつ てサファイア基板と発光又は電子素子の分離時に発生するクラックを抑制することが できる。
[0040] <高出力及び高輝度発光ダイオードの製作 >
製作された発光素子チップの電極形成後に素子化をする場合、電流注入によって 活性層 150で発光される光は、サファイア基板と発光素子界面に存在する金属バッ ファー層 210によって反射が起こる。金属バッファ一層 210から反射した光は、表面 放出方式一発光素子の場合、発光効率を向上することになる。図 15 (a)、図 15 (b) はこれらの模式図を示して!/、る。
図 15 (a)の場合は、 GaNバッファ一層 222と GaN単結晶層 220をアンドープにし た場合の電極形成を示している。この構成は、 n電極 142を形成するために乾式エツ チング法によって n—GaN層の一部をエッチングして電極 142を形成している。図 15 (b)の場合には、 GaNバッファ一層 222と GaN単結晶層 220まで乾式エッチングし て n電極 142として金属バッファ一層 210を使った場合を示している。
[0041] 金属バッファ一層 210の反射による発光素子の効率向上のためにシミュレーション に基づ 、て金属バッファ一層の厚さを決めた。 Crや Cuの金属バッファ一層の厚さを 変化させて、波長 460nmに対する吸収を含む反射の計算の例を図 16に示している 。 Crの厚さが約 200 A (約 20nm)の場合は最大の反射率が約 40%、 Cuの場合は約 400 A (約 40nm)で約 35%の最大反射率を示している。こうした界面での反射によ つて発光素子の発光効率を向上させることができる。
金属バッファ一層の厚さに対する反射率のシミュレーションを用いて、発光ダイォー ドの発光波長にとって最適の金属バッファ一層と厚さを決めた。図 17は Cr金属バッ ファー層の厚さが 100A (10nm)、入射光の波長が 460nmの場合の波長に対する 反射率を計算した結果を示している。図 17の結果によると波長にかかわらず一定の 反射率を維持し、紫外領域発光ダイオードの応用にも適用可能になる。
[0042] Cr金属バッファ一層の厚さを 100A (10nm)にして、作製された試料に対する実 測値を図 18に示している。計算値と実測値が 19〜20%で一致することが図 17と図 18から分かる。すなわち、金属バッファ一層の反射率を利用した高輝度発光ダイォ ードの場合は発光波長での吸収、反射、透過を考慮した最適の厚さを考慮しなけれ ばならない。 Crや Cuの最適の厚さはシミュレーションに基づいて決めることができる
[0043] <フリースタンディング GaN基板製作 >
金属バッファ一層又は Z及び金属窒化物層の選択的化学エッチングによって、フリ 一スタンディング GaN基板を製作することができる。
上述したようにサファイア基板上の金属バッファ一層に高温 GaN単結晶層を成長さ せ、最終的に、成長した高温 GaN単結晶層の厚さを 100 m以上にした。成長後金 属バッファ一層あるいは金属窒化物層の選択的化学エッチングによってサファイア基 板と厚膜 GaNを分離してフリースタンディング GaN基板を製作することができる。 図 19 (a)は金属バッファ一層 210上に HVPEによって厚膜 GaN224を成長した断 面模式図であり、図 19 (b)はその金属バッファ一層 210を選択的化学エッチングす ること〖こよる、フリースタンディングの GaN基板製作模式図を示している。
図 20は、フリースタンディング GaN基板用を目的に高温 GaN単結晶層を 122 m で成長した後、金属バッファ一層の選択的化学エッチングによって得たフリースタン デイング GaN基板の SEM断面写真を示している。このとき、エッチングは、上述した エッチングと同じ条件で行った。このエッチングでは、金属バッファ一層と金属窒化物 とを同じエッチング液で選択的にエッチングできる。
このように、金属バッファ一層および金属窒化物層を選択的化学的エッチングによ り、サファイア基板カゝらフリースタンディングの GaN基板を分離できると、フリースタン デイングの GaN基板は分離した側の表面も平坦であることから、特許文献 1、特許文 献 2のように、分離した側に残存する金属窒化物層の除去や平坦化を目的とした追 加の研磨工程などを必要としな ヽと 、うメリットがある。
[0044] <金属基板上の GaNテンプレート基板製作 >
現在商業用で金属単結晶基板提供が可能な Cu基板の表面を直接窒化し、 Cu金 属窒化物層の上に GaNバッファ一層を形成後、又は Cu基板の表面を上述した方法 で窒化し、 Cu金属窒化物層の上に GaNバッファ一層を形成後、 GaN層を成長する ことができる。
この成長させた GaN層上に、 GaN系発光ダイオードを製作する場合、良好な伝導 性及び熱伝導率を持つ Cu基板を使用すると、発光ダイオードのパッケージ工程では サブマウントなしに製作が可能である。
[0045] また、電極としてトップダウン電極を使うのでチップ収率向上と工程の単純ィ匕が可能 である。 Cu基板以外にも多様な金属層を有する金属基板を使うことができる。この金 属層上を窒化することもできる。製作した構造を図 21で示している。
図 21 (a)では、 Cu基板 125上に窒化過程を通じて GaN層 220を成長した後、この 上に発光ダイオード構造 130, 150, 160を直接成長する場合を示している。
図 21 (b)には、 Cu基板 125上に真空蒸着法、スパッタ法あるいは化学気相法で C u層 210を形成した後、図 21 (a)と同様の窒化過程、 GaNバッファ一層 222成長過 程、高温 GaN単結晶層 220成長過程を行い、最終的にこの上に発光素子製作を行 つた o
[0046] 以上、良質なフリースタンディング GaN基板の再現性良い製造方法を示した。
特許文献 2では、金属バッファ一層に Tiを用い、これを窒化した上に GaNを成長し 、この領域に含まれる水素が脱離してできた空隙部発生による機械的強度の低下を 利用して剥離していることを開示している。このためと思われるが開示の金属窒化層 はマルチドメインィ匕して結晶配向性は悪ぐ従ってその上の GaN層の結晶性も充分 ではな 、。本発明の方法では金属バッファ一層領域に空隙を作ることのな 、平坦性 を保ち、且つ又金属窒化層の配向性も高くできるのでその上の GaN層も成長開始ま もなくして良好になるという効果を有する。加えてこの金属バッファ一層領域は化学ェ ツチングできるので容易にサファイア等の下地基板より剥離して良質なフリースタンデ イング GaN基板が得られるわけである。加えて特許文献 2の記載と異なり、剥離後の GaNおよび下地基板の剥離面の平坦度も維持されるところから、少なくとも下地基板 については何度でも使用できるという付随した効果もある。なお、特許文献 2に記載 の方法においては、下地基板と金属バッファ一層の間でも反応が生じていると思わ れる結果、剥離後の下地基板表面は荒れて!、るために再利用にあたっては研磨が 必要となる。また、この反応のためであろうが、特許文献 2記載の方法においては化 学エッチングでの剥離は困難であることを付記しておく。
従来は、サファイア基板上に GaN系発光素子を実現するために低温バッファ一層 として GaN、 A1Nを主に使っていた。本発明は、新しいバッファ一層として、金属バッ ファー層、窒化物金属層及び GaNバッファ一層を利用して、高品質 GaN単結晶成 長に成功した。
さらに、本発明で提案した技術によって新しい非晶質金属層を GaNバッファ一層と して使うことができる。これによつて多様な素子応用が可能になり、非晶質状態の金 属、半導体、誘電体物質上に成長が可能となる。現在は GaN結晶成長はサファイア や SiC基板上に限られて ヽるが、本特許は GaN結晶成長に使用できる基板の種類 を拡張することができる重要な技術である。
[0047] 本発明によって提供された技術は次世代の GaN系素子応用に重要な技術を提供 する。素子応用側面では金属バッファ一層を使った高効率発光ダイオード製作が可 能である。従来のレーザ'リフトオフによるトップダウン電極形発光素子の製作工程減 少及び金属バッファ一層の多様な種類の提供、多様な基板の提供等の効果を持つ ことができる。具体的な経済的、技術的効果は次のようである。
[0048] 1)本発明で提案された金属バッファ一層の選択的化学エッチングにより、基板と製 作された GaN系素子を簡単に分離することができる。このような分離によってトップダ ゥン電極形、高輝度発光素子の製作工程の単純化、生産性向上、原価低減効果を もたらす。
[0049] 2)サファイア基板を使う場合では、金属バッファ一層の反射率を利用した高出力、高 輝度発光ダイオードの製作が可能であり、従来のパターン化されたサファイア基板や フリップチップを使う場合に比べて、工程上の複雑性や再現性の問題を簡単に制御 することができる。
[0050] 3)従来の GaN系に基づ 、た発光ダイオード及びレーザーダイオードの場合は、サフ アイァ基板や SiC基板を主に使ったが、本発明を通じて Si基板、 GaAs基板、金属単 結晶や非晶質基板使用が可能であり、また多様な金属バッファ一層利用が可能であ る。
[0051] 4)金属バッファ一層を含むサファイア基板上に厚膜 GaNを成長させた後、金属バッ ファー層あるいは金属窒化物層の選択的化学エッチングによって、基板と分離して G aNフリースタンディング基板製作が可能である。

Claims

請求の範囲
[1] 基板上に金属バッファ一層を成長する成長過程と、
該金属バッファ一層の表面又は該金属バッファ一層全体を窒化して、金属窒化物 層を作製する窒化過程と、
該金属窒化物層上に GaNバッファ一層を成長する GaNバッファ一層成長過程と、 該 GaNバッファ一層上に単結晶 GaN層を成長する GaN層成長過程とを備え、 前記金属ノ ッファー層は、 Cr, Cuであることを特徴とする GaN単結晶成長方法。
[2] 基板上に金属バッファ一層を成長する成長過程と、
該金属バッファ一層の表面又は該金属バッファ一層全体を窒化して、金属窒化物 層を作製する窒化過程と、
該金属窒化物層上に GaNバッファ一層を成長する GaNバッファ一層成長過程と、 該 GaNバッファ一層上に単結晶 GaN層を成長する GaN層成長過程とを備え、 前記金属窒化物層は、（111)配向して 、ることを特徴とする GaN単結晶成長方法
[3] 金属基板の表面を窒化して、金属窒化物層を作製する窒化過程と、
該金属窒化物層上に GaNバッファ一層を成長する GaNバッファ一層成長過程と、 該 GaNバッファ一層上に単結晶 GaN層を成長する GaN層成長過程とを備え、 前記金属基板は、 Cr, Cuであることを特徴とする GaN単結晶成長方法。
[4] 金属基板の表面を窒化して、金属窒化物層を作製する窒化過程と、
該金属窒化物層上に GaNバッファ一層を成長する GaNバッファ一層成長過程と、 該 GaNバッファ一層上に単結晶 GaN層を成長する GaN層成長過程とを備え、 前記金属窒化物層は、（111)配向して 、ることを特徴とする GaN単結晶成長方法
[5] 請求項 1〜4のいずれかに記載の GaN単結晶成長方法において、
前記窒化過程は、アンモニアを含むガスにより行うことを特徴とする GaN単結晶成 長方法。
[6] 請求項 1〜5のいずれかに記載の GaN単結晶成長方法において、
前記窒化過程は、窒化温度範囲を 500°C〜1000°Cとすることを特徴とする GaN 単結晶成長方法。
[7] 請求項 1〜6のいずれかに記載の GaN単結晶成長方法において、
前記 GaNバッファ一層成長過程の成長温度範囲を 800°C〜1 100°Cとすることを 特徴とする GaN単結晶成長方法。
[8] 請求項 1〜7のいずれかに記載の GaN単結晶成長方法において、
前記 GaNバッファ一層成長過程で成長した GaNバッファ一層の厚さを 50nm〜30 ix mとすることを特徴とする GaN単結晶成長方法。
[9] 請求項 1〜8のいずれかに記載の GaN単結晶成長方法において、
前記基板は金属層を有する基板であり、該金属層上に前記金属バッファ一層を成 長することを特徴とする GaN単結晶成長方法。
[10] 請求項 1〜9のいずれかに記載の GaN単結晶成長方法において、
前記単結晶 GaN層の成長過程後、選択的化学エッチングにより、前記単結晶 Ga N層を分離する分離過程を備えることを特徴とするフリースタンディング GaN基板作 製方法。
[11] 金属バッファ一層又は金属窒化物層上に GaN単結晶成長を行う方法によって得ら れた前記 GaN単結晶層に、
GaN系素子構造を作製する工程と、
チップ分離を行うチップ分離工程と
を備えることを特徴とする GaN系素子を作製する GaN系素子製造方法。
[12] 請求項 1 1に記載の GaN系素子製造方法にぉ 、て、
さらに、前記 GaN系素子構造上に導電性接合層及び導電性基板層を作製するェ 程を備え、
前記チップ分離工程は、前記導電性基板層の前まで分離する一次分離を行 ヽ、 前記金属バッファ一層又は金属窒化物層を選択的化学エッチングにより分離し、 前記導電性基板層を分離する二次分離を行うことで、
上下に電極を有するアップダウン電極形発光素子を作製することを特徴とする発光 素子製造方法。
[13] 請求項 12に記載の GaN系素子製造方法において、 前記チップ分離工程として、まず、前記金属窒化物層又は金属バッファ一層を分 離する一次分離を行い、
次に、前記 GaN系素子構造上に導電性接合層及び導電性基板層を作製するェ 程を行い、
前記金属バッファ一層又は金属窒化物層を選択的化学エッチングにより分離し、 次いで前記導電性基板層を分離する二次分離を行うことで、
上下に電極を有するアップダウン電極形発光素子を作製することを特徴とする発光 素子製造方法。
[14] 請求項 11に記載の金属バッファー上の GaN系素子製造方法により製造された Ga
N系素子において、
前記金属バッファ一層に電極を有することを特徴とする GaN系素子。
[15] 請求項 11に記載の金属バッファー上の GaN系素子製造方法により製造された発 光素子において、
前記金属バッファ一層で、発光した光が反射する構成であることを特徴とする発光 素子。
PCT/JP2006/306958 2005-04-04 2006-03-31 ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 WO2006126330A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE602006017195T DE602006017195D1 (de) 2005-04-04 2006-03-31 Verfahren zur Zucht von GaN-Einkristallen
EP06730906A EP1876270B1 (en) 2005-04-04 2006-03-31 Method for growth of GaN single crystals
CN2006800107591A CN101180420B (zh) 2005-04-04 2006-03-31 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
JP2007517737A JP4172657B2 (ja) 2005-04-04 2006-03-31 ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
US11/910,609 US20080261378A1 (en) 2005-04-04 2006-03-31 Method for Growth of Gan Single Crystal, Method for Preparation of Gan Substrate, Process for Producing Gan-Based Element, and Gan-Based Element
US12/545,575 US7829435B2 (en) 2005-04-04 2009-08-21 Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
US12/691,411 US8124504B2 (en) 2005-04-04 2010-01-21 Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005108072 2005-04-04
JP2005-108072 2005-04-04

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/545,575 Division US7829435B2 (en) 2005-04-04 2009-08-21 Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
US12/691,411 Division US8124504B2 (en) 2005-04-04 2010-01-21 Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element

Publications (1)

Publication Number Publication Date
WO2006126330A1 true WO2006126330A1 (ja) 2006-11-30

Family

ID=37451762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306958 WO2006126330A1 (ja) 2005-04-04 2006-03-31 ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子

Country Status (9)

Country Link
US (3) US20080261378A1 (ja)
EP (8) EP2197050A1 (ja)
JP (1) JP4172657B2 (ja)
KR (1) KR100976268B1 (ja)
CN (2) CN102634849B (ja)
AT (5) ATE522643T1 (ja)
DE (1) DE602006017195D1 (ja)
TW (1) TWI390587B (ja)
WO (1) WO2006126330A1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2008153669A (ja) * 2006-12-15 2008-07-03 Cree Inc 発光ダイオードのための反射性マウント基板
JP2008273792A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd 金属窒化物層の製造方法、ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2008273789A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、基板の製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
EP2031642A2 (en) * 2007-08-28 2009-03-04 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
EP2104134A2 (en) 2008-03-19 2009-09-23 Tohoku Techno Arch Co., Ltd. Semiconductor device manufacturing method
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
WO2010074346A1 (ja) 2008-12-26 2010-07-01 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
WO2010110489A1 (ja) 2009-03-27 2010-09-30 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010239048A (ja) * 2009-03-31 2010-10-21 Tohoku Techno Arch Co Ltd 半導体基板の製造方法
JP2010251743A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2011159722A (ja) * 2010-01-29 2011-08-18 Dowa Electronics Materials Co Ltd 半導体素子及びその製造方法
JP2012224539A (ja) * 2011-04-19 2012-11-15 Samsung Electronics Co Ltd ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2014007181A (ja) * 2012-06-21 2014-01-16 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9082893B2 (en) 2011-01-17 2015-07-14 Dow A Electronics Materials Co., Ltd. Luminescent device and manufacturing method for luminescent device and semiconductor device
KR20150082341A (ko) * 2012-10-26 2015-07-15 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 두 개의 단계로 얻어진 전이 니트라이드 금속의 레이어에서 적어도 하나의 나노와이어를 성장시키기 위한 방법
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US9991342B2 (en) 2012-10-26 2018-06-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electronic device containing nanowire(s), equipped with a transition metal buffer layer, process for growing at least one nanowire, and process for manufacturing a device
WO2022070699A1 (ja) * 2020-09-30 2022-04-07 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
CN115341194A (zh) * 2022-07-05 2022-11-15 华灿光电(苏州）有限公司 提高微型发光二极管发光一致性的生长方法
WO2023181601A1 (ja) * 2022-03-23 2023-09-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶の製造方法、およびｉｉｉ族窒化物単結晶成長用基板

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
KR101510377B1 (ko) * 2008-01-21 2015-04-06 엘지이노텍 주식회사 질화물 반도체 및 수직형 발광 소자의 제조방법
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
KR101428088B1 (ko) * 2008-08-12 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100999793B1 (ko) * 2009-02-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 제조방법
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
TWI423482B (zh) * 2009-05-19 2014-01-11 Lien Shine Lu Fabrication method of cladding gallium nitride light emitting diodes
US8211722B2 (en) * 2009-07-20 2012-07-03 Lu Lien-Shine Flip-chip GaN LED fabrication method
KR101722903B1 (ko) * 2009-08-25 2017-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환장치의 제조방법
US9177761B2 (en) * 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
JP5731785B2 (ja) * 2010-09-30 2015-06-10 スタンレー電気株式会社 積層半導体および積層半導体の製造方法
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8853709B2 (en) * 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
GB2485204A (en) * 2010-11-05 2012-05-09 Jk Technosoft Uk Ltd Automating testing of an application using a hook mechanism
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
CN102097548B (zh) * 2010-11-30 2012-07-04 杭州士兰明芯科技有限公司 一种自支撑GaN基发光二极管的制备方法
KR101238169B1 (ko) * 2011-01-28 2013-02-27 포항공과대학교 산학협력단 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법
KR20120100296A (ko) 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
WO2012153370A1 (ja) 2011-05-12 2012-11-15 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR20130081956A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
KR101890750B1 (ko) * 2012-01-18 2018-08-22 삼성전자주식회사 질화물 반도체층 성장 방법
TWI445204B (zh) * 2012-03-02 2014-07-11 Univ Nat Chiao Tung 具有漸變含量之電洞穿隧層之發光元件
CN103305909B (zh) * 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
CN102867893A (zh) * 2012-09-17 2013-01-09 聚灿光电科技(苏州)有限公司 一种提高GaN衬底使用效率的方法
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
JP6734193B2 (ja) * 2013-09-18 2020-08-05 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ディテクタアレイ及び方法
CN105556678B (zh) 2013-09-30 2018-04-10 Hrl实验室有限责任公司 具有高阈值电压和低导通电阻的常关型iii族氮化物晶体管
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
CN104134608A (zh) * 2014-08-06 2014-11-05 上海世山科技有限公司 一种利用化学蚀刻的GaN基板的制作方法
KR102424178B1 (ko) * 2014-09-02 2022-07-25 루미리즈 홀딩 비.브이. 광원
US9401465B2 (en) * 2014-10-17 2016-07-26 High Power Opto. Inc. Light emitting diode having mirror protection layer and method for manufacturing mirror protection layer
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
CN107039250B (zh) * 2016-02-03 2018-08-21 中晟光电设备（上海）股份有限公司 一种在蓝宝石衬底上生长氮化镓材料的方法、氮化镓材料及其用途
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
JP7157953B2 (ja) * 2017-12-21 2022-10-21 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110629284B (zh) * 2019-10-30 2021-08-17 广东先导稀材股份有限公司 一种氮化镓晶体的生长方法
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
KR20220055526A (ko) 2020-10-26 2022-05-04 삼성디스플레이 주식회사 반도체 구조물을 포함하는 적층 구조물 및 이의 제조 방법
CN114232083B (zh) * 2021-12-22 2023-07-21 中国科学院苏州纳米技术与纳米仿生研究所 二维氮化镓晶体的制备方法
CN114438595B (zh) * 2022-01-27 2023-06-20 西湖大学 一种利于提高散热性的氮化镓外延生长方法
CN115011917B (zh) * 2022-05-18 2023-06-06 湖南工业职业技术学院 一种基于真空热蒸镀的金刚石颗粒表面改性方法
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN115983738B (zh) * 2023-03-21 2023-06-27 广东仁懋电子有限公司 一种用于提升氮化镓制备效率的方法和装置
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管
CN117153968B (zh) * 2023-10-30 2024-01-19 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外led

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003095799A (ja) * 2001-09-27 2003-04-03 Japan Science & Technology Corp 非晶質中間層を用いた高配向性窒化ガリウム系結晶層の形成方法
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2004247753A (ja) * 2004-04-15 2004-09-02 Toyoda Gosei Co Ltd ＧａＮ系半導体
JP2004269313A (ja) * 2003-03-07 2004-09-30 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289617B2 (ja) * 1996-10-03 2002-06-10 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
AU2001279163A1 (en) * 2000-08-04 2002-02-18 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
CN1163977C (zh) * 2000-10-26 2004-08-25 方大集团股份有限公司 氮化镓基蓝光发光二极管芯片的制造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2004059325A (ja) 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
KR200276167Y1 (ko) 2002-02-22 2002-05-18 주식회사 서창기업사 삼각대를 가진 스프링클러
KR100504178B1 (ko) * 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP4136795B2 (ja) * 2003-06-03 2008-08-20 株式会社沖データ 半導体装置の製造方法
CN1529347A (zh) * 2003-10-21 2004-09-15 中国科学院上海光学精密机械研究所 蓝宝石基氮化物芯片的划片方法
CN1333435C (zh) * 2004-11-17 2007-08-22 金芃 准氮化铝和准氮化镓基生长衬底及其生长方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003095799A (ja) * 2001-09-27 2003-04-03 Japan Science & Technology Corp 非晶質中間層を用いた高配向性窒化ガリウム系結晶層の形成方法
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2004269313A (ja) * 2003-03-07 2004-09-30 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法
JP2004247753A (ja) * 2004-04-15 2004-09-02 Toyoda Gosei Co Ltd ＧａＮ系半導体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RI K. ET AL.: "MBE-ho ni yoru Teion CRxN Buffer-so o Mochiita GaN no Seicho. (Low temperature CRxN buffer layer for GaN growth using MBE)", DAI 51 KAI OYO BUTSURIGAKU KANKEI RENGO KOENKAI KOEN YOKOSHU, no. 1, 28 March 2004 (2004-03-28), pages 364, 29P-YK-5, XP003006018 *
YODO T. ET AL.: "Influence of substrate nitridation before growth on initial growth process of GaN heteroepitaxial layers grown on Si(001) and Si(111) substrates by ECR-MBE", JOURNAL OF CRYSTAL GROWTH, vol. 227 TO 228, 2001, pages 431 - 436, XP004250872 *

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2008153669A (ja) * 2006-12-15 2008-07-03 Cree Inc 発光ダイオードのための反射性マウント基板
US9178121B2 (en) 2006-12-15 2015-11-03 Cree, Inc. Reflective mounting substrates for light emitting diodes
JP2008273792A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd 金属窒化物層の製造方法、ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2008273789A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、基板の製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
TWI462154B (zh) * 2007-08-28 2014-11-21 Dowa Electronics Materials Co Ｉｉｉ族氮化物半導體與其製造方法
JP2009054888A (ja) * 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法
EP2031642A2 (en) * 2007-08-28 2009-03-04 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
US8216869B2 (en) 2007-08-28 2012-07-10 Dowa Electronics Material Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
EP2031642A3 (en) * 2007-08-28 2014-07-02 DOWA Electronics Materials Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
EP2104134A2 (en) 2008-03-19 2009-09-23 Tohoku Techno Arch Co., Ltd. Semiconductor device manufacturing method
US7906409B2 (en) 2008-03-19 2011-03-15 Canon Kabushiki Kaisha Device manufacturing method
WO2010074346A1 (ja) 2008-12-26 2010-07-01 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
US8736025B2 (en) 2008-12-26 2014-05-27 Dowa Electroncs Materials Co., Ltd. III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
WO2010110489A1 (ja) 2009-03-27 2010-09-30 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US8878189B2 (en) 2009-03-27 2014-11-04 Dowa Holdings Co., Ltd. Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
JP2010251743A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2010239048A (ja) * 2009-03-31 2010-10-21 Tohoku Techno Arch Co Ltd 半導体基板の製造方法
JP2011159722A (ja) * 2010-01-29 2011-08-18 Dowa Electronics Materials Co Ltd 半導体素子及びその製造方法
US9318653B2 (en) 2011-01-17 2016-04-19 Dowa Electronics Materials Co., Ltd. Luminescent device and manufacturing method for luminescent device and semiconductor device
US9082893B2 (en) 2011-01-17 2015-07-14 Dow A Electronics Materials Co., Ltd. Luminescent device and manufacturing method for luminescent device and semiconductor device
KR101761309B1 (ko) 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
JP2012224539A (ja) * 2011-04-19 2012-11-15 Samsung Electronics Co Ltd ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2014007181A (ja) * 2012-06-21 2014-01-16 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2015532261A (ja) * 2012-10-26 2015-11-09 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス ２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法
KR20150082341A (ko) * 2012-10-26 2015-07-15 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 두 개의 단계로 얻어진 전이 니트라이드 금속의 레이어에서 적어도 하나의 나노와이어를 성장시키기 위한 방법
US9991342B2 (en) 2012-10-26 2018-06-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electronic device containing nanowire(s), equipped with a transition metal buffer layer, process for growing at least one nanowire, and process for manufacturing a device
US10636653B2 (en) 2012-10-26 2020-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for growing at least one nanowire using a transition metal nitride layer obtained in two steps
KR102134495B1 (ko) * 2012-10-26 2020-07-15 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 두 개의 단계로 얻어진 전이 니트라이드 금속의 레이어에서 적어도 하나의 나노와이어를 성장시키기 위한 방법
WO2022070699A1 (ja) * 2020-09-30 2022-04-07 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
JP2022056492A (ja) * 2020-09-30 2022-04-11 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
JP7368336B2 (ja) 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
WO2023181601A1 (ja) * 2022-03-23 2023-09-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶の製造方法、およびｉｉｉ族窒化物単結晶成長用基板
CN115341194A (zh) * 2022-07-05 2022-11-15 华灿光电(苏州）有限公司 提高微型发光二极管发光一致性的生长方法
CN115341194B (zh) * 2022-07-05 2024-02-23 华灿光电(苏州）有限公司 提高微型发光二极管发光一致性的生长方法

Also Published As

Publication number Publication date
DE602006017195D1 (de) 2010-11-11
KR100976268B1 (ko) 2010-08-18
JPWO2006126330A1 (ja) 2008-12-25
EP2194167A1 (en) 2010-06-09
CN101180420A (zh) 2008-05-14
EP2192625A1 (en) 2010-06-02
ATE483043T1 (de) 2010-10-15
EP2219236B1 (en) 2011-10-05
TW200644051A (en) 2006-12-16
CN102634849A (zh) 2012-08-15
US20100120234A1 (en) 2010-05-13
US20080261378A1 (en) 2008-10-23
US20100009516A1 (en) 2010-01-14
TWI390587B (zh) 2013-03-21
EP2219236A1 (en) 2010-08-18
EP2204477A1 (en) 2010-07-07
ATE519232T1 (de) 2011-08-15
EP2192624A1 (en) 2010-06-02
EP2197049B1 (en) 2011-08-03
EP1876270A4 (en) 2009-09-23
EP2194167B1 (en) 2011-08-31
ATE527696T1 (de) 2011-10-15
CN101180420B (zh) 2012-10-17
ATE545959T1 (de) 2012-03-15
EP2197049A1 (en) 2010-06-16
KR20070116687A (ko) 2007-12-10
CN102634849B (zh) 2016-02-17
US8124504B2 (en) 2012-02-28
ATE522643T1 (de) 2011-09-15
EP2192625B1 (en) 2012-02-15
EP1876270B1 (en) 2010-09-29
US7829435B2 (en) 2010-11-09
EP2197050A1 (en) 2010-06-16
EP1876270A1 (en) 2008-01-09
JP4172657B2 (ja) 2008-10-29

Similar Documents

Publication Publication Date Title
JP4172657B2 (ja) ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JPH11238683A (ja) 化合物半導体膜の製造方法
JP5076094B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR102480141B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680010759.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007517737

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077025453

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 2006730906

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2006730906

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11910609

Country of ref document: US