WO2006046403A1 - 半導体ウエーハの製造方法及び半導体ウエーハ - Google Patents

半導体ウエーハの製造方法及び半導体ウエーハ Download PDF

Info

Publication number
WO2006046403A1
WO2006046403A1 PCT/JP2005/018745 JP2005018745W WO2006046403A1 WO 2006046403 A1 WO2006046403 A1 WO 2006046403A1 JP 2005018745 W JP2005018745 W JP 2005018745W WO 2006046403 A1 WO2006046403 A1 WO 2006046403A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
chamfered portion
wafer
chamfered
polished
Prior art date
Application number
PCT/JP2005/018745
Other languages
English (en)
French (fr)
Inventor
Tadahiro Kato
Masayoshi Sekizawa
Mamoru Okada
Hisashi Kijima
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US11/666,082 priority Critical patent/US7507146B2/en
Priority to EP05793132A priority patent/EP1808887B1/en
Publication of WO2006046403A1 publication Critical patent/WO2006046403A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Definitions

  • the present invention relates to a method of manufacturing a semiconductor wafer. For example, when a large-diameter silicon wafer having a diameter of 300 mm or more is manufactured through a double-side polishing process or the like, high flatness can be achieved even at the outer periphery of the wafer.
  • the present invention relates to a method for manufacturing a semiconductor wafer and a semiconductor wafer. Background art
  • Semiconductor wafers used in the manufacture of semiconductor devices are obtained by slicing a silicon single crystal ingot grown by, for example, the Chiyoklarsky method and processing it into a wafer shape, then chamfering (grinding), lapping, etching, one side Manufactured through various processes such as polishing and chamfering (mirror chamfering).
  • the manufacturing process of 300 mm large diameter silicon wafers is performed simultaneously on the front and back surfaces to obtain more accurate wafer flatness quality and nanotopography quality.
  • a double-side polishing step for polishing is generally employed. In this case, for example, as shown in FIG. 15, mirror-like silicon wafers are processed through slicing, chamfering, lapping (double-side polishing, surface grinding), etching, double-side polishing, mirror chamfering, and final polishing. Eha can be obtained.
  • the double-side polishing step is performed using, for example, an apparatus 70 as shown in FIG.
  • Ueno and W are accommodated in a circular hole 78 of a carrier 75, and sandwiched between a pair of upper and lower surface plates 71 and 72 to which polishing cloths 73 and 74 are attached, and polished.
  • the upper and lower surface plates 71 and 72 and the carrier 75 are rotated to polish both surfaces of the wafer W simultaneously.
  • an oxide film or a nitride film may be formed on the chamfered part or the resist film may adhere, but the chamfered part is roughened. If present, these film components may remain without being removed in the subsequent cleaning process, and may become a source of dust generation. However, if the chamfered portion is mirror-finished, it is easy to remove the resist film and the like attached thereafter.
  • polishing cloths 21 and 22 having the inclined polishing surfaces 21a and 22a and the polishing cloth 24 having the vertical surfaces are pressed against the chamfered portion of the rotating wafer W to chamfer. Polishing the chamfered surface on the main surface side of the chamfered part by pressing the reverse cup type polishing cloth 31 against the chamfered part of wafer W as shown in Fig. 10 (A) and (B). Then, there is a method of polishing the end face of the chamfered portion by pressing a polishing cloth 34 perpendicular to the end face (outermost peripheral face).
  • the present invention removes scratches and the like on the chamfered portion generated in the double-side polishing step when manufacturing a semiconductor wafer, suppresses the occurrence of overpolishing of the outer peripheral portion of the main surface due to the polishing of the chamfered portion, and the vicinity of the chamfered portion
  • an object of the present invention is to provide a method for manufacturing a semiconductor wafer having high flatness and a semiconductor wafer.
  • a method for manufacturing a semiconductor wafer comprising at least a double-side polishing step and a chamfered portion polishing step, wherein the first chamfered portion polishing step comprises: At least a chamfered surface on each main surface in the chamfered portion of the wafer is brought into contact with the polishing cloth to polish the chamfered portion, and then double-side polished, and then a second chamfered portion polishing step.
  • a semiconductor wafer comprising: polishing a chamfered portion so that at least the end face of the chamfered portion of the wafer is in contact with the polishing cloth, and both main surfaces of the wafer are not in contact with the polishing cloth.
  • the semiconductor wafer is preferably a silicon wafer.
  • Silicon wafers have the highest demand as a material for semiconductor devices. Particularly in the production of large-diameter silicon wafers having a diameter of 300 mm or more which are mass-produced in recent years, both surfaces are generally polished. It becomes effective.
  • first chamfered portion polishing step it is preferable to polish only the chamfered surface on each main surface side of the chamfered portion.
  • second chamfered portion polishing step only the end surface of the chamfered portion is preferred. U, prefer to polish.
  • the first chamfered portion polishing step only the chamfered surface on each main surface side of the chamfered portion is polished, and in the second chamfered portion polished step, only the end surface of the chamfered portion is polished.
  • the chamfered portion can be polished, and overpolishing beyond the boundary between the chamfered portion and the main surface can be prevented more reliably.
  • the wafer in the first chamfered portion polishing step, is inclined at an angle within a range of 40 to 50 ° with respect to the polishing surface of the polishing pad.
  • the chamfered portion is polished at an angle, and in the second chamfered portion polishing step, the chamfered portion can be polished with the wafer perpendicular to the polishing surface of the polishing pad.
  • the chamfered portion is polished easily by bringing the wafer into contact with the polished surface of the polishing cloth at a predetermined angle as described above. It can polish reliably.
  • polishing cloths are used as the polishing cloth used in the first chamfered portion polishing step and the polishing cloth used in the second chamfered portion polishing step.
  • the chamfered portion is polished in two stages, and different surfaces are polished. Therefore, if a dedicated one is used in each step, a predetermined surface in the chamfered portion can be efficiently polished.
  • the present invention provides a semiconductor wafer, characterized in that both sides and chamfered portions are polished and the roll-off amount is 0.5 m or less.
  • the chamfered portion polishing is separately performed before and after the double-side polishing.
  • overpolishing can be effectively prevented.
  • a double-side polished silicon wafer having a diameter of 300 mm or more and a roll-off amount of 0.5 m or less can be provided.
  • a predetermined surface of the chamfered portion is polished before and after double-side polishing, so that scratches and the like of the chamfered portion can be reliably removed and the wafer can be removed. It is possible to effectively suppress overpolishing of both main surfaces in the vicinity of the chamfered portion, and to maintain a flat shape made by double-side polishing. Therefore, it is possible to manufacture a semiconductor wafer having an excellent outer peripheral shape that can satisfy not only the currently required 2 mm outer excluded area but also the required lmm outer excluded area in the future.
  • FIG. 1 is a flowchart showing an example of a manufacturing process of a semiconductor wafer according to the present invention.
  • FIG. 2 is a schematic view showing an example of a chamfering apparatus.
  • FIG. 3 is a schematic view showing an example of a cross-sectional shape of a chamfered portion of a wafer.
  • FIG. 4 is a schematic sectional view showing an example of a double-side polishing apparatus.
  • FIG. 5 is a schematic plan view showing the arrangement of carriers in the double-side polishing apparatus of FIG.
  • FIG. 6 is a schematic sectional view showing another example of the double-side polishing apparatus.
  • FIG. 7 is a schematic plan view showing the arrangement of carriers in the double-side polishing apparatus of FIG.
  • FIG. 8 is a schematic view showing an example of a polishing method for a chamfered portion.
  • FIG. 9 is a schematic view showing another example of a polishing method for a chamfered portion.
  • FIG. 10 is a schematic view showing another example of a polishing method for a chamfered portion.
  • FIG. 11 is a schematic view showing another example of a polishing method for a chamfered portion.
  • FIG. 12 is a schematic view showing an example of a polishing method for an end face of a chamfered portion.
  • FIG. 13 is a schematic view showing another example of the polishing method for the end face of the chamfered portion.
  • FIG. 14 is a graph showing roll-off amounts of examples and comparative examples.
  • FIG. 15 is a flowchart showing an example of a conventional silicon wafer manufacturing process.
  • FIG. 16 is a diagram showing an overpolished region observed with a microscope.
  • FIG. 17 is a schematic diagram showing an example of a cell in site flatness evaluation.
  • FIG. 18 is a graph showing the roll-off amount.
  • FIG. 19 is an explanatory diagram showing the measurement principle of roll-off.
  • the present inventors investigated the outer peripheral shape of the wafer when the chamfered portion was polished after performing double-side polishing of the silicon wafer.
  • the conventional site flatness defined by SFQR and SBIR is divided into cells 100 of a predetermined size as shown in Fig. 17.
  • the outer peripheral shape in the vicinity of the chamfered portion cannot be accurately grasped. Therefore, recently, an evaluation standard called roll-off has been adopted to evaluate the outer peripheral shape of wafers with high accuracy.
  • the roll-off parameter can be evaluated with high accuracy by directly measuring the shape of the outer periphery of the wafer.
  • the force that is being standardized by the standards body For example, as shown in FIG. 19, the wafer surface is irradiated with laser light via the prism 90 and reflected light is received by the CCD 91. There is a method to measure by. Then, the surface profile force reference line is calculated, and the roll-off amount can be obtained as a difference from the reference line.
  • the inventors measured the roll-off amount after double-side polishing the silicon wafer and further polishing the chamfered portion, and the results shown in FIG. 18 were obtained.
  • the width of the chamfered portion C is about 0.3 mm or less. It was found that the roll-off amount in the vicinity of the chamfered portion of the main surface was large.
  • the present inventors have conducted intensive research on a method for effectively preventing over-polishing as described above.
  • the main surface side in the chamfered portion of the wafer is obtained before the double-side polishing step.
  • the end surface of the chamfered portion of the wafer is brought into contact with the polishing cloth, and both main surfaces of the wafer are used as the polishing cloth. It has been found that if the chamfered portion is polished without contact, overpolishing can be prevented, scratches caused by double-sided polishing can be removed while effectively suppressing roll-off badities, and the present invention has been completed. It was.
  • FIG. 1 shows an example of steps of a method for manufacturing a semiconductor wafer according to the present invention.
  • a silicon single crystal ingot grown by the Chiyoklarsky method (CZ method) or the floating zone melting method (FZ method) is sliced using a wire saw etc. to form a wafer (Fig. 1 (A)).
  • the chamfering process is performed by pressing the outer edge of the wafer against the groove 2a of the grindstone la having the same shape as the desired wafer chamfering shape, and the upper surface of the wafer W held by the holding plate 3a.
  • the chamfered portion C can be formed by chamfering the corners on the side and the lower surface side and the outermost peripheral portion (end surface) at once.
  • the relative position between wafer W and the turret is controlled numerically, and the outermost peripheral portion of the wafer is formed on the bottom surface of groove 2b using a turret lb having an inverted trapezoidal groove 2b. It is also possible to grind the (end face) and chamfer the corner on the upper surface side of the wafer W with the upper taper surface of the groove 2b and the corner on the lower surface side of the wafer W with the lower taper surface of the groove 2b.
  • lapping may be performed before chamfering.
  • double-sided grinding that simultaneously grinds both sides of a wafer using a pair of grinding wheels, or surface grinding that grinds one side at a time using a turret to a wafer fixed to a holding plate. . Both double-head grinding and surface grinding may be performed.
  • Etching is performed by immersing the wafer in an etching solution in order to remove the processing distortion generated on the wafer surface by lapping or the like (FIG. 1 (D)).
  • alkali etching using an aqueous solution of sodium hydroxide or potassium hydroxide or acid etching using a mixed solution of hydrofluoric acid and nitric acid can be performed.
  • the first chamfering polishing step at least the chamfered surface on each main surface side of the chamfered portion of the wafer is brought into contact with the polishing cloth to polish the chamfered portion (FIG. 1 (E)).
  • the chamfered surface on each major surface side in the chamfered portion is, for example, a chamfered portion C having a rectangular cross section as shown in Fig. Corresponds to X2.
  • a portion X3 located on the outermost periphery of the wafer and substantially perpendicular to the main surface of the wafer W is referred to as an end face of the chamfered portion in the present invention.
  • an outer cylindrical polishing cloth 12 attached to the outer periphery of the rotating drum 11 as shown in FIG. 8A can be used.
  • the wafer W is set at a predetermined angle (inclination angle) with respect to the polishing surface 12a of the polishing cloth 12.
  • the chamfered portion is polished by inclining and pressing at ⁇ .
  • the inclination angle 0 of the wafer W with respect to the polishing surface 12a of the polishing cloth 12 depends on the angle and shape of the chamfered surfaces XI and X2 of the chamfered portion, but if the inclination angle ⁇ is smaller than 40 °, the polishing is performed.
  • the cloth 12 is easily contacted with the main surface of the wafer W only at the chamfered portion, and the main surface may be polished.
  • the chamfered surfaces XI and X2 will not be sufficiently polished near the main surface, causing partial force in the device process. There is a fear. Therefore, it is usually preferable to polish the chamfered portion by inclining the wafer with respect to the polishing surface 12a of the polishing pad 12 at an angle within the range of 40 to 50 °.
  • the polishing cloth passes over the boundary between the chamfered portion and the main surface and the portion of the main surface adjacent to the chamfered portion is polished, the flatness can be restored by the next double-side polishing step.
  • the wafer main surface is allowed to be slightly overpolished.
  • the polishing cloth (polishing apparatus) is not limited to the outer cylinder type as shown in FIG. 8A, and has polishing surfaces 21a and 22a inclined at a predetermined angle as shown in FIG.
  • the upper and lower polishing cloths 21 and 22 may be used to simultaneously polish the chamfered surfaces XI and X2 on both main surfaces in the chamfered portion of the wafer W.
  • an inverted cup-type polishing pad 31 as shown in FIG. 10 (A) may be used.
  • an inner cylindrical polishing cloth 40 as shown in FIG. 11 may be used.
  • a double-side polishing apparatus 70 as shown in FIGS. 4 and 5 can be used.
  • the wafer W is accommodated in the holding hole 78 of the carrier 75 and sandwiched between the polishing cloths 73 and 74 attached to the upper and lower surface plates 71 and 72. Then, both surfaces of the wafer W can be simultaneously polished by rotating the carrier 75 by the internal gear 76 and the sun gear 77 while supplying the polishing slurry.
  • the surface roughness of wafer W can be improved and the flatness can be improved.
  • a double-side polishing apparatus 80 as shown in FIGS. 6 and 7 can be used.
  • this apparatus 80 during polishing, all the eccentric arms 82 are rotated synchronously around the rotation shaft 90 via the timing chain 85, so that the carrier 81 held by the carrier holder 88 does not rotate. A circular motion is performed by drawing a small circle in the horizontal plane.
  • Such a swing type double-side polishing apparatus 80 can be miniaturized, so that it is relatively narrow and can perform polishing work of a large diameter wafer with a space. Along with the recent large diameter of wafers, such a oscillating double-side polishing apparatus 80 is often used.
  • the second chamfered portion polishing step is performed in the present invention (FIG. 1 (G)).
  • the chamfered portion is polished such that at least the end surface X3 of the chamfered portion of the wafer is brought into contact with the polishing cloth and both the main surfaces of the wafer are not brought into contact with the polishing cloth.
  • the wafer Since the chamfered surfaces XI and X2 on the main surface side in the chamfered portion have already been polished by the first double-side polishing step, the wafer is chamfered with respect to the polishing cloth in the second chamfered portion polishing step. If the end face X3 of the part is brought into contact with the polishing, the chamfered part or the like generated by the contact with the carrier in the double-side polishing process is removed, and the entire chamfered part is polished.
  • the second chamfered portion polishing step if polishing is performed in a state where the polishing cloth is in contact with the main surface of wafer W, overpolishing occurs near the boundary with the chamfered portion, and It causes deterioration of the outer shape. Therefore, the chamfered portion is polished so that both main surfaces of wafer W are not in contact with the polishing cloth.
  • the chamfered portion is polished with the wafer W perpendicular to the polishing surface 51a of the polishing pad 51 for the end surface.
  • both main surfaces of wafer W can be prevented from coming into contact with polishing cloth 51, and end surface X3 of the chamfered portion of wafer W can be reliably in contact with polishing cloth 51 to polish at least end surface X3 of the chamfered portion. it can. Therefore, it is possible to reliably remove the scratches on the end face that occur in the double-side polishing process of the main surface.
  • the chamfered portion may be polished using a polishing cloth 61 as shown in FIG. Efficient polishing is achieved by rotating a plurality of polishing cloths 61 arranged around the wafer W synchronously and bringing each polishing cloth 61 into contact with the end face X3 of the chamfered portion of the wafer W. Can do.
  • the second chamfered portion polishing step it is preferable to polish only the end surface X3 of the chamfered portion, but the chamfered surfaces XI and X2 of the chamfered portion are also in contact with the polishing cloth due to the sinking of the polishing cloth. It can be touched. Since the chamfered surfaces XI and X2 are polished in the first chamfered portion polishing process, it is not always necessary to polish them here. However, even if the main surface of wafer W does not come into contact with the polishing cloth, overpolishing does not occur. There is no particular problem, and scratches caused by double-side polishing can be more reliably removed.
  • the cross-sectional shape of the chamfered portion of the wafer formed by the chamfering process is not limited to the rectangular shape as shown in FIG. 3 (A), and for example, as shown in FIG. 3 (B).
  • Most The outer periphery may be a curved surface.
  • the chamfered surface on each main surface side in the chamfered portion referred to in the present invention corresponds to the inclined portions X1 and X2 respectively following each main surface, and the outer side of the chamfered portion
  • the curved surface portion can be an end surface.
  • the boundary between the chamfered surface and the end surface on each main surface side in the chamfered portion is not clear, for example, the cross-sectional shape of the chamfered portion is semicircular or semielliptical.
  • an area where the chamfered portion may be damaged by contact with the carrier in the double-side polishing step may be determined as the end surface of the chamfered portion.
  • the width of the chamfered portion is usually about 0.3 mm
  • the outer 0.1 mm region is the end surface and the inner region is the chamfered surface on the main surface side. Can do.
  • the chamfered surface on the main surface side of the chamfered portion that continues from each main surface is polished so that the unpolished portion of the chamfered portion does not remain, and after the double-side polishing, the second chamfered portion is polished.
  • polishing cloth used in the second chamfered portion polishing step since the surface to be polished in the chamfered portion is different from the first chamfered portion polishing step, it is preferable to use a dedicated cloth.
  • the outer cylindrical polishing cloth 12 as shown in FIGS. 8A and 8B is also used, and the angle of the wafer W with respect to the polishing cloth 12 is adjusted in each step to polish the chamfered portions. It ’s a lot.
  • polishing is performed (FIG. 1 (H)).
  • one side of the wafer can be adsorbed and held, and only the side on which the device is formed can be polished on one side while supplying the polishing slurry.
  • One-side polishing may be performed by attaching wafers to a plate with an adhesive such as wax. If the polishing allowance increases in this final polishing, the flatness of the outer peripheral area of the wafer may be deteriorated. Therefore, the polishing allowance is preferably 2 ⁇ m or less, particularly about 1 ⁇ m.
  • the first chamfered part polishing process For silicon wafers with a diameter of 300 mm obtained by sequentially performing the slicing, chamfering, lapping, and etching processes, as the first chamfered part polishing process, chamfering of each major surface side of the wafer chamfered part with respect to the polishing cloth is performed.
  • the chamfered portion was polished by bringing the surfaces into contact.
  • a chamfered portion of the chamfered portion is polished by using a mirror type chamfering machine manufactured by Speedfam Corporation and tilting the wafer by 45 ° with respect to the polishing surface of the polishing cloth as shown in Fig. 8 (A). Went.
  • double-side polishing was performed using a double-side polishing apparatus as shown in FIG.
  • a second chamfered portion polishing step was further performed.
  • the end surface of the chamfered portion of the wafer is brought into contact with the polishing cloth by bringing the wafer perpendicular to the polishing surface of the polishing cloth as shown in FIG. 8 (B).
  • the chamfered portion was polished so that both main surfaces of the wafer were not in contact with the polishing cloth.
  • SU BA400 manufactured by Kuchi Dale was used as the polishing pad, and the pH was adjusted to pH 1.0 based on AJ1325 manufactured by Nissan Chemical Co., Ltd. as the polishing agent.
  • the chamfered part was polished with a polishing slurry supplied at a flow rate of 2 liters Z and a polishing load of 2. Okgf.
  • a single-side polishing apparatus was used to perform final polishing on one side of the wafer.
  • the same slurry as that used in the chamfered portion polishing step was supplied so that the polishing allowance was about 1 m.
  • Roll-off measurement was performed after double-side polishing, after the second chamfered portion polishing step, and after final polishing.
  • a roll-off measuring device manufactured by Kobelco Kaken Co., Ltd., LER-310M
  • the measurement conditions were the roll-off amount at a position lmm from the wafer end face, based on the reference outer line calculated by the method of least squares in the area 3mm to 6mm from the wafer end face.
  • Wafer roll-off was measured after double-side polishing, after chamfering treatment, and after final polishing.
  • the roll-off amount (average value) after double-side polishing was about 0.35 / zm, which was the same as the comparative example. 0.4 ⁇ , and further, it was suppressed by about 0.45 m even after final polishing on one side, and the fact that it maintained a highly accurate shape after double-sided polishing was a major factor.
  • the present invention is not limited to the embodiment described above.
  • the above-described embodiment is merely an example, and any component that has substantially the same configuration as the technical idea described in the claims of the present invention and has the same operational effects can be used. It is included in the technical scope of the invention.
  • the manufacturing process is not limited to that described in the embodiment.
  • a cleaning process or a heat treatment process may be covered, or a wafer that has already undergone chamfering is prepared.
  • the present invention also includes a case where a mirror surface wafer is manufactured by sequentially performing the first chamfering polishing step, the double-side polishing step, and the second chamfering polishing step according to the present invention.

Abstract

　半導体ウエーハを製造する方法であって、少なくとも、両面研磨工程と面取り部研磨工程とを含み、第１の面取り部研磨工程として、少なくとも研磨布に対して前記ウエーハの面取り部における各主面側の面取り面を接触させて面取り部の研磨を行い、その後両面研磨を行った後、第２の面取り部研磨工程として、少なくとも研磨布に対して前記ウエーハの面取り部の端面を接触させ、かつ、該ウエーハの両主面を研磨布に接触させないようにして面取り部の研磨を行うことを特徴とする半導体ウエーハの製造方法。これにより、半導体ウエーハを製造する際、両面研磨工程で生じる面取り部のキズ等を除去するとともに、面取り部の研磨における主面外周部の過研磨の発生を抑制し、面取り部付近でも高い平坦度を有する半導体ウエーハの製造方法及び半導体ウエーハが提供される。

Description

明 細 書
半導体ゥエーハの製造方法及び半導体ゥエーハ
技術分野
[0001] 本発明は、半導体ゥエーハの製造方法に関し、例えば直径が 300mm以上となる 大直径のシリコンゥエーハを両面研磨工程等を経て製造する場合に、ゥエーハ外周 部でも高い平坦度を達成することができる半導体ゥエーハの製造方法及び半導体ゥ エーハに関する。 背景技術
[0002] 半導体デバイスの製造に使用する半導体ゥエーハは、例えばチヨクラルスキー法に より育成されたシリコン単結晶インゴットをスライスしてゥエーハ形状に加工した後、面 取り（研削）、ラッピング、エッチング、片面研磨、面取り部研磨 (鏡面面取り）等の各 工程を経て製造される。
[0003] 近年、半導体デバイスの製造工程の合理化、コストの低減に伴い、ゥエーハ 1枚当 たりのデバイスチップの収率の向上が求められている。シリコンゥエーハの場合、デ バイスチップの収率を向上させる方策として、大直径ゥエーハの使用とともに、デバイ スチップが取れな 、、 V、わゆるゥエーハの外周除外領域の縮小化が進んで!/、る。 円形のゥエーハから四角いチップを取るためには、大直径のゥエーハが有利となり
、従来主流であった DRAMに加え、最近のデジタル家電向けフラッシュメモリーの製 造にぉ ヽても直径 300mmゥエーハが用いられ、生産量が飛躍的に伸びて!/、る。 また、ゥエーハの外周除外領域は、より広い範囲からチップが取れるように従来の 3 mmから 2mmへと縮小され、さらには lmmの外周除外領域の要求も出始めている。
[0004] 300mmの大直径シリコンゥエーハの製造工程は、従来の直径 200mm以下の製 造工程と異なり、より高精度なゥエーハの平坦度品質やナノトポグラフィー品質を得る ために、表裏面を同時に研磨する両面研磨工程が一般的に採用されている。この場 合、例えば図 15に示されるように、スライス、面取り、ラッピング（両頭研肖 平面研削 )、エッチング、両面研磨、鏡面面取り、最終研磨の各工程を経て鏡面状のシリコンゥ エーハを得ることができる。
[0005] 両面研磨工程は、例えば図 4に示すような装置 70を用いて行われる。この装置 70 では、図 5に示されるようなキャリア 75の円形孔 78内にゥエーノ、 Wを収容し、研磨布 73, 74を貼り付けた上下一対の定盤 71, 72の間に挟み込み、研磨スラリーを供給 するとともに、上下の定盤 71, 72とキャリア 75を回転させることでゥエーハ Wの両面 を同時に研磨する。
[0006] このようにして両面研磨を行う場合、ゥエーハ Wの外縁部（面取り部 C)と、キャリア 7 5の円形孔 78の内側面が接触し、ゥエーハ Wの面取り部 Cにキズゃ圧痕が発生する ことになる。これらのキズ等を除去するため、両面研磨後、ゥエーハ Wの面取り部じの 研磨を行うのが一般的である。
また、デバイス製造における成膜処理工程やレジスト榭脂膜塗布工程において、面 取り部に酸化膜ゃ窒化膜が形成されたり、レジスト膜が付着する場合があるが、面取 り部に面粗れがあると、これらの膜成分はその後の洗浄工程等では除去されずに残 留し、発塵源となるおそれがある。しかし、面取り部を鏡面化しておけば、その後付着 したレジスト膜等の除去が容易となる。
[0007] 面取り部の研磨を行うため、各種の研磨方法、研磨装置が提案されている。例えば 、図 8 (A)に示されるように、吸着盤 13でゥエーハ Wを保持し、外周に研磨布 12を貼 付した回転ドラム 11に対し、傾斜させたゥエーハ Wの面取り部を一定圧力で押し付 けて面取り部を研磨する方法が知られて 、る（国際公開 WO2002Z005337号公 報参照)。
また、図 9に示されるように、回転するゥエーハ Wの面取り部に対し、傾斜した研磨 面 21a, 22aを有する研磨布 21, 22と、垂直な面を有する研磨布 24をそれぞれ押し 付けて面取り部全体を研磨する方法や、図 10 (A) (B)に示されるように、逆カップ型 の研磨布 31をゥエーハ Wの面取り部に押し付けて、面取り部の主面側の面取り面を 研磨し、次いで、端面 (最外周面）に垂直な研磨布 34を押し付けて面取り部の端面 の研磨を行う方法がある。
[0008] しかし、両面研磨後、例えば図 8 (A)に示したように研磨布 12に対してゥエーハ W を傾斜させて面取り部の研磨を行うと、ゥエーハ面内（主面）への研磨布の入り込み が生じ、面取り部付近における主面の一部の領域が研磨され (本発明では「過研磨」 と言う）、両面研磨により作られたゥエーハの外周領域の平坦度が悪ィ匕してしまう場 合がある。特に研磨布としてウレタン等の軟質の榭脂からなるものを使用すると過研 磨領域が生じやすぐまた、図 9及び図 10に示したように面取り部を研磨した場合で も、同様の過研磨領域が生じやすい。
[0009] このように両面研磨後、面取り部の研磨を行うと、従来のいずれの方式においても、 主面との境界を越えた過研磨が生じやすく、過研磨はゥエーハ主面の外周形状に悪 影響を与えるという問題がある。特に、デバイス製造で要求されるゥエーハ面内の使 用領域の拡張化 (外周除外領域の縮小化）に伴い、過研磨によるゥエーハのフラット ネスへの影響は大きくなつて 、る。 発明の開示
[0010] 本発明は、半導体ゥエーハを製造する際、両面研磨工程で生じる面取り部のキズ 等を除去するとともに、面取り部の研磨による主面外周部の過研磨の発生を抑制し、 面取り部付近でも高い平坦度を有する半導体ゥエーハの製造方法及び半導体ゥェ ーハを提供することを目的とする。
[0011] 上記目的を達成するため、本発明によれば、半導体ゥエーハを製造する方法であ つて、少なくとも、両面研磨工程と面取り部研磨工程とを含み、第 1の面取り部研磨ェ 程として、少なくとも研磨布に対して前記ゥエーハの面取り部における各主面側の面 取り面を接触させて面取り部の研磨を行い、その後両面研磨を行った後、第 2の面取 り部研磨工程として、少なくとも研磨布に対して前記ゥエーハの面取り部の端面を接 触させ、かつ、該ゥエーハの両主面を研磨布に接触させないようにして面取り部の研 磨を行うことを特徴とする半導体ゥエーハの製造方法が提供される。
[0012] このように半導体ゥエーハの面取り部における各主面側の面取り面を研磨した後、 両面研磨を行い、その後面取り部の端面の研磨を行えば、両面研磨工程において 発生した面取り部のキズ等を確実に除去することができる上、面取り部付近における 両主面の過研磨が効果的に抑制されるため、両面研磨により作られた主面の平坦な 形状が維持された半導体ゥエーハを製造することができる。 [0013] この場合、前記半導体ゥエーハは、シリコンゥエーハが好ましい。
シリコンゥエーハは半導体デバイスの材料として最も需要が高ぐ特に近年量産さ れている直径 300mm以上に及ぶ大直径のシリコンゥエーハの製造では一般的に両 面研磨が行われるので、本発明が特に有効となる。
[0014] また、前記第 1の面取り部研磨工程において、前記面取り部の各主面側の面取り面 のみ研磨することが好ましぐ前記第 2の面取り部研磨工程において、前記面取り部 の端面のみ研磨することが好ま U、。
このように第 1の面取り部研磨工程では、面取り部の各主面側の面取り面のみ研磨 し、第 2の面取り部研磨工程では、面取り部の端面のみ研磨するようにすれば、効率 的に面取り部を研磨することができ、また、面取り部と主面との境を越えた過研磨をよ り確実に防ぐことができる。
[0015] また、面取り部の具体的な研磨方法としては、前記第 1の面取り部研磨工程におい て、前記研磨布の研磨面に対して前記ゥエーハを 40〜50° の範囲内の角度で傾 斜させて前記面取り部の研磨を行い、前記第 2の面取り部研磨工程において、前記 研磨布の研磨面に対して前記ゥエーハを垂直にして前記面取り部の研磨を行うこと ができる。
各面取り部研磨工程にぉ 、て、上記のように研磨布の研磨面に対してゥエーハを 所定の角度で接触させて面取り部の研磨を行えば、面取り部における所定の面を容 易にかつ確実に研磨することができる。
[0016] 前記第 1の面取り部研磨工程で用いる研磨布と、前記第 2の面取り部研磨工程で 用いる研磨布として、それぞれ異なるものを用いることが好ま 、。
本発明では面取り部の研磨を 2段階に分けて別々の面を研磨するので、各工程に おいて専用のものを用いれば、面取り部における所定の面を効率的に研磨すること ができる。
[0017] さらに、本発明では、半導体ゥエーハであって、両面及び面取り部が研磨されてお り、かつ、ロールオフ量が 0. 5 m以下であることを特徴とする半導体ゥエーハが提 供される。
前記のように、両面研磨の前後で面取り部研磨を分けて行う本発明の方法によれ ば、過研磨を効果的に防ぐことができ、例えば、直径 300mm以上であり、ロールオフ 量が 0. 5 m以下に抑えられた両面研磨シリコンゥエーハを提供することもできる。
[0018] 本発明によれば、半導体ゥエーハを製造する際、両面研磨の前後に分けて面取り 部の所定の面を研磨するため、面取り部のキズ等を確実に除去できるとともに、ゥェ ーハの面取り部付近における両主面の過研磨を効果的に抑制することができ、両面 研磨で作られた平坦な形状を維持することができる。従って、現在要求されている 2 mmの外周除外領域だけでなぐ今後要求される lmmの外周除外領域も満たすこと も可能な外周形状の優れた半導体ゥエーハを製造することができる。 図面の簡単な説明
[0019] [図 1]本発明に係る半導体ゥエーハの製造工程の一例を示すフロー図である。
[図 2]面取り加工装置の例を示す概略図である。
[図 3]ゥエーハの面取り部の断面形状の例を示す概略図である。
[図 4]両面研磨装置の一例を示す概略断面図である。
[図 5]図 4の両面研磨装置におけるキャリアの配置を示す概略平面図である。
[図 6]両面研磨装置の他の一例を示す概略断面図である。
[図 7]図 6の両面研磨装置におけるキャリアの配置を示す概略平面図である。
[図 8]面取り部の研磨方法の一例を示す概略図である。
[図 9]面取り部の研磨方法の他の一例を示す概略図である。
[図 10]面取り部の研磨方法の他の一例を示す概略図である。
[図 11]面取り部の研磨方法の他の一例を示す概略図である。
[図 12]面取り部の端面の研磨方法の一例を示す概略図である。
[図 13]面取り部の端面の研磨方法の他の一例を示す概略図である。
[図 14]実施例及び比較例のロールオフ量を示すグラフである。（A)実施例、（B)比 較例
[図 15]従来のシリコンゥエーハの製造工程の一例を示すフロー図である。
[図 16]顕微鏡で観察した過研磨領域を示す図である。
[図 17]サイトフラットネスの評価におけるセルの一例を示す概略図である。 [図 18]ロールオフ量を示すグラフである。
[図 19]ロールオフの測定原理を示す説明図である。
発明を実施するための最良の形態
[0020] 以下、添付の図面に基づいて本発明について具体的に説明するが、本発明はこれ らに限定されるものではない。
本発明者らはシリコンゥエーハの両面研磨を行った後、面取り部の研磨を行った場 合のゥエーハの外周形状にっ 、て調査を行った。
[0021] ゥエーハのフラットネスを評価する場合、従来行われている SFQRや SBIRで定義 されるサイトフラットネスでは、図 17に示されるような所定の大きさのセル 100に分け て評価を行うため、面取り部付近の外周形状を正確に把握することができない。 そこで、最近ではゥエーハの外周形状を高精度に評価するため、ロールオフと呼ば れる評価基準が採用されつつある。ロールオフというパラメータは、ゥエーハの外周 部の形状を直接測定し、高精度に評価することができる。なお、ロールオフの定義に ついては標準化団体で標準化が進められつつある力 例えば図 19に示されるように 、ゥエーハ表面に対し、プリズム 90を介してレーザ光を照射し、反射光を CCD91で 受けることにより測定する方法がある。そして表面プロファイル力 基準線を算出し、 基準線との差としてロールオフ量を求めることができる。
[0022] 本発明者らは、シリコンゥエーハを両面研磨し、さらに面取り部の研磨を行った後の ロールオフ量を測定したところ、図 18に示すような結果が得られた。ここで面取り部 C の幅は 0. 3mm程度以下である力 主面の面取り部付近でのロールオフ量が大きい ことが分力つた。
さらに、面取り部研磨後の面取り部と主面との境界付近を顕微鏡で観察したところ、 図 16に見られるように面取り部との境を越えたゥエーハ面内での過研磨領域が観察 された。
これらの調査結果から、面取り部の研磨の際、過研磨に起因したフラットネス（ロー ルオフ）の悪化が極めて大き!/、ことが分かった。
[0023] そこで、本発明者らは、上記のような過研磨を効果的に防ぐ方法について鋭意研 究を行ったところ、両面研磨工程の前に、ゥエーハの面取り部における各主面側の 面取り面を接触させて面取り部の研磨を行い、その後両面研磨を行った後、少なくと も研磨布に対してゥエーハの面取り部の端面を接触させ、かつ、ゥエーハの両主面 を研磨布に接触させないようにして面取り部の研磨を行えば、過研磨を防ぎ、ロール オフの悪ィ匕を効果的に抑制して両面研磨で生じるキズを除去することができることを 見出し、本発明を完成させた。
[0024] 図 1は、本発明による半導体ゥエーハの製造方法の工程の一例を示している。
まず、チヨクラルスキー法 (CZ法)、浮遊帯域溶融法 (FZ法)等により育成したシリコ ン単結晶インゴットをワイヤソ一等を用いてスライスしてゥエーハ状とする（図 1 (A) )。
[0025] 次いで、ゥエーハの外縁部のヮレゃカケを防止するため、ゥエーハの外縁の角部を 研削により除去する面取り加工を行う（図 1 (B) )。
面取り加工は、例えば図 2 (A)に示すように、所望のゥエーハ面取り形状と同じ形 状を有する砥石 laの溝 2aにゥエーハ外縁部を押しつけ、保持盤 3aに保持されたゥ エーハ Wの上面側と下面側の角と最外周部 (端面）を一度に面取りして面取り部 Cを 形成することができる。
また、図 2 (B)に示すように、ゥエーハ Wと砲石の相対位置を数値制御し、逆台形 形状の溝 2bを有する砲石 lbを用いて、溝 2bの底面でゥエーハの最外周部 (端面） を研削し、溝 2bの上側のテーパ面でゥエーハ Wの上面側の角を、溝 2bの下側のテ ーパ面でゥエーハ Wの下面側の角を面取り加工することもできる。
[0026] 面取り加工後、ゥエーハの厚さを均一にするとともに平坦度を高めるため、ラッピン グを行う（図 1 (C) )。
なお、面取り加工の前にラッピングを行っても良い。また、ラッピングの代わりに、一 対の研削砥石を用いてゥエーハの両面を同時に研削する両頭研削、あるいは保持 盤に固定したゥエーハに対し、砲石により片面ずつ研削を行う平面研削を行うことも できる。両頭研削と平面研削の両方を行っても良い。
[0027] ラッピング等によりゥエーハの表面に生じた加工歪みを除去するため、ゥエーハを エッチング液に浸漬してエッチングを行う（図 1 (D) )。
例えば水酸ィ匕ナトリウムや水酸ィ匕カリウムの水溶液を用いたアルカリエッチング、あ るいはフッ酸と硝酸の混合液を用いた酸エッチングを行うことができる。 [0028] 次いで、本発明では、第 1の面取り研磨工程として、少なくとも研磨布に対してゥェ ーハの面取り部における各主面側の面取り面を接触させて面取り部の研磨を行う（図 1 (E) )。
ここで面取り部における各主面側の面取り面とは、例えば図 3 (A)に示されるように 断面が矩形の面取り部 Cでは、主面力 連続し、外側に傾斜している部分 XI, X2に 相当する。一方、ゥエーハの最外周に位置し、ゥエーハ Wの主面と略垂直となる部分 X3は、本発明では面取り部の端面と呼ぶ。
従って、ゥエーハ Wが図 3 (A)に示されるような形状の面取り部 Cを有する場合には 、第 1の面取り研磨工程では、少なくとも面取り部 Cにおける各主面側の面取り面 XI , X2の研磨を行う。
[0029] このような第 1の面取り研磨工程では、例えば図 8 (A)に示したような回転ドラム 11 の外周に貼り付けた外筒式の研磨布 12を使用することができる。この場合、ドラム 11 とゥエーハ Wを所定の方向に回転させるとともに、コロイダルシリカ等を含有する研磨 スラリーを供給しながら、研磨布 12の研磨面 12aに対し、ゥエーハ Wを所定の角度（ 傾斜角度） Θで傾斜させて押し付けることにより面取り部の研磨を行う。
[0030] ここで、研磨布 12の研磨面 12aに対するゥエーハ Wの傾斜角度 0は、面取り部の 面取り面 XI, X2の角度や形状にもよるが、傾斜角度 Θを 40° より小さくすると、研磨 布 12が面取り部だけでなぐゥエーハ Wの主面と接し易くなり、主面が研磨されるお それがある。
一方、上記傾斜角度 Θを 50° より大きくすると、面取り面 XI, X2のうち、主面に近 い部分が十分研磨されず、研磨されな力つた部分力 デバイス工程におけるパーテ イタルの発生原因となるおそれがある。従って、通常は、研磨布 12の研磨面 12aに対 してゥエーハを 40〜50° の範囲内の角度で傾斜させて面取り部の研磨を行うことが 好ましい。
[0031] このとき研磨布が面取り部と主面との境界を越えて面取り部に隣接する主面の部分 が研磨されてしまうが、次の両面研磨工程により平坦度を回復させることができるの で、第 1の面取り研磨工程において、ゥエーハの主面が多少過研磨されることは許容 される。 第 1の面取り研磨工程では、面取り部における各主面側の面取り面 XI, X2のみ研 磨することが好ま U、が、面取り部の端面 X3を研磨しても主面の過研磨は生じな 、 ので、面取り部全体を研磨しても構わない。
[0032] なお、研磨布 (研磨装置）は図 8 (A)のような外筒式のものに限定されず、図 9に示 したように所定の角度で傾斜した研磨面 21a, 22aを有する上下の研磨布 21, 22を 用い、ゥエーハ Wの面取り部における両主面側の面取り面 XI, X2を同時に研磨し ても良い。また、図 10 (A)に示したような逆カップ型の研磨布 31を用いても良い。 さらに、図 11に示したような内筒式の研磨布 40を用いることもできる。このような内 筒式の研磨布 40では内側に面取り部の形状に応じた溝 42が形成されており、研磨 スラリーを供給するとともに、研磨布 40とゥエーハ Wをそれぞれ回転させて接触させ ることにより、面取り部における各主面側の面取り面 XI, X2、あるいは面取り部全体 を研磨することができる。
[0033] 第 1の面取り部研磨を行った後、両面研磨を行う（図 1 (F) )。
例えば図 4及び図 5に示したような両面研磨装置 70を用いることができる。前記した ように、この装置 70ではキャリア 75の保持孔 78内にゥエーハ Wを収容し、上下の定 盤 71, 72に貼り付けた研磨布 73, 74の間に挟み込む。そして、研磨スラリーを供給 しながらインターナルギア 76とサンギア 77とによりキャリア 75を回転させることでゥェ ーハ Wの両面を同時に研磨することができる。
このような両面研磨を行うことにより、ゥエーハ Wの表面粗さが改善され、平坦度を 向上することができる。
[0034] また、例えば図 6及び図 7に示されるような両面研磨装置 80を用いることもできる。
この装置 80では、研磨の際、全ての偏心アーム 82をタイミングチェーン 85を介して 回転軸 90を中心に同期して回転させることにより、キャリアホルダ 88に保持されたキ ャリア 81が、自転せずに水平面内で小さな円を描くようにして円運動を行う。このよう な揺動式の両面研磨装置 80であれば小型化することができるため、比較的狭!、スぺ 一スで大直径ゥエーハの研磨作業を行うことができる。近年のゥエーハの大直径ィ匕 に伴 、、このような揺動式の両面研磨装置 80も多く用いられて 、る。
[0035] 両面研磨を行った後、本発明では第 2の面取り部研磨工程を行う（図 1 (G) )。この 第 2の面取り部研磨工程では、少なくとも研磨布に対してゥエーハの面取り部の端面 X3を接触させ、かつ、ゥエーハの両主面を研磨布に接触させないようにして面取り 部の研磨を行う。
前記した第 1の両面研磨工程により、面取り部における各主面側の面取り面 XI, X 2は既に研磨されているので、第 2の面取り部研磨工程において、研磨布に対してゥ エーハの面取り部の端面 X3を接触させて研磨を行えば、両面研磨工程におけるキ ャリアとの接触により生じた面取り部のキズ等が除去され、面取り部全体が研磨された ものとなる。
[0036] このとき、第 2の面取り部研磨工程では、研磨布がゥエーハ Wの主面に接触した状 態で研磨が行われると、面取り部との境界付近で過研磨が生じ、ゥエーハ Wの外周 形状の悪化の原因となる。従って、ゥエーハ Wの両主面を研磨布に接触させないよう にして面取り部の研磨を行う。
例えば、図 12に示されるように端面用の研磨布 51の研磨面 51aに対してゥエーハ Wを垂直にして面取り部を研磨する。これにより、ゥエーハ Wの両主面が研磨布 51と 接触することを避けるとともに、ゥエーハ Wの面取り部の端面 X3は研磨布 51と確実 に接触して少なくとも面取り部の端面 X3を研磨することができる。従って、主面の両 面研磨工程で生じる端面のキズを確実に除去することができる。
また、図 13に示したような研磨布 61を用いて面取り部の研磨を行ってもよい。ゥェ ーハ Wの周囲に配置した複数の研磨布 61を同期して回転させ、各研磨布 61をゥェ ーハ Wの面取り部の端面 X3と接触させることで効率的に研磨を行うことができる。
[0037] なお、第 2の面取り部研磨工程を行う場合、面取り部の端面 X3のみ研磨することが 好ましいが、研磨布の沈み込み等により、面取り部の面取り面 XI, X2も研磨布と接 触することがありうる。面取り面 XI, X2は第 1の面取り部研磨工程で研磨されている ので、必ずしもここで研磨される必要はないが、ゥエーハ Wの主面さえ研磨布と接触 しなければ、過研磨は生じず、特に問題は無いし、両面研磨で生じるキズもより確実 に除去することができる。
[0038] ところで、面取り加工により形成されたゥエーハの面取り部の断面形状は、図 3 (A) に示したような直線部分からなる矩形に限定されず、例えば図 3 (B)に示したように最 外周部が曲面となる場合もある。このような形状の面取り部の場合、本発明で言う面 取り部における各主面側の面取り面とは、各主面に続いてそれぞれ傾斜する部分 X 1, X2が相当し、それより外側の曲面部分を端面とすることができる。
[0039] また、面取り部の断面形状が例えば半円形あるいは半楕円形等、面取り部におけ る各主面側の面取り面と端面との境界がはっきりしない場合もあり得る。この場合、両 面研磨工程においてキャリアとの接触により面取り部のキズ等が生じ得る領域を面取 り部の端面と定めれば良い。具体的には、面取り部の幅は通常 0. 3mm程度である ので、面取り部において、例えば外側 0. 1mmの領域を端面とし、それよりも内側の 領域を主面側の面取り面とすることができる。
そして、面取り部の未研磨部が最終的に残らないように、第 1の面取り部研磨工程 では各主面から続く面取り部の主面側の面取り面を研磨し、両面研磨後、第 2の面 取り部研磨工程において面取り部の端面を研磨することにより、前工程の両面研磨 でキャリアとの接触により生じた面取り部のキズ等を除去することができる。
[0040] 第 2の面取り部研磨工程で用いる研磨布としては、面取り部において研磨する面が 第 1の面取り部研磨工程とは異なるので、専用のものを用いることが好ましい。ただし 、例えば、図 8 (A) (B)に示したような外筒式の研磨布 12を兼用し、各工程において 研磨布 12に対するゥエーハ Wの角度を調整してそれぞれ面取り部の研磨を行うこと ちでさる。
[0041] 第 2の面取り部研磨工程を行った後、最終研磨を行う（図 1 (H) )。このような最終研 磨は、例えばゥエーハの片面を吸着保持し、研磨スラリーを供給しながらデバイスを 形成する側のみを片面研磨することができる。ゥエーハをワックス等の接着剤を介し てプレートに貼り付けて片面研磨を行っても良い。なお、この最終研磨で研磨代が多 くなると、ゥエーハの外周領域の平坦度の悪化を招くおそれがあるので、研磨代は 2 μ m以下、特に 1 μ m程度とするのが好ましい。
[0042] 以上のような工程を経てシリコンゥエーハを製造すれば、両面研磨工程で生じた面 取り部のキズ等は除去され、また、面取り部付近の主面の過研磨は防止される。従つ て、面取り部付近においても、両面研磨により作り込まれたフラットネスが維持された 高平坦度の鏡面シリコンゥエーハを製造することができる。 [0043] 以下、本発明の実施例及び比較例について説明する。
(実施例）
スライス、面取り、ラッピング、エッチングの各処理を順次行って得た直径 300mm のシリコンゥエーハに対し、第 1の面取り部研磨工程として、研磨布に対してゥエーハ の面取り部における各主面側の面取り面を接触させて面取り部の研磨を行った。この 第 1の面取り部研磨では、スピードファム社製 IV型鏡面面取り機を使用し、図 8 (A) に示すように研磨布の研磨面に対してゥエーハを 45° 傾斜させて面取り部の研磨を 行った。
[0044] 第 1の面取り部研磨工程後、図 6に示したような両面研磨装置を用いて両面研磨を 行った。
両面研磨後、さらに第 2の面取り部研磨工程を行った。第 2の面取り部研磨工程で は、図 8 (B)に示すように研磨布の研磨面に対してゥエーハを垂直にすることにより、 研磨布に対してゥエーハの面取り部の端面を接触させ、かつ、ゥエーハの両主面を 研磨布に接触させないようにして面取り部の研磨を行った。
[0045] なお、第 1及び第 2の面取り部研磨工程では、研磨パッドとしては口デール社製 SU BA400を使用し、研磨剤として日産化学社製の AJ1325をベースとして pHl l. 0に 調整した研磨スラリーを 2リットル Z分の流量で供給し、研磨荷重を 2. Okgfとして面 取り部の研磨を行った。
さらに、第 2の面取り部研磨後、片面研磨装置を用い、ゥエーハの片面に対して最 終研磨を施した。この最終研磨では、面取り部研磨工程で用いたスラリーと同じもの を供給し、研磨代が 1 m程度となるように行った。
[0046] 両面研磨後、第 2の面取り部研磨工程後、さらに最終研磨後のそれぞれにおいて ロールオフ測定を行った。ロールオフ測定には、図 19に示したようなロールオフ測定 機 (コベルコ科研社製、 LER— 310M)を使用した。測定条件は、ゥエーハ端面から 3mmから 6mmの領域を最小自乗法により算出した基準外揷線を基準に、ゥエーハ 端面から lmmの位置のロールオフ量を計測した。
[0047] (比較例） スライス、面取り、ラップ、エッチング、両面研磨の各処理を順次行って得たゥエー ハに対し、面取り部研磨を行った。面取り部研磨は、図 8 (A)に示すような回転ドラム の周隨こ研磨布を貼り付けた鏡面面取り機 (スピードファム社製 IV型)を用いて行つ た。面取り部研磨後、さらに実施例と同様に、ゥエーハの片面に対して最終研磨を施 した。
両面研磨後、面取り部処理後、及び最終研磨後において、ゥエーハのロールオフ をそれぞれ測定した。
[0048] 実施例及び比較例で測定したロールオフ量をそれぞれ図 14 (A) (B)に示した。
比較例（図 14 (B) )では、両面研磨後のロールオフ量 (平均値）は 0. 35 m程度 であったが、面取り部研磨後では 1. に悪ィ匕し、さらに片面最終研磨後では 2
. まで悪ィ匕した。
一方、実施例（図 14 (A) )では、両面研磨後のロールオフ量 (平均値）は 0. 35 /z m 程度で比較例と同等であつたが、第 2の面取り部研磨後では約 0. 4 μ ι,さらに片面 最終研磨後でも 0. 45 m程度〖こ抑えられ、両面研磨後の高精度な形状をほぼ維 持していることが分力つた。
なお、実施例及び比較例で得た各鏡面ゥエーハに対して目視検査により面取り部 のキズの有無を調べたところ同等のレベルであった。
[0049] 本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示 であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成 を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範 囲に包含される。
例えば、上記実施形態では、シリコンゥエーハを製造する場合について説明したが 、本発明は他の半導体ゥエーハの製造にも適用することができる。
[0050] また、製造工程に関しては実施形態で説明したものに限定されず、例えば洗浄ェ 程や熱処理工程をカ卩えても良いし、あるいは、面取り加工等を既に行ったゥエーハを 用意し、これに本発明に係る第 1の面取り研磨工程、両面研磨工程、第 2の面取り研 磨工程を順次行って鏡面ゥエーハを製造する場合も本願発明に含まれる。

Claims

請求の範囲
[1] 半導体ゥエーハを製造する方法であって、少なくとも、両面研磨工程と面取り部研 磨工程とを含み、第 1の面取り部研磨工程として、少なくとも研磨布に対して前記ゥェ ーハの面取り部における各主面側の面取り面を接触させて面取り部の研磨を行い、 その後両面研磨を行った後、第 2の面取り部研磨工程として、少なくとも研磨布に対 して前記ゥエーハの面取り部の端面を接触させ、かつ、該ゥエーハの両主面を研磨 布に接触させないようにして面取り部の研磨を行うことを特徴とする半導体ゥエーハ の製造方法。
[2] 前記半導体ゥエーハは、シリコンゥエーハであることを特徴とする請求項 1に記載の 半導体ゥエーハの製造方法。
[3] 前記第 1の面取り部研磨工程において、前記面取り部の各主面側の面取り面のみ 研磨することを特徴とする請求項 1又は請求項 2に記載の半導体ゥエーハの製造方 法。
[4] 前記第 2の面取り部研磨工程において、前記面取り部の端面のみ研磨することを 特徴とする請求項 1ないし請求項 3のいずれか 1項に記載の半導体ゥエーハの製造 方法。
[5] 前記第 1の面取り部研磨工程において、前記研磨布の研磨面に対して前記ゥエー ハを 40〜50° の範囲内の角度で傾斜させて前記面取り部の研磨を行うことを特徴と する請求項 1な 、し請求項 4の 、ずれか 1項に記載の半導体ゥエーハの製造方法。
[6] 前記第 2の面取り部研磨工程において、前記研磨布の研磨面に対して前記ゥエー ハを垂直にして前記面取り部の研磨を行うことを特徴とする請求項 1ないし請求項 5 のいずれか 1項に記載の半導体ゥエーハの製造方法。
[7] 前記第 1の面取り部研磨工程で用いる研磨布と、前記第 2の面取り部研磨工程で 用いる研磨布として、それぞれ異なるものを用いることを特徴とする請求項 1な 、し請 求項 6のいずれか 1項に記載の半導体ゥエーハの製造方法。
[8] 半導体ゥエーハであって、両面及び面取り部が研磨されており、かつ、ロールオフ 量が 0. 5 μ m以下であることを特徴とする半導体ゥエーハ。
PCT/JP2005/018745 2004-10-27 2005-10-12 半導体ウエーハの製造方法及び半導体ウエーハ WO2006046403A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/666,082 US7507146B2 (en) 2004-10-27 2005-10-12 Method for producing semiconductor wafer and semiconductor wafer
EP05793132A EP1808887B1 (en) 2004-10-27 2005-10-12 Production method of semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004312195A JP4748968B2 (ja) 2004-10-27 2004-10-27 半導体ウエーハの製造方法
JP2004-312195 2004-10-27

Publications (1)

Publication Number Publication Date
WO2006046403A1 true WO2006046403A1 (ja) 2006-05-04

Family

ID=36227646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018745 WO2006046403A1 (ja) 2004-10-27 2005-10-12 半導体ウエーハの製造方法及び半導体ウエーハ

Country Status (5)

Country Link
US (1) US7507146B2 (ja)
EP (1) EP1808887B1 (ja)
JP (1) JP4748968B2 (ja)
TW (1) TWI390616B (ja)
WO (1) WO2006046403A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465713C (zh) * 2005-06-20 2009-03-04 乐金显示有限公司 液晶显示设备用研磨机轮和用其制造液晶显示设备的方法
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP2008166805A (ja) * 2006-12-29 2008-07-17 Siltron Inc 高平坦度シリコンウェハーの製造方法
US8323072B1 (en) * 2007-03-21 2012-12-04 3M Innovative Properties Company Method of polishing transparent armor
JP5149020B2 (ja) * 2008-01-23 2013-02-20 株式会社ディスコ ウエーハの研削方法
KR100999361B1 (ko) * 2008-08-04 2010-12-09 주식회사 실트론 웨이퍼 제조 방법
JP2010141218A (ja) * 2008-12-15 2010-06-24 Ebara Corp ウェハのベベル部形状管理方法
EP2213415A1 (en) * 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
DE102011076954A1 (de) 2011-06-06 2012-03-15 Siltronic Ag Fertigungsablauf für Halbleiterscheiben mit Rückseiten-Getter
JP2013008769A (ja) * 2011-06-23 2013-01-10 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
US8721392B2 (en) * 2011-06-28 2014-05-13 Corning Incorporated Glass edge finishing method
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP6206388B2 (ja) 2014-12-15 2017-10-04 信越半導体株式会社 シリコンウェーハの研磨方法
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10600634B2 (en) * 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
JP6614978B2 (ja) * 2016-01-14 2019-12-04 株式会社荏原製作所 研磨装置及び研磨方法
JP6589762B2 (ja) * 2016-07-13 2019-10-16 株式会社Sumco 両面研磨装置
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
CN115229602A (zh) * 2022-09-22 2022-10-25 苏州恒嘉晶体材料有限公司 一种圆片倒角磨削机构及使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005337A1 (fr) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co., Ltd. Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2002299290A (ja) * 2001-03-30 2002-10-11 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2003340695A (ja) * 2002-05-30 2003-12-02 Fujikoshi Mach Corp ウェーハの端面研磨装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
JPH081493A (ja) * 1994-06-17 1996-01-09 Shin Etsu Handotai Co Ltd ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
JP2882458B2 (ja) * 1994-11-28 1999-04-12 株式会社東京精密 ウェーハ面取り機
JP3828176B2 (ja) * 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH1190803A (ja) * 1997-09-11 1999-04-06 Speedfam Co Ltd ワークエッジの鏡面研磨装置
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH11245151A (ja) * 1998-02-27 1999-09-14 Speedfam Co Ltd ワークの外周研磨装置
JP3334609B2 (ja) * 1998-05-29 2002-10-15 信越半導体株式会社 薄板縁部の加工方法および加工機
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JPWO2005055302A1 (ja) * 2003-12-05 2007-06-28 株式会社Sumco 片面鏡面ウェーハの製造方法
JP2006099936A (ja) * 2004-08-30 2006-04-13 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005337A1 (fr) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co., Ltd. Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2002299290A (ja) * 2001-03-30 2002-10-11 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2003340695A (ja) * 2002-05-30 2003-12-02 Fujikoshi Mach Corp ウェーハの端面研磨装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1808887A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法

Also Published As

Publication number Publication date
EP1808887A4 (en) 2009-02-18
US20080096474A1 (en) 2008-04-24
US7507146B2 (en) 2009-03-24
JP4748968B2 (ja) 2011-08-17
EP1808887A1 (en) 2007-07-18
JP2006128269A (ja) 2006-05-18
EP1808887B1 (en) 2011-11-30
TWI390616B (zh) 2013-03-21
TW200620447A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
TWI509679B (zh) 半導體晶圓之製造方法
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
JP4093793B2 (ja) 半導体ウエーハの製造方法及びウエーハ
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
KR20020001839A (ko) 웨이퍼 외주 챔퍼부의 연마방법 및 연마장치
WO2020054811A1 (ja) ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2013258227A (ja) 半導体ウェーハの製造方法
CN109643650B (zh) 半导体晶片的研磨方法及半导体晶片
JP5286381B2 (ja) 半導体ウエハの研磨方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2004087523A (ja) 半導体ウェーハの製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2002110594A (ja) ウェーハの表面研磨方法
JP2009033204A (ja) 半導体ウェーハのプラズマエッチング方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS KE KG KM KP KZ LC LK LR LS LT LU LV LY MA MG MK MN MW MX MZ NA NG NI NZ OM PG PH PL PT RO RU SC SD SE SK SL SM SY TJ TM TN TR TT TZ UA US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11666082

Country of ref document: US

Ref document number: 2005793132

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005793132

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11666082

Country of ref document: US