WO2004109638A1

WO2004109638A1 - 半導体装置

Info

Publication number: WO2004109638A1
Application number: PCT/JP2004/007367
Authority: WO
Inventors: Hajime Kimura
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-06-06
Filing date: 2004-05-28
Publication date: 2004-12-16
Anticipated expiration: 2005-12-06
Also published as: US20050168905A1; CN1802681A; CN102201196A; TW200503261A; CN1802681B; JP2011186465A; JPWO2004109638A1; TWI442554B; JP5178863B2; JP4727232B2; US7852330B2; US20110133828A1; CN102201196B; US8284128B2

Abstract

　負荷（ＥＬ画素や信号線）に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。　増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。電流源回路から電流Idataをトランジスタに入力して、トランジスタが電流Idataを流すのに必要なゲート・ソース間電圧（ソース電位）を、フィードバック回路を用いて設定する。フィードバック回路は、トランジスタのドレイン電位が所定の電位になるように動作するように制御する。すると、電流Idataを流すのに必要なゲート電圧が設定される。そして、設定されたトランジスタを用いれば、正確な電流を負荷（ＥＬ画素や信号線）に供給できる。なお、ドレイン電位を制御できるのでキンク効果の影響を低減できる。

Description

明細書

半導体装置

技術分野

[0001] 本発明は負荷に供給する電流をトランジスタで制御する機能を設けた電流を供給する半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子でを形成された画素や、画素を駆動する信号線駆動回路を含む半導体装置に関する。の表示素子として用いる半導体装置の画素回路やソースドライバ回路の構成に関する。

背景技術

[0002] 有機発光ダイオード（OLED(Organic Light Emitting Diode),有機 EL素子、エレクトロノレミネッセンス (Electro

Luminescence : EL)素子などとも言う）に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。 1 前者は構造は簡単である力大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ (TFT)によって制御するアクティブマトリックス方式の開発が進められている。

[0003] アクティブマトリックス方式の表示装置の場合、駆動 TFTの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動 TFTが用いられており、これらの駆動 TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動 TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている (例えば、特許文献 1乃至 4参照。）。

[0004] 特許文献 1 :特表 2002-517806号公報

特許文献 2：国際公開第 01/06484号パンフレット

特許文献 3：特表 2002-514320号公報特許文献 4：国際公開第 02/39420号パンフレット

[0005] 特許文献 1乃至 3には、画素回路内に配置された駆動 TFTの特性のバラツキによつて発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献 4には、ソースドライバ回路内の TFTのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。

[0006] 図 6に、特許文献 1に開示されている従来のアクティブマトリックス型表示装置の第 1 の構成例を示す。図 6の画素は、ソース信号線 601、第 1一第 3のゲート信号線 602 一 604、電流供給線 605、 TFT606— 609、保持容量 610、 EL素子 611、信号電流入力用電流源 612を有する。

[0007] 図 7を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図 6に準ずる。図 7(A)— (C)は、電流の流れを模式的に示している。図 7(D)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図 7(E)は、同じく信号電流の書き込み時に、保持容量 610に蓄積される電圧、つまり TFT608のゲート'ソース間電圧について示している。

[0008] まず、第 1のゲート信号線 602および第 2のゲート信号線 603にパルスが入力され、 TFT606、 607が ONする。このとき、ソース信号線を流れる電流、すなわち信号電流を Idataとする。

[0009] ソース信号線には、電流 Idataが流れているので、図 7(A)に示すように、画素内では、電流の経路は IIと 12とに分かれて流れる。これらの関係を図 7(D)に示している。なお、 Idata = Il +I2であることは言うまでもなレヽ。

[0010] TFT606が ONした瞬間には、まだ保持容量 610には電荷が保持されていないため、 TFT608は OFFしている。よって、 12 = 0となり、 Idata = Ilとなる。すなわちこの間は、保持容量 610における電荷の蓄積による電流のみが流れている。

[0011] その後、徐々に保持容量 610に電荷が蓄積され、両電極間に電位差が生じ始める (図 7(E))。両電極の電位差が Vthとなると (図 7(E) A点)、 TFT608が ONして、 12が生ずる。先に述べたように、 Idata = Il +12であるので、 IIは次第に減少する力依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。 [0012] 保持容量 610においては、その両電極の電位差、つまり TFT608のゲート'ソース間電圧が所望の電圧、つまり TFT608が Idataの電流を流すことが出来るだけの電圧 (VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する (図 7(E) B点) と、電流 IIは流れなくなり、さらに TFT608はそのときの VGSに見合った電流が流れ、 Idata = I2となる (図 7(B))。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第 1のゲート信号線 602および第 2のゲート信号線 603の選択が終了し、 TFT606、 607力〇FFする。

[0013] 続いて、発光動作に移る。第 3のゲート信号線 604にパルスが入力され、 TFT609 力〇Nする。保持容量 610には、先ほど書き込んだ VGSが保持されているため、 TF T608は〇Nしており、電流供給線 605から、 Idataの電流が流れる。これにより EL素子 611が発光する。このとき、 TFT608が飽和領域において動作するようにしておけば、 TFT608のソース'ドレイン間電圧が変化したとしても、 Idataは変わりなく流れることが出来る。

[0014] このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、 TFT608の特性等にばらつきがあった場合であっても、保持容量 610には、電流 Idataを流すのに必要なゲート'ソース間電圧が保持されるため、所望の電流を正確に EL素子に供給することが出来、よって TFTの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。

[0015] 以上の例は、画素回路内での駆動 TFTのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献 4には、ソースドライバ回路内での TFTの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。

[0016] また、発光素子 (EL)を駆動する電流を供給する供給トランジスタ（M5)から流れる電流 (Ir)と同じ電流値の電流 (Is)を参照トランジスタ（M4)を介して駆動制御回路（2 a)に導き、該電流（Is)と参照トランジスタ（M4)のソース'ドレイン電圧情報 (Vs)と供給トランジスタ（M5)のソース'ドレイン電圧情報（Vr、 Vdrv)とに基づいて、電流（Is) が所望の設定電流値 (Idrv)に近づくように且つ各ソース'ドレイン電圧情報 (Vs、 Vr )が等しくなるように制御することが可能な構成を有する電流供給回路（1)と駆動制御回路（2a)とを備えた発光素子の駆動回路が知られてレ、る（特許文献 5参照。 )。

[0017] 特許文献 5 :特表 2003-108069号公報（第 5_6頁、図 6)

[0018] また、第 1の電源と第 2の電源との間に直列に設けられた発光素子とこの発光素子を駆動する駆動トランジスタと、前記駆動トランジスタを制御する制御信号を前記駆動トランジスタのゲートに導くための第 1のスイッチングトランジスタと、前記発光素子と駆動トランジスタとの接続点の電圧と前記表示装置に入力する画素の輝度を示す制御電圧とを比較し、前記制御信号を生成するための差動増幅器とからなり、前記制御信号を前記第 1のスイッチングトランジスタを介して、前記駆動トランジスタのゲートに導くように構成した技術が知られている（特許文献 6参照。）。

[0019] 特許文献 6 :特表 2003-58106号公報（第 3— 4頁、図 1)

[0020] このように、従来の技術では、信号電流と TFTを駆動する電流、或いは信号電流と発光素子に発光時に流れる電流とが等しくなるように、または比例関係を保つように構成されている。

発明の開示

発明が解決しょうとする課題

[0021] しかしながら、信号電流を駆動 TFTや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなつてしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなつてしまレ、、信号の書き込み速度が遅くなつてしまうことが問題となっている。

[0022] また、図 7 (A)から分かるとおり、電流を入力しているときは、トランジスタ 608のゲート端子とドレイン端子とは、接続されている。したがって、ゲート'ソース間電圧 (Vgs)とドレイン 'ソース間電圧 (Vds)が等しい。一方、図 7 (C)から分かるとおり、負荷に電流を供給しているときは、ドレイン 'ソース間電圧は、負荷の特性によって決まる。

[0023] 図 61は、トランジスタ 608と EL素子 611に流れる電流と、各々に加わる電圧の関係を示している。また、図 62は、図 61に示した構成における EL素子 611の電圧電流特性 6201と、トランジスタ 608の電圧電流特性を示す。各々のグラフの交点が動作点となる。

[0024] まず、電流値が大きい場合（トランジスタ 608のゲート'ソース間電圧の絶対値が大きい場合）には、トランジスタ 608の電圧電流特性 6202aにおいて、電流を入力しているときは、 Vgs=Vdsなので、動作点 6204において動作する。そして、 EL素子 611に電流を供給しているときは、 EL素子 611の電圧電流特性 6201とトランジスタ 608の電圧電流特性 6202aの交点 6205aが動作点となる。つまり、ドレイン 'ソース間電圧は、電流を入力しているときと EL素子 611に電流を供給しているときとでは、異なる。し力、し、飽和領域においては、電流値が一定なので、正しい大きさの電流を EL素子 6 11に供給することが出来る。

[0025] し力ながら、実際のトランジスタは、キンク（アーリー）効果によって、飽和領域におレ、ても、電流が一定値にならない場合が多い。そのため、 EL素子 611に電流を供給しているときは、 EL素子 611の電圧電流特性 6201とトランジスタ 608の電圧電流特性 6202cの交点 6205cが動作点となり電流値が変わってしまう。

[0026] 一方、電流値が小さい場合（トランジスタ 608のゲート'ソース間電圧の絶対値が小さい場合）には、トランジスタ 608の電圧電流特性 6203aにおいて、電流を入力しているときは、 Vgs=Vdsなので、動作点 6206において動作する。そして、 EL素子 611に電流を供給しているときは、 EL素子 611の電圧電流特性 6201とトランジスタ 608の電圧電流特性 6203aの交点 6207aが動作点となる。

[0027] そして、キンク（アーリー）効果を考慮すると、 EL素子 611に電流を供給しているときは、 EL素子 611の電圧電流特性 6201とトランジスタ 608の電圧電流特性 6203cの交点 6207cが動作点となる。よって、 EL素子 611に供給する時の電流値は、電流を入力しているときとは異なってしまう。

[0028] 電流値が大きい場合（トランジスタ 608のゲート'ソース間電圧の絶対値が大きい場合）と、電流値が小さい場合（トランジスタ 608のゲート'ソース間電圧の絶対値が小さい場合）とを比較すると、前者は、動作点 6204と動作点 6205cは、あまりずれない。つまり、トランジスタのドレイン 'ソース間電圧は、電流入力時と、 EL素子 611に電流を供給しているとでは、あまり変わらない。しかし、電流値が小さい場合、動作点 6206と動作点 6207cは、大きくずれている。つまり、トランジスタのドレイン 'ソース間電圧は、電流を入力しているときと、 EL素子 611に電流を供給しているとで、大きく変化している。したがって、電流値のずれも大きい。

[0029] その結果、 EL素子 611には、より多くの電流が流れてしまう。したがって、輝度が小さい画像を表示させる場合、実際には、明るめの画像が表示されてしまう。そのため、黒を表示したいのに、少し発光してしまうということが生じてしまう。その結果、コントラストが低下してしまう。

[0030] また、図 6の構成の場合、図 7 (A)に示すように、信号電流を入力している時、トランジスタ 608のゲート'ドレイン間は、接続されている。つまり、 Vgs=Vdsとなっている。通常のトランジスタでは、 Vgs=0の場合、電流はほとんど流れない。しかし、しきい値電圧 (Vth)の値によっては、電流が流れてしまう場合がある。例えば、 Pチャネル型トランジスタの場合、 Vth>0のとき、また、 Nチャネル型トランジスタの場合、 Vthく 0の場合は、電流がながれてしまう。このような場合、 Vgs=Vdsの時は、飽和領域ではなぐ線形領域で動作することになる。よって、図 7 (A)において線形領域で動作することになる。よって、図 7 (C)の時、飽和領域で動作すれば、図 7 (A)の時と図 7 (C)の時とでは、電流値が変わってしまう。

[0031] つまり、 Vgs=0の場合に、電流が流れるようなしきい値電圧 (Vth)になっているトランジスタでは、 Vgs=Vdsとなるような状態では、線形領域でしか動作しないことになり、飽和領域で動作させることが出来ない。

[0032] 例えば、図 6や図 7に示すような構成の場合、トランジスタ 608は、飽和領域で動作させる。そのため、図 63に示すように、 EL素子 611の電圧電流特性 6201aが劣化によってシフトした場合でも、動作点は動作点 6205aから動作点 6205bに移動するだけである。すなわち、 EL素子 611に加わる電圧やトランジスタ 608のドレイン 'ソース間電圧が変わっても、 EL素子 611に流れる電流は変化しなレ、。これにより、 EL素子 6 11の焼きつきを低減することができる。

[0033] しかし、特許文献 6 (に記載されている図 1に示された構成）の場合、 EL素子と駆動トランジスタとの接続点の電圧と表示装置に入力する画素の輝度を示す制御電圧とを比較している。そのため、 EL素子の電圧電流特性がシフトしたら、 EL素子 611に流れる電流が変化してしまう。つまり、 EL素子 611の焼きつきが生じてしまうことになる [0034] 特許文献 5 (に記載されている図 6の構成）の場合、トランジスタ M7とトランジスタ M9 は、電流特性が揃っている必要がある。もし、ばらつけば、発光素子 (EL)に流れる電流もばらついてしまう。同様に、トランジスタ M8とトランジスタ Mi l、トランジスタ M10 とトランジスタ Ml 2なども、電流特性が揃っている必要がある。このように、多くのトランジスタにおいて、電流特性が揃っている必要がある。もし揃っていなければ、発光素子 (EL)に流れる電流もばらついてしまう。そのため、製造歩留まりが低下し、コスト高となり、回路のレイアウト面積が大きくなり、消費電力が高くなるといった問題が発生する。

[0035] 本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、負荷の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。

課題を解決するための手段

[0036] 本発明は、負荷に電流を供給するトランジスタにかかる電位を増幅回路を用いて制御するものであり、帰還回路を形成することによってトランジスタのゲートにかかる電位を安定化させることにより上記目的を達成するものである。

[0037] 本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのグート 'ソース間電圧とドレイン 'ソース間電圧とを制御する増幅回路が備えられていることを特徴とするものである。

[0038] 本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる増幅回路が備えられていることを特徴とするものである。

[0039] 本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる帰還回路が備えられていることを特徴とするものである。

[0040] 本発明は、負荷に供給する電流を制御するトランジスタと、オペアンプを具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に前記オペアンプの非反転入力端子が接続され、前記オペアンプの出力端子は、前記ゲート端子に接続されていることを特徴とするものである。

[0041] 本発明において、適用可能なトランジスタの種類に限定はなぐ非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ (TFT)、半導体基板や SOI基板を用いて形成される M〇S型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用すること力 Sできる。また、トランジスタが配置されている基板の種類に限定はなぐ単結晶基板、 SOI基板、ガラス基板などに配置することが出来る。

[0042] なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスィッチなど）が配置されていてもよい。

発明の効果

[0043] 本発明では、増幅回路を用いて帰還回路を形成し、その回路によって、トランジスタを制御する。そして、そのトランジスタがバラツキの影響を受けずに均一な電流を出力できるようになる。そのような設定を行う場合、増幅回路を用いて行うため、すばやぐ設定動作を行うことが出来る。そのため、出力動作において、正確な電流を出力することが出来る。また、電流を設定するときに、トランジスタの Vdsを制御することができるため、電流が流れすぎたりすることを低減したり、 Vgs=0の時に電流が流れてしまうようなトランジスタであっても、正常に動作させることが出来る。

図面の簡単な説明

[0044] [図 1]図 1は本発明の半導体装置の構成を説明する図である。園 2]図 2は本発明の半導体装置の構成を説明する図である。園 3]図 3は本発明の半導体装置の構成を説明する図である。園 4]図 4は本発明の半導体装置の構成を説明する図である。園 5]図 5は本発明の半導体装置の構成を説明する図である。

[図 6]図 6は従来の画素の構成を説明する図である。

[図 7]図 7は従来の画素の動作を説明する図である。

[図 8]図 8は本発明の半導体装置の構成を説明する図である。園 9]図 9は本発明の半導体装置の構成を説明する図である。園 10]図 10は本発明の半導体装置の動作を説明する図である。園 11]図 11は本発明の半導体装置の動作を説明する図である。園 12]図 12は本発明の半導体装置の構成を説明する図である。園 13]図 13は本発明の半導体装置の動作を説明する図である。園 14]図 14は本発明の半導体装置の動作を説明する図である。園 15]図 15は本発明の半導体装置の動作を説明する図である。園 16]図 16は本発明の半導体装置の構成を説明する図である。園 17]図 17は本発明の半導体装置の構成を説明する図である。園 18]図 18は本発明の半導体装置の構成を説明する図である。園 19]図 19は本発明の半導体装置の構成を説明する図である。園 20]図 20は本発明の半導体装置の構成を説明する図である。園 21]図 21は本発明の半導体装置の構成を説明する図である。園 22]図 22は本発明の半導体装置の構成を説明する図である。園 23]図 23は本発明の半導体装置の構成を説明する図である。

[図 24]図 24は本発明の半導体装置の構成を説明する図である。園 25]図 25は本発明の半導体装置の構成を説明する図である。

[図 26]図 26は本発明の半導体装置の構成を説明する図である。園 27]図 27は本発明の半導体装置の構成を説明する図である。園 28]図 28は本発明の半導体装置の構成を説明する図である。園 29]図 29は本発明の半導体装置の構成を説明する図である。園 30]図 30は本発明の半導体装置の構成を説明する図である。園 31]図 31は本発明の半導体装置の構成を説明する図である。園 32]図 32は本発明の半導体装置の構成を説明する図である。園 33]図 33は本発明の半導体装置の構成を説明する図である。

[図 34]図 34は本発明の半導体装置の構成を説明する図である。園 35]図 35は本発明の半導体装置の構成を説明する図である。園 36]図 36は本発明の半導体装置の構成を説明する図である。園 37]図 37は本発明の半導体装置の動作を説明する図である。園 38]図 38は本発明の半導体装置の動作を説明する図である。園 39]図 39は本発明の半導体装置の動作を説明する図である。園 40]図 40は本発明の半導体装置の構成を説明する図である。園 41]図 41は本発明の半導体装置の構成を説明する図である。園 42]図 42は本発明の半導体装置の構成を説明する図である。園 43]図 43は本発明の半導体装置の構成を説明する図である。園 44]図 44は本発明の半導体装置の構成を説明する図である。園 45]図 45は本発明の半導体装置の動作を説明する図である。園 46]図 46は本発明の半導体装置の動作を説明する図である。園 47]図 47は本発明の半導体装置の構成を説明する図である。園 48]図 48は本発明の半導体装置の動作を説明する図である。園 49]図 49は本発明の半導体装置の動作を説明する図である。園 50]図 50は本発明の半導体装置の動作を説明する図である。園 51]図 51は本発明の半導体装置の動作を説明する図である。園 52]図 52は本発明の半導体装置の構成を説明する図である。園 53]図 53は本発明の半導体装置の構成を説明する図である。園 54]図 54は本発明の半導体装置の構成を説明する図である。園 55]図 55は本発明の表示装置の構成を示す図である。

園 56]図 56は本発明の表示装置の構成を示す図である。

園 57]図 57は本発明の表示装置の動作を示す図である。 [図 58]図 58は本発明の表示装置の動作を示す図である。

[図 59]図 59は本発明の表示装置の動作を示す図である。

[図 60]図 60は本発明が適用される電子機器の図である。

[図 61]図 61は従来の画素の構成を説明する図である。

[図 62]図 62は従来の回路の動作点を説明する図である。

[図 63]図 63は従来の回路の動作点を説明する図である。

[図 64]図 64は本発明の半導体装置の構成を説明する図である。

[図 65]図 65は本発明の半導体装置の動作を説明する図である。

[図 66]図 66は本発明の半導体装置の動作を説明する図である。

符号の説明

101· 201—電流源回路、 102· 102a.102b.202.302—電流源トランジスタ、 103· 203*610—保持容量、 103a*103b*203a—容量素子、 104·105·106·204·205· 206 -905- 905a- 905b- 1605· 1805· 2005-IfiH, 107· 207—増幅回路、 108-2 08-第 1入力端子、 109·209-出力端子、 11O210-第 2入力端子、 407·507-ォぺアンプ、 601—ソース信号線、 602-第 1のゲート信号線、 603-第 2のゲート信号線、 604—第 3のゲー Μ言号線、 605—電流供給線— 606· 607· 608· 609— TFT、 61 1—EL素子、 612—信号電流入力用電流源、 901 -901a- 901b- 901aa-901bb- 90 lca*901da—負荷、 902· 902a- 902b- 903 · 903a- 903b- 904· 904a- 904b- 180 1 -1901 -2002-2003 -2501aa-2501ab- 2501ba-2501bb- 2502aa- 2502ab- 2502ba-2502bb-2601ca-2601cb-2601da-2601db-2602ca-2602cb-260 2da*2602db*2603ca*2603cb*2603da*2603db* 2904—スィッチ、 1602-440 2_カレントトランジスタ、 1702—マルチトランジスタ、 1802—並列トランジスタ、 1902— 直歹卟ランジスタ、 2101—回路、 2401 ·2401&· 2401b—リソース回路、 2402-2402 a* 2402b—電流線、 2403· 2403a* 2403b—電圧線、 2404a - 2404b - 2404aa - 24 04ab · 2404ba · 2404bb · 2404ca · 2404cb · 2404da · 2404db—ュニッ卜回路、 26 04c- 2604d- 2907· 2908· 2909· 3304· 3305· 3504· 3505 -4205-4705-470 6—配線、 2901·3301·3501—電流源回路、 2902· 3601 -4204-4304-4403 -44 04*4704· 5403a* 5403b* 5403c-スィッチ、 2903*4703—容量素子、 2905—信号線、 2906—選択ゲート線、 3302· 3402 -3502-5201 -5401a- 5401b- 5401c- 卜ランジスタ、 3303·3403·3503·5202—ゲー卜端子、 3310· 3410· 3510· 5402a •5402b .5402c—端子、 4007—増幅回路、 5501—画素配歹 lj、 5502—ゲート線駆動回路、 5503—シフトレジスタ、 5504— LAT1、 5505— LAT2、 5506—デジタノレ'アナログ変換回路、 5508—ビデオ信号線、 5509—ラッチ制御線、 5510—信号線駆動回路、 5514—リファレンス用電流源回路、 5701—画素配歹 lj、 5705-LAT2, 5706—デジタノレ ·アナログ変換回路、 5714—リファレンス用電流源回路、 6201-6201a-6201 b*6202a*6202c*6203a*6203c—電圧電流特性、 6204—動作点、 6205a—交点、 6205b—動作点、 6205c—交点、 6206—動作点、 6207a*6207b*6207c—交点、 6401—電流源回路、 6403—スィッチ、 6405—配線、 13001—筐体、 13002—支持台、 13003—表示部、 13004—スピーカ一部、 13005—ビデオ入力端子、 13101—本体、 13102—表示部、 13103—受像部、 13104—操作キー、 13105—外部接続ポー卜、 13106-シャッター、 13201-本体、 13202—筐体、 13203—表示部、 13204—キ一ボード、 13205—外部接続ポート、 13206—ポインティングマウス、 13301—本体、 13302—表示部、 13303—スィッチ、 13304—操作キー、 13305—赤外線ポート、 13 401—本体、 13402—筐体、 13403—表示部 A、 13404—表示部 B、 13405—記録媒体読み込み部、 13406—操作キー、 13407—スピーカ一部、 13501—本体、 13502 -表示部、 13503-アーム部、 13601-本体、 13602—表示部、 13603—筐体、 136 04—外部接続ポート、 13605 -リモコン受信部、 13606 -受像部、 13607 -バッテリ一、 13608—音声入力部、 13609—操作キー、 13701—本体、 13702—筐体、 1370 3—表示部、 13704—音声入力部、 13705-音声出力部、 13706—操作キー、 1370 7_外部接続ポート、 13708—アンテナ

発明を実施するための最良の形態

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。実施の形態 1 [0047] 本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的には EL素子を適用することができる。 EL素子の構成としては種々知られたものがある力電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせて EL素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料 (昇華性を有さず、かつ、分子数が 20以下または連鎖する分子の長さが 10 μ m以下の有機発光材料）や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。

[0048] また、 EL素子などのような発光素子を有する画素だけでなぐ電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の原理について述べる。

[0049] まず、図 1に、本発明の基本原理に基づく構成について示す。配線 104と配線 105 の間に、電流源回路 101と電流源トランジスタ 102が接続されている。図 1では、電流源回路 101から電流源トランジスタ 102の方へ電流が流れる場合について示している。そして、増幅回路 107の第 1入力端子 108が電流源トランジスタ 102のドレイン端子に接続されている。また、増幅回路 107の第 2入力端子 110は、所定の配線に接続されている。増幅回路 107の出力端子 109は、電流源トランジスタ 102のゲート端子に接続されている。

[0050] 保持容量 103が、電流源トランジスタ 102のゲート電圧を保持するために、電流源トランジスタ 102のゲート端子と配線 106に接続されている。なお、保持容量 103は、電流源トランジスタ 102のゲート容量などで代用することにより、省略することが出来る。

[0051] このような構成において、電流源回路 101から電流 Idataを供給し、入力する。電流 Idataは、電流源トランジスタ 102に流れる。増幅回路 107は、電流源回路 101から供給する電流 Idataが電流源トランジスタ 102に流れ、かつ、増幅回路 107の第 1入力端子 108と第 2入力端子 110との間の電位差が所定の大きさになるような状態に制御する。すると、電流源トランジスタ 102のゲート電位は、増幅回路 107の第 1入力端子 108の電位、つまり、電流源トランジスタ 102のドレイン電位が所定の電位の状態において、電流源トランジスタ 102が電流 Idataを流すのに必要な値に制御される。このとき、電流源トランジスタ 102のゲート電位は、電流源トランジスタ 102の電流特性（移動度やしきい値電圧など）やサイズ (ゲート幅 Wやゲート長 L)に依存せずに、適切な大きさになる。したがって、電流源トランジスタ 102の電流特性やサイズがばらついても、電流源トランジスタ 102は、電流 Idataを流すことが出来るようになる。その結果、その電流源トランジスタ 102は、電流源として動作させることができ、さまざまな負荷（別の電流源トランジスタや画素や信号線駆動回路など）に電流を供給することが可能となる。

[0052] なお、一般に、トランジスタ（ここでは簡単のため、 NMOS型トランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイン 'ソース間電圧を Vds、ゲート'ソース間電圧を Vgs、しきい値電圧を Vthとすると、 (Vgs-Vth)=Vdsの時になる。（Vgs-Vth)〉Vdsの場合は、線形領域であり、 Vds、 Vgsの大きさによって電流値が決まる。一方、（Vgs-Vth)<Vdsの場合は飽和領域になり、理想的には、 Vdsが変化しても、電流値はほとんど変わらない。つまり、 Vgsの大きさだけによって電流値が決まる。

[0053] したがって、電流源トランジスタ 102のドレイン 'ソース間電圧 (Vds)とゲート'ソース間電圧 (Vgs)と、電流源トランジスタ 102のしきい値電圧 (Vth)とから、電流源トランジスタ 102力どの領域で動作しているのかが、決定される。つまり、 Vgs-Vthく Vdsの場合は、電流源トランジスタ 102は飽和領域で動作していることになる。飽和領域では、理想的な場合は、 Vdsが変化しても、電流値は変わらない。したがって、電流源トランジスタ 102に電流 Idataを供給している場合、つまり、設定動作を行っている場合と、電流源トランジスタ 102から負荷に電流を供給している場合、つまり、出力動作を行っている場合とで、 Vdsが変化しても、電流値は変化しない。

[0054] ただし、飽和領域であっても、キンク（アーリー）効果によって、電流が変化してしまう場合がある。その場合は、増幅回路 107の第 2入力端子 110の電位を制御することにより、電流源トランジスタ 102のドレイン電位を制御できるため、キンク（アーリー）効果の影響を低減することが出来る。 [0055] 例えば、設定動作を行っている場合と出力動作を行っている場合とで、電流 Idataの大きさに応じて、増幅回路 107の第 2入力端子 110の電位を適宜制御することによつて、 Vdsを概ね等しくすることが出来る。

[0056] また、例えば設定動作を行っている時の電流 Idataの大きさが小さい場合、増幅回路 107の第 2入力端子 110の電位を適宜制御することによって、設定動作を行う時の Vdsを、出力動作を行っている時の Vdsよりも大きくすることにより、電流が流れすぎたり、コントラストを低下させたりすることを防止することが出来る。

[0057] また、電流源トランジスタ 102に電流 Idataを供給して、設定動作を行っているときに、電流源トランジスタ 102が線形領域で動作している場合は、電流源トランジスタ 102 力負荷に電流を供給しているときと、 Vdsを概ね等しくすることによって、適切な電流を負荷に供給することが可能となる。なお、 Vdsを概ね等しくするためには、増幅回路 107の第 2入力端子 110の電位を制御することにより実現できる。

[0058] また、設定動作を行っている時、 Vdsを制御できるため、 Vgs=0の時でも電流が流れてしまうようなトランジスタを用いていても、飽和領域で動作させることが可能となる。そのため、この場合も、正常に動作させることができる。

[0059] また、負荷の電圧電流特性が劣化などにより変化した場合においても、増幅回路 1 07の第 2入力端子 110の電位を適宜制御することによって、設定動作を行う時の Vds を、出力動作を行っている時の Vdsに概ね等しくなるように制御することにより、適切な大きさの電流を供給することが出来る。これにより、負荷が EL素子などの場合、 EL 素子の焼きつきを防止することが出来る。

[0060] このように、線形領域で動作させると、 Vdsを小さくすることが可能となる。その結果、電圧が小さくなり、消費電力を低減することが出来る。

[0061] また、増幅回路 107は、出力インピーダンスが高くない。したがって、大きな電流を出力することが出来る。よって、電流源トランジスタ 102のゲート端子を素早く充電すること力 S出来る。つまり、電流 Idataの書き込み速度が速くなり、素早く書き込みを完了させることができ、定常状態に達するまでの時間が短くてすむようになる。

[0062] 増幅回路 107は、第 1入力端子 108と第 2入力端子 110の電圧を検知して、その入力電圧を増幅させて、出力端子 109に出力する機能を有している。図 1では、第 1入力端子 108と電流源トランジスタ 102のドレイン端子とが接続されている。そして、出力端子 109と電流源トランジスタ 102のゲート端子とが接続されている。電流源トランジスタ 102のゲート端子が変化すると、電流源トランジスタ 102のドレイン端子が変化する。電流源トランジスタ 102のドレイン端子が変化すると、増幅回路 107の第 1入力端子 108が変化するため、増幅回路 107の出力端子 109が変化する。増幅回路 10 7の出力端子 109が変化すると、電流源トランジスタ 102のゲート端子が変化する。つまり、帰還回路が形成されている。そのため、上記のような帰還動作を経て、各端子の状態が安定するような電圧が、出力されるようになる。

[0063] 図 1では、電流源トランジスタ 102のドレイン端子は、第 1入力端子 108に接続され、電流源トランジスタ 102のゲート端子は、出力端子 109に接続され、増幅回路 107 の第 2入力端子 110は、所定の配線に接続されている。よって、電流源トランジスタ 1 02のドレイン端子と増幅回路 107の第 2入力端子 110の電圧が安定するような電圧力増幅回路 107によって電流源トランジスタ 102のゲート端子に出力されるようになる。このとき、電流源トランジスタ 102には、電流源回路 101から電流 Idataが供給されている。したがって、電流源トランジスタ 102が電流 Idataを流すのに必要な電圧が、電流源回路 101から電流源トランジスタ 102のゲート端子へ出力されるようになる。

[0064] 以上のように、増幅回路 107を有する帰還回路を用いることにより、電流源トランジスタ 102が、電流源回路 101から供給される電流と同じ大きさの電流を流すように、ゲート電位を設定することが出来る。この時、増幅回路 107を用いているため、設定をすばやく完了させることが出来、短い時間で書き込みが終了する。そして、設定された電流源トランジスタ 102は、電流源回路として動作させることが出来、さまざまな負荷に電流を供給できる。

[0065] なお、図 1では、電流源回路 101から電流源トランジスタ 102の方へ電流が流れる場合について示しているが、本発明はこれに限定されなレ、。図 2では、電流源トランジスタ 202から電流源回路 201の方へ電流が流れる場合について示している。このように、電流源トランジスタ 202の極性を変更することによって、回路の接続関係を変更せずに、電流の向きを変えることが出来る。

[0066] なお、図 1では、電流源回路 101は Nチャネル型トランジスタを用いている力本発明はこれに限定されない。 Pチャネル型トランジスタを用いてもよレ、。ただし、電流の流れる向きを変更せずにトランジスタの極性を変更すると、ソース端子とドレイン端子とが入れ替わる。そのため、回路の接続関係を変更する必要がある。その場合の構成を図 3に示す。配線 104と配線 105の間に、電流源回路 101と電流源トランジスタ 302が接続されている。図 3では、電流源回路 101から電流源トランジスタ 302の方へ電流が流れる場合について示している力図 2の場合と同様に、電流の向きを変更することは可能である。そして、増幅回路 107の第 2入力端子 110が電流源トランジスタ 302のソース端子に接続されている。また、増幅回路 107の第 1入力端子 108 は、所定の配線に接続されている。増幅回路 107の出力端子 109は、電流源トランジスタ 302のゲート端子に接続されてレ、る。

[0067] よって、電流源トランジスタ 302のソース端子と第 1入力端子 108の電圧が安定するような電圧が、増幅回路 107によって電流源トランジスタ 302のゲート端子に出力されるようになる。このとき、電流源トランジスタ 302には、電流源回路 101から電流 Idataが供給されている。したがって、電流源トランジスタ 302が電流 Idataを流すのに必要な電圧が、電流源回路 101から電流源トランジスタ 302のゲート端子へ出力されるよつになる。

[0068] なお、図 1では、増幅回路 107の第 2入力端子 110に所定の配線に接続されており、図 3では、増幅回路 107の第 1入力端子 108に所定の配線に接続されているが、これに限定されない。帰還回路として動作するように、接続すればよい。第 1入力端子 108と第 2入力端子 110とで、どちらの電位が高い時に、出力端子 109に正の電圧が出力される力、という点を考慮する必要がある。また、電流源トランジスタのゲート電位があがった時に、ドレイン電位もしくはソース電位力上がるのか下がるのか、という点を考慮する必要がある。つまり、帰還回路として、負帰還がかかり、状態が安定するように回路を接続する必要がある。正帰還力 Sかかっていると、出力端子 109の電位が発振してしまったり、正か負の電源電位の付近にまで変化してしまい、正常に動作しなくなつてしまう。以上のことを考慮した上で、回路を構成すればよい。

[0069] なお、図 1において、容量素子 103は、電流源トランジスタ 102のゲート電位を保持できればよいため、配線 106の電位は、任意でよい。よって、配線 105と配線 106の電位は、同じであってもよいし、異なっていても良い。ただし、電流源トランジスタ 102 の電流値はそのゲート'ソース間電圧によって決定される。したがって、容量素子 10 3は、電流源トランジスタ 102のゲート'ソース間電圧を保持することが、より望ましい。したがって、配線 106は、電流源トランジスタ 102のソース端子（配線 105)に接続されていることが望ましい。その結果、ソース端子の電流が変動しても、ゲート'ソース間電圧は保持できるので、配線抵抗の影響などを少なくすることが出来る。

[0070] 同様に、図 2において、配線 206は、電流源トランジスタ 202のソース端子（配線 20 5)に接続されていることが望ましい。また、図 3において、配線 306は、電流源トランジスタ 302のソース端子に接続されていることが望ましい。

[0071] なお、負荷 901は、抵抗などのような素子、トランジスタ、 EL素子、その他の発光素子、トランジスタと容量とスィッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、 EL素子や FEDで用いる素子、その他電流を流して駆動する素子を含んでいてあよい。

実施の形態 2

[0072] 実施の形態 2では、図 1一図 3において用いた増幅回路の例を示す。

[0073] まず、増幅回路の例として、オペアンプがあげられる。そこで、増幅回路として、ォぺアンプを用いた場合について、図 1に対応した構成図を図 4に示す。増幅回路 10 7の第 1入力端子 108がオペアンプ 407の非反転（正相）入力端子、第 2入力端子 1 10が反転入力端子に相当してレ、る。

[0074] オペアンプでは、通常、非反転 (正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作する。したがって、図 4の場合は、電流源トランジスタ 102のドレイン電位と反転入力端子の電位とが等しくなるように、電流源トランジスタ 102のグート電位が制御される。したがって、反転入力端子の電位によって、（Vgs-Vth)<Vdsの場合は、電流源トランジスタ 102は飽和領域で動作することになり、（Vgs_Vth)〉Vdsの場合は、電流源トランジスタ 102は線形領域で動作することになる。また、反転入力端子の電位を制御することによって、電流源トランジスタ 102の Vdsを制御することが出来る。 [0075] つまり、設定動作を行っている時、 Vdsを制御できるため、 Vgs=0の時でも電流が流れてしまうようなトランジスタを用いていても、飽和領域で動作させることが可能となる

[0076] 図 4と同様に、図 2に対応した構成図を図 5に、図 3に対応した構成図を図 8に示す

[0077] 図 8の場合は、電流源トランジスタ 102のソース電位と非反転（正相）入力端子の電位とが等しくなるように、電流源トランジスタ 102のゲート電位が制御される。したがつて、非反転 (正相）入力端子の電位によって、（Vgs-Vth)<Vdsの場合は、電流源トランジスタ 302は飽和領域で動作することになり、（Vgs_Vth)>Vdsの場合は、電流源トランジスタ 302は線形領域で動作することになる。

[0078] なお、図 4、 5、 8で用いたオペアンプの構成に限定はなぐ任意のオペアンプを用レ、ることができる。電圧帰還型オペアンプでもよいし、電流帰還型オペアンプでもよい。位相補償回路のようなさまざまな補正回路を付加したオペアンプでもよレ、。

[0079] なお、オペアンプは、通常、非反転 (正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作するが、特性バラツキなどにより、非反転 (正相）入力端子の電位と反転入力端子の電位とは、等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その場合は、通常のオペアンプと同様に、非反転（正相）入力端子の電位と反転入力端子の電位が等しくなるように調節して動作させてもよい。

[0080] なお、本発明の場合、設定動作の時の電流源トランジスタ 102の Vdsが大きければよいとして動作させる場合がある。あるいは、飽和領域で動作させる場合は、 Vdsがばらついても、出力動作の時の電流値は、大きくはばらつかない。したがって、このような動作をさせる場合には、オペアンプにオフセット電圧が生じても良いし、オフセット電圧がばらついても、大きな影響は与えない。そのため、電流特性のバラツキが大きレ、ようなトランジスタを用いてオペアンプを構成しても、概ね正常に動作することになる。したがって、単結晶で形成されたトランジスタではなぐ薄膜トランジスタ（ァモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。

[0081] 本実施の形態では、増幅回路の例としてオペアンプを用いた例を示した力これ以外にも、差動回路やドレイン接地増幅回路やソース接地増幅回路など、さまざまな回路を用いて、増幅回路を構成することが出来る。

[0082] なお、本実施の形態で説明した内容は、実施の形態 1で説明した構成における増幅回路を詳細に述べたものに相当する。し力ながら、本発明は、これに限定されず、その要旨を変更しなレ、範囲であれば様々な変形が可能であるなレ、。

[0083] なお、本実施の形態で示す増幅回路の構成を、実施の形態 1の構成と組み合わせて実施すること力 Sできる。

実施の形態 3

[0084] 本発明は、電流源回路から電流 Idataを流して、電流源トランジスタが電流 Idataを流すことが出来るように設定する。そして、設定された電流源トランジスタを電流源回路として動作させ、様々な負荷に電流を供給するものである。そこで、本実施の形態では、負荷と電流源トランジスタとの接続構成や、負荷に電流を供給する時のトランジスタの構成などについて述べる。

[0085] なお、本実施の形態では、図 1の構成や、増幅回路としてオペアンプを用いた構成

(図 4)などを用いて説明するが、これに限定されず、図 2—図 8などで説明したような別の構成に適用することが可能である。

[0086] また、電流源回路から電流源トランジスタの方に電流が流れて、かつ、電流源トランジスタが Nチャネル型の場合について説明するが、これに限定されない。容易に、図 2—図 8などで説明したような別の構成に適用することが可能である。

[0087] まず、電流源回路から電流が供給された電流源トランジスタのみを用いて、負荷に電流を供給する場合の構成を図 9に示す。図 10では、増幅回路としてオペアンプを用いた場合を示している。

[0088] そこで、図 9の動作方法について、増幅回路としてオペアンプを用いた場合を例にして、述べる。まず、図 10に示すように、スィッチ 903とスィッチ 904を才ンにする。すると、オペアンプ 407が電流源トランジスタ 102のゲート電位を制御して、電流源回路力供給される電流 Idataを流すのに必要な状態に設定する。このとき、オペアンプ 4 07を用いているので、急速に書き込みを行うことが出来る。そして、図 11に示すように、スィッチ 904をオフにすると、電流源トランジスタ 102のゲート電位が容量素子 10 3に保持される。そして、図 12に示すように、スィッチ 903をオフにすると、電流の供給が止まる。そして、図 13に示すように、スィッチ 902をオンにすると、負荷 901に電流が供給される。

[0089] この電流の大きさは、電流源回路 101から電流 Idataを供給されている時、つまり、設定動作のときに、電流源トランジスタ 102が飽和領域で動作しており、かつ、負荷 9 01に電流を供給している時、つまり、出力動作をしている時にも、電流源トランジスタ 102が飽和領域で動作していれば、 Idataと概ね同じ大きさになる。なお、電流源トランジスタ 102にキンク（アーリー）効果がある場合は、設定動作時と出力動作時とで、電流源トランジスタ 102の Vdsが概ね等しければ、出力動作時に負荷 901に供給される電流は、 Idataと概ね同じ大きさになる。また、設定動作時と出力動作時とで、電流源トランジスタ 102が線形領域で動作している場合は、設定動作時と出力動作時とで Vdsが概ね等しければ、出力動作時に負荷 901に供給される電流は、 Idataと概ね同じ大きさになる。設定動作時の電流源トランジスタ 102の Vdsは、オペアンプの反転入力端子 110の電位を制御することにより、調節できる。

[0090] なお、出力動作の時の電流源トランジスタ 102の Vdsは、負荷 901の電圧電流特性によって決定される。よって、それに合わせて、オペアンプの反転入力端子 110の電位を制御することにより、設定動作時の電流源トランジスタ 102の Vdsを調節すればよレ、。また、負荷 901の電圧電流特性が時間とともに劣化して、電圧電流特性が変化した場合も、それに合わせて、オペアンプの反転入力端子 1 10の電位を制御すればよレ、。

[0091] このように動作させることによって、電流源トランジスタ 102の電流特性やサイズなどがばらついても、その影響を除去することが出来る。

[0092] なお、配線 106に、任意の一定電位が加えられている場合、電流を書き込んで設定している時（図 10)と、電流を出力している時 (図 13)とでは、電流源トランジスタ 10 2のソース電位が変わってしまう場合がある。その場合、電流源トランジスタ 102のゲート'ソース間電圧も変わってしまう場合がある。ゲート'ソース間電圧が変わってしまうと、電流値も変わってしまう。そこで、電流を書き込んで設定している時（図 10)と、電流を出力してレ、る時 (図 13)とで、ゲート'ソース間電圧が変わらなレ、ようにする必要力 Sある。それを実現するためには、例えば、配線 106を電流源トランジスタ 102のソース端子に接続しておけばよレ、。そのようにすると、たとえ、電流源トランジスタ 102のソース電位が変わってしまっても、それに合わせてゲート電位も変わるため、結果として、ゲート'ソース間電圧が変わらないようにすることが出来る。

[0093] なお、図 9の回路には、様々な配線 (酉己線 105、配線 106、酉己線 905、配線 104など )があるが、正常に動作する範囲であれば、配線同士を接続してもよい。

[0094] 次に、電流源トランジスタとは別のトランジスタを用いて、負荷に電流を供給する場合の構成図を図 16に示す。カレントトランジスタ 1602のゲート端子が電流源トランジスタ 102のゲート端子と接続されている。したがって、電流源トランジスタ 102とカレントトランジスタ 1602の W/Lの値を調節することにより、負荷に供給する電流量を変えること力出来る。たとえば、カレントトランジスタ 1602の WZLの値を小さくしておくと、負荷に供給する電流量が小さくなるので、逆に Idataの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ 102とカレントトランジスタ 1602の電流特性がばらつくと、その影響を受けてしまう。

[0095] なお、正常に動作する範囲であれば、配線同士を接続してもよいため、配線 105と配線 1605とを接続することが望ましい。

[0096] 次に、電流源トランジスタだけでなぐ別のトランジスタも用いて、負荷に電流を供給する場合の構成図を図 17に示す。電流源回路 101の電流 Idataを供給する時に、その電流が負荷 901に漏れたり、負荷 901から漏れてきたりすると、正しい電流で設定することが出来なレ、。図 9の場合は、スィッチ 902を用いて制御する力図 17の場合は、マルチトランジスタ 1702を用いて制御する。マルチトランジスタ 1702のゲート端子は電流源トランジスタ 102のゲート端子と接続されている。したがって、スィッチ 90 3、 904がオンになっていて、マルチトランジスタ 1702のゲート'ソース間電圧力マルチトランジスタ 1702のしきい値電圧よりも小さければ、マルチトランジスタ 1702はオフしている。したがって、電流源回路 101の電流 Idataを供給する時には、悪影響を及ぼさないようにすることが可能である。

[0097] なお、もし、電流を設定しているときに、マルチトランジスタ 1702がオンして、電流が漏れてしまう場合は、マルチトランジスタ 1702と直列にスィッチを配置して、電流が漏れないように制御してもよい。

[0098] 一方、負荷に電流を供給するときは、電流源トランジスタ 102とマルチトランジスタ 1 702とは、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、負荷 901には、 Idataよりも小さい電流が流れることになる。よって、負荷に供給する電流量が小さくなるので、逆に Idataの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ 102とマルチトランジスタ 1702の電流特性がばらつくと、その影響を受けてしまうが、負荷 901に電流を供給するとき、電流源トランジスタ 102も用いるため、バラツキの影響は小さい。

[0099] なお、マルチトランジスタ 1702と直列にスィッチを配置した場合は、出力動作のとき、つまり、負荷に電流を供給するときは、スィッチをオンにしておく必要がある。

[0100] 次に、図 16や図 17とは別のやり方で、電流源回路 101から供給される電流 Idataを大きくするための構成を図 18に示す。図 18では、電流源トランジスタ 102と並列に並歹 IJトランジスタ 1802が接続されている。したがって、電流源回路 101から電流が供給される間は、スィッチ 1801をオンにする。そして、負荷 901に電流を供給する場合は、スィッチ 1801をオフにする。すると、負荷 901に流れる電流が小さくなるので、電流源回路 101から供給される電流 Idataを大きくすることが出来る。

[0101] ただしこの場合、電流源トランジスタ 102と並列に並歹 IJトランジスタ 1802のバラツキの影響を受けてしまう。そこで、図 18の場合、電流源回路 101から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、スィッチ 1801をオンにしておく。すると、並歹 IJトランジスタ 1802にも電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路 101から供給する電流を小さくして、 1801をオフにする。そして、電流源トランジスタ 102にのみ電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スィッチ 902をオンにして、負荷 901に電流を供給する。

[0102] 図 18では、電流源トランジスタと並列にトランジスタを追加していた力直列にトランジスタを追加した場合の構成図を図 19に示す。図 19では、電流源トランジスタ 102と直列に直列トランジスタ 1902が接続されている。したがって、電流源回路 101から電流が供給される間は、スィッチ 1901をオンにする。すると、直列トランジスタ 1902のソース ·ドレイン間が短絡される。そして、負荷 901に電流を供給する場合は、スイツチ 1901をオフにする。すると、電流源トランジスタ 102と直列トランジスタ 1902は、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、ゲート長 Lが大きくなつたことになり、負荷 901に流れる電流が小さくなるので、電流源回路 101から供給される電流 Idataを大きくすることが出来る。

[0103] ただしこの場合、電流源トランジスタ 102と直列に直列トランジスタ 1902のバラツキの影響を受けてしまう。そこで、図 19の場合、電流源回路 101から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、 1901をオンにしておく。すると、電流源トランジスタ 102に電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路 101から供給する電流を小さくして、 1901をオフにする。そして、電流源トランジスタ 102と直列トランジスタ 1902に電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スィッチ 902をオンにして、電流源トランジスタ 102と直歹卟ランジスタ 1902のマルチゲートのトランジスタとして、負荷 901に電流を供給する。

[0104] なお、図 9から図 19まで、さまざまな構成を示した力それらを組み合わせて構成させることも可能である。

[0105] なお、図 9から図 19まで、電流源回路 101と負荷 901とを切り替えるような形で構成しているが、これに限定されない。例えば、電流源回路 101と配線とを切り替えて構成してもよレ、。そこで、図 9に対して、電流源回路 101と配線とを切り替える構成にしたものを図 20に示す。次に、図 20の動作について示す。まず、図 14に示すように、電流源回路 101から電流 Idataを電流源トランジスタ 102に供給して、電流を設定する場合 fま、スィッチ 903、 904、 2003をオン (こする。そして、電流?原トランジスタ 102 を電流源回路として動作させ、負荷に電流を供給する場合は、図 15に示すように、スイッチ 2002、 902を才ンにする。このように、スィッチ 903とスィッチ 2002の才ン才フを切り替えることにより、電流源回路 101と配線 2005とを切り替えていることになる。

[0106] なお、電流源回路 101から電流 Idataを電流源トランジスタ 102に供給する場合、スイッチ 2003をオンにして配線 105に電流を流し、スィッチ 902をオフにしている力これに限定されない。電流源回路 101から電流 Idataを電流源トランジスタ 102に供給する場合、負荷 901の方に電流が流れても良い。その場合は、スィッチ 902を省略できる。

[0107] なお、容量素子 103は、電流源トランジスタ 102のゲート電位を保持している力ゲート'ソース間電圧を保持するために、配線 106を電流源トランジスタのソース端子に接続することがより望ましい。

[0108] なお、図 9に対して、電流源回路 101と負荷 901とを切り替えるような形で構成した図を図 20に示したが、これに限定されなレ、。図 9から図 19までのさまざまな構成におレ、ても、電流源回路 101と負荷 901とを切り替えるような形で構成することが可能である。

[0109] なお、これまで述べてきた構成において、スィッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスィッチを配置することが可能である。

[0110] 例えば、図 9の構成の場合、電流源回路 101から電流 Idataを電流源トランジスタ 10 2に供給している時には、図 21のように接続され、電流源トランジスタ 102を電流源回路として動作させ、負荷 901に電流を供給する時には、図 22のように接続されていればよレ、。したがって、図 9は、図 23のように接続されていてもよレ、。図 23では、スイツチ 902、 903の位置が変更されている力正常に動作する。

[0111] なお、図 9などに示すスィッチは、電気的スィッチでも機械的なスィッチでも何でも良レ、。電流の流れを制御できるものなら、何でも良い。トランジスタでもよレ、し、ダイォードでもよいし、それらを組み合わせた論理回路でもよい。よって、スィッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスィッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少なレ、トランジスタとしては、 LDD領域を設けているもの等がある。また、スィッチとして動作させるトランジスタのソース端子の電位力低電位側電源 (Vss、 Vgnd、 OVなど）に近い状態で動作する場合は nチャネル型を、反対に、ソース端子の電位が、高電位側電源 (Vddなど）に近レ、状態で動作する場合は pチャネル型を用いることが望ましレ、。なぜなら、ゲート'ソース間電圧の絶対値を大きくできるため、スィッチとして、動作しやすいからである。なお、 nチャネル型と pチャネル型の両方を用いて、 CMO S型のスィッチにしてもよい。

[0112] このように様々な例を示したが、これに限定されなレ、。電流源トランジスタや、電流源として動作するような様々なトランジスタを、いろいろな構成で配置することが出来る。よって、同様な動作をする構成であれば、本願を適用することが可能である。

[0113] なお、本実施の形態で説明した内容は、実施の形態 1、 2で説明した構成を利用したもの相当するが、本実施の形態はこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるなレ、。したがって、実施の形態 1、 2で説明した内容は、本実施の形態にも適用できる。

実施の形態 4

[0114] 本実施の形態では、電流源トランジスタなどが複数ある場合の構成について示す。

[0115] 図 24に、図 10の構成で、電流源トランジスタが複数ある場合の構成を示す。図 24 では、複数の電流源トランジスタに対して、電流源回路 101とオペアンプ 407を 1つずつにした場合について示す。ただし、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数のオペアンプがあってもよい。しかし、回路規模が大きくなるので、電流源回路 101とオペアンプ 407を 1つにすることが望ましい。

[0116] 図 24では、電流源回路 101とオペアンプ 407が配置されている。これをまとめて、リソース回路 2401と呼ぶことにする。リソース回路 2401には、電流源回路 101と接続された電流線 2402と、オペアンプ 407の出力端子と接続された電圧線 2403とが接続されている。電流線 2402や電圧線 2403には、複数のユニット回路が接続されている。ユニット回路 2404aは、電流源トランジスタ 102a、容量素子 103a、スィッチ 90 2a、 903a, 904aなどで構成されている。ユニット回路 2404aは、負荷 901aと接続されている。ユニット回路 2404bも、ユニット回路 2404aと同様に電流源トランジスタ 10 2b、容量素子 103b、スィッチ 902b、 903b, 904bなどで構成されてレヽる。ユニット回路 2404bは負荷 901bと接続されてレヽる。ここでは、簡単のため、ユニット回路が 2つ接続されている場合を示している力これに限定されなレ、。任意の数だけユニット回路が接続されていてもよい。

[0117] 動作としては、 1本の電流線 2402や電圧線 2403に、複数のユニット回路が接続されているため、各々のユニット回路を選択して、順次、リソース回路 2401から電流線 2402や電圧線 2403を通って、電流や電圧を供給していくことになる。例えば、まず、スィッチ 903a、 904aをオンにして、ユニット回路 2404aに電流や電圧を入力して、次に、スィッチ 903b、 904bをオンにして、ユニット回路 2404bに電流や電圧を入力して、というような動作を繰り返すことにより、動作させる。

[0118] このようなスィッチの制御は、シフトレジスタ、デコーダ回路、カウンタ回路、ラッチ回路、などのようなデジタル回路を用いて、制御することが出来る。

[0119] ここで、もし、負荷 901a、 901bなどが EL素子などの表示素子である場合、ユニット回路と負荷が 1つの画素を構成することになる。そして、リソース回路 2401が、信号線 (電流線や電圧線）に接続された画素に信号を供給する信号線駆動回路（の一部 )であることになる。つまり、図 24は、 1列分の画素や信号線駆動回路（の一部）を示していることになる。その場合、電流源回路 101が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷 (EL素子などの表示素子）に流すことが出来る。この場合は、スィッチ 903a、 904a,スィッチ 903b、 904bなどは、ゲート線駆動回路を用いて制御することになる。

[0120] また、図 24における電流源回路 101が、信号線駆動回路またはその一部であるとした場合、その電流源回路 101も、トランジスタの電流特性バラツキやサイズのバラッキなどの影響を受けずに、正確な電流を出力する必要がある。よって、信号線駆動回路またはその一部の中の電流源回路 101が電流源トランジスタで構成されていて、別の電流源回路から電流源トランジスタに電流を供給することが出来る。つまり、図 24における負荷 901a、 901bなどが信号線や画素などである場合、ユニット回路が信号線駆動回路またはその一部を構成することになる。そして、リソース回路 2401が、電流線に接続された信号線駆動回路の中の電流源トランジスタ（電流源回路）に信号を供給する電流源回路またはその一部であることになる。つまり、図 24は、複数の信号線や信号線駆動回路またはその一部や信号線駆動回路に電流を供給する電流源回路またはその一部を示していることになる。

[0121] その場合、電流源回路 101が出力する電流は、信号線や画素に供給する電流に相当することになる。よって、例えば、電流源回路 101が出力する電流に応じた大きさの電流を信号線や画素に供給する場合は、電流源回路 101が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷 (信号線や画素）に流すことが出来る。この場合は、スィッチ 903a、 904a,スィッチ 903b、 904bなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。

[0122] なお、スィッチ 903a、 904a,スィッチ 903b、 904bを制御するための回路（シフトレジスタゃラッチ回路など）などについては、国際公開第

03/038796号パンフレット、国際公開第 03/038797号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。

[0123] あるいは、電流源回路 101が出力する電流は、任意の一定電流を供給するようになっており、それを供給するかどうかをスィッチなどを用いて制御して、それに応じた大きさの電流を信号線や画素に供給する場合は、電流源回路 101が出力する電流は、任意の一定電流を供給するための信号電流に相当することになる。そして、信号線や画素に電流を供給するかどうかを決めるスィッチをデジタル的に制御させ、信号線や画素に供給される電流量を制御することによって、各々適切な大きさの電流を負荷 (信号線や画素）に流すことが出来る。この場合は、スィッチ 903a、 904a,スイツチ 903b、 904bなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。ただし、この場合は、信号線や画素に電流を供給するかどうかを決めるスィッチを制御するために駆動回路 (シフトレジスタゃラッチ回路など）が必要になる。そのため、そのスィッチを制御するために駆動回路 (シフトレジスタやラッチ回路など）と、スィッチ 903a、 904a,スィッチ 903b、 904bなど制御するための駆動回路（シフトレジスタやラッチ回路など）が必要になる。それらの駆動回路は、另 IJ々に設けても良レヽ。 ί列えば、スィッチ 903a、 904a,スィッチ 903b、 904b を制御するためのシフトレジスタを別に設けても良レ、。あるいは、スィッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スィッチ 903a、 904a,スィッチ 903b, 904bなど制御するための駆動回路（シフトレジスタやラッチ回路など）を、一部もしくは全部で、共用してもよレ、。例えば、 1つのシフトレジスタで両方のスィッチを制御してもよいし、信号線や画素に電流を供給するかどうかを決めるスィッチを制御するために駆動回路（シフトレジスタやラッチ回路など）において、ラッチ回路の出力（画像信号)などを用いて制御してもよい。

[0124] なお、信号線や画素に電流を供給するかどうかを決めるスィッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スィッチ 903a、 904a,スィッチ 903b、 904bなど制御するための駆動回路 (シフトレジスタやラッチ回路など）とに関しては、国際公開第

03/038793号パンフレット、国際公開第 03/038794号パンフレット、国際公開第 03/038795号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。

[0125] 図 24では、電流源トランジスタと負荷が 1対 1で配置されている場合を示した。次に、 1つの負荷に、複数の電流源トランジスタが配置されている場合を図 25に示す。ここでは簡単のため、 1つの負荷に対して 2個のユニット回路が接続されている場合を示すが、これに限定されなレ、。さらに多くのユニット回路が接続されていてもよいし、 1 個だけでもよレヽ。ここで、 2401a, 2401bはリソース回路、 2402a, 2403bは電流 ,線、 2403a, 2403biま電圧 ,線、 2404aa、 2404ab、 2404ba、 2404bbiまユニット回路、 2 501aa、 2501ab、 2501ba、 2501bbはスィッチ、 2502aa、 2502ab、 2502ba、 2502 bbは配線、 901aa、 901bbは負荷である。スィッチ 2501aa、スィッチ 2501baのオンォフにより、負荷 901aaに流れる電流量を制御できる。例えば、ユニット回路 2404aaが出力する電流値 (Iaa)とユニット回路 2404baが出力する電流値 (Iba)の大きさが異なる場合、スィッチ 2501aaとスィッチ 2501baの各々のオンオフにより、負荷 901aaに流れる電流の大きさを 4種類で制御できることになる。例えば、 Iba=2 X Iaaの場合、 2ビットの大きさを制御できることになる。したがって、スィッチ 2501aa、スィッチ 2501baのオンオフを各ビットに対応したデジタルデータによって制御する場合、図 25の構成を用いて、デジタル 'アナログ変換機能を実現できる。したがって、負荷 901aa、 901bb が信号線の場合、図 25の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。そのとき、デジタル画像信号をアナログ画像信号電流に変換することが出来る。また、スィッチ 2501aaやスィッチ 2501baなどのオンオフは、画像信号を用いて制御することが出来る。したがって、画像信号を出力する回路 (ラッチ回路)などを用いて、スィッチ 2501aaやスィッチ 2501baなどを制御することが出来る。

[0126] また、スィッチ 2501aa、スィッチ 2501baのオンオフを時間によって切り替えてもよい。例えば、ある期間は、スィッチ 2501aaをオン、スィッチ 2501baのオフにして、その時は、リソース回路 2401bからユニット回路 2404baに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路 2404aaから負荷 901aaに電流を供給する。そして別の期間では、スィッチ 2501aaをオフ、スィッチ 2501baのオンにして、リソース回路 2401aからユニット回路 2404aaに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路 2404baから負荷 901aaに電流を供給するように、時間的に切り替えて動作させてもよい。

[0127] 次に、 1つの 2つのリソース回路を用いて、ユニット回路に電流を供給する場合について図 26を参照して説明する。ここで、 2401はリソース回路、 2402は電流線、 240 3ίま電圧 ,線、 2404ca、 2404cb、 2404da、 2404dbiまユニット回路、 2601ca、 2602 ca、 2603ca、 2601cb、 2602cb、 2603cb、 2601da、 2602da、 2603da、 2601db、 2602db、 2603dbはスィッチ、 2604c, 2604dは酉己 f泉、 901ca、 901daは負荷である

[0128] 図 26におレヽて、酉己線 2604c力信号の ί寺、スィッチ 2601ca、 2602ca、 2603cb力 S 才ンになり、スィッチ 2603ca、 2601cb、 2602cb力才フになるとする。すると、ユニット回路 2404caはリソース回路 2401から電流を供給されることが可能な状況になり、ュニット回路 2404cbは、負荷 901caに電流を供給することが可能な状況になる。逆に、配線 2604cが L信号の時、ユニット回路 2404cbはリソース回路 2401から電流を供給されることが可能な状況になり、ユニット回路 2404caは、負荷 901caに電流を供給することが可能な状況になる。また、配線 2604cや配線 2604dなどは、順次選択するような信号を入力していけばよい。このように、時間的にユニット回路の動作を切り替えてもよい。

[0129] また、負荷 901ca、 901daが信号線の場合、図 26の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。また、配線 2604cや配線 2604dなどは、シフトレジスタなどを用いて制御すればょレ、。

[0130] なお、本実施の形態では、図 10の構成で、電流源トランジスタが複数ある場合の構成を示したが、これに限定されず、例えば、実施の形態 1一 3において示した構成（図 17、図 16、図 20、図 19など）でも実現できる。

[0131] なお、本実施の形態で説明した内容は、実施の形態 1、 2、 3で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。

[0132] なお、本実施の形態で示した電流源トランジスタが複数ある場合の構成を、実施の形態 1一 3と組み合わせて実施することができる。

実施の形態 5

[0133] 本実施の形態では、表示素子を有する画素に適用した場合の例を示す。

[0134] まず、電流源回路 201が画像信号として信号電流を供給するような構成の場合について、図 27、 28に示す。図 27と図 28とでは、電流の流れる向きは同じであるが、電流源トランジスタの極性が異なる。そのため、接続構造が異なっている。なお、負荷としては、例として、 EL素子の場合を示している。

[0135] また、電流源回路 201が画像信号として供給する信号電流が、アナログ値の場合は、アナログ階調で画像を表示することが出来る。信号電流が、デジタル値の場合は、デジタル階調で画像を表示することが出来る。多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよレ、。

[0136] なお、ここでは特に時間階調方式について詳細な説明は省略する力特願 2001— 5426号出願、特願 2000-86968号出願等に記載されている方法によれば良い。

[0137] また、各スィッチを制御するゲート線は、トランジスタの極性を調整することにより、 1 本に共用している。これにより、開口率を向上させることが出来る。ただし、別々のゲ一ト線を配置しても良い。特に、時間階調方式を用いる場合は、ある特定の期間において、負荷 (EL素子）に電流を供給しないような動作をしたい場合がある。その場合は、負荷 (EL素子）に電流を供給しないように出来るスィッチを制御するゲート線を別の配線とすればよい。

[0138] 次に、画素に電流源回路を有し、電流源回路が供給する電流を流すかどうかを制御することによって画像を表示する構成の画素について、図 29に示す。ここで、 290 I fま電流原回路、 2902、 2904fまスィッチ、 2903fま容量素子、 2905fま信号泉、 290 6は選択ゲート線、 2907、 2908、 2909は酉己泉である。選択ゲート泉 2906カ選択されたときに、信号線 2905から、デジタルの画像信号 (通常は電圧値）を容量素子 29 03に入力する。なお、容量素子 2903は、トランジスタのゲート容量などを用いることにより、省略可能である。そして、保存されたデジタルの画像信号を用いて、スィッチ 2902をオンオフする。電流源回路 2901が供給する電流力負荷 901に流れるかどうかを、スィッチ 2902が制御する。これにより、画像を表示することが出来る。

[0139] なお、多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。

[0140] また、図 29では、電流源回路 2901やスィッチ 2902は、 1つずつしか配置されていないが、これに限定されず、複数組配置して、各々の電流源回路から電流が流すかどうかを制御して、その電流の総和が負荷 901に流れるようにしてもよい。

[0141] 次に、図 29の具体的な構成例を図 30に示す。ここでは、電流源トランジスタの構成として、図 1 (図 9、図 2、図 5)に示した構成を適用している。電流源回路 201から電流を電流源トランジスタ 202に供給して、電流源トランジスタ 202のゲート端子に適切な電圧を設定する。そして、信号線 2905から入力される画像信号に応じて、スィッチ 2902をオンオフして、負荷 901に電流を供給し、画像を表示する。

[0142] なお、本実施の形態で説明した内容は、実施の形態 1一 4で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。したがって、実施の形態 1一 4で説明した内容は、本実施の形態にも適用できる。

実施の形態 6

[0143] 本実施の形態では、オペアンプなどのような増幅回路の入力端子のいずれ力 1つの端子への電位の供給方法にっレ、て述べる。

[0144] 最も単純な方式としては、図 1における電流源回路 101や、図 2における電流源回路 201などから供給される電流 Idataの大きさに依存せず、常に一定の電位を供給する方法である。この場合は、オペアンプなどのような増幅回路の入力端子のいずれか 1つの端子（図 1における増幅回路 107の第 2入力端子 110や図 4におけるオペアンプ 407の反転入力端子 110、または、図 3における増幅回路 107の第 1入力端子 10 8や図 8におけるオペアンプ 407の非反転 (正相）入力端子 108など）には、電圧源を接続すればよい。

[0145] この場合、図 1における電流源回路 101や、図 2における電流源回路 201などから供給される電流 Idataの大きさが小さい場合に、電流源トランジスタ 102などのドレイン •ソース間電圧が十分大きくなるようにすることによって、キンク（アーリー）効果の影響を低減することが出来る。つまり、負荷に小さい電流を供給する場合、電流が流れすぎることを防ぐことが出来る。

[0146] あるいは、電流を設定しているとき (設定動作のとき）と、負荷に電流を出力しているとき（出力動作のとき）とで、電流源トランジスタのドレイン 'ソース間電圧が概ね一致するように、電流 Idataの大きさにあわせて、適切な電位を、オペアンプなどのような増幅回路の入力端子のいずれ力 1つの端子に供給してもよい。この場合、その端子には、アナログ的に変化する電圧源などを接続してもよいし、デジタル的に変化する電圧源を接続してもよい。

[0147] または、別の回路を用いて電位を生成し、その電位を、オペアンプなどのような増幅回路の入力端子のいずれ力 1つの端子に供給してもよい。

[0148] 電位を生成する回路を例を、図 31、 32に示す。回路 2101と、トランジスタ 3302、 3 402とにより、端子 3310、 3410に電位を発生させて、その電位を、オペアンプなどのような増幅回路の入力端子のいずれ力、 1つの端子に供給すればよい。なお、端子 3310や端子 3410を直接、オペアンプなどのような増幅回路の入力端子のいずれか 1つの端子に接続してもよいし、素子や回路などを介して、接続させてもよい。

[0149] また、トランジスタ 3302、 3402のゲート端子 3303、 3403の電位を調節したり、回路 2101の特性を調節することによって、端子 3310、 3410に電位を制御してもよい [0150] 例えば、トランジスタ 3302、 3402のゲート端子 3303、 3403は、トランジスタ 3302 、 3402のドレイン端子やソース端子に接続してもよいし、電流源トランジスタ（図 1の場合は、電流源トランジスタ 102に相当）のゲート端子などに接続してもよい。

[0151] また、トランジスタ 3302、 3402は、別の用途で使用するトランジスタと共用してもよレ、。

[0152] また、回路 2101は、図 33、 34に示すように、電流源回路であってもよレ、。その場合、電流源回路は、電流源トランジスタ（図 1の場合は、電流源トランジスタ 102に相当）に電流 Idataを供給する電流源回路（図 1の場合は、電流源回路 101に相当）であつてもよいし、それとは別の電流源回路であってもよい。その場合、電流 Idataを供給する電流源回路と、供給する電流の大きさが等しくてもよいし、比例関係にあってもよい

[0153] また、電流の流れる向きは、図 35のように、逆でもよい。ここで、 3501は電流源回路、 3502 ίま電流 C卜ランジスタ、 3503ίま 3502のゲー卜端子、 3510ίま端子である。

[0154] また、回路 2101は、負荷であってもよい。なお、負荷は、抵抗などのような素子、トランジスタ、 EL素子、そのほかの発光素子、トランジスタと容量とスィッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、 EL素子や FEDで用いる素子、その他電流を流して駆動する素子を含んでレ、てもよレ、。

[0155] なお、負荷は、出力動作の時に電流源トランジスタ（図 1の場合は、電流源トランジスタ 102に相当）が電流を供給する負荷（図 1の場合は、負荷 901に相当）であってもよいし、それとは別の負荷であってもよい。その場合、出力動作の時に電流を供給する負荷と、電圧電流特性が等しくてもよいし、比例関係にあってもよい。

[0156] 本実施の形態で示したオペアンプなどのような増幅回路の入力端子のレ、ずれか 1 つの端子への電位の供給方法を、実施の形態 1一 5と組み合わせて実施することができる。

実施の形態 7

[0157] 本実施の形態は、実施の形態 6で示す構成の好適な具体例を示す。 [0158] 図 36に、図 31と図 16とを組み合わせた場合の構成について示す。図 36では、負荷は、出力動作の時に電流を供給する負荷 901である。また、図 31のトランジスタ 33 02は、図 16のカレントトランジスタ 1602と共用されている。増幅回路 107の第 2入力端子 110は、端子 3310(トランジスタ 1602のドレイン端子)とスィッチ 3601を介して接続されている。ただし、これに限定されず、スィッチ 3601は、動作に支障がない場合は、削除してもよい。

[0159] 次に、図 36の構成の動作について述べる。まず、図 37に示すように、スィッチ 903 、 904、 3601を才ンにして、設定動作を行う。このとさ、才ぺアンプ 407の動作によつて、トランジスタ 1602、 102は、ドレイン端子の電位力概ね等しくなるように動作する次 ίこ、図 38ίこ示すう (こ、スィッチ 903、 904、 3601を才フ (こして、出力動作を行う。以上のように動作させることによって、設定動作時と出力動作時とで、 Vgs、 Vdsを概ね等しくさせて動作させることが出来る。

[0160] なお、図 37と図 38の動作の間に、図 39のような動作を入れても良レ、。つまり、図 37 の後、スィッチ 3601をオフにして、第 2入力端子 110の電位が変化しない状態にして、設定動作を続けても良い。

[0161] なお、増幅回路 107の第 2入力端子 110は、端子 3310(トランジスタ 1602のドレイン端子)とスィッチ 3601を介して接続されている力これに限定されず、図 40に示すように、間に増幅回路 4007を挿入してもよい。、増幅回路としては、例えば、電圧フォロワ回路やソースフォロワ回路、オペアンプなど、さまざまな回路を用いればよい。また、入力電位が上がれば、出力電位も上がるような回路でもよいし、出力電位は下がるような回路でもよい。回路全体として、安定化するように、帰還回路が形成されていればよい。

[0162] なお、図 36や図 40に対して、初期状態を設定するようにしてもよレ、。つまり、図 41 一図 43に示すように、ある端子や配線や接点などを、ある電位状態に初期化する。そのような状態で一旦動作させてから、通常の設定動作を行ってもよい。

[0163] 次に、図 36などの構成の場合、設定動作の時に電流を供給されるトランジスタ (図 3 6ではトランジスタ 102)と、出力動作の時に電流を供給するトランジスタ (図 36ではトランジスタ 1602)とは、同一のトランジスタではない。したがって、それらのトランジスタの電流特性がばらつけば、負荷 901に供給される電流もばらついてしまう。そこで、設定動作時と出力動作時とで、同一のトランジスタを用いて、共用する場合を、図 44に示す。まず、設定動作 B寺に ίま、図 45に示すように、スィッチ 3601、 4404、 903、 904 をオンにして、スィッチ 4403をオフにする。そして、増幅回路 107の第 2入力端子 11 0は、トランジスタ 1802のドレイン端子とスィッチ 3601を介して接続される。そして、出力動作の日寺 (こ fま、図 46(こ示すよう ίこ、スィッチ 3601、 4404、 903、 904を才フ (こして、スィッチ 4403をオンにする。そして、負荷 901には、トランジスタ 102を用いて電流を供給する。

[0164] このようにすることにより、設定動作時と出力動作時とでは、同一のトランジスタを用いて、同一の Vgsで電流を供給する。ただし、 Vdsは、同一のトランジスタを用いていないため、バラツキの影響を受ける。しかし、設定動作時と出力動作時とで、飽和領域で動作させる場合は、バラツキの影響は小さレ、。

[0165] 次に、設定動作時と出力動作時とでは、同一のトランジスタを用いて、かつ、同一の Vgsと同一の Vdsの場合について述べる。そのときの構成を図 47に示す。この場合、設定動作時と出力動作時とで、 Vgsと Vdsとを概ね同一にするため、同様の動作を任意回数だけ繰り返す必要がある。

[0166] まず、図 48に示すように、スィッチ 4704、 903、 904をオンにする。これは、初期ィ匕動作に相当する。つまり、配線 4705から電位を供給して、それを端子 110に入力して、設定動作を行う。この設定動作によって、トランジスタ 102のゲート電位が設定される。そこで、それを元にして、図 49に示すように、負荷 901に電流を供給する。これは、出力動作と同様の動作であるが、容量素子 4703に、トランジスタ 102のドレイン電位を保存しておく。そして次に、容量素子 4703に保存された電位を用いて、図 50 に示すように、再び設定動作を行う。このとき、容量素子 4703には、出力動作を行うときと、概ね等しい電位が保存されている。したがって、図 50における設定動作においては、トランジスタ 102の Vdsは、出力動作のときの Vdsと概ね等しレ、。そしてその後、図 51に示すように、負荷 901に電流を供給して、出力動作を行う。

[0167] なお、図 50の動作の後、図 51のように、出力動作を行ったが、これに限定されない。再び、図 49のように、容量素子 4703に電位を保存して、図 50のように設定動作を行っても良い。また、図 49、 50の動作は、任意回数だけ繰り返しても良い。このように繰り返すことにより、出力動作時のトランジスタ 102の Vgs、 Vdsの値と、設定動作時のトランジスタ 102の Vgs、 Vdsの値がそれぞれ近くなつていく。

[0168] 次に、別の電流源回路 6401を用いた場合の構成例を、図 64に示す。まず、図 65 ίこ示すよう (こ、スィッチ 6403、 3601、 903、 904を才ン ίこして、設定動作を行う。図 6 4の構成の場合、設定動作の時と、出力動作の時とで、同じトランジスタ 102を用いるため、電流源回路 6401の電流の大きさは、電流源回路 101の電流の大きさと等しくすることが望ましい。このようにして、負荷 901に電流が流れた時の電位を、増幅回路 107の第 2入力端子 110に入力するようにする。その結果、設定動作時において、電流源トランジスタ 102のドレイン電位が、出力動作時のドレイン電位と概ね等しくすること力 S出来る。そして、図 66に示すように、スィッチ 4703をオンにして、出力動作を行う。以上の動作を行うことにより、出力動作の時と、設定動作の時とで、トランジスタ 10 2の Vgs、 Vdsが概ね等しい大きさとなる。

[0169] なお、図 41一図 43、図 44、図 47、図 64などにおいても、図 40と同様に、増幅回路 107の第 2入力端子 110と、端子 3310(トランジスタ 1602のドレイン端子)と間に、増幅回路 4007を挿入してもよい。

[0170] これまでは、負荷やトランジスタなどを用いて電位を生成し、それを、オペアンプなどのような増幅回路の入力端子のいずれ力 1つの端子に供給していた。次に、回路の中のある端子と、オペアンプなどのような増幅回路の入力端子のいずれか 1つの端子を接続する場合の構成について、例を示す。

[0171] まず、図 1において、電流源回路 101に関して、トランジスタを用いて実現した場合の構成図を図 52に示す。トランジスタ 5201を用レ、、ゲート端子 5202が、所定の大きさの電位になっている。そして、飽和領域で動作させることによって、電流源回路として動作させることが出来る。

[0172] そこで、電流源回路 101を構成しているトランジスタ 5201のゲート端子と、オペアンプなどのような増幅回路の入力端子のいずれ力 4つの端子とを接続した場合の構成図を図 53に示す。

[0173] この場合、電流源回路 101から出力される電流値が小さい場合は、トランジスタ 52 01のゲート'ソース間電圧の絶対値が小さい場合に相当する。したがって、トランジスタ 5201のゲート電位は、高くなる場合に相当する。その場合は、トランジスタ 102に対する設定動作を行う場合、トランジスタ 102の Vdsは、大きくなる。したがって、負荷 901に電流を供給する出力動作のときと、トランジスタ 102の Vdsは近づくことになる。よって、キンク（アーリー）効果の影響を低減し、電流が負荷 905に流れすぎてしまうことを防ぐことが出来る。

[0174] なお、電流源回路 101として、図 53のトランジスタ 5201のゲート電位を変化させることによって電流値を変化させる場合もあるが、図 54に示すように、電流源として動作する複数のトランジスタ 5401a、 5401b, 5401c,などがあり、各々の電流が出力を、スィッチ 5403a、 5403b, 5403c,などによって制御するタイプ、つまり、 DA変換機能 jを有するような電流源回路 101もある。そのような場合は、トランジスタ 5401a、 54 01b、 5401c,のゲート端子の少なくとも 1つと、オペアンプなどのような増幅回路の入力端子のいずれか 1つの端子とを接続すればよレ、。なお、図 54では、電流源として動作するトランジスタとスィッチが 3個づっ記載されている力これに限定されなレ、。任意の個数だけ配置すればょレ、。

[0175] なお、本実施の形態では、図 1、図 9、図 16などに対して適応させたものを主に述ベたが、これに限定されなレ、。同様に、電流源回路 101から電流源トランジスタ 102 の方へ電流が流れて、かつ、電流源トランジスタが Nチャネル型の場合について示しているが、これに限定されなレ、。電流の流れる向きを変更したり、各々のトランジスタの極性を変更することも出来る。

[0176] なお、本実施の形態では、簡単のため、図 1の構成や、増幅回路としてオペアンプを用いた構成（図 4)などを用いて説明したが、これに限定されない。容易に、図 2— 図 8などで説明したような別の構成に適用することが可能である。

[0177] なお、本実施の形態で説明した内容は、実施の形態 1一 6で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。

[0178] また、本実施の形態で示した構成を、実施の形態 1一 6と組み合わせて実施することができる。実施の形態 8

[0179] 本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。

[0180] 表示装置は、図 55に示すように、画素配列 5501、ゲート線駆動回路 5502、信号線駆動回路 5510を有している。ゲート線駆動回路 5502は、画素配列 5501に選択信号を順次出力する。信号線駆動回路 5510は、画素配列 5501にビデオ信号を順次出力する。画素配列 5501では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路 5510から画素配列 5501へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路 5510から入力されるビデオ信号 (電流）によつて、状態を変化させる。画素に配置する表示素子の例としては、 EL素子や FED (フィールドエミッションディスプレイ）で用いる素子などがあげられる。

[0181] なお、ゲート線駆動回路 5502や信号線駆動回路 5510は、複数配置されていてもよい。

[0182] 信号線駆動回路 5510は、構成を複数の部分に分けられる。一例として、シフトレジスタ 5503、第 1ラッチ回路（LAT1) 5504、第 2ラッチ回路（LAT2) 5505、デジタノレ- アナログ変換回路 5506に分けられる。デジタル ·アナログ変換回路 5506には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル 'アナログ変換回路 5506には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。

[0183] なお、図 29に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル 'アナログ変換回路 5506は、デジタル 'アナログ変換機能ではなぐ電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。

[0184] また、画素は、 EL素子などの表示素子を有している。その表示素子に電流（ビデオ信号)を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。

[0185] そこで、信号線駆動回路 5510の動作を簡単に説明する。シフトレジスタ 5503は、フリップフロップ回路（FF)等を複数列用いて構成され、クロック信号 (S-CLK)、スタートパルス (SP)、クロック反転信号 (S-CLKb)が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

[0186] シフトレジスタ 5503より出力されたサンプリングパルスは、第 1ラッチ回路（LAT1) 5 504に入力される。第 1ラッチ回路 (LAT1) 5504には、ビデオ信号線 5508より、ビデォ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル 'アナログ変換回路 5506を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。

[0187] ただし、第 1ラッチ回路 5504や第 2ラッチ回路 5505が、アナログ値を保存できる回路である場合は、デジタル ·アナログ変換回路 5506は省略できる場合が多レ、。その場合、ビデオ信号は、電流であることも多い。また、画素配列 5501に出力するデータ力 ¾値、つまり、デジタル値である場合は、デジタル 'アナログ変換回路 5506は省略できる場合が多い。

[0188] 第 1ラッチ回路 (LAT1) 5504において、最終歹 Iほでビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線 5509よりラッチパルス（Latch

Pulse)が入力され、第 1ラッチ回路 (LAT1) 5504に保持されていたビデオ信号は、一斉に第 2ラッチ回路 (LAT2) 5505に転送される。その後、第 2ラッチ回路 (LAT2) 5 505に保持されたビデオ信号は、 1行分が同時に、デジタル ·アナログ変換回路 550 6へと入力される。そして、デジタル 'アナログ変換回路 5506から出力される信号は、画素配列 5501へ入力される。

[0189] 第 2ラッチ回路 (LAT2) 5505に保持されたビデオ信号がデジタル 'アナログ変換回路 5506に入力され、そして、画素 5501に入力されてレヽる間、シフトレジスタ 5503においては再びサンプリングパルスが出力される。つまり、同時に 2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。 [0190] なお、デジタル 'アナログ変換回路 5506が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路 5514が配置されている。

[0191] なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路 (シフトレジスタなど）を配置してもよレ、。あるいは、 LAT1回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、 LAT1回路と電流源回路とを両方制御するようにしてもよい。その場合は、 LAT1回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、 LAT1回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、 LAT2回路から出力される信号を用いて、電流源回路への設定動作を制御してもよレ、。 LAT2回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。このように、設定動作や出力動作を制御するための回路構成や、回路の動作等については、国際公開第 03/038 793号パンフレット、国際公開第 03/038794号パンフレット、国際公開第 03/038 795号パンフレット、に記載されており、その内容を本発明に適用することが出来る。

[0192] なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素配列 55 01と同一基板上に存在せず、例えば、外付けの ICチップを用いて構成されることもある。

[0193] なお、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよレ、。したがって、図 1や図 79や図 82などで示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、 SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよレ、。あるいは、図 55や図 56などにおける回路の一部力ある基板に形成されており、図 55や図 56などにおける回路の別の一部が、別の基板に形成されていてもよレ、。つまり、図 55や図 56などにおける回路の全てが同じ基板上に形成されていなくてもよい。例えば、画素とゲート線駆動回路とは、ガラス基板上に TFTを用いて形成し、信号線駆動回路 (もしくはその一部）は、単結晶基板上に形成し、その ICチップを COG(Chip

On Glass)で接続してガラス基板上に配置してもよレ、。あるいは、その ICチップを

TAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。

[0194] なお、信号線駆動回路などの構成は、図 55に限定されない。

[0195] 例えば、第 1ラッチ回路 5504や第 2ラッチ回路 5505が、アナログ値を保存できる回路である場合、図 56に示すように、リファレンス用電流源回路 5514から第 1ラッチ回路（LAT1) 5504に、ビデオ信号（アナログ電流）が入力されることもある。また、図 56 において、第 2ラッチ回路 5505が存在しない場合もある。そのような場合は、第 1ラッチ回路 5504に、より多くの電流源回路が配置されている場合が多い。

[0196] このような場合、図 55における、デジタル 'アナログ変換回路 5506の中の電流源回路に、本発明を適用することが出来る。デジタル 'アナログ変換回路 5506の中に、沢山のユニット回路があり、リファレンス用電流源回路 5514に、電流源回路 101や増幅回路 107が配置されている。

[0197] あるいは、図 56における、第 1ラッチ回路（LAT1) 5504の中の電流源回路に、本発明を適用することが出来る。第 1ラッチ回路 (LAT1) 5504の中に、沢山のユニット回路があり、リファレンス用電流源回路 5514に、基本電流源 101や追加電流源 103 が配置されている。

[0198] あるレ、は、図 55、図 56における画素配列 5501の中の画素（その中の電流源回路）に、本発明を適用することが出来る。画素配列 5501の中に、沢山のユニット回路があり、信号線駆動回路 5510に、電流源回路 101や増幅回路 107が配置されている

[0199] つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、図 57—図 59に示すように、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。

[0200] 本実施の形態で示した構成を、実施の形態 1一 7と組み合わせて実施することができる。

実施の形態 9

[0201] 本発明は電子機器の表示部を構成する回路に用いることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーシヨンシステム、音響再生装置 (カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末 (モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置 (具体的には Digital Versatile Disc (DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図 60に示す。つまり、これらの表示部を構成する画素や、画素を駆動する信号線駆動回路等に本発明を適用することができる。

[0202] 図 60 (A)は発光装置（ここで、発光装置とは自発光型の発光素子を表示部に用いた表示装置をいう。）であり、筐体 13001、支持台 13002、表示部 13003、スピーカ一部 13004、ビデオ入力端子 13005等を含む。本発明は表示部 13003を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 (A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なぐ液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、 TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

[0203] 図 60 (B)はデジタルスチルカメラであり、本体 13101、表示部 13102、受像部 131 03、操作キー 13104、外部接続ポート 13105、シャッター 13106等を含む。本発明は、表示部 13102を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 (B)に示すデジタルスチルカメラが完成される。

[0204] 図 60 (C)はコンピュータであり、本体 13201、筐体 13202、表示部 13203、キーボード 13204、外部接続ポート 13205、ポインティングマウス 13206等を含む。本発明は、表示部 13203を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 (C)に示す発光装置が完成される。

[0205] 図 60 (D)はモバイルコンピュータであり、本体 13301、表示部 13302、スィッチ 13 303、操作キー 13304、赤外線ポート 13305等を含む。本発明は、表示部 13302を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 ( D)に示すモバイルコンピュータが完成される。

[0206] 図 60 (E)は記録媒体を備えた携帯型の画像再生装置 (具体的には DVD再生装置）であり、本体 13401、筐体 13402、表示部 A13403、表示部 B13404、記録媒体（DVD等）読み込み部 13405、操作キー 13406、スピーカ一部 13407等を含む。表示部 A13403は主として画像情報を表示し、表示部 B13404は主として文字情報を表示するが、本発明は、表示部 A、 B13403、 13404を構成する画素や信号線駆動回路等に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図 60 (E)に示す DVD再生装置が完成される。

[0207] 図 60 (F)はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体 1350 1、表示部 13502、アーム部 13503を含む。本発明は、表示部 13502を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 (F)に示すゴーグノレ型ディスプレイが完成される。

[0208] 図 60 (G)はビデオカメラであり、本体 13601、表示部 13602、筐体 13603、外部接続ポー卜 13604、リモコン受信部 13605、受像部 13606、バッテリー 13607、音声入力部 13608、操作キー 13609等を含む。本発明は、表示部 13602を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図 60 (G)に示すビデオカメラが完成される。

[0209] 図 60 (H)は携帯電話であり、本体 13701、筐体 13702、表示部 13703、音声入力部 13704、音声出力部 13705、操作キー 13706、外部接続ポート 13707、アンテナ 13708等を含む。本発明は、表示部 13703を構成する画素や信号線駆動回路等に用いることができる。なお、表示部 13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図 60 (H)に示す携帯電話が完成される。

[0210] なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

[0211] また、上記電子機器はインターネットや CATV (ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

[0212] また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

[0213] 以上の様に、本発明の適用範囲は極めて広ぐあらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態 1一 4に示したいずれの構成の半導体装置を用いても良い。

Claims

請求の範囲

[1] 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート'ソース間電圧とドレイン 'ソース間電圧とを制御する増幅回路が備えられていることを特徴とする半導体装置。

[2] 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる増幅回路が備えられていることを特徴とする半導体装置。

[3] 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる帰還回路が備えられていることを特徴とする半導体装置。

[4] 負荷に供給する電流を制御するトランジスタと、オペアンプを具備し、電流源回路に接続する前記トランジスタのドレイン端子側に前記オペアンプの非反転入力端子が接続され、前記オペアンプの出力端子は、前記ゲート端子に接続されていることを特徴とする半導体装置。

[5] 請求項 1乃至 4のいずれか一項に記載の半導体装置を表示部に有することを特徴とする発光装置。

[6] 請求項 1乃至 4のいずれか一項に記載の半導体装置を表示部に有することを特徴と

[7] 請求項 1乃至 4のいずれ力項に記載の半導体装置を表示部に有することを特徴とするコンピュータ。

[8] 請求項 1乃至 4のいずれ力項に記載の半導体装置を表示部に有することを特徴とするモバイルコンピュータ _c

[9] 請求項 1乃至 4のいずれ力項に記載の半導体装置を表示部に有することを特徴とする画像再生装置。

[10] 請求項 1乃至 4のいずれ力項に記載の半導体装置を表示部に有することを特徴とするゴーグル型ディスプレイ。

[11] 請求項 1乃至 4のいずれか一項に記載の半導体装置を表示部に有することを特徴とするビデ才力メラ。

[12] 請求項 1乃至 4のいずれか一項に記載の半導体装置を表示部に有することを特徴とする携帯電話。