JPWO2004109638A1 - 半導体装置 - Google Patents

Abstract

負荷（ＥＬ画素や信号線）に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。 増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧（ソース電位）を、フィードバック回路を用いて設定する。フィードバック回路は、トランジスタのドレイン電位が所定の電位になるように動作するように制御する。すると、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定される。そして、設定されたトランジスタを用いれば、正確な電流を負荷（ＥＬ画素や信号線）に供給できる。なお、ドレイン電位を制御できるのでキンク効果の影響を低減できる。

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた電流を供給する半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子でを形成された画素や、画素を駆動する信号線駆動回路を含む半導体装置に関する。の表示素子として用いる半導体装置の画素回路やソースドライバ回路の構成に関する。

有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。が、前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が進められている。

アクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、これらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている（例えば、特許文献１乃至４参照。）。

特表２００２−５１７８０６号公報 国際公開第０１／０６４８４号パンフレット 特表２００２−５１４３２０号公報 国際公開第０２／３９４２０号パンフレット

特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。

図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１、信号電流入力用電流源６１２を有する。

図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図６に準ずる。図７（Ａ）〜（Ｃ）は、電流の流れを模式的に示している。図７（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７（Ｅ）は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧について示している。

まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信号電流をＩｄａｔａとする。

ソース信号線には、電流Ｉｄａｔａが流れているので、図７（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。

ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないため、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。

その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図７（Ｅ））。両電極の電位差がＶｔｈとなると（図７（Ｅ）Ａ点）、ＴＦＴ６０８がＯＮして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。

保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図７（Ｅ）Ｂ点）と、電流Ｉ１は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図７（Ｂ））。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦする。

続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これによりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａｔａは変わりなく流れることが出来る。

このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。

以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。

また、発光素子（ＥＬ）を駆動する電流を供給する供給トランジスタ（Ｍ５）から流れる電流（Ｉｒ）と同じ電流値の電流（Ｉｓ）を参照トランジスタ（Ｍ４）を介して駆動制御回路（２ａ）に導き、該電流（Ｉｓ）と参照トランジスタ（Ｍ４）のソース・ドレイン電圧情報（Ｖｓ）と供給トランジスタ（Ｍ５）のソース・ドレイン電圧情報（Ｖｒ、Ｖｄｒｖ）とに基づいて、電流（Ｉｓ）が所望の設定電流値（Ｉｄｒｖ）に近づくように且つ各ソース・ドレイン電圧情報（Ｖｓ、Ｖｒ）が等しくなるように制御することが可能な構成を有する電流供給回路（１）と駆動制御回路（２ａ）とを備えた発光素子の駆動回路が知られている（特許文献５参照。）。

特表２００３−１０８０６９号公報（第５−６頁、図６）

また、第１の電源と第２の電源との間に直列に設けられた発光素子とこの発光素子を駆動する駆動トランジスタと、前記駆動トランジスタを制御する制御信号を前記駆動トランジスタのゲートに導くための第１のスイッチングトランジスタと、前記発光素子と駆動トランジスタとの接続点の電圧と前記表示装置に入力する画素の輝度を示す制御電圧とを比較し、前記制御信号を生成するための差動増幅器とからなり、前記制御信号を前記第１のスイッチングトランジスタを介して、前記駆動トランジスタのゲートに導くように構成した技術が知られている（特許文献６参照。）。

特許文献６：特表２００３−５８１０６号公報（第３−４頁、図１）

このように、従来の技術では、信号電流とＴＦＴを駆動する電流、或いは信号電流と発光素子に発光時に流れる電流とが等しくなるように、または比例関係を保つように構成されている。

しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。

また、図７（Ａ）から分かるとおり、電流を入力しているときは、トランジスタ６０８のゲート端子とドレイン端子とは、接続されている。したがって、ゲート・ソース間電圧（Ｖｇｓ）とドレイン・ソース間電圧（Ｖｄｓ）が等しい。一方、図７（Ｃ）から分かるとおり、負荷に電流を供給しているときは、ドレイン・ソース間電圧は、負荷の特性によって決まる。

図６１は、トランジスタ６０８とＥＬ素子６１１に流れる電流と、各々に加わる電圧の関係を示している。また、図６２は、図６１に示した構成におけるＥＬ素子６１１の電圧電流特性６２０１と、トランジスタ６０８の電圧電流特性を示す。各々のグラフの交点が動作点となる。

まず、電流値が大きい場合（トランジスタ６０８のゲート・ソース間電圧の絶対値が大きい場合）には、トランジスタ６０８の電圧電流特性６２０２ａにおいて、電流を入力しているときは、Ｖｇｓ＝Ｖｄｓなので、動作点６２０４において動作する。そして、ＥＬ素子６１１に電流を供給しているときは、ＥＬ素子６１１の電圧電流特性６２０１とトランジスタ６０８の電圧電流特性６２０２ａの交点６２０５ａが動作点となる。つまり、ドレイン・ソース間電圧は、電流を入力しているときとＥＬ素子６１１に電流を供給しているときとでは、異なる。しかし、飽和領域においては、電流値が一定なので、正しい大きさの電流をＥＬ素子６１１に供給することが出来る。

しかしながら、実際のトランジスタは、キンク（アーリー）効果によって、飽和領域においても、電流が一定値にならない場合が多い。そのため、ＥＬ素子６１１に電流を供給しているときは、ＥＬ素子６１１の電圧電流特性６２０１とトランジスタ６０８の電圧電流特性６２０２ｃの交点６２０５ｃが動作点となり電流値が変わってしまう。

一方、電流値が小さい場合（トランジスタ６０８のゲート・ソース間電圧の絶対値が小さい場合）には、トランジスタ６０８の電圧電流特性６２０３ａにおいて、電流を入力しているときは、Ｖｇｓ＝Ｖｄｓなので、動作点６２０６において動作する。そして、ＥＬ素子６１１に電流を供給しているときは、ＥＬ素子６１１の電圧電流特性６２０１とトランジスタ６０８の電圧電流特性６２０３ａの交点６２０７ａが動作点となる。

そして、キンク（アーリー）効果を考慮すると、ＥＬ素子６１１に電流を供給しているときは、ＥＬ素子６１１の電圧電流特性６２０１とトランジスタ６０８の電圧電流特性６２０３ｃの交点６２０７ｃが動作点となる。よって、ＥＬ素子６１１に供給する時の電流値は、電流を入力しているときとは異なってしまう。

電流値が大きい場合（トランジスタ６０８のゲート・ソース間電圧の絶対値が大きい場合）と、電流値が小さい場合（トランジスタ６０８のゲート・ソース間電圧の絶対値が小さい場合）とを比較すると、前者は、動作点６２０４と動作点６２０５ｃは、あまりずれない。つまり、トランジスタのドレイン・ソース間電圧は、電流入力時と、ＥＬ素子６１１に電流を供給しているとでは、あまり変わらない。しかし、電流値が小さい場合、動作点６２０６と動作点６２０７ｃは、大きくずれている。つまり、トランジスタのドレイン・ソース間電圧は、電流を入力しているときと、ＥＬ素子６１１に電流を供給しているとで、大きく変化している。したがって、電流値のずれも大きい。

その結果、ＥＬ素子６１１には、より多くの電流が流れてしまう。したがって、輝度が小さい画像を表示させる場合、実際には、明るめの画像が表示されてしまう。そのため、黒を表示したいのに、少し発光してしまうということが生じてしまう。その結果、コントラストが低下してしまう。

また、図６の構成の場合、図７（Ａ）に示すように、信号電流を入力している時、トランジスタ６０８のゲート・ドレイン間は、接続されている。つまり、Ｖｇｓ＝Ｖｄｓとなっている。通常のトランジスタでは、Ｖｇｓ＝０の場合、電流はほとんど流れない。しかし、しきい値電圧（Ｖｔｈ）の値によっては、電流が流れてしまう場合がある。例えば、Ｐチャネル型トランジスタの場合、Ｖｔｈ＞０のとき、また、Ｎチャネル型トランジスタの場合、Ｖｔｈ＜０の場合は、電流がながれてしまう。このような場合、Ｖｇｓ＝Ｖｄｓの時は、飽和領域ではなく、線形領域で動作することになる。よって、図７（Ａ）において線形領域で動作することになる。よって、図７（Ｃ）の時、飽和領域で動作すれば、図７（Ａ）の時と図７（Ｃ）の時とでは、電流値が変わってしまう。

つまり、Ｖｇｓ＝０の場合に、電流が流れるようなしきい値電圧（Ｖｔｈ）になっているトランジスタでは、Ｖｇｓ＝Ｖｄｓとなるような状態では、線形領域でしか動作しないことになり、飽和領域で動作させることが出来ない。

例えば、図６や図７に示すような構成の場合、トランジスタ６０８は、飽和領域で動作させる。そのため、図６３に示すように、ＥＬ素子６１１の電圧電流特性６２０１ａが劣化によってシフトした場合でも、動作点は動作点６２０５ａから動作点６２０５ｂに移動するだけである。すなわち、ＥＬ素子６１１に加わる電圧やトランジスタ６０８のドレイン・ソース間電圧が変わっても、ＥＬ素子６１１に流れる電流は変化しない。これにより、ＥＬ素子６１１の焼きつきを低減することができる。

しかし、特許文献６（に記載されている図１に示された構成）の場合、ＥＬ素子と駆動トランジスタとの接続点の電圧と表示装置に入力する画素の輝度を示す制御電圧とを比較している。そのため、ＥＬ素子の電圧電流特性がシフトしたら、ＥＬ素子６１１に流れる電流が変化してしまう。つまり、ＥＬ素子６１１の焼きつきが生じてしまうことになる。

特許文献５（に記載されている図６の構成）の場合、トランジスタＭ７とトランジスタＭ９は、電流特性が揃っている必要がある。もし、ばらつけば、発光素子（ＥＬ）に流れる電流もばらついてしまう。同様に、トランジスタＭ８とトランジスタＭ１１、トランジスタＭ１０とトランジスタＭ１２なども、電流特性が揃っている必要がある。このように、多くのトランジスタにおいて、電流特性が揃っている必要がある。もし揃っていなければ、発光素子（ＥＬ）に流れる電流もばらついてしまう。そのため、製造歩留まりが低下し、コスト高となり、回路のレイアウト面積が大きくなり、消費電力が高くなるといった問題が発生する。

本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、負荷の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。

本発明は、負荷に電流を供給するトランジスタにかかる電位を増幅回路を用いて制御するものであり、帰還回路を形成することによってトランジスタのゲートにかかる電位を安定化させることにより上記目的を達成するものである。

本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とするものである。

本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる増幅回路が備えられていることを特徴とするものである。

本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる帰還回路が備えられていることを特徴とするものである。

本発明は、負荷に供給する電流を制御するトランジスタと、オペアンプを具備する半導体装置であって、電流源回路に接続する前記トランジスタのドレイン端子側に前記オペアンプの非反転入力端子が接続され、前記オペアンプの出力端子は、前記ゲート端子に接続されていることを特徴とするものである。

本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。

なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。

本発明では、増幅回路を用いて帰還回路を形成し、その回路によって、トランジスタを制御する。そして、そのトランジスタがバラツキの影響を受けずに均一な電流を出力できるようになる。そのような設定を行う場合、増幅回路を用いて行うため、すばやく、設定動作を行うことが出来る。そのため、出力動作において、正確な電流を出力することが出来る。また、電流を設定するときに、トランジスタのＶｄｓを制御することができるため、電流が流れすぎたりすることを低減したり、Ｖｇｓ＝０の時に電流が流れてしまうようなトランジスタであっても、正常に動作させることが出来る。

図１は本発明の半導体装置の構成を説明する図である。 図２は本発明の半導体装置の構成を説明する図である。 図３は本発明の半導体装置の構成を説明する図である。 図４は本発明の半導体装置の構成を説明する図である。 図５は本発明の半導体装置の構成を説明する図である。 図６は従来の画素の構成を説明する図である。 図７は従来の画素の動作を説明する図である。 図８は本発明の半導体装置の構成を説明する図である。 図９は本発明の半導体装置の構成を説明する図である。 図１０は本発明の半導体装置の動作を説明する図である。 図１１は本発明の半導体装置の動作を説明する図である。 図１２は本発明の半導体装置の構成を説明する図である。 図１３は本発明の半導体装置の動作を説明する図である。 図１４は本発明の半導体装置の動作を説明する図である。 図１５は本発明の半導体装置の動作を説明する図である。 図１６は本発明の半導体装置の構成を説明する図である。 図１７は本発明の半導体装置の構成を説明する図である。 図１８は本発明の半導体装置の構成を説明する図である。 図１９は本発明の半導体装置の構成を説明する図である。 図２０は本発明の半導体装置の構成を説明する図である。 図２１は本発明の半導体装置の構成を説明する図である。 図２２は本発明の半導体装置の構成を説明する図である。 図２３は本発明の半導体装置の構成を説明する図である。 図２４は本発明の半導体装置の構成を説明する図である。 図２５は本発明の半導体装置の構成を説明する図である。 図２６は本発明の半導体装置の構成を説明する図である。 図２７は本発明の半導体装置の構成を説明する図である。 図２８は本発明の半導体装置の構成を説明する図である。 図２９は本発明の半導体装置の構成を説明する図である。 図３０は本発明の半導体装置の構成を説明する図である。 図３１は本発明の半導体装置の構成を説明する図である。 図３２は本発明の半導体装置の構成を説明する図である。 図３３は本発明の半導体装置の構成を説明する図である。 図３４は本発明の半導体装置の構成を説明する図である。 図３５は本発明の半導体装置の構成を説明する図である。 図３６は本発明の半導体装置の構成を説明する図である。 図３７は本発明の半導体装置の動作を説明する図である。 図３８は本発明の半導体装置の動作を説明する図である。 図３９は本発明の半導体装置の動作を説明する図である。 図４０は本発明の半導体装置の構成を説明する図である。 図４１は本発明の半導体装置の構成を説明する図である。 図４２は本発明の半導体装置の構成を説明する図である。 図４３は本発明の半導体装置の構成を説明する図である。 図４４は本発明の半導体装置の構成を説明する図である。 図４５は本発明の半導体装置の動作を説明する図である。 図４６は本発明の半導体装置の動作を説明する図である。 図４７は本発明の半導体装置の構成を説明する図である。 図４８は本発明の半導体装置の動作を説明する図である。 図４９は本発明の半導体装置の動作を説明する図である。 図５０は本発明の半導体装置の動作を説明する図である。 図５１は本発明の半導体装置の動作を説明する図である。 図５２は本発明の半導体装置の構成を説明する図である。 図５３は本発明の半導体装置の構成を説明する図である。 図５４は本発明の半導体装置の構成を説明する図である。 図５５は本発明の表示装置の構成を示す図である。 図５６は本発明の表示装置の構成を示す図である。 図５７は本発明の表示装置の動作を示す図である。 図５８は本発明の表示装置の動作を示す図である。 図５９は本発明の表示装置の動作を示す図である。 図６０は本発明が適用される電子機器の図である。 図６１は従来の画素の構成を説明する図である。 図６２は従来の回路の動作点を説明する図である。 図６３は従来の回路の動作点を説明する図である。 図６４は本発明の半導体装置の構成を説明する図である。 図６５は本発明の半導体装置の動作を説明する図である。 図６６は本発明の半導体装置の動作を説明する図である。

符号の説明

１０１・２０１−電流源回路、１０２・１０２ａ・１０２ｂ・２０２・３０２−電流源トランジスタ、１０３・２０３・６１０−保持容量、１０３ａ・１０３ｂ・２０３ａ−容量素子、１０４・１０５・１０６・２０４・２０５・２０６・９０５・９０５ａ・９０５ｂ・１６０５・１８０５・２００５−配線、１０７・２０７−増幅回路、１０８・２０８−第１入力端子、１０９・２０９−出力端子、１１０・２１０−第２入力端子、４０７・５０７−オペアンプ、６０１−ソース信号線、６０２−第１のゲート信号線、６０３−第２のゲート信号線、６０４−第３のゲート信号線、６０５−電流供給線−６０６・６０７・６０８・６０９−ＴＦＴ、６１１−ＥＬ素子、６１２−信号電流入力用電流源、９０１・９０１ａ・９０１ｂ・９０１ａａ・９０１ｂｂ・９０１ｃａ・９０１ｄａ−負荷、９０２・９０２ａ・９０２ｂ・９０３・９０３ａ・９０３ｂ・９０４・９０４ａ・９０４ｂ・１８０１・１９０１・２００２・２００３・２５０１ａａ・２５０１ａｂ・２５０１ｂａ・２５０１ｂｂ・２５０２ａａ・２５０２ａｂ・２５０２ｂａ・２５０２ｂｂ・２６０１ｃａ・２６０１ｃｂ・２６０１ｄａ・２６０１ｄｂ・２６０２ｃａ・２６０２ｃｂ・２６０２ｄａ・２６０２ｄｂ・２６０３ｃａ・２６０３ｃｂ・２６０３ｄａ・２６０３ｄｂ・２９０４−スイッチ、１６０２・４４０２−カレントトランジスタ、１７０２−マルチトランジスタ、１８０２−並列トランジスタ、１９０２−直列トランジスタ、２１０１−回路、２４０１・２４０１ａ・２４０１ｂ−リソース回路、２４０２・２４０２ａ・２４０２ｂ−電流線、２４０３・２４０３ａ・２４０３ｂ−電圧線、２４０４ａ・２４０４ｂ・２４０４ａａ・２４０４ａｂ・２４０４ｂａ・２４０４ｂｂ・２４０４ｃａ・２４０４ｃｂ・２４０４ｄａ・２４０４ｄｂ−ユニット回路、２６０４ｃ・２６０４ｄ・２９０７・２９０８・２９０９・３３０４・３３０５・３５０４・３５０５・４２０５・４７０５・４７０６−配線、２９０１・３３０１・３５０１−電流源回路、２９０２・３６０１・４２０４・４３０４・４４０３・４４０４・４７０４・５４０３ａ・５４０３ｂ・５４０３ｃ−スイッチ、２９０３・４７０３−容量素子、２９０５−信号線、２９０６−選択ゲート線、３３０２・３４０２・３５０２・５２０１・５４０１ａ・５４０１ｂ・５４０１ｃ−トランジスタ、３３０３・３４０３・３５０３・５２０２−ゲート端子、３３１０・３４１０・３５１０・５４０２ａ・５４０２ｂ・５４０２ｃ−端子、４００７−増幅回路、５５０１−画素配列、５５０２−ゲート線駆動回路、５５０３−シフトレジスタ、５５０４−ＬＡＴ１、５５０５−ＬＡＴ２、５５０６−デジタル・アナログ変換回路、５５０８−ビデオ信号線、５５０９−ラッチ制御線、５５１０−信号線駆動回路、５５１４−リファレンス用電流源回路、５７０１−画素配列、５７０５−ＬＡＴ２、５７０６−デジタル・アナログ変換回路、５７１４−リファレンス用電流源回路、６２０１・６２０１ａ・６２０１ｂ・６２０２ａ・６２０２ｃ・６２０３ａ・６２０３ｃ−電圧電流特性、６２０４−動作点、６２０５ａ−交点、６２０５ｂ−動作点、６２０５ｃ−交点、６２０６−動作点、６２０７ａ・６２０７ｂ・６２０７ｃ−交点、６４０１−電流源回路、６４０３−スイッチ、６４０５−配線、１３００１−筐体、１３００２−支持台、１３００３−表示部、１３００４−スピーカー部、１３００５−ビデオ入力端子、１３１０１−本体、１３１０２−表示部、１３１０３−受像部、１３１０４−操作キー、１３１０５−外部接続ポート、１３１０６−シャッター、１３２０１−本体、１３２０２−筐体、１３２０３−表示部、１３２０４−キーボード、１３２０５−外部接続ポート、１３２０６−ポインティングマウス、１３３０１−本体、１３３０２−表示部、１３３０３−スイッチ、１３３０４−操作キー、１３３０５−赤外線ポート、１３４０１−本体、１３４０２−筐体、１３４０３−表示部Ａ、１３４０４−表示部Ｂ、１３４０５−記録媒体読み込み部、１３４０６−操作キー、１３４０７−スピーカー部、１３５０１−本体、１３５０２−表示部、１３５０３−アーム部、１３６０１−本体、１３６０２−表示部、１３６０３−筐体、１３６０４−外部接続ポート、１３６０５−リモコン受信部、１３６０６−受像部、１３６０７−バッテリー、１３６０８−音声入力部、１３６０９−操作キー、１３７０１−本体、１３７０２−筐体、１３７０３−表示部、１３７０４−音声入力部、１３７０５−音声出力部、１３７０６−操作キー、１３７０７−外部接続ポート、１３７０８−アンテナ

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
実施の形態１

本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的にはＥＬ素子を適用することができる。ＥＬ素子の構成としては種々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料（昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料）や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。

また、ＥＬ素子などのような発光素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の原理について述べる。

まず、図１に、本発明の基本原理に基づく構成について示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ１０２が接続されている。図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示している。そして、増幅回路１０７の第１入力端子１０８が電流源トランジスタ１０２のドレイン端子に接続されている。また、増幅回路１０７の第２入力端子１１０は、所定の配線に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ１０２のゲート端子に接続されている。

保持容量１０３が、電流源トランジスタ１０２のゲート電圧を保持するために、電流源トランジスタ１０２のゲート端子と配線１０６に接続されている。なお、保持容量１０３は、電流源トランジスタ１０２のゲート容量などで代用することにより、省略することが出来る。

このような構成において、電流源回路１０１から電流Ｉｄａｔａを供給し、入力する。電流Ｉｄａｔａは、電流源トランジスタ１０２に流れる。増幅回路１０７は、電流源回路１０１から供給する電流Ｉｄａｔａが電流源トランジスタ１０２に流れ、かつ、増幅回路１０７の第１入力端子１０８と第２入力端子１１０との間の電位差が所定の大きさになるような状態に制御する。すると、電流源トランジスタ１０２のゲート電位は、増幅回路１０７の第１入力端子１０８の電位、つまり、電流源トランジスタ１０２のドレイン電位が所定の電位の状態において、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な値に制御される。このとき、電流源トランジスタ１０２のゲート電位は、電流源トランジスタ１０２の電流特性（移動度やしきい値電圧など）やサイズ（ゲート幅Ｗやゲート長Ｌ）に依存せずに、適切な大きさになる。したがって、電流源トランジスタ１０２の電流特性やサイズがばらついても、電流源トランジスタ１０２は、電流Ｉｄａｔａを流すことが出来るようになる。その結果、その電流源トランジスタ１０２は、電流源として動作させることができ、さまざまな負荷（別の電流源トランジスタや画素や信号線駆動回路など）に電流を供給することが可能となる。

なお、一般に、トランジスタ（ここでは簡単のため、ＮＭＯＳ型トランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。

したがって、電流源トランジスタ１０２のドレイン・ソース間電圧（Ｖｄｓ）とゲート・ソース間電圧（Ｖｇｓ）と、電流源トランジスタ１０２のしきい値電圧（Ｖｔｈ）とから、電流源トランジスタ１０２が、どの領域で動作しているのかが、決定される。つまり、Ｖｇｓ−Ｖｔｈ＜Ｖｄｓの場合は、電流源トランジスタ１０２は飽和領域で動作していることになる。飽和領域では、理想的な場合は、Ｖｄｓが変化しても、電流値は変わらない。したがって、電流源トランジスタ１０２に電流Ｉｄａｔａを供給している場合、つまり、設定動作を行っている場合と、電流源トランジスタ１０２から負荷に電流を供給している場合、つまり、出力動作を行っている場合とで、Ｖｄｓが変化しても、電流値は変化しない。

ただし、飽和領域であっても、キンク（アーリー）効果によって、電流が変化してしまう場合がある。その場合は、増幅回路１０７の第２入力端子１１０の電位を制御することにより、電流源トランジスタ１０２のドレイン電位を制御できるため、キンク（アーリー）効果の影響を低減することが出来る。

例えば、設定動作を行っている場合と出力動作を行っている場合とで、電流Ｉｄａｔａの大きさに応じて、増幅回路１０７の第２入力端子１１０の電位を適宜制御することによって、Ｖｄｓを概ね等しくすることが出来る。

また、例えば設定動作を行っている時の電流Ｉｄａｔａの大きさが小さい場合、増幅回路１０７の第２入力端子１１０の電位を適宜制御することによって、設定動作を行う時のＶｄｓを、出力動作を行っている時のＶｄｓよりも大きくすることにより、電流が流れすぎたり、コントラストを低下させたりすることを防止することが出来る。

また、電流源トランジスタ１０２に電流Ｉｄａｔａを供給して、設定動作を行っているときに、電流源トランジスタ１０２が線形領域で動作している場合は、電流源トランジスタ１０２から負荷に電流を供給しているときと、Ｖｄｓを概ね等しくすることによって、適切な電流を負荷に供給することが可能となる。なお、Ｖｄｓを概ね等しくするためには、増幅回路１０７の第２入力端子１１０の電位を制御することにより実現できる。

また、設定動作を行っている時、Ｖｄｓを制御できるため、Ｖｇｓ＝０の時でも電流が流れてしまうようなトランジスタを用いていても、飽和領域で動作させることが可能となる。そのため、この場合も、正常に動作させることができる。

また、負荷の電圧電流特性が劣化などにより変化した場合においても、増幅回路１０７の第２入力端子１１０の電位を適宜制御することによって、設定動作を行う時のＶｄｓを、出力動作を行っている時のＶｄｓに概ね等しくなるように制御することにより、適切な大きさの電流を供給することが出来る。これにより、負荷がＥＬ素子などの場合、ＥＬ素子の焼きつきを防止することが出来る。

このように、線形領域で動作させると、Ｖｄｓを小さくすることが可能となる。その結果、電圧が小さくなり、消費電力を低減することが出来る。

また、増幅回路１０７は、出力インピーダンスが高くない。したがって、大きな電流を出力することが出来る。よって、電流源トランジスタ１０２のゲート端子を素早く充電することが出来る。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了させることができ、定常状態に達するまでの時間が短くてすむようになる。

増幅回路１０７は、第１入力端子１０８と第２入力端子１１０の電圧を検知して、その入力電圧を増幅させて、出力端子１０９に出力する機能を有している。図１では、第１入力端子１０８と電流源トランジスタ１０２のドレイン端子とが接続されている。そして、出力端子１０９と電流源トランジスタ１０２のゲート端子とが接続されている。電流源トランジスタ１０２のゲート端子が変化すると、電流源トランジスタ１０２のドレイン端子が変化する。電流源トランジスタ１０２のドレイン端子が変化すると、増幅回路１０７の第１入力端子１０８が変化するため、増幅回路１０７の出力端子１０９が変化する。増幅回路１０７の出力端子１０９が変化すると、電流源トランジスタ１０２のゲート端子が変化する。つまり、帰還回路が形成されている。そのため、上記のような帰還動作を経て、各端子の状態が安定するような電圧が、出力されるようになる。

図１では、電流源トランジスタ１０２のドレイン端子は、第１入力端子１０８に接続され、電流源トランジスタ１０２のゲート端子は、出力端子１０９に接続され、増幅回路１０７の第２入力端子１１０は、所定の配線に接続されている。よって、電流源トランジスタ１０２のドレイン端子と増幅回路１０７の第２入力端子１１０の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ１０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ１０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ１０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ１０２のゲート端子へ出力されるようになる。

以上のように、増幅回路１０７を有する帰還回路を用いることにより、電流源トランジスタ１０２が、電流源回路１０１から供給される電流と同じ大きさの電流を流すように、ゲート電位を設定することが出来る。この時、増幅回路１０７を用いているため、設定をすばやく完了させることが出来、短い時間で書き込みが終了する。そして、設定された電流源トランジスタ１０２は、電流源回路として動作させることが出来、さまざまな負荷に電流を供給できる。

なお、図１では、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れる場合について示しているが、本発明はこれに限定されない。図２では、電流源トランジスタ２０２から電流源回路２０１の方へ電流が流れる場合について示している。このように、電流源トランジスタ２０２の極性を変更することによって、回路の接続関係を変更せずに、電流の向きを変えることが出来る。

なお、図１では、電流源回路１０１はＮチャネル型トランジスタを用いているが、本発明はこれに限定されない。Ｐチャネル型トランジスタを用いてもよい。ただし、電流の流れる向きを変更せずにトランジスタの極性を変更すると、ソース端子とドレイン端子とが入れ替わる。そのため、回路の接続関係を変更する必要がある。その場合の構成を図３に示す。配線１０４と配線１０５の間に、電流源回路１０１と電流源トランジスタ３０２が接続されている。図３では、電流源回路１０１から電流源トランジスタ３０２の方へ電流が流れる場合について示しているが、図２の場合と同様に、電流の向きを変更することは可能である。そして、増幅回路１０７の第２入力端子１１０が電流源トランジスタ３０２のソース端子に接続されている。また、増幅回路１０７の第１入力端子１０８は、所定の配線に接続されている。増幅回路１０７の出力端子１０９は、電流源トランジスタ３０２のゲート端子に接続されている。

よって、電流源トランジスタ３０２のソース端子と第１入力端子１０８の電圧が安定するような電圧が、増幅回路１０７によって電流源トランジスタ３０２のゲート端子に出力されるようになる。このとき、電流源トランジスタ３０２には、電流源回路１０１から電流Ｉｄａｔａが供給されている。したがって、電流源トランジスタ３０２が電流Ｉｄａｔａを流すのに必要な電圧が、電流源回路１０１から電流源トランジスタ３０２のゲート端子へ出力されるようになる。

なお、図１では、増幅回路１０７の第２入力端子１１０に所定の配線に接続されており、図３では、増幅回路１０７の第１入力端子１０８に所定の配線に接続されているが、これに限定されない。帰還回路として動作するように、接続すればよい。第１入力端子１０８と第２入力端子１１０とで、どちらの電位が高い時に、出力端子１０９に正の電圧が出力されるか、という点を考慮する必要がある。また、電流源トランジスタのゲート電位があがった時に、ドレイン電位もしくはソース電位が、上がるのか下がるのか、という点を考慮する必要がある。つまり、帰還回路として、負帰還がかかり、状態が安定するように回路を接続する必要がある。正帰還がかかっていると、出力端子１０９の電位が発振してしまったり、正か負の電源電位の付近にまで変化してしまい、正常に動作しなくなってしまう。以上のことを考慮した上で、回路を構成すればよい。

なお、図１において、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持できればよいため、配線１０６の電位は、任意でよい。よって、配線１０５と配線１０６の電位は、同じであってもよいし、異なっていても良い。ただし、電流源トランジスタ１０２の電流値はそのゲート・ソース間電圧によって決定される。したがって、容量素子１０３は、電流源トランジスタ１０２のゲート・ソース間電圧を保持することが、より望ましい。したがって、配線１０６は、電流源トランジスタ１０２のソース端子（配線１０５）に接続されていることが望ましい。その結果、ソース端子の電流が変動しても、ゲート・ソース間電圧は保持できるので、配線抵抗の影響などを少なくすることが出来る。

同様に、図２において、配線２０６は、電流源トランジスタ２０２のソース端子（配線２０５）に接続されていることが望ましい。また、図３において、配線３０６は、電流源トランジスタ３０２のソース端子に接続されていることが望ましい。

なお、負荷９０１は、抵抗などのような素子、トランジスタ、ＥＬ素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。
実施の形態２

実施の形態２では、図１〜図３において用いた増幅回路の例を示す。

まず、増幅回路の例として、オペアンプがあげられる。そこで、増幅回路として、オペアンプを用いた場合について、図１に対応した構成図を図４に示す。増幅回路１０７の第１入力端子１０８がオペアンプ４０７の非反転（正相）入力端子、第２入力端子１１０が反転入力端子に相当している。

オペアンプでは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作する。したがって、図４の場合は、電流源トランジスタ１０２のドレイン電位と反転入力端子の電位とが等しくなるように、電流源トランジスタ１０２のゲート電位が制御される。したがって、反転入力端子の電位によって、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は、電流源トランジスタ１０２は飽和領域で動作することになり、（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、電流源トランジスタ１０２は線形領域で動作することになる。また、反転入力端子の電位を制御することによって、電流源トランジスタ１０２のＶｄｓを制御することが出来る。

つまり、設定動作を行っている時、Ｖｄｓを制御できるため、Ｖｇｓ＝０の時でも電流が流れてしまうようなトランジスタを用いていても、飽和領域で動作させることが可能となる。

図４と同様に、図２に対応した構成図を図５に、図３に対応した構成図を図８に示す。

図８の場合は、電流源トランジスタ１０２のソース電位と非反転（正相）入力端子の電位とが等しくなるように、電流源トランジスタ１０２のゲート電位が制御される。したがって、非反転（正相）入力端子の電位によって、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は、電流源トランジスタ３０２は飽和領域で動作することになり、（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、電流源トランジスタ３０２は線形領域で動作することになる。

なお、図４、５、８で用いたオペアンプの構成に限定はなく、任意のオペアンプを用いることができる。電圧帰還型オペアンプでもよいし、電流帰還型オペアンプでもよい。位相補償回路のようなさまざまな補正回路を付加したオペアンプでもよい。

なお、オペアンプは、通常、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくなるように動作するが、特性バラツキなどにより、非反転（正相）入力端子の電位と反転入力端子の電位とは、等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その場合は、通常のオペアンプと同様に、非反転（正相）入力端子の電位と反転入力端子の電位が等しくなるように調節して動作させてもよい。

なお、本発明の場合、設定動作の時の電流源トランジスタ１０２のＶｄｓが大きければよいとして動作させる場合がある。あるいは、飽和領域で動作させる場合は、Ｖｄｓがばらついても、出力動作の時の電流値は、大きくはばらつかない。したがって、このような動作をさせる場合には、オペアンプにオフセット電圧が生じても良いし、オフセット電圧がばらついても、大きな影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてオペアンプを構成しても、概ね正常に動作することになる。したがって、単結晶で形成されたトランジスタではなく、薄膜トランジスタ（アモルファス、多結晶を含む）や有機トランジスタのようなものであっても、有効に動作させることが出来る。

本実施の形態では、増幅回路の例としてオペアンプを用いた例を示したが、これ以外にも、差動回路やドレイン接地増幅回路やソース接地増幅回路など、さまざまな回路を用いて、増幅回路を構成することが出来る。

なお、本実施の形態で説明した内容は、実施の形態１で説明した構成における増幅回路を詳細に述べたものに相当する。しかしながら、本発明は、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。

なお、本実施の形態で示す増幅回路の構成を、実施の形態１の構成と組み合わせて実施することができる。
実施の形態３

本発明は、電流源回路から電流Ｉｄａｔａを流して、電流源トランジスタが電流Ｉｄａｔａを流すことが出来るように設定する。そして、設定された電流源トランジスタを電流源回路として動作させ、様々な負荷に電流を供給するものである。そこで、本実施の形態では、負荷と電流源トランジスタとの接続構成や、負荷に電流を供給する時のトランジスタの構成などについて述べる。

なお、本実施の形態では、図１の構成や、増幅回路としてオペアンプを用いた構成（図４）などを用いて説明するが、これに限定されず、図２〜図８などで説明したような別の構成に適用することが可能である。

また、電流源回路から電流源トランジスタの方に電流が流れて、かつ、電流源トランジスタがＮチャネル型の場合について説明するが、これに限定されない。容易に、図２〜図８などで説明したような別の構成に適用することが可能である。

まず、電流源回路から電流が供給された電流源トランジスタのみを用いて、負荷に電流を供給する場合の構成を図９に示す。図１０では、増幅回路としてオペアンプを用いた場合を示している。

そこで、図９の動作方法について、増幅回路としてオペアンプを用いた場合を例にして、述べる。まず、図１０に示すように、スイッチ９０３とスイッチ９０４をオンにする。すると、オペアンプ４０７が電流源トランジスタ１０２のゲート電位を制御して、電流源回路から供給される電流Ｉｄａｔａを流すのに必要な状態に設定する。このとき、オペアンプ４０７を用いているので、急速に書き込みを行うことが出来る。そして、図１１に示すように、スイッチ９０４をオフにすると、電流源トランジスタ１０２のゲート電位が容量素子１０３に保持される。そして、図１２に示すように、スイッチ９０３をオフにすると、電流の供給が止まる。そして、図１３に示すように、スイッチ９０２をオンにすると、負荷９０１に電流が供給される。

この電流の大きさは、電流源回路１０１から電流Ｉｄａｔａを供給されている時、つまり、設定動作のときに、電流源トランジスタ１０２が飽和領域で動作しており、かつ、負荷９０１に電流を供給している時、つまり、出力動作をしている時にも、電流源トランジスタ１０２が飽和領域で動作していれば、Ｉｄａｔａと概ね同じ大きさになる。なお、電流源トランジスタ１０２にキンク（アーリー）効果がある場合は、設定動作時と出力動作時とで、電流源トランジスタ１０２のＶｄｓが概ね等しければ、出力動作時に負荷９０１に供給される電流は、Ｉｄａｔａと概ね同じ大きさになる。また、設定動作時と出力動作時とで、電流源トランジスタ１０２が線形領域で動作している場合は、設定動作時と出力動作時とでＶｄｓが概ね等しければ、出力動作時に負荷９０１に供給される電流は、Ｉｄａｔａと概ね同じ大きさになる。設定動作時の電流源トランジスタ１０２のＶｄｓは、オペアンプの反転入力端子１１０の電位を制御することにより、調節できる。

なお、出力動作の時の電流源トランジスタ１０２のＶｄｓは、負荷９０１の電圧電流特性によって決定される。よって、それに合わせて、オペアンプの反転入力端子１１０の電位を制御することにより、設定動作時の電流源トランジスタ１０２のＶｄｓを調節すればよい。また、負荷９０１の電圧電流特性が時間とともに劣化して、電圧電流特性が変化した場合も、それに合わせて、オペアンプの反転入力端子１１０の電位を制御すればよい。

このように動作させることによって、電流源トランジスタ１０２の電流特性やサイズなどがばらついても、その影響を除去することが出来る。

なお、配線１０６に、任意の一定電位が加えられている場合、電流を書き込んで設定している時（図１０）と、電流を出力している時（図１３）とでは、電流源トランジスタ１０２のソース電位が変わってしまう場合がある。その場合、電流源トランジスタ１０２のゲート・ソース間電圧も変わってしまう場合がある。ゲート・ソース間電圧が変わってしまうと、電流値も変わってしまう。そこで、電流を書き込んで設定している時（図１０）と、電流を出力している時（図１３）とで、ゲート・ソース間電圧が変わらないようにする必要がある。それを実現するためには、例えば、配線１０６を電流源トランジスタ１０２のソース端子に接続しておけばよい。そのようにすると、たとえ、電流源トランジスタ１０２のソース電位が変わってしまっても、それに合わせてゲート電位も変わるため、結果として、ゲート・ソース間電圧が変わらないようにすることが出来る。

なお、図９の回路には、様々な配線（配線１０５、配線１０６、配線９０５、配線１０４など）があるが、正常に動作する範囲であれば、配線同士を接続してもよい。

次に、電流源トランジスタとは別のトランジスタを用いて、負荷に電流を供給する場合の構成図を図１６に示す。カレントトランジスタ１６０２のゲート端子が電流源トランジスタ１０２のゲート端子と接続されている。したがって、電流源トランジスタ１０２とカレントトランジスタ１６０２のＷ／Ｌの値を調節することにより、負荷に供給する電流量を変えることが出来る。たとえば、カレントトランジスタ１６０２のＷ／Ｌの値を小さくしておくと、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とカレントトランジスタ１６０２の電流特性がばらつくと、その影響を受けてしまう。

なお、正常に動作する範囲であれば、配線同士を接続してもよいため、配線１０５と配線１６０５とを接続することが望ましい。

次に、電流源トランジスタだけでなく、別のトランジスタも用いて、負荷に電流を供給する場合の構成図を図１７に示す。電流源回路１０１の電流Ｉｄａｔａを供給する時に、その電流が負荷９０１に漏れたり、負荷９０１から漏れてきたりすると、正しい電流で設定することが出来ない。図９の場合は、スイッチ９０２を用いて制御するが、図１７の場合は、マルチトランジスタ１７０２を用いて制御する。マルチトランジスタ１７０２のゲート端子は電流源トランジスタ１０２のゲート端子と接続されている。したがって、スイッチ９０３、９０４がオンになっていて、マルチトランジスタ１７０２のゲート・ソース間電圧が、マルチトランジスタ１７０２のしきい値電圧よりも小さければ、マルチトランジスタ１７０２はオフしている。したがって、電流源回路１０１の電流Ｉｄａｔａを供給する時には、悪影響を及ぼさないようにすることが可能である。

なお、もし、電流を設定しているときに、マルチトランジスタ１７０２がオンして、電流が漏れてしまう場合は、マルチトランジスタ１７０２と直列にスイッチを配置して、電流が漏れないように制御してもよい。

一方、負荷に電流を供給するときは、電流源トランジスタ１０２とマルチトランジスタ１７０２とは、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、負荷９０１には、Ｉｄａｔａよりも小さい電流が流れることになる。よって、負荷に供給する電流量が小さくなるので、逆にＩｄａｔａの大きさを大きくすることが出来る。その結果、電流の書き込みを素早くすることが可能となる。ただし、電流源トランジスタ１０２とマルチトランジスタ１７０２の電流特性がばらつくと、その影響を受けてしまうが、負荷９０１に電流を供給するとき、電流源トランジスタ１０２も用いるため、バラツキの影響は小さい。

なお、マルチトランジスタ１７０２と直列にスイッチを配置した場合は、出力動作のとき、つまり、負荷に電流を供給するときは、スイッチをオンにしておく必要がある。

次に、図１６や図１７とは別のやり方で、電流源回路１０１から供給される電流Ｉｄａｔａを大きくするための構成を図１８に示す。図１８では、電流源トランジスタ１０２と並列に並列トランジスタ１８０２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ１８０１をオンにする。そして、負荷９０１に電流を供給する場合は、スイッチ１８０１をオフにする。すると、負荷９０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。

ただしこの場合、電流源トランジスタ１０２と並列に並列トランジスタ１８０２のバラツキの影響を受けてしまう。そこで、図１８の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、スイッチ１８０１をオンにしておく。すると、並列トランジスタ１８０２にも電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、１８０１をオフにする。そして、電流源トランジスタ１０２にのみ電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ９０２をオンにして、負荷９０１に電流を供給する。

図１８では、電流源トランジスタと並列にトランジスタを追加していたが、直列にトランジスタを追加した場合の構成図を図１９に示す。図１９では、電流源トランジスタ１０２と直列に直列トランジスタ１９０２が接続されている。したがって、電流源回路１０１から電流が供給される間は、スイッチ１９０１をオンにする。すると、直列トランジスタ１９０２のソース・ドレイン間が短絡される。そして、負荷９０１に電流を供給する場合は、スイッチ１９０１をオフにする。すると、電流源トランジスタ１０２と直列トランジスタ１９０２は、ゲート端子が接続されているので、マルチゲートのトランジスタとして動作する。そのため、ゲート長Ｌが大きくなったことになり、負荷９０１に流れる電流が小さくなるので、電流源回路１０１から供給される電流Ｉｄａｔａを大きくすることが出来る。

ただしこの場合、電流源トランジスタ１０２と直列に直列トランジスタ１９０２のバラツキの影響を受けてしまう。そこで、図１９の場合、電流源回路１０１から電流を供給する場合、その大きさを変化させてもよい。つまり、最初は電流を大きくしておく。そのとき、それに合わせて、１９０１をオンにしておく。すると、電流源トランジスタ１０２に電流が流れ、急速に電流を書き込むことが出来る。つまり、プリチャージ動作に相当する。その後、電流源回路１０１から供給する電流を小さくして、１９０１をオフにする。そして、電流源トランジスタ１０２と直列トランジスタ１９０２に電流を供給して、書き込むようにする。その結果、ばらつきの影響を除去できる。その後、スイッチ９０２をオンにして、電流源トランジスタ１０２と直列トランジスタ１９０２のマルチゲートのトランジスタとして、負荷９０１に電流を供給する。

なお、図９から図１９まで、さまざまな構成を示したが、それらを組み合わせて構成させることも可能である。

なお、図９から図１９まで、電流源回路１０１と負荷９０１とを切り替えるような形で構成しているが、これに限定されない。例えば、電流源回路１０１と配線とを切り替えて構成してもよい。そこで、図９に対して、電流源回路１０１と配線とを切り替える構成にしたものを図２０に示す。次に、図２０の動作について示す。まず、図１４に示すように、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給して、電流を設定する場合は、スイッチ９０３、９０４、２００３をオンにする。そして、電流源トランジスタ１０２を電流源回路として動作させ、負荷に電流を供給する場合は、図１５に示すように、スイッチ２００２、９０２をオンにする。このように、スイッチ９０３とスイッチ２００２のオンオフを切り替えることにより、電流源回路１０１と配線２００５とを切り替えていることになる。

なお、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、スイッチ２００３をオンにして配線１０５に電流を流し、スイッチ９０２をオフにしているが、これに限定されない。電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給する場合、負荷９０１の方に電流が流れても良い。その場合は、スイッチ９０２を省略できる。

なお、容量素子１０３は、電流源トランジスタ１０２のゲート電位を保持しているが、ゲート・ソース間電圧を保持するために、配線１０６を電流源トランジスタのソース端子に接続することがより望ましい。

なお、図９に対して、電流源回路１０１と負荷９０１とを切り替えるような形で構成した図を図２０に示したが、これに限定されない。図９から図１９までのさまざまな構成においても、電流源回路１０１と負荷９０１とを切り替えるような形で構成することが可能である。

なお、これまで述べてきた構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。

例えば、図９の構成の場合、電流源回路１０１から電流Ｉｄａｔａを電流源トランジスタ１０２に供給している時には、図２１のように接続され、電流源トランジスタ１０２を電流源回路として動作させ、負荷９０１に電流を供給する時には、図２２のように接続されていればよい。したがって、図９は、図２３のように接続されていてもよい。図２３では、スイッチ９０２、９０３の位置が変更されているが、正常に動作する。

なお、図９などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

このように様々な例を示したが、これに限定されない。電流源トランジスタや、電流源として動作するような様々なトランジスタを、いろいろな構成で配置することが出来る。よって、同様な動作をする構成であれば、本願を適用することが可能である。

なお、本実施の形態で説明した内容は、実施の形態１、２で説明した構成を利用したもの相当するが、本実施の形態はこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。したがって、実施の形態１、２で説明した内容は、本実施の形態にも適用できる。
実施の形態４

本実施の形態では、電流源トランジスタなどが複数ある場合の構成について示す。

図２４に、図１０の構成で、電流源トランジスタが複数ある場合の構成を示す。図２４では、複数の電流源トランジスタに対して、電流源回路１０１とオペアンプ４０７を１つずつにした場合について示す。ただし、複数の電流源トランジスタに対して、複数の電流源回路があってもよいし、複数のオペアンプがあってもよい。しかし、回路規模が大きくなるので、電流源回路１０１とオペアンプ４０７を１つにすることが望ましい。

図２４では、電流源回路１０１とオペアンプ４０７が配置されている。これをまとめて、リソース回路２４０１と呼ぶことにする。リソース回路２４０１には、電流源回路１０１と接続された電流線２４０２と、オペアンプ４０７の出力端子と接続された電圧線２４０３とが接続されている。電流線２４０２や電圧線２４０３には、複数のユニット回路が接続されている。ユニット回路２４０４ａは、電流源トランジスタ１０２ａ、容量素子１０３ａ、スイッチ９０２ａ、９０３ａ、９０４ａなどで構成されている。ユニット回路２４０４ａは、負荷９０１ａと接続されている。ユニット回路２４０４ｂも、ユニット回路２４０４ａと同様に電流源トランジスタ１０２ｂ、容量素子１０３ｂ、スイッチ９０２ｂ、９０３ｂ、９０４ｂなどで構成されている。ユニット回路２４０４ｂは負荷９０１ｂと接続されている。ここでは、簡単のため、ユニット回路が２つ接続されている場合を示しているが、これに限定されない。任意の数だけユニット回路が接続されていてもよい。

動作としては、１本の電流線２４０２や電圧線２４０３に、複数のユニット回路が接続されているため、各々のユニット回路を選択して、順次、リソース回路２４０１から電流線２４０２や電圧線２４０３を通って、電流や電圧を供給していくことになる。例えば、まず、スイッチ９０３ａ、９０４ａをオンにして、ユニット回路２４０４ａに電流や電圧を入力して、次に、スイッチ９０３ｂ、９０４ｂをオンにして、ユニット回路２４０４ｂに電流や電圧を入力して、というような動作を繰り返すことにより、動作させる。

このようなスイッチの制御は、シフトレジスタ、デコーダ回路、カウンタ回路、ラッチ回路、などのようなデジタル回路を用いて、制御することが出来る。

ここで、もし、負荷９０１ａ、９０１ｂなどがＥＬ素子などの表示素子である場合、ユニット回路と負荷が１つの画素を構成することになる。そして、リソース回路２４０１が、信号線（電流線や電圧線）に接続された画素に信号を供給する信号線駆動回路（の一部）であることになる。つまり、図２４は、１列分の画素や信号線駆動回路（の一部）を示していることになる。その場合、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（ＥＬ素子などの表示素子）に流すことが出来る。この場合は、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなどは、ゲート線駆動回路を用いて制御することになる。

また、図２４における電流源回路１０１が、信号線駆動回路またはその一部であるとした場合、その電流源回路１０１も、トランジスタの電流特性バラツキやサイズのバラツキなどの影響を受けずに、正確な電流を出力する必要がある。よって、信号線駆動回路またはその一部の中の電流源回路１０１が電流源トランジスタで構成されていて、別の電流源回路から電流源トランジスタに電流を供給することが出来る。つまり、図２４における負荷９０１ａ、９０１ｂなどが信号線や画素などである場合、ユニット回路が信号線駆動回路またはその一部を構成することになる。そして、リソース回路２４０１が、電流線に接続された信号線駆動回路の中の電流源トランジスタ（電流源回路）に信号を供給する電流源回路またはその一部であることになる。つまり、図２４は、複数の信号線や信号線駆動回路またはその一部や信号線駆動回路に電流を供給する電流源回路またはその一部を示していることになる。

その場合、電流源回路１０１が出力する電流は、信号線や画素に供給する電流に相当することになる。よって、例えば、電流源回路１０１が出力する電流に応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、画像信号に相当することになる。この画像信号電流をアナログ的に、もしくは、デジタル的に変化させることによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。

なお、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂを制御するための回路（シフトレジスタやラッチ回路など）などについては、国際公開第０３／０３８７９６号パンフレット、国際公開第０３／０３８７９７号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。

あるいは、電流源回路１０１が出力する電流は、任意の一定電流を供給するようになっており、それを供給するかどうかをスイッチなどを用いて制御して、それに応じた大きさの電流を信号線や画素に供給する場合は、電流源回路１０１が出力する電流は、任意の一定電流を供給するための信号電流に相当することになる。そして、信号線や画素に電流を供給するかどうかを決めるスイッチをデジタル的に制御させ、信号線や画素に供給される電流量を制御することによって、各々適切な大きさの電流を負荷（信号線や画素）に流すことが出来る。この場合は、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなどは、信号線駆動回路の中の一部の回路（シフトレジスタやラッチ回路など）を用いて制御することになる。ただし、この場合は、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）が必要になる。そのため、そのスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）が必要になる。それらの駆動回路は、別々に設けても良い。例えば、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂを制御するためのシフトレジスタを別に設けても良い。あるいは、スイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）を、一部もしくは全部で、共用してもよい。例えば、１つのシフトレジスタで両方のスイッチを制御してもよいし、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）において、ラッチ回路の出力（画像信号）などを用いて制御してもよい。

なお、信号線や画素に電流を供給するかどうかを決めるスイッチを制御するために駆動回路（シフトレジスタやラッチ回路など）と、スイッチ９０３ａ、９０４ａ、スイッチ９０３ｂ、９０４ｂなど制御するための駆動回路（シフトレジスタやラッチ回路など）とに関しては、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、などに記載されているため、その内容を本願と組み合わせることが出来る。

図２４では、電流源トランジスタと負荷が１対１で配置されている場合を示した。次に、１つの負荷に、複数の電流源トランジスタが配置されている場合を図２５に示す。ここでは簡単のため、１つの負荷に対して２個のユニット回路が接続されている場合を示すが、これに限定されない。さらに多くのユニット回路が接続されていてもよいし、１個だけでもよい。ここで、２４０１ａ、２４０１ｂはリソース回路、２４０２ａ、２４０３ｂは電流線、２４０３ａ、２４０３ｂは電圧線、２４０４ａａ、２４０４ａｂ、２４０４ｂａ、２４０４ｂｂはユニット回路、２５０１ａａ、２５０１ａｂ、２５０１ｂａ、２５０１ｂｂはスイッチ、２５０２ａａ、２５０２ａｂ、２５０２ｂａ、２５０２ｂｂは配線、９０１ａａ、９０１ｂｂは負荷である。スイッチ２５０１ａａ、スイッチ２５０１ｂａのオンオフにより、負荷９０１ａａに流れる電流量を制御できる。例えば、ユニット回路２４０４ａａが出力する電流値（Ｉａａ）とユニット回路２４０４ｂａが出力する電流値（Ｉｂａ）の大きさが異なる場合、スイッチ２５０１ａａとスイッチ２５０１ｂａの各々のオンオフにより、負荷９０１ａａに流れる電流の大きさを４種類で制御できることになる。例えば、Ｉｂａ＝２×Ｉａａの場合、２ビットの大きさを制御できることになる。したがって、スイッチ２５０１ａａ、スイッチ２５０１ｂａのオンオフを各ビットに対応したデジタルデータによって制御する場合、図２５の構成を用いて、デジタル・アナログ変換機能を実現できる。したがって、負荷９０１ａａ、９０１ｂｂが信号線の場合、図２５の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。そのとき、デジタル画像信号をアナログ画像信号電流に変換することが出来る。また、スイッチ２５０１ａａやスイッチ２５０１ｂａなどのオンオフは、画像信号を用いて制御することが出来る。したがって、画像信号を出力する回路（ラッチ回路）などを用いて、スイッチ２５０１ａａやスイッチ２５０１ｂａなどを制御することが出来る。

また、スイッチ２５０１ａａ、スイッチ２５０１ｂａのオンオフを時間によって切り替えてもよい。例えば、ある期間は、スイッチ２５０１ａａをオン、スイッチ２５０１ｂａのオフにして、その時は、リソース回路２４０１ｂからユニット回路２４０４ｂａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２４０４ａａから負荷９０１ａａに電流を供給する。そして別の期間では、スイッチ２５０１ａａをオフ、スイッチ２５０１ｂａのオンにして、リソース回路２４０１ａからユニット回路２４０４ａａに電流を入力して、正確な電流を出力できるように設定を行い、ユニット回路２４０４ｂａから負荷９０１ａａに電流を供給するように、時間的に切り替えて動作させてもよい。

次に、１つの２つのリソース回路を用いて、ユニット回路に電流を供給する場合について図２６を参照して説明する。ここで、２４０１はリソース回路、２４０２は電流線、２４０３は電圧線、２４０４ｃａ、２４０４ｃｂ、２４０４ｄａ、２４０４ｄｂはユニット回路、２６０１ｃａ、２６０２ｃａ、２６０３ｃａ、２６０１ｃｂ、２６０２ｃｂ、２６０３ｃｂ、２６０１ｄａ、２６０２ｄａ、２６０３ｄａ、２６０１ｄｂ、２６０２ｄｂ、２６０３ｄｂはスイッチ、２６０４ｃ、２６０４ｄは配線、９０１ｃａ、９０１ｄａは負荷である。

図２６において、配線２６０４ｃがＨ信号の時、スイッチ２６０１ｃａ、２６０２ｃａ、２６０３ｃｂがオンになり、スイッチ２６０３ｃａ、２６０１ｃｂ、２６０２ｃｂがオフになるとする。すると、ユニット回路２４０４ｃａはリソース回路２４０１から電流を供給されることが可能な状況になり、ユニット回路２４０４ｃｂは、負荷９０１ｃａに電流を供給することが可能な状況になる。逆に、配線２６０４ｃがＬ信号の時、ユニット回路２４０４ｃｂはリソース回路２４０１から電流を供給されることが可能な状況になり、ユニット回路２４０４ｃａは、負荷９０１ｃａに電流を供給することが可能な状況になる。また、配線２６０４ｃや配線２６０４ｄなどは、順次選択するような信号を入力していけばよい。このように、時間的にユニット回路の動作を切り替えてもよい。

また、負荷９０１ｃａ、９０１ｄａが信号線の場合、図２６の構成を用いて、信号線駆動回路（の一部）を構成させることが出来る。また、配線２６０４ｃや配線２６０４ｄなどは、シフトレジスタなどを用いて制御すればよい。

なお、本実施の形態では、図１０の構成で、電流源トランジスタが複数ある場合の構成を示したが、これに限定されず、例えば、実施の形態１〜３において示した構成（図１７、図１６、図２０、図１９など）でも実現できる。

なお、本実施の形態で説明した内容は、実施の形態１、２、３で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。

なお、本実施の形態で示した電流源トランジスタが複数ある場合の構成を、実施の形態１〜３と組み合わせて実施することができる。
実施の形態５

本実施の形態では、表示素子を有する画素に適用した場合の例を示す。

まず、電流源回路２０１が画像信号として信号電流を供給するような構成の場合について、図２７、２８に示す。図２７と図２８とでは、電流の流れる向きは同じであるが、電流源トランジスタの極性が異なる。そのため、接続構造が異なっている。なお、負荷としては、例として、ＥＬ素子の場合を示している。

また、電流源回路２０１が画像信号として供給する信号電流が、アナログ値の場合は、アナログ階調で画像を表示することが出来る。信号電流が、デジタル値の場合は、デジタル階調で画像を表示することが出来る。多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。

なお、ここでは特に時間階調方式について詳細な説明は省略するが、特願２００１−５４２６号出願、特願２０００−８６９６８号出願等に記載されている方法によれば良い。

また、各スイッチを制御するゲート線は、トランジスタの極性を調整することにより、１本に共用している。これにより、開口率を向上させることが出来る。ただし、別々のゲート線を配置しても良い。特に、時間階調方式を用いる場合は、ある特定の期間において、負荷（ＥＬ素子）に電流を供給しないような動作をしたい場合がある。その場合は、負荷（ＥＬ素子）に電流を供給しないように出来るスイッチを制御するゲート線を別の配線とすればよい。

次に、画素に電流源回路を有し、電流源回路が供給する電流を流すかどうかを制御することによって画像を表示する構成の画素について、図２９に示す。ここで、２９０１は電流源回路、２９０２、２９０４はスイッチ、２９０３は容量素子、１２９０５は信号線、２９０６は選択ゲート線、２９０７、２９０８、２９０９は配線である。選択ゲート線２９０６が選択されたときに、信号線２９０５から、デジタルの画像信号（通常は電圧値）を容量素子２９０３に入力する。なお、容量素子２９０３は、トランジスタのゲート容量などを用いることにより、省略可能である。そして、保存されたデジタルの画像信号を用いて、スイッチ２９０２をオンオフする。電流源回路２９０１が供給する電流が、負荷９０１に流れるかどうかを、スイッチ２９０２が制御する。これにより、画像を表示することが出来る。

なお、多階調化を図る場合は、時間階調方式や面積階調方式を組み合わせればよい。

また、図２９では、電流源回路２９０１やスイッチ２９０２は、１つずつしか配置されていないが、これに限定されず、複数組配置して、各々の電流源回路から電流が流すかどうかを制御して、その電流の総和が負荷９０１に流れるようにしてもよい。

次に、図２９の具体的な構成例を図３０に示す。ここでは、電流源トランジスタの構成として、図１（図９、図２、図５）に示した構成を適用している。電流源回路２０１から電流を電流源トランジスタ２０２に供給して、電流源トランジスタ２０２のゲート端子に適切な電圧を設定する。そして、信号線２９０５から入力される画像信号に応じて、スイッチ２９０２をオンオフして、負荷９０１に電流を供給し、画像を表示する。

なお、本実施の形態で説明した内容は、実施の形態１〜４で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。したがって、実施の形態１〜４で説明した内容は、本実施の形態にも適用できる。
実施の形態６

本実施の形態では、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子への電位の供給方法について述べる。

最も単純な方式としては、図１における電流源回路１０１や、図２における電流源回路２０１などから供給される電流Ｉｄａｔａの大きさに依存せず、常に一定の電位を供給する方法である。この場合は、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子（図１における増幅回路１０７の第２入力端子１１０や図４におけるオペアンプ４０７の反転入力端子１１０、または、図３における増幅回路１０７の第１入力端子１０８や図８におけるオペアンプ４０７の非反転（正相）入力端子１０８など）には、電圧源を接続すればよい。

この場合、図１における電流源回路１０１や、図２における電流源回路２０１などから供給される電流Ｉｄａｔａの大きさが小さい場合に、電流源トランジスタ１０２などのドレイン・ソース間電圧が十分大きくなるようにすることによって、キンク（アーリー）効果の影響を低減することが出来る。つまり、負荷に小さい電流を供給する場合、電流が流れすぎることを防ぐことが出来る。

あるいは、電流を設定しているとき（設定動作のとき）と、負荷に電流を出力しているとき（出力動作のとき）とで、電流源トランジスタのドレイン・ソース間電圧が概ね一致するように、電流Ｉｄａｔａの大きさにあわせて、適切な電位を、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子に供給してもよい。この場合、その端子には、アナログ的に変化する電圧源などを接続してもよいし、デジタル的に変化する電圧源を接続してもよい。

または、別の回路を用いて電位を生成し、その電位を、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子に供給してもよい。

電位を生成する回路を例を、図３１、３２に示す。回路２１０１と、トランジスタ３３０２、３４０２とにより、端子３３１０、３４１０に電位を発生させて、その電位を、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子に供給すればよい。なお、端子３３１０や端子３４１０を直接、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子に接続してもよいし、素子や回路などを介して、接続させてもよい。

また、トランジスタ３３０２、３４０２のゲート端子３３０３、３４０３の電位を調節したり、回路２１０１の特性を調節することによって、端子３３１０、３４１０に電位を制御してもよい。

例えば、トランジスタ３３０２、３４０２のゲート端子３３０３、３４０３は、トランジスタ３３０２、３４０２のドレイン端子やソース端子に接続してもよいし、電流源トランジスタ（図１の場合は、電流源トランジスタ１０２に相当）のゲート端子などに接続してもよい。

また、トランジスタ３３０２、３４０２は、別の用途で使用するトランジスタと共用してもよい。

また、回路２１０１は、図３３、３４に示すように、電流源回路であってもよい。その場合、電流源回路は、電流源トランジスタ（図１の場合は、電流源トランジスタ１０２に相当）に電流Ｉｄａｔａを供給する電流源回路（図１の場合は、電流源回路１０１に相当）であってもよいし、それとは別の電流源回路であってもよい。その場合、電流Ｉｄａｔａを供給する電流源回路と、供給する電流の大きさが等しくてもよいし、比例関係にあってもよい。

また、電流の流れる向きは、図３５のように、逆でもよい。ここで、３５０１は電流源回路、３５０２は電流源トランジスタ、３５０３は３５０２のゲート端子、３５１０は端子である。

また、回路２１０１は、負荷であってもよい。なお、負荷は、抵抗などのような素子、トランジスタ、ＥＬ素子、そのほかの発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。

なお、負荷は、出力動作の時に電流源トランジスタ（図１の場合は、電流源トランジスタ１０２に相当）が電流を供給する負荷（図１の場合は、負荷９０１に相当）であってもよいし、それとは別の負荷であってもよい。その場合、出力動作の時に電流を供給する負荷と、電圧電流特性が等しくてもよいし、比例関係にあってもよい。

本実施の形態で示したオペアンプなどのような増幅回路の入力端子のいずれか１つの端子への電位の供給方法を、実施の形態１〜５と組み合わせて実施することができる。
実施の形態７

本実施の形態は、実施の形態６で示す構成の好適な具体例を示す。

図３６に、図３１と図１６とを組み合わせた場合の構成について示す。図３６では、負荷は、出力動作の時に電流を供給する負荷９０１である。また、図３１のトランジスタ３３０２は、図１６のカレントトランジスタ１６０２と共用されている。増幅回路１０７の第２入力端子１１０は、端子３３１０（トランジスタ１６０２のドレイン端子）とスイッチ３６０１を介して接続されている。ただし、これに限定されず、スイッチ３６０１は、動作に支障がない場合は、削除してもよい。

次に、図３６の構成の動作について述べる。まず、図３７に示すように、スイッチ９０３、９０４、３６０１をオンにして、設定動作を行う。このとき、オペアンプ４０７の動作によって、トランジスタ１６０２、１０２は、ドレイン端子の電位が、概ね等しくなるように動作する。次に、図３８に示すように、スイッチ９０３、９０４、３６０１をオフにして、出力動作を行う。以上のように動作させることによって、設定動作時と出力動作時とで、Ｖｇｓ、Ｖｄｓを概ね等しくさせて動作させることが出来る。

なお、図３７と図３８の動作の間に、図３９のような動作を入れても良い。つまり、図３７の後、スイッチ３６０１をオフにして、第２入力端子１１０の電位が変化しない状態にして、設定動作を続けても良い。

なお、増幅回路１０７の第２入力端子１１０は、端子３３１０（トランジスタ１６０２のドレイン端子）とスイッチ３６０１を介して接続されているが、これに限定されず、図４０に示すように、間に増幅回路４００７を挿入してもよい。、増幅回路としては、例えば、電圧フォロワ回路やソースフォロワ回路、オペアンプなど、さまざまな回路を用いればよい。また、入力電位が上がれば、出力電位も上がるような回路でもよいし、出力電位は下がるような回路でもよい。回路全体として、安定化するように、帰還回路が形成されていればよい。

なお、図３６や図４０に対して、初期状態を設定するようにしてもよい。つまり、図４１〜図４３に示すように、ある端子や配線や接点などを、ある電位状態に初期化する。そのような状態で一旦動作させてから、通常の設定動作を行ってもよい。

次に、図３６などの構成の場合、設定動作の時に電流を供給されるトランジスタ（図３６ではトランジスタ１０２）と、出力動作の時に電流を供給するトランジスタ（図３６ではトランジスタ１６０２）とは、同一のトランジスタではない。したがって、それらのトランジスタの電流特性がばらつけば、負荷９０１に供給される電流もばらついてしまう。そこで、設定動作時と出力動作時とで、同一のトランジスタを用いて、共用する場合を、図４４に示す。まず、設定動作時には、図４５に示すように、スイッチ３６０１、４４０４、９０３、９０４をオンにして、スイッチ４４０３をオフにする。そして、増幅回路１０７の第２入力端子１１０は、トランジスタ１８０２のドレイン端子とスイッチ３６０１を介して接続される。そして、出力動作の時には、図４６に示すように、スイッチ３６０１、４４０４、９０３、９０４をオフにして、スイッチ４４０３をオンにする。そして、負荷９０１には、トランジスタ１０２を用いて電流を供給する。

このようにすることにより、設定動作時と出力動作時とでは、同一のトランジスタを用いて、同一のＶｇｓで電流を供給する。ただし、Ｖｄｓは、同一のトランジスタを用いていないため、バラツキの影響を受ける。しかし、設定動作時と出力動作時とで、飽和領域で動作させる場合は、バラツキの影響は小さい。

次に、設定動作時と出力動作時とでは、同一のトランジスタを用いて、かつ、同一のＶｇｓと同一のＶｄｓの場合について述べる。そのときの構成を図４７に示す。この場合、設定動作時と出力動作時とで、ＶｇｓとＶｄｓとを概ね同一にするため、同様の動作を任意回数だけ繰り返す必要がある。

まず、図４８に示すように、スイッチ４７０４、９０３、９０４をオンにする。これは、初期化動作に相当する。つまり、配線４７０５から電位を供給して、それを端子１１０に入力して、設定動作を行う。この設定動作によって、トランジスタ１０２のゲート電位が設定される。そこで、それを元にして、図４９に示すように、負荷９０１に電流を供給する。これは、出力動作と同様の動作であるが、容量素子４７０３に、トランジスタ１０２のドレイン電位を保存しておく。そして次に、容量素子４７０３に保存された電位を用いて、図５０に示すように、再び設定動作を行う。このとき、容量素子４７０３には、出力動作を行うときと、概ね等しい電位が保存されている。したがって、図５０における設定動作においては、トランジスタ１０２のＶｄｓは、出力動作のときのＶｄｓと概ね等しい。そしてその後、図５１に示すように、負荷９０１に電流を供給して、出力動作を行う。

なお、図５０の動作の後、図５１のように、出力動作を行ったが、これに限定されない。再び、図４９のように、容量素子４７０３に電位を保存して、図５０のように設定動作を行っても良い。また、図４９、５０の動作は、任意回数だけ繰り返しても良い。このように繰り返すことにより、出力動作時のトランジスタ１０２のＶｇｓ、Ｖｄｓの値と、設定動作時のトランジスタ１０２のＶｇｓ、Ｖｄｓの値がそれぞれ近くなっていく。

次に、別の電流源回路６４０１を用いた場合の構成例を、図６４に示す。まず、図６５に示すように、スイッチ６４０３、３６０１、９０３、９０４をオンにして、設定動作を行う。図６４の構成の場合、設定動作の時と、出力動作の時とで、同じトランジスタ１０２を用いるため、電流源回路６４０１の電流の大きさは、電流源回路１０１の電流の大きさと等しくすることが望ましい。このようにして、負荷９０１に電流が流れた時の電位を、増幅回路１０７の第２入力端子１１０に入力するようにする。その結果、設定動作時において、電流源トランジスタ１０２のドレイン電位が、出力動作時のドレイン電位と概ね等しくすることが出来る。そして、図６６に示すように、スイッチ４７０３をオンにして、出力動作を行う。以上の動作を行うことにより、出力動作の時と、設定動作の時とで、トランジスタ１０２のＶｇｓ、Ｖｄｓが概ね等しい大きさとなる。

なお、図４１〜図４３、図４４、図４７、図６４などにおいても、図４０と同様に、増幅回路１０７の第２入力端子１１０と、端子３３１０（トランジスタ１６０２のドレイン端子）と間に、増幅回路４００７を挿入してもよい。

これまでは、負荷やトランジスタなどを用いて電位を生成し、それを、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子に供給していた。次に、回路の中のある端子と、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子を接続する場合の構成について、例を示す。

まず、図１において、電流源回路１０１に関して、トランジスタを用いて実現した場合の構成図を図５２に示す。トランジスタ５２０１を用い、ゲート端子５２０２が、所定の大きさの電位になっている。そして、飽和領域で動作させることによって、電流源回路として動作させることが出来る。

そこで、電流源回路１０１を構成しているトランジスタ５２０１のゲート端子と、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子とを接続した場合の構成図を図５３に示す。

この場合、電流源回路１０１から出力される電流値が小さい場合は、トランジスタ５２０１のゲート・ソース間電圧の絶対値が小さい場合に相当する。したがって、トランジスタ５２０１のゲート電位は、高くなる場合に相当する。その場合は、トランジスタ１０２に対する設定動作を行う場合、トランジスタ１０２のＶｄｓは、大きくなる。したがって、負荷９０１に電流を供給する出力動作のときと、トランジスタ１０２のＶｄｓは近づくことになる。よって、キンク（アーリー）効果の影響を低減し、電流が負荷９０５に流れすぎてしまうことを防ぐことが出来る。

なお、電流源回路１０１として、図５３のトランジスタ５２０１のゲート電位を変化させることによって電流値を変化させる場合もあるが、図５４に示すように、電流源として動作する複数のトランジスタ５４０１ａ、５４０１ｂ、５４０１ｃ、などがあり、各々の電流が出力を、スイッチ５４０３ａ、５４０３ｂ、５４０３ｃ、などによって制御するタイプ、つまり、ＤＡ変換機能ｊを有するような電流源回路１０１もある。そのような場合は、トランジスタ５４０１ａ、５４０１ｂ、５４０１ｃ、のゲート端子の少なくとも１つと、オペアンプなどのような増幅回路の入力端子のいずれか１つの端子とを接続すればよい。なお、図５４では、電流源として動作するトランジスタとスイッチが３個づつ記載されているが、これに限定されない。任意の個数だけ配置すればよい。

なお、本実施の形態では、図１、図９、図１６などに対して適応させたものを主に述べたが、これに限定されない。同様に、電流源回路１０１から電流源トランジスタ１０２の方へ電流が流れて、かつ、電流源トランジスタがＮチャネル型の場合について示しているが、これに限定されない。電流の流れる向きを変更したり、各々のトランジスタの極性を変更することも出来る。

なお、本実施の形態では、簡単のため、図１の構成や、増幅回路としてオペアンプを用いた構成（図４）などを用いて説明したが、これに限定されない。容易に、図２〜図８などで説明したような別の構成に適用することが可能である。

なお、本実施の形態で説明した内容は、実施の形態１〜６で説明した構成を利用したもの相当するが、これに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であるない。

また、本実施の形態で示した構成を、実施の形態１〜６と組み合わせて実施することができる。
実施の形態８

本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。

表示装置は、図５５に示すように、画素配列５５０１、ゲート線駆動回路５５０２、信号線駆動回路５５１０を有している。ゲート線駆動回路５５０２は、画素配列５５０１に選択信号を順次出力する。信号線駆動回路５５１０は、画素配列５５０１にビデオ信号を順次出力する。画素配列５５０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路５５１０から画素配列５５０１へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路５５１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。

なお、ゲート線駆動回路５５０２や信号線駆動回路５５１０は、複数配置されていてもよい。

信号線駆動回路５５１０は、構成を複数の部分に分けられる。一例として、シフトレジスタ５５０３、第１ラッチ回路（ＬＡＴ１）５５０４、第２ラッチ回路（ＬＡＴ２）５５０５、デジタル・アナログ変換回路５５０６に分けられる。デジタル・アナログ変換回路５５０６には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路５５０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。

なお、図２９に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路５５０６は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。

また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。

そこで、信号線駆動回路５５１０の動作を簡単に説明する。シフトレジスタ５５０３は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

シフトレジスタ５５０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）５５０４に入力される。第１ラッチ回路（ＬＡＴ１）５５０４には、ビデオ信号線５５０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路５５０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。

ただし、第１ラッチ回路５５０４や第２ラッチ回路５５０５が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路５５０６は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列５５０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路５５０６は省略できる場合が多い。

第１ラッチ回路（ＬＡＴ１）５５０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線５５０９よりラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）５５０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）５５０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）５５０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路５５０６へと入力される。そして、デジタル・アナログ変換回路５５０６から出力される信号は、画素配列５５０１へ入力される。

第２ラッチ回路（ＬＡＴ２）５５０５に保持されたビデオ信号がデジタル・アナログ変換回路５５０６に入力され、そして、画素５５０１に入力されている間、シフトレジスタ５５０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。

なお、デジタル・アナログ変換回路５５０６が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路５５１４が配置されている。

なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。このように、設定動作や出力動作を制御するための回路構成や、回路の動作等については、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、に記載されており、その内容を本発明に適用することが出来る。

なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素配列５５０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。

なお、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図１や図７９や図８２などで示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図５５や図５６などにおける回路の一部が、ある基板に形成されており、図５５や図５６などにおける回路の別の一部が、別の基板に形成されていてもよい。つまり、図５５や図５６などにおける回路の全てが同じ基板上に形成されていなくてもよい。例えば、画素とゲート線駆動回路とは、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。

なお、信号線駆動回路などの構成は、図５５に限定されない。

例えば、第１ラッチ回路５５０４や第２ラッチ回路５５０５が、アナログ値を保存できる回路である場合、図５６に示すように、リファレンス用電流源回路５５１４から第１ラッチ回路（ＬＡＴ１）５５０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図５６において、第２ラッチ回路５５０５が存在しない場合もある。そのような場合は、第１ラッチ回路５５０４に、より多くの電流源回路が配置されている場合が多い。

このような場合、図５５における、デジタル・アナログ変換回路５５０６の中の電流源回路に、本発明を適用することが出来る。デジタル・アナログ変換回路５５０６の中に、沢山のユニット回路があり、リファレンス用電流源回路５５１４に、電流源回路１０１や増幅回路１０７が配置されている。

あるいは、図５６における、第１ラッチ回路（ＬＡＴ１）５５０４の中の電流源回路に、本発明を適用することが出来る。第１ラッチ回路（ＬＡＴ１）５５０４の中に、沢山のユニット回路があり、リファレンス用電流源回路５５１４に、基本電流源１０１や追加電流源１０３が配置されている。

あるいは、図５５、図５６における画素配列５５０１の中の画素（その中の電流源回路）に、本発明を適用することが出来る。画素配列５５０１の中に、沢山のユニット回路があり、信号線駆動回路５５１０に、電流源回路１０１や増幅回路１０７が配置されている。

つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、図５７〜図５９に示すように、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。

本実施の形態で示した構成を、実施の形態１〜７と組み合わせて実施することができる。
実施の形態９

本発明は電子機器の表示部を構成する回路に用いることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図６０に示す。つまり、これらの表示部を構成する画素や、画素を駆動する信号線駆動回路等に本発明を適用することができる。

図６０（Ａ）は発光装置（ここで、発光装置とは自発光型の発光素子を表示部に用いた表示装置をいう。）であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図６０（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ｂ）に示すデジタルスチルカメラが完成される。

図６０（Ｃ）はコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ｃ）に示す発光装置が完成される。

図６０（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ｄ）に示すモバイルコンピュータが完成される。

図６０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する画素や信号線駆動回路等に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図６０（Ｅ）に示すＤＶＤ再生装置が完成される。

図６０（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ｆ）に示すゴーグル型ディスプレイが完成される。

図６０（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する画素や信号線駆動回路等に用いることができる。また本発明により、図６０（Ｇ）に示すビデオカメラが完成される。

図６０（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する画素や信号線駆動回路等に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図６０（Ｈ）に示す携帯電話が完成される。

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜４に示したいずれの構成の半導体装置を用いても良い。

Claims (12)

1. 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とする半導体装置。
2. 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる増幅回路が備えられていることを特徴とする半導体装置。
3. 負荷に供給する電流をトランジスタで制御する回路を具備し、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記トランジスタのドレイン電位もしくはソース電位が所定の電位になるように、前記トランジスタのゲート電位を安定化させる帰還回路が備えられていることを特徴とする半導体装置。
4. 負荷に供給する電流を制御するトランジスタと、オペアンプを具備し、電流源回路に接続する前記トランジスタのドレイン端子側に前記オペアンプの非反転入力端子が接続され、前記オペアンプの出力端子は、前記ゲート端子に接続されていることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とする発光装置。
6. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とするデジタルスチルカメラ。
7. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とするコンピュータ。
8. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とするモバイルコンピュータ。
9. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とする画像再生装置。
10. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とするゴーグル型ディスプレイ。
11. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とするビデオカメラ。
12. 請求項１乃至４のいずれか一項に記載の半導体装置を表示部に有することを特徴とする携帯電話。

Images