WO2000026971A1 - Composant electronique multicouche et son procede de fabrication; structure de conditionnement bi-dimensionnelle a jeux d'elements et son procede de fabrication - Google Patents

Composant electronique multicouche et son procede de fabrication; structure de conditionnement bi-dimensionnelle a jeux d'elements et son procede de fabrication Download PDF

Info

Publication number
WO2000026971A1
WO2000026971A1 PCT/JP1999/005848 JP9905848W WO0026971A1 WO 2000026971 A1 WO2000026971 A1 WO 2000026971A1 JP 9905848 W JP9905848 W JP 9905848W WO 0026971 A1 WO0026971 A1 WO 0026971A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
chip
flexible substrate
electronic component
base material
Prior art date
Application number
PCT/JP1999/005848
Other languages
English (en)
French (fr)
Inventor
Shosaku Ishihara
Masato Nakamura
Takashi Kuroki
Shuzou Sano
Mikio Izumi
Takaya Ohosawa
Mitsuhiro Oshiki
Original Assignee
Hitachi, Ltd.
Hitachi Medical Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd., Hitachi Medical Corporation filed Critical Hitachi, Ltd.
Priority to US09/830,127 priority Critical patent/US6798059B1/en
Priority to DE1999638431 priority patent/DE69938431T2/de
Priority to EP19990949374 priority patent/EP1132978B1/en
Priority to AU62291/99A priority patent/AU6229199A/en
Publication of WO2000026971A1 publication Critical patent/WO2000026971A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/064—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface with multiple active layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins

Description

明 細
積層電子部品およびその製造方法および 2次元ァレイ状の素子実装構造 およびその製造方法 技術分野
本発明は、 積層電子部品およびその製造方法および 2次元ア レイ状の 素子実装構造およびその製造方法に係り 、 特に例えば、 超音波探触装置 の高性能化に好適である、 2次元ア レイ状に配置される多数の圧電セラ ミ ック振動素子 （積層電子部品） をもつ探触子のための技術に関する。 技術背景
近年、 圧電セラミ ック振動素子を用いた超音波送受装置が、 各種用途 に利用されるよ うになってきている。 なかでも、 医療機器においては、
X線と比較し人体に不都合を与えずに体内部を観察できる超音波診断法 が広く普及している。 この超音波診断法に用いられる超音波診断装置に は、 多数の圧電セラ ミ ック振動素子をもつ探触子が超音波送受波器と し て用いられており、 この圧電セラミ ック振動素子からなる探触子と して は、 体内部を断層的に画像形成して診断するために、 超小型の圧電セラ ミ ック振動素子を多数配置してなる走査型探触子が用いられている。 このよ うな探触子構造のなかで、 圧電セラ ミ ック振動素子を 1次元に 配設した探触子においては、 素子が並ぶ方向で使用する素子数を選択す ることによって、 焦点位置を探触子の近傍から遠く まで任意に設定でき るが、 これと直交する方向では焦点位置が固定となるため、 焦点深度に 相当する範囲以外では、 ク リァな断層像を得ることができない。
そこで、 上記の欠点を解決するために、 圧電セラ ミ ック振動素子を、 1方向だけではなく これと直交する方向にも配列した、 2次元ア レイ状 の探触子構造が開発され、 かような探触子構造は、 例えば、 1 9 9 6， I E E E U L T R A S ON I C S S YM P O S I UM p p 1 5 2
3 — 1 5 2 6に掲載されている。 このよ うな 2次元探触子構造では、 限 られた面積内に、 いかに圧電セラ ミ ック振動素子を小型化して、 高密度 に配列するかが、 高性能化のキ一ホイ ン トである。 さ らに、 高密度に配 列すること と同時に、 2次元ア レイ状に配列された個々の圧電セラ ミ ツ ク振動素子について、 素子自身の不良が無く かつ電気的接続の不良がな レ、、 すなわち、 探触子を構成する個々の圧電セラ ミ ック振動素子の不良 がないことが重要である。
このような観点から、 複数の素子からなるモジュールを単位として、 2次元アレイ探触子を構成する手法が、 1 9 9 6 I E E E U L T R A S O N I C S S YM P O S I UM p p l 5 7 3 - 1 5 7 6 に掲載さ れている。 この公知文献には、 0. 2 2 mm x 0. 2 2 mmの素子を 6
4 x 6 4 ( 4 0 9 6 ) 個配置してなる探触子構造を、 2列 X 6 4個の素 子を 1 モジュールとして、組み合わせて構築する手法が開示されている。
しかしながら、 上記した公知文献による従来のモジュール構造は、 各 々 の圧電セラ ミ ック振動素子を駆動するために、 フレキシブル配線基板 と共通電極を素子面に接続する構成となつており、 素子自身が独立した 構造ではなく お互いに接着された構造となっている。 したがって、 モジ ユールを組み上げた段階で、 モジュールを構成している素子のなかに不 良素子及び接続不良があつても、 素子単位での交換あるいは接続不良の 修正を容易に行う ことが出来ず、 モジュール単位の歩留ま りが悪いとい う問題があつた。
また、 従来のモジュール構造は、 各々の圧電セラ ミ ック振動素子が単 板 （単層） の構成であることが前提であり、 探触子の性能向上に必要な 積層型の圧電セラ ミ ツク振動素子への適用については、 考慮されてはい なかった。 さらに、 従来の積層型の圧電セラ ミ ック振動素子は、 図 1 5に示すよ うに、 素子の対向する 2つの側面に形成した側面電極 6 1 によって、 表 面電極 1 2、 セラ ミ ックス 1 1 内の内部電極 1 3 ' 、 裏面電極 1 5の各 電極が、 積層方向の 1つおき同上で互いに電気的に接続されるよう構成 されるか、 あるいは図 1 6に示すように、 スルーホール内に充填した導 電材 6 2によって、 表面電極 1 2、 内部電極 1 3 ' 、 裏面電極 1 5の各 電極が、 積層方向の 1つおき同士で互いに電気的に接続されるよう構成 されていた。 このため、 製造プロセスが比較的に複雑なものとなると共 に、 素子の小型化にも自ずと限界を生じ、 かつ、 素子の 2つの電極群を 外部と接続するために、 素子の 2面を外部接続用の接続面とせざるを得 ないため、 素子交換および接続修正が困難なものとなっており、 前記し た探触子への適用には不向きなものとなっていた。
本発明は上記の点に鑑みなされたもので、 その目的するところは、 圧 電セラ ミ ツク振動素子として積層型素子を用いることが可能で、 かつ、 素子単位で不良素子の交換および接続不良の修正が可能な、 2次元ァレ ィ状の探触子 （素子実装構造） を提供することにあり、 また、 このよう な素子実装構造の実現のために好適な圧電セラ ミ ック振動素子 （積層電 子部品） を提供することにある。 発明の開示
上記した目的を達成するために、 本発明においては、 例えば、 積層電 子部品を、 表面電極と内部電極と裏面電極とを有する積層型のチップ状 素子と、 このチップ状素子の 1つの側面に貼着されるフレキシブル基板 とによって構成し、 チップ状素子の積層方向の 1つおきの電極同士を、 フレキシブル基板の電極パターンによつて互いに電気的に接続して 2つ の電極群を形成し、 この 2つの電極群と電気的に接続された 2つの外部 接続用電極部として、 例えば、 フ レキシブル基板の電極パター ンの端部 を用いるよう にされる。 そして、 上記の積層電子部品を、 縦横に複数個 配列して一体化してなる 2次元アレイ状のモジュールを形成し、 このモ ジュールを必要な数だけ組み合わせて、 超音波探触装置用の探触子を構 築するよう にされる。
上記のよう に、 圧電セラ ミ ツク振動素子として積層型のもの （上記の 積層電子部品）を用いると、小型で高性能の探触子を得るこ とができる。 また、 個々の積層電子部品 （圧電セラ ミ ツ ク振動素子） に、 それぞれ独 立して 2つの外部接続用電極部を設ける構成としているので、 個々の積 層電子部品 （圧電セラ ミ ック振動素子） に対して、 チップ状素子不良、 および、 外部との接続不良の検査が可能となり、 不良積層電子部品の交 換及び接続不良の修正が、 圧電セラ ミ ツク振動素子単位 （積層電子部品 単位） で容易に行えるよう になる。 その結果、 モジュール不良はなくな り、 高歩留ま りでモジュールを製造するこ とが可能となる。 さ らに、 チ ップ状素子の 1つの側面で、フレキシブル基板の電極パターンによって、 チップ状素子の 2つの電極群形成のための接続と、 外部接続用電極部の 形成とを行う ようにしているので、 製造プロセスが容易となり、 かつ、 積層電子部品 （圧電セラ ミ ック振動素子） の極小化も達成できる。 図面の簡単な説明
第 1 図は、 本発明の第 1 実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 2図は、 本発明の第 2実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 3図は、 本発明の第 3実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 4図は、 本発明の第 4実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。 δ
第 5図は、 本発明の第 5実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 6図は、 本発明の第 6実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 7図は、 本発明の実施形態による積層電子部品の製造方法、 および、 これを用いた 2次元ァレイ状の素子実装構造の製造方法の 1例を示す説 明図である。
第 8図は、 本発明の第 7実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 9図は、 本発明の第 8実施形態に係る積層電子部品 （圧電セラ ミ ツ ク振動素子） を示す説明図である。
第 1 0図は、 本発明の第 9実施形態に係る積層電子部品 （圧電セラ ミ ック振動素子） を示す説明図である。
第 1 1 図は、 本発明の第 1 0実施形態に係る積層電子部品 （圧電セラ ミ ック振動素子） を示す説明図である。
第 1 2図は、 本発明の第 1 1実施形態に係る単層タイブの電子部品 （ 圧電セラ ミ ック振動素子） を示す説明図である。
第 1 3図は、 本発明の第 1 2実施形態に係る単層タイプの電子部品 （ 圧電セラ ミ ック振動素子） を示す説明図である。
第 1 4図は、 本発明の実施形態による積層電子部品の製造方法、 およ び、 これを用いた 2次元アレイ状の素子実装構造の製造方法の他の 1例 を示す説明図である。
第 1 5図は、 従来の積層電子部品 （圧電セラ ミ ック振動素子） の 1例 を示す説明図である。
第 1 6図は、 従来の積層電子部品 （圧電セラ ミ ック振動素子） の他の 1 例を示す説明図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を、 図面を用いて説明する。
図 1は、 本発明の第 1実施形態に係る積層電子部品 （圧電セラ ミ ック 振動素子） を示す図である。 同図において、 1 は積層型のチップ状素子、 1 1 はセラ ミ ックス、 1 2は表面電極、 1 3は第 1の内部電極、 1 4は 第 2の内部電極、 1 5は裏面電極、 1 6は絶縁パターン、 1 7は導体パ ターン、 1 8は保護絶縁膜である。
本実施形態を含め本発明の各実施形態の積層タイプのチップ状素子 1 は、 図 1の （ a ) に示すように、 内部電極 1 3、 1 4を挾んで多層にセ ラ ミ ックス 1 1を積層し、 表裏面に表面電極 1 2 と裏面電極 1 5を形成 した構成をとり、 かつ、 各電極の平面形状は、 総べてセラ ミ ックス 1 1 の平面形状と等しく形成されたものとなっている。 したがって、 チップ 状素子 1の 4つの側面において、 表面電極 1 2、 第 1の内部電極 1 3、 第 2の内部電極 1 4、 裏面電極 1 5のそれぞれ端面が、 面一で露呈する ようになっている。
かような基本構成をもつチップ状素子 1 において、 本実施形態では、 チップ状素子 1の 1つの側面において、 図 1の （ b ) に示すように、 第 1 の内部電極 1 3および第 2の内部電極 1 4がそれぞれ一部だけ露出す るように、 絶縁パターン 1 6を形成した後、 図 1の （ c ) に示すように、 各電極 1 2〜 1 5の積層方向の 1つおき同士を導体パターン 1 7によつ て電気的に接続するようにしてある （ここでは、 表面電極 1 2 と第 2の 内部電極 1 4を接続し、 第 1の内部電極 1 3 と裏面電極 1 5を接続して ある） 。 そして、 図 1 の （ d ) に示すように、 各電極を所定の関係に接 続したチップ状素子 1 の側面を、 保護絶縁膜 1 8によって覆って、 積 層電子部品として完成するようにしてある。 なお本実施形態では、 表面 電極 1 2および裏面電極 1 5力 外部接続用の電極として機能するよう になっている。 このような構成をとる本実施形態の積層電子部品は、 チップ状素子 1 の電極 1 2〜： I 5の積層方向の 1つおき同士が、 チップ状素子 1の 1つ の側面でそれぞれ接続されるので、 各電極 1 2〜 1 5の平面形状を総べ て同一のものとすることができ、 図 1 5や図 1 6に示した従来構造に比 して、 内部電極の形成および積層位置合わせが容易となり （製造プロセ スが容易となり） 、 かつ、 可及的な小型化が達成可能となる。
図 2は、 本発明の第 2実施形態に係る積層電子部品を示す図であり、 同図において、 先の実施形態と均等なものには同一符号を付し、 その説 明は必要のある際を除いて割愛する （これは、 以下の各実施形態におい ても同様である） 。 図 2において、 1 9は A gペース ト、 2 0はフレキ シブル基板、 2 1 、 2 2はフレキシブル基板上に形成した対をなす電極 パターンである。
本実施形態では、 図 2の （ a ) に示す如く、 先と同様の構成のチップ 状素子 1の 1つの側面において、 図 2の （ b ) に示すように、 各電極 1 2〜 1 5におけるフレキシブル基板 2 0 との接続部位を除いて、 絶縁パ ターン 1 6を形成する。 そして、 図 2の （ c ) に示すように、 フレキシ ブル基板 2 0の電極パターン 2 1 、 2 2 と、 これに対応する各電極 1 2 〜 1 5の露呈部位とを、 A gペース 卜 1 9によって電気的に接続して、 これによつて、 各電極 1 2〜 1 5の積層方向の 1つおき同士を電気的に 接続するようにしてある （ここでは、 表面電極 1 2 と第 2の内部電極 1 4をフレキシブル基板 2 0の電極パターン 2 1によつて接続し、 第 1の 内部電極 1 3 と裏面電極 1 5をフレキシブル基板 2 0の電極パターン 2 2によって接続してある） 。 なお、 図 2の （ c ) は、 図 2の （ b ) に対 して側面図の関係となっており、 図 2の （ d ) は、 フレキシブル基板 2 0のパターン形成面を示している。
このように、 本実施形態では、 チップ状素子 1 とフレキシブル基板 2 0 とによって積層電子部品を構成してあり、 表面電極 1 2および裏面電 極 1 5力 、 外部接続用の電極として機能するよう になつている。 なお、 チップ状素子 1 とフレキシブル基板 2 0 とを接続する上記の A gペース 卜 1 9は、 チップ状素子 1側に形成してもよいし、 フレキシブル基板 2
0側に形成してもよい。
かような構成をとる本実施形態においても、 前記第 1実施形態と同等 の効果を奏する上、 チップ状素子 1 の電極 1 2〜 1 5の積層方向の 1つ おき同士の接続をフレキシブル基板 2 0で行うので、 この点でも製造ェ 程が容易になる。
図 3は、 本発明の第 3実施形態に係る積層電子部品を示す図であり、 同図において、 2 3はフ レキシブル基板 2 0 に形成した絶縁パター ンで ある。
本実施形態が第 2実施形態と相違するのは、第 2実施形態においては、 チップ状素子 1側に、 選択的接続を可能とするための絶縁パターン 1 6 を形成していたものを、 本実施形態においては、 フレキシブル基板 2 0 のパターン形成面側に、 選択的接続を可能とするための絶縁パターン 2 3を形成した点にあり、 その他は第 2実施形態と同様である。 なお、 図 3の （ b ) は、 図 3の （ a ) に示したチップ状素子 1 の面が接続面とし た場合に、 図 3の （ a ) に対して若干拡大した側面図の関係となってお り、 図 3の （ c ) は、 フ レキシブル基板 2 0のパターン形成面を示して いる。
かような構成をとる本実施形態においても、 前記第 2実施形態と同等 の効果を奏する。
なお、 上述した絶縁パター ン、 導体パター ンの形成方法としては、 ぺ 一ス トをスク リ ーン印刷するこ とでパターンを形成する厚膜法、 あるい は、 蒸着、 スパッ タ、 エッチング等でパターンを形成する薄膜法のいず れの方法でもよレ、。
さ らに、 フ レキシブル基板 2 0の電極ハターンと接続されるチッブ状 素子 1 の電気的接続部は、 チップ状素子 1 の電極露出部そのものであつ ても、 あるいは、 チッブ状素子 1 の電極上に、 厚膜または薄膜で形成し た導体ハタ一ン部でもあってもよい。 また、 チッブ状素子 1 の電極と接 続されるフレキシブル基板 2 0の電気的接続部は、 フレキシブル基板 2 0の電極パターンそのものであっても、 あるレ、は、 フ レキシブル基板 2 0の電極バターン上に、 厚膜などで形成した導体ハターン部でもあって もよい。
図 4は、 本発明の第 4実施形態に係る積層電子部品を示す図であり、 同図において、 2 4はチッフ状素子 1 の電極露出部上に形成しためっき 膜部、 2 5は接続用のハンダである。
本実施形態が第 3実施形態と相違するのは、 図 4の （ a ) に示す如く 、 先と同様の構成のチッブ状素子 1 の 1 つの側面において、 図 4の （ b ) に示すよ うに、 各電極 1 2〜 1 5上にめっき膜部 2 4を形成した点と、 チップ状素子 1 とフレキシブル基板 2 0 との電気的接続に、 図 4 の （ c ) に示すよ うに、 チップ伏素子 1側またはフ レキシブル基板 2 0に形成 したハンダ 2 5 を用いた点にあり、その他は第 3実施形態と同様である。 なお、 図 4の （ c ) は、 図 4の （ b ) に対して若千拡大した側面図の関 係となっており 、 図 4 の （ d ) は、 フ レキシブル基板 2 0のパターン形 成面を示している。
かよ うな構成をとる本実施形態においても、 前記第 2実施形態と同等 の効果を奏する。
図 5は、 本発明の第 5実施形態に係る積層電子部品を示す図であり、 同図において、 2 6は異方導電性フィルムである。
本実施形態が第 4実施形態と相違するのは、 図 5の （ a ) に示す如く 、 チッブ状素子 1 と フ レキシブル基板 2 0 との電気的接続に、 異方導電性 フィルム 2 6 を用いた点にあり 、 その他は第 4実施形態と同様である。 なお、 図 5 の （ b ) は、 フ レキシブル基板 2 0のパターン形成面を示し ている。
かよ うな構成をとる本実施形態においても、 前記第 2実施形態と同等 の効果を奏する。
なお、 チッブ状素子 1 とフ レキシブル基板 2 0 との電気的接続は、 上 述した手段以外にも、 場合によっては、 ワイヤボンディ ング、 金属拡散 接続等の接続方法も採用可能である。
図 6は、 本発明の第 6実施形態に係る積層電子部品を示す図であり、 同図において、 2 7はフ レキシブル基板 2 0を貫通して形成された電極 ッ ドでめる。
本実施形態が第 4実施形態と相違するのは、 図 6の （ c： ) 、 （ d ) に 示すよ うに、 フレキシブル基板 2 0のバターン形成面と反対側の面で露 出し、 かつ、 フ レキシブル基板 2 0の電極パターン 2 1 、 2 2 とそれぞ れ接続された電極パッ ド 2 7、 2 7を、 外部接続用の電極と した点にあ り 、 その他は第 4実施形態と同様である。
かよ うな構成をとる本実施形態においても、 前記第 2実施形態と同等 の効果を奏し、 さ らに、 本実施形態においては、 外部接続用の対となつ た電極を積層電子部品の 1 つの側面に集約できるので、 積層電子部品の 外部接続も容易になるという効果がある。
次に、 上述したよ うな積層電子部品の製造方法、 および、 これを用い た 2次元アレイ状の素子実装構造の製造方法の 1 例についてを、 図 7を 用いて説明する。 図 7は、 図 4に示した前記第 4実施形態に相当する積 層電子部品の製造方法と、 この積層電子部品を用いた 2次元ア レイ状の 素子実装構造の製造方法を示している。
まず、 図 7の （ a ) に示すよ うな平板状のチッフ :状素子母材 3 0力ゝら、 図 7の （ b ) に示すよ うに、 1 チッァ相当幅でバ一状のサブ母材 3 1 を 切り 出す。 次に、 図 7の （ c ) に示すよ うに、 切り 出したサブ母材 3 1 の所定の長尺側面において露出した各電極 1 2〜 1 5の端面上に、 めつ き膜部 2 4を形成する。
一方、 図 7 の （ d ) に示すよ うに、 対となる電極パターン 2 1 、 2 2 を多数形成してなるフ レキシブル基板母材 3 2には、 選択的接続を可能 とするための絶縁バターン 2 3を形成した後、 絶縁パターン 2 3から露 呈した電極パターン 2 1 、 2 2の各部位に、 接続用のハンダ 2 5 を形成 しておく 。
次に、 図 7の （ e ) に示すよ うに、 バー状のサブ母材 3 1 とフレキシ ブル基板母材 3 2の接続面同士を、 位置合わせして密着し、 加熱処理す る ことによって、 サブ母材 3 1 とフ レキシブル基板母材 3 2 の各接続簡 所同士を電気的に接続する。 然る後、 サブ母材 3 1 とフ レキシブル基板 母材 3 2 との間の微小隙間 （ 1 0〜数 1 0 μ mの隙間） に絶縁性の接着 斉リ （例えば、 低粘度のウレタ ン樹脂系接着剤） を充填し、 サブ母材 3 1 とフ レキシブル基板母材 3 2 とを強固に機械的に接続する。
次に、 図 7 の （ ί ) に示すよ うに、 サブ母材 3 1 とフ レキシブル基板 母材 3 2 とを一体化した母材から、 ダイサーによって、 個々の積層電子 部品 3 3 を切り出すことによって、 積層電子部品 3 3が完成される。 そして、 上記した各工程を経て完成された積層電子部品 3 3を検査し て、 図 7の （ g ) に示すよ うに、 良品のみからなる積層電子部品 3 3を、 縦横に所定個数組み合わせて樹脂 3 で一体化することによって、 2次 元ア レイ状探触子のためのモジュール 3 5が作製され、 このモジュール 3 5 を多数個組み合わせることによって、 2次元ァレイ状探触子が完成 される。
このよ う な、 モジュール 3 5を組み合わせて作製した 2次元アレイ状 探触子は、 個々の積層電子部品が小型化できるので、 全体と して小型化 が可能となる。 しかし、 各積層電子部品の外部接続には相当の工夫を必 要と し、 以下に述べるよ うな、 チッァ状素子の側面に貼着されたフ レキ シブル基板の延長部に、 1対の外部接続用の電極を設けた構成の積層電 子部品 （も しく は単層タイプの電子部品） の方が、 外部接続が容易 · 確 実で、 有利である。
図 8は、 本発明の第 7実施形態に係る積層電子部品を示す図であり、 本実施形態は、 図 2に示した前記第 2実施形態の発展例である。
本実施形態が第 2実施形態と相違するのは、 チップ状素子 1 の 1 つの 側面に接続されたフ レキシブル基板 2 0に延長部 2 0 a を設けて、 チッ ブ状素子 1 の各電極 1 2 〜 1 5の積層方向の 1 つおき同士を電気的に接 続するフ レキシブル基板 2 0の電極パターン 2 1 、 2 2の端部を、 外部 接続用の電極部 2 1 a 、 2 2 a と したことにあり 、 その他は第 2実施形 態と同様である。
かよ うな構成をとる本実施形態の積層電子部品は、 チップ状素子 1 の 電極 1 2〜 1 5の積層方向の 1 つおき同士が、 チップ状素子 1 の 1つの 側面でそれぞれ接続されるので、 各電極 1 2 〜 1 5 の平面形状を総べて 同一のものとすることができ、 図 1 5や図 1 6に示した従来構造に比し て、 内部電極の形成および積層位置合わせが容易となり （製造プロセス が容易となり） 、 かつ、 可及的な小型化が達成可能となる。 しかも、 チ ッブ状素子 1 の電極 1 2 〜 1 5の積層方向の 1 つおき同士の接続をフレ キシブル基板 2 0で行うので、 この点でも製造工程が容易になる。 さ ら に、 フ レキシブル基板 2 0に延長部 2 0 a を設けて、 この延長部 2 0 a 上の電極パターン 2 1 、 2 2 の端部を、 外部接続用の電極部 2 1 a 、 2 2 a と して同一方向に導出しているので、 積層電子部品の外部接続が容 易 · 確実になり 、 多数個の積層電子部品を組み合わせてモジュールと し た場合に、 その接続性能の良さが遺憾なく発揮される。 しかも、 積層電 子部品の接続不良も、 個々に対して個別に容易に対処可能となり 、 交換 も しく は補修を容易 · 確実に行う ことができる。
図 9は、 本発明の第 8実施形態に係る積層電子部品を示す図であり 、 本実施形態は、 図 3 に示した前記第 3実施形態の発展例である。 本実施 形態が第 3実施形態と相違するのは、 フ レキシブル基板 2 0に延長部 2 0 a を設けて、 延長部 2 0 a 上の電極パターン 2 1 、 2 2の部位を、 外 部接続用の電極部 2 1 a 、 2 2 a と した点にあり 、 その他は第 3実施形 態と同様である。
かよ うな構成をとる本実施形態においても、 前記第 7実施形態と同等 の効果を奏する。
図 1 0は、本発明の第 9実施形態に係る積層電子部品を示す図であり、 本実施形態は、 図 4に示した前記第 4実施形態の発展例である。 本実施 形態が第 4実施形態と相違するのは、 フ レキシブル基板 2 0 に延長部 2 0 a を設けて、 延長部 2 0 a 上のフ レキシブル基板 2 0電極パターン 2 1 、 2 2の部位を、 外部接続用の電極部 2 1 a 、 2 2 a と した点にあり、 その他は第 4実施形態と同様である。
かよ うな構成をとる本実施形態においても、 前記第 7実施形態と同等 の効果を奏する。
図 1 1 は、 本発明の第 1 0実施形態に係る積層電子部品を示す図であ り 、 本実施形態は、 図 5 に示した前記第 5実施形態の発展例である。 本 実施形態が第 5実施形態と相違するのは、 フ レキシブル基板 2 0に延長 部 2 0 a を設けて、延長部 2 0 a上の電極バターン 2 1 、 2 2の部位を、 外部接続用の電極部 2 1 a 、 2 2 a と した点にあり、 その他は第 4実施 形態と同様である。
かよ うな構成をとる本実施形態においても、 前記第 7実施形態と同等 の効果を奏する。
上述してきた第 1 〜第 1 0実施形態では、 セラ ミ ッ ク スを多層に積層 した積層電子部品の例を示した。 次に、 セラ ミ ックスを単層と した単板 タイプの圧電セラ ミ ック振動素子への適用例について述べる。
図 1 2は、 本発明の第 1 1 実施形態に係る電子部品 （圧電セラ ミ ック 振動素子） を示す図である。 同図において、 4 1 は単層 （単板） 型のチ ッブ状素子であり、 単板のセラ ミ ックス 1 1 には、 表面電極 1 2 と裏面 電極 1 5 とが形成されている。チッフ状素子 4 1 の 1 つの側面において、 表面電極 1 2 と裏面電極 1 5には選択的に、 絶縁ハターン 1 6 とめつき 膜部 2 4が形成されており 、 めっき膜部 2 4 をフ レキシブル基板 2 0の 対応する電極パターン 2 1 、 2 2 と、 ハンダ 2 5によって電気的に接続 してある。 そして、 フレキシブル基板 2 0に延長部 2 0 a を設けて、 延 長部 2 0 a 上の電極パターン 2 1 、 2 2部位を、 外部接続用の電極部 2 l a 、 2 2 a と して機能させるよ う にしてある。
かよ うな構成をとる本実施形態においては、 単層 （単板） 型の圧電セ ラ ミ ック振動素子であるので、 積層型の圧電セラ ミ ック振動素子と較べ て性能は劣るも、 フ レキシブル基板 2 0に延長部 2 0 a を設けて、 この 延長部 2 0 a 上のフ レキシブル基板 2 0の電極パターン 2 1 、 2 2 の端 部を、 外部接続用の電極部 2 1 a 、 2 2 a と して同一方向に導出してい るので、 積層電子部品の外部接続が容易 · 確実なものとなり、 多数個の 積層電子部品を組み合わせてモジュールと した場合に、 その接続性能の 良さが遺憾なく発揮される。 しかも、 積層電子部品の接続不良も、 個々 に対して個別に容易に対処可能となり、 交換も しく は補修を容易 · 確実 に 亍う ことができる。
図 1 3は、 本発明の第 1 2実施形態に係る電子部品 （圧電セラ ミ ック 振動素子） を示す図であり 、 本実施形態が第 1 1実施態と異なるのは、 第 1 1 実施態では単層 （単板） 型のチッブ状素子 4 1側に絶縁パターン 1 6 を設けていたのに対し、 フ レキシブル基板 2 0側に絶縁パタ一ン 2 3を形成した点にあり 、 その他は第 1 1 実施形態と同様である。
かよ うな構成をとる本実施形態においても、 第 1 1 実施形態と同等の 効果を奏する。
こ こで、 前述した第 1 〜第 1 0実施形態において示した積層電子部品 (圧電セラ ミ ック振動素子） は、 セラ ミ ッ クスの積層数が 3層の場合を 例にとつたが、 本発明の積層電子部品におけるセラ ミ ッタスの積層数は 任意である。
また、 前述した第 2〜第 1 2実施形態において示した、 チップ伏素子 とフ レキシブル基板とによって積層電子部品または電子部品を構成する 場合においては、チッブ状素子とフレキシブル基板との電気的接続には、 先にも述べたよ うに、 ハンダ、 熱可塑性ベース ト、 異方導電性シー ト等 の任意の手段が採用可能であるが、 チップ状素子とフ レキシブル基板と の間の微小隙間には、 絶縁性の接着剤 （例えば、 低粘度のウレタン樹脂 系接着剤） を充填しておく ことが、 機械的強度を確保する上で好ま しい。 次に、 上述したよ うなフ レキシブル基板 2 0に延長部 2 0 a に外部接 続用の電極部 2 1 a 、 2 2 a を設けた構成の積層電子部品の製造方法、 および、 これを用いた 2次元アレイ状の素子実装構造の製造方法の 1例 についてを、 図 1 4を用いて説明する。
まず、 図 1 4の （ a ) に示すよ うに、 平板状のチッブ状素子母材 3 0 の上下に、 平板状の音響整合層 4 5および平板状の音響減衰層 4 6を固 着して一体化してなるチッブ状素子複合母材 4 7を用意する。 次に、 図 1 4 の （ b ) ：こ示すよ う に、 チッブ状素子複合母材 4 7カゝら 1 チッブ相 当幅でバ一状のサブ複合母材 4 8 を切り出す。
次に、 図 1 4の （ c ) に示すよ うに、 切り出したバー状のサブ複合母 材 4 8 の所定の長尺側面において露出した各電極 1 2〜 1 5 の端面上に まず、 N i めっきを施し、 この N i めっき表面に A uめっきを施すこと によって、 めっき膜部 2 4を形成する。
一方、 図 1 4の （ d ) に示すよ うに、 対となる電極バタ一ン 2 1 、 2 2 を多数形成してなるフ レキシブル基板母材 4 9には、 選択的接続を可 能とするための絶縁パターンを形成した後、 絶縁パターンから露呈した 電極バターン 2 1 、 2 2の各部位に、 接続用のハンダ 2 5 を形成してお く と共に、 フ レキシブル基板母材 4 9 の延長部 4 9 a ：こ、 対となる電極 パターン 2 1 、 2 2 とそれぞれ連なった外部接続用の電極部 2 1 a 、 2 2 a を形成しておく。 そして、 バー状のサブ複合母材 4 8 とフ レキシブ ル基板母材 4 9の接続面同士を、 位置合わせして密着し、 加熱処理する ことによって、 サブ複合母材 4 8 と フ レキシブル基板母材 4 9 の各接続 箇所同士を電気的に接続する。 然る後、 サブ複合母材 4 8 とフ レキシブ ル基板母材 4 9 との間の微小隙間 （ 1 0〜数 1 0 μ mの隙間） に絶縁性 の接着剤 （例えば、 低粘度のウレタン樹脂系接着剤） を充填し、 サブ複 合母材 4 8 と フレキシブル基板母材 4 9 とを強固に機械的に接続する。 次に、 図 7の （ e — 1 ) 、 ( e - 2 ) に示すよ うに、 サブ複合母材 4 8 とフ レキシブル基板母材 4 9 とを一体化した母材から、 ダイサ一によ つて、 個々の積層電子部品 5 0を切り出すこ と によって、 音響整合層 4 5および音響减衰層 4 6付きの積層電子部品 （セラ ミ ック振動素子） 5 0が完成される。
そして、 上記した各工程を経て完成された積層電子部品 5 0を検査し て、 図 1 4の （ f ) に示すよ うに、 良品のみからなる積層電子部品 5 0 を、 縦横に所定個数組み合わせて樹脂 5 1 で一体化することによって、 2次元ァレイ状探触子のためのモジュール 5 2が作製される。 続いて、 これらモジュール 5 2 の各積層電子部品 5 0 の検査を行う。 上述したよ うに、 個々の積層電子部品 5 0の 1つの側面で電極を接続した構造とす ること、 および、 接続部にハンダ、 熱可塑性ベース ト、 異方導電性シー ト等を使用することによって、 通常の L S I など半導体素子と同様に、 素子単位で不良素子の交換及び接続不良の修正が容易に行える。
最後に、 上記モジュール 5 2の良品のみを多数個組み合わせることに よって、 2次元アレイ状探触子が完成される。 なお本例では、 1 5 m m X 1 5 m mに 6 4 X 6 4個の積層電子部品 5 0が並んだ 2次元アレイ状 探触子を、 6 4個の素子からなるモジュール 5 2を 6 4枚並べて作製し た。 なお、 図 1 4に示した例では、 積層圧電セラ ミ ック素子 （積層電子部 品） の場合について述べたが、 図 1 2、 図 1 3に示したよ うな、 単層の 圧電セラ ミ ック素子 （単層の電子部品） についても、 同様の方法で 2次 元ァレイ状探触子が作製できること言うまでもない。
また、 音響整合層および音響減衰層の接着についても、 特に図 1 4の 製造工程に限定される ものでなく 、 例えば、 積層圧電セラ ミ ック素子 （ 積層電子部品） をマ ト リ ックス状に整列させてから、 積層圧電セラ ミ ツ ク素子に音響整合層およびび音響減衰層を固着するよ うにしてももよい £ 以上のよ うに本発明によれば、 圧電セラ ミ ック振動素子と して積層型 素子を用いることが可能で、 かつ、 素子単位で不良素子の交換および接 続不良の修正が可能な、 2次元アレイ状の探触子 （素子実装構造） を実 現でき、 また、 このよ うな素子実装構造の実現のために好適な圧電セラ ミ ック振動素子 （積層電子部品） を提供することができる。 産業上の利用可能性
以上に説明したよ うに、 本発明によれば、 積層電子部品を、 表面電極 と内部電極と裏面電極とを有する積層型のチッブ状素子と、 このチッブ 状素子の 1 つの側面に貼着されるフレキシブル基板とによつて構成し、 チップ状素子の積層方向の 1 つおきの電極同士を、 フレキシブル基板の 電極パターンによつて互いに電気的に接続して 2つの電極群を形成し、 この 2つの電極群と電気的に接続された 2つの外部接続用電極部と して. フ レキシブル基板の電極パターンの端部を用いたので、 圧電セラ ミ ック 振動素子と して積層型素子を用いることが可能で、 かつ、 素子単位で不 良素子の交換および接続不良の修正が可能な、 2次元ァレイ状の探触子 (素子実装構造） を提供すること、 また、 このよ うな素子実装構造の実 現のために好適な積層電子部品を提供することに適している。

Claims

請 求 の 範 囲
1 . 表面電極と内部電極と裏面電極とを有し、 これらの電極の積層方向 の 1 つおき同士が互いに電気的に接続されて 2つの電極群を構成し、 こ の 2つの電極群と電気的に接続された 2 つの外部接続用電極部が設けら れる積層電子部品であって、 上記積層電子部品の 1 つの側面において、 上記 2つの電極群の電気的接続がなされた構造をとることを特徴とする 積層電子部品。
2 . 請求項 1記載において、 前記積層電子部品は、 チッブ状素子と、 こ のチッブ状素子の 1 つの側面に貼着されたフ レキシブル基板と：こよって 構成され、 上記フ レキシブル基板の電極ハタ一ンによって、 上記チッブ 状素子の積層方向の 1 つおき同士の電極をそれぞれ接続して、 前記した 2 つの電極群を構成するよ うにしたことを特徴とする積層電子部品。
3 . 請求項 2記載において、 前記チップ状素子と前記フ レキシブル基板 との間の微小隙間に、 絶縁性の接着剤を充填したことを特徴とする積層 電子部品。
4 . 請求項 2記載において、 前記チップ状素子の 1 つの側面も しく はこ の側面の延長上に、 前記 2つの外部接続用電極部を形成したことを特徴 とする積層電子部品。
5 . 請求項 4記載において、 前記 2 つの外部接続用電極部は、 前記フ レ キシブル基板の 1 対の前記電極パタ一ンの端部によつて形成されること を特徴とする積層電子部品。
6 . 請求項 2記載において、 前記チッブ状素子の前記各電極と前記フ レ キシブル基板の前記電極ハターンとの接続は、 厚膜導電ペース トまたは ハンダまたは異方導電性シー トによって行われることを特徴とする積層 電子部 OP
7 . 請求項 2記載において、 前記チッブ状素子の積層方向において隣接 する電極同士の導通を遮断するための絶縁ハターンを、 前記チッブ状素 子または前記フ レキシブル基板に形成した二とを特徴とする積層電子部
P
PP o
8 . 表面電極と内部電極と裏面電極とを有するチップ状素子と、 このチ ッブ状素子の 1 つの側面に貼着されるフ レキシブル基板とによつて構成 され、 上記チッブ状素子の積層方向の 1 つおきの電極同士が、 上記フ レ キシブル基板の電極バタ一ンによって互いに電気的に接続されて 2つの 電極群を構成し、 この 2つの電極群と電気的に接続された 2つの外部接 続用電極部が、 上記フレキシブル基板の電極パターンも しく は該電極パ ターン と接続された導電部によつて形成された積層電子部品の製造方法 であって、
上記チッブ状素子の母材から、 1 チッブ相当幅でバー状のサブ母材を 切り 出す工程と、 上記バー状のサブ母材の長尺側面に、 対となる電極バ ターンを多数形成してなるフ レキシブル基板母材を接続 ' 固着して、 上 記バ一状のサブ母材の積層方向の 1 つおきの電極同士を、 上記フレキシ ブル基板母材の各電極パターンで電気的に接続する工程と、 上記バー状 のサブ母材と上記フレキシブル基板母材とが一体化された部材から、 個 々 の積層電子部品を切り 出す工程とを、 具備したことを特徴とする積層 電子部品の製造方法。
9 . 請求項 8記載において、 前記チップ状素子の母材の上下に、 他の部 材を貼着した状態で前記の製造工程を行う こ とを特徴とする積層電子部 品の製造方法。
1 0 . 請求項 8記載において、 前記バー状のサブ母材と前記フ レキシブ ル基板母材とが一体化された部材の状態において、 前記バー状のサブ母 材と前記フレキシブル基板母材との間の微小隙間に、 絶縁性の接着剤を 充填する ことを特徴とする積層電子部品の製造方法。
1 1 . 請求項 8記載において、 前記バ一状のサブ母材の長尺側面側にお いて露呈した前記各電極に、 接続補助用のメ ツキを施すことを特徴とす る積層電子部品の製造方法。
1 2 . 請求項 8記載において、 前記フレキシブル基板に、 前記バー状の サブ母材の積層方向において隣接する電極同士の導通を遮断するための. 絶縁パターンを形成する ことを特徴とする積層電子部品の製造方法。
1 3 . 少なく と も表面電極と裏面電極とを有するチッァ状素子と、 この チッブ状素子の 1 つの側面に貼着されるフレキシブル基板とによつて構 成され、 上記チップ状素子の表面電極および裏面電極が、 上記フ レキシ ブル基板の対応する電極ハターン と電気的に接続され、 上記表面電極、 裏面電極と電気的に接続された 2 つの外部接続用電極部が、 上記フ レキ ンブル基板の電極ハターンも しく は該電極バターンと接続された導電部 こよつて形成された電子部品を、 縦横に複数個配列して 2次元ァレイ状 こ一体化したモジュールと したことを特徴とする 2次元ア レイ状の素子 実装構造。
1 4 . 請求項 1 3記載において、 前記チップ状素子の前記各電極と前記 フ レキシブル基板の前記電極パターンとの接続は、 厚膜導電ベース トま たはハンダまたは異方導電性シー トによって行われることを特徴とする 2次元ア レイ状の素子実装構造。
1 5 . 請求項 1 3記載において、 前記チップ状素子は、 表面電極および 裏面電極のみを設けた単層構造の素子、 または、 表面電極と内部電極と 裏面電極とを設けた積層構造の素子であることを特徴とする 2次元ァレ ィ状の素子実装構造。
1 6 . 請求項 1 乃至 7の何れか 1 つに記載の積層電子部品、 または、 請 求項 8乃至 1 2の何れか 1つに記載の製造方法で作成された積層電子部 品の良品のみを、 縦横に複数個配列して一体化し、 2次元ア レイ状のモ ジュールを得ることを特徴とする 2次元ア レイ状の素子実装構造の製造 方法。
PCT/JP1999/005848 1998-10-29 1999-10-22 Composant electronique multicouche et son procede de fabrication; structure de conditionnement bi-dimensionnelle a jeux d'elements et son procede de fabrication WO2000026971A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/830,127 US6798059B1 (en) 1998-10-29 1999-10-22 Multilayer electronic part, its manufacturing method, two-dimensionally arrayed element packaging structure, and its manufacturing method
DE1999638431 DE69938431T2 (de) 1998-10-29 1999-10-22 Herstellungsverfahren für ein mehrschichtiges piezoelektrisches bauteil sowie für eine zweidimensional angeordnete bauelement-packungsstruktur
EP19990949374 EP1132978B1 (en) 1998-10-29 1999-10-22 Manufacturing method for a multilayer piezoelectric device and a two-dimensionnally arrayed element packaging structure
AU62291/99A AU6229199A (en) 1998-10-29 1999-10-22 Multilayer electronic part, its manufacturing method, two-dimensionally arrayed element packaging structure, and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/308726 1998-10-29
JP30872698A JP3876082B2 (ja) 1998-10-29 1998-10-29 ２次元アレイ型モジュールの製造方法

Publications (1)

Publication Number Publication Date
WO2000026971A1 true WO2000026971A1 (fr) 2000-05-11

Family

ID=17984554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/005848 WO2000026971A1 (fr) 1998-10-29 1999-10-22 Composant electronique multicouche et son procede de fabrication; structure de conditionnement bi-dimensionnelle a jeux d'elements et son procede de fabrication

Country Status (7)

Country Link
US (1) US6798059B1 (ja)
EP (1) EP1132978B1 (ja)
JP (1) JP3876082B2 (ja)
CN (1) CN1192442C (ja)
AU (1) AU6229199A (ja)
DE (1) DE69938431T2 (ja)
WO (1) WO2000026971A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271668A2 (en) * 2001-06-25 2003-01-02 Canon Kabushiki Kaisha Stacked type electro-mechanical energy conversion element and vibration wave driving apparatus using the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640634B2 (en) 2000-03-31 2003-11-04 Kabushiki Kaisha Toshiba Ultrasonic probe, method of manufacturing the same and ultrasonic diagnosis apparatus
JP4519259B2 (ja) * 2000-04-19 2010-08-04 株式会社東芝 ２次元アレイ超音波プローブ及びその製造方法
DE60334256D1 (de) 2002-01-21 2010-11-04 Nat Inst Of Advanced Ind Scien Blei-Zirkonate-Titanate-Faser und Verwendung für Aktuatoren und Sensoren
EP1382301B1 (en) * 2002-07-19 2010-11-17 Aloka Co. Ltd. Ultrasonic probe and manufacturing method thereof
JP3920223B2 (ja) * 2003-01-07 2007-05-30 日本碍子株式会社 反応性チップと、このチップを用いた標的物質の結合検出方法
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
JP4617078B2 (ja) * 2003-12-08 2011-01-19 北陸電気工業株式会社 積層圧電体及び圧電型振動素子
JP5167576B2 (ja) * 2005-04-22 2013-03-21 Ｔｄｋ株式会社 積層型圧電素子
DE102004057795B4 (de) 2004-11-30 2006-12-28 Siemens Ag Kontaktierung von Vielschicht-Piezoaktoren bzw. -sensoren
JP2006253349A (ja) * 2005-03-10 2006-09-21 Shizuki Electric Co Inc コンデンサ及びその製造方法
JP5076312B2 (ja) * 2005-12-09 2012-11-21 Ｔｄｋ株式会社 積層型圧電素子
JP4703416B2 (ja) * 2006-01-27 2011-06-15 株式会社東芝 超音波トランスデューサ
DE102006025362A1 (de) * 2006-05-31 2007-12-06 Siemens Ag Vollaktiver Piezoaktor und Verfahren zu seiner Herstellung
JP4253334B2 (ja) * 2006-07-12 2009-04-08 株式会社東芝 ２次元アレイ型超音波プローブ
KR100843434B1 (ko) * 2006-09-22 2008-07-03 삼성전기주식회사 적층형 칩 커패시터
JP5461769B2 (ja) * 2007-09-20 2014-04-02 株式会社東芝 超音波トランスデューサ、超音波プローブおよび超音波トランスデューサの製造方法
DE112008003054T5 (de) * 2007-11-14 2010-10-14 Interplex Nas, Inc. Ebene Federanordnung mit angebrachtem Lotstreifen
DE102007058875A1 (de) * 2007-12-06 2009-06-25 Siemens Ag Piezoelektrisches Bauteil mit photostrukturierter Einzelkontaktierung der Innenelektroden, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
DE102007058874A1 (de) * 2007-12-06 2010-05-20 Siemens Ag Piezoelektrisches Bauteil mit direkt strukturierter Außenkontaktierung, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
US8258677B2 (en) 2008-07-31 2012-09-04 Siemens Aktiengesellschaft Piezoelectric component with directly structured external contacting, method for manufacturing the component and use of said component
CN101383394B (zh) * 2008-09-26 2010-06-02 瑞声声学科技(常州)有限公司 新的压电陶瓷传感器及其制作方法
JP2012075555A (ja) 2010-09-30 2012-04-19 Advantest Corp 変換器および測定装置
ES2560011T3 (es) * 2011-02-24 2016-02-17 Ceramtec Gmbh Módulo de fuerza con submódulos y un módulo de control y seguridad para la generación de fuerza altamente dinámica
DE102012000063B4 (de) 2012-01-03 2018-04-05 Festo Ag & Co. Kg Piezoelektrische Baugruppe und Verfahren zu ihrer Herstellung
JP5746082B2 (ja) * 2012-03-30 2015-07-08 富士フイルム株式会社 超音波探触子および信号線の接続方法
KR101336246B1 (ko) * 2012-04-23 2013-12-03 삼성전자주식회사 초음파 트랜스듀서, 초음파 프로브, 및 초음파 진단장치
CN104923469A (zh) * 2015-05-16 2015-09-23 哈尔滨工业大学 基于压电陶瓷剪切片不同摆放方向的二维振动装置
US10707404B2 (en) * 2016-07-07 2020-07-07 Tdk Corporation Piezoelectric element
KR20190001276A (ko) * 2017-06-27 2019-01-04 삼성전기주식회사 전자 부품 및 그 제조 방법
JP6876645B2 (ja) * 2018-03-15 2021-05-26 株式会社日立製作所 超音波プローブ及びその製造方法
CN112954556A (zh) * 2021-01-28 2021-06-11 南京槅扇贸易有限公司 一种薄型压电扬声器安装设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224483A (ja) * 1993-01-25 1994-08-12 Brother Ind Ltd 積層型圧電素子
US5381385A (en) * 1993-08-04 1995-01-10 Hewlett-Packard Company Electrical interconnect for multilayer transducer elements of a two-dimensional transducer array
JPH0758373A (ja) * 1993-08-18 1995-03-03 Brother Ind Ltd 積層型圧電素子
US5457863A (en) * 1993-03-22 1995-10-17 General Electric Company Method of making a two dimensional ultrasonic transducer array
JPH0923030A (ja) * 1995-07-05 1997-01-21 Oki Electric Ind Co Ltd 積層型圧電素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211974A (ja) * 1986-03-12 1987-09-17 Hitachi Metals Ltd 積層型圧電素子およびその製造方法
JP2738706B2 (ja) * 1988-07-15 1998-04-08 株式会社日立製作所 積層型圧電素子の製法
JPH0653567A (ja) * 1992-07-27 1994-02-25 Fujitsu Ltd 積層型圧電アクチュエータ
JPH06132578A (ja) * 1992-10-21 1994-05-13 Nikon Corp 積層型アクチュエーター
JPH06283776A (ja) * 1993-03-26 1994-10-07 Brother Ind Ltd 積層型圧電素子
JP2748830B2 (ja) * 1993-09-30 1998-05-13 日本電気株式会社 積層型電歪効果素子
JPH08172227A (ja) * 1994-12-19 1996-07-02 Sumitomo Metal Ind Ltd 積層型圧電アクチュエータ及びその製造方法
US5629578A (en) * 1995-03-20 1997-05-13 Martin Marietta Corp. Integrated composite acoustic transducer array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224483A (ja) * 1993-01-25 1994-08-12 Brother Ind Ltd 積層型圧電素子
US5457863A (en) * 1993-03-22 1995-10-17 General Electric Company Method of making a two dimensional ultrasonic transducer array
US5381385A (en) * 1993-08-04 1995-01-10 Hewlett-Packard Company Electrical interconnect for multilayer transducer elements of a two-dimensional transducer array
JPH0758373A (ja) * 1993-08-18 1995-03-03 Brother Ind Ltd 積層型圧電素子
JPH0923030A (ja) * 1995-07-05 1997-01-21 Oki Electric Ind Co Ltd 積層型圧電素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1132978A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271668A2 (en) * 2001-06-25 2003-01-02 Canon Kabushiki Kaisha Stacked type electro-mechanical energy conversion element and vibration wave driving apparatus using the same
EP1271668A3 (en) * 2001-06-25 2005-11-16 Canon Kabushiki Kaisha Stacked type electro-mechanical energy conversion element and vibration wave driving apparatus using the same

Also Published As

Publication number Publication date
US6798059B1 (en) 2004-09-28
JP3876082B2 (ja) 2007-01-31
DE69938431T2 (de) 2009-06-18
AU6229199A (en) 2000-05-22
DE69938431D1 (de) 2008-05-08
EP1132978A1 (en) 2001-09-12
CN1192442C (zh) 2005-03-09
CN1331842A (zh) 2002-01-16
JP2000138400A (ja) 2000-05-16
EP1132978B1 (en) 2008-03-26
EP1132978A4 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
WO2000026971A1 (fr) Composant electronique multicouche et son procede de fabrication; structure de conditionnement bi-dimensionnelle a jeux d'elements et son procede de fabrication
JP4253334B2 (ja) ２次元アレイ型超音波プローブ
JP4362996B2 (ja) 格子状配列構造の圧電／電歪アクチュエータ及びその製造方法
EP2046507B1 (en) Ultrasound transducer featuring a pitch independent interposer and method of making the same
JP4519259B2 (ja) ２次元アレイ超音波プローブ及びその製造方法
RU2449418C2 (ru) Межсоединение по методу перевернутого кристалла через сквозные отверстия в микросхеме
CN102497938B (zh) 带有整体的电连接的超声波成像转换器声学叠层
JP4323487B2 (ja) 超音波振動子及びその製造方法
JP2005151560A (ja) 多層セラミック音響変換器の作製方法
JP2007097280A (ja) 圧電アクチュエータおよびその製造方法、並びにインクジェット記録ヘッド
US6625854B1 (en) Ultrasonic transducer backing assembly and methods for making same
JP4426513B2 (ja) 超音波探触子及びその製造方法
CN113490555A (zh) 将高密度超声矩阵阵列换能器与集成电路接口连接的柔性印刷电路板设备
JP2005210245A (ja) 超音波プローブ
JP2008028462A (ja) 超音波探触子及びその製造方法
JP3673035B2 (ja) 超音波トランスジューサ
JPH0984193A (ja) 複合圧電材の製造方法
JPH07131895A (ja) ２次元アレイ型超音波プローブおよびその製造方法
CN111147989B (zh) 具有用于多维换能器阵列的中介层的阵列上芯片
JP5454890B2 (ja) 超音波プローブ及び超音波プローブの製造方法
JP2001029346A (ja) 超音波探触子及びその製造方法
KR100721738B1 (ko) 단방향 음향 프로브 및 그의 제조 방법
JP4071084B2 (ja) 二次元アレイ超音波探触子の製造方法
JP2001111192A (ja) 電子部品及びその製造方法、電子機器及び超音波センサ部品
JP5349141B2 (ja) 超音波プローブ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99814756.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09830127

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1999949374

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999949374

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999949374

Country of ref document: EP