WO2000023973A1 - Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique - Google Patents

Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique Download PDF

Info

Publication number
WO2000023973A1
WO2000023973A1 PCT/JP1999/005723 JP9905723W WO0023973A1 WO 2000023973 A1 WO2000023973 A1 WO 2000023973A1 JP 9905723 W JP9905723 W JP 9905723W WO 0023973 A1 WO0023973 A1 WO 0023973A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching elements
group
wirings
wiring
applying
Prior art date
Application number
PCT/JP1999/005723
Other languages
English (en)
French (fr)
Inventor
Tokuro Ozawa
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to JP2000577640A priority Critical patent/JP3428583B2/ja
Priority to KR1020007006537A priority patent/KR100354942B1/ko
Priority to US09/555,053 priority patent/US6670953B1/en
Publication of WO2000023973A1 publication Critical patent/WO2000023973A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only

Definitions

  • the present invention relates to a substrate for an electro-optical device, an active matrix substrate, and a method for inspecting a substrate for an electro-optical device.
  • the present invention relates to a substrate for an electro-optical device, an active matrix substrate, and a method for inspecting a substrate for an electro-optical device.
  • a liquid crystal display device in which a liquid crystal is sandwiched between a pair of substrates has been known.
  • a liquid crystal display device one using an active matrix substrate for one of a pair of substrates has been put to practical use.
  • this active matrix substrate a plurality of data lines and a plurality of gate lines orthogonal to each data line are formed on an upper surface of a glass substrate or the like.
  • pixel electrodes are formed corresponding to intersections of each data line and the gate line.
  • Each pixel electrode is connected to each data line and gate line via a thin film transistor.
  • the gate lines and the data lines are formed in a number corresponding to the number of display pixels, respectively.
  • a liquid crystal display device capable of color display has 480 gate lines and 64 x 3 data lines (corresponding to each color of RGB), There is known a device provided with a gate line and three data lines.
  • an enormous number of wirings must be formed on the active matrix substrate, but each data line and gate line has a disconnection or a wiring constriction (a part where the wiring is narrower than other parts). Etc. must not be defective.
  • this disconnection inspection method first, for a plurality of gate lines formed in a stripe shape on the substrate, the left end portions of the first gate line and the second gate line, and the second gate line and the third gate line are connected to each other. Neighbors, such as right ends of the third gate line, left ends of the third gate line and the fourth gate line, right ends of the fourth gate line and the fifth gate line, etc. Connect the ends of the gate lines (or data lines) to be connected. In this way, one wiring formed by connecting the respective gate lines in series is formed. Then, for example, by checking whether or not a predetermined current flows through this wiring, it is determined whether or not any of the gate lines has a defect.
  • this disconnection inspection method can inspect whether any of the gate lines is disconnected, it cannot determine which gate line is defective. Therefore, when this inspection method is used, it is not possible to determine the position of the break in the gate line, and track or analogize the cause of the defect. For this reason, there is a problem that effective measures for preventing the recurrence of the disconnection cannot be taken.
  • the above disconnection inspection method it is conceivable to determine whether or not there is a defect by flowing a constant current i through the wiring connected in series and measuring the potential difference at both ends. Specifically, first, the voltage when no defect exists in any wiring is measured in advance. This voltage is represented by iNRL, where RL is the resistance value of each wiring (eg, gate line) and N is the total number of wirings (eg, the total number of gate lines). Next, the potential difference at both ends of the wiring to be inspected is measured.
  • the measured voltage is represented by i (RB + NRL).
  • RB is a resistance value at a defective portion such as a wiring constricted portion.
  • a Y shift register 31 and a buffer stage 33 as a gate electrode driving circuit are provided on the left end side of the gate lines (G1 to G6), and on the right end side. Is provided with a Y shift register 32 and a buffer stage 34.
  • the output level of the final stage of the buffer stage 34 on the Y shift register 32 side is set to all low levels, and a selection pulse is input to the Y shift register 31.
  • the output signal of the last stage of the buffer stage 33 of the Y shift register 31 is sequentially and exclusively switched from the mouth level to the high level.
  • currents i l, i 2,... I 6 sequentially flow through the gate lines G l, G 2,.
  • the gate line has no disconnection.
  • the measured current value is lower than the predetermined value, it can be determined that the gate line has some defect.
  • the Y shift registers 31 and 32 and the like are formed using polysilicon formed by a low-temperature process having a maximum process temperature of about 400 to 600 ° C.
  • the Y shift registers 31 and 3 are used. It has been found that 2 has a high risk of malfunction due to electrostatic breakdown. Furthermore, pattern defects may occur due to the effects of particles and the like, which may cause malfunction of the Y shift registers 31 and 32.
  • the gate line (G 1 to G 6) cannot be selected one by one to pass current. Therefore, in the above-described disconnection inspection method, there is a concern that the disconnection inspection operation cannot always be stably performed.
  • the present invention has been made in view of the above-described circumstances, and has a substrate for an electro-optical device, an active matrix substrate, and an electro-optical device capable of quickly and surely specifying a defect location and constantly performing a defect inspection stably. It is intended to provide a method for inspecting a substrate for an electro-optical device.
  • the present invention provides an electro-optical device substrate, comprising: a plurality of wirings; a plurality of switching elements; Here, each of the plurality of switching elements is interposed between the adjacent wirings. Further, each of the plurality of switching elements belongs to either the first group or the second group, and adjacent switching elements belong to different groups, and the switching elements belonging to the group can be switched on / off in each group. It is.
  • the energizing means applies a current or applies a voltage to a plurality of wire pairs including two wires connected in series via a plurality of switching elements.
  • the present invention also provides a method for inspecting a substrate for an electro-optical device described above.
  • This inspection method is an inspection method for an electro-optical device substrate having a plurality of wirings and a plurality of switching elements interposed between the respective adjacent wirings, wherein the adjacent switching elements belong to different groups. Belonging to the plurality of switches The switching elements are divided into a first group and a second group, and the switching elements belonging to the first group are turned on, and a plurality of wirings composed of two wirings connected in series via the switching elements A current is applied to the pair or a voltage is applied to the wiring pair to determine whether there is a defect in the wiring pair, a first wiring inspection process, and the switching elements belonging to the second group are turned on.
  • this method of inspecting a substrate for an electro-optical device it is possible to determine the presence / absence of a defect in a wiring pair including two adjacent wirings, so that the presence / absence of a defect in each wiring can be detected at high speed.
  • the presence / absence of a defect in a wiring pair composed of two wirings connected in series by the switching elements belonging to the first group, and the wiring composed of two wirings connected in series by the switching elements belonging to the second group Since the presence or absence of a defect in the pair can be determined, the wiring having the defect can be specified in relatively detail based on each determination result.
  • the present invention also provides a plurality of wirings each having a first end and a second end, and a plurality of first switching elements interposed in the vicinity of the first end between each of the adjacent wirings.
  • each of the plurality of switching elements belongs to one of the first group and the second group, and the adjacent switching elements belong to different groups, and the switching elements belonging to the group can be switched on and off in each of the groups.
  • a first switching element, and a plurality of second switching elements interposed in the vicinity of the second end between the respective adjacent wirings, each of which belongs to either the third group or the fourth group.
  • the adjacent switching elements belong to different groups, and a plurality of second switching elements capable of switching on and off the switching elements belonging to the group in each group unit.
  • First power supply for applying the through the plurality of first Suitsuchingu element flowing a current to the plurality of wire pairs consisting of two wires which are connected in series, or a voltage Means, and a second energizing means for applying a current or applying a voltage to a plurality of wire pairs consisting of two wires connected in series via the plurality of second switching elements.
  • the present invention provides a method for inspecting a substrate for an electro-optical device.
  • the plurality of first switching elements are divided into a first group and a second group so that adjacent first switching elements belong to different groups, and one of the first step and the second step is performed. Is performed.
  • the first step is to turn on the switching elements belonging to the first group, and to apply a current to the plurality of wire pairs consisting of two wires connected in series via the switching elements by using the second energizing means.
  • a first wiring inspection step of determining whether or not there is a defect in the wiring pair by applying a voltage or applying a voltage, and turning on a switching element belonging to the second group, and connecting the switching element in series via the switching element.
  • the inspection method includes a defect determination step of determining a wiring having a defect based on the determination result of the first wiring inspection step and the determination result of the second wiring inspection step.
  • each of the first energizing unit and the second energizing unit may be a circuit that can be used as a driving unit of the plurality of wirings. That is, each energizing means is provided with a shift register for sequentially shifting data for instructing the driving of each wiring, and a plurality of three-state buffers respectively corresponding to the respective stages of the shift register.
  • the output terminal may include a plurality of three-state buffers connected to the end of each of the wirings. This eliminates the need to provide a separate circuit for wiring inspection, thereby reducing manufacturing costs.
  • the present invention provides a plurality of wirings in which each of the plurality of first wirings and each of the plurality of second wirings are alternately arranged; each of the plurality of first wirings; And a plurality of switching elements interposed between adjacent second wirings on one side, and a plurality of wiring pairs consisting of two wirings connected in series via each of the plurality of switching elements.
  • the present invention provides a substrate for an electro-optical device, comprising: an energizing means for applying a current or applying a voltage.
  • the present invention provides a method for inspecting a substrate for an electro-optical device.
  • this inspection method by turning on the plurality of switching elements and passing a current or applying a voltage to a plurality of wire pairs consisting of two wires connected in series via the switching elements, It is characterized by having a wiring inspection step of determining the presence or absence of a defect in the wiring pair.
  • FIG. 1 is a diagram showing a configuration of an electro-optical device substrate according to an embodiment of the present invention.
  • FIG. 2 is a flowchart showing an inspection procedure of the electro-optical device substrate according to the embodiment.
  • FIG. 3 is a diagram showing a method for inspecting an electro-optical device substrate according to the same embodiment.
  • FIG. 4A is a plan view showing a configuration of an electro-optical device using the electro-optical device substrate according to the embodiment, and
  • FIG. 4B is a cross-sectional view taken along line AA in FIG. .
  • FIG. 5 is a diagram showing a configuration of an electro-optical device substrate according to a modification of the present invention.
  • FIG. 6 is a diagram illustrating an example of an electro-optical device substrate to which a conventional inspection method is applied. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a diagram showing a configuration of an electro-optical device substrate S1 according to the present invention.
  • a plurality of gate lines are formed extending in the horizontal direction, and a plurality of data lines are formed extending in the vertical direction.
  • FIG. 1 for convenience, an electro-optical device substrate S1 on which six gate lines G1 to G6 and six data lines D1 to D6 are formed is shown.
  • the number of gate lines is 480 and the number of data lines is 640 X 3 (corresponding to each color of RGB), or the number of gate lines is 104, and the number of data lines is Are formed with the number of 1 280 X 3 lines.
  • Thin film transistors are formed at the intersections of the respective gate lines G1 to G6 and the data lines D1 to D6.
  • the gate of each thin film transistor is connected to a gate line.
  • the source of each thin film transistor is connected to a data line.
  • the drain of each thin film transistor is connected to a pixel electrode. In such a configuration, each thin film transistor is turned on / off in accordance with a voltage supplied to the gate line.
  • the voltage applied to the data line is supplied to each pixel electrode while each thin film transistor is in the ON state.
  • the FT is constituted by a so-called polysilicon TFT using a polysilicon layer as a channel layer, and is formed simultaneously with a transistor (switching element) constituting a peripheral circuit by the same process.
  • a plurality of switching elements are provided near both ends thereof. Each switching element is connected to each adjacent gate line. It is for switching between conduction and disconnection.
  • These switching elements are formed by, for example, thin film transistors (TFT).
  • TFT thin film transistors
  • the thin film transistors T1a, T1b and T1c provided near the end are collectively referred to as the first left transistor row (Tla, Tlb, Tic), and the right end of each gate line
  • the thin film transistors T3a, T3b, and T3c provided in the vicinity are collectively referred to as a first right transistor row (T3a, T3b, T3c).
  • the thin film transistor T provided near the left end of each gate line 2a and T2b are collectively referred to as a second left transistor row (T2a, T2b), and the thin film transistors T4a and T4b provided near the right end of each gate line are referred to as a second right transistor row.
  • Transis evening T 4 a, T 4 b).
  • the gates of the first left transistor row (T1a, T1b, Tic) and the second left transistor row (T2a, T2b) are connected to the test terminals provided on the board. Have been.
  • the thin film transistors constituting these transistor arrays are switched on and off in accordance with a signal input from the test terminal. Specifically, the on / off state of the thin film transistor corresponding to the transistor row is switched for each transistor row.
  • the gates of the first right-hand transistor row (T3a, T3b, T3c) and the second right-hand transistor row (T4a, T4b) are also tested on the substrate. Connected to terminal.
  • the thin-film transistors constituting these transistor arrays are switched on and off in accordance with a signal input from the test terminal. Specifically, the on / off state of the thin film transistor belonging to the transistor array is switched for each transistor array.
  • a Y shift register 1 is connected to one end on the left side of each of the gate lines G 1 to G 6 via a buffer stage 3.
  • a Y shift register 2 is connected to one end on the right side of each of the gate lines G1 to G6 via a buffer stage 4.
  • a three-state buffer group 5 is formed.
  • Each of the three-state buffers 51 to 56 constituting the three-state buffer group 5 is supplied with a signal DRV-L from a higher-level device (not shown).
  • a 3-state buffer group 6 is formed at the last stage of the buffer stage 4.
  • Each of the three-state buffers 61 to 66 constituting the three-state buffer group 6 is supplied with a signal DRV-R from a higher-level device (not shown).
  • Each of the three-state buffers constituting the three-state buffer group 5 and the three-state buffer group 6 has a high-level signal DRV-L or DRV-R supplied from a higher-level device. The output signal is inverted and output to the gate line.
  • the output of each three-state buffer is in a high impedance state.
  • the above-mentioned higher-level device is, for example, a test device that can supply a signal DR ⁇ or 011 ⁇ -1 to each three-state buffer via a test terminal formed on the substrate.
  • one end of the data lines Dl, D3, and D5 (the upper end in FIG. 1) is connected to the data input line SRC2 via the thin film transistors T6a, T6b, and T6c. It is connected.
  • One end of the data lines D2, D4, and D6 (the upper end in FIG. 1) is connected to the data input line SRC1 via the thin film transistors T5a, T5b, and T5c. It is connected.
  • the gates of these thin film transistors are connected to the X shift register 7. Each thin film transistor is controlled to be turned on / off in accordance with a signal supplied from the X shift register ⁇ .
  • each of the data lines D1 to D6 a thin film transistor for switching between conduction and disconnection between adjacent data lines is provided.
  • the thin film transistor T7a provided between the data lines D1 and D2
  • the thin film transistor T 7 b provided between the overnight lines D 3 and D 4 and the thin film transistor T 7 c provided between the data lines D 5 and D 6 are connected to the first transistor row (T 7 a, T 7 b, T 7 c).
  • the thin film transistor T8a provided between the data lines D2 and D3 and the thin film transistor T8b provided between the data lines D4 and D5 are connected to the second transistor row (T8a, T 8 b) o
  • the gates of the first transistor row (T7a, T7b, T7c) and the second transistor row (T8a, T8b) are connected to test terminals provided on the substrate. .
  • the thin film transistors constituting each transistor row are switched on and off in accordance with a signal input from the test terminal. Specifically, the on / off state of the thin film transistor belonging to the transistor row is switched for each transistor row.
  • step ST 1 the function of the Y shift register 1 or 2 is checked (step ST 1), and the quality of the function of each Y shift register is determined (step ST 2).
  • the inspection of the Y shift register is performed, for example, by the following procedure. First, some data is input from the test terminal provided on the board to the data input terminal of the Y shift register 1, and this data is shifted by the Y shift register 1.
  • the data output from the final stage of the Y shift register 1 is detected via another test terminal and examined to determine whether the function of the Y shift register 1 is good or not. A similar inspection is performed for Y shift register 2 to determine the function of each Y shift register.
  • this electro-optical device substrate S1 can be determined to be defective, and thus the gate lines G1 to The inspection is immediately terminated without inspecting for defects such as G6 (steps ST3 and ST4).
  • step ST2 if it is determined in step ST2 that either one of the Y shift registers or both of the Y shift registers are non-defective, the process shifts to inspection for disconnection of the gate lines G1 to G6. . Note that even if it is determined that one of the Y shift registers is defective, an image can be displayed using the other Y shift register. Therefore, at this point, the subsequent inspection is performed assuming that the electro-optical device substrate itself is tentatively acceptable.
  • the inspection for the presence / absence of a defect in the gate lines G1 to G6 can be divided into a first gate line disconnection inspection process and a second gate line disconnection inspection process. In the following, the content of the inspection will be described for each of these inspection processes.
  • the Y shift register 1 is determined to be malfunctioning in step ST2 (step ST9).
  • a signal for turning on each thin film transistor is input from a test terminal on the substrate to each gate of the first left transistor row (T1a, T1b, Tic). Meanwhile, the second left transistor column (T2a, T2b), the first right transistor column (T3a, T3b, T3c) and the second right transistor column (T4a , T 4 b) are turned off.
  • a single-level signal DRV-L is supplied to each of the 3-state buffers 51 to 56 in the buffer stage 3 connected to the Y shift register 1, and the output section of each of the 3-state buffers 51 to 56 is supplied. High impedance state.
  • a 1-bit data “1” is sequentially shifted by the Y shift register 2 to sequentially flow a current to each of the gate lines that are turned on. That is, when the output state of the 6 stages of the Y shift register 2 becomes “100000”, 3 stages A high-level signal is output from the state buffer 61, and a high-level signal is output from the other three-state buffers. As a result, when neither of the gate lines G1 and G2 is disconnected, the current i12 flows through the path of the gate line G1 ⁇ the thin film transistor T1a ⁇ the gate line G2.
  • the Y shift register 2 is shifted, and when the output state of the 6 stages of the Y shift register 2 becomes “00 1 000”, a high-level signal is output from the 3-state buffer 63 and the other 3 A mouth-level signal is output from the state buffer.
  • the current i34 flows through the path of the gate line G3 thin film transistor T1b ⁇ gate line G4.
  • the output state of the six stages of the Y shift register 2 is set to “0000 10” by performing the shift operation of the Y shift register 2, a high-level signal is output from the three-state buffer 65 and the other three states are output. A single-level signal is output from the buffer.
  • the current i56 flows through the path of the gate line G5 ⁇ the thin film transistor Tlc ⁇ the gate line G6. In this way, a current is sequentially passed between a pair of gate lines that are each turned on.
  • the current values of the currents i 12, i 34 and i 56 are sequentially measured.
  • the power supply current of the entire electro-optical device substrate including the power supply current of each three-state buffer is measured by an ammeter, and the output state of the six stages of the Y shift register 2 is set to “ It can be implemented by finding the difference from the power supply current when the value is 000000 ".
  • a pad for current measurement is formed on the output terminals of the 3-state buffers 6 1 to 66, and a probe is applied to that pad to calculate the voltage between the two pads, that is, the voltage drop between the two gate lines.
  • i is the current value of the current flowing through the pair of gate lines
  • RL is the resistance value of each gate line.
  • the measured voltage is represented by i (RB + 2RL).
  • RB is a resistance value at a defective portion such as a wiring constricted portion.
  • the difference between these voltages ie, 2 iRL— i (RB + 2RL) Ask. Then, by comparing this value with a predetermined value, it is determined whether or not the gate line has a disconnection or a wiring constriction.
  • the wiring inspection method shown in the above-described conventional technique that is, a method in which all the gate lines are connected to form one wiring and the potential difference at both ends of the wiring is measured, the number of wirings is large. In such a case, there is a problem that it is difficult to detect a defect.
  • the voltage drop of the two conductive gate lines is determined, so that even if there are many wirings, it is possible to reliably detect defects in each wiring. There is an advantage that can be.
  • the presence or absence of disconnection in each gate line is determined (step ST10). That is, for example, if the measured current value exceeds a predetermined value, it is determined that there is no disconnection between the gate lines, and if it is below the predetermined value, it is determined that there is a disconnection in any of the gate lines. judge.
  • the predetermined value is a value obtained in advance based on a result of an experiment or the like.
  • a solid arrow indicates that a current exceeding the predetermined value is flowing.
  • a white arrow indicates that a current flowing below the predetermined value or a current does not flow at all.
  • the current i34 is lower than the predetermined value, it can be determined at this stage that one or both of the gate lines G3 and G4 has a defect such as a disconnection or a wiring constriction.
  • the current i56 is also lower than the predetermined value, it can be determined that one or both of the gate lines G5 and G6 are disconnected.
  • a signal for turning on each thin film transistor is input from a test terminal to each gate of the second left transistor row (T 2 a, T 2 b). Meanwhile, the first left transistor column (T la, T lb, T ic), the first right transistor column (T 3a, T 3b, T 3c) and the second right transistor column (T 4a , T 4 b) are turned off.
  • the output section of each of the three-state buffers 51 to 56 in the buffer stage 3 is set to a high impedance state.
  • the current values of the currents i23 and i45 are measured. This measurement can be performed by the same method as described in the first gate disconnection inspection process. Next, this measurement result is compared with the above-mentioned predetermined value. As a result, if the measured current value exceeds a predetermined value, it is determined that there is no disconnection between the gate lines. On the other hand, if the measured current value is lower than the predetermined value, it is determined that one or both of the pair of gate lines has a disconnection. That is, in the example shown in FIG. 3 (b), since the currents i23 and i45 are both smaller than the predetermined values, the gate line G2 It is possible to determine that one or both of G3 and G3 and one or both of the gate lines G4 and G5 may be disconnected.
  • step ST10, ST10 if any of the gate lines is determined to be defective, the electro-optical device substrate is determined to be defective, and the inspection is terminated (step ST10, ST10). ST 3 and ST 4).
  • the electro-optical device substrate is determined to be non-defective (steps ST11 and ST17).
  • step ST1 it is determined that the function of Y shift register 1 is defective. Therefore, when the electro-optical device substrate S1 is actually used for the electro-optical device, each gate line is driven by the Y shift register 2 (step ST12). In this case, each of the three-state buffers 51 to 56 constituting the three-state buffer group 5 on the side of the malfunctioning Y shift register 1 is set to a high impedance state.
  • step ST 9 based on the results of the above-described inspection (step ST 9), by checking the wiring forming process and the like near the gate lines G 3 to G 6, the cause of the disconnection can be tracked or estimated. Become. Therefore, it is possible to take measures to prevent recurrence such as disconnection of the gate line. Further, since the presence or absence of a break in the gate line can be reliably detected in a short time, the substrate for an electro-optical device having a defect such as a break is Supply to the assembly line of the optical device can be reliably avoided. By the way, if it is determined in step ST 2 in FIG. 2 that some operation failure has occurred in the Y shift register 2, a series of inspection processes in step ST 9 above are performed using the Y shift register 1.
  • Step ST 13 That is, first, a single-level signal DRV-R is supplied to each of the three-state buffers 61 to 66 in the sofa stage 4, and the output section of each of the three-state buffers 61 to 66 is set to a high impedance state. . Then, in the first data line disconnection inspection process, each thin film transistor is turned on for each gate of the first right transistor row (T3a, T3b, T3c). The signal is supplied from the test terminal. Meanwhile, the first left transistor column (T1a, T1b, T1c) N the second left transistor column (T2a, T2b), and the second right transistor column (T4a , T 4 b) are off. As a result, at the right end of each gate line, conduction is established between the gate lines G1 and G2, between the gate lines G3 and G4, and between the gate lines G5 and G6. Becomes
  • the Y shift register 1 is operated, and a current is caused to flow through the pair of gate lines that are turned on. Then, by measuring this current value and comparing the measured current value with the above-mentioned predetermined value, it is determined whether or not each gate line is disconnected.
  • a signal for turning on each thin film transistor is supplied from the test terminal to each gate of the second right transistor row (T4a, T4b).
  • the first left transistor row (T1a, T1b, Tic), the second left transistor row (T2a, T2b), and the first right transistor row (T3a , T 3b and T 3c) are turned off.
  • conduction is established between the gate lines G2 and G3 and between the gate lines G4 and G5 near the right end of each gate line.
  • the Y shift register 1 is operated to supply a current to a pair of conductive gate lines.
  • step ST14 by comparing the current value with a predetermined value, it is determined whether or not each gate line is disconnected.
  • step ST2 it is determined that Y shift register 2 is defective. Therefore, as a result of the above inspection, it was determined that there was no defect in any wiring In this case, the gate line of the electro-optical device substrate is driven by the Y shift register 1 (step ST16).
  • step ST2 in FIG. 2 determines whether both Y shift resisters 1 and 2 are non-defective.
  • step ST9 the same process as the series of inspection processes in step ST9 described above is performed. This is performed using one or both of 1 and 2 (step ST5).
  • step ST5 the gate line of the electro-optical device substrate is driven by one or both of the Y shift registers 1 and 2 (step ST). 8).
  • one of the left and right Y-shift registers and the buffer stage is damaged due to electrostatic breakdown or malfunctions due to a pattern failure or the like. Even in this case, a disconnection inspection can be performed if one of the shift register evening buffer stages is in a normal operating state.
  • each of the three-state buffers in the buffer stage can be independently set to a high-impedance state, even if one of the shift registers is malfunctioning, the malfunctioning shift register is a group of three-state buffers on the evening side. By setting the switch to the high impedance state, driving as before becomes possible. Therefore, the yield of the electro-optical device can be improved.
  • a description will be given of a procedure for inspecting the defects on the data lines D1 to D6.
  • the inspection of the data lines D1 to D6 is performed in principle by the same procedure as the inspection of the gate line.
  • the disconnection inspection of the data lines D1 to D6 will be described separately for the first data line disconnection inspection process and the second data line disconnection inspection process.
  • a signal for turning on each thin film transistor is supplied from a test terminal to each gate of the first transistor row (T7a, T7b, T7c).
  • the second transistor row (T8a, T8b, T8c) is turned off.
  • the data lines D1 and D2, the data lines D3 and D4, and the data lines D5 and D6 are conducted at one end of each data line. It will be.
  • the H level voltage is applied to the overnight signal line SRC2, and the L level voltage is applied to the data signal line SRC1.
  • a current is sequentially passed to each of the conductive gate lines.
  • the output state of the six stages of the X shift register 7 becomes “1 10000”, the data line D 1 and the data signal line SRC 2 are turned on, and the data line D 2 and the data signal line SRC 1 are turned on. Becomes conductive.
  • the current i12 flows through the path of the data line D1 ⁇ the thin film transistor T7a ⁇ the gate line D2.
  • the X shift register 7 is operated, and the output state of the six stages of the X shift register 7 is set to "001 100".
  • the data line D3 and the data signal line SRC2 conduct, and the data line D4 and the data signal line SRC1 conduct.
  • a signal for turning on each thin film transistor is supplied from a test terminal to each gate of the second transistor row (T8a, T8b).
  • the first transistor rows (T7a, T7b, T7c) are turned off.
  • conduction is established between the data lines D2 and D3 and between the data lines D4 and D5 at one lower end of each data line.
  • the thin film transistor T5a connected to the data line D2 and the thin film transistor T5b connected to the data line D3 are turned on using the X shift register 7. As a result, the current i 2 between the de-night line D 2 and D 3 3 can be shed.
  • the judgment in the first disconnection inspection process and the second disconnection inspection process and the final judgment taking into account the judgment results of both inspection processes are automatically performed by a micro computer or the like. You can also.
  • the inspection result of the disconnection inspection may be stored in a storage device such as a hard disk, or the result may be printed out by a printer or the like.
  • the results of the disconnection can be used as data for studying the causes of the disconnection.
  • the case where six gate lines and six data lines are provided respectively for simplification is described.
  • an actual electro-optical device for example, a device having 480 gate lines and 3 lines of 64 ⁇ X (corresponding to each color of RGB) is provided. It is known that there are provided 0 2 4 gate lines and 1 280 0 X 3 data lines. Even in the electro-optical device having such a configuration, it is needless to say that disconnection inspection of each gate line and data line can be performed by the above-described procedure.
  • FIG. 4A is a plan view showing the configuration of the electro-optical device
  • FIG. 4B is a cross-sectional view taken along line AA in FIG. 4A.
  • the electro-optical device 100 is an electro-optical device according to the above embodiment.
  • the electro-optical device substrate S 1 and the opposing substrate 102 are bonded to each other with a certain gap kept by a sealant 104.
  • a counter electrode 108 and the like are formed on a surface of the counter substrate 102 facing the electro-optical device substrate S1.
  • a liquid crystal 105 as an electro-optical material is sandwiched between the two substrates.
  • the seal material 104 actually has a notch.
  • the notched portion and the sealing material are omitted.
  • each pixel electrode 118 is arranged in a matrix corresponding to the intersection of each gate line and data line. Further, a plurality of connection terminals are formed in a region 107 in FIG. 4 (a). One end of each connection terminal is connected to the Y shift registers 1 and 2 and the X shift register 7 described above. On the other hand, the other end of each connection terminal is connected to an output terminal of an external device. Thus, a signal and power from an external device are supplied to each unit of the electro-optical device 100. Modified example>
  • the electro-optical device substrate S1 has a configuration in which Y shift registers 1 and 2 are connected to both ends of a plurality of gate lines, respectively, and a thin film transistor is provided between all adjacent gate lines. .
  • the configuration of the electro-optical device is not limited to this.
  • a substrate S3 for an electro-optical device according to a modified example of the present invention and an inspection method thereof will be described with reference to FIG.
  • the electro-optical device substrate S3 includes a plurality of gate lines G1 to G6 and a Y shift register 1.
  • FIG. 5 for convenience, it goes without saying that more gate lines are provided in an actual electro-optical device.
  • FIG. 5 for convenience, only the gate lines G1 to G6 and the Y shift register 1 are shown, but actually, As in the first embodiment, a plurality of data lines and an X shift register are provided. As shown in FIG. 5, one end of each gate line is connected to the Y shift register 1 respectively.
  • a plurality of switching elements are connected to one end of each of the gate lines G1 to G6 opposite to one end connected to the Y shift register 1.
  • Each switching element is, for example, a thin film transistor for switching connection and disconnection between two connected gate lines.
  • a thin film transistor T12 is provided between the gate lines G1 and G2
  • a thin film transistor T34 is provided between the gate lines G3 and G4
  • a thin film transistor T34 is provided between the gate lines G4 and G5.
  • a thin film transistor T45 is provided for each. That is, as shown in FIG. 5, the odd-numbered gate lines Gl, G3, and G5 counted from the top, and the even-numbered gate lines adjacent to these gate lines on one side (the lower side in FIG. 5).
  • a thin-film transistor is provided between the gate lines G2, G4, and G6.
  • the gates of the thin film transistors T12, T34 and # 56 are connected to test terminals provided on the substrate, respectively, and are turned on and off in accordance with signals supplied from the test terminals.
  • the inspection for the presence / absence of the disconnection of the gate line is performed in the following procedure.
  • a predetermined voltage is applied to the gates of the thin film transistors # 12, # 34 and # 56 to turn on the respective thin film transistors.
  • conduction is established between the gate lines G1 and G2, between the gate lines G3 and G4, and between the gate lines G5 and G6 near the right end of each gate line.
  • 1-bit data "1" is sequentially shifted by the shift register 1 so that a current is sequentially passed to each of the gate lines that are turned on.
  • the output state of the 6 stages of Shift Register 1 is set to "100000".
  • a gate line having a defect cannot be specified to one as in the above embodiment. However, it can be determined that one of the pair of gate lines is defective. Further, since there is no need to perform the step corresponding to the second gate line disconnection inspection process in the above-described embodiment (that is, the step of switching the mutually conducting gate lines to another gate line and performing the inspection), the second embodiment is compared with the above-described embodiment. The advantage is that the inspection can be performed in a short time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

明 細 書
電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用 基板の検査方法 技術分野
本発明は、 電気光学装置用基板およびアクティブマトリクス基板ならびに電気 光学装置用基板の検査方法に関する。 技術背景
従来より、 一対の基板の間隙に液晶を挟持してなる液晶表示装置が知られてい る。 このような液晶表示装置として、 一対の基板のうちの一方にアクティブマト リクス基板を用いたものが実用化されている。 このアクティブマトリクス基板は、 ガラス基板等の上面に、 複数のデータ線と、 各デ一夕線と直交する複数のゲート 線とが形成されている。 そして、 各データ線とゲート線との交差に対応して画素 電極が形成されている。 各画素電極は、 薄膜トランジスタ (Thin Fi lm Transist or) を介して各デ一夕線およびゲート線に接続されている。
ここで、 ゲート線およびデータ線は、 各々表示画素の数に応じた本数だけ形成 される。 例えば、 カラー表示が可能な液晶表示装置にあっては、 4 8 0本のゲー ト線と 6 4 0 X 3本 (R G B各色に対応) のデータ線が備えたものや、 1 0 2 4 本のゲート線と 1 2 8 0 X 3本のデータ線を備えたものが知られている。 このよ うに、 アクティブマトリクス基板には、 膨大な数の配線を形成する必要があるが、 各データ線およびゲート線には断線や配線狭窄部 (配線が他の部分よりも狭くな つている部分) 等の欠陥があってはならない。
しかしながら、 アクティブマトリクス基板の各種製造工程における種々の要因 から、 配線の欠陥がある割合で発生してしまうのは避けられないのが現状である。 このため、 ゲート線ゃデ一夕線の欠陥を有するァクティブマトリクス基板を確実 に見つけ出し、 また、 同一要因に基づく断線等の欠陥の再発を防止すべく断線箇 所を正確に把握したいという要望がある。 かかる要望に応えるための断線検査方法が、 実開昭 6 3 - 7 0 5 9 6号公報に 開示されている。
この断線検査方法では、 まず、 基板上にストライプ状に形成された複数のゲ一 ト線について、 1本目のゲート線と 2本目のゲート線の左端部同士、 2本目のゲ —ト線と 3本目のゲート線の右端部同士、 3本目のゲート線と 4本目のゲート線 の左端部同士、 4本目のゲート線と 5本目のゲート線の右端部同士、 ···、 という 具合に、 隣接するゲート線 (またはデータ線) の端部同士を接続する。 このよう にすることにより、 各ゲート線を直列に接続してなる 1本の配線が形成される。 そして、 例えば、 この配線に所定の電流が流れるか否かを調べることにより、 レ、 ずれかのゲート線に欠陥があるか否かを判定する。
しかしながら、 この断線検査方法では、 ゲート線のいずれかが断線しているか 否かを検査することはできるが、 具体的にどのゲート線に欠陥があるのかを突き 止めることはできない。 従って、 この検査方法を用いた場合、 ゲート線の断線箇 所の位置を判定して、 欠陥を生じさせた要因等を追跡したり、 類推することがで きない。 このため、 断線の再発防止に向けた有効な対策を講じることができない という問題がある。
また、 上記断線検査方法においては、 直列に接続した配線に一定の電流 iを流 し、 その両端部における電位差を測定することにより欠陥の有無を判断すること も考えられる。 具体的には、 まず、 いずれの配線にも欠陥が存在しない場合の電 圧を予め測定しておく。 この電圧は、 配線 (例えばゲート線) の一本あたりの抵 抗値を R L、 配線の総本数 (例えばゲート線の総本数) を Nとすると、 i N R L で表される。 次に、 検査対象たる配線の両端部における電位差を測定する。 ここ で、 いずれかの配線に欠陥が存在した場合、 測定される電圧は i ( R B + N R L ) で表される。 R Bは配線狭窄部等の欠陥箇所における抵抗値である。 そして、 こ れらの電圧の差、 すなわち、 i N R L— i ( R B + N R L ) を求める。 そして、 この結果検出された電圧値が所定値よりも小さい場合には、 いずれかの配線に断 線があると判定するのである。
しかしながら、 この手法を採用した場合、 N R L》R Bとなっているときには、 上述した式から求められる電圧は = 0となってしまうため、 欠陥の検出をするこ とができなくなってしまう。 つまり、 上述した方法では、 配線数が多い場合 (す なわち抵抗 N R Lが大きい場合) や配線が細くなつているだけで完全には断線し ていないような場合 (すなわち、 配線の一部に狭窄部がある状態で抵抗 R Bが比 較的小さい場合) には、 欠陥の検出が困難になってしまうという問題があった。 そこで、 上記のような問題を解消すべく、 以下に示す方法によって断線や配線 狭窄部を検出する方法が提案されている。 この方法について、 図 6を参照して説 明する。図 6に示すアクティブマトリクス基板 S 2において、例えばゲート線(G 1〜G 6 ) の左端側にゲート電極駆動回路としての Yシフ トレジスタ 3 1および バッファステージ 3 3が設けられており、 右端側には Yシフ トレジスタ 3 2およ びバッファステージ 3 4が設けられている。
この検査方法では、 まず、 Yシフ トレジスタ 3 2側のバッファステージ 3 4の 最終段の出力レベルをすベてローレベルとしたうえで、 Yシフトレジス夕 3 1に 選択パルスを入力する。 具体的には、 Yシフ トレジスタ 3 1側のバッファステー ジ 3 3の最終段のィンバ一夕の出力信号を順次排他的に口一レベルからハイレべ ルに切換える。 この結果、 ゲート線 G l、 G 2、 ···、 G 6には、 順次、 電流 i l, i 2 , · · · i 6が流れることとなる。 これらの各電流値を、 バッファステージ 3 4の近傍において測定することにより、 ゲート線の一本一本について断線の有 無を検査していくのである。
ここで、 電流 i l , i 2, · · · i 6の電流値が所定値以上であれば、 そのゲ ート線には断線はないと判断することができる。 これに対し、 測定された電流値 が所定値よりも低い場合には、 そのゲート線に何らかの欠陥があるものと判断す ることができる。
ところで、 Yシフ トレジスタ 3 1および 3 2等を、 最高プロセス温度が 4 0 0 〜6 0 0 °C程度の低温プロセスで作成したポリシリコンを用いて形成した場合、 その Yシフ トレジスタ 3 1や 3 2が静電破壊され機能不全となる危険性が高いこ とが分かっている。 さらに、 パーティクル等の影響によってパターン不良が生じ、 これにより Yシフ トレジスタ 3 1および 3 2に機能不全が生じてしまうこともあ る o
従って、 例えば Yシフ トレジスタ 3 1や 3 2の少なくとも一方に不良が生じ、 バッファステージ 3 3および 3 4のすべてがハイレベルに固定されている場合に は、 上記の断線検査方法でゲート線 (G 1〜G 6 ) を順次選択して電流を流すこ とができない。 従って、 上述した断線検査方法では、 断線検査作業を常に安定し て行なうことができないという危惧があった。
さらに、 上述した断線検査方法においては、 膨大な本数の配線の各々を順次選 択し、 断線の有無を検出しなければならない。 従って、 検査に要する時間が長く なってしまうという問題もある。 発明の開示
本発明は、 上述した事情に鑑みてなされたものであり、 迅速かつ確実に欠陥箇 所を特定でき、 かつ、 常に安定して欠陥検査を行うことができる電気光学装置用 基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法を 提供することを目的している。
上記目的を達成するため、 この発明は、 複数の配線と、 複数のスイッチング素 子と、 通電手段とを具備することを特徴とする電気光学装置用基板を提供するも のである。 ここで、 複数のスイッチング素子の各々は、 隣接する上記各配線の間 に介挿されている。 また複数のスイッチング素子の各々は、 第 1グループまたは 第 2グループのいずれかに属し、 隣合うスィツチング素子は異なるグループに属 し、 前記各グループ単位で当該グループに属するスィツチング素子のオンオフ切 換えが可能である。 また、 上記通電手段は、 複数のスイッチング素子を介して直 列接続される 2本の配線からなる複数の配線対に電流を流し、 または電圧を印加 する。
また、 本発明は、 上述した電気光学装置用基板の検査方法を提供するものであ る。 この検査方法は、 複数の配線と、 各々隣接する前記各配線の間に介挿された 複数のスィツチング素子とを有する電気光学装置用基板の検査方法であって、 隣 接するスィツチング素子が異なるグループに属するように、 前記複数のスィツチ ング素子を第 1のグループおよび第 2のグループに分け、 前記第 1グループに属 するスィツチング素子をオンにするとともに、 当該スィツチング素子を介して直 列接続される 2本の配線からなる複数の配線対に電流を流し、 または電圧を印加 することにより、 当該配線対における欠陥の有無を判定する第 1の配線検査過程 と、 前記第 2グループに属するスイッチング素子をオンにするとともに、 当該ス ィツチング素子を介して直列接続される 2本の配線からなる複数の配線対に電流 を流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判 定する第 2の配線検査過程と、 前記第 1の配線検査過程の判定結果と前記第 2の 配線検査過程の判定結果とに基づいて、 欠陥を有する配線を判定する欠陥判定過 程とを有することを特徴としている。
かかる電気光学装置用基板の検査方法によれば、 隣接する 2本の配線からなる 配線対における欠陥の有無を判定することができるから、 各配線の欠陥の有無を 高速に検出することができる。 また、 第 1グループに属するスイッチング素子に よって直列接続された 2本の配線からなる配線対における欠陥の有無と、 第 2グ ループに属するスィツチング素子によって直列接続された 2本の配線からなる配 線対における欠陥の有無とを判定することができるので、 各判定結果に基づいて、 欠陥を有する配線を比較的詳細に特定することができる。
また、 この発明は、 各々第 1端部および第 2端部を有する複数の配線と、 各々 隣接する前記各配線の間の前記第 1端部近傍に介挿された複数の第 1スィッチン グ素子であって、 各々第 1グループまたは第 2グループのいずれかに属し、 隣合 ぅスィツチング素子は異なるグループに属し、 前記各グル一プ単位で当該グルー プに属するスィツチング素子のオンオフ切換えが可能な複数の第 1スィツチング 素子と、 各々隣接する前記各配線の間の前記第 2端部近傍に介挿された複数の第 2スィツチング素子であって、 各々第 3グループまたは第 4グループのいずれか に属し、 隣合うスイッチング素子は異なるグループに属し、 前記各グループ単位 で当該グループに属するスィツチング素子のオンオフ切換えが可能な複数の第 2 スィツチング素子と、 前記複数の第 1スィツチング素子を介して直列接続される 2本の配線からなる複数の配線対に電流を流し、 または電圧を印加する第 1通電 手段と、 前記複数の第 2スィツチング素子を介して直列接続される 2本の配線か らなる複数の配線対に電流を流し、 または電圧を印加する第 2通電手段とを具備 することを特徴とする電気光学装置用基板を提供するものである。
また、 本発明は、 この電気光学装置用基板の検査方法を提供するものである。 この検査方法は、 隣接する第 1スイッチング素子が異なるグループに属するよう に、 前記複数の第 1スィツチング素子を第 1のグループおよび第 2のグループに 分け、 第 1過程と第 2過程のうちの一方を実行する検査過程を有している。 第 1 過程は、 前記第 1グループに属するスイッチング素子をオンにするとともに、 当 該スィツチング素子を介して直列接続される 2本の配線からなる複数の配線対に 前記第 2通電手段を用いて電流を流し、 または電圧を印加することにより、 当該 配線対における欠陥の有無を判定する第 1の配線検査過程と、 前記第 2グループ に属するスィツチング素子をオンにするとともに、 当該スィツチング素子を介し て直列接続される 2本の配線からなる複数の配線対に前記第 2通電手段を用いて 電流を流し、 または電圧を印加することにより、 当該配線対における欠陥の有無 を判定する第 2の配線検査過程とからなる。 また、 第 2過程は、 前記第 3グルー プに属するスィツチング素子をオンにするとともに、 当該スィツチング素子を介 して直列接続される 2本の配線からなる複数の配線対に前記第 1通電手段を用い て電流を流し、 または電圧を印加することにより、 当該配線対における欠陥の有 無を判定する第 1の配線検査過程と、 前記第 4グループに属するスィツチング素 子をオンにするとともに、 当該スイッチング素子を介して直列接続される 2本の 配線からなる複数の配線対に前記第 1通電手段を用いて電流を流し、 または電圧 を印加することにより、 当該配線対における欠陥の有無を判定する第 2の配線検 査過程とからなる。 また、 この検査方法は、 前記第 1配線検査過程の判定結果と、 前記第 2配線検査過程の判定結果とに基づいて、 欠陥を有する配線を判定する欠 陥判定過程を有している。
かかる電気光学装置用基板の検査方法によれば、 第 1通電手段および第 2通電 手段のいずれか一方の機能が不良であっても、 他方を用いて検査を行うことがで きるから、 常に安定した検査を行うことができるという利点がある。 また、 上記電気光学装置用基板においては、 前記第 1通電手段と第 2通電手段 の各々は、 前記複数の配線の駆動手段として使用可能な回路としてもよい。 すな わち、 各通電手段を、 各配線の駆動を指令するデータを順次シフ トするシフ トレ ジス夕と、 各々前記シフ トレジス夕の各ステージに対応した複数の 3ステートバ ッファであって、 各々の出力端が前記各配線の端部と接続された複数の 3ステ一 トバッファとを含んだ構成としてもよい。 こうすれば、 配線検査用の回路を別途 設ける必要がなくなるため、 製造コストを低減することができる。
また、 本発明は、 複数の第 1配線の各々と複数の第 2配線の各々とを交互に配 列してなる複数の配線と、 前記複数の第 1配線の各々と、 当該各第 1配線と一方 の側において隣接する各第 2配線との間に介挿された複数のスィツチング素子と、 前記複数のスィツチング素子の各々を介して直列接続される 2本の配線からなる 複数の配線対に電流を流し、 または電圧を印加する通電手段とを具備することを 特徴とする電気光学装置用基板を提供するものである。
さらに、 本発明は、 この電気光学装置用基板の検査方法を提供するものである。 この検査方法は、 前記複数のスイッチング素子をオンにするとともに、 当該スィ ツチング素子を介して直列接続される 2本の配線からなる複数の配線対に電流を 流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判定 する配線検査過程を有することを特徴としている。
かかる電気光学装置用基板の検査方法によれば、 相互に直列接続される 2本の 配線からなる複数の配線対のいずれかに欠陥があることを判定することができる ので、 迅速かつ詳細に配線の検査を行うことができるという利点がある。 図面の簡単な説明
図 1は、 この発明の一実施形態である電気光学装置用基板の構成を示す図であ る α
図 2は、 同実施形態である電気光学装置用基板の検査手順を示すフローチヤ一 トである。
図 3は、 同実施形態である電気光学装置用基板の検査方法を示す図である。 図 4 ( a ) は、 同実施形態である電気光学装置用基板を用いた電気光学装置の 構成を示す平面図であり、 (b ) は (a ) における A— A, 線の断面図である。 図 5は、 この発明の変形例である電気光学装置用基板の構成を示す図である。 図 6は、 従来の検査方法を適用した電気光学装置用基板の一例を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施形態について図面を参照して説明する。
ぐ電気光学装置用基板の構成 >
図 1は、 本発明に係る電気光学装置用基板 S 1の構成を示す図である。 この電 気光学装置用基板 S 1には、 複数本のゲート線が水平方向に延在して形成され、 複数本のデータ線が垂直方向に延在して形成されている。 なお、 図 1においては、 便宜上、 6本のゲート線 G 1〜G 6と、 6本のデータ線 D 1〜D 6とが形成され た電気光学装置用基板 S 1を示している。 ただし、 実際の電気光学装置では、 ゲ ート線が 4 8 0本で、 データ線が 6 4 0 X 3本 (R G B各色に対応) 、 または、 ゲート線が 1 0 2 4本で、 データ線が 1 2 8 0 X 3本といった本数で形成される。 各ゲート線 G 1〜G 6とデータ線 D 1〜D 6とが交差する部分には、 それぞれ 薄膜トランジスタ (T F T ) が形成されている。 各薄膜トランジスタのゲートは ゲート線に接続されている。 各薄膜トランジス夕のソースはデータ線に接続され ている。 また、 各薄膜トランジスタのドレインは画素電極に接続されている。 こ のような構成において、 各薄膜トランジスタは、 ゲート線に供給される電圧に応 じてオンオフ制御される。 そして、 各薄膜トランジスタががオン状態となってい る間に、 データ線に印加された電圧が、 各画素電極に供給されるようになってい る。
この実施形態においては、 上記で F Tはポリシリコン層をチャネル層とするい わゆるポリシリコン T F Tで構成されており、 周辺回路を構成するトランジスタ (スイッチング素子) とともに同一プロセスにより、 同時に形成される。
隣合う各ゲート線 G 1〜G 6の間には、 その両端部近傍に、 複数のスィ ッチン グ素子が設けられている。 各スイッチング素子は、 相互に隣接する各ゲート線の 間の導通および切断を切換えるためのものである。 これらのスィツチング素子は、 例えば薄膜トランジスタ (TFT) で形成されている。 なお、 以下では、 ゲート 線 G 1と G2との間、 ゲート線 G3と G4との間、 およびゲート線 G 5と G 6と の間に設けられた各薄膜トランジスタのうち、 各ゲート線の左側の端部近傍に設 けられた薄膜トランジスタ T 1 a、 T 1 bおよび T 1 cを第 1の左側トランジス 夕列 (T l a、 T l b、 T i c) と総称し、 各ゲート線の右側の端部近傍に設け られた薄膜トランジスタ T 3 a、 T3 bおよび T3 cを第 1の右側トランジスタ 列 (T3a、 T3 b、 T 3 c) と総称する。 一方、 ゲート線 G 2と G 3との間、 およびゲート線 G 4と G 5との間に設けられた各薄膜トランジスタのうち、 各ゲ —ト線の左側の端部近傍に設けられた薄膜トランジスタ T 2 aおよび T 2 bを第 2の左側トランジスタ列 (T 2 a、 T 2 b) と総称し、 各ゲート線の右側の端部 近傍に設けられた薄膜トランジスタ T4 aおよび T4 bを第 2の右側トランジス 夕列 (T 4 a、 T 4 b) と総称する。
第 1の左側トランジスタ列 (T 1 a、 T 1 b、 T i c) および第 2の左側トラ ンジス夕列 (T2 a、 T 2 b) の各ゲートは、 基板上に設けられたテスト端子に 接続されている。 そして、 これらのトランジスタ列を構成する薄膜トランジスタ は、 このテスト端子から入力される信号に応じて、 オンオフが切換えられるよう になっている。 具体的には、 各トランジスタ列単位で、 当該トランジスタ列に厲 する薄膜トランジスタのオンオフが切換えられるようになっている。
同様に、 第 1の右側トランジスタ列 (T 3 a、 T 3 b、 T 3 c) および第 2の 右側トランジスタ列 (T4 a、 T 4 b) の各ゲートも、 基板上に設けられたテス ト端子に接続されている。 そして、 これらのトランジスタ列を構成する薄膜トラ ンジス夕は、 このテスト端子から入力される信号に応じて、 オンオフが切換えら れるようになっている。 具体的には、 各トランジスタ列単位で、 当該トランジス 夕列に属する薄膜トランジス夕のオンオフが切換えられる。
また、 各ゲート線 G 1〜G 6の左側の一端には、 バッファステージ 3を介して Yシフ トレジスタ 1が接続されている。 一方、 各ゲート線 G 1〜G 6の右側の一端には、 バッファステージ 4を介して Yシフ トレジス夕 2が接続されている。 上記バッファステージ 3の最終段には 3ステートバッファ群 5が形成されてい る。 3ステートバッファ群 5を構成する各 3ステートバッファ 5 1〜5 6には、 図示しない上位装置から信号 DRV— Lが供給される。 また、 バッファステージ 4の最終段には 3ステートバッファ群 6が形成されている。 この 3ステートバッ ファ群 6を構成する各 3ステートバッファ 6 1〜6 6には、 図示しない上位装置 から信号 DRV— Rが供給される。 上記 3ステートバッファ群 5および 3ステ一 トバッファ群 6を構成する各 3ステートバッファは、 上位装置から供給される信 号 D R V— Lまたは D R V— Rがハイレベルの時は、 前段のィンバ一夕の出力信 号をレベル反転してゲート線に出力する。 また、 上位装置から供給される信号 D RV— Lまたは DRV— Rが口一レベルの時は、 各 3ステートバッファの出力部 は、 ハイインピーダンス状態となる。 なお、 上述した上位装置とは、 例えば、 基 板上に形成されたテスト端子を介して、 各 3ステートバッファに対して信号 D R ¥— または011¥— 1 を供給可能なテスト装置である。
一方、 デ一夕線 D l、 D 3および D 5の一端 (図 1においては上側の一端) は、 薄膜トランジスタ T 6 a、 T 6 bおよび T 6 cを介してデ一夕入力線 SRC 2に 接続されている。 また、 デ一夕線 D 2、 D 4および D 6の一端 (図 1においては 上側の一端) は、 薄膜トランジス夕 T 5 a、 T 5 bおよび T 5 cを介してデータ 入力線 SRC 1に接続されている。 これらの薄膜トランジスタのゲートは、 Xシ フ トレジスタ 7に接続されている。 各薄膜トランジス夕は、 Xシフ トレジスタ Ί から供給される信号に応じてオンオフ制御される。 そして、 これにより、 データ 線 D 1、 D 3および D 5とデ一夕入力線 SRC 2との間の導通または切断が切換 えられる一方、 デ一夕線 D 2、 D 4および D 6とデータ入力線 SRC 1との間の 導通または切断が切換えられるようになつている。 つまり、 図示しない上位装置 からデ一夕入力線 SRC 1および SRC 2に供給される電圧を、 データ線 D 1〜 D 6に印加することができる。
また、 データ線 D 1〜D 6の他端側 (図 1上では下端側) には、 隣接する各デ —夕線の間の導通 ·切断を切換えるための薄膜トランジスタが設けられている。 以下では、 データ線 D 1と D 2との間に設けられた薄膜トランジスタ T 7 a、 デ 一夕線 D 3と D 4との間に設けられた薄膜トランジスタ T 7 b、 およびデータ線 D 5と D 6との間に設けられた薄膜トランジスタ T 7 cを第 1のトランジスタ列 (T7 a、 T7 b、 T 7 c) と総称する。 一方、 データ線 D 2と D 3との間に設 けられた薄膜トランジスタ T 8 a、 およびデータ線 D 4と D 5との間に設けられ た薄膜トランジスタ T 8 bを第 2のトランジスタ列 (T8a、 T 8 b) と総称す o
第 1のトランジスタ列 (T7 a、 T 7 b、 T 7 c ) および第 2のトランジスタ 列 (T8 a、 T 8 b) の各ゲートは、 基板上に設けられたテス ト端子に接続され ている。 そして、 各トランジスタ列を構成する薄膜トランジスタは、 このテスト 端子から入力される信号に応じてオンオフが切換えられるようになつている。 具 体的には、 各トランジスタ列単位で、 当該トランジスタ列に属する薄膜トランジ ス夕のオンオフが切換えられる。
以上が本発明に係る電気光学装置用基板の構成である。 <電気光学装置用基板の検査手順 >
次に、 図 2に示すフローチャートならびに図 3 (a) および (b) を参照して、 ゲート線 G 1〜G 6の欠陥の有無および断線箇所を判定する手順を説明する。 まず、 Yシフ トレジスタ 1または 2の機能を検査し (ステップ S T 1 ) 、 各 Y シフ トレジスタの機能の良否を判定する (ステップ ST 2) 。 この Yシフ トレジ スタの検査は、 例えば以下の手順によって行われる。 まず、 基板上に設けられた テスト端子から Yシフ トレジス夕 1のデータ入力端子に何らかのデータを入力し、 Yシフ トレジス夕 1によりこのデータをシフ トさせる。 そして、 Yシフ トレジス 夕 1の最終ステージから出力されるデータを、 他のテスト端子を介して検出して 調査することにより、 Yシフ トレジスタ 1の機能の良否を判定する。 同様の検査 を Yシフ トレジス夕 2についても行い、 各 Yシフトレジス夕の機能の良否を判定 する。
この結果、 Yシフ 卜レジスタ 1および 2がともに不良であると判定された場合、 この電気光学装置用基板 S 1は不良品であると判断できるから、 ゲート線 G 1〜 G 6等の欠陥の有無の検査を行うまでもなく、 直ちに検査を終了する (ステップ S T 3および S T 4) 。
一方、 ステップ ST 2において、 いずれか一方の Yシフ トレジスタ、 または両 方の Yシフ トレジスタが良品であると判定された場合には、 ゲート線 G 1〜G 6 の断線の有無の検査に移行する。 なお、 いずれか一方の Yシフ トレジス夕が不良 であると判定された場合であっても、 他方の Yシフ トレジスタを用いて画像を表 示することができる。 従って、 この時点においては当該電気光学装置用基板自体 は一応良品であるものとして以後の検査を行う。
ゲート線 G 1〜G 6の欠陥の有無の検査は、 第 1のゲート線断線検査過程と第 2のゲート線断線検査過程とに分けることができる。 以下では、 これらの各検査 過程毎に検査の内容を説明する。 なお、 ここでは、 上記ステップ S T 2において Yシフ トレジスタ 1が動作不良であると判断された場合を想定する (ステップ S T 9) 。
( 1 ) 第 1のゲート線断線検査過程
まず、 第 1の左側トランジスタ列 (T 1 a、 T 1 b、 T i c) の各ゲートに対 して、 各薄膜トランジスタをオン状態とする信号が、 基板上のテスト端子から入 力される。 一方、 第 2の左側トランジスタ列 ( T 2 a、 T 2 b) 、 第 1の右側ト ランジス夕列 (T 3 a、 T 3 b、 T 3 c) および第 2の右側トランジスタ列 (T 4 a、 T 4 b) はオフ状態としておく。 また、 Yシフ トレジスタ 1に接続された バッファステージ 3内の各 3ステートバッファ 5 1〜56に対して口一レベルの 信号 D R V— Lを供給し、 各 3ステートバッファ 5 1〜 56の出力部をハイィン ピーダンス状態とする。
この結果、 図 3 (a) に示すように、 各ゲート線の左端の端部において、 ゲー ト線 G 1と G 2との間、 ゲート線 G 3と G 4との間、 およびゲート線 G 5と G 6 との間が導通されることとなる。
次に、 Yシフ トレジス夕 2により、 1ビヅ トのデータ " 1" を順次シフトする ことにより、 各々導通された各ゲート線に対して、 順次電流を流す。 すなわち、 Yシフ トレジス夕 2の 6ステージの出力状態が " 1 00000 " となると、 3ス テ一トバッファ 6 1からはハイレベルの信号が、 他の 3ステ一トバッファからは 口一レベルの信号が出力される。 この結果、 ゲート線 G 1および G 2のいずれも が断線していない場合には、 ゲート線 G 1→薄膜トランジスタ T 1 a→ゲート線 G 2という経路を経て電流 i 1 2が流れる。 次に、 Yシフ トレジスタ 2をシフ ト 動作させ、 Yシフ トレジス夕 2の 6ステージの出力状態が "00 1 000" とな ると、 3ステートバッファ 63からはハイレベルの信号が、 他の 3ステートバヅ ファからは口一レベルの信号が出力される。 この結果、 ゲート線 G 3および G4 のいずれもが断線していない場合には、 ゲート線 G 3 薄膜トランジスタ T 1 b →ゲート線 G 4という経路を経て電流 i 34が流れる。 さらに、 Yシフトレジス' 夕 2をシフ ト動作させることにより Yシフ トレジス夕 2の 6ステージの出力状態 を " 0000 1 0 " とすると、 3ステートバッファ 65からはハイレベルの信号 が、 他の 3ステートバッファからは口一レベルの信号が出力される。 この結果、 ゲート線 G 5および G 6のいずれもが断線していない場合にはゲート線 G 5→薄 膜トランジスタ T l c→ゲート線 G 6という経路を経て電流 i 56が流れる。 こ のようにして、 各々導通された一対のゲート線の間に電流を順次流すのである。 一方、 この工程に並行して、 上記電流 i 1 2、 i 34および i 56の電流値を 順次測定する。 これらの各電流値の測定は、 例えば、 各 3ステートバッファの電 源電流を含む電気光学装置用基板全体の電源電流を電流計によって測定し、 Yシ フ トレジスタ 2の 6ステージの出力状態が "000000" であるときの電源電 流との差分を求めることにより実施することができる。
なお、 3ステートバッファ 6 1〜66の出力端子に電流測定用のパッドを形成し、 そ のパッドにプローブを当てて 2つのパッ ド間の電圧、 すなわち、 2本のゲート線の電圧 降下を求めてもよい。 具体的には、 以下の通りである。 まず、 導通された一対のゲート 線のいずれにも断線または配線狭窄部がない場合に検出される電圧は、 2 iRLとなる。 ここで、 iは、 一対のゲート線に流す電流の電流値であり、 RLは、 ゲート線の 1本あ たりの抵抗値である。 一方、 いずれかのゲート線に配線狭窄部が存在した場合、 測定さ れる電圧は i (RB+ 2RL) で表される。 R Bは配線狭窄部等の欠陥箇所における抵 抗値である。 そして、 これらの電圧の差、 すなわち、 2 iRL— i (RB + 2RL) を 求める。 そして、 この値を所定値と比較することによって、 ゲート線に断線または配線 狭窄部があるか否かを判定する。 ここで、 上述した従来の技術に示した配線検査方法、 すなわち、 すべてのゲート線を接続して 1本の配線を形成し、 当該配線の両端における 電位差を測定する方法においては、 配線数が多い場合には欠陥の検出が困難となるとい う問題があった。 これに対し、 本実施形態によれば、 導通された 2本のゲート線の電圧 降下を求めるようになっているので、 配線が多い場合であっても、 確実に各配線の欠陥 を検出することができるという利点がある。
なお、 以下では、 各ゲート線を流れる電流の電流値を求め、 この電流値に基づいて配 線の欠陥の有無を判定するものとして説明を進める。
さて、 こうして測定された各電流値と、 予め求められた所定値とを比較するこ とにより、 各ゲート線における断線の有無を判定する (ステップ S T 1 0 ) 。 す なわち、 例えば、 測定された電流値が所定値を超えていればそのゲート線間には 断線がないと判定し、 所定値を下回る場合にはいずれかのゲート線に断線がある ものと判定する。 なお、 上記所定値は、 実験等の結果に基づいて予め求められた 値である。
図 3 ( a ) に示す例においては、 実線の矢印が、 上記所定値を超えた電流が流 れていることを示している。 これに対し、 白抜きの矢印は、 上記所定値を下回る 電流が流れている力 または電流が全く流れていないことを示している。図 3 ( a ) に示す例においては、 電流 i 1 2のみが所定値を超えているので、 ゲート線 G 1 および G 2には断線がないと判定できる。 一方、 電流 i 3 4は所定値を下回るの で、 この段階では、 ゲート線 G 3および G 4の一方または両方に断線または配線 狭窄部等の欠陥があると判定できる。 同様に、 電流 i 5 6も所定値を下回るので、 ゲート線 G 5および G 6の一方または両方に断線があると判定できる。
ところで、 この時点では、 断線があると判定された 1対のゲート線 (ゲート線 G 3および G 4、 ならびにゲート線 G 5および G 6 ) のうちのいずれのゲート線 に断線が生じているのかを特定することはできない。 これを明らかにするために、 上述した手順の後、 以下に示す第 2のゲート線断線検査過程が実行される。 従つ て、 第 1のゲート線断線検査過程において、 すべてのゲート線間を流れる電流の 電流値が所定値を超えた場合には、 すべてのゲート線に断線はないと判定できる から、 以下に示す第 2のゲート線断線検査過程を省略することができる。 この場 合には、 電流値測定のための手間が、 前掲図 6に示した従来の断線検査方法と比 較して概ね半分で済む。
(2) 第 2のゲート線断線検査過程
続いて、 第 2の左側トランジスタ列 (T 2 a、 T 2 b) の各ゲートに対して、 各薄膜トランジスタをオン状態とする信号をテスト端子から入力する。 一方、 第 1の左側トランジスタ列 (T l a、 T l b、 T i c) 、 第 1の右側トランジスタ 列 (T 3 a、 T 3 b、 T 3 c) および第 2の右側トランジス夕列 (T 4 a、 T 4 b) はオフ状態としておく。 また、 バッファステージ 3内の各 3ステートバヅフ ァ 5 1〜56の出力部をハイインピ一ダンス状態とする。
これにより、 図 3 (b) に示すように、 各ゲート線の左端側において、 ゲート 線 G2と G3との間、 およびゲート線 G4と G5との間を導通させることができ る。 続いて、 上記第 1のゲート線断線検査過程と同様に、 Yシフトレジスタ 2に より 1ビッ トのデ一夕 "1" を順次シフ 卜することにより、 導通された一対の各 ゲート線に対し、 順次電流を流す。 すなわち、 Yシフ トレジスタ 2の 6ステージ の出力状態が "010000" となると、 ゲート線 G2および G3のいずれもが 断線していない場合には、 ゲート線 G 2 薄膜トランジスタ T 2 a—ゲート線と いう経路を経て電流 i 23が流れる。 次に、 Yシフ トレジス夕 2をシフ ト動作さ せ、 6ステージの出力状態が " 000 100" となると、 ゲート線 G 4→薄膜卜 ランジス夕 T 1 b ゲート線 G5という経路を経て電流 i 56が流れる。
そして、 この電流 i 23および i 45の電流値を測定する。 この測定は、 上記第 1の ゲ一ト線断線検査過程において説明したのと同様の方法により実施することができ る。 次に、 この測定結果を、 上述した所定値と比較する。 この結果、 測定された 電流値が所定値を超えている場合には、 そのゲート線間には断線がないと判定す る。 一方、 測定された電流値が所定値を下回る場合には、 一対のゲート線のうち の一方または両方に断線があると判定する。 すなわち、 図 3 (b) に示した例に おいては、 電流 i 23および i 45はともに所定値を下回るので、 ゲート線 G 2 および G 3の一方または両方、 およびゲート線 G 4および G 5の一方または両方 に断線の可能性があると判定できる。
ここで、 この判定結果と、 上述した第 1のゲート線断線検査過程の判定結果と を総合勘案することにより、 いずれのゲート線に欠陥が生じているのかを特定す ることができる。 すなわち、 第 2のゲート線断線検査過程においては、 ゲート線 G 2および G 3の一方または両方に欠陥があると判定されたが、 第 1のゲート線 断線検査過程においては、 ゲート線 G 2に欠陥はないと判定されている。 これら の判定結果を考慮すれば、 結局、 ゲート線 G 3に欠陥があると特定することがで きる。
なお、 ゲート線 G 4、 G 5および G 6については、 電流 i 3 4、 i 4 5および i 5 6がともに所定値を下回っているため、 いずれのゲート線に欠陥があるのか は特定できない。 しかしながら、 ゲート線 G 4〜G 5にかけて連続的または断続 的に欠陥箇所が存在するとの判定を行うことができる。
以上説明した検査の結果、 いずれかのゲート線に欠陥があると判定された場合 には、 当該電気光学装置用基板は不良品であると判定され、 検査を終了する (ス テヅプ S T 1 0、 S T 3および S T 4 ) 。 一方、 いずれのゲート線にも断線がな いと判定された場合には、当該電気光学装置用基板は良品であると判定される(ス テツプ S T 1 1および S T 1 7 ) 。 ここで、 上記ステップ S T 1において、 Yシ フ トレジス夕 1の機能が不良であると判定されている。 従って、 当該電気光学装 置用基板 S 1が実際に電気光学装置に用いられた場合には、 Yシフ トレジスタ 2 によって各ゲート線が駆動されることとなる (ステップ S T 1 2 ) 。 この場合に は、 機能不全である Yシフ トレジス夕 1側の 3ステートバッファ群 5を構成する 各 3ステートバッファ 5 1〜5 6を、 ハイィンピ一ダンス状態とする。
また、 以上説明した検査 (ステップ S T 9 ) の結果に基づいて、 ゲート線 G 3 〜G 6付近の配線形成工程等をチェックすることにより、 断線発生の要因を追跡 したり推測することが可能となる。 従って、 ゲート線の断線等の再発防止の対策 を講じることができる。 また、 ゲート線における断線の有無を短い時間で確実に 検出することができるため、 断線等の欠陥を有する電気光学装置用基板が、 電気 光学装置の組立ラインに供給されるのを確実に回避することができる。 ところで、 図 2中のステップ S T 2で、 Yシフ トレジスタ 2に何らかの動作不 良が生じていると判定された場合には、 上記ステップ S T 9における一連の検査 工程を Yシフ トレジスタ 1を用いて行う (ステップ ST 1 3) 。 すなわち、 まず、 ノ ソファステージ 4内の各 3ステートバッファ 6 1〜 66に対して口一レベルの 信号 DRV— Rを供給し、 各 3ステートバッファ 6 1〜66の出力部をハイイン ピーダンス状態とする。 そして、 第 1のデ一夕線断線検査過程においては、 第 1 の右側トランジスタ列 (T 3 a、 T 3 b、 T 3 c) の各ゲートに対し、 各薄膜ト ランジス夕をオン状態とする信号をテスト端子から供給する。 一方、 第 1の左側 トランジスタ列 (T 1 a、 T 1 b、 T 1 c ) N 第 2の左側トランジス夕列 (T 2 a、 T 2 b) 、 および第 2の右側トランジスタ列 (T 4 a、 T 4 b) はオフ状態 としておく。 この結果、 各ゲート線の右側の端部において、 ゲート線 G 1と G2 との間、 ゲート線 G 3と G 4との間、 およびゲート線 G 5と G 6との間が導通さ れることとなる。
この状態で、 Yシフトレジスタ 1を動作させ、 各々導通された一対のゲート線 に電流を流す。 そして、 この電流値を測定し、 測定された電流値と上述した所定 値とを比較することにより、 各ゲート線の断線の有無を判定する。
一方、第 2のデータ線断線検査過程においては、第 2の右側トランジスタ列(T 4 a、 T 4 b) の各ゲートに対し、 各薄膜トランジスタをオン状態とする信号を テスト端子から供給する。 一方、 第 1の左側トランジスタ列 (T 1 a、 T 1 b、 T i c) , 第 2の左側トランジスタ列 (T 2 a、 T 2 b) 、 および第 1の右側ト ランジス夕列 (T 3 a、 T 3 b、 T 3 c) はオフ状態としておく。 この結果、 ゲ —ト線 G 2と G 3との間、 およびゲート線 G 4と G 5との間が各ゲート線の右側 の端部近傍において導通される。 この状態で、 Yシフ トレジスタ 1を動作させ、 各々導通された一対のゲート線に電流を流す。 そして、 この電流値と所定値とを 比較することにより、 各ゲート線の断線の有無を判断する (ステップ S T 14) 。 なお、 ここでは、 ステップ ST 2において Yシフ トレジスタ 2が不良であると 判断されている。 従って、 上記検査の結果、 いずれの配線にも欠陥がないと判断 された場合、 当該電気光学装置用基板のゲート線は、 Yシフ トレジスタ 1によつ て駆動されることとなる (ステップ S T 1 6 )
また、 図 2中のステップ S T 2で、 Yシフ トレジス夕 1および 2がともに良品 であると判定された場合には、 上記ステップ S T 9における一連の検査工程と同 様の工程を Yシフ トレジス夕 1または 2のいずれか一方または両方を用いて行う (ステップ S T 5 ) 。 この結果、 いずれの配線にも欠陥がないと判断された場合、 当該電気光学装置用基板のゲート線は、 Yシフ トレジス夕 1または 2の一方また は両方によって駆動されることとなる (ステップ S T 8 ) 。
以上説明したように、 本発明に係る電気光学装置用基板 S 1によれば、 たとえ 左右一方の Yシフ トレジスタやバッファステージが静電破壊していたり、 パター ン不良等で機能不全となっている場合であっても、 一方のシフ トレジス夕ゃバッ ファステージが正常に動作する状態にあれば断線検査を行うことができる。 また、 バッファステージ内の各 3ステ一トバッファを独立にハイィンピーダンス状態と することができるため、 シフ トレジスタの一方が機能不全であったとしても、 機 能不全のシフ トレジス夕側の 3ステートバッファ群をハイインピ一ダンス状態と することにより、 従来どおりの駆動が可能となる。 従って、 電気光学装置の良品 率を向上することができる。 次に、 デ一夕線 D 1〜D 6の欠陥の検査手順について説明する。
データ線 D 1〜D 6の検査は、 原理的には概ねゲート線の検査と同様の手順に より行われる。 以下、 データ線 D 1〜D 6の断線検査について、 第 1のデ一夕線 断線検査過程と第 2のデータ線断線検査過程とに分けて説明する。
( 1 ) 第 1のデータ線断線検査過程
まず、 第 1のトランジスタ列 (T 7 a、 T 7 b、 T 7 c ) の各ゲートに対して、 各薄膜トランジスタをオン状態とする信号をテスト端子から供給する。 一方、 第 2のトランジスタ列 (T 8 a、 T 8 b、 T 8 c ) はオフ状態としておく。 この結 果、 データ線 D 1と D 2との間、 デ一夕線 D 3と D 4との間、 およびデータ線 D 5と D 6との間が、 各データ線の一端において導通されることとなる。 一方、 デ 一夕信号線 SRC 2には Hレベルの電圧を、 データ信号線 SRC 1には Lレベル の電圧を、 それそれ印加しておく。 次に、 Xシフ トレジスタ 7により、 2ビッ ト のデータ "1 1"を順次シフ 卜することにより、 導通された各ゲート線に対して、 順次電流を流す。 すなわち、 Xシフ トレジス夕 7の 6ステージの出力状態が " 1 10000" となると、 データ線 D 1とデータ信号線 SRC 2とが導通するとと もに、 データ線 D 2とデータ信号線 SRC 1とが導通する。 この結果、 データ線 D 1および D 2のいずれにも断線がない場合、 データ線 D 1→薄膜トランジスタ T 7 a→ゲート線 D 2という経路を経て電流 i 12が流れる。 続いて、 Xシフト レジス夕 7を動作させ、 Xシフ トレジス夕 7の 6ステージの出力状態を "001 100" とする。 これにより、 データ線 D 3とデータ信号線 S R C 2とが導通す るとともに、 データ線 D 4とデータ信号線 SRC 1とが導通する。 この結果、 デ —夕線 D 3および D 4のいずれにも断線がない場合、 データ線 D 3→薄膜トラン ジス夕 T 7 b→デ一夕線 D 4という経路を経て電流 i 34が流れる。 同様に、 X シフトレジス夕 7の 6ステージの出力状態を "00001 1" とすることにより、 データ線 D 5と D 6との間に電流 i 56が流れる。 こうして、 第 1のトランジス 夕列 (T7 a、 T7 b、 T 7 c) によって導通された一対のデータ線の間に電流 を順次流すことができる。 一方、 上記工程に並行して、 上述した電流 i 12、 i 34および i 56の電流値を測定する。 そして、 この測定された電流値と、 予め 求められた所定値とを比較することにより、 導通された一対のデータ線における 断線の有無を判定することができる。
(2) 第 2のデータ線断線検査過程
次に、 第 2のトランジスタ列 (T8 a、 T 8 b) の各ゲートに対して、 各薄膜 トランジスタをオン状態とする信号をテスト端子から供給する。 一方、 第 1のト ランジスタ列 (T 7 a、 T 7 b、 T 7 c) はオフ状態としておく。 この結果、 デ —夕線 D 2と D 3との間、 およびデ一夕線 D 4と D 5との間が、 各データ線の下 側の一端において導通される。 続いて、 Xシフ トレジスタ 7を用い、 デ一夕線 D 2に接続された薄膜トランジスタ T 5 aとデータ線 D 3に接続された薄膜トラン ジス夕 T 5 bとをオンにする。 この結果、 デ一夕線 D 2と D 3との間に電流 i 2 3を流すことができる。 以後同様の手順を踏むことにより、 データ線 D 4と D 5 との間に電流 i 4 5を流す。 これらの電流 i 2 3および i 4 5の電流値を測定し、 上述した所定値と比較することにより、 導通された一対のデータ線における断線 の有無を判定する。
そして、 上述した第 1のデータ線検査過程および第 2のデータ線検査過程の結 果を総合勘案することにより、 欠陥が存在するデータ線を特定することができる。 もちろん、 第 1のデータ線断線検査過程においてすベてのデータ線に断線箇所ま たは狭窄部がないことが分かった場合には、 第 2のデータ線断線検査過程を行う 必要はない。
なお、 第 1の断線検査過程および第 2の断線検査過程における判定および双方 の検査過程の判定結果を総合勘案した最終的な判定については、 マイクロコンビ ュ一タ等によって自動的に行うようにすることもできる。
また、 断線検査の検査結果をハードディスク等の記憶装置に記憶したり、 当該 結果をプリン夕等によって印字出力するようにしてもよい。 こうすれば、 断線結 果を、 断線発生の要因等を研究するための資料として活用することもできる。 また、 本実施形態においては、 簡略化のためにゲート線およびデ一夕線がそれ それ 6本ずつ設けられた場合について説明した。 これに対し、 実際の電気光学装 置においては、 例えば 4 8 0本のゲ一卜線と 6 4◦ X 3本 (R G B各色に対応) のデ一夕線とが設けられたものや、 1 0 2 4本のゲート線と 1 2 8 0 X 3本のデ 一夕線とが設けられたものが知られている。 このような構成の電気光学装置であ つても、 上述した手順により、 各ゲート線およびデータ線の断線検査を行うこと ができるのはもちろんである。 ぐ電気光学装置の全体構成 >
次に、 図 4を参照して、 上述した電気光学装置用基板を用いた電気光学装置の 構造について説明する。 ここで、 図 4 ( a ) は、 電気光学装置の構成を示す平面 図であり、 図 4 ( b ) は、 図 4 ( a ) における A— A, 線の断面図である。
これらの図に示されるように、 電気光学装置 1 0 0は、 上記実施形態に係る電 気光学装置用基板 S 1 と対向基板 1 0 2とが、 シール材 1 0 4によって一定の間 隙を保って貼り合わせられている。 対向基板 1 0 2の電気光学装置用基板 S 1と 対向する表面には、 対向電極 1 0 8などが形成されている。 そして、 両基板の間 隙には、 電気光学材料としての液晶 1 0 5が挟持されている。 なお、 実際にはシ ール材 1 0 4には切欠部分がある。 そして、 この切欠部分を介して液晶 1 0 5が 封入された後、 封止材によって封止される。 ただし、 図 4 ( a ) および (b ) に おいては切欠部分および封止材は省略されている。 また、 上述したように、 複数 のゲート線および複数のデータ線の交差部分に対応して薄膜トランジスタ (図 4 ( a ) および (b ) においては図示せず) が設けられている。 この薄膜トランジ ス夕のドレインには、 画素電極 1 1 8が接続されている。 各画素電極 1 1 8は、 図 4 ( a ) に示すように、 各ゲート線およびデータ線の交差部分に対応してマト リクス状に配列される。 また、 図 4 ( a ) における領域 1 0 7には、 複数の接続 端子が形成されている。 各接続端子の一端は、 上述した Yシフトレジスタ 1およ び 2ならびに Xシフトレジスタ 7等に接続されている。 一方、 各接続端子の他端 は、 外部装置の出力端子と接続されている。 これにより外部装置からの信号およ び電源が、 電気光学装置 1 0 0の各部に供給されるようになっている。 く変形例〉
上記実施形態に係る電気光学装置用基板 S 1は、 複数のゲート線の両端にそれ それ Yシフ トレジスタ 1および 2が接続され、 隣接するすべてのゲート線の間に 薄膜トランジスタが設けられた構成とした。 しかしながら、 電気光学装置の構成 はこれに限られるものではない。 以下、 図 5を参照して、 本発明の変形例に係る 電気光学装置用基板 S 3とその検査方法について説明する。
同図に示すように、 この電気光学装置用基板 S 3は、 複数のゲート線 G 1〜G 6と Yシフ トレジスタ 1とを具備している。 なお、 図 5においては、 便宜的に 6 本のゲート線のみを図示しているが、 実際の電気光学装置においては、 より多数 のゲート線が設けられるのは言うまでもない。 また、 図 5においては、 便宜的に、 ゲート線 G 1〜G 6と Yシフ トレジスタ 1のみを図示しているが、 実際には、 上 記実施形態と同様に、 複数のデータ線および Xシフ トレジス夕が設けられている。 図 5に示すように、 各ゲート線の一端は、 Yシフ トレジスタ 1にそれそれ接続 されている。 また、 各ゲート線 G 1〜G 6の Yシフ トレジス夕 1に接続された一 端と反対側の一端には、 複数のスイッチング素子が接続されている。 各スイッチ ング素子は、 例えば薄膜トランジスタであり、 接続された 2本のゲート線間の接 続および切断を切換えるためのものである。 具体的には、 ゲート線 G 1と G2と の間に薄膜トランジスタ T 12が、 ゲート線 G3と G4との間には薄膜トランジ ス夕 T 34が、 ゲート線 G 4と G 5との間には薄膜トランジスタ T 45が、 それ それ設けられている。 つまり、 図 5に示すように、 上から数えて奇数番目のゲー ト線 G l、 G3、 G5と、 これらの各ゲート線と一方の側 (図 5においては下側) において隣接する偶数番目のゲート線 G 2、 G4、 G 6との間に薄膜トランジス 夕が設けられているのである。 各薄膜トランジスタ T 12、 T34、 Τ56のゲ —トは、 基板上に設けられたテスト端子にそれぞれ接続されており、 このテスト 端子から供給される信号に応じてオンオフが切換えられるようになつている。 以上示した構成の電気光学装置 S 3において、 ゲート線の断線の有無の検査は、 以下の手順で行われる。
まず、 各薄膜トランジスタ Τ 12、 Τ 34、 Τ 56のゲートに対して所定の電 圧を印加し、 各薄膜トランジスタをオンにする。 この結果、 ゲート線 G 1と G2 との間、 ゲート線 G 3と G 4との間、 およびゲート線 G 5と G 6との間を、 各ゲ ート線の右側の端部近傍において導通させることができる。 次に、 Υシフトレジ ス夕 1により、 1ビッ 卜のデータ "1" を順次シフ トすることにより、 各々導通 された各ゲート線に対して順次電流を流す。 具体的には、 まず、 Υシフトレジス 夕 1の 6ステージの出力状態を " 100000" とする。 この結果、 ゲート線 G 1および G 2のいずれにも断線がない場合、 ゲート線 G 1→薄膜トランジスタ Τ 12→ゲート線 G 2という経路を経て電流 i 12が流れる。 次に、 Yシフトレジ ス夕 1を動作させ、 Yシフ トレジスタ 1の 6ステージの出力状態を "00100 0" とすることにより、 ゲート線 G3と G4との間に電流 i 34を流す。 以後同 様にして、 ゲート線 G 5と G 6との間に電流 i 56を流す。 そして、 上記工程に並行して、 上記電流 i 1 2、 i 3 4、 i 5 6の電流値を順 次測定する。 この測定された各電流値と、 予め求められた所定値とを比較するこ とにより、 各ゲート線における断線の有無を判定することができる。
この変形例によれば、 上記実施形態のように、 欠陥を有するゲート線を 1本に 特定することはできない。 しかしながら、 一対のゲート線のうちのいずれか一方 に欠陥があることを判定することができる。 さらに、 上記実施形態における第 2 のゲート線断線検査過程にあたる工程 (すなわち、 相互に導通させるゲート線を 別のゲート線に切換えて検査を行う工程) を行う必要がないため、 上記実施形態 と比較して短い時間で検査を行うことができるという利点がある。

Claims

請求の範囲
1 . 複数の配線と、
各々隣接する前記各配線の間に介挿された複数のスィツチング素子であって、 各々第 1グループまたは第 2グループのいずれかに属し、 隣合うスィツチング素 子は異なるグループに属し、 前記各グループ単位で当該グループに属するスィッ チング素子のオンオフ切換えが可能な複数のスィツチング素子と、
前記複数のスィツチング素子を介して直列接続される 2本の配線からなる複数 の配線対に電流を流し、 または電圧を印加する通電手段と
を具備することを特徴とする電気光学装置用基板。
2 . 各々第 1端部および第 2端部を有する複数の配線と、
各々隣接する前記各配線の間の前記第 1端部近傍に介挿された複数の第 1スィ ツチング素子であって、 各々第 1グループまたは第 2グループのいずれかに属し、 隣合うスィツチング素子は異なるグループに属し、 前記各グループ単位で当該グ ループに属するスィツチング素子のオンオフ切換えが可能な複数の第 1スィッチ ング素子と、
各々隣接する前記各配線の間の前記第 2端部近傍に介挿された複数の第 2スィ ツチング素子であって、 各々第 3グループまたは第 4グループのいずれかに属し、 隣合うスィツチング素子は異なるグループに属し、 前記各グループ単位で当該グ ループに属するスィツチング素子のオンオフ切換えが可能な複数の第 2スィツチ ング素子と、
前記複数の第 1スィツチング素子を介して直列接続される 2本の配線からなる 複数の配線対に電流を流し、 または電圧を印加する第 1通電手段と、
前記複数の第 2スイッチング素子を介して直列接続される 2本の配線からなる 複数の配線対に電流を流し、 または電圧を印加する第 2通電手段と
を具備することを特徴とする電気光学装置用基板。
3 . 前記第 1通電手段と第 2通電手段の各々は、 前記複数の配線の駆動手段とし て使用可能な回路であり、
各配線の駆動を指令するデータを順次シフ トするシフ トレジスタと、 各々前記シフ トレジスタの各ステージに対応した複数の 3ステートバッファで あって、 各々の出力端が前記各配線の端部と接続された複数の 3ステートバッフ ァと
を有することを特徴とする請求項 2に記載の電気光学装置用基板。
4 . 複数の選択線と、 複数の信号線と、 各選択線および信号線に接続されたスィ ツチング素子と、 各スィツチング素子に接続された画素電極とを具備するァクテ イブマトリクス基板において、
各々隣接する前記各信号線の間に介挿された複数の検査用スィツチング素子で あって、 各々第 1グループまたは第 2グループのいずれかに属し、 隣合う検査用 スィツチング素子は異なるグループに属し、 前記各グループ単位で当該グループ に属する検査用スィツチング素子のオンオフ切換えが可能な複数の検査用スィッ チング素子と、
前記各信号線の駆動に使用可能な信号線駆動回路であって、 前記複数の検査用 スィツチング素子を介して直列接続される 2本の信号線からなる複数の信号線対 に電流を流し、 または電圧を印加する信号線駆動回路と
を具備することを特徴とするアクティブマトリクス基板。
5 . 各々第 1端部および第 2端部を有する複数の選択線と、 複数の信号線と、 各 選択線および信号線に接続されたスィツチング素子と、 各スィツチング素子の一 端に接続された画素電極とを具備するァクティブマトリクス基板において、 各々隣接する前記各選択線の間の前記第 1端部近傍に介挿された複数の第 1ス ィツチング素子であって、 各々第 1グループまたは第 2グループのいずれかに属 し、 隣合うスイッチング素子は異なるグループに属し、 前記各グループ単位で当 該グループに属するスィツチング素子のオンオフ切換えが可能な複数の第 1スィ ツチング素子と、 各々隣接する前記各選択線の間の前記第 2端部近傍に介挿された複数の第 2ス ィツチング素子であって、 各々第 3グループまたは第 4グループのいずれかに属 し、 隣合うスイッチング素子は異なるグループに属し、 前記各グループ単位で当 該グループに属するスィツチング素子のオンオフ切換えが可能な複数の第 2スィ ツチング素子と、
前記各選択線の駆動に使用可能な第 1の選択線駆動回路であって、 前記複数の 第 1スィツチング素子を介して直列接続される 2本の選択線からなる複数の選択 線対に電流を流し、 または電圧を印加する第 1の選択線駆動回路と、
前記各選択線の駆動に使用可能な第 2の選択線駆動回路であって、 前記複数の 第 2スィツチング素子を介して直列接続される 2本の選択線からなる複数の選択 線対に電流を流し、 または電圧を印加する第 2の選択線駆動回路と
を具備することを特徴とするァクティブマトリクス基板。
6 . 複数の第 1配線の各々と複数の第 2配線の各々とを交互に配列してなる複数 の配線と、
前記複数の第 1配線の各々と、 当該各第 1配線と一方の側において隣接する各 第 2配線との間に介挿された複数のスィツチング素子と、
前記複数のスィツチング素子の各々を介して直列接続される 2本の配線からな る複数の配線対に電流を流し、 または電圧を印加する通電手段と
を具備することを特徴とする電気光学装置用基板。
7 . 複数の配線と、 各々隣接する前記各配線の間に介挿された複数のスィッチン グ素子とを有する電気光学装置用基板の検査方法であって、
隣接するスィツチング素子が異なるグループに属するように、 前記複数のスィ ツチング素子を第 1のグループおよび第 2のグループに分け、
前記第 1グループに属するスィツチング素子をオンにするとともに、 当該スィ ツチング素子を介して直列接続される 2本の配線からなる複数の配線対に電流を 流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判定 する第 1の配線検査過程と、
前記第 2グループに属するスィツチング素子をオンにするとともに、 当該スィ ツチング素子を介して直列接続される 2本の配線からなる複数の配線対に電流を 流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判定 する第 2の配線検査過程と、
前記第 1の配線検査過程の判定結果と前記第 2の配線検査過程の判定結果とに 基づいて、 欠陥を有する配線を判定する欠陥判定過程と
を有することを特徴とする電気光学装置用基板の検査方法。
8 . 各々第 1端部および第 2端部を有する複数の配線と、 各々隣接する前記各配 線間の前記第 1端部近傍に介挿された複数の第 1スィツチング素子と、 各々隣接 する前記各配線間のの前記第 2端部近傍に介挿された複数の第 2スィツチング素 子と、 前記複数の配線の第 1端部に接続された第 1通電手段と、 前記複数の配線 の第 2端部に接続された第 2通電手段とを具備する電気光学装置用基板の検査方 法であって、
隣接する第 1スィッチング素子が異なるグループに属するように、 前記複数の 第 1スィツチング素子を第 1のグループおよび第 2のグループに分けるとともに、 隣接する第 2スィッチング素子が異なるグループに属するように、 前記複数の第 2スイッチング素子を第 3のグループおよび第 4のグループに分け、
前記第 1グループに属するスイッチング素子をオンにするとともに、 当該スィ ッチング素子を介して直列接続される 2本の配線からなる複数の配線対に前記第 2通電手段を用いて電流を流し、 または電圧を印加することにより、 当該配線対 における欠陥の有無を判定する第 1の配線検査過程と、 前記第 2グループに属す るスィツチング素子をオンにするとともに、 当該スィツチング素子を介して直列 接続される 2本の配線からなる複数の配線対に前記第 2通電手段を用いて電流を 流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判定 する第 2の配線検査過程とからなる第 1過程と、
前記第 3グループに属するスィツチング素子をオンにするとともに、 当該スィ ツチング素子を介して直列接続される 2本の配線からなる複数の配線対に前記第 1通電手段を用いて電流を流し、 または電圧を印加することにより、 当該配線対 における欠陥の有無を判定する第 1の配線検査過程と、 前記第 4グループに属す るスィツチング素子をオンにするとともに、 当該スィ ツチング素子を介して直列 接続される 2本の配線からなる複数の配線対に前記第 1通電手段を用いて電流を 流し、 または電圧を印加することにより、 当該配線対における欠陥の有無を判定 する第 2の配線検査過程とからなる第 2過程と
のうちのいずれか一方を実行する検査過程と、
前記第 1配線検査過程の判定結果と、 前記第 2配線検査過程の判定結果とに基 づいて、 欠陥を有する配線を判定する欠陥判定過程と
を有することを特徴とする電気光学装置用基板の検査方法。
9 . 前記検査過程に先立ち、 前記第 1通電手段および第 2通電手段の機能の良否 を判定する判定過程を有し、
前記検査過程においては、
前記判定過程において前記第 1通電手段が不良であると判定された場合には前 記第 1過程を実行し、 前記判定過程において前記第 2通電手段が不良であると判 定された場合には前記第 2工程と実行し、 前記判定過程において前記第 1通電手 段および第 2通電手段の両方が不良であると判定された場合には第 1過程および 第 2過程のいずれも実行しないこと
を特徴とする請求項 7に記載の電気光学装置用基板の検査方法。
1 0 . 複数の第 1配線の各々と複数の第 2配線の各々とを交互に配列してなる複 数の配線と、 前記複数の第 1配線の各々と当該第 1配線と一方の側において隣合 う各第 2配線との間に介挿された複数のスィツチング素子とを具備する電気光学 装置用基板の検査方法であって、
前記複数のスィツチング素子をオンにするとともに、 当該スィツチング素子を 介して直列接続される 2本の配線からなる複数の配線対に電流を流し、 または電 圧を印加することにより、 当該配線対における欠陥の有無を判定する配線検査過 程を有すること
を特徴とする電気光学装置用基板の検査方法。
PCT/JP1999/005723 1998-10-16 1999-10-15 Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique WO2000023973A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000577640A JP3428583B2 (ja) 1998-10-16 1999-10-15 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法
KR1020007006537A KR100354942B1 (ko) 1998-10-16 1999-10-15 전기 광학 장치용 기판, 액티브 매트릭스 기판 및 전기광학 장치용 기판의 검사방법
US09/555,053 US6670953B1 (en) 1998-10-16 1999-10-15 Electro-optical device substrate, active matrix substrate and method for inspecting electro-optical device substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/295656 1998-10-16
JP29565698 1998-10-16

Publications (1)

Publication Number Publication Date
WO2000023973A1 true WO2000023973A1 (fr) 2000-04-27

Family

ID=17823477

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/005723 WO2000023973A1 (fr) 1998-10-16 1999-10-15 Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique

Country Status (6)

Country Link
US (1) US6670953B1 (ja)
JP (1) JP3428583B2 (ja)
KR (1) KR100354942B1 (ja)
CN (1) CN1153179C (ja)
TW (1) TW437095B (ja)
WO (1) WO2000023973A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670953B1 (en) 1998-10-16 2003-12-30 Seiko Epson Corporation Electro-optical device substrate, active matrix substrate and method for inspecting electro-optical device substrate

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091387A (ja) * 2000-09-13 2002-03-27 Kawasaki Microelectronics Kk Lcdドライバ
JP2002236542A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 信号検出装置
KR100759974B1 (ko) * 2001-02-26 2007-09-18 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법.
KR100816336B1 (ko) * 2001-10-11 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP3681692B2 (ja) * 2002-02-20 2005-08-10 東北パイオニア株式会社 電子機器
TWI253610B (en) * 2004-12-24 2006-04-21 Quanta Display Inc Display device and display panel, pixel circuitry and compensating mechanism thereof
US20060187175A1 (en) * 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel
JP4633536B2 (ja) * 2005-05-19 2011-02-16 三菱電機株式会社 表示装置
JP4247719B2 (ja) * 2005-05-20 2009-04-02 セイコーエプソン株式会社 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
KR101209042B1 (ko) * 2005-11-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4302121B2 (ja) * 2006-05-18 2009-07-22 東芝松下ディスプレイテクノロジー株式会社 表示素子およびその検査方法
JP2008015366A (ja) * 2006-07-07 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 表示装置および表示装置の検査方法
GB2460090A (en) * 2008-05-16 2009-11-18 Sony Corp Ambient light detection device
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
TWI421602B (zh) * 2009-10-28 2014-01-01 Innolux Corp 主動元件陣列基板、液晶顯示面板及電子裝置
EP2587473A4 (en) 2010-06-28 2015-03-04 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE AND METHOD FOR TESTING THE ACTIVE MATRIX SUBSTRATE OR DISPLAY DEVICE
JP2012238066A (ja) * 2011-05-10 2012-12-06 Japan Display East Co Ltd 静電容量方式のタッチパネル、および表示装置
US9030221B2 (en) * 2011-09-20 2015-05-12 United Microelectronics Corporation Circuit structure of test-key and test method thereof
US9366696B2 (en) * 2011-10-19 2016-06-14 Applied Materials, Inc. Roll to roll tester and method of testing flexible substrates roll to roll
KR101931175B1 (ko) * 2012-05-18 2019-03-14 삼성디스플레이 주식회사 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법
CN103926767B (zh) * 2013-10-17 2017-01-25 成都天马微电子有限公司 液晶显示器及其检测方法
CN103680388B (zh) * 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
TWI552126B (zh) * 2014-10-08 2016-10-01 友達光電股份有限公司 亮點偵測方法及顯示面板
US9947255B2 (en) * 2016-08-19 2018-04-17 Apple Inc. Electronic device display with monitoring circuitry
CN111223408B (zh) * 2020-02-11 2022-03-25 京东方科技集团股份有限公司 显示面板、边缘破损检测方法、制备方法、及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127973A (ja) * 1987-11-13 1989-05-19 Teru Kyushu Kk 検査方法
JPH02135490A (ja) * 1988-11-17 1990-05-24 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイおよびその検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2773350B2 (ja) * 1990-02-01 1998-07-09 日本電気株式会社 電子線記憶方法および電子線記憶素子とその製造方法
US5175504A (en) * 1991-06-17 1992-12-29 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel
US5764209A (en) * 1992-03-16 1998-06-09 Photon Dynamics, Inc. Flat panel display inspection system
KR0172881B1 (ko) * 1995-07-12 1999-03-20 구자홍 액정표시장치의 구조 및 구동방법
JP3251474B2 (ja) * 1995-09-06 2002-01-28 シャープ株式会社 アクティブマトリクス基板
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
TW437095B (en) 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127973A (ja) * 1987-11-13 1989-05-19 Teru Kyushu Kk 検査方法
JPH02135490A (ja) * 1988-11-17 1990-05-24 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイおよびその検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670953B1 (en) 1998-10-16 2003-12-30 Seiko Epson Corporation Electro-optical device substrate, active matrix substrate and method for inspecting electro-optical device substrate

Also Published As

Publication number Publication date
CN1153179C (zh) 2004-06-09
KR20010033159A (ko) 2001-04-25
KR100354942B1 (ko) 2002-10-05
TW437095B (en) 2001-05-28
US6670953B1 (en) 2003-12-30
CN1287650A (zh) 2001-03-14
JP3428583B2 (ja) 2003-07-22

Similar Documents

Publication Publication Date Title
JP3428583B2 (ja) 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法
JP4959974B2 (ja) アレイ基板及びこれを有する表示装置
US4930874A (en) Liquid crystal display device
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
KR20070010567A (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
US7796222B2 (en) Display device, inspection method for display device, and inspection device for display device
JP2016218216A (ja) 表示パネル
JP3880416B2 (ja) アクティブマトリクス基板
JP3790684B2 (ja) 検査用回路、検査方法および液晶セルの製造方法
KR0142014B1 (ko) 표시장치의 검사장치 및 검사방법
JP2016218243A (ja) 表示装置
JP2003029296A (ja) アレイ基板及びその検査方法並びに液晶表示装置
JP4473427B2 (ja) アレイ基板の検査方法及び該検査装置
KR20060065528A (ko) 어레이 기판 검사 방법 및 장치
KR101174156B1 (ko) 평판 표시장치
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP2001147650A (ja) 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法
KR100909781B1 (ko) 액정표시장치용 어레이 기판의 검사장치 및 검사방법
JP2014032322A (ja) 液晶表示装置および配線検査方法
KR20080055248A (ko) 표시 패널
KR20030008407A (ko) 어레이 기판 및 그 검사 방법 및 액정 표시 장치
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
JPH02154292A (ja) アクティブマトリックスアレイとその検査方法
JP2558755B2 (ja) 液晶表示パネル用セグメントドライブic

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99801837.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

WWE Wipo information: entry into national phase

Ref document number: 09555053

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020007006537

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020007006537

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007006537

Country of ref document: KR