WO1999027574A1 - Procede de traitement au plasma - Google Patents

Procede de traitement au plasma Download PDF

Info

Publication number
WO1999027574A1
WO1999027574A1 PCT/JP1998/005131 JP9805131W WO9927574A1 WO 1999027574 A1 WO1999027574 A1 WO 1999027574A1 JP 9805131 W JP9805131 W JP 9805131W WO 9927574 A1 WO9927574 A1 WO 9927574A1
Authority
WO
WIPO (PCT)
Prior art keywords
gas
film
sputtering
plasma
wafer
Prior art date
Application number
PCT/JP1998/005131
Other languages
English (en)
French (fr)
Inventor
Noriaki Fukiage
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to DE69835765T priority Critical patent/DE69835765T2/de
Priority to EP98953048A priority patent/EP1035568B1/en
Publication of WO1999027574A1 publication Critical patent/WO1999027574A1/ja
Priority to US09/573,418 priority patent/US6773762B1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

明 細 書 プラズマ処理方法 技術分野
本発明は、例えば半導体デバイスの層間絶縁膜に用いることのできるフッ素添 加力一ボン膜の熱安定性を高めるブラズマ処理方法や熱安定性の高 L、フッ素添加 カーボン膜を成膜するブラズマ処理方法に関する。 背景技術
半導体デバイスの高集積化を図るために、 パターンの 化、 回路の多層化と いった工夫が進められており、 そのうちの一つとして se^を多層化する技術があ る。 多層 12^構造をとるためには、 n層目の 層と （η + 1 ) 番目の 層の 間を導 SJ1で接続すると共に、 導電層以外の領域は層間絶縁膜と呼ばれる薄膜が 形成される。
この層間■膜の代表的なものとして S i 02 膜があるが、 近年デバイスの動 作についてより一層の高速化を図るために層間絶縁膜の比誘電率を低くすること が要求されており、 層間絶縁膜の材質についての検討がなされている。 即ち S i 02 膜は比誘電率がおよそ 4であり、 これよりも比誘電率の小さい材質の発掘に 力が注がれている。 そのうちの一つとして比誘電率が 3. 5である S i O F膜の 実現化が進められている力 本発明者は比誘電率が更に小さいフッ 加カーボ ン膜 （以下「C F膜」 という） に注目している。 この C F膜の成膜に際しては、 例えば熱 C V D (Chemical Vapor Deposition) あるいはプラズマ C V Dが用 いられている。
そこで本発明者は、電子サイクロトロン共鳴によりプラズマを発生させるブラ ズマ装置を用い、 例えば炭素 （C)及びフッ素 （F) の化合物ガスと炭化水素ガ スとを含むガスを成膜ガスとし、 種々のプロセス条件を詰めて、 密着性及び 度 の大きい CF膜の製造の実現化を図った。
しかしながら C F膜にはまだ以下のような課題がある。 図 5はウェハに形成さ れた回路部分の一部であり、 11， 12は CF膜、 13, 14は W (タンダステ ン） よりなる導電層、 15は 1 (アルミニウム） よりなる導電層、 16は、 P、 Bをドープした S i〇2 膜、 17は n形半導体領域である。 ところで W層 13を 形成するときのプロセス' は 400〜450°Cであり、 このとき CF膜 11, 12はそのプロセス まで加熱される。 しかしながら CF膜は、 このような高 温に加熱されると一部の C— F結合が切れて、 主として F系ガス力脱離してしま う。 この F系ガスとしては F、 CF、 CF2 など力く挙げられる。
このように F系ガスが脱離すると、 次のような問題が起こる。
a) アルミニウムやタングステンなどの金属 が腐食する。
b)絶縁膜はアルミニウム配線を押え込んでアルミニウムのうねりを防止する機 能をも有している力 脱ガスにより絶縁膜による押え込みが弱まり、 この結果ァ ルミニゥム 15 ^がうねり、 エレク トロマイグレーションと呼ばれる電気的欠陥が 発生しやすくなつてしまう。
c)絶縁膜にクラックが入り、 ,間の絶縁性が悪くなるし、 またその程度が大 きいと次段の 1¾1層を形成することができなくなる。
d) Fの抜けが多いと比誘電率が上がる。 発明の開示
本発明はこのような事情の下になされたものであり、 その目的は、 強固な結合 を有し、 熱安定性の高い CF膜よりなる繊膜、 例えば半導体デバイスの層間絶 縁膜を形成することのできるブラズマ処理方法を提供することである。 本願の発明は、 スパッタ用ガスをプラズマ化して、 このプラズマを被処 as板 上に形成されたフッ素添加カーボン膜に照射するスパッタエ程を含むことを特徵 とする。
また、 炭素とフッ素との化合物ガスを含む s¾Mガスを分解し、 ィ匕学的気相反応 により被処 板上にフッ素添加カーボン膜を成膜する工程と、 次いでスパッ 夕用ガスをプラズマ化して、 このプラズマを前記被処 s¾¾±に形成された前記 フッ素添加カーボン膜に照射するスパッタエ程と、 を含み、前記成膜工程と前記 スパッタエ程とを交互に繰り返して行うことを特徵とする。
以上のように本発明によれば、 熱的安定性が大きく、 F系のガスの脱離が小さ い C F膜を得ることができる。 従ってこの C F膜を例えば^ ¾体デバイスの層間 絶縁膜に使用すれば、 金属配線を腐食するおそれがなく、 アルミニウム のう ねりやクラックの発生も防止できる。 半難デバイスの翻化、 高速化が要請さ れている中で、 C F膜が比誘電率の小さ L、有効な絶縁膜として注目されているこ とから、 本発明は C F膜の絶縁膜としての実用化を図る上で有効な方法である。 図面の簡単な説明
図 1は、 本発明の方法を するためのプラズマ処理装置の一例を示す縦断側 面図である。
図 2は、 本発明の HISの形態を説明するための工程図である。
図 3は、 本発明の実施の形態のプロセスシーケンスを示す図である。
図 4は、 本発明の Hffiの形態の作用を示す模式図である。
図 5は、 半導体デバイスの構造の一例を示す構造図である。 発明を実施するための最良の形態
先ず本発明の実施に用いられるプラズマ処 置の一例を図 1に示す。 この装 置は例えばアルミ二ゥム等により形成された真空容器 2を有しており、 この真空 容器 2は上方に位置してプラズマを発生させる筒状の第 1の真空室 2 1と、 この 下方に連通させて連結され、 第 1の真空室 2 1よりは口径の大きい筒状の第 2の 真空室 2 2とからなる。 なおこの真空容器 2は接地されてゼロ電位になっている。 この真空容器 2の上端は開口されて、 この部分にマイクロ波を透過する部材例 えば石英等の材料で形成された透過窓 2 3が気密に設けられており、 真空容器 2 内の真空伏態を維持するようになっている。 この透過窓 2 3の外側には、 例えば 2. 4 5 G H zのマイク口波を発生する高周波電源部 2 4に接続された導波管 2 5が設けられており、 高周波電源部 2 4にて発生したマイクロ波を例えば T Eモ 一ドにより導波管 2 5で案内して、 または T Eモードにより案内されたマイクロ 波を導波管 2 5で TMモードに変換して、 透過窓 2 3から第 1の真空室 2 1内へ 導入し得るようになつている。
第 1の真空室 2 1を区画する側壁には例えばその周方向に沿つて均等に配置し たガスノズル 3 1が設けられると共に、 このガスノズル 3 1には図示しないブラ ズマ生成用ガス源例えば A rガス源及び水素プラズマ生成用ガス源例えば H 2 (水素） ガス源が接続されており、 第 1の真空室 2 1内の上部にプラズマ生成用 ガス、 例えば A rガスあるいは H 2 ガスを、 ムラなく均等に供給し得るようにな つている。
第 2の真空室 2 2内には、 前記第 1の真空室 2 1と対向するように半導体ゥェ ハ （以下「ウェハ」 という） 1 0の載置台 4力く設けられている。 この載置台 4は 表面部に静電チャック 4 1を備えており、 この静電チャック 4 1の ¾Mには、 ゥ ェハを吸着する直流電源 （図示せず） の他、 ウェハにイオンを引き込むためのバ ィノ ス SEを印加するように高周波電源部 4 2力く接続されている。
次に、 上述の装置を用いて被処驢板であるウェハ 1 0上に C F膜よりなる層 間絶縁膜を形成する場合の一連のプロセスについて説明するが、 本発明のプロセ スは C F膜の成膜処理とスパックとを交互に繰り返して行うことに特徴がある。 先ず真空容器 2の側壁に設けた図示し.ないゲートバルブを開いて図示しない搬送 アームにより、 例えば表面にアルミニウム が形成されたウェハ 1 0を図示し ないロードロック室から搬入して載置台 4上に載置し、 静電チャック 4 1により ウェハ 1 0を静電吸着して、 図 2 ( a ) に示すように当該ウェハ 1 0に対して C F膜の成膜処理を行なう。
つまりゲートバルブを閉じて内部を密閉した後、 排気管 2 8より内部雰囲気を 排気して所定の真空度まで真空弓 Iきして真空容器 2内を所定のプ口セス圧に維持 した状態で、 ガスノズル 3 1から第 1の真空室 2 1内へプラズマ生成用ガス例え ば A rガスを所定の で導入すると共に、 «ガス供給部 5から第 2の真^ 2 2内へ成膜ガスを所定の で導入する。 そして高周波電源部 2 4から 2. 4 5 G H z、 2 7 0 0 Wの高周波 （マイクロ波） を供給し、 高周波電源部 4 2によ り載置台 4に 1 3. 5 6 MH z、 1 5 0 0 Wのバイアス電圧を印加する。
このようにすると高周波電源部 2 4からのマイクロ波は、導波管 2 5を通って 真空容器 2の天井部に至り、 ここの透過窓 2 3を透過して第 1の真^ 2 1内へ 導入される。 また真空容器 2内には主電磁コイル 2 6及び補助電磁コイル 2 7に より第 1の真空室 2 1の上部から第 2の真空室 2 2の下部に向かう磁場が形成さ れ、 例えば第 1の真 ¾ 2 1の下部付近にて磁場の強さが 8 7 5ガウスとなる。 こうして磁場とマイクロ波との相互作用により電子サイクロトロン共鳴が生じ、 この共鳴により A rガスがプラズマ化され、 且つ高密度化される。 発生したブラ ズマ流は第 1の真空室 2 1より第 2の真空室 2 2内に流れ込んで行き、 ここに供 袷されている C 4 F 8 ガス、 C 2 H4 ガスを活性化 （プラズマ化） して活性種 (プラズマ） を形成し、 ウェハ 1 0上に C F膜を成膜する。
こうして成膜処理を行った後、 図 2 (b) に示すようにスパッタ処理を行う。 このスパッタ処理は、 スパッタ用のガス例えば A rガスをプラズマ化してこのプ ラズマによりウェハ 1 0に形成された C F膜をスパッタすることにより行われる。 つまり載置台 4にウェハ 1 0を載置したまま、 ガスノズル 3 1から A rガスを所 定の' で導入して、 マイクロ波電力 （高周波電源部 2 4) 2 7 0 0W、バイァ ス電力 （高周波電源部 4 2) 1 5 0 0 Wの下、 上述の電子サイクロ卜口ン共鳴に より A rガスをプラズマ化し、 これにより生じた A rのプラズマをウェハ 1 0上 の C F膜に照射する。
次いで上述の成膜処理とスパッタ処理とを所定回数繰り返して行い （図 2 ( c ) , 図 2 ( d) ) 、 例えば最後に成膜処理を行って （図 2 ( e ) ) 、 一連のプロセ スを終了する。 ここで 1回の成膜処理は例えば 4 2秒^であり、 1回のスパッ タ処理は例えば 2 8秒程度である。 こうして 1回の成 理で 1 0 0 0オングス トローム程度の C F膜が形成され、 成膜処理全体で例えば 2 m程度の C F膜が 形成される。 なお実際のデバイスを製造する場合には、 その後この C F膜に対し て所定のパターンでエッチングを行い、 溝部に例えば W膜を埋め込んで WIE^が 形成される。
ここで ~¾のプロセスは上述のように 処理により終了しても、 またスパッ タ処理により終了してもよいが、 スパッタ処理で終了する場合のシークェンスを 図 3に示すと、 実際のプロセスでは、 先ず A rガスが導入された後マイクロ波電 力が供給され、 続いて成膜ガスの導入とバイァス電力の供給が同時に行われて成 M 理が開始される。 次いで成膜ガスの導入力 <停止されてスパッ夕処理が行われ、 この後成膜処理とスパッタ処理と力く所定回数繰り返される。 そしてスパッタ処理 を行って一連の処理を終了する時には、 先ず S¾ ガスの導入を停止した後、 バイ ァス電力の供給を停止し、 次いでマイクロ波電力の供給を停止して、 最後に A r ガスの導入を停止する。
一方最後に成膜処理を行つて一連の処理を終了する場合には、 成膜ガスの導入 とバイアス電力の供給を同時に停止した後、 マイク口波電力の供給を停止して、 最後に A rガスの導入を停止する。 このようにこの一連の処理では、 マイクロ波 電力とバイアス電力が供給され、 かつ成膜ガスと A rガス力導入されている期間 力成膜処理時となり、 成膜ガスの導入を停止している期間即ちマイク口波電力と バイアス電力力《供給され、 かつ A rガス力導入されている期間がスパッ夕処理時 になる。
このような方法で形成された C F膜は強固な結合を有し、 後述の実験結果から も分かるように熱安定性が大き ^、、 つまり高温になつても F系ガスの抜けが少な い。 その理由については次のように考えられる。 即ち ガスとして CF系ガス と炭化水素ガスとを組み合わせて CF膜を成膜すると、 この CF膜中には、 図 4 ( a ) に示すように C— C結合や C一 F結合等が存在すると考えられる。
ここで本 H¾の形態のように C F膜に A rのプラズマ （A r* ) によりスパッ 夕を行うと、 図 2 (b) に示すように CF膜は表面から A rのプラズマにより叩 かれ、 膜厚が減少するが、 この際膜中では CF膜の堆積中に形成された弱い結合 例えば C— CF3 結合、 C一 F結合や CF高^^部分がスパッタにより物理的に 叩き切られ、 切断された CF3 や Fが膜外に飛散していくという現象が起こって いると考えられる。 そして CF3 や Fが切断された Cに別の Cが結合して新たな C— C結合ができ、 これにより C一 C結合が立 造を作り、 この結果 CF膜を 構成する結合が強固になっていると推察される。
従って成^ ί;理とスパック処理とを交互に行うと、 CF膜は図 2 (e) に示す ように、 スパッタ処理により結合が強固となった層を途中に含みながら積層され ていくが、 このように形成された CF膜では、 膜全体を通して見るとスパッタ処 理を行わずに形成された C F膜に比べて弱 L、結合が少なくなる。 ここで F系ガス の抜けは、 高温の熱処理時に熱によって C— C結合や C一 F結合が切断されるこ とにより生じた Fや CF、 CF2、 CF3 がガスとなって ¾ [していくことによ り起こるが、 予めスパッ夕により弱い結合を叩き出しておけば、 熱によって切断 される結合力少なくなるので F系ガスの抜け力抑えられる。
また C F膜は結合が強固な層を何層か途中に含んでいるので、 この層では高温 下でも C— C結合が切断されにく くなる。 従って仮にこの層の下方側で弱い結合 が切断されて脱ガスが生じたとしても、 中間部の強固な膜がバリャとなって F系 ガスの通り抜けが阻止される。 このようなことから上述のプロセスで形成された C F膜は、 高温の熱処理時においても F系ガスの脱ガスが防止され、 これにより C F膜の熱安定性が向上すると考えられる。
続いて本発明方法により形成された C F膜の熱安定性を調べるために行った実 験例について説明する。 図 1に示すプラズマ処理装置を用い、 A rガスを 1 5 0 s c c m、 C 4 F 8 ガスを 4 0 s c c m、 C 2 H4 ガスを 3 0 s c c m導入して、 処理を 4 2秒間行った。 このときマイクロ波電力及びバイアス電力は夫々 2 7 0 0 W、 1 5 0 0 Wとし、 プロセス圧力は 0. 2 3 P aとした。 次いで A r ガスを 1 5 0 s c c m導入してプラズマ化し、 スパッタ処理を 2 8秒間行った。 このときマイクロ波電力及びバイアス電力は夫々 2 7 0 0 W、 1 5 0 0 Wとした。 この成 理とスパッタ処理とを 2 0回繰り返し、 最後に β ^処理を行って、 ゥ ェハ 1 0上に の C F膜を成膜した （実施例 1 )
こうして形成された C F膜について、 4 2 5 °Cで 2時間ァニール処理を行って、 ァニール処理前後の重量変化を電子天秤により調べた。 この重量変化は薄膜の熱 安定性の指標であり、 この値が小さい程 F系ガスの抜けが少なく、 熱安定性が高 いことを示している。
また 処理の時間を 8 2秒程度、 スパッタ処理の時間を 2 8秒^とし、 成 ,理とスパッタ処理との繰り返し回数を 1 0回とした場合 （実施例 2 ) と、 途 中にスパッタ処理を行わずにウエノ、 1 0上に 2 m程度の C F膜を,した場合 についても同様に重量変化を測定した （比較例） 。 実施例 2及び比較例は、 A r ガスや成膜ガスの流量、 マイク口波電力やバイアス電力等の条件は全て実施例 1 と同じとした。
この結果 CF膜の ftl変化は、 例 1では 2. 55%、 実施例 2では 3. 10%であり、 比較例では 3. 62%であった。 これによりスパッタ処理を 行った場合には、 スパッタ処理を行わない場合に比べて重量変化が小さく、 F系 ガスの抜けが少なくなって熱安定性が大きくなることが認められた。 さらに同じ 厚さの C F膜を成膜する場合でも、 成膜処理とスパッタ処理の繰り返し回数が多 くなる程、 CF膜の重量変化が小さくなり、 熱安定性が大きくなることが確認さ れた。
以上において成膜ガスとしては、 Cと Fとの化合物ガスとしては CF4 ガス、 C2 F6 ガス、 C3 F8 ガス等を用いることができ、 Cと Fのみならず Cと Fと Hとを含むガス例えば CHF3 ガス等を用いることもできる。 また炭化水素ガス としては CH4 ガスや C2 H2 ガス、 C2 H6 ガス、 C3 H8 ガス、 C4 H8 ガ ス等を用いることができるが、炭化水素ガスの代りに水素ガスを用いるようにし てもよい。
さらにスパッタ用ガスとしては、 A rガスの他、 HeガスゃNeガス， Xeガ ス， H2 ガス， NH3 ガス， CF4 ガス， C2 F6 ガス， C4 F8 ガス等を用い ることができる。 これらのスパッタ用ガスは単独で用いてもよいし、 数種を組み 合わせて用いるようにしてもよい。 この際上述の ϋの形態ではスパッタ用ガス をガスノズル 31から導入するようにしたが、 成膜ガス供給部 5から導入するよ うにしてもよい。
また上述の実施の形態では、 スパッタ用のガスとしてプラズマ生成用ガスを用 いたので図 3に示すプロセスシーケンスとした力、 スパッタ用ガスとして例えば Heガス等のプラズマ生成用ガスとは種類の異なるガスを用いる場合には、 スパ ッタ処理を行うときには β£ ガスの導入を停止すると共に、 スパッタ用ガスを導 入する。 さらにスパッタ用ガスとして例えば C4 F 8 ガス等の成膜ガスと同種類のガス を用 L、る場合には、 スパッタ処理を行うときにはスパッタ用ガスとしては用いな 、炭化水素ガスを停止する。 このようにスパッタ用ガスとして成膜ガスやプラズ マ生成用ガスと同種類のガスを用いれば、 スパッタ処理を行う際に不要なガスの 導入を停止すればよいので操作が容易である。
さらにまた本^の形態では、 C F膜をプラズマ C V Dで成膜することに限ら ず、 熱 C V Dにより ¾するようにしてもよい。 またプラズマ C V Dにより β¾ する場合には、 プラズマは E C Rにより^^することに限らず例えば I C P
(Inductive Coupled Plasuma) などと呼ばれている、 ドーム状の容器に巻か れたコィルから電界及び磁界を処理ガスに与える方法などによりプラズマを^ する場合や、 へリコン波ゃマグネトロンを利用してプラズマを生成する場合、 平 行平板などと呼ばれている互いに対向する電極間に高周波電力を印加してプラズ マを生成する場合にも適用することができる。
さらに本 ¾ϋの形態では成膜工程を行わず、 スパッタエ程から開始してもよい し、 成膜工程とスパッタエ程との繰り返し回数を何回にしてもよい。 また" の プロセスは成膜工程で終了してもスパッタ工程で終了してもよいが、 スパッタを 行うと C F膜の表面がプラズマにより叩かれて荒れてしまうので、 スパッタエ程 で終了する場合には、 この工程の後に別の装置において C MP工程を行うことが 望ましい。
また C F膜の熱安定性は、 T D Sスペクトル （Thermal Disorption
Spectroscopy) による脱ガス量の測定や熱処理における膜厚の変化、 T G A
(Thermal Gravimetry Analysis) による重量変化等によっても調べることが できる。

Claims

請求 の 範囲
1. スパッタ用ガスをプラズマ化して、 このプラズマを被処^¾板上に形成 されたフッ素添加力一ボン膜に照射するスパッタ工程を含むことを特徴とするプ ラズマ処理方法。
2. 前記スパッタ用ガスは、 Arガス、 Heガス、 Neガス、 X eガス、 H ガス、 NH3 ガス、 CF4 ガス、 C2 F6 ガス、 C4 F8 ガス、 あるいはこ れらのガスの組合せのガスのいずれかを含むことを特徴とする請求項 1に記載の プラズマ処理方法。
3. 炭素とフッ素との化合物ガスを含む ガスを分解し、 化学的気相反応 により 板上にフッ素添加カーボン膜を する工程と、
次いでスパッタ用ガスをプラズマ化して、 このプラズマを前記 ¾ SS¾±に 形成された前記フッ素添加力一ボン膜に照射するスパッタエ程と、
を含み、
前言 工程と前記スパッタ工程とを ¾Sに繰り返して行うことを特徴とする プラズマ処理方法。
4. 前記スパッタ用ガスは、 Arガス、 Heガス、 Neガス、 Xeガス、 H2 ガス、 NH3 ガス、 CF4 ガス、 C2 F6 ガス、 C4 F8 ガス、 あるいはこれ らのガスの組合せのガスの L、ずれかを含むことを特徵とする請求項 3に記載のプ ラズマ処理方法。
PCT/JP1998/005131 1997-11-20 1998-11-13 Procede de traitement au plasma WO1999027574A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE69835765T DE69835765T2 (de) 1997-11-20 1998-11-13 Plasma-Verfahren
EP98953048A EP1035568B1 (en) 1997-11-20 1998-11-13 Method of plasma processing
US09/573,418 US6773762B1 (en) 1997-11-20 2000-05-18 Plasma treatment method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33629497A JP3429171B2 (ja) 1997-11-20 1997-11-20 プラズマ処理方法及び半導体デバイスの製造方法
JP9/336294 1997-11-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/573,418 Continuation US6773762B1 (en) 1997-11-20 2000-05-18 Plasma treatment method

Publications (1)

Publication Number Publication Date
WO1999027574A1 true WO1999027574A1 (fr) 1999-06-03

Family

ID=18297625

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005131 WO1999027574A1 (fr) 1997-11-20 1998-11-13 Procede de traitement au plasma

Country Status (7)

Country Link
US (1) US6773762B1 (ja)
EP (1) EP1035568B1 (ja)
JP (1) JP3429171B2 (ja)
KR (1) KR100382387B1 (ja)
DE (1) DE69835765T2 (ja)
TW (1) TW393683B (ja)
WO (1) WO1999027574A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314525B2 (en) * 2002-02-01 2008-01-01 Mitsubishi Heavy Industries, Ltd. Plasma CVD apparatus

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189781B2 (ja) 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
KR100480500B1 (ko) * 2002-04-25 2005-04-06 학교법인 포항공과대학교 절연막의 저온 증착법
JP4209253B2 (ja) 2003-05-22 2009-01-14 忠弘 大見 フッ素添加カーボン膜の形成方法
JP4450664B2 (ja) * 2003-06-02 2010-04-14 東京エレクトロン株式会社 基板処理装置及び基板搬送方法
JP4413556B2 (ja) 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
CN100376945C (zh) * 2004-06-11 2008-03-26 鸿富锦精密工业（深圳）有限公司 基板贴合装置和基板贴合制程
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
DE102005034764B4 (de) * 2005-07-26 2012-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von funktionalen Fluor-Kohlenstoff-Polymerschichten mittels Plasmapolymerisation von Perfluorocycloalkanen und damit beschichtete Substrate
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
JP5028193B2 (ja) * 2007-09-05 2012-09-19 株式会社日立ハイテクノロジーズ 半導体製造装置における被処理体の搬送方法
JP2009094311A (ja) * 2007-10-10 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP6047039B2 (ja) * 2012-04-20 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101853829B1 (ko) 2016-09-21 2018-06-08 주식회사 포스코 소재 물성 평가 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333916A (ja) * 1993-05-21 1994-12-02 Fuji Electric Co Ltd 非晶質カーボン膜の硬化方法
JPH0864591A (ja) * 1994-07-12 1996-03-08 Internatl Business Mach Corp <Ibm> 半導体デバイスおよび相互接続構造の作製方法
JPH08222557A (ja) * 1995-02-09 1996-08-30 Nec Corp フッ素化非晶質炭素膜の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698469A (en) * 1980-01-08 1981-08-07 Toshiba Corp Forming method for thin film of fluoro-resin
JPH03139824A (ja) 1989-10-25 1991-06-14 Agency Of Ind Science & Technol 半導体薄膜の堆積方法
US5198263A (en) * 1991-03-15 1993-03-30 The United States Of America As Represented By The United States Department Of Energy High rate chemical vapor deposition of carbon films using fluorinated gases
JPH05234987A (ja) * 1992-02-24 1993-09-10 Fujitsu Ltd フッ素樹脂膜の形成方法
JPH0669190A (ja) * 1992-08-21 1994-03-11 Fujitsu Ltd フッ素系樹脂膜の形成方法
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP2748864B2 (ja) 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
JP2737720B2 (ja) * 1995-10-12 1998-04-08 日本電気株式会社 薄膜形成方法及び装置
KR0152251B1 (ko) * 1995-11-02 1998-10-15 장진 층 .층 .층 제작 방법에 의한 유사다이아몬드 박막 제조 방법
JP2850834B2 (ja) * 1996-03-07 1999-01-27 日本電気株式会社 非晶質炭素膜の製造方法及び半導体装置
US5804259A (en) * 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
JP3469761B2 (ja) * 1997-10-30 2003-11-25 東京エレクトロン株式会社 半導体デバイスの製造方法
US5900290A (en) * 1998-02-13 1999-05-04 Sharp Microelectronics Technology, Inc. Method of making low-k fluorinated amorphous carbon dielectric
US6660624B2 (en) * 2002-02-14 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing fluorine induced defects on a bonding pad surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333916A (ja) * 1993-05-21 1994-12-02 Fuji Electric Co Ltd 非晶質カーボン膜の硬化方法
JPH0864591A (ja) * 1994-07-12 1996-03-08 Internatl Business Mach Corp <Ibm> 半導体デバイスおよび相互接続構造の作製方法
JPH08222557A (ja) * 1995-02-09 1996-08-30 Nec Corp フッ素化非晶質炭素膜の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FRANCZ G., ET AL.: "PHOTOELECTRON SPECTROSCOPY OF ION-IRRADIATED BETA-DOPED CVD DIAMOND SURFACES.", THIN SOLID FILMS, ELSEVIER-SEQUOIA S.A. LAUSANNE., CH, vol. 270., no. 01/02., 1 January 1995 (1995-01-01), CH, pages 200 - 204., XP002916383, ISSN: 0040-6090, DOI: 10.1016/0040-6090(95)06916-X *
See also references of EP1035568A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314525B2 (en) * 2002-02-01 2008-01-01 Mitsubishi Heavy Industries, Ltd. Plasma CVD apparatus

Also Published As

Publication number Publication date
DE69835765T2 (de) 2007-09-20
US6773762B1 (en) 2004-08-10
JP3429171B2 (ja) 2003-07-22
TW393683B (en) 2000-06-11
DE69835765D1 (de) 2006-10-12
KR100382387B1 (ko) 2003-05-09
EP1035568B1 (en) 2006-08-30
EP1035568A1 (en) 2000-09-13
KR20010032167A (ko) 2001-04-16
JPH11154672A (ja) 1999-06-08
EP1035568A4 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
JP4361625B2 (ja) 半導体装置及びその製造方法
JP3402972B2 (ja) 半導体装置の製造方法
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
WO1999027574A1 (fr) Procede de traitement au plasma
KR100430807B1 (ko) 플라즈마 성막 방법
KR100477402B1 (ko) 플라즈마 박막 증착 방법
JP3469761B2 (ja) 半導体デバイスの製造方法
KR20010032480A (ko) 절연막의 제조 방법
WO1998021745A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur
JP3472196B2 (ja) エッチング方法及びそれを用いた半導体装置の製造方法
US6544901B1 (en) Plasma thin-film deposition method
JP4068204B2 (ja) プラズマ成膜方法
JP4141021B2 (ja) プラズマ成膜方法
JP3321148B2 (ja) フッ素添加カーボン膜及びその形成方法
JP4054123B2 (ja) プラズマ成膜方法
JPH11162960A (ja) プラズマ成膜方法
JP4018793B2 (ja) プラズマ成膜方法及び半導体デバイス
JPH08127885A (ja) 成膜装置のクリーニング方法及び成膜装置
JPH11162961A (ja) プラズマ成膜方法
JPH11233501A (ja) プラズマ成膜方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020007005354

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09573418

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1998953048

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998953048

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007005354

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020007005354

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998953048

Country of ref document: EP