KR20010032480A - 절연막의 제조 방법 - Google Patents

절연막의 제조 방법 Download PDF

Info

Publication number
KR20010032480A
KR20010032480A KR1020007005722A KR20007005722A KR20010032480A KR 20010032480 A KR20010032480 A KR 20010032480A KR 1020007005722 A KR1020007005722 A KR 1020007005722A KR 20007005722 A KR20007005722 A KR 20007005722A KR 20010032480 A KR20010032480 A KR 20010032480A
Authority
KR
South Korea
Prior art keywords
gas
film
annealing
fluorine
insulating film
Prior art date
Application number
KR1020007005722A
Other languages
English (en)
Other versions
KR100374885B1 (ko
Inventor
이시즈카슈이치
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010032480A publication Critical patent/KR20010032480A/ko
Application granted granted Critical
Publication of KR100374885B1 publication Critical patent/KR100374885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 막이 예컨대, 텅스텐 배선을 형성할 때의 프로세스 온도는 대략 400∼450℃로 가열되므로, 가열된 막은 F계 가스를 탈리시켜 배선을 부식시킬 뿐만 아니라, 막 두께의 결과적인 감소로 인한 다양한 문제들을 발생시키는 반도체 디바이스의 층간 절연막에 이용할 수 있는 불소 첨가 카본막을 사용시 동반되는 문제를 제거하는 절연막을 제조하는 방법에 관한 것이다. 본 발명의 방법은 박막 형성 가스로서의 플루로르카본 가스와 하이드로카본 가스를 플라즈마화하여 결과적인 활성종에 의하여 불소첨가 카본막을 반도체 웨이퍼 상에 증착하는 단계와, 다음으로, 불소 첨가 카본막이 F, CF, CF2,CF3등을 탈리시키도록 하기 위하여, 그리고 결과적인 자유 결합이 이들 간을 서로 연결시킴으로써, 열적 안정성을 향상시키기 위하여 처리 가스로서의 N2,H2또는 F2가스를 50 sccm∼1 slm의 유량으로, 그리고, 각각 0.1 Pa∼1 MPa의 압력(H2가스의 경우에는 0.1 Pa∼100 KPa의 압력)으로, 예컨대 425℃에서의 어닐링 온도로 10분∼2시간 유지하여 배선을 형성하기 이전에 코팅된 웨이퍼를 어닐링하는 단계를 포함한다.

Description

절연막의 제조 방법{PROCESS FOR PRODUCING INSULATING FILM}
반도체 디바이스의 고집적화를 도모하기 위해서, 패턴의 미세화, 회로의 다층화라는 연구가 이루어지고 있고, 그 중의 하나로서 배선을 다층화하는 기술이 있다. 다층 배선 구조를 취하기 위해서는 n층째의 배선층과 (n+1)번째의 배선층 사이를 도전층으로 접속하는 동시에, 도전층 이외의 영역은 층간 절연막이라 불리는 박막이 형성된다.
이 층간 절연막의 대표적인 것으로서 SiO2막이 있지만, 최근 디바이스의 동작에 관해서 보다 더 고속화를 도모하기 위해서 층간 절연막의 비유전율을 낮게 할 것이 요구되고 있고, 층간 절연막의 재질에 관한 검토가 이루어지고 있다. 즉 SiO2막은 비유전율이 대개 4이며, 이보다도 비유전율이 작은 재질의 발굴에 힘을 쏟고 있다. 그 중의 하나로서 비유전율이 3.5인 SiOF막의 실현화가 진행되고 있지만, 본 발명자는 비유전율이 더욱 작은 불소 첨가 카본막(이하 "CF막"이라 함)에 주목하고 있다. 이 CF막의 박막증착에 있어서는 예컨대 열 CVD(Chemical Vapor Deposition) 혹은 플라즈마 CVD가 이용되고 있다.
그래서 본 발명자는 전자 사이크로트론 공명에 의해 플라즈마를 발생시키는 플라즈마 장치를 이용하여, 예컨대 탄소(C) 및 불소(F) 화합물 가스와 탄화수소 가스를 포함하는 가스를 박막증착 가스로 하고, 여러 가지 프로세스 조건을 결정하여, 밀착성 및 경도가 큰 CF막의 제조의 실현화를 도모했다.
그러나 CF막에는 아직 다음과 같은 과제가 남아있다. 도 8은 웨이퍼에 형성된 회로 부분의 일부이며, 11, 12는 CF막, 13, 14는 W(텅스텐)로 이루어지는 도전층, 15는 Al(알루미늄)으로 이루어지는 도전층, 16은 P, B를 도핑한 SiO2막, 17은 n형 반도체 영역이다. 그런데 W층(13)을 형성할 때의 프로세스 온도는 400∼450℃이며, 이 때 CF막(11,12)은 그 프로세스 온도까지 가열된다. 그러나 CF막은 이러한 고온으로 가열되면 일부의 C-F 결합이 끊겨, 주로 F계 가스가 탈리되어 버린다. 이 F계 가스로서는 F, CF, CF2등을 들 수 있다.
이와 같이 F계 가스가 탈리하면, 다음과 같은 문제가 발생한다.
a) 알루미늄이나 텅스텐 등의 금속 배선이 부식된다.
b) 절연막은 알루미늄 배선을 밀어넣어 알루미늄의 주름을 방지하는 기능도 갖고 있지만, 탈가스에 의해 절연막에 의한 밀어넣기가 약해지고, 이 결과 알루미늄 배선이 주름이 생기고, 일렉트로마이그레이션이라 불리는 전기적 결함이 발생하기 쉽게 되어 버린다.
c) 절연막에 크랙이 들어가, 배선 사이의 절연성이 나빠지고, 또 그 정도가 크면 다음 단의 배선층을 형성할 수 없게 된다.
d) F가 많이 빠지면 비유전율이 오른다.
본 발명은 예컨대 반도체 디바이스의 층간 절연막에 이용할 수 있는 불소 첨가 카본막으로 이루어지는 절연막을 제조하는 방법에 관한 것이다.
도 1은 본 발명의 방법을 실시하기 위한 플라즈마 처리 장치의 일례를 나타내는 종단 측면도이다.
도 2는 본 발명의 실시 형태를 실시하기 위한 어닐링 장치의 일례를 나타내는 종단 측면도이다.
도 3은 본 발명의 실시 형태를 실시하는 위한 다른 예를 나타내는 종단 측면도이다.
도 4는 박막의 중량 변화를 조사하는 측정 장치를 나타내는 약해 단면도이다.
도 5는 본 발명의 실시 형태에서 박막증착한 CF막에 관해 어닐링 분위기 및 어닐링 시간과 중량 변화의 관계를 나타내는 특성도이다.
도 6은 CF막 중의 C-F 결합이 끊겨 재결합하는 모습을 개념적으로 나타내는 설명도이다.
도 7은 CF막에 관해 고온하에서 질량 분석을 했을 때의 결과를 나타내는 특성도이다.
도 8은 반도체 디바이스의 구조의 일례를 나타내는 구조도이다.
(발명을 실시하기 위한 바람직한 실시예)
우선 본 발명의 실시에 이용되는 플라즈마 처리 장치의 일례를 도 1에 나타낸다. 이 장치는 예컨대 알루미늄 등에 의해 형성된 진공 용기(2)를 갖고 있고, 이 진공 용기(2)는 상측에 위치하여 플라즈마를 발생시키는 통 형상의 제1 진공실(21)과, 이 아래쪽으로 연통시켜 연결되어, 제1 진공실(21)보다는 직경이 큰 통 형상의 제2 진공실(22)로 이루어진다. 또 이 진공 용기(2)는 접지되어 제로 전위로 되고 있다.
이 진공 용기(2)의 상단은 개구되고, 이 부분에 마이크로파를 투과하는 부재 예컨대 석영 등의 재료로 형성된 투과창(23)이 기밀하게 설치되어 있어, 진공 용기(2) 내의 진공 상태를 유지하도록 되어 있다. 이 투과창(23)의 외측에는 예컨대 2.45 GHz의 마이크로파를 발생하는 고주파 전원부(24)에 접속된 도파관(25)이 설치되어 있고, 고주파 전원부(24)에서 발생한 마이크로파를 예컨대 TE 모드에 의해 도파관(25)에서 안내하여, 또는 TE 모드에 의해 안내된 마이크로파를 도파관(25)에서 TM 모드로 변환하여, 투과창(23)으로부터 제1 진공실(21) 내로 도입할 수 있게 되어 있다.
제1 진공실(21)을 구획하는 측벽에는 예컨대 그 둘레 방향을 따라서 균등하게 배치한 가스 노즐(31)이 설치되는 동시에, 이 가스 노즐(31)에는 도시하지 않은 플라즈마 생성용 가스원 예컨대 Ar 가스원 및 수소 플라즈마 생성용 가스원 예컨대 H2(수소) 가스원이 접속되어 있고, 제1 진공실(21) 내의 상부에 플라즈마 생성용 가스, 예컨대 Ar 가스 혹은 H2가스를, 고르고 균등하게 공급할 수 있게 되어 있다.
제2 진공실(22) 내에는 상기 제1 진공실(21)과 대향하도록 반도체 웨이퍼(이하 '웨이퍼'라 함)(10)의 적재대(4)가 설치되어 있다. 이 적재대(4)는 표면부에 정전 척(41)을 구비하고 있고, 이 정전 척(41)의 전극에는 웨이퍼를 흡착하는 직류 전원(도시하지 않음) 외에, 웨이퍼에 이온을 끌어넣기 위한 바이어스 전압을 인가하도록 고주파 전원부(42)가 접속되어 있다.
한편 제2 진공실(22)의 상부 즉 제1 진공실(21)과 연통하고 있는 부분에는 링형의 박막증착 가스 공급부(5)가 설치되어 있고, 이 박막증착 가스 공급부(5)는 예컨대 가스 공급관(51, 52)으로부터 예컨대 2종류의 박막증착 가스, 예컨대 C와 F의 화합물 가스인 C4F8가스와 탄화 수소 가스인 C2H4가스가 공급되고, 그 혼합 가스를 내주면의 가스 구멍(53)으로부터 진공 용기(2) 내에 공급하도록 구성되어 있다.
제1 진공실(21)을 구획하는 측벽의 외주에는 이에 접근시켜 자장 형성 수단으로서 예컨대 링형의 주 전자 코일(26)이 배치되는 동시에, 제2 진공실(22)의 아래쪽에는 링형의 보조 전자 코일(27)이 배치되어 있다. 또한 제2 진공실(22)의 기저부에는 예컨대 진공실(22)의 중심축에 대칭인 2곳의 위치에 각각 배기관(28)이 접속되어 있다.
이하에, 도 1에 나타내는 장치를 이용하여 피처리 기판인 웨이퍼(10)에 CF막으로 이루어지는 층간 절연막을 형성하는 방법에 관해서 설명한다. 우선, 진공 용기(2)의 측벽에 설치한 도시하지 않은 게이트 밸브를 열어 도시하지 않은 반송 아암에 의해, 예컨대 표면에 알루미늄 배선이 형성된 웨이퍼(10)를 도시하지 않은 로드 록크실로부터 반입하여 적재대(4) 상에 적재하고, 정전 척(41)에 의해 웨이퍼(10)를 정전 흡착한다.
계속해서, 게이트 밸브를 닫아 내부를 밀폐한 후, 배기관(28)으로부터 내부 분위기를 배기하여 소정의 진공도까지 탈기하고, 플라즈마 가스 노즐(31)로부터 제1 진공실(21) 내로 플라즈마 발생용 가스 예컨대 Ar 가스를 도입하는 동시에 박막증착 가스 공급부(5)에서 제2 진공실(22) 내로 박막증착 가스를 소정의 유량으로 도입한다.
박막증착 가스로서는 예컨대 환상 구조의 C4F8가스 및 탄화 수소 가스 예컨대 C2H4가스(에틸렌 가스)가 이용되고, C4F8가스 및 C2H4가스는 각각 가스 공급관(51, 52)으로부터 박막증착 가스 공급부(5) 내부를 통하여 진공 용기(2) 내로 공급된다. 그리고 진공 용기(2) 내부를 소정의 프로세스압으로 유지하고, 또 고주파 전원부(42)에 의해 적재대(4)에 13.56 MHz, 1500 W의 바이어스 전압을 인가하는 동시에, 적재대(4)의 표면 온도는 예컨대 400℃로 설정한다.
고주파 전원부(24)로부터의 2.45 GHz의 고주파(마이크로파)는 도파관(25)을 지나 진공 용기(2)의 천장부에 달하고, 여기의 투과창(23)을 투과하여 제1 진공실(21) 내로 도입된다. 한편 진공 용기(2) 내에는 전자 코일(26, 27)에 의해 제1 진공실(21)의 상부에서 제2 진공실(22)의 하부로 향하는 자장이 형성된다. 예컨대 제1 진공실(21)의 하부 부근에서 자장의 세기가 875 가우스가 되고, 자장과 마이크로파와의 상호 작용에 의해 전자 사이크로트론 공명이 생겨, 이 공명에 의해 Ar 가스가 플라즈마화되고, 또 고밀도화된다. 제1 진공실(21)에서 제2 진공실(22) 내로 유입된 플라즈마 흐름은 제2 진공실(22)에 공급되고 있는 C4F8가스 및 C2H4가스를 활성화하여 활성종을 형성하여, 웨이퍼(W) 상에 CF막을 박막증착한다.
다음에, 전술하는 제조 방법에 의해 얻어진 CF막의 어닐링 처리에 관해서 설명한다.
본 발명의 실시 형태에 이용되는 어닐링용 열처리 장치로서는 예컨대 도 2에 도시한 바와 같이 종형의 배치로를 들 수 있다. 이 배치로에 관해서 간단히 설명하면, 반응관(6)은 매니폴드(80) 위에 설치되어 있고, 상단이 닫히는 동시에 하단이 개구되어 있는 외관(6a)과, 이 외관(6a) 내에 설치되어 양단이 개구되어 있는 내관(6b)으로 이루어지고, 이 반응관(6)의 주위에는 가열로(81)가 설치되어 있다.
외관(6a)의 하부에는 배기관(83)이 연통 접속되는 동시에, 내관(6b)의 내측에는 하측에서부터 가스 공급관(84)이 삽입되어 있고, N2가스(질소 가스) 등의 불활성 가스, H2가스 또는 F2가스가 내관(6b)의 아래쪽에서부터 도입될 수 있도록 구성되어 있다.
전술한 어닐링 장치를 이용하여 웨이퍼(W) 상에 박막증착된 CF막을 어닐링하는 방법에 관해서 설명한다. 우선, 웨이퍼 보트(82)에 CF막이 피착된 다수 장의 웨이퍼(W)를 선반 형으로 유지시켜 반응관(6) 내로 반입한다. 그리고, 반응관(6) 내부를 외관(6a)과 내관(6b) 사이에서부터 배기관(83)에 의해 배기하여 소정의 압력 분위기로 유지하면서, 가스 공급관(84)을 통해 불활성 가스, H2가스(수소 가스) 또는 F2가스(불소 가스)를 50 sccm∼10 slm의 유량으로 내관(6b)의 아래쪽에서부터 도입하여, 예컨대 200℃∼500℃에서의 어닐링 온도로 제어하면서, 예컨대 10분∼2시간 유지하여 어닐링를 행한다. N2가스(질소 가스), H2가스 및 F2가스를 이용한 경우의 어닐링시의 압력은 예컨대 각각 0.1 Pa∼1 MPa, 0.1 Pa∼100 KPa 및 0.1 Pa∼1 MPa로 설정된다.
더욱이 웨이퍼를 어닐링하는 수법으로서는 배치식의 종형로에 한하지 않고 예컨대 도 3에 도시한 바와 같은 웨이퍼형의 열처리로를 이용하더라도 좋다. 이 열처리로에 관해 간단히 설명하면, 7은 종형의 반응관, 71은 단열로, 72는 저항 발열체, 73은 균열체, 74는 가스 공급관, 75는 배기관, 76은 웨이퍼 유지구이다. 웨이퍼 유지구(76)에는 이동 탑재실(77)로써 도시하지 않은 반송 수단에 의해 1장의 웨이퍼(W)는 적재되어, 웨이퍼 유지구(76)가 소정 위치까지 상승한 후, 셔터(78)가 폐쇄된다. 그리고 웨이퍼(W)는 저항 발열체(72)에 의해 소정의 열처리 온도로 가열되는 동시에, 가스 공급관(74)으로부터 불활성 가스, H2가스 혹은 F2가스가 반응관(7) 내에 공급된다.
또한 실제의 디바이스를 제조하는 경우에는 그 후 이 CF막에 대하여 소정의 패턴으로 에칭을 행하여, 이미 상술한 도 8에 도시한 바와 같이 홈부에 예컨대 W(텅스텐)막 혹은 Al(알루미늄)막을 매립하여 배선이 형성된다.
이어서 본 발명에 따른 실시 형태에 의해 얻어진 CF막의 안정성을 조사하는 실험을 했다. 그 결과에 관해 설명한다. 도 1에 나타내는 플라즈마 처리 장치를 이용한 CF막의 박막증착 처리 조건은 다음과 같았다. C4F8가스, C2H4가스 및 Ar 가스의 각 유량은 각각 40 sccm, 30 sccm 및 150 sccm이며, 프로세스 온도 및 프로세스압은 각각 400℃ 및 0.1 Pa이며, 마이크로파 파워는 2700 W였다. 또한 도 2에 나타내는 열처리 장치를 이용한 어닐링 처리 조건은 다음과 4가지였다. 즉,
(1) N2가스 유량이 30 SLM이고 압력 101000 Pa(1atm)의 N2분위기에서 어닐링 온도 425℃로 1시간의 어닐링,
(2) N2가스 유량이 30 SLM이고 압력 101000 Pa(1atm)의 N2분위기에서 어닐링 온도 425℃로 2시간의 어닐링,
(3) H2가스 유량이 600 sccm이고 압력 532 Pa의 H2분위기에서 어닐링 온도 425℃로 1시간의 어닐링,
(4) F2가스 유량이 600 sccm이고 압력 532 Pa의 F2분위기에서 어닐링 온도 425℃로 1시간의 어닐링을 행했다.
비교를 위해, (5)로서 CF막을 박막증착한 채로 어닐링을 하지 않은(As Deposition) 시료를 준비했다.
상기 (1)∼(5)의 시료에 관해서, 도 4에 나타내는 측정 장치를 이용하여 박막의 열적 안정성의 지표인 고온하에서의 중량 변화를 조사했다. 측정 방법에 대해서는 웨이퍼 상의 CF막을 깎어 떨어뜨려 도가니(63) 내에 넣고, 진공 분위기하에서 도가니(63) 내의 온도를 425℃까지 승온시켜, 그대로 2시간 가열하여 중량 측정부(64)에서 중량 변화를 조사했다. 얻어진 결과를 도 5에 나타낸다. 또 중량 변화란, 열을 가하기 전의 도가니 내의 박막의 중량을 A, 열을 가한 후의 도가니 내의 박막의 중량을 B라고 하면, {(A-B)/A}×100으로 나타내어지는 값이다.
도 5로부터 알 수 있는 바와 같이 1시간의 N2어닐링 (1)에서는 중량 변화는 2.4%이며, 2시간의 N2어닐링 (2)에서는 중량 변화는 0.6%이며, 1시간의 H2어닐링 (3)에서는 중량 변화는 1.2%이고, 1시간의 F2어닐링 (4)에서는 중량 변화는 1.3%였다. 그에 대해 어닐링을 하지 않은 (5)의 시료에서는 중량 변화는 3.8%였다. 따라서, 본 발명의 실시 형태에 따른 어닐링 처리를 행함으로써, CF막의 열적 안정성이 크고 탈가스가 적다는 것을 이해할 수 있다.
이것은 다음과 같은 이유 때문이라고 생각된다. 어닐링에 의해 열을 가했을 때에 CF막 중의 약한 C-F 결합이 끊겨 F, CF, CF2및 CF3등의 탈리가 발생하여, 그 탈리에 의해 미결합수가 남는다. 그리고 CF막은 가열되고 있기 때문에 원자가 어느 정도 움직일 수 있고, 이 때문에 도 6에 도시한 바와 같이 미결합수끼리가 재결합된다. 이 때 재결합하여 생긴 결합은 고온하에서 형성되고 있기 때문에, 열적 안정성이 크고, 결과적으로 CF막의 열적 안정성이 향상된다고 추측된다.
또 1시간의 N2어닐링 (1)보다도 2시간의 N2어닐링 (2) 쪽이 CF막 중의 중량 변화가 작은 이유는 약한 결합의 이탈 및 미결합수끼리의 재결합이라는 프로세스가 한층 더 진행되기 때문이라고 추측된다. 따라서 실제 프로세스에 있어서는 CF막의 안정성의 정도와 작업 처리량 양방의 관점에서 어닐링 시간을 결정하면 된다.
그리고, 어닐링 시간이 같은 1시간이라도 (1)의 N2어닐링보다도 (3)의 H2어닐링 및 (4)의 F2어닐링 쪽이 중량 변화가 적은 것은 (1)의 N2어닐링과 마찬가지로 CF막 중의 약한 C-F 결합이 이탈하는 데다가, (3) 및 (4) 분위기 중의 H나 F가, CF막 중에 존재하는 F나 CF계의 유리 원자나 분자와 예컨대 이하에 나타내는 바와 같이 화학 반응을 일으켜 결합하여, 이들의 탈리를 촉진한다고 생각된다.
(막 중의 F)+(분위기 중의 H)→HF(gas )
(막 중의 CF3)+(분위기 중의 H)→CHF3(gas)
(막 중의 F)+(분위기 중의 F)→F2(gas )
(막 중의 CF3)+(분위기 중의 F)→CF4(gas)
따라서, 어닐링 처리시의 처리 가스로서 N2가스 등의 불활성 가스를 이용하기 도다도 H2가스나 F2가스를 이용하는 쪽이 어닐링 시간의 단축을 꾀할 수 있다.
더욱이 상기 2시간의 N2어닐링 (2) 및 어닐링하지 않은 (5)의 각 시료에 대해 고온하에서의 질량 분석을 했다. 이 측정은 구체적으로는 소정 양의 박막을 진공 용기 내에 놓고, 이 진공 용기 내부를 가열하여, 진공 용기에 접속한 질량 분석계에 의해 행했다. 얻어진 결과를 도 7에 나타낸다. 동 도면에 있어서 종축은 스펙트럼의 강도에 대응하는 무차원량이며, 피크가 있는 부분이 각 가스의 탈리를 나타내고 있다. 또 횡축은 경과 시간이다. 또 동 도면에는 그 경과 시간에 대한 웨이퍼 온도의 변화 모습이 아울러 나타내어져 있다.
도 7로부터 분명한 바와 같이, CF막으로부터 탈리하는 부유 원자 등의 양에 대해서는 본 발명인 (2) 쪽이 비교예인 (5)보다도 현저히 적다. 이 질량 분석의 결과로부터도 박막증착후에 어닐링 처리한 CF막은 결합이 강하고 열적으로 높은 안정성을 갖고 있음을 엿볼 수 있다. 또 본 발명은 플라즈마 처리에 의해 얻어진 CF막을 열처리하여, 미리 약한 결합을 제거하고, 이에 따라 열적 안정성을 높임으로써, 열처리할 때에 이용하는 가스는 전술한 예에 한정되는 것은 아니다.
이상에 있어서 박막증착 공정에서 이용하는 C 및 F의 화합물 가스는 C와 F뿐만 아니라 C와 H와 F를 포함하는 가스 예컨대 CHF3가스라도 좋고, 또한 박막증착 가스로서 CF계의 가스와 함께 이용하는 가스는 C2H4가스에 한하지 않고 CH4가스나 C2H6가스 등의 탄화 수소 가스라도 좋고, 혹은 탄화 수소 가스 대신에 수소 가스라도 좋다. 더욱이 본 발명은 ECR에 의해 플라즈마를 생성하는 것에 한정되지 않고 예컨대 ICP(Inductive Coupled Plasma) 등이라 불리고 있는, 돔 형상의 용기에 감긴 코일로부터 전계 및 자계를 처리 가스에 부여하는 방법 등에 의해 플라즈마를 생성하는 경우에도 적용할 수 있다. 또한 이미 상술의 예에서는 박막증착 공정은 플라즈마 CVD(Chemical Vapor Deposition)에 의해 행하고 있지만, 이에 한하지 않고 예컨대 열 CVD로 행하더라도 좋다.
본 발명은 이러한 사정하에서 이루어진 것으로, 그 목적은 강고한 결합을 지니고, 열 안정성이 높은 CF막으로 이루어지는 절연막, 예컨대 반도체 디바이스의 층간 절연막을 제조할 수 있는 방법을 제공하는 것이다.
본원 발명은 탄소 및 불소의 화합물 가스를 포함하는 박막증착 가스를 분해시켜, 피처리 기판 상에 불소 첨가 카본막으로 이루어지는 절연막을 박막증착하는 박막증착 공정과, 다음에 상기 불소 첨가 카본막을 열처리하여 그 막 성분의 일부를 탈리시키는 열처리 공정을 포함하는 것을 특징으로 한다.
여기서, 상기 박막증착 공정은 상기 박막증착 가스를 플라즈마화하여 그 플라즈마에 의해 상기 피처리 기판 상에 상기 불소 첨가 카본막으로 이루어지는 상기 절연막을 박막증착하는 것을 특징으로 한다. 또한, 상기 열처리 공정은 불활성 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 한다. 또한, 상기 열처리 공정은 수소 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 한다. 또, 상기 열처리 공정은 불소 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 한다.
본원 발명에 따르면, 열적 안정성이 크고, F계 가스의 탈리가 작은 CF막을 얻을 수 있다. 따라서 이 CF막을 예컨대 반도체 디바이스의 층간 절연막에 사용하면, 금속 배선을 부식할 우려가 없고, 알루미늄 배선의 주름이나 크랙의 발생도 방지할 수 있다. 반도체 디바이스의 미세화, 고속화가 요청되고 있는 속에서, CF막이 비유전율이 작은 유효한 절연막으로서 주목받고 있으므로, 본 발명은 CF막의 절연막으로서의 실용화를 꾀하는 데에 있어서 유효한 방법이다.

Claims (5)

  1. 탄소 및 불소 화합물 가스를 포함하는 박막증착 가스를 분해시켜, 피처리 기판 상에 불소 첨가 카본막으로 이루어지는 절연막을 박막증착하는 박막증착 공정과,
    이어서 상기 불소 첨가 카본막을 열처리하여 그 막 성분의 일부를 탈리시키는 열처리 공정을 포함하는 것을 특징으로 하는 절연막의 제조 방법.
  2. 제1항에 있어서, 상기 박막증착 공정은 상기 박막증착 가스를 플라즈마화하여 그 플라즈마에 의해 상기 피처리 기판 상에 상기 불소 첨가 카본막으로 이루어지는 상기 절연막을 박막증착하는 것을 특징으로 하는 절연막의 제조 방법.
  3. 제1항에 있어서, 상기 열처리 공정은 불활성 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 하는 절연막의 제조 방법.
  4. 제1항에 있어서, 상기 열처리 공정은 수소 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 하는 절연막의 제조 방법.
  5. 제1항에 있어서, 상기 열처리 공정은 불소 가스 분위기 중에서 상기 불소 첨가 카본막을 어닐링하는 공정인 것을 특징으로 하는 절연막의 제조 방법.
KR10-2000-7005722A 1997-11-27 1998-11-19 절연막의 제조 방법 KR100374885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-344000 1997-11-27
JP34400097A JP3574734B2 (ja) 1997-11-27 1997-11-27 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20010032480A true KR20010032480A (ko) 2001-04-25
KR100374885B1 KR100374885B1 (ko) 2003-03-06

Family

ID=18365891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7005722A KR100374885B1 (ko) 1997-11-27 1998-11-19 절연막의 제조 방법

Country Status (6)

Country Link
US (1) US6419985B1 (ko)
EP (1) EP1039522A4 (ko)
JP (1) JP3574734B2 (ko)
KR (1) KR100374885B1 (ko)
TW (1) TW432487B (ko)
WO (1) WO1999028961A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430882B (en) * 1997-11-20 2001-04-21 Tokyo Electron Ltd Plasma film forming method
WO1999045585A1 (fr) * 1998-03-05 1999-09-10 Tokyo Electron Limited Appareil et procede de traitement au plasma
GB0206930D0 (en) * 2002-03-23 2002-05-08 Univ Durham Method and apparatus for the formation of hydrophobic surfaces
US20050211547A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
WO2006137384A1 (ja) 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
MX345941B (es) * 2008-06-27 2017-02-27 Ssw Holding Co Inc Método para contención y parrillas de derrame o similares por consiguiente.
US8286561B2 (en) 2008-06-27 2012-10-16 Ssw Holding Company, Inc. Spill containing refrigerator shelf assembly
CA2739920C (en) 2008-10-07 2017-12-12 Ross Technology Corporation Spill-resistant surfaces having hydrophobic and oleophobic borders
WO2011056742A1 (en) 2009-11-04 2011-05-12 Ssw Holding Company, Inc. Cooking appliance surfaces having spill containment pattern and methods of making the same
JP5858441B2 (ja) 2010-03-15 2016-02-10 ロス テクノロジー コーポレーション．Ｒｏｓｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ プランジャーおよび疎水性表面を得るための方法
WO2012083031A1 (en) * 2010-12-16 2012-06-21 Indiana University Research And Technology Corporation Charge detection mass spectrometer with multiple detection stages
CN103476898A (zh) 2011-02-21 2013-12-25 罗斯科技公司 具有低voc粘合剂体系的超疏水性和疏油性涂层
WO2013090939A1 (en) 2011-12-15 2013-06-20 Ross Technology Corporation Composition and coating for superhydrophobic performance
AU2013281220B2 (en) 2012-06-25 2017-03-16 Ross Technology Corporation Elastomeric coatings having hydrophobic and/or oleophobic properties
JP2014103165A (ja) * 2012-11-16 2014-06-05 Tokyo Electron Ltd 半導体素子の製造方法、および半導体素子の製造装置
JP2016153518A (ja) * 2015-02-20 2016-08-25 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
US10003018B1 (en) * 2017-05-08 2018-06-19 Tokyo Electron Limited Vertical multi-batch magnetic annealing systems for reduced footprint manufacturing environments

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326376A1 (de) * 1983-07-22 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von glimmpolymerisat-schichten
JPH0722270B2 (ja) 1985-11-29 1995-03-08 日本電気株式会社 位相同期受信装置
JPS62128630U (ko) * 1986-02-05 1987-08-14
JPS63192867A (ja) * 1987-02-06 1988-08-10 Mitsubishi Heavy Ind Ltd 金属皮膜方法
JPH06333916A (ja) * 1993-05-21 1994-12-02 Fuji Electric Co Ltd 非晶質カーボン膜の硬化方法
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
JP2737720B2 (ja) * 1995-10-12 1998-04-08 日本電気株式会社 薄膜形成方法及び装置
US5888591A (en) * 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
JP3402972B2 (ja) * 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
US5900290A (en) * 1998-02-13 1999-05-04 Sharp Microelectronics Technology, Inc. Method of making low-k fluorinated amorphous carbon dielectric

Also Published As

Publication number Publication date
JP3574734B2 (ja) 2004-10-06
EP1039522A4 (en) 2004-08-25
JPH11162962A (ja) 1999-06-18
US6419985B1 (en) 2002-07-16
EP1039522A1 (en) 2000-09-27
KR100374885B1 (ko) 2003-03-06
TW432487B (en) 2001-05-01
WO1999028961A1 (fr) 1999-06-10

Similar Documents

Publication Publication Date Title
KR100374885B1 (ko) 절연막의 제조 방법
JP4439860B2 (ja) 半導体基板上への成膜方法
EP0809283A2 (en) Method of treating wafers
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
KR100430807B1 (ko) 플라즈마 성막 방법
WO2000001007A1 (fr) Procede de traitement au plasma
KR100382387B1 (ko) 플라즈마 처리 방법
KR100509387B1 (ko) 플라즈마 처리 방법
US20020168483A1 (en) Method for forming film by plasma
US6544901B1 (en) Plasma thin-film deposition method
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
JP3321148B2 (ja) フッ素添加カーボン膜及びその形成方法
JPH11162960A (ja) プラズマ成膜方法
KR100228399B1 (ko) 반도체 장치의 배선층간절연막 형성 방법
JP4018793B2 (ja) プラズマ成膜方法及び半導体デバイス
JPH11162961A (ja) プラズマ成膜方法
JPH11233501A (ja) プラズマ成膜方法
JPH11265885A (ja) プラズマ成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee