WO1999023530A1

WO1999023530A1 - Dispositif electro-optique et appareil electronique

Info

Publication number: WO1999023530A1
Application number: PCT/JP1998/004822
Authority: WO
Inventors: Masao Murade
Original assignee: Seiko Epson Corporation
Priority date: 1997-10-31
Filing date: 1998-10-23
Publication date: 1999-05-14
Also published as: KR20000069149A; US6262702B1; EP1345070A2; TW444147B; CN1214282C; EP0950917B1; DE69820226T2; US6483493B2; EP0950917A4; US20010022572A1; EP0950917A1; KR100518923B1; DE69820226D1; EP2189839A1; EP1345070A3; CN1242842A

Description

明細書電気光学装置及び電子機器技術分野

本発明は、薄膜トランジスタ（以下、 T F Tと称す）駆動等によるァクティブマトリクス駆動方式の液晶装置等の電気光学装置及びこれを用いた電子機器の技術分野に属し、特に T F Tアレイ基板上に設けられたデ一夕線駆動回路によりクロック信号等の制御信号に基づいてデータ線を高周波で駆動する形式の電気光学装置及び"これを用いた電子機器の技術分野に属する。背景技術

従来、 T F T駆動によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線及びデ一夕線並びにこれらの各交点に対応して多数の画素電極が T F Tアレイ基板上に設けられている。そして、これらに加えて、デ一夕線駆動回路、サンプリング回路等を含みデータ線にデ一夕信号を供給するデータ信号供給手段や、走査線駆動回路等を含み走査線に走査信号を供給する走査信号供給手段が、このような T F Tァレイ基板上に設けられる場合がある。

この場合、デ一夕信号供給手段には、データ信号の供給タイミングの基準となるデ一夕線駆動回路を動作させるためのデ一夕線側基準クロックなどの制御信号、表示すべき画像の内容に対応しておりデ一夕信号の基となる画像信号、正や負の定電位電源等が、 T F Tアレイ基板に設けられた外部入力端子及び配線を介して夫々供給される。他方、走査信号供給手段には、走査信号の供給夕ィミングの基準となる走査線駆動回路を動作させるための走査線側基準クロック、正や負の定電位電源等が、やはり T F Tアレイ基板に設けられた外部入力端子及び配線を介して供給される。そして走査信号供給手段においては、例えば走査線駆動回路により、走査線側基準クロックに基づくタイミングで走査信号を走査線に線順次で供給する。これに対応してデータ信号供給手段においては、例えば入力された画像信号をサンプリングするサンプリング回路を、デ一夕線駆動回路がデ一夕線側基準クロックに基づくタイミングで順次駆動して、サンプリング回路からデ一夕信号がデ一夕線に供給される。これらの結果、走査線にゲ一ト接続された各 T FTは、走査信号の供給に応じて導通状態とされ、データ信号が当該 T F Tを介して画素電極に供給されて各画素における画像表示が行われる。

近年特に、液晶プロジェクタ用の液晶装置等では、表示画像の高解像度化に伴って、非常に高い周波数のシリアルな画像信号が入力されるようになってきている。例えば、画像信号のドット周波数は、近時の高解像度のパソコン画面において使用される XGA表示モードや SXGA表示モードになると、夫々約 65MH zと約 135MH zであり、従来の VGA表示モードにおけるドヅト周波数（約 30MH z) を遥かに上回る。これに対応すべく、特にデ一夕信号供給手段に供給されるデ一夕線側基準クロックの周波数も非常に高くなつてきている。発明の開示

しかしながら、近年の表示画像の高品位化の要請の下では、このように基準クロックの周波数を高くすることによる、高周波のクロックノイズの発生が無視し得ないようになる。即ち、例えば従来の比較的周波数の低いデ一夕線側基準クロックをデータ線駆動回路に供給してサンプリング回路を駆動する構成において、そのままクロック信号の周波数を上げたのでは、サンプリング回路に入力される画像信号中やサンプリング回路から出力されるデ一夕信号中に高周波のクロックノィズが発生して、デ一夕線に供給すべきデータ信号が劣化してしまう。このように劣化したデータ信号が各画素に供給されると、各画素により表示される画像もやはり劣化してしまうという問題点がある。例えば、各画素において中間レベルの階調表示を行う時に、 1 OmV程度の微少なノイズが画像信号中に飛び込んだだけでも、表示画像中には視認可能な程度のノイズとして現れてしまう。これは、最高又は最低の液晶駆動電圧（例えば、 0〜5V 間の電圧）に対応する白又は黒レベルの表示を行っている場合と比べて、中間レベルにおける液晶駆動電圧の変化に対する液晶の透過率の変化が急峻だからである。このように高精度の多階調表示を実現するためには、高周波のクロックノィズの問題は重大である。

他方で、シリアル一パラレル変換数を増やすことによりサンプリング回路に供給される画像信号の周波数を下げることはできるが、液晶装置の基板に設けねばならない画像信号入力用の外部入力端子の数は、シリアル—パラレル変換数の増加に対応して増やさねばならない。即ち、例えば 6相にシリアル一パラレル変換する場合には、画像信号入力用の外部入力端子は 6個必要となり、 1 2個のシリアル—パラレル変換の場合には、 1 2個必要となる。更に、これらの画像信号入力用の外部入力端子からサンプリング回路まで引き回す配線の数も同様にシリアル一パラレル変換数だけ必要となる。これらの結果、画像信号用の配線が液晶装置の基板面上を占める割合が増加して、サンプリング回路、データ線駆動回路等からなるデータ信号供給手段を形成する領域を基板上に確保するのが困難となる。ここで仮に従来のように、外部入力端子が設けられた基板の縁から見て、データ線駆動回路の一方の側へクロック信号等の制御信号用の配線を引き回し、データ線駆動回路の他方の側へ多数の画像信号用の配線を引き回したのでは、各側に引き回される配線数が顕著に異なるため、デ一夕線駆動回路の周囲における配線の配置バランスが非常に悪くなる（即ち、配線が片側に偏る）という問題点が生じる。この場合、液晶装置の基板を大きくして配線領域やデータ線駆動回路を形成する領域を確保することは可能であるが、これでは、限られた基板サイズでの画面の大型化という液晶装置の技術分野における基本的要請に反してしまう。

本発明は上述の問題点に鑑みなされたものであり、入力された画像信号中やこれに基づいて生成されるデータ信号中の高周波のクロックノィズの発生を低減でき、高品位の画像表示を行える電気光学装置を備えた電子機器を提供することを課題とする。

また、画像信号のシリアル—パラレル変換数の増加に伴って配線数や外部入力端子数が増加してもこれらをバランス良く配線や配置することができ、しかも画像信号に対して高周波のクロック信号等の制御信号が及ぼす高周波のクロックノィズ等の悪影響を低減でき、高品位の画像表示を行える液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。

上記課題を解決するために、本発明の一の態様は、基板上には複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデー夕線に接続された複数のスイッチング素子と、前記複数のスイッチング素子に接続された複数の画素電極と、クロック信号に基づいて画像信号に対応するデ —夕信号を前記複数のデータ線に供給するデ一夕信号供給手段と、第 1外部入力端子から入力される前記画像信号を前記データ信号供給手段に供給する画像信号線と、第 2外部入力端子から入力される前記クロック信号を前記データ信号供給手段に供給するクロック信号線と、前記画像信号線を前記クロック信号線から電気的にシールドする定電位の導電線とを備えたことを特徴とする。本発明のかかる構成によれば、第 1外部入力端子から入力される画像信号は、基板に配線された画像信号線を介して、データ信号供給手段に供給される。これと並行して、第 2外部入力端子から入力されるクロック信号は、基板に配線されたクロック信号線を介して、データ信号供給手段に供給される。すると、第 1基板に設けられた、例えばデ一夕線駆動回路、サンプリング回路等を含んで構成されるデ一夕信号供給手段により、クロック信号に基づいて画像信号に対応するデ一夕信号が、複数のデータ線に供給される。ここで特に、基板に配線された定電位の導電線により、画像信号線は、クロック信号線から電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、クロック信号線から画像信号線への高周波のクロックノィズの飛び込みを低減できる。他方で、基板に形成されるか又は基板に接続された走査線駆動回路等を含む走査信号供給手段により、走査信号が走査線を介してスィツチング素子に供給される。これと並行して、上述のように高周波のクロックノイズが低減された画像信号に対応するデータ信号が、デ一夕線を介してスイッチング素子に供給され、更にスィツチング素子を介して供給されるデータ信号により画素電極に印加される電圧が変化し、当該画素電極に対向する液晶が駆動される。以上の結果、表示すべき画像の解像度が高く、高周波のシリアルな画像信号が入力される場合にも、これに対応して周波数が高いクロック信号を用いつつ、高周波のクロックノイズの発生により画質が劣化することは殆ど又は全く無くなり、高品位の画像表示が可能とされる。

本発明の一の態様において、前記導電線は、前記データ信号供給手段に定電位の電源を供給する定電位線から構成された部分を含むことが好ましい。

本発明のかかる構成によれば、導電線は、前記データ信号供給手段に定電位の電源を供給する定電位線から構成された部分を含むので、外部入力端子や配線そのものを共用することにより、言い換えれば定電位線を延設して導電線とすることにより、構成の簡略化と省スペース化を図ることが出来、特に導電線を定電位とすることも極めて容易となる。

本発明の一の態様において、前記定電位線は、相異なる定電位の電源を前記データ信号供給手段に供給する第 1及び第 2定電位線からなり、該第 1定電位線から構成された前記導電線部分は、前記第 1基板上で前記画像信号線を囲み、前記第 2定電位線から構成された前記導電線部分は、前記基板上で前記クロック信号線を囲むことが好ましい。

本発明のかかる構成によれば、画像信号線は、例えば接地電位の負電源を供給するための第 1定電位線から構成された導電線部分により、基板上で囲まれている。クロック信号線は、例えば正電源を供給するための第 2定電位線から構成された導電線部分により、基板上で囲まれている。従って、画像信号線は、第 1基板上でクロック信号線から 2重にシールドされた構成が得られる。

本発明の一の態様において、前記データ信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記定電位線からの電源供給を受けて前記クロック信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、前記画像信号線と前記クロック信号線とは、前記基板上で前記デ一夕線駆動回路に対して反対方向から引き回されていることが好ましい。本発明のかかる構成によれば、走査信号供給手段において、画像信号は、サンプリング回路によりサンプリングされる。そして、定電位線からの電源供給を受けるデ一夕線駆動回路により、クロック信号に基づいてサンプリング回路が駆動されて、サンプリングされた画像信号がデータ信号としてデータ線に供給される。ここで特に、画像信号線とクロック信号線とは、基板上でデータ線駆動回路に対して反対方向から引き回されているが、一般に距離及び障害物の介在に応じて電磁波は減少するので、クロック信号線から画像信号線に印加される電磁波が両信号線間の距離に応じて且つデ一夕線駆動回路の存在に応じて減少する。従って、クロック信号の周波数が高い場合でも、クロック信号線から画像信号線への高周波のクロックノィズの飛び込みを更に低減できる。

本発明の一の態様において、前記第 1及び第 2外部入力端子は、前記基板の周辺部において相互に所定間隔を隔てて配置されており、前記第 1及び第 2外部入力端子の間には、前記定電位の電源を前記定電位線に入力するための第 3 外部入力端子が配置されていることが好ましい。

本発明のかかる構成によれば、第 1及び第 2外部入力端子は、第 3外部入力端子を間に介して、基板の周辺部において相互に所定間隔を隔てて配置されており、好ましくは、基板の周辺部において外部入力端子を形成可能な領域において可能な限り相互に離して配置される。従って、例えば画像信号線とクロック信号線とを隣接配置した場合と比較して、クロック信号線から画像信号線への高周波のクロックノイズの飛び込みを低減できる。

本発明の一の態様において、前記導電線は、前記複数の画素電極により規定される画像表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたことが好ましい。

本発明のかかる構成によれば、導電線により、画像表示領域及び複数のデー夕線は、基板上で囲まれているので、当該画像表示領域及び複数のデータ線も、クロック信号線からシールドされることになる。従って、データ信号供給手段から出力されたデ一夕信号、スィツチング素子や画素電極に到達したデ一夕信号等における、高周波のクロックノイズの発生を低減できる。

本発明の一の態様において、前記基板と対向基板との間に電気光学物質が挟持されてなり、前記基板と前記対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿って前記基板に設けられた部分を含むことが好ましい。

本発明のかかる構成によれば、導電線は、対向基板の周辺見切り下に設けられているので、 T F Tアレイ基板上の省スペース化が図られ、例えば、走査線駆動回路やデータ線駆動回路を基板の周辺部分に余裕を持って形成することができ、導電線形成により電気光学装置における有効表示面積が減少することも殆ど又は全くない。

本発明の一の態様において、前記導電線及び前記データ線は、同一の低抵抗金属材料から形成されたことが好ましい。

本発明のかかる構成によれば、導電線は例えば、 A 1 (アルミニウム）等の、デ一夕線と同一の低抵抗金属材料から形成されているので、導電線の引き回し領域が、たとえ長くても、導電線の抵抗は実用上十分に低く抑えられる。即ち、抵抗増加によりシールドの効果を下げることなく、例えば他の配線や回路等の隙間を縫ってジグザグに導電線を長く配線したり、画像表示領域等までも含めた広い領域に導電線を長く配線することが可能となるので、比較的簡単な構成により、当該シ一ルドの効果を全体として、より高めることが出来る。更に、当該電気光学装置の製造プロセスにおいて、導電線及びデータ線を、同一の低抵抗金属材料から同一工程により形成できる。即ち、導電線を形成することによる製造プロセスの増加を最低限に抑えることができる。

本発明の一の態様において、前記画像信号線及びク口ック信号線の間に介在する前記導電線部分並びに前記画像信号線及びク口ック信号線は、前記基板に平行な同一平面上に形成された同一の低抵抗金属層から構成されたことが好ましい。

本発明のかかる構成によれば、画像信号線及びクロック信号線の間に介在する導電線部分は、画像信号線やクロック信号線と、基板に平行な同一平面上に形成されているので、シールドの効果がより効率良く発揮される。ここで、同一平面上とは、基板の上に直接これらを配線してもよく、或いは基板上に形成された下地となる絶縁層上や T F T等のスィツチング素子の半導体層上に形成された層間絶縁層上にこれらを配線してもよいという意味である。更に、当該電気光学装置の製造プロセスにおいて、導電線、画像信号線及びクロック信号線を、例えば、 A 1層等の同一の低抵抗金属層から一括して形成できるので、導電線を形成することによる製造プロセスの増加を最低限に抑えることができる。

本発明の一の態様において、前記画素電極に所定量の容量を付与する容量線を更に備えており、該容量線が前記導電線に接続されたことを特徴とする。本発明のかかる構成によれば、容量線により画素電極に所定量の容量が付与されているので、デューティー比が小さくても高精細な表示が可能とされる。そして、容量線は導電線に接続されている。従って、容量線の電位変動によるスイッチング素子や画素電極への悪影響は防止されている。しかも、容量線を定電位とするための配線を導電線で兼用でき、更に、容量線を定電位にするために必要な外部入力端子も、例えば、前述の第 3外部入力端子或いは導電線専用の外部入力端子で兼用できる。

本発明の二の態様は、基板上に複数のデ一夕線と、該複数のデ一夕線に交差する複数の走査線と、前記複数のデータ線及び走査線に接続された複数のスィツチング素子と、前記複数のスィツチング素子に接続された複数の画素電極と、画像信号が供給される複数の画像信号線と、クロック信号を含む制御信号が供給される複数の制御信号線と、前記画像信号線及び前記制御信号線を夫々介して前記画像信号及び前記制御信号が入力され、前記画像信号に対応するデ —夕信号を前記制御信号に基づいて前記複数のデータ線に供給するデータ信号供給手段とを備えており、前記複数の画像信号線のうち第 1画像信号線群は前記基板上で前記データ信号供給手段の一方の側へ引き回されており、前記複数の画像信号線のうち第 2画像信号線群は前記基板上で前記データ信号供給手段の他方の側へ引き回されており、前記第 1及び第 2画像信号線群を前記複数の制御信号線から夫々電気的にシールドする少なくとも 1本の導電線を前記基板上に更に備えたことを特徴とする。

本発明のかかる構成によれば、画像信号は、画像信号線を介して、デ一夕信号供給手段に供給される。これと並行して、クロック信号、イネ一ブル信号等を含む制御信号は、制御信号線を介して、データ信号供給手段に供給される。すると、例えばデータ線駆動回路、サンプリング回路等を含んで構成されるデ一夕信号供給手段により、制御信号に基づいて画像信号に対応するデータ信号が、複数のデータ線に供給される。ここで特に、基板に配線された導電線により、画像信号線は、クロック信号線、イネ一ブル信号線等の制御信号線から夫々電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、クロック信号線等の制御信号線から画像信号線への高周波のクロックノィズ等の飛び込みを低減できる。

他方で、基板に形成されるか又は基板に接続された走査線駆動回路等を含む走査信号供給手段により、走査信号が走査線を介してスィツチング素子に供給される。これと並行して、上述のように高周波のクロックノイズ等が低減された画像信号に対応するデータ信号が、デ一夕線を介してスィツチング素子に供給され、更にスィツチング素子を介して供給されるデ一夕信号により画素電極に印加される電圧が変化し、当該画素電極に対向する液晶が駆動される。

以上の結果、表示すべき画像の解像度が高く、例えば複数にシリアル—パラレル変換された画像信号が入力される場合にも、高周波のクロックノイズ等の発生により画質が劣化することは殆ど又は全く無くなり、高品位の画像表示が可能とされる。しかも、第 1画像信号線群は、基板上でデータ信号供給手段の一方の側へ引き回されており、第 2画像信号線群は基板上でデータ信号供給手段の他方の側へ引き回されている。従って、例えば 1 2相のシリアルーパラレル変換、 2 4相のシリアル一パラレル変換、 …というようにシリアル—パラレル変換数を増やすことによりデータ信号供給手段に供給される画像信号の周波数を下げつつ、多相のシリアル—パラレル変換に対応する多数の画像信号線については、デ一夕信号供給手段の両側にバランス良く配置できる。この結果、サンプリング回路或いはサンプリング回路、デ一夕線駆動回路等からなるデー夕信号供給手段を形成する領域を基板上に容易に確保することができる。従つて、限られた基板サイズでの画面の大型化を図ることも可能となる。

本発明の二の態様において、前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第 1及び第 2画像信号線群をシールドすることが好ましい。

本発明のかかる構成によれば、導電線により、画像信号線は、複数の制御信号線のうち高周波制御信号（例えば、クロック信号、ィネーブル信号等）を供給する高周波制御信号線から電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、高周波制御信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減できる。尚、低周波制御信号（例えば、デ —夕線駆動回路内のシフトレジスタ用のスタート信号等）については、画像信号ゃデ一夕信号中の高周波ノイズの原因とはならないため、これを供給する低周波制御信号線を導電線によりシールドしてもよく、シールドしなくてもよい。本発明の二の態様において、前記第 1及び第 2画像信号線群と前記高周波制御信号線との間には、前記導電線と共に前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線が配線されていることが好ましい。

本発明のかかる構成によれば、第 1及び第 2画像信号線群の中で高周波制御信号線に近い側に位置する画像信号線は、低周波制御信号線と導電線との少なくとも合計 2本の配線の存在により、高周波制御信号線から離間され且つ電気的にシールドされている。即ち、画像信号やデータ信号中の高周波ノイズの原因とはならない低周波制御信号（例えば、デ一夕線駆動回路内のシフトレジス夕用のスタート信号等）を供給する低周波制御信号線を、高周波制御信号線と画像信号線との間に導電線と共に配置することにより、高周波制御信号線の画像信号線に対するクロックノイズ等の悪影響を更に低減できる。特に、一般に距離及び障害物の介在に応じて電磁波は減少するので、制御信号線と画像信号線との間に導電線や低周波制御信号線をなるベく多く配線する構成により、高周波制御信号線から画像信号線に印加される電磁波が減少する。このように、導電線以外に低周波制御信号線を高周波制御信号線と画像信号線との間に介在させることは基板上スペースの有効利用及びノィズ低減の観点から見て有利である。

本発明の二の態様において、前記第 1画像信号線群に接続されており外部画像信号源から前記画像信号が夫々入力される複数の第 1外部入力端子と、前記第 2画像信号線群に接続されており前記外部画像信号源から前記画像信号が夫々入力される複数の第 2外部入力端子と、前記制御信号線に接続されており外部制御信号源から前記制御信号が夫々入力される複数の第 3外部入力端子と、前記導電線に夫々接続された複数の第 4外部入力端子とを前記基板の周辺部上に更に備えており、前記第 1及び第 2外部入力端子の間には、前記第 3外部入力端子が配置されており、前記第 1及び第 3外部入力端子の間並びに前記第 3 及び第 2外部入力端子の間には、前記第 4外部入力端子が夫々配置されていることが好ましい。

本発明のかかる構成によれば、基板の周辺部上において、第 1及び第 2画像信号線群に夫々接続された複数の第 1及び第 2外部入力端子の間には、制御信号線に接続された複数の第 3外部入力端子が配置されている。即ち、第 1から第 4外部入力端子が設けられた基板の周辺部上において、中央に制御信号線に接続された複数の第 3外部入力端子が集中配置されており、その両側に第 1及び第 2画像信号線群に夫々接続された複数の第 1及び第 2外部入力端子が配置されている。そして、これらの間に、導電線に接続された第 4外部入力端子が配置されている。従って、第 1及び第 2画像信号線群と制御信号線との間に基板上で距離を置くと共に、これらの間に導電線を配線する構成を容易に得ることができる。特に、当該電気光学装置に入力される前段階で、クロック信号等の制御信号が、画像信号に対しクロックノィズ等を発生させてしまう事態を効果的に阻止し得る。仮に、画像信号線に接続された複数の外部入力端子と制御信号線に接続された複数の外部入力端子とが混在していたり、隣接していたりすれば、当該電気光学装置に入力される前段階で、画像信号線と制御信号線とが隣接或いは近接する配線部分が不可避となり、画像信号中にクロックノイズ等が飛び込んでしまうのである。このように本発明によれば、電気光学装置に入力される前後において、クロック信号線から画像信号線への高周波のクロックノイズの飛び込みを低減できる。尚、より好ましくは、基板の周辺部において外部入力端子を形成可能な領域において、第 1及び第 2外部入力端子を可能な限り両側に寄せて配置すると共に、両者の間に配置される第 3外部入力端子との間に可能な限り間隔を空けて、この間隔に導電線に接続された第 4外部入力端子を配置する。

本発明の二の態様において、前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第 1及び第 2画像信号線群をシールドし、前記第 3外部入力端子のうち前記第 4外部入力端子に隣接する端子は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線に接続されていることを特徴とする。

本発明のかかる構成によれば、導電線により、画像信号線は、高周波制御信号線から電気的にシールドされている。ここで特に、制御信号線に接続された第 3外部入力端子のうち導電線に接続された第 4外部入力端子に隣接する端子は、低周波制御信号線に接続されているので、画像信号線は、低周波制御信号線と導電線との少なくとも合計 2本の配線の存在により、高周波制御信号線から離間され且つ電気的にシールドされる。

本発明の二の態様において、前記導電線は、前記データ信号供給手段に定電位のデータ線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むことが好ましい。

本発明のかかる構成によれば、導電線は、前記データ信号供給手段に定電位のデ一夕線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むので、外部入力端子や配線そのものを共用することにより、言い換えれば定電位線を延設して導電線とすることにより、構成の簡略化と省スペース化を図ることが出来、特に導電線を定電位とすることも極めて容易となる。

本発明の二の態様において、前記データ線駆動用定電位線は、相異なる定電位の電源を前記データ信号供給手段に供給する第 1及び第 2定電位線からなり、該第 1定電位線から構成された前記導電線部分は、前記基板上で第 1及び第 2 画像信号線群を囲み、前記第 2定電位線から構成された前記導電線部分は、前記基板上で前記第 1基板上で前記制御信号線を囲むことが好ましい。

本発明のかかる構成によれば、第 1及び第 2画像信号線群は、例えば接地電位の負電源を供給するための第 1定電位線から構成された導電線部分により、基板上で囲まれている。制御信号線は、例えば正電源を供給するための第 2定電位線から構成された導電線部分により、基板上で囲まれている。従って、画像信号線は、第 1基板上で制御信号線から 2重にシールドされた構成が得られる。

本発明の二の態様において、前記導電線は、前記複数の画素電極により規定される画像表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたことが好ましい。

本発明のかかる構成によれば、導電線により、画像表示領域及び複数のデー夕線は、基板上で囲まれているので、当該画像表示領域及び複数のデータ線も、クロック信号線等の制御信号線からシールドされることになる。従って、デー夕信号供給手段から出力されたデ一夕信号、スィツチング素子や画素電極に到達したデ一夕信号等における、高周波のクロックノィズ等の発生を低減できる。本発明の二の態様において、前記基板に対向して対向基板が設けられており、前記画像表示領域の輪郭に沿って前記基板及び対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿って前記基板に設けられた部分を含むことが好ましい。

本発明のかかる構成によれば、導電線は、基板の周辺見切り下に設けられているので、 T F Tアレイ基板上の省スペース化が図られ、例えば、走査線駆動回路やデータ線駆動回路を基板の周辺部分に余裕を持って形成することができ、導電線形成により液晶装置における有効表示面積の減少することも殆ど又は全くない。

本発明の二の態様において、前記導電線及び前記デ一夕線は、同一の低抵抗金属材料から形成されることが好ましい。

本発明の二の態様において、前記画素電極に所定量の容量を付与する容量線を更に備えており、該容量線が前記導電線に接続されたことが好ましい。

本発明のかかる構成によれば、容量線により画素電極に所定量の容量が付与されているので、デューティー比が小さくても高精細な表示が可能とされる。そして、容量線は導電線に接続されている。従って、容量線の電位変動によるスイッチング素子や画素電極への悪影響は防止されている。しかも、容量線を定電位とするための配線を導電線で兼用でき、更に、容量線を定電位にするために必要な外部入力端子も、例えば、前述の第 3外部入力端子或いは導電線専用の外部入力端子で兼用できる。

本発明の二の態様において、走査信号を前記複数の走査線に順次供給する走査信号供給手段を前記基板上に更に備えており、前記導電線は、前記走査信号供給手段に定電位の走査線駆動用電源を供給する走査線駆動用定電位線から構成された部分を含むことが好ましい。

本発明のかかる構成によれば、走査線駆動用定電位線から構成された導電線部分により、画像信号線は、制御信号線から電気的にシールドされている。従つて、クロック信号の周波数が高い場合でも、制御信号線から画像信号線への高周波のクロックノィズ等の飛び込みを低減できる。

本発明の二の態様において、前記走査信号供給手段は、前記複数の画素電極により規定される画像表示領域の両側に設けられており、前記走査線駆動用定電位線から構成された前記導電線部分は、前記画像表示領域及び前記複数のデ一夕線を前記基板上で囲むように且つ前記走査線供給手段に前記走査線駆動用電源を冗長的に供給するように延設されていることが好ましい。

本発明のかかる構成によれば、走査線駆動用定電位線から構成された導電線部分により、画像表示領域及び複数のデータ線は、基板上で囲まれているので、当該画像表示領域及び複数のデータ線も、クロック信号線等の制御信号線からシ一ルドされることになる。従って、データ信号供給手段から出力されたデ一夕信号、スイッチング素子や画素電極に到達したデータ信号等における、高周波のクロックノイズ等の発生を低減できる。更に、走査線駆動用定電位線から構成された導電線部分は、画像表示領域の両側に設けられた走査線供給手段に走査線駆動用電源を冗長的に供給するように延設されているので、たとえ、走査線駆動用定電位線から構成された導電線部分や、それ以外の部分で走査線駆動用定電位線に断線が生じても、装置欠陥になり難いので有利である。

本発明の二の態様において、前記データ信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記制御信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、前記第 1画像信号線群に含まれる画像信号線と前記第 2画像信号線群に含まれる画像信号線とは、前記デ一夕線駆動回路と前記サンプリング回路との間において、少なくとも 1本の画像信号線毎に前記デ一夕線駆動回路の両側から櫛歯状に交互に引き回されていることが好ましい。

本発明のかかる構成によれば、第 1画像信号線群に含まれる画像信号線（例えば、奇数番目のデ一夕線に対応する画像信号線 V I D 1、 3、 5、 7、 ···）と第 2画像信号線群に含まれる画像信号線（例えば、偶数番目のデ一夕線に対応する画像信号線 V I D 2、 4、 6、 8、 ···）とは、少なくとも 1本の画像信号線毎にデータ線駆動回路の両側から櫛歯状に交互に引き回されている。従つて、データ線駆動回路の周囲で画像信号線ゃデ一夕線を規則正しく且つバランス良く配線することができる。

本発明の二の態様において、前記データ信号供給手段は、前記データ線毎に前記データ信号の電圧極性を反転し、前記第 1画像信号線群に含まれる画像信号線と前記第 2画像信号線群に含まれる画像信号線とは、相隣接する 2本のデ一夕線に対応する 2本の画像信号線を対にして前記データ線駆動回路の両側から櫛歯状に交互に引き回されていることが好ましい。

本発明のかかる構成によれば、データ信号供給手段により、デ一夕線毎にデ一夕信号の電圧極性が反転され、所謂 1 S反転ゃドット反転といった反転駆動が行われ、表示画面上のフリツ力が低減される。ここで、第 1画像信号線群に含まれる画像信号線（例えば、相隣接する 2本のデータ線に対応する 2本おきの画像信号線 V I D 1、 2、 5、 6 ···) と第 2画像信号線群に含まれる画像信号線（例えば、相隣接する 2本のデ一夕線に対応する 2本おきの画像信号線 V I D 3、 4、 7、 8 ···) とは、相隣接する 2本のデータ線に対応する 2本の画像信号線を対にしてデータ線駆動回路の両側から櫛歯状に交互に引き回されている。従って、相隣接する画像信号線には逆極性の画像信号が供給されることになり、同一のノイズ源に起因したノイズ成分については、これら両者間で打ち消し合う効果が働くので、ノィズを低減する上で有利である。

本発明の一及び二の態様における電気光学装置を電子機器に用いることができる。

本発明のかかる構成によれば、電子機器は、上述した本願発明の電気光学装置を備えており、高周波のクロックノイズ等が低減されており、高品位の画像表示が可能となる。

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。図面の簡単な説明

図 1は、第 1実施形態において T F Tアレイ基板上に形成されたシールド線を含む各種配線、周辺回路等の概略平面図である。

図 2は、第 1実施形態のシールド線の 2次元的レイァゥトをより詳細に示す概略平面図である。

図 3は、図 2の T F Tアレイ基板上に形成されたシールド線、画像信号線、クロック信号線の A— A ' 断面図である。

図 4は、第 2実施形態において T F Tアレイ基板上に形成されたシールド線を含む各種配線、周辺回路等の概略平面図である。

図 5は、第 2実施形態のシールド線の 2次元的レイァゥトをより詳細に示す概略平面図である。

図 6は、第 2実施形態のシフトレジス夕回路における回路図（a ) 及びタイミングチヤ一ト（b ) である。

図 7は、図 5の T F Tアレイ基板上に形成されたシールド線、画像信号線、クロック信号線の C— C，断面図（a ) 及び B— B，断面図（b ) である。図 8は、図 4の画像信号線（配線 V I D 1〜 1 2 ) の 2次元的レイァゥ卜の一例を示す概略平面図（a ) 及び他の例を示す概略平面図（b ) である。図 9は、本発明の T F Tアレイ基板上に形成された画素電極、走査線、デ一夕等の画像表示領域端部における拡大平面図である。

図 1 0は、本発明の液晶装置の画像表示領域に設けられた T F T部分における断面図である。

図 1 1は、本発明の液晶装置の周辺見切り領域に設けられたシールド配線部分における断面図である。

図 1 2は、本発明の液晶装置の全体構成を示す平面図である。

図 1 3は、図 1 2の H— H ' 断面図である。

図 1 4は、本発明による電子機器の実施の形態の概略構成を示すブロック図である。

図 1 5は、電子機器の一例としての液晶プロジェクタを示す断面図である。図 1 6は、電子機器の他の例としてのパーソナルコンビュ一夕を示す正面図である。

図 1 7は、電子機器の一例としてのページャを示す分解斜視図である。図 1 8は、電子機器の一例としての T C Pを用いた液晶装置を示す斜視図である。発明を実施するための最良の形態

以下、本発明の実施の形態を図面に基づいて説明する。電気光学装置の一例として液晶装置を用いて本実施の形態を説明する。

—第 1実施形態—

(液晶装置の構成）

本発明の第 1実施形態の構成について図 1から図 3に基づいて説明する。図 1は、液晶装置の実施の形態における T F Tアレイ基板上に設けられた導電線 (以下、シールド線と称す。）を含む各種配線、周辺回路等の構成を示す平面図であり、図 2は、図 1のシ一ルド線のより詳細な 2次元的レイアウトを示す平面図であり、図 3は、シールド線、画像信号線及びクロック信号線等の配線を示す図 2の A— A' 断面図である。

図 1において、液晶装置 200は、例えば石英基板、ハードガラス等からなる T FTアレイ基板 1を備えている。 T FTアレイ基板 1上には、マトリクス状に設けられた複数の画素電極 1 1と、 X方向に複数配列されており夫々が Y 方向に沿って伸びるデ一夕線 35と、 Y方向に複数配列されており夫々が X方向に沿って伸びる走査線 31と、各データ線 35と画素電極 11との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線 31を介して夫々供給される走査信号に応じて夫々制御するスィツチング素子の一例としての複数の T F T 30とが形成されている。また TFTアレイ基板 1上には、後述の蓄積容量（図 9参照）のための配線である容量線 31，（蓄積容量電極）が、走査線 31と平行に形成されている。

T F Tアレイ基板 1上には更に、データ信号供給手段の一例を構成するサンプリング回路 301及びデ一夕線駆動回路 101と、走査線駆動回路 104とが形成されている。また、複数の画素電極 11により規定される画像表示領域 (即ち、実際に液晶の配向状態変化により画像が表示される液晶装置の領域）の上辺には、画像表示領域の両側に設けられた走査線駆動回路 104間をつなぐための複数の配線 105が設けられており、画像表示領域の四隅には、 TF Tアレイ基板 1と対向基板との間で電気的導通をとるための上下道通材 106 が設けられている。以下図 1から図 3の説明において、 T FTアレイ基板 1の下辺に沿って複数設けられた外部入力端子 102を介して入力される信号名称と、その信号配線とは、説明の容易化のために同一のアルファベット記号を信号及び配線の後に夫々付加して参照する（例えば、信号名称である "クロック信号 CLX"に対し、その信号配線を "配線 CLX" と呼ぶ）ことにする。走査線駆動回路 104は、外部制御回路から外部入力端子 102並びに配線 VS S Y及び VDD Yを介して供給される、走査線駆動回路用の負電源 V S S Y及び正電源 VDD Yを電源として用いて、走査線駆動回路用のスタート信号 DYの入力により内蔵シフトレジス夕回路をスタートさせる。そして、外部入力端子 102並びに配線 CLY及び CL Y，を介して供給される、走査線駆動回路用の基準クロック信号 CLY及びその反転クロック信号 CLY' に基づく所定タイミングで、走査線 31に走査信号をパルス的に線順次で印加する。データ線駆動回路 101は、外部制御回路から外部入力端子 102並びに信号配線 VS SX及び VDDXを介して供給される、データ線駆動回路用の負電源 VS SX及び正電源 VDDXを電源として用いて、デ一夕線駆動回路用のス夕一ト信号 DXの入力により内蔵シフトレジス夕回路をスタートさせる。そして、外部入力端子 102並びに配線 CLX及び CLX' を介して供給されるデ —夕線駆動回路用の基準クロック信号 C LX及びその反転ク口ック信号 C L X，に基づきサンプリング回路駆動信号線 306にサンプリング回路駆動信号が供給される。

サンプリング回路 301は、 TFT 302を各デ一夕線 35毎に備えており、配線 V I D 1〜V I D 6が T F T 302のソース電極に接続されており、サンプリング回路駆動信号線 306が TFT 302のゲート電極に接続されている。そして、外部入力端子 102及び配線 V I D 1〜V I D 6を介して供給される例えば 6相にシリアルーパラレル変換された画像信号 VID 1〜VID6は、サンプリング回路駆動信号線 306を介して、デ一夕線駆動回路 101から供給されるサンプリング回路駆動信号に応じてサンプリング回路 301でサンプリングされ、サンプリングされた画像信号 VI D 1〜VI D 6は、 6つの隣接するデータ線 35からなるグループ毎に順次印加する。

以上のように、デ一夕線駆動回路 101とサンプリング回路 301とは、 6 相にシリアル—パラレル変換された画像信号 V I D 1 ~V I D 6をデータ線 3 5にデ一夕信号として供給するように構成されている。本実施の形態では隣接する 6つのデ一夕線 35に接続されるサンプリング回路 301を同時に選択し、 6つのデ一夕線 35からなるグループ毎に順次転送していく方式を述べたが、デ一夕線 35を 1本毎に選択してもよいし、隣接する 2、 3、 ···、 5本或いは 7本以上を同時に選択してもよい。また、データ線 35に供給される画像信号のシリアル—パラレル変換数は 6相のみならず、サンプリング回路 301を構成する TFT 302の書き込み特性が良ければ、 5相以下でもよいし、画像信号の周波数が高ければ、 7相以上に増やしてもよい。この際、少なくとも画像信号のシリアル—パラレル変換数だけ、画像信号用の外部入力端子 102及び画像信号線が必要なことは言うまでもない。

図 2に示すように、デ一夕線駆動回路 101は、スタート信号 DXが入力されると、基準クロック信号 CLX及びその反転クロック信号 CLK' に基づく転送信号の順次生成を開始するシフトレジス夕回路 101 aと、シフトレジス夕回路 101 aからの転送信号を波形整形しバッファリングした後、サンプリング回路駆動信号線 306を介してサンプリング回路 301に供給する波形制御回路 101 b及びバッファ回路 101 cとを備えている。また、サンプリング回路 301は、 6相にシリアル—パラレル変換された画像信号 V I D 1〜V ID 6に対応して TFT 302が 6個ずつパラレルに各サンプリング回路駆動信号線 306に接続されている。即ち、 TFT 302から構成されるスィッチ S 1〜S 6が左から 1本目のサンプリング回路駆動信号線 306に接続されており、スィッチ S 7〜S 12が左から 2本目のサンプリング回路駆動信号線 3 06に接続されており、スィツチ S n— 5〜S nが右端のサンプリング回路駆動信号線 306に接続されている。

本実施の形態では特に、図 1及び図 2に示すように、 T FTアレイ基板 1には、負電源 VS SX用の配線 VS SXを兼ねた定電位のシールド線 80及び正電源 VDDX用の配線 VDDXを兼ねた定電位のシールド線 82が配線されている。これらのシールド線 80及び 82により、配線 V I D 1〜V I D 6は、配線 CLX及び CLX，から電気的にシールドされている。従って、クロック信号 CLXの周波数が高い場合でも、配線 CLX及び CLX' から配線 V I D 1〜V I D 6への高周波のクロックノイズの飛び込みを低減できる。

尚、走査線駆動用のクロック信号 C L Y (及びその反転クロック信号 C L Y ' ) の周波数は、データ線駆動用の上述のクロック信号 CLX (及びその反転クロック信号 CLX， ) の周波数に比べて遥かに低い。従って、クロック信号 CL Y及び CLY' については、高周波のクロックノイズが問題となることは少ない。しかしながら、本実施の形態においては、図 1及び図 2に示したように、シ一ルド線 80及び 82により、配線 CLY及び CLY' からも、配線 V I D 1〜VID6は、シールドされるように配線されている。すなわち、外部入力端子 102から延設され、データ線駆動回路 101の負電源 VS SXを兼ねたシールド線 80は、対向基板 2に設けられた遮光性の周辺見切り 53下に沿つて、画像表示領域を囲むように配線される。従って、画像信号用の配線 V I D 1〜V I D 6ばかりではなく、サンプリング回路 30 1の TFT 302を介してデータ信号が書き込まれるデータ線 3 5への周辺回路からのノイズの飛び込みをも低減できる。

特に本実施の形態では、配線 VS SX及び VDDXを夫々延設してシールド線 80及び 82とすることにより、外部入力端子や配線を共用することが可能となり、装置構成の簡略化と省スペース化を図ることが出来る。また、シールド線 80及び 82の電位は、このように定電位線との共用化により、容易に定電位とされる。但し、電源用の配線とシールド線を別個に配線してもよい。また、デ一夕線駆動回路 1 0 1及び走査線駆動回路 1 04を駆動するための電源電圧が互いに同じであれば、正電源の電位（正電位）である VDDX及び VDDY、負電源の電位（負電位）である VS SX及び VS S Yはそれぞれ共用させてもよい。このような構成を採れば、外部入力端子及びそれから延設される配線が削減できるので有利である。

本実施の形態では、図 2に示すように、負電源 VS SXが入力される外部入力端子 1 02が 2つ設けられており、配線 VS SXもこれに対応して 2本設けられている。そして、配線 V I D 1〜V I D 6は、負電源 VS SXの電位（負電位）とされたシールド線 80により、 T F Tアレイ基板 1上で囲まれている。特に、シフトレジス夕回路 1 0 1 aと波形制御回路 1 0 l bとの間にも、デー夕線 35と同じ A 1等の金属層から形成されたシールド線 80は延設されている。そして、延設されたシールド線 80の先端部は、後述のように第 1層間絶縁層を介して A 1等の金属層の下方において、例えば走査線 3 1と同じポリシリコン等の導電性層から形成されたシールド線接続部 8 1を介して、波形制御回路 1 0 1 b及びバッファ回路 1 0 1 cを囲むようにしてシールド線 80に接続されている。

他方、図 2に示すように、配線 CLX及び CLX' は、デ一夕線駆動回路 1 0 1に隣接する部分においては、正電源 VDDXの電位（正電位）とされたシ —ルド線 82により、 T FTアレイ基板 1上で囲まれている。特に、波形制御回路 101 bとバッファ回路 101 cとの間にも、デ一夕線 35と同じ A 1等の金属層から形成されたシールド線 82は延設されており、その先端部は、例えば走査線 31と同じポリシリコン等の導電層から形成されたシールド線接続部 83を介して波形制御回路 101 b及びシフトレジス夕回路 101 aを囲むようにしてシ一ルド線 82に接続されている。

従って、配線 V I D 1〜V I D 6は、 TFTアレイ基板 1上で配線 CLX及び CLX，から 2重にシールドされた構成が採られており、シフトレジス夕回路 101 a並びに波形制御回路 101 b及びバッファ回路 101 cに対するシ一ルドも信頼性が高いものとされている。但し、このように囲む構成を採らなくても、配線 CLX及び CLX' と配線 V I D 1〜V I D 6との間にシールド線 80又は 82が少なくとも一本介在するように構成すれば、シ一ルドの効果は多少なりとも得られる。

本実施の形態では、図 1及び図 2に示したように、配線 VID 1〜VID 6 と配線 CLX及び CLX' とは、 TFTアレイ基板 1上でデ一夕線駆動回路 1 01に対して反対向きに（即ち、前者は時計周りに、後者は反時計周りに）引き回されている。従って、これらの配線間の距離が全体として大きくなるため、且つこれらの配線間にあるデータ線駆動回路 101の介在に応じてこれらの配線間を伝達する電磁波は減少するので、クロック信号 CLX及び CLX' の周波数が高い場合でも、配線 CLX及び CLX' から、配線 101〜¥106 への高周波のクロックノイズの飛び込みを更に低減できる。また、配線 CLX 及び CLX' と配線 V I D 1〜V I D 6の引き回しは、その方向が入れ替わつても何ら問題はない。すなわち、配線 CLX及び CLX' を負電源 VSSXでシ一ルドし、配線 V I D 1〜V I D 6を正電源 VDDXでシールドしてもよい。但し、このように反対方向に引き回す構成を採らなくても、配線 CLX及び C LX' と配線 V I D 1〜V I D 6との間にシールド線 80又は 82が少なくとも一本介在するように構成すれば、シールドの効果は多少なりとも得られる。本実施の形態では、クロック信号 CLX及び CLX' 用の外部入力端子 10 2と、画像信号 V ID 1-VID 6用の外部入力端子 102とは、負電源 VS SX用、正電源 VDDX用及びスタート信号 DX用の 3つの外部入力端子 10 2を間に介して、相互に所定間隔を隔てて配置されている。そして好ましくは、 T F Tアレイ基板 1の周辺部において外部入力端子 102を形成可能な領域において、可能な限りクロック信号 CLX及び CLX' 用の外部入力端子 102 と、画像信号 VI D 1〜 106用の外部入カ端子102とは、相互に離して配置され、少なくとも一個以上の外部入力端子 102が両者間に配置される。このように構成すれば、例えば画像信号線とクロック信号線とを隣接配置した場合と比較して、クロック用の配線から画像信号用の配線への高周波のクロックノィズの飛び込みを低減できる。

本実施の形態では図 1及び図 2に示したように、シールド線 80により、画像表示領域及び複数のデ一夕線 35は、 TFTアレイ基板 1上で囲まれている。このため、当該画像表示領域及び複数のデ一夕線 35も、配線 CLX及び CL X，からシールドされている。従って、デ一夕線駆動回路 101から出力されたサンプリング回路駆動信号、 T FT 30や画素電極 11に到達したデータ信号等における、高周波のクロックノイズの発生を低減できる。但し、このように画像表示領域までも囲む構成を採らなくても、サンプリング回路 301に至るまでの配線 V I D 1〜V I D 6をシールド線 80又は 82によりシールドするように構成すれば、シールドの効果は多少なりとも得られる。

図 3に断面図で示すように、シールド線 80及び 82を含む外部入力端子 1 02に接続された各種配線 D Y、 VSSY、 "'、 VDDXは、例えば、 A1 (ァルミ二ゥム）等の、デ一夕線 35と同一の低抵抗金属材料から形成されている。従って、シールド線 80及び 82の引き回し領域が、たとえ長くても、シールド線 80及び 82の抵抗は実用上十分に低く抑えられる。即ち、図 2に示したように、他の各種配線ゃシフトレジス夕回路 101 a並びに波形制御回路 10 lb及びバッファ回路 101 cの隙間を縫ってジグザグにシールド線 82を長く配線でき、更に画像表示領域までも含めた広い領域にシールド線 80を長く配線できる。このように比較的簡単な構成により、当該シールドの効果を全体として高めることが出来る。また図 3に示すように、シールド線 80及び 82 を含む外部入力端子 102に接続された各種配線 DY、 VSSY、 ···、 VDD Xは、 TFTアレイ基板 1に形成された第 1層間絶縁層 42上に、即ち同一層上に形成されている。従って、シールドの効果がより効率良く発揮される。更に、このように構成すると、液晶装置 200の製造プロセスにおいて、各種配線 DY、 VSSY、 …、 VDDXを、例えば、 A 1層等の同一の低抵抗金属層から同一工程により一括して形成できるので、製造上有利である。

尚、図 1から図 3に示した外部入力端子 102から入力される信号 LCCO Mは、共通電極の電源信号であり、配線 LC COM及び前述の上下道通材 10 6を介して、後述の対向基板に設けられた共通電極（図 10参照）に供給される

一第 2実施形態一

次に第 2実施形態について説明する。第 2実施形態は第 1実施形態と同様な構成を有するものであり、同様な構成要素には同様な符号を付し、その説明を省略する。第 1実施形態とは異なる点のみを説明する。

(液晶装置の構成）

本実施の形態の構成について図 4から図 8に基づいて説明する。図 4は、液晶装置の実施の形態における T FTアレイ基板上に設けられたシールド線を含む各種配線、周辺回路等の構成を示す平面図であり、図 5は、図 4のシールド線のより詳細な 2次元的レイァゥトを示す平面図であり、図 6 (a)及び（b) は図 5に示したシフトレジス夕回路における回路図（a) 及びタイミングチヤート（b) であり、図 7は TFTアレイ基板上に形成されたシールド線、画像信号線及びクロック信号線等の配線を示す図 6の A— A ' 断面図及び B— B，断面図であり、図 8は、図 1の画像信号線の 2次元的レイアウトの一例を示す概略平面図（図 8 (a) ) 及び他の例を示す概略平面図（図 8 (b) ) である。サンプリング回路 301は、 TFT 302を各データ線 35毎に備えており、配線 V I D 1〜V I D 12が T F T 302のソース電極に接続されており、サンプリング回路駆動信号線 306が TFT 302のゲート電極に接続されている。そして、外部入力端子 102及び配線 VID 1〜VID 12を介して供給される例えば 12相にシリアル—パラレル変換された画像信号 V I D 1〜V I D 12は、サンプリング回路駆動信号線 306を介して、データ線駆動回路 1 01から供給されるサンプリング回路駆動信号に応じてサンプリング回路 30 1でサンプリングされ、サンプリングされた画像信号 V I D 1〜VID 12は、 12の隣接するデータ線 35からなるグループ毎に順次印加する。

以上のように、データ線駆動回路 101とサンプリング回路 301とは、 1 2相にシリアル一パラレル変換された画像信号 V I D 1〜V I D 12をデータ線 35にデータ信号として供給するように構成されている。本実施の形態においては 12本毎にグループ化して画像信号を供給する構成としているが、上述の第 1実施形態と同様に 12本に限るものではない。実施の形態では特に、以下に述べるようにデータ線駆動回路 101の両側から配線 VI D 1〜VID 1 2が引き回されているので、この本数（シリアル—パラレル変換数）は多くても TFTアレイ基板 1上にバランス良く配線できる。尚、画像信号のシリアル —パラレル変換数とサンプリング回路 301を同時に選択する数が相等しくなるように構成してもよいし、前者が後者よりも多くなるように構成してもよい。図 5に示すように、データ線駆動回路 101は、スタート信号 DXが入力されると、基準クロック信号 CLX及びその反転クロック信号 CLK' に基づく転送信号の順次生成を開始するシフトレジス夕回路 101 aと、シフトレジス夕回路 101 aからの転送信号を波形整形しバッファリングした後、サンプリング回路駆動信号線 306を介してサンプリング回路 301に供給する波形制御回路 101 b及びバッファ回路 101 cとを備えている。また、サンプリング回路 301は、 12相にシリアル—パラレル変換された画像信号 V I D 1〜 V I D 12に対応して T F T 302が 12個ずつパラレルに各サンプリング回路駆動信号線 306に接続されている。即ち、 TFT 302から構成されるスイッチ S 1〜S 12が左から 1本目のサンプリング回路駆動信号線 306に接続されており、スィッチ S 13〜S 24が左から 2本目のサンプリング回路駆動信号線 306に接続されており、スィツチ S n- 11〜S nが右端のサンプリング回路駆動信号線 306に接続されている。図 5で示したイネ一ブル信号（制御信号） ENB 1及び ENB2は、波形制御回路 101 b内に設けられたイネ —ブル回路に入力される。このイネ一ブル回路では、シフトレジス夕回路 10 1 aから順次出力されるパルスの幅を、イネ一ブル信号 ENB 1及び ENB 2 のパルス幅に制限することにより、サンプリング回路 301の選択期間を制御する。これにより、データ線 12本分ずつ離れて同一の配線（V I D 1 ~V I D 12) から画像信号を受けるデータ線 35間におけるゴ一ストの発生を防止する。従って、イネ一ブル信号 ENB 1及び ENB 2は、クロック信号 CLX 及び CLX' と同じく、水平走査期間よりも短い周期を持つ高周波制御信号に属する。他方、シフトレジス夕回路 101 aに入力されるスタート信号 DXは、クロック信号 C L Y及び C L Y ' や走査線駆動回路側のシフトレジス夕に入力されるスタート信号 DYと同じく、水平走査期間よりも短くない周期を持つ低周波制御信号に属する。

ここで、シフトレジス夕回路 101 aの具体的な回路構成及び動作について図 6を参照して説明する。尚、図 6 (a) は、イネ一ブル回路を含むシフトレジス夕回路を示す回路図であり、図 6 (b) は、このシフトレジス夕回路における各種信号のタイミングチャートである。

先ず、図 6 (a) において、シフトレジス夕回路 101 aの各段の出力に対応してイネ一ブル回路 1 12が夫々設けられている。シフトレジス夕回路 10 l aの各段は、右方向（左から右へ向かう方向）に対応する転送方向で各段から転送信号が順次出力されるように、所定周期の基準クロック信号 CLX及びその反転信号 C LX，の 2値レベルが変化する毎に転送信号に帰還をかけて次段に転送する 2つのクロックドインバー夕を夫々含んで構成されている。また、イネ一ブル回路 1 12は、シフトレジス夕回路 101 aの奇数段目から出力される転送信号のパルス幅を第 1ィネーブル信号 ENB 1のパルス幅に制限すると共に偶数段目から出力される転送信号のパルス幅を第 2ィネーブル信号 EN B 2のパルス幅に制限するように、転送信号とィネーブル信号 ENB 1又は E NB 2との排他的論理積をとる NAND回路と、その結果を反転させるィンバ —夕回路とから構成されている。シフトレジス夕回路 101 aには、転送信号の転送をスタートさせるための信号 DXが図中左側から入力される。

図 6 (b) のタイミングチャートに示すタイミングで、この信号 DX、クロック信号 CLX及びその反転信号 CLX，と、第 1及び第 2ィネーブル信号 E NB 1及び ENB 2とが入力されると、上述のように構成されたシフトレジス夕回路 10 l aからは、クロック信号 CLXの半周期だけ順次遅れる転送信号が順次出力される。すると、イネ一プル回路 112により、この転送信号のパルス幅が信号 ENB 1及び ENB 2のパルス幅に制限されて、クロック信号 C LXのパルス幅よりも幅の狭いパルスから夫々なるサンプリング回路駆動信号 Q l、 Q2、 Q3、 ···、 Qm (但し、 mは奇数）が、図 2に示した波形制御回路 101 b及びバッファ回路 101 cを介してサンプリング回路 301に順次供給される。

本実施の形態では特に、図 4及び図 5に示すように、 T FTアレイ基板 1には、負電源 VS SX用の配線 VS SXを兼ねた定電位のシールド線 84、負電源 VS S Y用の配線 VS S Yを兼ねた定電位のシールド線 85、正電源 VDD X用の配線 VDDXを兼ねた定電位のシールド線 86、及び正電源 VDDY用の配線 VDDYを兼ねた定電位のシールド線 87が配線されている。これらのシールド線 84、 85、 86及び 87により、画像信号線である配線 V I D 1 〜V I D 12は、配線 CLX及び CLX' 並びに配線 ENB 1及び ENB 2から電気的にシールドされている。従って、クロック信号 CLXの周波数が高い場合でも、高周波制御信号線である配線 CLX及び CLX' 並びに配線 ENB 1及び ENB 2から配線 V I D 1〜V I D 12への高周波のクロックノイズ等の飛び込みを低減できる。

しかも、図 4及び図 5に示したように、第 1画像信号線群の一例を構成する奇数番目の画像信号線 V I D 1、 3、 5、 7、 9及び 1 1は、 TFTアレイ基板 1上のデ一夕線駆動回路 101の X方向側へ引き回されており、第 2画像信号線群の一例を構成する偶数番目の画像信号線 VI D 2、 4、 6、 8、 10及び 12は、 TFTアレイ基板 1上のデ一夕線駆動回路 101の X方向と反対側へ引き回されている。従って、例えば 12相のシリアル一パラレル変換というように比較的多相のシリアル—パラレル変換数を行うことにより、サンプリング回路 301に供給される画像信号 VI D 1〜12の周波数を下げつつ、多数の配線 V I D 1〜 12については、デ一夕線駆動回路 101の両側にバランス良く配置できる。この結果、サンプリング回路 301及びデ一夕線駆動回路 1 01からなるデータ信号供給手段を形成する領域を T F Tアレイ基板 1上に容易に確保することができる。従って、限られた基板サイズにおける画面の大型化が図られる。

本実施の形態では特に、図 5に示したように、定電位のシールド線 84により、画像信号線たる配線 VI D 1〜12は、前述の高周波制御信号に属するクロック信号 C LX及び C LX' 並びにイネ一ブル信号 ENB 1及び ENB 2を供給する高周波制御信号線たる配線 CLX及び CLX' 並びに配線 ENB 1及び E NB 2から電気的にシ一ルドされている。従って、クロック信号の周波数が高い場合でも、これらの高周波制御信号線から配線 V I D 1〜12への高周波のクロックノイズ等の飛び込みを低減できる。他方、前述の低周波制御信号に属するスタート信号 DX及び D Y、並びにクロック信号 C L Υ及び CL Υ，については、配線 V I D 1〜 12上の画像信号や、これに基づいて供給されたデータ線 35上のデ一夕信号中の高周波ノイズの原因とはならない。このため、低周波制御信号線たる配線 DX、 DY、 CLY及び CLY，は、定電位のシールド線によりシールドしてもよく、シールドしなくてもよい。本実施の形態では、図 5に示したように、右側では配線 VID 1、 3、 ···、 1 1は、定電位の配線 VDDYからなるシールド線 87により配線 DY、 CLY及び CLY' からシールドされており、左側では配線 VID2、 4、 ···、 12は定電位の配線 VS S Yからなるシールド線 85により配線 DYからシールドされている。また、配線 DXからは、シールド線 84により配線 V I D 1〜 12はシールドされている。

更に本実施の形態では特に、 X方向側（奇数番目）の画像信号線群の中で高周波制御信号線たる配線 CLX及び CLX' に近い側に位置する配線 VI D 1 1は、配線 VS SX及び VDDXから夫々なる 2本のシールド線 84及び 86 の存在により、これらの配線 CLX及び CLX' から離間されており、且つ電気的にシールドされている。また、 X方向と反対側（偶数番目）の画像信号線群の中で高周波制御信号線たる配線 C L X及び C L X ' に近い側に位置する配線 V I D 12は、配線 VS SXからなる 1本のシールド線 84及び低周波制御信号線たる配線 DXの存在により、これらの配線 CLX及び CLX' から離間されており、且つ電気的にシールドされている。即ち、画像信号やデータ信号中の高周波ノイズの原因とはならない低周波制御信号線に属する配線 DXを、高周波制御信号線たる配線 CLX及び CLX，と配線 V I D 12との間に、シ —ルド線 84と共に配置することにより、配線 CLX及び CLX' の VID 1 2に対するクロックノィズ等の悪影響を更に低減できる。一般に距離及び障害物の介在に応じて電磁波は減少するので、配線 CLX及び CLX' や配線 EN B 1及び ENB 2と配線 V I D 1〜 12との間にシールド線（配線 84、 85、 86、 87等の定電位の配線）や低周波制御信号線（配線 DX、 DY、 CLY、 CL Υ' 等の低周波制御信号が供給される配線）をなるベく多く配線する構成により、クロックノイズを発生させる電磁波が減少して、クロックノイズ等が低減する。このように、シールド線以外に低周波制御信号線を高周波制御信号線と画像信号線との間に介在させることは T F Τ基板 1上スペースの有効利用及びノイズ低減の観点から見て有利である。

また図 5に示したように本実施の形態では、 T F Τアレイ基板 1の周辺部上において、配線 V ID 1-12に夫々接続された外部入力端子 102は両側に配置されており、その間に配線 ENB 1、 ENB 2、 CLX' 及び CLXに接続された外部入力端子 102が集中配置されている。そして、配線 VID 12 に接続された外部入力端子 102と配線 ENB 1に接続された外部入力端子 1 02との間に、シールド線 84 (配線 VSSX) に接続された外部入力端子 1 02が配置されている。また、配線 V I D 1 1に接続された外部入力端子 10 2と配線 CLXに接続された外部入力端子 102との間に、シールド線 84(酉己線 VSSX) に接続された外部入力端子 102が配置されている。従って、配線 V I D 1〜 12と配線 ENB 1、 ENB 2、 CLX' 及び CLXとの間にシ —ルド線 84を配線する構成を容易に得ることができる。特に、液晶装置 20 0に入力される前段階で、例えば、表示情報処理回路等の外部回路から液晶装置 200への配線中で、クロック信号 CLX等が、画像信号 VI D 1〜12に対しクロックノイズ等を発生させてしまう事態を効果的に阻止し得る。このように本実施の形態によれば、液晶装置 200に入力される前後において、クロック信号用の配線から画像信号用の配線への高周波のクロックノィズの飛び込み等を低減できる。尚、より好ましくは、 TFTアレイ基板 1の周辺部において外部入力端子 102を形成可能な領域において、配線 VI D l〜 12用の外部入力端子 102を可能な限り両側（X方向側及び X方向と反対側）に寄せて配置すると共に、中央に集中配置される配線 CLX' 等用の外部入力端子 10 2との間に可能な限り間隔を空けて、この間隔にシールド線 80等用の外部入力端子 102を配置する。

本実施の形態では、配線 VSSX、 VSSY、 VDDX及び VS S Yを夫々延設してシールド線 84、 85、 86及び 87とすることにより、外部入力端子や配線を共用することが可能となり、装置構成の簡略化と省スペース化を図ることが出来る。また、シールド線 84、 85、 86及び 87の電位は、このように定電位線との共用化により、容易に定電位とされる。但し、電源用の配線とシールド線を別個に配線してもよい。

本実施の形態では、図 5に示すように、負電源 VS SXが入力される外部入力端子 102が 2つ設けられている。そして、配線 V I D 1〜V I D 12は、負電源 VS SXの電位（負電位）とされたシールド線 84により、 TFTァレィ基板 1上で囲まれている。特に、シフトレジス夕回路 101 aと波形制御回路 10 l bとの間にも、デ一夕線 35と同じ A 1等の金属層から形成されたシ —ルド線 84は延設されている。そして、延設されたシールド線 84の先端部は、後述のように第 1層間絶縁層を介して A 1等の金属層の下方において、例えば走査線 31と同じポリシリコン等の導電性層から形成されたシールド線接続部 81を介して、波形制御回路 101 b及びバッファ回路 101 cを囲むようにしてシ一ルド線 84に接続されている。

他方、図 5に示すように、配線 CLX及び CLX，は、データ線駆動回路 1 01に隣接する部分においては、正電源 VDDXの電位（正電位）とされたシ —ルド線 86により、 T FTアレイ基板 1上で囲まれている。特に、波形制御回路 101 bとバッファ回路 101 cとの間にも、データ線 35と同じ A 1等の金属層から形成されたシールド線 86は延設されており、その先端部は、例えば走査線 31と同じポリシリコン等の導電性層から形成されたシールド線接続部 83を介して波形制御回路 101 b及びシフトレジス夕回路 101 aを囲むようにしてシールド線 86に接続されている。

従って、配線 VID 1~VID 12は、 TFTアレイ基板 1上で配線 CLX 及び CLX，並びに配線 ENB 1及び ENB 2から 2重にシールドされた構成が採られており、シフトレジス夕回路 101 a並びに波形制御回路 101 b及びバッファ回路 101 cに対するシ一ルドも信頼性が高いものとされている。但し、このように囲む構成を採らなくても、配線 CLX、 C LX' 、 ENB 1 及び ENB 2と配線 V I D 1〜V I D 12との間にシールド線 84、 85、 8 6及び 87が少なくとも一本介在するように構成すれば、シ一ルドの効果は多少なりとも得られる。

本実施の形態では図 4及び図 5に示したように、シールド線 85により、画像表示領域及び複数のデータ線 35は、 TFTアレイ基板 1上で囲まれている。このため、当該画像表示領域及び複数のデ一夕線 35も、配線 CLX、 CLX，、 ENB 1及び ENB 2からシールドされている。従って、データ線駆動回路 1 01から出力されたサンプリング回路駆動信号、 T F T 30や画素電極 1 1に到達したデータ信号等における、高周波のクロックノィズの発生等を低減できる。但し、このように画像表示領域までも囲む構成を採らなくても、サンプリング回路 301に至るまでの配線 V I D 1〜V I D 12をシールド線 84、 8 5、 86又は 87によりシ一ルドするように構成すれば、シ一ルドの効果は多少なりとも得られる。この場合図 4から分かるように、シ一ルド線 85は、配線 VS S Yから延設されており、画像表示領域の両側に設けられた走査線駆動回路 104に電源信号 VS SYを冗長的に供給するように延設されている。このため、たとえ、シールド線 85或いは配線 VS SYに断線が生じても、装置欠陥になり難いので有利である。

図 7 (a) 及び（b) の断面図に夫々示すように、外部入力端子 102に接続された各種配線 DY、 VSSY、 ···、 VDDXは、例えば、 A1 (アルミ二ゥム）等の、データ線 35と同一の低抵抗金属材料から形成されている。従つて、シールド線、 84 (配線 VSSX) 、 85 (配線 VSSY) 、 86 (配線 VDDX) 及び 87 (配線 VDDY) の引き回し領域が、たとえ長くても、各シールド線 84、 85、 86及び 87の抵抗は実用上十分に低く抑えられる。即ち、図 5に示したように、他の各種配線やシフトレジス夕回路 101 a並びに波形制御回路 10 lb及びバッファ回路 101 cの隙間を縫ってジグザグにシールド線 84や 86を長く配線でき、更に画像表示領域までも含めた広い領域にシールド線 85を長く配線できる。このように比較的簡単な構成により、当該シールドの効果を全体として高めることが出来る。また図 7 (&)及び（13) に示すように、各種配線 DY、 VSSY、 ···、 VDDXは、 TFTアレイ基板 1に形成された第 1層間絶縁層 42上に、即ち同一層上に形成されている。従つて、シールドの効果がより効率良く発揮される。更に、このように構成すると、液晶装置 200の製造プロセスにおいて、各種配線 DY、 VSSY、 ···、 VDDXを、例えば、 A 1層等の同一の低抵抗金属層から同一工程により一括して形成できるので、製造上有利である。

図 8 (a) に、図 4及び図 5に示した走査線駆動回路 101とサンプリング回路 301との間における配線 VID 1〜12の引き回し方式を拡大して示す。同図において、奇数番目の画像信号線たる配線 VI D 1、 ···、 11と偶数番目の画像信号たる配線 V I D 2、 ···、 12とは、各配線毎に両側から櫛歯状に交互に引き回されている。従って、デ一夕線駆動回路 101の周囲において、配線 V I D 1〜 12及びサンプリング回路駆動信号線 306は、大変規則性良く且つバランス良く配線さている。

ところで、本実施の形態では、液晶を直流駆動により劣化させないためや表示画面上のフリッカを防止するため等に、液晶駆動電圧を反転させる各種の方式、例えば、フィールド又はフレーム反転駆動、走査線反転駆動（所謂 1H反転駆動）、データ線反転駆動（所謂 1 S反転駆動）、ドット反転駆動などを採用可能である。ここで特に、 1 S反転やドット反転といった相隣接するデ一夕線間で電圧極性を反転させて液晶駆動を行う場合には、図 8 (a) に示したように一本の配線 V I D 1〜 12毎に櫛歯状にするよりも、図 8 (b) に示すように、相隣接する 2本のデ一夕線 35に対応する 2本の配線 V I D 1及び 2、 5及び 6等を夫々一対として 2本おきに一方の側（例えば右側）から引き回すと共に、それら以外の相隣接する 2本のデ一夕線 35に対応する 2本の配線 V ID 3及び 4、 7及び 8等を夫々一対として 2本おきに逆側（例えば左側）から引き回すと共に、デ一夕線駆動回路 101とサンプリング回路 301の間で 2本の配線を一対として夫々両側から櫛歯状にするのがより好ましい。このように配線すれば、 TFTアレイ基板 1上で相隣接する各対の配線 1及び 2、 3 及び 4、 …から供給される画像信号は夫々逆極性とされてデ一夕線 35に供給されるので、これらの信号中に存在する同一のノイズ源に起因したノイズ成分については、これら各対をなす両者間で打ち消し合う効果が働くので、ノイズを低減するのに役立つ。

(液晶装置の動作）

次に、以上のように構成された液晶装置 200の動作について図 1を参照して説明する。

先ず、走査線駆動回路 104は、所定タイミングで走査線 31に走査信号をパルス的に線順次で印加する。

これと並行して、 12本の配線 V I D 1〜V I D 12からパラレルな画像信号を受けると、サンプリング回路 301は、これらの画像信号をサンプリングする。デ一夕線駆動回路 101は、走査線駆動回路 104がゲート電圧を印加するタイミングに合わせて、 12本の配線 V I D 1〜V I D 12夫々について一つのデ一夕線毎にサンプリング回路駆動信号を供給して、サンプリング回路 301の T F T 302をオン状態とする。これにより、隣接する 12本のデ一夕線 35に対して、サンプリング回路 301にサンプリングされたデ一夕信号を順次印加する。即ち、データ線駆動回路 101とサンプリング回路 301により、配線 VID 1〜VID 12から入力された 12相のシリアル—パラレル変換されたパラレルな画像信号 VID 1〜VID 12は、データ線 35に供給される。

このように、走査信号及びデータ信号の両方が印加された TFT 30を介して画素電極 1 1に電圧が印加される。そして、この画素電極 11の電圧は、ソース電圧が印加された時間よりも例えば 3桁も長い時間だけ蓄積容量（後述する）により保持される。ここで特に、シールド線 84、 85、 86及び 87により、配線 VID 1〜VID 12は、配線 CLX及び CLX' 並びに配線 EN B 1及び ENB 2からシールドされているので、クロック信号 CLXの周波数が高い場合でも、配線 CLX及び CLX' 並びに配線 ENB 1及び ENB 2から配線 VI D 1〜VID 12への高周波のクロックノイズ等の飛び込みを低減できる。

以上のように、画素電極 1 1に電圧が印加されると、液晶層 5 0におけるこの画素電極 1 1と共通電極（後述する）とに挟まれた部分における液晶の配向状態が変化し、ノーマリ一ホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置 2 0 0からは画像信号に応じたコントラストを持つ光が出射する。以上の結果、表示すべき画像の解像度が高く、高周波のシリアルな画像信号 V I D 1〜V I D 1 2が入力される場合にも、これに対応して周波数が高いクロック信号 C L Xを用いつつ、高周波のクロックノイズの発生により画質が劣化することは殆ど又は全く無くなり、高品位の画像表示が可能とされる。しかも、 1 2相のシリアル—パラレル変換という比較的多数の相にシリアル—パラレル変換した結果、画像信号の周波数を落とすことにより、通常性能のサンプリング回路によりサンプリングを行うことが可能とされている。

(液晶装置全体構成について）

次に、第 1及び第 2実施形態の液晶装置 2 0 0の具体的構成について図 9、図 1 0及び図 1 1を参照して説明する。図 9は液晶装置 2 0 0の画素部の平面図であり、図 1 0は図 9における B— B ' に沿った断面図であり、図 1 1は額縁（周辺見切り）に対向配置された液晶装置のシールド線 8 0に沿った断面図である。尚、図 1 0、図 1 1においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

ここで、図 9の平面図に示すように、容量線 3 1 ' は、 T F Tアレイ基板 1 上において走査線 3 1 (ゲート電極）と平行に、例えば走査線 3 1と同じく導電性のポリシリコン層等から形成されており、シールド線 8 0にコンタクトホ —ル 8 0 aを介して接続されている。このように構成すれば、容量線 3 1 ' を定電位とするための配線をシールド線 8 0で兼用でき、容量線 3 1 ' を定電位にするために必要な外部入力端子も、シールド線 8 0用の外部入力端子 1 0 2 で兼用できる。

図 1 0の断面図において、液晶装置 2 0 0は、各画素に設けられる T F T 3 0部分において、 T F Tアレイ基板 1並びにその上に積層された半導体層 32、ゲート絶縁層 33、走査線 31 (ゲート電極）、第 1層間絶縁層 42、データ線 35 (ソース電極）、第 2層間絶縁層 43、画素電極 11及び配向膜 12を備えている。液晶装置 200はまた、例えばガラス基板から成る対向基板 2並びにその上に積層された共通電極 21、配向膜 22及び遮光膜 23を備えている。液晶装置 200は更に、これらの両基板間に挟持された液晶層 50を備えている。

ここでは先ず、これらの層のうち、 T FT 30を除く各層の構成について順に説明する。

第 1及び第 2層間絶縁層 42及び 43は夫々、 5000〜 15000 A程度の層みを持つ NSG (ノンシリケートガラス）、 PSG (リンシリケ一トガラス）、 BSG (ボロンシリケ一トガラス）、： BPSG (ボロンリンシリケ一トガラス）などのシリケ一トガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。尚、 TFTアレイ基板 1上に、 TFT30の下地となる層間絶縁層をシリケ一トガラス膜、窒化シリコン膜ゃ酸化シリコン膜等から形成してもよい。画素電極 1 1は例えば、 I TO膜（ィンジゥム 'ティン 'ォキサイド膜）などの透明導電性薄膜からなる。このような画素電極 1 1は、スパッタリング処理等により I TO膜等を約 50〜200 nmの厚さに堆積した後、フォトリソグラフイエ程、エッチング工程を施すこと等により形成される。尚、当該液晶装置 200を反射型の液晶装置に用いる場合には、 A1等の反射率の高い不透明な材料から画素電極 1 1を形成してもよい。

配向膜 12は例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜 12は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。共通電極 21は、対向基板 2の全面に渡って形成されている。このような共通電極 21は、例えばスパッタリング処理等により I TO膜等を約 50〜20 0 nmの厚さに堆積した後、フォトリソグラフイエ程、エッチング工程を施すこと等により形成される。

配向膜 22は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜 2 2は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。

遮光膜 2 3は、 T F T 3 0に対向する所定領域に設けられている。このような遮光膜 2 3は、前述の周辺見切り 5 3同様に、 C rや N iなどの金属材料を用いたスパッ夕リング、フォトリソグラフィ及びエッチングにより形成されたり、カーボンや T iをフォトレジストに分散した樹脂ブラックなどの材料から形成される。遮光膜 2 3は、 T F T 3 0の半導体層（ポリシリコン膜） 3 2に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。液晶層 5 0は、画素電極 1 1と共通電極 2 1とが対面するように配置された T F Tアレイ基板 1と対向基板 2との間において、シール材 5 2 (図 5及び図 6参照）により囲まれた空間に液晶が真空吸引等により封入されることにより形成される。液晶層 5 0は、画素電極 1 1からの電界が印加されていない状態で配向膜 1 2及び 2 2により所定の配向状態を採る。液晶層 5 0は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シ一ル材 5 2は、二つの基板 1及び 2をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのスぺーサが混入されている。

次に、 T F T 3 0に係る各層の構成について順に説明する。

T F T 3 0は、走査線 3 1 (ゲート電極）、走査線 3 1からの電界によりチャネルが形成される半導体層 3 2、走査線 3 1と半導体層 3 2とを絶縁するゲ —ト絶縁層 3 3、半導体層 3 2に形成されたソース領域 3 4、データ線 3 5 (ソース電極）、及び半導体層 3 2に形成されたドレイン領域 3 6を備えている。ドレイン領域 3 6には、複数の画素電極 1 1のうちの対応する一つが接続されている。ソース領域 3 4及びドレイン領域 3 6は後述のように、半導体層 3 2 に対し、 n型又は p型のチャネルを形成するかに応じて所定濃度の n型用又は P型用のドーパントをド一プすることにより形成されている。 n型チャネルの T F Tは、動作速度が速いという利点があり、画素のスイッチング素子である T F T 3 0として用いられることが多い。 TFT 30を構成する半導体層 32は、例えば、 TFTアレイ基板 1上に a — S i (アモルファスシリコン）膜を形成後、ァニール処理を施して約 50〜 200 nmの厚さに固相成長させることにより形成する。この際、 nチャネル型の TFT 30の場合には、 Sb (アンチモン）、 As (砒素）、 P (リン）などの V族元素のドーパントを用いたイオン注入等によりドープしてもよい。また、 pチャネル型の T F T 30の場合には、 B (ボロン）、 Ga (ガリゥム）、 In (インジウム）などの III族元素のドーパントを用いたイオン注入等によりド一プする。特に T F T 30を LDD (L i gh t 1 y Doped D r a in)構造を持つ nチャネル型の TFTとする場合、 p型の半導体層 32に、ソース領域 34及びドレイン領域 36のうちチャネル側に夫々隣接する一部に Pなどの V族元素のドーパントにより低濃度ドープ領域を形成し、同じく Pなどの V族元素のドーパントにより高濃度ドープ領域を形成する。また、 pチヤネル型の TFT 30とする場合、 n型の半導体層 32に、 Bなどの III族元素のド一パントを用いてソース領域 34及びドレイン領域 36を形成する。このように LDD構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、 TFT30は、 LDD構造における低濃度ド一プ領域にイオン注入したオフセット構造の T FTとしてもよいし、ゲート電極をマスクとして高濃度の不純物イオンをド一プすることにより自己整合的に高濃度なソース及びドレイン領域を形成するセルファライン型の T F Tとしてもよい。また、ゲート電極 31を 2個直列に設けデュアルゲート構造としてもよいし、ゲート電極 3 1を 3個以上直列に設けてもよいことは言うまでもない。このような構成を採れば、 T F T 30のオフ時におけるリーク電流が低減され、クロストーク等の発生を抑制できるため、高品位な液晶装置を提供することができる。

ゲート絶縁層 33は、半導体層 32を約 900〜 1300°Cの温度により熱酸化することにより、 30〜 150 nm程度の比較的薄い厚さの熱酸化膜を形成して得ることができる。これにより半導体層 32とゲート絶縁層 33の界面状態の優れた良質の絶縁膜を形成することができる。

走査線 31 (ゲート電極）は、減圧 CVD法等によりポリシリコン膜を堆積した後、フォトリソグラフイエ程、エッチング工程等により形成される。或いは、 A 1等の金属膜又は金属シリサイド膜から形成されてもよい。この場合、走査線 3 1 (ゲート電極）を、遮光膜 2 3が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、遮光膜 2 3の一部又は全部を省略することも可能となる。この場合特に、対向基板 2と T F Tアレイ基板 1との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。

データ線 3 5 (ソース電極）は、画素電極 1 1と同様に I T O膜等の透明導電性薄膜から形成してもよい。或いは、スパッタリング処理等により、約 1 0 0〜5 0 O n mの厚さに堆積された A 1等の低抵抗金属や金属シリサイド等から形成してもよい。

また、第 1層間絶縁層 4 2には、ソース領域 3 4へ通じるコンタクトホール 3 7及びドレイン領域 3 6へ通じるコンタクトホール 3 8が夫々形成されている。このソ一ス領域 3 4へのコンタクトホール 3 7を介して、デ一夕線 3 5 (ソ —ス電極）はソース領域 3 4に電気的接続される。更に、第 2層間絶縁層 4 3 には、ドレイン領域 3 6へのコンタクトホール 3 8が形成されている。このドレイン領域 3 6へのコンタクトホール 3 8を介して、画素電極 1 1はドレイン領域 3 6に電気的接続される。前述の画素電極 1 1は、このように構成された第 2層間絶縁層 4 3の上面に設けられている。各コンタクトホールは、例えば、反応性ェヅチング、反応性ィオンビームェヅチング等のドライエツチングにより形成すれば、開口サイズの微細化が可能となり、画素の高開口率化が実現できる。

尚、一般にはチャネルが形成される半導体層 3 2は、光が入射すると p— S iが有する光電変換効果により光電流が発生してしまい T F T 3 0のトランジス夕特性が劣化するが、本実施の形態では、対向基板 2には各 T F T 3 0に夫々対向する位置に遮光膜 2 3が形成されているので、入射光が半導体層 3 2に入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線 3 5を A 1等の不透明な金属薄膜から形成すれば、遮光膜 2 3と共に又は単独で、半導体層 3 2への入射光（即ち、図 7で上側からの光）の入射を効果的に防ぐことが出来る。図 10において、画素電極 1 1には蓄積容量 70が夫々設けられている。この蓄積容量 70は、より具体的には、半導体層 32と同一工程により形成される第 1蓄積容量電極層 32' 、ゲート絶縁層 33と同一工程により形成される絶縁層 33' 、走査線 31と同一工程により形成される容量線 31⁵ (第 2蓄積容量電極）、第 1及び第 2層間絶縁層 42及び 43、並びに第 1及び第 2層間絶縁層 42及び 43を介して容量線 31 ' に対向する画素電極 11の一部から構成されている。このように蓄積容量 70が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。

図 11の断面図に示すように、周辺見切り 53に対向し且つ複数の走査線 3 1の上方の位置において第 1層間絶縁層 42上をシールド線 80は通過する。そして、このシールド線 80は、その殆どの部分が、前述したデ一夕線 35と同一工程で形成された A 1等の金属薄膜からなる低抵抗な配線である。このように液晶装置 200の製造プロセスにおいて、シールド線 80とデ一夕線 35 とを一括して形成できるので、製造上有利である。

本実施の形態では特に、 TFT 30はポリシリコンタイプの TFTであるので、 T FT 30の形成時に同一薄膜形成工程で、サンプリング回路 301、デ一夕線駆動回路 101、走査線駆動回路 104等の同じくポリシリコン TFT タイプの TFT 302等から構成された周辺回路を形成できるので製造上有利である。例えば、これらの周辺回路は、 nチャネル型ポリシリコン TFT及び pチヤネル型ポリシリコン T F Tから構成される相補構造の複数の T F Tから T F Tアレイ基板 1上の周辺部分に形成される。

尚、図 10及び図 1 1には示されていないが、液晶装置 200においては、対向基板 2の投射光が入射する側及び T F Tアレイ基板 1の投射光が出射する側には夫々、例えば、 TN (ヅイステツドネマティック）モード、 STN (ス —パー TN) モード、 D— STN (ダブル— STN) モード等の動作モードや、ノーマリ一ホワイトモード/ノ一マリ一ブラックモードの別に応じて、偏光フイルム、位相差フィルム、偏光板などが所定の方向で配置される。

(本発明の液晶装置の全体構成）

第 1及び第 2実施形態の液晶装置の全体構成について説明する。図 1 2は本発明の液晶装置の全体構成を示す平面図であり、図 1 3は図 1 2 の H— H，断面図である。図 1 2に示されるように、サンプリング回路 3 0 1 は、図 1及び図 4の斜線領域で示すように、且つ図 1 2及び図 1 3に示すように、対向基板 2に形成された遮光性の周辺見切り 5 3に対向する位置において T F Tアレイ基板 1上に設けられており、デ一夕線駆動回路 1 0 1及び走査線駆動回路 1 0 4は、液晶層 5 0に面しない T F Tアレイ基板 1の狭く細長い周辺部分上に設けられている。 T F Tアレイ基板 1の上には、画像表示領域の周囲において両基板を貼り合わせて液晶層 5 0を包囲するシール部材の一例としての光硬化性樹脂からなるシール材 5 2が、画像表示領域に沿って設けられている。そして、対向基板 2上における画像表示領域とシール材 5 2との間には、遮光性の周辺見切り 5 3が設けられている。

周辺見切り 5 3は、後に画像表示領域に対応して開口部が設けられた遮光性のケースに T F Tアレイ基板 1が入れられた場合に、当該画像表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えば T F Tアレイ基板 1のケースに対する数百/ z m程度のずれを許容するように、画像表示領域の周囲に少なくとも 5 0 0〃m以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り 5 3は、例えば、 C r (クロム）、 N i (ニッケル）、 A 1 (アルミニウム）等の金属材料を用いたスパッ夕リング、フォトリソグラフィ工程及びェヅチング工程等により対向基板 2に形成される。或いは、力一ボンや T i (チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、 T F Tアレイ基板 1上に遮光性の周辺見切り 5 3を設けてもよい。周辺見切り 5 3を丁丁ァレィ基板 1上に内蔵すれば、 T F Tアレイ基板 1と対向基板 2との貼り合わせェ程での精度のばらつきで画素の開口領域が影響を受けることがないため、液晶装置の透過率を高精度に維持することができる。

シール材 5 2の外側の領域には、画像表示領域の下辺に沿ってデータ線駆動回路 1 0 1及び外部入力端子（実装端子） 1 0 2が設けられており、画像表示領域の左右の 2辺に沿って走査線駆動回路 1 0 4が画像表示領域の両側に設けられている。そして、シ一ル材 5 2とほぼ同じ輪郭を持つ対向基板 2が当該シール材 5 2により T F Tアレイ基板 1に固着されている。

以上のようにシ一ルド線 8 0及びサンプリング回路 3 0 1は、 T F Tアレイ基板 1上の周辺見切り 5 3の下に設けられているので、 T F Tアレイ基板 1上の省スペース化が図られ、例えば、走査線駆動回路 1 0 4やデータ線駆動回路 1 0 1を T F Tアレイ基板 1の周辺部分に余裕を持って形成することができ、シ一ルド線 8 0の形成により液晶装置 2 0 0における有効表示面積が減少することも殆ど又は全くない。

また、以上説明した液晶装置 2 0 0は、カラー液晶プロジェクタに適用されるため、 3つの液晶装置 2 0 0 0が R G B用のライトバルブとして夫々用いられ、各パネルには夫々 R G B色分解用のダイクロイツクミラ一を介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板 2に、カラ一フィル夕は設けられていない。しかしながら、液晶装置 2 0 0においても遮光層 2 3の形成されていない画素電極 1 1に対向する所定領域に R G Bのカラーフィル夕をその保護膜と共に、対向基板 2上に形成してもよい。あるいは T F Tアレイ基板 1上の各画素に対応するように、 R G Bのカラ一レジストによりカラ一フィル夕層を内蔵してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラ一液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。更に、対向基板 2上に 1画素 1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板 2上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、 R G B色を作り出すダイクロイックフィル夕を形成してもよい。このダイクロイツクフィル夕付き対向基板によれば、より明るいカラ —液晶装置が実現できる。

液晶装置 2 0 0において、 T F Tアレイ基板 1側における液晶分子の配向不良を抑制するために、第 2層間絶縁層 4 3の上に更に平坦化膜をスピンコ一ト等で塗布してもよく、又は C M P処理を施してもよい。或いは、第 2層間絶縁層 4 3を平坦化膜で形成してもよい。

液晶装置 2 0 0のスイッチング素子は、正ス夕ガ型又はコプラナ一型のポリシリコン T F Tであるとして説明したが、逆ス夕ガ型の T F Τやアモルファスシリコン T F Τ等の他の形式の T F Τに対しても、本実施の形態は有効である。液晶装置 2 0 0においては、一例として液晶層 5 0をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜 1 2及び 2 2、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。更に、画素電極 1 1を A 1等の反射率の高い金属膜から構成することにより、液晶装置 2 0 0を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向された S H (スーパ一ホメオト口ピック）型液晶などを用いても良い。更にまた、液晶装置 2 0 0においては、液晶層 5 0に対し垂直な電界（縦電界）を印加するように対向基板 2の側に共通電極 2 1を設けているが、液晶層 5 0に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極 1 1を夫々構成する（即ち、対向基板 2の側には縦電界発生用の電極を設けることなく、 T F Tアレイ基板 1の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶層）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。

以上説明した実施の形態において更に、周辺見切り 5 3下ゃ丁丁ァレィ基板 1の周辺部に、プリチャージ回路、検査回路等の周知の周辺回路を設けてもよい。プリチャージ回路は、コントラスト比の向上、デ一夕線 3 5の電位レべルの安定、表示画面上のラインむらの低減等を目的として、データ線 3 5に対し、デ一夕線駆動回路 1 0 1から供給されるデ一夕信号に先行するタイミングで、プリチャージ信号を供給することにより、デ一夕信号をデータ線 3 5に書き込む際の負荷を軽減する回路である。例えば、特開平 7— 2 9 5 5 2 0号公報に、このようなプリチャージ回路の一例が開示されている。他方、検査回路は、周辺見切り 5 3下や T F Tアレイ基板の周辺部に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための回路である。

更にまた、以上の実施の形態において、 T F T 3 0に代えて T F D (Thin Fi lm Diode)等の 2端子型非線形素子等からスィツチング素子を構成してもよい。また、石英基板、ハードガラス等の代わりにシリコン基板にスイッチング素子を構成してもよい。この場合、デ一夕線及び走査線のうち一方の線を対向基板に配置して対向電極として機能させ、 T F Tアレイ基板に設けられた他方の線と画素電極との間にスイッチング素子を夫々配置して液晶駆動する。このように構成しても、画素信号線やデータ線をク口ック信号線からシールドすることにより、高周波のクロックノイズの画像信号ゃデ一夕信号への飛び込みを防止する効果は発揮される。上述の実施形態は液晶装置を一例として説明したが、液晶装置に限るものではなく、エレクト口ルミネッセンス、プラズマディスプレイ等の各種電気光学装置にも適用可能である。

(電子機器）

次に、以上詳細に説明した液晶装置 2 0 0を備えた電子機器の実施の形態について図 1 4から図 1 8を参照して説明する。

先ず図 1 4に、このように液晶装置 2 0 0を備えた電子機器の概略構成を示す。

図 1 4において、電子機器は、表示情報出力源 1 0 0 0、表示情報処理回路 1 0 0 2、駆動回路 1 0 0 4、液晶装置 2 0 0、クロック発生回路 1 0 0 8並びに電源回路 1 0 1 0を備えて構成されている。表示情報出力源 1 0 0 0は、 R O M (Read Only Memory) 、 R A M (Random Access Memory) 、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含み、クロック発生回路 1 0 0 8からのクロック信号に基づいて、所定フォーマツトの画像信号などの表示情報を表示情報処理回路 1 0 0 2に出力する。表示情報処理回路 1 0 0 2は、増幅 ·極性反転回路、シリアル一パラレル変換回路、ローテ一シヨン回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号 C L Kと共に駆動回路 1 0 0 4に出力する。駆動回路 1 0 0 4は、液晶装置 2 0 0を駆動する。電源回路 1 0 1 0は、上述の各回路に所定電源を供給する。尚、液晶装置 2 0 0を構成する T F Tアレイ基板 1の上に、駆動回路 1 0 0 4を搭載してもよく、これに加えて表示情報処理回路 1 0 0 2を搭載してもよい。

次に図 1 5から図 1 8に、このように構成された電子機器の具体例を夫々示す。

図 1 5において、電子機器の一例たる液晶プロジェクタ 1 1 0 0は、上述した駆動回路 1 0 0 4が T F Tアレイ基板上に搭載された液晶装置 2 0 0を含む液晶モジュールを 3個用意し、夫々 R G B用のライトバルブ 2 0 0 R、 2 0 0 G及び 2 0 0 Bとして用いたプロジェクタとして構成されている。液晶プロジェク夕 1 1 0 0では、メタルハラィドランプ等の白色光源のランプュニット 1 1 0 2から投射光が発せられると、 3枚のミラ一 1 1 0 6及び 2枚のダイク口イツクミラー 1 1 0 8によって、 R G Bの 3原色に対応する光成分 R、 G、 B に分けられ、各色に対応するライトバルブ 2 0 0 R、 2 0 0 0及び2 0 0 8に夫々導かれる。この際特に B光は、長い光路による光損失を防ぐために、入射レンズ 1 1 2 2、リレーレンズ 1 1 2 3及び出射レンズ 1 1 2 4からなるリレ一レンズ系 1 1 2 1を介して導かれる。そして、ライトバルブ 2 0 0 R、 2 0 0 G及び 2 0 0 Bにより夫々変調された 3原色に対応する光成分は、ダイク口ィックプリズム 1 1 1 2により再度合成された後、投射レンズ 1 1 1 4を介してスクリーン 1 1 2 0にカラー画像として投射される。

本実施の形態においては特に、前述のように遮光層を T F Tの下側にも設けておけば、当該液晶装置 2 0 0からの入射光に基づく液晶プロジヱク夕内の投射光学系による反射光、入射光が通過する際の T F Tアレイ基板の表面からの反射光、他の液晶装置から出射した後にダイクロイックプリズム 1 1 1 2を突き抜けてくる入射光の一部（R光及び G光の一部）等が、戻り光として T F T アレイ基板の側から入射しても、画素電極のスィツチング用の T F T等のチヤネルに対する遮光を十分に行うことができる。この場合、小型化に適したプリズムを投射光学系に用いても、各液晶装置の T F Tアレイ基板とプリズムとの間において、戻り光防止用の A Rフィルムを貼り付けたり、偏光板に A R被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。

図 1 6において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンビュ一夕（P C ) 1 2 0 0は、上述した液晶装置 2 0 0がトップカバ一ケース内に備えられており、更に C P U、メモリ、モデム等を収容すると共にキ一ボード 1 2 0 2が組み込まれた本体 1 2 0 4を備えている。図 1 7において、電子機器の他の例たるページャ 1 3 0 0は、金属フレーム 1 3 0 2内に前述の駆動回路 1 0 0 4が T F Tアレイ基板上に搭載されて液晶モジュールをなす液晶装置 2 0 0が、バヅクライト 1 3 0 6 aを含むライトガイド 1 3 0 6、回路基板 1 3 0 8、第 1及び第 2のシールド板 1 3 1 0及び 1 3 1 2、二つの弾性導電体 1 3 1 4及び 1 3 1 6、並びにフィルムキヤリアテープ 1 3 1 8と共に収容されている。この例の場合、前述の表示情報処理回路 1 0 0 2 (図 1 1参照）は、回路基板 1 3 0 8に搭載してもよく、液晶装置 2 0 0の T F Tアレイ基板上に搭載してもよい。更に、前述の駆動回路 1 0 0 4 を回路基板 1 3 0 8上に搭載することも可能である。

尚、図 1 7に示す例はページャであるので、回路基板 1 3 0 8等が設けられている。しかしながら、駆動回路 1 0 0 4や更に表示情報処理回路 1 0 0 2を搭載して液晶モジュールをなす液晶装置 2 0 0の場合には、金属フレーム 1 3 0 2内に液晶装置 2 0 0を固定したものを液晶装置として、或いはこれに加えてライトガイド 1 3 0 6を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。

また図 1 8に示すように、駆動回路 1 0 0 4や表示情報処理回路 1 0 0 2を搭載しない液晶装置 2 0 0の場合には、駆動回路 1 0 0 4や表示情報処理回路 1 0 0 2を含む I C 1 3 2 4がポリイミドテープ 1 3 2 2上に実装された T C P (Tape Carrier Package) 1 3 2 0に、 T F Tアレイ基板 1の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。

以上図 1 5から図 1 8を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲ一シヨン装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング ' ワークステーション（E W S ) 、携帯電話、テレビ電話、 P O S端末、夕ツチパネルを備えた装置等などが図 1 4に示した電子機器の例として挙げられる。以上説明したように、本実施の形態によれば、高周波のクロックノイズの発生が低減されており、高品位の画像表示が可能であり、しかも基板サイズに比ベて画像表示領域が大きい液晶装置 2 0 0を備えた各種の電子機器を実現できる o 産業上の利用分野

本発明の電気光学装置によれば、基板に配線された定電位の導電線により、画像信号線は、クロック信号線等の制御信号線からシールドされているので、クロック信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減でき、高解像度の画像を表示するための高周波数の画像信号に応じて高品位の画像表示を行える。しかも、画像信号線をデ一夕信号供給手段の両側へ引き回わす構成により、多相のシリアル一パラレル変換に対応する多数の画像信号線を配線する場合にも、データ信号供給手段の両側にバランス良く配線でき、限られた基板サイズでの画面の大型化を図ることも可能となる。また、画像表示領域及び複数のデータ線をもシールドすることにより、データ線上のデ一夕信号等における、高周波のクロックノイズの発生を低減でき、より高品位の画像表示が可能となる。

また、本発明の電子機器によれば、高周波のクロックノイズが低減されており、基板サイズに比べて画像表示領域が大きい高品位の画像表示が可能な、液晶プロジェクタ、パーソナルコンピュータ、ページャ等の様々な電子機器を実現可能となる。

Claims

請求の範囲

1 . 基板上には複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続された複数のスイッチング素子と、前記複数のスイッチング素子に接続された複数の画素電極と、クロック信号に基づいて画像信号に対応するデータ信号を前記複数のデ一夕線に供給するデータ信号供給手段と、第 1外部入力端子から入力される前記画像信号を前記デ一夕信号供給手段に供給する画像信号線と、第 2外部入力端子から入力される前記クロック信号を前記データ信号供給手段に供給するク口ック信号線と、前記画像信号線を前記クロック信号線から電気的にシールドする定電位の導電線とを備えたことを特徴とする電気光学装置。

2 . 前記導電線は、前記データ信号供給手段に定電位の電源を供給する定電位線から構成された部分を含むことを特徴とする請求項 1に記載の電気光学装置。

3 . 前記定電位線は、相異なる定電位の電源を前記データ信号供給手段に供給する第 1及び第 2定電位線からなり、

該第 1定電位線から構成された前記導電線部分は、前記基板上で前記画像信号線を囲み、

前記第 2定電位線から構成された前記導電線部分は、前記基板上で前記クロック信号線を囲むことを特徴とする請求項 2に記載の電気光学装置。

4 . 前記デ一夕信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記定電位線からの電源供給を受けて前記クロック信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、

前記画像信号線と前記クロック信号線とは、前記基板上で前記データ線駆動回路に対して反対方向から引き回されていることを特徴とする請求項 2又は 3 に記載の電気光学装置。

5 . 前記第 1及び第 2外部入力端子は、前記基板の周辺部において相互に所定間隔を隔てて配置されており、前記第 1及び第 2外部入力端子の間には、前記定電位の電源を前記定電位線に入力するための第 3外部入力端子が配置されていることを特徴とする請求項 2から 4のいずれか一項に記載の電気光学装置。

6 . 前記導電線は、前記複数の画素電極により規定される画像表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたこと特徴とする請求項 1から 5のいずれか一項に記載の電気光学装置。

7 . 前記基板に対向して対向基板が設けられてなり、前記画像表示領域の輪郭に沿って前記基板及び前記対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、

前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿つて前記基板に設けられた部分を含むことを特徴とする請求項 6に記載の電気光 8 . 前記導電線及び前記データ線は、同一の低抵抗金属材料から形成されたことを特徴とする請求項 1から 7のいずれか一項に記載の電気光学装置。

9 . 前記画像信号線及びク口ック信号線の間に介在する前記導電線部分並びに前記画像信号線及びク口ック信号線は、前記基板に平行な同一平面上に形成された同一の低抵抗金属層から構成されたことを特徴とする請求項 1から 8のいずれか一項に記載の電気光学装置。

1 0 . 前記画素電極に所定量の容量を付与する容量線を更に備えており、該容量線が前記導電線に接続されたことを特徴とする請求項 1から 9のいずれか一項に記載の電気光学装置。

1 1 . 基板上に複数のデータ線と、該複数のデータ線に交差する複数の走査線と、前記複数のデータ線及び走査線に接続された複数のスイッチング素子と、前記複数のスィツチング素子に接続された複数の画素電極と、画像信号が供給される複数の画像信号線と、クロック信号を含む制御信号が供給される複数の制御信号線と、前記画像信号線及び前記制御信号線を夫々介して前記画像信号及び前記制御信号が入力され、前記画像信号に対応するデータ信号を前記制御信号に基づいて前記複数のデータ線に供給するデータ信号供給手段とを備えており、

前記複数の画像信号線のうち第 1画像信号線群は前記基板上で前記データ信号供給手段の一方の側へ引き回されており、前記複数の画像信号線のうち第 2 画像信号線群は前記第 1基板上で前記データ信号供給手段の他方の側へ引き回されており、前記第 1及び第 2画像信号線群を前記複数の制御信号線から夫々電気的にシールドする少なくとも 1本の導電線を前記基板上に更に備えたことを特徴とする電気光学装置。

1 2 . 前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第 1及び第 2画像信号線群をシールドすることを特徴とする請求項 1 1に記載の電気光学装置。

1 3 . 前記第 1及び第 2画像信号線群と前記高周波制御信号線との間には、前記導電線と共に前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線が配線されていることを特徴とする請求項 1 2に記載の電気光学装置。

1 4 . 前記第 1画像信号線群に接続されており外部画像信号源から前記画像信号が夫々入力される複数の第 1外部入力端子と、前記第 2画像信号線群に接続されており前記外部画像信号源から前記画像信号が夫々入力される複数の第 2 外部入力端子と、前記制御信号線に接続されており外部制御信号源から前記制御信号が夫々入力される複数の第 3外部入力端子と、前記導電線に夫々接続された複数の第 4外部入力端子とを前記基板の周辺部上に更に備えており、前記第 1及び第 2外部入力端子の間には、前記第 3外部入力端子が配置されており、前記第 1及び第 3外部入力端子の間並びに前記第 3及び第 2外部入力端子の間には、前記第 4外部入力端子が夫々配置されていることを特徴とする請求項 1 1に記載の電気光学装置。

1 5 . 前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第 1及び第 2画像信号線群をシールドし、

前記第 3外部入力端子のうち前記第 4外部入力端子に隣接する端子は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線に接続されていることを特徴とする請求項 1 4に記載の電気光学装置。

1 6 . 前記導電線は、前記データ信号供給手段に定電位のデータ線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むことを特徴とする請求項 1 1から 1 5のいずれか一項に記載の電気光学装置。

1 7 . 前記データ線駆動用定電位線は、相異なる定電位の電源を前記デ一夕信号供給手段に供給する第 1及び第 2定電位線からなり、

該第 1定電位線から構成された前記導電線部分は、前記基板上で前記第 1及び第 2画像信号線群を囲み、

前記第 2定電位線から構成された前記導電線部分は、前記基板上で前記制御信号線を囲むことを特徴とする請求項 1 6に記載の電気光学装置。

1 8 . 前記導電線は、前記複数の画素電極により規定される画像表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたこと特徴とする請求項 1 1から 1 7のいずれか一項に記載の電気光学装置。

1 9 . 前記基板に対向して対向基板が設けられており、前記画像表示領域の輪郭に沿つて前記基板及び対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、

前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿つて前記基板に設けられた部分を含むことを特徴とする請求項 1 8に記載の電気光学装置。

2 0 . 前記導電線及び前記デ一夕線は、同一の低抵抗金属材料から形成されたことを特徴とする請求項 1 1から 1 9のいずれか一項に記載の電気光学装置。

2 1 . 前記画素電極に所定量の容量を付与する容量線を前記基板上に更に備えており、該容量線が前記導電線に接続されたことを特徴とする請求項 1 1から 2 0のいずれか一項に記載の電気光学装置。

2 2 . 走査信号を前記複数の走査線に供給する走査信号供給手段を前記基板上に更に備えており、

前記導電線は、前記走査信号供給手段に定電位の走査線駆動用電源を供給する走査線駆動用定電位線から構成ざれた部分を含むことを特徴とする請求項 1 1から 2 1のいずれか一項に記載の電気光学装置。

2 3 . 前記走査信号供給手段は、前記複数の画素電極により規定される画像表示領域の両側に設けられており、前記走査線駆動用定電位線から構成された前記導電線部分は、前記画像表示領域及び前記複数のデ一夕線を前記第 1基板上で囲むように且つ前記走査線供給手段に前記走査線駆動用電源を冗長的に供給するように延設されていることを特徴とする請求項 2 2に記載の電気光学装置。

2 4 . 前記データ信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記制御信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、

前記第 1画像信号線群に含まれる画像信号線と前記第 2画像信号線群に含まれる画像信号線とは、前記データ線駆動回路と前記サンプリング回路との間において、少なくとも 1本の画像信号線毎に前記デ一夕線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする請求項 2 1から 2 3のいずれか一項に記載の電気光学装置。

2 5 . 前記デ一夕信号供給手段は、前記データ線毎に前記データ信号の電圧極性を反転し、

前記第 1画像信号線群に含まれる画像信号線と前記第 2画像信号線群に含まれる画像信号線とは、相隣接する 2本のデ一夕線に対応する 2本の画像信号線を対にして前記デ一夕線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする請求項 2 4に記載の電気光学装置。

2 6 . 請求項 1から 2 5に記載の電気光学装置を備えたことを特徴とする電子機器。