TWI796162B - 半導體儲存裝置 - Google Patents

半導體儲存裝置 Download PDF

Info

Publication number
TWI796162B
TWI796162B TW111108869A TW111108869A TWI796162B TW I796162 B TWI796162 B TW I796162B TW 111108869 A TW111108869 A TW 111108869A TW 111108869 A TW111108869 A TW 111108869A TW I796162 B TWI796162 B TW I796162B
Authority
TW
Taiwan
Prior art keywords
memory cell
cell array
array
bit line
memory
Prior art date
Application number
TW111108869A
Other languages
English (en)
Other versions
TW202247161A (zh
Inventor
矢野勝
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202247161A publication Critical patent/TW202247161A/zh
Application granted granted Critical
Publication of TWI796162B publication Critical patent/TWI796162B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本發明提供一種可實現低功率化以及高積集度的半導體儲存裝置。本發明的非揮發性半導體記憶體包含記憶體單元陣列，記憶體單元陣列在基板上形成著具有NOR型快閃記憶體結構的NOR型陣列與具有電阻變化型記憶體結構的電阻變化型陣列。在NOR型陣列與電阻變化型陣列之間形成進入閘，進入閘在NOR型陣列受到存取時，使電阻變化型陣列從NOR型陣列分離。

Description

半導體儲存裝置
本發明涉及一種結合反或型快閃記憶體與電阻變化型記憶體的半導體儲存裝置。
NOR型快閃記憶體是在位元線與源極線之間配置一個記憶體單元，可進行對記憶體單元的隨機存取的非揮發性記憶體。
另一方面，作為取代NOR型快閃記憶體的非揮發性記憶體，利用具有可變電阻元件的電阻變化型記憶體。電阻變化型記憶體藉由對可變電阻元件施加脈衝電壓，使可變電阻元件可逆且非揮發地變為高電阻狀態或低電阻狀態來儲存資料。
電阻變化型記憶體不需要像NOR型快閃記憶體那樣的抹除，因而能以低電壓來改寫資料，但電阻變化型記憶體的記憶體單元尺寸不及NOR型記憶體單元，若提高積集度，則性價比（cost performance）將下降。
本發明的目的在於提供一種可實現低功率化以及高積集度的半導體儲存裝置。
本發明的半導體儲存裝置包含記憶體單元陣列，記憶體單元陣列在同一基板上形成著具有電阻變化型記憶體結構的第一記憶體單元陣列與具有NOR型快閃記憶體結構的第二記憶體單元陣列，且能夠對第一記憶體單元陣列或第二記憶體單元陣列進行存取。
在一實施例中，形成具有沿記憶體單元陣列的行方向延伸的多個全域位元線，多個全域位元線是由第一記憶體單元陣列以及第二記憶體單元陣列所共用，在第一記憶體單元陣列與第二記憶體單元陣列的邊界，形成將全域位元線選擇性地連接於第一記憶體單元陣列的第一連接部件。在一實施例中，第一連接部件在對第二記憶體單元陣列進行存取時，將第一記憶體單元陣列從全域位元線分離，在對第一記憶體單元陣列進行存取時，將第一記憶體單元陣列連接於全域位元線。在一實施例中，第二記憶體單元陣列沿列方向包含多個扇區（sector），各扇區包含將扇區選擇性地連接於全域位元線的第二連接部件。在一實施例中，半導體儲存裝置還包含基於位址資訊來選擇扇區的扇區選擇部件，第二連接部件將由扇區選擇部件所選擇的扇區連接於全域位元線，且從全域位元線切斷未被選擇的扇區。在一實施例中，第一連接部件將一個全域位元線分割為具有第一間距的多個局域位元線，第二連接部件將一個全域位元線分割為具有第一間距的一半間距的多個局域位元線。在一實施例中，第一連接部件包含並聯連接在一個全域位元線與S根犧牲局域位元線之間的S個電晶體，且藉由將鄰接的犧牲局域位元線予以短路而形成S/2根局域位元線，第二連接部件包含並聯連接在一個全域位元線與S根局域位元線之間的S個電晶體，第一連接部件的電晶體與第二連接部件的電晶體具有相同的大小。在一實施例中，半導體儲存裝置還包括：字元線選擇部件，選擇記憶體單元陣列的字元線；位元線選擇部件，選擇記憶體單元陣列的全域位元線；以及讀寫控制部件，進行對由字元線選擇部件以及位元線選擇部件所選擇的記憶體單元的讀寫。 [發明的效果]
根據本發明，記憶體單元陣列包含具有電阻變化型記憶體結構的第一記憶體單元陣列與具有NOR型快閃記憶體結構的第二記憶體單元陣列，因此能夠實現半導體儲存裝置的高積集度與低功率化。
本發明係將具有NOR型快閃記憶體結構的記憶體單元陣列與具有電阻變化型記憶體結構的記憶體單元陣列集成在共同的基板上。
接下來，對本發明的實施例的非揮發性記憶體的詳細進行說明。圖1是表示本實施例的非揮發性記憶體100的整體結構的方塊圖。如本圖所示，非揮發性記憶體100例如是在矽等的基板上集成記憶體單元陣列110、位址緩衝器120、扇區/閘極選擇電路130、字元線解碼器140、Y解碼器150、輸入/輸出電路160以及讀寫控制部170等而構成。各部藉由可收發位址、資料、控制信號等的內部匯流排等而連接。本圖中表示了主要的結構，電壓生成電路等予以省略。
記憶體單元陣列110包含：具有NOR型快閃記憶體的結構的第一記憶體單元陣列（以下稱作NOR型陣列）110A；以及具有電阻變化型記憶體的結構的第二記憶體單元陣列（以下稱作電阻變化型陣列）110B。與電阻變化型陣列110B相比，NOR型陣列110A可實現高積集度，與NOR型陣列110A相比，電阻變化型陣列110B可實現低功率工作。
圖2A是示意性地表示記憶體單元陣列的結構的俯視圖。記憶體單元陣列110沿行方向包含NOR型陣列110A與電阻變化型陣列110B。NOR型陣列110A或電阻變化型陣列110B的記憶體尺寸並無特別限定，例如NOR型陣列110A為16 MB，電阻變化型陣列110B為1 Mb。
NOR型陣列110A沿行方向包含作為抹除單位的多個扇區（或塊）0、1、…P，各扇區包含LBL選擇閘110D，所述LBL選擇閘110D用於選擇在扇區內沿行方向延伸的局域位元線LBL。在NOR型陣列110A的最後的扇區P與電阻變化型陣列110B之間形成進入閘（entry gate）110C。進入閘110C選擇在電阻變化型陣列110B內沿行方向延伸的局域位元線，並且在NOR型陣列110A受到存取時，使電阻變化型陣列110B從NOR型陣列110A分離。
沿記憶體單元陣列110的行方向形成有多個全域位元線GBL0、GBL1、GBL2、…、GBLm（總稱時稱作全域位元線GBL）。全域位元線GBL連接於NOR型陣列110A的各扇區的LBL選擇閘110D，並且連接於進入閘110C，即，全域位元線GBL是由NOR型陣列110A以及電阻變化型陣列110B所共用。
圖2B是在圖2A的俯視圖上表示了字元線、選擇信號線的俯視圖。多個字元線是沿記憶體單元陣列110的列方向形成。沿扇區0的列方向形成字元線WL00～字元線WL0n，沿扇區1的列方向形成字元線WL10～字元線WL1n，同樣，沿扇區P的列方向形成字元線WLP0～字元線WLPn，沿電阻變化型陣列110B的列方向形成字元線WLQ0～字元線WLQj。
對於扇區0的LBL選擇閘110D，供給來自扇區/閘極選擇電路130的4位元的選擇信號線SEL_0[0:3]，對於扇區1的LBL選擇閘110D供給選擇信號線SEL_1[0:3]，同樣，對於扇區P的LBL選擇閘110D供給選擇信號線SEL_P[0:3]，對於進入閘110C供給選擇信號線SEL_Q[0:3]。如後所述，扇區/閘極選擇電路130藉由列位址的一部分（高階位元）來選擇NOR型陣列110A的扇區或電阻變化型陣列110B，對與所選擇的扇區或電阻變化型陣列110B對應的LBL選擇閘110D供給選擇信號線，或者對進入閘110C供給選擇信號線。
圖3表示扇區0的一部分的電路結構，圖4表示進入閘110C與電阻變化型陣列110B的一部分的電路結構。如圖3所示，LBL選擇閘110D以將一個全域位元線GBL分割為四個局域位元線LBL0～LBL3的方式而沿列方向延伸。即，m根全域位元線GBL由LBL選擇閘110D分割為m×4根。
在一個全域位元線GBL與四個局域位元線LBL0～LBL3之間，形成並聯連接的四個NMOS電晶體Q0、Q1、Q2、Q3。在電晶體Q0的各閘極，共同地連接有沿列方向延伸的選擇信號線SEL0，在電晶體Q1的各閘極，共同地連接有沿列方向延伸的選擇信號線SEL1，在電晶體Q2的各閘極，共同地連接有沿列方向延伸的選擇信號線SEL2，在電晶體Q3的各閘極，共同地連接有沿列方向延伸的選擇信號線SEL3。
扇區/閘極選擇電路130按照列位址的高階位元來選擇扇區，且將與按照行位址而選擇的扇區的LBL選擇閘110D連接的選擇信號線SEL_0[0:3]的任一個驅動為H準位，將剩餘的選擇信號線驅動為L準位。例如，將選擇信號線SEL0驅動為H準位，將剩餘的選擇信號線SEL1～選擇信號線SEL3驅動為L準位，由此，LBL選擇閘110D的m個電晶體Q0導通，m根全域位元線GBL選擇性地連接於對應的m個局域位元線LBL0，另一方面，電晶體Q1～電晶體Q3斷開，局域位元線LBL1～局域位元線LBL3從全域位元線分離。
在各扇區內，呈矩陣狀地形成具有多個記憶體單元。沿行方向鄰接的記憶體單元的汲極區域共連，汲極區域連接於局域位元線。而且，列方向的記憶體單元的各閘極共同連接於列方向的字元線，列方向的記憶體單元的各源極區域共同連接於列方向的源極線。例如，記憶體單元MC0、記憶體單元MC1的閘極連接於字元線WL00、字元線WL01，記憶體單元MC0、記憶體單元MC1共同的汲極區域連接於局域位元線LBL0，記憶體單元MC0的源極區域連接於源極線SL00，記憶體單元MC1的源極區域連接於源極線SL01。扇區/閘極選擇電路130選擇按照行位址而選擇的扇區的源極線，對藉由讀寫控制部170的控制而選擇的源極線施加工作電壓。
記憶體單元例如在基板表面上包含用於捕獲（trap）電荷的蓄積區域發揮功能的氧化膜-氮化膜-氧化膜（Oxide-Nitride-Oxide，ONO），在其上包含多晶矽或金屬等導電性的閘極，藉由將在源極/汲極區域間流經有電流時產生的熱電子（hot electron）捕獲至ONO膜，從而能夠對資料進行編程。但是，除此以外，也可藉由富爾-諾罕（Fowler-Nordheim，FN）穿隧（tunneling）來使電荷捕獲至ONO膜。所捕獲的電荷例如可藉由FN穿隧或熱電洞注入而抹除。
圖5表示記憶體單元MC0、記憶體單元MC1的行方向的概略剖面。在P型的矽基板或P型井區域200內，在藉由場氧化膜或溝槽隔離（trench isolation）所形成的主動區域內形成有記憶體單元MC0、記憶體單元MC1。記憶體單元MC0、記憶體單元MC1的閘極構成列方向的字元線WL00、字元線WL01。記憶體單元MC0、記憶體單元MC1的汲極區域為共用，汲極區域經由接觸通孔（via contact）V0而電性連接於行方向的局域位元線LBL0。記憶體單元MC0、記憶體單元MC1的源極區域經由接觸通孔V1而電性連接於列方向的源極線SL00、源極線SL01。所述示例中，源極線是由基板上的導電層所形成，但並不限於此，也可由基板內的嵌入擴散區域來形成源極線。此時，列方向的記憶體單元的各源極區域共連。
而且，在與記憶體單元MC0鄰接的主動區域，形成LBL選擇閘110D的電晶體Q0。電晶體Q0的閘極構成列方向的選擇信號線SEL0，汲極區域經由接觸通孔V2而電性連接於行方向的全域位元線GBL0，源極區域經由接觸通孔V0而電性連接於局域位元線LBL0。
由LBL選擇閘110D所形成的多個局域位元線LBL0～LBL3連接於扇區0的最後的記憶體單元WL0n-1與記憶體單元WL0n的共同汲極區域，在此處終結。其他扇區1～扇區P也與扇區0同樣地構成。
接下來，對進入閘110C進行說明。進入閘110C如圖2A、圖2B所示，形成在NOR型陣列110A的最後的扇區P與電阻變化型陣列110B的邊界。進入閘110C是包含閘極寬度、閘極長度與LBL選擇閘110D的電晶體Q0～電晶體Q3為相同尺寸的電晶體Q0～電晶體Q3而構成，但與LBL選擇閘110D不同，以將一個全域位元線GBL分割為兩個局域位元線LBL0、LBL1的方式而連接於全域位元線GBL。
圖4表示進入閘110C與電阻變化型陣列110B的一部分的電路結構。進入閘110C包含並聯連接在一個全域位元線GBL與四個犧牲局域位元線S_LBL0～S_LBL3之間的電晶體Q0～電晶體Q3。在電晶體Q0～電晶體Q3的閘極，連接有來自扇區/閘極選擇電路130的選擇信號線SEL_Q[0:3]。
藉由將犧牲局域位元線S_LBL0和與其鄰接的犧牲局域位元線S_LBL1予以短路，從而形成局域位元線LBL0，藉由將犧牲局域位元線S_LBL2和與其鄰接的犧牲局域位元線S_LBL3予以短路，從而形成局域位元線LBL1。
藉由此種結構，電阻變化型陣列110B的局域位元線LBL0/局域位元線LBL1的間距成為NOR型陣列110A的局域位元線LBL0/局域位元線LBL1、局域位元線LBL2/局域位元線LBL3的間距的兩倍。而且，在進入閘110C，在一個局域位元線並聯連接有兩個電晶體，因此能夠對電阻變化型陣列110B的一個局域位元線供給的電流成為能夠對NOR型陣列110A的一個局域位元線供給的電流的兩倍。之所以使電阻變化型陣列110B的局域位元線間的間距大於NOR型陣列110A，是因為電阻變化型記憶體單元的尺寸難以小至NOR型記憶體單元的尺寸。而且，之所以加大對電阻變化型陣列110B的局域位元線供給的電流，是因為與流經NOR型記憶體單元的最大電流（例如穿隧熱電子電流）相比，流經電阻變化型記憶體單元的最大電流可能達到將近兩倍。
在電阻變化型陣列110B中，呈矩陣狀地形成有多個記憶體單元。一個記憶體單元包含一個存取電晶體與一個可變電阻元件而構成。列方向的存取電晶體的各閘極共同連接於列方向的字元線，沿行方向鄰接的一對存取電晶體的源極區域共同連接於對應的源極線，可變電阻元件的其中一個電極連接於存取電晶體的汲極區域，可變電阻元件的另一個電極連接於局域位元線。例如，記憶體單元MC0、記憶體單元MC1的閘極連接於字元線WLQ0、字元線WLQ1，記憶體單元MC0、記憶體單元MC1共同的源極區域連接於源極線SLQ0，記憶體單元MC0的汲極區域經由可變電阻元件而連接於局域位元線LBL0，記憶體單元MC1的汲極區域經由可變電阻元件而連接於局域位元線LBL0。
可變電阻元件例如包含氧化鉿（HfOx）等過渡元素的薄膜氧化物，根據寫入脈衝電壓的極性以及大小來設置或重置。可變電阻元件例如在使電流從位元線側朝向源極線側流動時被設置為低電阻狀態，在使電流從源極線側朝向位元線側流動時被重置為高電阻狀態。
圖6表示記憶體單元MC0、記憶體單元MC1的行方向的概略剖面。在P型的矽基板或P型井區域200內，在藉由場氧化膜或溝槽隔離而形成的主動區域內，形成有記憶體單元MC0、記憶體單元MC1。記憶體單元MC0、記憶體單元MC1的存取電晶體的閘極構成列方向的字元線WLQ0、字元線WLQ1，存取電晶體共同的源極區域經由接觸通孔V1而電性連接於列方向的源極線SLQ0。記憶體單元MC0的存取電晶體的汲極區域經由接觸通孔V1而連接於可變電阻元件VR0，進而，可變電阻元件VR0經由接觸通孔V3而電性連接於行方向的局域位元線LBL0。記憶體單元MC1的存取電晶體的汲極區域經由接觸通孔V1而連接於可變電阻元件VR1，進而，可變電阻元件VR1經由接觸通孔V3而電性連接於局域位元線LBL0。
在與記憶體單元MC0鄰接的主動區域，形成有進入閘110C的電晶體Q0。電晶體Q0的閘極構成列方向的選擇信號線SEL0，汲極區域經由接觸通孔V2而電性連接於全域位元線GBL0，源極區域經由接觸通孔V0而電性連接於局域位元線LBL0。
記憶體單元陣列110是由多層配線結構所形成，但如圖5、圖6所示，可理解的是，電阻變化型陣列110B以及進入閘110C是與NOR型陣列110A具有相容性的結構。
再次參照圖1。位址緩衝器120從未圖示的位址匯流排接收位址，並將所接收的行位址與行位址提供給扇區/閘極選擇電路130以及Y解碼器150。扇區/閘極選擇電路130基於行位址來選擇扇區或進入閘110C，將基於行位址而選擇的扇區或進入閘110C的選擇信號線SEL0～選擇信號線SEL3驅動為H準位或L準位。進而，扇區/閘極選擇電路130對依據行位址而選擇的扇區或電阻變化型陣列110B的源極線施加工作電壓。所述工作電壓是由讀寫控制部170予以控制。
Y解碼器150基於行位址來選擇全域位元線GBL0～全域位元線GBLm。對於所選擇的全域位元線GBL，依據讀寫控制部150的控制來施加讀出電壓、編程電壓、抹除電壓等。
字元線解碼器140從位址緩衝器120接收行位址，基於所接收的行位址的解碼結果來選擇字元線WL。對於選擇字元線，依據讀寫控制部170的控制來供給讀出電壓、編程（寫入）電壓、抹除電壓等。另外，在將NOR型陣列110A的扇區內的記憶體單元的資料全部抹除的情況下，選擇扇區內的所有字元線。
輸入/輸出電路160將從記憶體單元陣列110讀出的資料輸出至外部端子，或者將從外部端子接收的資料寫入至記憶體單元。進而，將從外部端子接收的位址提供給位址緩衝器120，將命令提供給讀寫控制部170。
讀寫控制部170例如包含狀態機或者微控制器、讀出放大器、寫入放大器等，控制非揮發性記憶體100整體的動作。讀寫控制部170對從輸入/輸出電路160接收的命令進行解讀，基於解讀結果來進行讀出、寫入、抹除。
讀寫控制部170也可根據被用於NOR型快閃記憶體的命令來控制電阻變化型陣列110B的讀寫。但是，在電阻變化型記憶體中，不存在抹除的概念，因此讀寫控制部170識別從行位址對電阻變化型陣列110B進行存取的情況，且在收到抹除命令時，電阻變化型陣列110B進行使所有的記憶體單元變為資料“1”的資料改寫。當然，用戶也可將對NOR型陣列110A進行存取時在其中使用的命令、對電阻變化型陣列110B進行存取時在其中使用的命令區分開來輸入至非揮發性記憶體100。
接下來，對本實施例的非揮發性記憶體100的動作進行說明。 [讀出動作] 當從外部端子輸入讀出命令及位址時，字元線解碼器140按照行位址來選擇字元線，扇區/閘極選擇電路130基於行位址來選擇扇區或進入閘110C，對所選擇的扇區的LBL選擇閘110D的選擇信號線SEL0～選擇信號線SEL3或進入閘110C的選擇信號線SEL0～選擇信號線SEL3進行驅動，且按照行位址來選擇源極SL。Y解碼器150按照行位址來選擇全域位元線。扇區/閘極選擇電路130在對NOR型陣列110A進行存取的期間，將進入閘110C設為非選擇（選擇信號線SEL0～選擇信號線SEL3全部為L準位），使電阻變化型陣列110B從NOR型陣列110A分離。
例如，在圖3所示的記憶體單元Ma受到選擇的情況下，對選擇字元線WL01施加讀出電壓，對源極線SL01供給GND。而且，LBL選擇閘110D將選擇信號線SEL2驅動為H準位，使電晶體Q2導通，Y解碼器150選擇全域位元線GBL0，讀寫控制部170對全域位元線GBL0施加讀出電壓。記憶體單元Ma藉由與所記憶的資料相應的閾值來導通/斷開，讀出放大器對全域位元線GBL0的電壓或電流進行感知。
而且，在圖4所示的記憶體Mb受到選擇的情況下，對選擇字元線WLQ1施加讀出電壓，存取電晶體導通，對由扇區/閘極選擇電路130所選擇的源極線SLQ0供給GND。而且，扇區/閘極選擇電路130將進入閘110C的選擇信號線SEL2驅動為H準位，使電晶體Q2導通，Y解碼器150選擇全域位元線GBL0，讀寫控制部170對全域位元線GBL0施加讀出電壓。根據可變電阻元件為低電阻狀態或高電阻狀態，從全域位元線GBL0流向源極線SLQ0的電流不同，藉由讀出放大器來感知所述電壓或電流。
[寫入動作] 讀寫控制部170在對NOR型陣列110A的記憶體單元Ma寫入資料“0”的情況下，對選擇字元線WL02施加寫入電壓，對所選擇的全域位元線GBL0施加寫入電壓，對所選擇的源極線SL01施加GND。另一方面，在對電阻變化型陣列110B的記憶體單元Mb寫入資料“0”的情況下，對選擇字元線WLQ2施加寫入電壓而使存取電晶體導通，對所選擇的全域位元線GBL0施加寫入電壓，對所選擇的源極線SL01施加GND。
[抹除動作] 在進行NOR型陣列110A的扇區的抹除的情況下，選擇所述扇區的所有字元線，對所選擇的字元線施加GND。而且，扇區/閘極選擇電路130將所選擇的LBL選擇閘110D的電晶體Q0～電晶體Q3全部設為斷開，將局域位元線LBL0～局域位元線LBL3設為浮動狀態，對所選擇的扇區內的所有源極線施加抹除電壓。由此，對扇區內的所有記憶體單元的閘極與源極區域間施加高電壓，記憶體單元內的電子逃向源極側，記憶體單元的閾值下降，資料變為“1”。
另一方面，在位址為電阻變化型陣列110B的情況下，字元線解碼器140選擇電阻變化型陣列110B的所有字元線，使所有的存取電晶體導通。進入閘110C使電晶體Q0～電晶體Q3全部導通，將所有的局域位元線LBL0、局域位元線LBL1連接至全域位元線GBL。讀寫控制部170為了向所有可變電阻元件寫入資料“1”而對全域位元線GBL施加GND，扇區/選擇閘130對源極線SLQ1～源極線SLQk施加寫入電壓。
這樣，根據本實施例，在使NOR型陣列110A與電阻變化型陣列110B集成在記憶體單元陣列110上的情況下，藉由在NOR型陣列110A與電阻變化型陣列110B的邊界設置進入閘110C，從而能夠防止在NOR型陣列110A正在工作時，因不希望的電壓引起的應力經由全域位元線GBL等而對電阻變化型陣列110B造成影響。
而且，藉由搭載NOR型陣列110A與電阻變化型陣列110B，能夠兼具NOR型陣列110A帶來的高積集度的優點與電阻變化型陣列110B帶來的低功率工作的優點。
所述實施例中，LBL選擇閘110D將一個全域位元線分割為四個局域位元線，但這只是一例，從一個全域位元線分割的局域位元線的數量為任意。而且，由進入閘110C所分割的局域位元線間的間距是設為由LBL選擇閘110D所分割的局域位元線間的間距的兩倍，但這只是一例，由進入閘110C所分割的局域位元線間的間距只要大於由LBL選擇閘110D所分割的局域位元線間的間距即可。進而，使進入閘110C的電晶體的尺寸與LBL選擇閘的電晶體的尺寸相等，但這只是一例，也可使進入閘110C的電晶體的閘極寬度大於LBL選擇閘110D的電晶體的閘極寬度。
對本發明的優選實施方式進行了詳述，但本發明並不限定於特定的實施方式，在說明書所記載的本發明的主旨的範圍內可進行各種變形、變更。
100:非揮發性記憶體 110:記憶體單元陣列 110A:NOR型陣列（第一記憶體單元陣列） 110B:電阻變化型陣列（第二記憶體單元陣列） 110C:進入閘 110D:扇區選擇閘 120:位址緩衝器 130:閘極選擇電路 140:字元線解碼器 150:Y解碼器 160:輸入/輸出電路 170:讀寫控制部
圖1是表示本發明的實施例的非揮發性記憶體的整體結構的圖。 圖2A, 2B是表示本發明的實施例的記憶體單元陣列的結構的示意圖。 圖3是本發明的實施例的NOR型記憶體單元陣列的一部分的電路圖。 圖4是本發明的實施例的電阻變化型記憶體單元陣列的一部分的電路圖。 圖5是本發明的實施例的NOR型記憶體單元陣列的概略部分剖面圖。 圖6是本發明的實施例的電阻變化型記憶體單元陣列的概略部分剖面圖。
100:非揮發性記憶體
110:記憶體單元陣列
120:位址緩衝器
130:閘極選擇電路
140:字元線解碼器
150:Y解碼器
160:輸入/輸出電路
170:讀寫控制部

Claims (7)

  1. 一種半導體儲存裝置，其特徵在於，包含記憶體單元陣列，所述記憶體單元陣列在同一基板上形成具有電阻變化型記憶體結構的第一記憶體單元陣列與具有反或型快閃記憶體結構的第二記憶體單元陣列，且能夠對所述第一記憶體單元陣列或所述第二記憶體單元陣列進行存取，其中形成沿著所述記憶體單元陣列的行方向延伸的多個全域位元線，所述多個全域位元線是由所述第一記憶體單元陣列以及所述第二記憶體單元陣列所共用，在所述第一記憶體單元陣列與所述第二記憶體單元陣列的邊界，形成將所述全域位元線選擇性地連接於所述第一記憶體單元陣列的第一連接部件。
  2. 如請求項1所述的半導體儲存裝置，其特徵在於，所述第一連接部件在對所述第二記憶體單元陣列進行存取時，將所述第一記憶體單元陣列從所述全域位元線分離，在對所述第一記憶體單元陣列進行存取時，將所述第一記憶體單元陣列連接於所述全域位元線。
  3. 如請求項1至2中任一項所述的半導體儲存裝置，其特徵在於，所述第二記憶體單元陣列沿行方向包含多個扇區，各所述扇區包含將所述扇區選擇性地連接於全域位元線的第二連接部件。
  4. 如請求項3所述的半導體儲存裝置，其特徵在於，所述半導體儲存裝置還包含基於位址資訊來選擇所述扇區的扇區選擇部件，所述第二連接部件將由所述扇區選擇部件所選擇的所述扇區連接於所述全域位元線，且從所述全域位元線切斷未被選擇的所述扇區。
  5. 如請求項3所述的半導體儲存裝置，其特徵在於，所述第一連接部件將一個所述全域位元線分割為具有第一間距的多個局域位元線，所述第二連接部件將一個所述全域位元線分割為具有所述第一間距的一半間距的多個局域位元線。
  6. 如請求項5所述的半導體儲存裝置，其特徵在於，所述第一連接部件包含並聯連接在一個所述全域位元線與S根犧牲局域位元線之間的S個電晶體，且藉由將鄰接的所述犧牲局域位元線予以短路而形成S/2根所述局域位元線，所述第二連接部件包含並聯連接在一個所述全域位元線與S根所述局域位元線之間的S個電晶體，所述第一連接部件的電晶體與所述第二連接部件的電晶體具有相同的大小，其中S為大於等於1之正整數。
  7. 如請求項1至2中任一項所述的半導體儲存裝置，其特徵在於，所述半導體儲存裝置還包括：字元線選擇部件，選擇所述記憶體單元陣列的字元線； 位元線選擇部件，選擇所述記憶體單元陣列的全域位元線；以及讀寫控制部件，進行對由所述字元線選擇部件以及所述位元線選擇部件所選擇的記憶體單元的讀寫。
TW111108869A 2021-05-27 2022-03-10 半導體儲存裝置 TWI796162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-088893 2021-05-27
JP2021088893A JP2022181756A (ja) 2021-05-27 2021-05-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202247161A TW202247161A (zh) 2022-12-01
TWI796162B true TWI796162B (zh) 2023-03-11

Family

ID=84157562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108869A TWI796162B (zh) 2021-05-27 2022-03-10 半導體儲存裝置

Country Status (5)

Country Link
US (1) US12033681B2 (zh)
JP (2) JP2022181756A (zh)
KR (1) KR102658524B1 (zh)
CN (1) CN115410628A (zh)
TW (1) TWI796162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7074417B1 (ja) * 2021-06-16 2022-05-24 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203524A (en) * 2010-05-17 2012-01-16 Sandisk Technologies Inc Junctionless TFT NAND flash memory
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
TW201734751A (zh) * 2016-03-04 2017-10-01 英特爾公司 致使內容型樣要被儲存至記憶體裝置的記憶體胞元之技術

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JP5474272B2 (ja) * 2005-03-15 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル メモリ装置及びその製造方法
KR100854972B1 (ko) * 2007-02-13 2008-08-28 삼성전자주식회사 메모리 시스템 및 그것의 데이터 읽기 방법
US20100161308A1 (en) 2008-12-22 2010-06-24 Unity Semiconductor Corporation Multi-structured memory
JP2011192346A (ja) 2010-03-15 2011-09-29 Eterna Memory Kk 半導体メモリ
JP2012038393A (ja) * 2010-08-10 2012-02-23 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 メモリ装置
US10566056B2 (en) * 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US9208833B2 (en) * 2013-04-23 2015-12-08 Micron Technology Sequential memory operation without deactivating access line signals
KR20160008875A (ko) 2014-07-15 2016-01-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
TWI608485B (zh) 2016-06-07 2017-12-11 來揚科技股份有限公司 電阻式記憶體的讀寫控制裝置
US10074430B2 (en) * 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
JP6430576B2 (ja) * 2017-04-19 2018-11-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자
KR20190017550A (ko) 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11489038B2 (en) * 2017-08-29 2022-11-01 Micron Technology, Inc. Capacitors having vertical contacts extending through conductive tiers
CN108329411B (zh) 2018-04-27 2019-11-22 南京大学 一种复合功能树脂及制备方法和应用
JP6810725B2 (ja) * 2018-10-03 2021-01-06 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US11664074B2 (en) * 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
JP7170117B1 (ja) * 2021-12-01 2022-11-11 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
TW201203524A (en) * 2010-05-17 2012-01-16 Sandisk Technologies Inc Junctionless TFT NAND flash memory
TW201734751A (zh) * 2016-03-04 2017-10-01 英特爾公司 致使內容型樣要被儲存至記憶體裝置的記憶體胞元之技術

Also Published As

Publication number Publication date
US12033681B2 (en) 2024-07-09
CN115410628A (zh) 2022-11-29
JP7542124B2 (ja) 2024-08-29
JP2022181756A (ja) 2022-12-08
JP2024001222A (ja) 2024-01-09
KR20220160473A (ko) 2022-12-06
KR102658524B1 (ko) 2024-04-18
US20220383919A1 (en) 2022-12-01
TW202247161A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
JP4124635B2 (ja) 半導体記憶装置及びメモリセルアレイの消去方法
JP3332152B2 (ja) 不揮発性半導体記憶装置
JP2000222895A5 (zh)
TWI789268B (zh) 半導體儲存裝置及其寫入方法
TWI814531B (zh) 半導體記憶裝置
JP2002334588A (ja) 不揮発性半導体記憶装置のプログラム方法
JP3640180B2 (ja) 不揮発性半導体記憶装置
JP3873679B2 (ja) 半導体容量装置、昇圧回路および不揮発性半導体記憶装置
JP3780865B2 (ja) 不揮発性半導体記憶装置
JP2728679B2 (ja) 不揮発性半導体メモリ装置
JP7542124B2 (ja) 半導体記憶装置
JP2002313090A5 (zh)
JP3622697B2 (ja) 不揮発性半導体記憶装置
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
KR100295794B1 (ko) 대용량및고속소거에적합한반도체메모리장치
JP3843869B2 (ja) 不揮発性半導体記憶装置
JP3640179B2 (ja) 不揮発性半導体記憶装置
JPH0640589B2 (ja) 不揮発性半導体記憶装置
JP3263636B2 (ja) 不揮発性半導体メモリ装置
JP3258945B2 (ja) 不揮発性半導体メモリ装置
JP2732588B2 (ja) 不揮発性半導体メモリ装置
JP3108391B2 (ja) 不揮発性半導体メモリ装置
JP5420215B2 (ja) 半導体装置及びその制御方法
JP2007080373A (ja) 不揮発性メモリ
JPS62173694A (ja) 不揮発性半導体メモリの駆動方法