TWI767521B - 半導體裝置、檢查用元件及檢查裝置 - Google Patents

半導體裝置、檢查用元件及檢查裝置 Download PDF

Info

Publication number
TWI767521B
TWI767521B TW110101923A TW110101923A TWI767521B TW I767521 B TWI767521 B TW I767521B TW 110101923 A TW110101923 A TW 110101923A TW 110101923 A TW110101923 A TW 110101923A TW I767521 B TWI767521 B TW I767521B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
region
semiconductor
inspection
thickness
Prior art date
Application number
TW110101923A
Other languages
English (en)
Other versions
TW202137402A (zh
Inventor
井出幸兵
福田賢志
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202137402A publication Critical patent/TW202137402A/zh
Application granted granted Critical
Publication of TWI767521B publication Critical patent/TWI767521B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

實施方式提供一種能夠謀求降低檢查相關成本之半導體裝置、檢查用元件及檢查裝置。  實施方式之半導體裝置具有基板、複數個外部連接端子、半導體元件及絕緣部。上述基板包含第1面及位於上述第1面相反側之第2面。上述複數個外部連接端子設置於上述第1面。上述半導體元件相對於上述基板位於上述複數個外部連接端子之相反側。上述絕緣部包含：第1區域，其於上述基板之厚度方向上具有第1厚度；及第2區域，其位於較上述第1區域更為外周側，於上述厚度方向上具有薄於上述第1厚度之第2厚度。上述絕緣部從上述基板之相反側覆蓋上述半導體元件。

Description

半導體裝置、檢查用元件及檢查裝置
本發明之實施方式係關於一種半導體裝置、檢查用元件及檢查裝置。
已知一種具備檢查用元件之檢查裝置，該檢查用元件於檢查時推壓半導體裝置。
本發明所欲解決之問題係提供一種能夠謀求降低檢查相關成本之半導體裝置、檢查用元件及檢查裝置。
實施方式之半導體裝置具有基板、複數個外部連接端子、半導體元件及絕緣部。上述基板包含第1面及位於上述第1面相反側之第2面。上述複數個外部連接端子設置於上述第1面。上述半導體元件相對於上述基板位於上述複數個外部連接端子之相反側。上述絕緣部包含：第1區域，其於上述基板之厚度方向上具有第1厚度；及第2區域，其位於較上述第1區域更為外周側，於上述厚度方向上具有薄於上述第1厚度之第2厚度。上述絕緣部從上述基板之相反側覆蓋上述半導體元件。
以下，參照附圖對實施方式之半導體裝置、檢查用元件及檢查裝置進行說明。以下說明中，對具有相同或相似功能之構成標附相同符號。並且，有時省略該等構成之重複說明。以下說明中，「相同」、「平行」、「正交」亦可分別包含「大致相同」、「大致平行」、「大致正交」之情形。「重疊」係指2個物體之假想投影像彼此重疊，亦可包含2個物體不相互直接面對(2個物體間存在另一物體)之情形。「表面」係指表層面(surface)，不限定於正面(front face)。「連接」不限定於物理連接，亦可包含電性連接之情形。
首先，對+X方向、-X方向、+Y方向、-Y方向、+Z方向、及-Z方向進行定義。+X方向、-X方向、+Y方向、及-Y方向係沿著下述基板10之第1面10a之方向(參照圖2)。+X方向係從半導體裝置1之第3端部40c朝向第4端部40d之方向(參照圖2)。-X方向係與+X方向相反之方向。當不區分+X方向與-X方向時，簡稱為「X方向」。+Y方向及-Y方向係與X方向交叉之(例如正交之)方向。+Y方向係從半導體裝置1之第1端部40a朝向第2端部40b之方向(參照圖2)。-Y方向係與+Y方向相反之方向。當不區分+Y方向與-Y方向時，簡稱為「Y方向」。+Z方向及-Z方向係與X方向及Y方向交叉之(例如正交之)方向。+Z方向係從基板10朝向密封樹脂部40之方向(參照圖2)。-Z方向係與+Z方向相反之方向。當不區分+Z方向與-Z方向時，簡稱為「Z方向」。Z方向為半導體裝置1之厚度方向，且為基板10之厚度方向。以下，為方便起見，有時將+Z方向稱為「上」，將-Z方向稱為「下」。
半導體裝置有時可藉由變更搭載於其內部之半導體元件之數量，而具有不同之能力。例如，如半導體存儲裝置之半導體裝置可藉由增加搭載於其內部之半導體記憶體晶片之數量，而謀求大容量化。此處，若搭載於半導體裝置內部之半導體元件之數量得以變更，會存在半導體裝置之厚度不同之情形。若半導體裝置之厚度不同，便需要根據半導體裝置之厚度來變更用於檢查半導體裝置之檢查用元件之種類。於此情形時，有可能難以謀求檢查相關成本之降低。
因此，於以下實施方式中，對存在厚度互不相同之複數種(例如2種)半導體裝置時亦能夠謀求降低檢查相關成本之半導體裝置、檢查用元件及檢查裝置進行說明。但本發明並不受以下說明之實施方式之限定。
(第1實施方式)  ＜1.關於檢查之整體構成＞  圖1係表示第1實施方式之半導體裝置1及檢查裝置200之剖視圖。半導體裝置1係所謂的半導體封裝體，且具有內置有半導體元件之本體部5及露出於半導體裝置1外部之複數個外部連接端子20。關於半導體裝置1之詳情，將於下文進行敍述。
檢查裝置(測試器)200例如具備基座210、檢查用元件220及移動機構230。基座210固定於如地面之設置面。基座210具有供半導體裝置1載置之支承部(元件插口)211。於支承部211之底部設置有複數個檢查用端子(測定用端子)212。當半導體裝置1載置於支承部211時，檢查用端子212與半導體裝置1之外部連接端子20接觸，通過外部連接端子20而與半導體裝置1之內部電性連接。
檢查用元件220係例如被稱為推進器之推壓元件，相對於半導體裝置1配置於支承部211之相反側。移動機構230使檢查用元件220向支承部211移動。例如，移動機構230使檢查用元件220上下移動。移動機構230於第1位置P1與第2位置P2之間移動，該第1位置P1係檢查用元件220遠離半導體元件1之位置，上述第2位置P2係檢查用元件220與半導體裝置1相接，並將半導體裝置1向支承部211之檢查用端子212推壓之位置。藉由使檢查用元件220移動至第2位置P2，半導體裝置1之外部連接端子20與檢查裝置220之檢查用端子212之接觸狀態穩定。於此狀態下，通過檢查用端子212檢查半導體裝置1之電特性(例如有無異常)。例如，移動機構230由簡單之機構所構成，難以使檢查用元件220移動至任意高度位置，僅可使檢查用元件220移動至第1位置P1與第2位置P2此2個位置。
本實施方式之檢查裝置200中，可利用1種檢查用元件220推壓厚度(Z方向尺寸)互不相同之複數種半導體裝置1。以下，首先對複數種半導體裝置1中包含之2種半導體裝置1Aa、1Ab(第1及第2半導體裝置1Aa、1Ab)進行說明，然後，對作為本實施方式之檢查用元件220之檢查用元件220A進行說明。以下，當不相互區分半導體裝置1Aa、1Ab時，稱為半導體裝置1A。另外，當不相互區分以下所述之複數個實施方式之半導體裝置1A、1B、1C、1D時，稱為半導體裝置1。以下，舉出半導體裝置1為半導體存儲裝置之例進行說明。
＜2.半導體裝置之構成＞  ＜2.1第1半導體裝置之構成＞  圖2係表示第1半導體裝置1Aa及檢查用元件220A之圖。首先，對第1及第2半導體裝置1Aa、1Ab所共通之構成進行說明。半導體裝置1A例如具有本體部5及複數個外部連接端子20。本體部5例如包含基板10、複數個半導體記憶體晶片30及密封樹脂部40。
基板10形成為沿著X方向及Y方向之板狀。基板10從+Z方向側觀察時(即於Z方向上觀察時)，形成為與半導體裝置1之外形相同之矩形狀。基板10包含絕緣性基板本體及設置於基板本體之配線圖案。基板10具有第1面10a及位於第1面10a相反側之第2面10b。第1面10a係朝向-Z方向之面。第1面10a具有供複數個外部連接端子20安裝之複數個焊墊(未圖示)。第2面10b係朝向+Z方向之表面。第2面10b具有供複數個半導體記憶體晶片30電性連接之焊墊11。第1半導體裝置1Aa之基板10之厚度與第2半導體裝置1Ab之基板10之厚度彼此相同。
外部連接端子20設置於基板10之第1面10a，露出於半導體裝置1之外部。外部連接端子20係電性連接部，於外部之印刷配線基板安裝半導體裝置1時，連接於上述印刷配線基板之金屬部(例如焊墊)。外部連接端子20亦可稱為「電極」。例如，複數個外部連接端子20排列成沿著X方向及Y方向之格子狀。本實施方式中，複數個外部連接端子20為BGA(Ball Grid Array，球狀柵格陣列)之焊料球。但外部連接端子20不限定於上述例。外部連接端子20可為經由導電膏與外部連接之焊墊，可為如引線框架或接腳之端子，亦可為以其他形態與外部連接之端子。以下，關於複數種半導體裝置1，外部連接端子20之配置及尺寸相同。
複數個半導體記憶體晶片30相對於基板10位於複數個外部連接端子20之相反側。複數個半導體記憶體晶片30各自形成為沿著X方向及Y方向之板狀。複數個半導體記憶體晶片30於Z方向上積層。半導體記憶體晶片30例如為非揮發性記憶體晶片，例如為NAND(Not AND，反及)型快閃記憶體晶片。但半導體記憶體晶片30不限定於上述例。半導體記憶體晶片30亦可為電阻變化型記憶體晶片或其他形式之記憶體晶片。半導體記憶體晶片30係「半導體元件」之一例。但「半導體元件」不限定於半導體記憶體晶片，各種IC(Integrated Circuit，積體電路)元件廣泛適用。
密封樹脂部40設置於基板10之第2面10b，從基板10之相反側一體覆蓋複數個半導體記憶體晶片30。密封樹脂部40係所謂的塑模樹脂部，具有絕緣性。密封樹脂部40係「絕緣部」之一例。密封樹脂部40從+Z方向側觀察時，形成為與半導體裝置1之外形相同之矩形狀。本實施方式中，密封樹脂部40覆蓋基板10之第2面10b之全域。
密封樹脂部40具有第1至第4端部40a、40b、40c、40d。第1及第2端部40a、40b係沿著X方向之端部，相互於Y方向上隔開。第1及第2端部40a、40b係沿著半導體裝置1之長度方向之端部。第3及第4端部40c、40d係沿著Y方向之端部，相互於X方向上隔開。
接下來，對第1及第2半導體裝置1Aa、1Ab不同之構成進行說明。第1半導體裝置1Aa例如具有2片半導體記憶體晶片30。但，搭載於第1半導體裝置1Aa之半導體記憶體晶片30之數量可為1片，亦可為3片以上。
本實施方式中，2片半導體記憶體晶片30包含第1半導體記憶體晶片31及第2半導體記憶體晶片32。第1半導體記憶體晶片31載置於基板10之第2面10b。第2半導體記憶體晶片32從基板10之相反側與第1半導體記憶體晶片31重疊。第2半導體記憶體晶片32相對於第1半導體記憶體晶片31向-X方向偏移配置。第1及第2半導體記憶體晶片31、32分別利用設置於第1及第2半導體記憶體晶片31、32之+X方向端部之接合線BW1而電性連接於基板10之第2面10b之焊墊11。
密封樹脂部40包含第1區域41及第2區域42。第1區域41從+Z方向側觀察時，設置於密封樹脂部40之中央部。第1區域41形成為較密封樹脂部40之外形小一圈之矩形狀。第1區域41之+Z方向之表面41a形成為沿著X方向及Y方向之平面狀。第1區域41於Z方向上與複數個半導體記憶體晶片31、32及接合線BW1重疊，一體覆蓋複數個半導體記憶體晶片31、32及接合線BW1。第1區域41於Z方向上相對於基板10之第2面10b具有厚度T1。厚度T1係「第1厚度」之一例。
第2區域42從+Z方向側觀察時，位於第1區域41之外周側。本實施方式中，第2區域42從+Z方向側觀察時，設置成沿著矩形狀密封樹脂部40之外形之4條邊之框狀。即，第2區域42分別設置於密封樹脂部40之第1至第4端部40a、40b、40c、40d。第2區域42之+Z方向之表面42a形成為沿著X方向及Y方向之平面狀。例如，第2區域42於Z方向上設置於不與複數個半導體記憶體晶片31、32重疊之位置。第2區域42亦可於Z方向上與外部連接端子20(例如配置於最外周之外部連接端子20)之至少一部分重疊。第2區域42亦可於Z方向上與接合線BW1之至少一部分及焊墊11之至少一部分重疊。第2區域42於Z方向上相對於基板10之第2面10b具有厚度T2。厚度T2係「第2厚度」之一例。第2區域42之厚度T2薄於第1區域41之厚度T1。
根據如上所述之構成，於密封樹脂部40之周端部，設置有相對於密封樹脂部40之中央部較低之階差部。換言之，半導體裝置1A包含：第1部分51；及第2部分(突出部)52，其位於第1部分51之外周側，於Z方向上薄於第1部分51。第1部分51係包含密封樹脂部40之第1區域41之部分。第2部分52係包含密封樹脂部40之第2區域42之部分。
本實施方式中，第2區域42之厚度T2厚於Z方向上之半導體記憶體晶片30(例如，第1半導體記憶體晶片31)之厚度S1。換言之，第2區域42之表面42a位於較第1半導體記憶體晶片31更靠+Z方向側。
本實施方式中，第1區域41之厚度T1與第2區域42之厚度T2之差小於第2區域42之厚度T2。例如，第2區域42之厚度T2為1.0 mm。第1區域41之厚度T1與第2區域42之厚度T2之差未達0.5 mm，例如為0.1 mm～0.3 mm。例如，第2區域42之表面42a位於較連接第1半導體記憶體晶片31與基板10之接合線BW1更靠+Z方向側。另一方面，第2區域42之表面42a亦可位於較連接於第2半導體記憶體晶片32之接合線BW1之一部分更靠-Z方向側(即基板10附近)。第1半導體記憶體晶片31係「第1半導體元件」之一例。第2半導體記憶體晶片32係「第2半導體元件」之一例。
＜2.2第2半導體裝置之構成＞  圖3係表示第2半導體裝置1Ab及檢查用元件220A之圖。第2半導體裝置1Ab例如具有4片半導體記憶體晶片30。搭載於第2半導體裝置1Ab之半導體記憶體晶片30之數量多於搭載於第1半導體裝置1Aa之半導體記憶體晶片30之數量。第2半導體裝置1Ab與第1半導體裝置1Aa相比，半導體記憶體晶片30之數量較多，因此具有較大之存儲容量。其中，搭載於第2半導體裝置1Ab之半導體記憶體晶片30之數量可為3片以下，亦可為5片以上。
本實施方式中，4片半導體記憶體晶片30包含第1至第4半導體記憶體晶片31、32、33、34。第1半導體記憶體晶片31載置於基板10之第2面10b。第2半導體記憶體晶片32從基板10之相反側與第1半導體記憶體晶片31重疊。第2半導體記憶體晶片32相對於第1半導體記憶體晶片31向-X方向偏移配置。第1及第2半導體記憶體晶片31、32分別利用設置於第1及第2半導體記憶體晶片31、32之+X方向端部之接合線BW1而電性連接於基板10之第2面10b之焊墊11。
第3半導體記憶體晶片33從基板10之相反側與第2半導體記憶體晶片32重疊。第3半導體記憶體晶片33相對於第2半導體記憶體晶片32向-X方向偏移配置。第4半導體記憶體晶片34從基板10之相反側與第3半導體記憶體晶片33重疊。第4半導體記憶體晶片34相對於第3半導體記憶體晶片33向+X方向偏移配置。第3及第4半導體記憶體晶片33、34分別利用設置於第3及第4半導體記憶體晶片33、34之-X方向端部之接合線BW2而電性連接於基板10之第2面10b之焊墊12。
第2半導體裝置1Ab之密封樹脂部40與第1半導體裝置1Aa之密封樹脂部40同樣地，包含第1區域41及第2區域42。第2半導體裝置1Ab之第1區域41及第2區域42從+Z方向側觀察時，具有與第1半導體裝置1Aa之第1區域41及第2區域42相同之形狀。第2半導體裝置1Ab之第1區域41於Z方向上與複數個半導體記憶體晶片31、32、33、34及接合線BW1、BW2重疊，一體覆蓋複數個半導體記憶體晶片31、32、33、34及接合線BW1、BW2。第2半導體裝置1Ab之第1區域41於Z方向上相對於基板10之第2面10b具有厚度T3。厚度T3係「第1厚度」之另一例。
另一方面，第2半導體裝置1Ab之第2區域42於Z方向上設置於不與複數個半導體記憶體晶片31、32、33、34重疊之位置。第2半導體裝置1Ab之第2區域42亦可於Z方向上與外部連接端子20(例如配置於最外周之外部連接端子20)之至少一部分重疊。第2半導體裝置1Ab之第2區域42亦可於Z方向上與接合線BW1、BW2之至少一部分及焊墊11、12之至少一部分重疊。第2半導體裝置1Ab之第2區域42於Z方向上相對於基板10之第2面10b具有厚度T4。厚度T4係「第2厚度」之另一例。第2區域42之厚度T4薄於第1區域41之厚度T3。例如，第2區域42之表面42a位於較連接第1半導體記憶體晶片31與基板10之接合線BW1更靠+Z方向側。另一方面，第2區域42之表面42a亦可位於較連接於第4半導體記憶體晶片34之接合線BW2之至少一部分更靠-Z方向側(即基板10附近)。第4半導體記憶體晶片34係「第2半導體元件」之另一例。
本實施方式中，第2半導體裝置1Ab之第1區域41之厚度T3厚於第1半導體裝置1Aa之第1區域41之厚度T1。第2半導體裝置1Ab之第1區域41之厚度T3較厚的部分，例如為第2半導體裝置1Ab之半導體記憶體晶片30之片數多於第1半導體裝置1Aa之半導體記憶體晶片30之片數的部分。另一方面，第2半導體裝置1Ab之第2區域42之厚度T4與第1半導體裝置1Aa之第2區域42之厚度T2相同。換言之，半導體裝置1Aa、1Ab之第2區域42之厚度T2、T4為固定之厚度，而非取決於搭載於內部之半導體記憶體晶片30之片數。
＜3.檢查用元件之構成＞  接下來，參照圖2及圖3，對檢查用元件220A進行說明。檢查用元件220A例如具有基部221及突出部222。基部221安裝於移動機構230而由移動機構230支持。基部221從+Z方向側觀察時，形成為覆蓋半導體裝置1A之第1區域41之矩形狀。當於檢查裝置200之支承部211載置有半導體裝置1A時，基部221與半導體裝置1A之第1區域41面對。
突出部222相對於基部221向-Z方向突出設置。本實施方式中，突出部222從+Z方向側觀察時，形成為與半導體裝置1A之第2區域42對應之框狀。即，突出部222形成為與半導體裝置1A之密封樹脂部40之第1至第4端部40a、40b、40c、40d對應之框狀。當於檢查裝置200之支承部211載置有半導體裝置1A時，突出部222與半導體裝置1A之第2區域42面對。於檢查半導體裝置1A時，因藉由移動機構230將檢查用元件220A朝下方移動，從而突出部222與半導體裝置1A之第2區域42接觸，將半導體裝置1A之第2區域42向檢查裝置200之支承部211推壓。突出部222係「推壓部」之一例。
此處，突出部222相對於基部221之突出量Q，大於第1半導體裝置1Aa之第1區域41之厚度T1與第2區域42之厚度T2之差。進而，突出部222相對於基部221之突出量Q，大於第2半導體裝置1Ab之第1區域41之厚度T3與第2區域42之厚度T4之差。藉此，突出部222可在檢查用元件220A與半導體裝置1A之第1區域41相隔之狀態下，與半導體裝置1A之第2區域42接觸而將半導體裝置1A之第2區域42向檢查裝置200之支承部211推壓。
＜4.作用＞  綜上，可如下所述。例如，於外部連接端子20之配置相同之情形時，欲無視半導體裝置1之厚度地使用共通之檢查用元件。然而，例如當檢查裝置難以使檢查用元件移動至任意高度位置時，需要根據半導體裝置1之厚度來更換檢查用元件。於此情形時，需要根據半導體裝置1之種類準備複數個檢查用元件，檢查相關成本變高。
此處，本實施方式中，半導體裝置1A具有密封樹脂部40，該密封樹脂部40包含具有第1厚度T1、T3之第1區域41及具有薄於第1厚度T1、T3之第2厚度T2、T4之第2區域42。根據此種構成，藉由設置具有不依賴於半導體裝置1種類之厚度之第2區域42，可使用1個檢查用元件220(例如檢查用元件220A)對厚度不同之複數種半導體裝置1Aa、1Ab進行檢查。藉此，可謀求降低檢查相關成本。再者，檢查用元件220除上述2種半導體裝置1Aa、1Ab以外，對於例如搭載有8片半導體記憶體晶片30之第3半導體裝置或搭載有16片半導體記憶體晶片30之第4半導體裝置等，亦能夠共通地使用。
此外，根據上述構成，不僅係單純地抑制檢查用元件220之購買費用，還可期待藉由減少檢查時之裝置元件更換次數來削減人工費等各種費用，藉由減少裝置停止時間來提高檢查效率。例如，當進行低溫檢查時，為了防止冷凝，需要經過高溫乾燥時間後進行裝置元件更換。因此，若能夠於進行低溫檢查時減少檢查用元件220之更換次數，便可期待進一步提高檢查效率。
本實施方式中，第2區域42設置於Z方向上不與半導體記憶體晶片30重疊之位置。根據此種構成，可無視半導體記憶體晶片30之數量來設定第2區域42之厚度T2、T4。
本實施方式中，第2厚度T2、T4厚於Z方向上之半導體記憶體晶片30之厚度S1。根據此種構成，例如，作為使用檢查用元件220之複數種半導體裝置1中包含之最薄之半導體裝置1，可採用密封樹脂部40整體具有厚度T2之半導體裝置1。此種半導體裝置1例如為僅具有1片半導體記憶體晶片30之半導體裝置。即便係此種半導體裝置1，因密封樹脂部40整體具有厚度T2，亦能夠使用與半導體裝置1Aa、1Ab共通之檢查用元件220進行檢查。
本實施方式中，密封樹脂部40之第2區域42設置成沿著密封樹脂部40之外形之4條邊之框狀。根據此種構成，可利用具有框狀突出部222之檢查用元件220A推壓半導體裝置1A。藉由框狀突出部222，可更穩定地推壓半導體裝置1A整體，因此，可進一步提高檢查精度。
接下來，對第1實施方式之若干變化例進行說明。各變化例中，除以下說明以外之構成與上述第1實施方式之構成相同。以下說明之複數個變化例亦可相互組合實現。
(第1變化例)  圖4係表示第1變化例之半導體裝置1A(例如第1半導體裝置1Aa)之剖視圖。第1變化例中，半導體裝置1A除第1實施方式之構成以外，還具有控制晶片55及電子元件56。
控制晶片55係控制複數個半導體記憶體晶片30之電子元件。控制晶片55基於外部對半導體裝置1之命令(例如讀取命令、寫入命令、或刪除命令)，與1個以上半導體記憶體晶片30進行通信，執行上述命令所要求之處理。控制晶片55例如包含SoC(System on a chip，系統單晶片)。控制晶片55例如包含：經由複數個外部連接端子20與外部連接之主機介面、經由接合線BW1等與複數個半導體記憶體晶片30連接之記憶體介面、CPU(Central Processing Unit，中央處理器)、及內部記憶體等。內部記憶體例如為SRAM(Static Random Access Memory，靜態隨機存取記憶體)。控制晶片55係「控制元件」之一例。
控制晶片55配置於基板10與第1半導體記憶體晶片31之間。例如，控制晶片55設置於基板10之第2面10b。複數個半導體記憶體晶片30積層於控制晶片55上。例如，控制晶片55之Z方向之厚度S2厚於半導體記憶體晶片30之厚度。
電子元件56設置於基板10之第2面10b。電子元件56例如為電阻元件、電容器元件、或各種IC元件，但不限定於其等。電子元件56例如為可無視半導體記憶體晶片30數量地共通利用之元件。
密封樹脂部40之第1區域41於Z方向上與控制晶片55、複數個半導體記憶體晶片30及接合線BW1重疊，從基板10之相反側覆蓋控制晶片55、複數個半導體記憶體晶片30及接合線BW1。
密封樹脂部40之第2區域42於Z方向上設置於不與控制晶片55及複數個半導體記憶體晶片30重疊之位置。密封樹脂部40之第2區域42與電子元件56重疊，從基板10之相反側覆蓋電子元件56。第2區域42之厚度T2厚於控制晶片55之Z方向厚度S2與第1半導體記憶體晶片31之Z方向厚度S1之合計。
第1變化例之第2半導體裝置1Ab相對於上述第1變化例之第1半導體裝置1Aa之構成，與第1實施方式同樣地設置有第3及第4記憶體晶片33、34。根據此種構成，即便係積層有半導體記憶體晶片30與控制晶片55之半導體裝置1，亦能與第1實施方式同樣地謀求降低檢查相關成本。本實施方式中，利用第2區域42安裝電子元件56。根據此種構成，於半導體裝置1設置第2區域42時，亦能夠謀求半導體裝置1之小型化。
(第2變化例)  圖5係表示第2變化例之半導體裝置1A之俯視圖。第2變化例中，半導體裝置1A相對於上述第1實施方式之構成，密封樹脂部40之第2區域42之位置不同。
第2變化例中，半導體記憶體晶片30之長度方向與半導體裝置1A之長度方向(密封樹脂部40之長度方向、X方向)一致。於半導體記憶體晶片30之X方向之兩端部連接有接合線BW1、BW2。另一方面，於半導體記憶體晶片30之Y方向之兩端部未連接接合線。
第2變化例中，密封樹脂部40之第2區域42從+Z方向側觀察時，分別沿著矩形狀密封樹脂部40之外形中包含之相互分離之2條邊R1、R2(即，密封樹脂部40之第1及第2端部40a、40b)設置。2條邊R1、R2係沿著密封樹脂部40之長度方向之邊。另一方面，於密封樹脂部40之第3及第4端部40c、40d未設置第2區域42。於密封樹脂部40之第3及第4端部40c、40d設置有第1區域41。換言之，密封樹脂部40之第2區域42僅設置於密封樹脂部40之端部中相對於複數個接合線BW1、BW2不相鄰之端部40a、40b。第2變化例中，所有接合線BW1、BW2均由密封樹脂部40之第1區域41所覆蓋。根據此種構成，可無視接合線BW1、BW2之高度而將密封樹脂部40之第2區域42之厚度T2、T4設定得較低。藉此，可謀求半導體裝置1A之薄型化。
第2變化例中，控制晶片55及電子元件56相對於半導體記憶體晶片30於Z方向上不重疊，且相對於半導體記憶體晶片30位於-X方向側。控制晶片55及電子元件56設置於基板10之第2面10b。控制晶片55及電子元件56由密封樹脂部40之第1區域41所覆蓋。第2變化例中，當從+Z方向側觀察時，控制晶片55與密封樹脂部40之第2區域42之間之最短距離L2短於半導體記憶體晶片30與密封樹脂部40之第2區域42之間之最短距離L1。
第2變化例中，檢查用元件220A具有基部221及一對突出部222a、222b。突出部222a、222b與第1實施方式之突出部222同樣地，從基部221突出。突出部222a、222b從+Z方向側觀察時，設置於與半導體裝置1A之第2區域42對應之位置。即，一對突出部222a、222b設置於基部221之Y方向之兩端部。另一方面，突出部222a、222b未設置於基部221之X方向之兩端部。當於檢查裝置200之支承部211載置有半導體裝置1A時，突出部222a、222b與半導體裝置1A之第2區域42面對。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。例如於本變化例中，密封樹脂部40之第2區域42分別沿著密封樹脂部40之外形之相互分離之2條邊R1、R2設置。根據此種構成，可利用檢查用元件220A推壓密封樹脂部40之兩端部，可更穩定地支持半導體裝置1A。本實施方式中，密封樹脂部40之第2區域42順著沿密封樹脂部40之長度方向之2條邊R1、R2設置。藉此，可進一步穩定地支持半導體裝置1A。
此處，密封樹脂部40之第2區域42薄於第1區域41。進而，第1區域41與第2區域42之交界部具有階差，且具有露出於外部之相對較大之表面積。因此，第2區域42附近比第1區域41散熱性良好。本實施方式中，控制晶片55比半導體記憶體晶片30發熱量大。當從+Z方向側觀察時，控制晶片55與密封樹脂部40之第2區域42之間之最短距離L2短於半導體記憶體晶片30與密封樹脂部40之第2區域42之間之最短距離L1。根據此種構成，可通過第2區域42有效率地將控制晶片55產生之熱向外部散發。藉此，可提高半導體裝置1A之動作速度及壽命。
(第3變化例)  圖6係表示第3變化例之半導體裝置1A之俯視圖。第3變化例中，半導體裝置1A相對於上述第1實施方式之構成，第2區域42之位置不同。
第3變化例中，半導體記憶體晶片30之長度方向與半導體裝置A1之長度方向(密封樹脂部40之長度方向、X方向)一致。第3變化例中，於半導體記憶體晶片30之Y方向之兩端部連接有接合線BW1、BW2。另一方面，於半導體記憶體晶片30之X方向之兩端部未連接接合線。根據此種構成，與第2變化例相比，可增加接合線BW1、BW2之數量。
第3變化例中，密封樹脂部40之第2區域42從+Z方向側觀察時，分別沿著矩形狀密封樹脂部40之外形中包含之相互分離之2條邊R3、R4(即，密封樹脂部40之第3及第4端部40c、40d)設置。2條邊R3、R4係與密封樹脂部40之長度方向正交之邊。另一方面，於密封樹脂部40之第1及第2端部40a、40b未設置第2區域42。於密封樹脂部40之第1及第2端部40a、40b設置有第1區域41。換言之，密封樹脂部40之第2區域42僅設置於密封樹脂部40之端部中相對於複數個接合線BW1、BW2不相鄰之端部40c、40d。第3變化例中，所有接合線BW1、BW2均由密封樹脂部40之第1區域41所覆蓋。根據此種構成，可無視接合線BW1、BW2之高度而將密封樹脂部40之第2區域42之厚度T2、T4設定得較低。藉此，可謀求半導體裝置1A之薄型化。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。根據本變化例之構成，可利用檢查用元件220A推壓密封樹脂部40之兩端部，可更穩定地支持半導體裝置1A。根據本變化例之構成，例如與第2變化例相比，第2區域42較小，因此，可確保半導體裝置1A內部之安裝區域較大。
(第4變化例)  圖7係表示第4變化例之半導體裝置1A之俯視圖。第4變化例中，半導體裝置1A相對於上述第1實施方式之構成，第2區域42之位置不同。
第4變化例之半導體裝置1A中，密封樹脂部40之第2區域42從+Z方向側觀察時，設置於密封樹脂部40之外形之4個角部。檢查用元件220A具有基部221及4個突出部222a、222b、222c、222d。4個突出部222a、222b、222c、222d與上述第1實施方式之突出部222同樣地，從基部221突出。4個突出部222a、222b、222c、222d從+Z方向側觀察時，設置於與半導體裝置1A之第2區域42對應之位置。即，4個突出部222a、222b、222c、222d設置於檢查用元件220A之基部221之4個角部。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。根據本變化例之構成，可於檢查時穩定地推壓半導體裝置1A，並且可確保半導體裝置1A內部之安裝區域較大。
(第5變化例)  圖8係表示第5變化例之半導體裝置1A之剖視圖。圖8中之上部表示相對於檢查用元件220A產生半導體裝置1A之位置偏移之狀態。圖8中之下部表示相對於檢查用元件220A修正了半導體裝置1A之位置偏移之狀態。
第5變化例中，密封樹脂部40之第1區域41具有與第2區域42相鄰之端部41e。於端部41e設置有用以修正半導體裝置1A之位置偏移之傾斜部61。傾斜部61以從第1區域41起越靠近第2區域42便越低之方式傾斜。傾斜部61例如設置於第1區域41之整周之端部41e(+X方向之端部、-X方向之端部、+Y方向之端部及-Y方向之端部)。
第5變化例中，若在相對於檢查用元件220A產生半導體裝置1A之位置偏移之狀態下，使檢查用元件220A向半導體裝置1A移動，則檢查用元件220A之突出部222會與密封樹脂部40之傾斜部61接觸。若於此狀態下使檢查用元件220A進一步向-Z方向移動，則密封樹脂部40會相對於檢查用元件220A之突出部222橫向偏移以避讓，從而修正半導體裝置1A之位置偏移。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。根據本變化例之構成，產生半導體裝置1A之位置偏移時，半導體裝置1A之位置偏移亦會被修正。藉此，可期待進一步提高檢查效率。
(第6變化例)  圖9係表示第6變化例之半導體裝置1A之剖視圖。圖9中之上部表示相對於檢查用元件200A產生半導體裝置1A之位置偏移之狀態。圖9中之下部表示相對於檢查用元件220A修正了半導體裝置1A之位置偏移之狀態。
第6變化例中，檢查用元件220A之突出部222於X方向或Y方向上具有朝向檢查用元件內側之端部222e。於端部222e設置有用以修正半導體裝置1A之位置偏移之傾斜部62。傾斜部62以於X方向或Y方向上越朝向檢查用元件220A之內側便越位於+Z方向之方式傾斜。傾斜部62例如設置於突出部222之整周之端部222e(+X方向之端部、-X方向之端部、+Y方向之端部及-Y方向之端部)。
第6變化例中，與第5變化例同樣地，若在相對於檢查用元件220A產生半導體裝置1A之位置偏移之狀態下，使檢查用元件220A向半導體裝置1A移動，則檢查用元件220A之突出部222之傾斜部62會與密封樹脂部40之第1區域41之表面41a接觸。若於此狀態下使檢查用元件220A進一步向-Z方向移動，則密封樹脂部40會相對於檢查用元件220A之突出部222橫向偏移以避讓，從而修正半導體裝置1A之位置偏移。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。根據本變化例之構成，產生半導體裝置1A之位置偏移時，半導體裝置1A之位置偏移亦會被修正。藉此，可期待進一步提高檢查效率。
(第7變化例)  圖10係表示第7變化例之半導體裝置1A之圖。第7變化例中，半導體裝置1A具有散熱用金屬元件71。金屬元件71從基板10之相反側與密封樹脂部40之第2區域42重疊，藉由接著等安裝於第2區域42之表面42a。金屬元件71之Z方向厚度和密封樹脂部40之第1區域41之厚度T3與第2區域42之厚度T4之差(或厚度T1與厚度T2之差)相同。金屬元件71之X方向及Y方向之形狀與密封樹脂部40之第2區域42之X方向及Y方向之形狀相同。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。根據本變化例之構成，利用第1區域41與第2區域42之階差設置有散熱用金屬元件71。根據此種構成，可抑制半導體裝置1A之厚度之增加，並且謀求提高半導體裝置1A之散熱性。
(第2實施方式)  接下來，參照圖11至圖14，對第2實施方式進行說明。第2實施方式與第1實施方式之不同點在於，藉由使檢查用元件220旋轉而可用於複數種半導體裝置1。第2實施方式中，除以下說明之構成以外，與第1實施方式之構成相同。
圖11係表示第2實施方式之檢查用元件220B之立體圖。本實施方式之檢查用元件220B與第1實施方式之檢查用元件220A同樣地係將半導體裝置1向檢查裝置200之支承部211推壓之推進器。檢查用元件220B例如具有基部221及一對突出部222a、222b。突出部222a、222b與第1實施方式之突出部222同樣地，從基部221向-Z方向突出。檢查用元件220B可用於厚度互不相同之2種半導體裝置1。
以下，對可使用檢查用元件220B之2種半導體裝置1Ba、1Bb(第1及第2半導體裝置1Ba、1Bb)進行說明，然後，對作為本實施方式之檢查用元件220之檢查用元件220B之詳情進行說明。以下，當不相互區分半導體裝置1Ba、1Bb時，稱為半導體裝置1B。
圖12係表示第1半導體裝置1Ba及檢查用元件220B之圖。第1半導體裝置1Ba具有基板10、複數個外部連接端子20、1片以上半導體記憶體晶片30及密封樹脂部40。第1半導體裝置1Ba之密封樹脂部40不具有第2區域42。密封樹脂部40相對於基板10之第2面10b具有厚度T1。第1半導體裝置1Ba(例如密封樹脂部40)於X方向上具有第1寬度W1。第1半導體裝置1Ba(例如密封樹脂部40)於Y方向上具有第2寬度W2。第2寬度W2小於第1寬度W1。
圖13係表示第2半導體裝置1Bb及檢查用元件220B之圖。第2半導體裝置1Bb具有基板10、複數個外部連接端子20、複數個半導體記憶體晶片30及密封樹脂部40。第2半導體裝置1Bb之密封樹脂部40不具有第2區域42。密封樹脂部40相對於基板10之第2面10b具有厚度T3。第2半導體裝置1Bb之密封樹脂部40之厚度T3厚於第1半導體裝置1Ba之密封樹脂部40之厚度T1。第2半導體裝置1Bb之密封樹脂部40之厚度T3較厚的部分，例如為第2半導體裝置1Bb之半導體記憶體晶片30之片數多餘第1半導體裝置1Ba之半導體記憶體晶片30之片數的部分。第2半導體裝置1Bb從+Z方向側觀察時，具有與第1半導體裝置1Ba相同之外形。即，第2半導體裝置1Bb(例如密封樹脂部40)於X方向上具有第1寬度W1。第2半導體裝置1Bb(例如密封樹脂部40)於Y方向上具有第2寬度W2。第1半導體裝置1Ba之基板10之厚度與第2半導體裝置1Bb之基板10之厚度彼此相同。
接下來，對本實施方式之檢查用元件220B之詳情進行說明。檢查用元件220B之一對突出部222a、222b以小於半導體裝置1Ba、1Bb之第1寬度W1且大於半導體裝置1Ba、1Bb之第2寬度W2之距離相互分離。檢查用元件220B以沿著Z方向之旋轉軸RP為中心，例如能夠90°旋轉地由移動機構230支持。即，檢查用元件220B能夠於第1狀態及第2狀態下旋轉，上述第1狀態係一對突出部222a、222b於第1半導體裝置1Ba之長度方向(X方向)上排列(參照圖12)，上述第2狀態係一對突出部222a、222b於與第2半導體裝置1Bb之長度方向交叉之方向(例如正交之方向、Y方向)上排列(參照圖13)。
如圖12所示，於上述第1狀態下，檢查用元件220B之突出部222a、222b於Z方向上與第1半導體裝置1Ba重疊。於上述第1狀態下，因藉由移動機構230將檢查用元件220B朝第1半導體裝置1Ba移動，從而檢查用元件220B之突出部222a、222b與第1半導體裝置1Ba之密封樹脂部40相接，將第1半導體裝置1Ba向檢查裝置200之支承部211推壓。
如圖13所示，於上述第2狀態下，檢查用元件220B之突出部222a、222b於Z方向上不與第2半導體裝置1Bb重疊。於上述第2狀態下，檢查用元件220B之基部221於Z方向上與第2半導體裝置1Bb重疊。於上述第2狀態下，因藉由移動機構230將檢查用元件220B朝第2半導體裝置1Bb移動，從而檢查用元件220B之基部221與第2半導體裝置1Bb之密封樹脂部40相接，將第2半導體裝置1Bb向檢查裝置200之支承部211推壓。
根據此種構成，能夠謀求降低檢查相關成本。例如於本實施方式中，半導體裝置1B於X方向(第1方向)上具有第1寬度W1，於Y方向(第2方向)上具有小於第1寬度W1之第2寬度W2。檢查用元件220B具有以小於第1寬度W1且大於第2寬度W2之距離相互分離之一對突出部222a、222b。根據此種構成，藉由使檢查用元件220B旋轉，可針對厚度互不相同之複數種半導體裝置1B使用1個檢查用元件220B。藉此，能夠謀求降低檢查相關成本。
圖14係表示第2實施方式之檢查裝置200之一例之俯視圖。檢查裝置200例如具有一體保持複數個(例如4個)檢查用元件220B(第1至第4檢查用元件220B1、220B2、220B3、220B4)之保持單元U。保持單元U使複數個(例如4個)檢查用元件220B一起於上述第1狀態與上述第2狀態之間旋轉。根據此種構成，可減少旋轉軸RP之數量，從而可謀求檢查裝置200之低成本化。但，檢查用元件220B亦可代替上述例，而如圖12、圖13所示般單獨地旋轉。
(第3實施方式)  接下來，參照圖15及圖16，對第3實施方式進行說明。第3實施方式與第1實施方式之不同點在於，檢查用元件220藉由從下方拉拽半導體裝置1來對半導體裝置1施力。第3實施方式中，除以下說明以外之構成與第1實施方式之構成相同。
本實施方式之檢查裝置200可利用作為1種檢查用元件220之檢查用元件220C推壓厚度互不相同之複數種半導體裝置1。以下，首先對複數種半導體裝置1中包含之2種半導體裝置1Ca、1Cb(第1及第2半導體裝置1Ca、1Cb)進行說明，然後，對檢查用元件220C進行說明。以下，當不相互區分半導體裝置1Ca、1Cb時，稱為半導體裝置1C。
圖15係表示第1半導體裝置1Ca及檢查用元件220C之圖。第1半導體裝置1Ca例如具有與第1實施方式之第1半導體裝置1Aa相同之構成。第1半導體裝置1Ca例如於密封樹脂部40之X方向之兩端部具有第2區域42。但，第2區域42可設置成沿著密封樹脂部40之外形之4條邊之框狀，可設置於密封樹脂部40之Y方向之兩端部，亦可設置於密封樹脂部40之4個角部。
圖16係表示第2半導體裝置1Cb及檢查用元件220C之圖。第2半導體裝置1Cb例如具有與第1實施方式之第2半導體裝置1Ab相同之構成。第2半導體裝置1Cb例如於密封樹脂部40之X方向之兩端部具有第2區域42。但，第2區域42可設置成沿著密封樹脂部40之外形之4條邊之框狀，可設置於密封樹脂部40之Y方向之兩端部，亦可設置於密封樹脂部40之4個角部。第1半導體裝置1Ca之基板10之厚度與第2半導體裝置1Cb之基板10之厚度彼此相同。第2半導體裝置1Cb之第2區域42之厚度T4與第1半導體裝置1Ca之第2區域42之厚度T2相同。
如圖15及圖16所示，本實施方式之檢查裝置200具有配置於支承部211下方之移動機構230。檢查用元件220C例如具有一對卡合部250a、250b。卡合部250a、250b分別具有基部251及鉤掛部252。基部251穿過設置於基座210之貫通孔210a，於基座210之內部從下方延伸至上方。基部251之下端部連接於移動機構230。鉤掛部252設置於基部251之上端部。本實施方式中，鉤掛部252沿著密封樹脂部40之一對端部(例如第3及第4端部40c、40d)設置。
卡合部250a、250b能夠藉由移動機構230於第1位置P3與第2位置P4之間移動(例如能夠擺動)，上述第1位置P3係鉤掛部252於Z方向上不與半導體裝置1C重疊之位置，上述第2位置P4係鉤掛部252從檢查裝置200之支承部211之相反側與半導體裝置1C之第2區域42面對之位置。卡合部250a、250b藉由移動機構230從第1位置P3移動至第2位置P4後，藉由移動機構230向-Z方向移動。藉此，鉤掛部252於檢查用元件220C與半導體裝置1C之第1區域41相隔之狀態下，與半導體裝置1C之第2區域42接觸，將半導體裝置1C向檢查裝置200之支承部211推壓。鉤掛部252係「推壓部」之一例。
根據此種構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。但，鉤掛部252可代替上述例，而僅與密封樹脂部40之一對端部之中央部(例如第3及第4端部40c、40d之Y方向中央部)對應設置，亦可僅與密封樹脂部40之4個角部對應設置。
(第4實施方式)  接下來，參照圖17及圖18，對第4實施方式進行說明。第4實施方式與第1實施方式之不同點在於，檢查用元件220藉由從下方拉拽半導體裝置1來對半導體裝置1施力。第4實施方式中，除以下說明以外之構成與第3實施方式之構成相同。
本實施方式之檢查裝置200中，可利用作為1種檢查用元件220之檢查用元件220D推壓厚度互不相同之複數種半導體裝置1。以下，首先對複數種半導體裝置1中包含之2種半導體裝置1Da、1Db(第1及第2半導體裝置1Da、1Db)進行說明，然後，對檢查用元件220D進行說明。以下，當不相互區分半導體裝置1Da、1Db時，稱為半導體裝置1D。
圖17係表示第1半導體裝置1Da及檢查用元件220D之圖。第1半導體裝置1Da之密封樹脂部40不具有第2區域42。另一方面，本實施方式中，基板10具有本體部80及複數個(例如4個)貫通部81。
本體部80形成基板10之大部分，包含上述絕緣性基板本體及設置於基板本體之配線圖案。本體部80包含第1面10a及第2面10b。本體部80由絕緣材料M1形成。絕緣材料M1例如為玻璃環氧樹脂等形成基板10之一般絕緣材料。絕緣材料M1係「第1絕緣材料」之一例。
貫通部81係設置於本體部80之空腔，從基板10之第1面10a到達第2面10b。第1半導體裝置1Da從基板10之第1面10a至第2面10b具有距離H1。
複數個貫通部81於X方向上分開配置於半導體記憶體晶片30之兩側。同樣地，複數個貫通部81於Y方向上分開配置於半導體記憶體晶片30之兩側。所謂「X方向上之兩側」，不限定於貫通部81相對於對象物(此處為半導體記憶體晶片30)於X方向上排列之情形，如圖15所示，還包含貫通部81相對於對象物於與X方向不同之方向(例如Y方向)上錯開配置之情形。該定義對於Y方向亦同樣如此。貫通部81例如為於Y方向上具有長度方向之矩形狀或橢圓狀之長孔。但，貫通部81亦可為於與Y方向不同之方向上具有長度方向之矩形狀或橢圓狀之長孔。
密封樹脂部40包含第1部分(絕緣部本體)91及第2部分(空腔部)92。第1部分91形成密封樹脂部40之大部分，從基板10之相反側覆蓋複數個半導體記憶體晶片30。第1部分91由絕緣材料M3形成。絕緣材料M3例如為形成密封樹脂部40之一般塑模樹脂材料。絕緣材料M3係「第3絕緣材料」之一例。
第2部分92於第1部分91之內部與貫通部81相鄰設置。第2部分92係設置於第1部分91內部之空腔(缺口部)。第2部分92從+Z方向側觀察時，於與貫通部81之長度方向不同之方向上形成得較貫通部81大。
圖18係表示第2半導體裝置1Db及檢查用元件220D之圖。第2半導體裝置1Db與第1半導體裝置1Da同樣地，具有本體部80、貫通部81、第1部分91及第2部分92。第2半導體裝置1Db中之基板10之第1面10a至第2面10b之距離H2(即，第2半導體裝置1Db之基板10之厚度)與第1半導體裝置1Da中之基板10之第1面10a至第2面10b之距離H1(即，第1半導體裝置1Da之基板10之厚度)相同。
如圖17及圖18所示，檢查裝置200具有配置於支承部211下方之移動機構230。檢查用元件220D例如具有複數個卡合部250a、250b、250c、250d。卡合部250a、250b、250c、250d分別具有例如基部251及鉤掛部252。基部251穿過設置於基座210之貫通孔210a，於基座210之內部從下方延伸至上方。基部251之下端部連接於移動機構230。鉤掛部252設置於基部251之上端部。
卡合部250a、250b、250c、250d能夠插入至設置於半導體裝置1D內部之第2部分(空腔部)92中並與半導體裝置1D卡合。本實施方式中，卡合部250a、250b、250c、250d能夠藉由移動機構230於第1位置P5(圖中以雙點劃線表示)與第2位置P6(圖中以虛線或實線表示)之間移動(例如能夠旋轉)，上述第1位置P5係鉤掛部252於Z方向上不與半導體裝置1D重疊之位置，上述第2位置P6係鉤掛部252從檢查裝置200之支承部211之相反側與半導體裝置1D之基板10之第2面10b面對之位置。卡合部250a、250b、250c、250d藉由移動機構230從第1位置P5移動至第2位置P6後，藉由移動機構230向-Z方向移動。藉此，鉤掛部252與半導體裝置1D之基板10接觸，將半導體裝置1D向檢查裝置200之支承部211推壓。鉤掛部252係「推壓部」之一例。
根據以上所述之構成，與第1實施方式同樣地，能夠謀求降低檢查相關成本。本實施方式中，檢查用元件220D插入至設置於半導體裝置1D內部之第2部分(空腔部)92中並與半導體裝置1D卡合，對半導體裝置1D施加朝向檢查裝置200之支承部211之力。根據此種構成，可於從+Z方向側觀察時與半導體裝置1D重疊之面積內配置卡合部250a、250b、250c、250d。藉此，能夠謀求檢查裝置200之小型化。
但，卡合部250a、250b、250c、250d之數量及配置不限定於上述例。例如，卡合部亦可於半導體記憶體晶片30之X方向兩側(或半導體記憶體晶片30之Y方向兩側)分開各設置2個。
(變化例)  圖19係表示第4實施方式之變化例之半導體裝置1D。如圖19所示，上述半導體裝置1D於檢查後，貫通部81可被絕緣材料M2填埋，第2部分92可被絕緣材料M4填埋。絕緣材料M2及絕緣材料M4例如為熱塑性或熱固性合成樹脂。絕緣材料M2係「第2絕緣材料」之一例。絕緣材料M2例如為與絕緣材料M1不同之材料。絕緣材料M4係「第4絕緣材料」之一例。絕緣材料M4例如為與絕緣材料M3不同之材料。但絕緣材料M4亦可為與絕緣材料M3相同之材料。絕緣材料M2及絕緣材料M4亦可為彼此相同之材料。
以上，對若干實施方式及變化例進行了說明，但實施方式及變化例並不限定於上述例。例如，上述實施方式及變化例亦可相互組合實現。
圖20表示一變化例之半導體裝置1。如圖20所示，半導體裝置1可於密封樹脂部40之第1區域41之表面41a具有外部連接端子95(例如，如焊料球之電性連接部或供焊料球連接之焊墊)。可於變化例之半導體裝置1沿Z方向積層另一半導體裝置D。根據第1至第4實施方式或變化例之構成，對於該變化例之半導體裝置1，可不對上側之外部連接端子95施力，而對下側之外部連接端子20施加朝向檢查裝置200之支承部211之力。
根據以上說明之至少一個實施方式，半導體裝置例如具有絕緣部，上述絕緣部具有第1區域及薄於上述第1區域之第2區域。根據此種構成，能夠謀求降低檢查相關成本。
對本發明之若干實施方式進行了說明，但該等實施方式係作為例提出，並不意圖限定發明之範圍。該等實施方式能夠以其他各種方式實施，能夠於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施方式及其變化包含於發明之範圍或主旨內，同樣包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案] 本申請案享有以日本專利申請案2020-049861號(申請日：2020年3月19日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1, 1A, 1Aa, 1Ab, 1B, 1Ba, 1Bb, 1C, 1Ca, 1Cb, 1D, 1Da, 1Db:半導體裝置5:本體部10:基板10a:第1面10b:第2面11:焊墊12:焊墊20:外部連接端子30:半導體記憶體晶片(半導體元件)31:第1半導體記憶體晶片32:第2半導體記憶體晶片33:第3半導體記憶體晶片34:第4半導體記憶體晶片40:密封樹脂部40a:第1端部40b:第2端部40c:第3端部40d:第4端部41:第1區域41a:第1區域之+Z方向之表面41e:端部42:第2區域42a:第2區域之+Z方向之表面51:半導體裝置之第1部分52:半導體裝置之第2部分55:控制晶片(控制元件)56:電子元件61:傾斜部62:傾斜部71:散熱用金屬元件80:本體部81:貫通部91:第1部分92:第2部分95:外部連接端子200:檢查裝置210:基座210a:貫通孔211:支承部(元件插口)212:檢查用端子(測定用端子)220, 220A, 220B, 220C, 220D:檢查用元件220B1:第1檢查用元件220B2:第2檢查用元件220B3:第3檢查用元件220B4:第4檢查用元件221:基部222, 222a, 222b, 222c, 222d:突出部(推壓部)222e:端部230:移動機構250a, 250b, 250c, 250d:卡合部251:基部252:鉤掛部BW1, BW2:接合線D:半導體裝置H1:距離H2:距離L1:最短距離L2:最短距離M1:絕緣材料M2:絕緣材料M3:絕緣材料M4:絕緣材料P1:第1位置P2:第2位置P3:第3位置P4:第4位置P5:第1位置P6:第2位置Q:突出部相對於基部之突出量R1, R2:邊R3, R4:邊RP:旋轉軸S1:厚度S2:厚度T1, T3:第1區域之厚度(第1厚度)T2, T4:第2區域之厚度(第2厚度)W1:第1寬度W2:第2寬度
圖1係表示第1實施方式之半導體裝置及檢查裝置之剖視圖。  圖2係表示第1實施方式之第1半導體裝置及檢查用元件之圖。  圖3係表示第1實施方式之第2半導體裝置及檢查用元件之圖。  圖4係表示第1實施方式之第1變化例之半導體裝置之剖視圖。  圖5係表示第1實施方式之第2變化例之半導體裝置之俯視圖。  圖6係表示第1實施方式之第3變化例之半導體裝置之俯視圖。  圖7係表示第1實施方式之第4變化例之半導體裝置之俯視圖。  圖8係表示第1實施方式之第5變化例之半導體裝置及檢查用元件之圖。  圖9係表示第1實施方式之第6變化例之半導體裝置及檢查用元件之圖。  圖10係表示第1實施方式之第7變化例之半導體裝置之圖。  圖11係表示第2實施方式之檢查用元件之立體圖。  圖12係表示第2實施方式之第1半導體裝置及檢查用元件之圖。  圖13係表示第2實施方式之第2半導體裝置及檢查用元件之圖。  圖14係表示第2實施方式之檢查裝置之一例之俯視圖。  圖15係表示第3實施方式之第1半導體裝置及檢查用元件之圖。  圖16係表示第3實施方式之第2半導體裝置及檢查用元件之圖。  圖17係表示第4實施方式之第1半導體裝置及檢查用元件之圖。  圖18係表示第4實施方式之第2半導體裝置及檢查用元件之圖。  圖19係表示第4實施方式之變化例之半導體裝置之剖視圖。  圖20係表示第1至第4實施方式之變化例之半導體裝置之剖視圖。
1,1A,1Aa:半導體裝置
5:本體部
10:基板
10a:第1面
10b:第2面
11:焊墊
20:外部連接端子
30:半導體記憶體晶片(半導體元件)
31:第1半導體記憶體晶片
32:第2半導體記憶體晶片
40:密封樹脂部
40a:第1端部
40b:第2端部
40c:第3端部
40d:第4端部
41:第1區域
41a:第1區域之+Z方向之表面
42:第2區域
42a:第2區域之+Z方向之表面
51:半導體裝置之第1部分
52:半導體裝置之第2部分
200:檢查裝置
210:基座
211:支承部(元件插口)
212:檢查用端子(測定用端子)
220:檢查用元件
220A:檢查用元件
221:基部
222:突出部(推壓部)
BW1:接合線
Q:突出部相對於基部之突出量
S1:厚度
T1:第1區域之厚度(第1厚度)
T2:第2區域之厚度(第2厚度)

Claims (7)

  1. 一種半導體裝置，其具備：基板，其包含第1面、及位於上述第1面相反側之第2面；複數個外部連接端子，其等設置於上述第1面；半導體元件，其相對於上述基板位於上述複數個外部連接端子之相反側；及絕緣部，其包含第1區域及第2區域，且從上述基板之相反側覆蓋上述半導體元件，該第1區域於上述基板之厚度方向上具有第1厚度，該第2區域位於較上述第1區域更為外周側，於上述厚度方向上具有薄於上述第1厚度之第2厚度；其中上述絕緣部於上述厚度方向上觀察時具有矩形狀之外形，上述第2區域沿著上述外形之相互分離之2條邊各者而設置。
  2. 一種半導體裝置，其具備：基板，其包含第1面、及位於上述第1面相反側之第2面；複數個外部連接端子，其等設置於上述第1面；半導體元件，其相對於上述基板位於上述複數個外部連接端子之相反側；及絕緣部，其包含第1區域及第2區域，且從上述基板之相反側覆蓋上述半導體元件，該第1區域於上述基板之厚度方向上具有第1厚度，該第2區域位於較上述第1區域更為外周側，於上述厚度方向上具有薄於上述第1厚度之第2厚度；其中 上述絕緣部於上述厚度方向上觀察時具有矩形狀之外形，上述第2區域設置成沿著上述外形之4條邊之框狀。
  3. 一種半導體裝置，其具備：基板，其具有本體部及貫通部，該本體部包含第1絕緣材料，且具有第1面及位於上述第1面相反側之第2面，該貫通部包含空腔或第2絕緣材料，且從上述第1面到達上述第2面；複數個外部連接端子，其等設置於上述第1面；半導體元件，其相對於上述基板位於上述複數個外部連接端子之相反側；及絕緣部，其具有第1部分及第2部分，該第1部分包含第3絕緣材料，且覆蓋上述半導體元件，該第2部分於上述第1部分之內部與上述貫通部相鄰設置，包含空腔或第4絕緣材料。
  4. 一種半導體檢查用元件，其係用於檢查半導體裝置者，且上述半導體裝置具有第1部分及第2部分，該第2部分位於較上述第1部分更為外周側，於上述半導體裝置之厚度方向上薄於上述第1部分；上述半導體檢查用元件具備推壓部，該推壓部於上述半導體檢查用元件與上述半導體裝置之上述第1部分相隔之狀態下，能夠與上述半導體裝置之上述第2部分接觸。
  5. 如請求項4之半導體檢查用元件，其中上述半導體檢查用元件具有： 與上述半導體裝置之上述第1部分面對之基部，上述推壓部從上述基部突出設置，上述推壓部相對於上述基部之突出量，大於上述半導體裝置之上述第1部分與上述半導體裝置之上述第2部分之厚度差。
  6. 一種半導體檢查用元件，其係用於檢查半導體裝置者，且上述半導體裝置於與上述半導體裝置之厚度方向交叉之第1方向上具有第1寬度，於與上述厚度方向及上述第1方向交叉之第2方向上具有小於上述第1寬度之第2寬度，上述半導體檢查用元件具備：基部；及一對突出部，其等從上述基部突出，並且以小於上述第1寬度且大於上述第2寬度之距離相互分離。
  7. 一種半導體檢查裝置，其具備：請求項4至6中任一項之半導體檢查用元件；基座，其包含供上述半導體裝置載置之支承部；及移動機構，其使上述半導體檢查用元件向上述支承部移動。
TW110101923A 2020-03-19 2021-01-19 半導體裝置、檢查用元件及檢查裝置 TWI767521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-049861 2020-03-19
JP2020049861A JP2021148653A (ja) 2020-03-19 2020-03-19 半導体装置、検査用部品、および検査装置

Publications (2)

Publication Number Publication Date
TW202137402A TW202137402A (zh) 2021-10-01
TWI767521B true TWI767521B (zh) 2022-06-11

Family

ID=77747762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101923A TWI767521B (zh) 2020-03-19 2021-01-19 半導體裝置、檢查用元件及檢查裝置

Country Status (4)

Country Link
US (1) US20210293879A1 (zh)
JP (1) JP2021148653A (zh)
CN (1) CN113497003B (zh)
TW (1) TWI767521B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201523829A (zh) * 2013-12-13 2015-06-16 Toshiba Kk 半導體裝置及半導體裝置之製造方法
US20190096856A1 (en) * 2016-02-22 2019-03-28 Samsung Electronics Co., Ltd. Semiconductor package having a high reliability
TW201926602A (zh) * 2017-11-29 2019-07-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TW202011561A (zh) * 2018-09-03 2020-03-16 南韓商三星電子股份有限公司 具有改良的散熱特性及電磁屏蔽特性的半導體封裝

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544015Y2 (ja) * 1990-10-15 1997-08-13 株式会社アドバンテスト Ｉｃ試験装置
US5557212A (en) * 1994-11-18 1996-09-17 Isaac; George L. Semiconductor test socket and contacts
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
JP4018375B2 (ja) * 2000-11-30 2007-12-05 株式会社東芝 半導体装置
JP2012094592A (ja) * 2010-10-25 2012-05-17 Elpida Memory Inc 半導体装置及びその製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5776968B2 (ja) * 2011-03-29 2015-09-09 大日本印刷株式会社 半導体装置および半導体装置の製造方法
KR20130022821A (ko) * 2011-08-26 2013-03-07 삼성전자주식회사 스택 패키지 및 그의 제조 방법
JP2013157433A (ja) * 2012-01-30 2013-08-15 Elpida Memory Inc 半導体装置
JP5956783B2 (ja) * 2012-03-02 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE112014000506T5 (de) * 2013-01-22 2016-03-03 Ps5 Luxco S.A.R.L. Verfahren zum Herstellen einer Halbleitervorrichtung
TWI602267B (zh) * 2014-06-13 2017-10-11 矽品精密工業股份有限公司 封裝結構及其製法
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
WO2020245996A1 (ja) * 2019-06-06 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201523829A (zh) * 2013-12-13 2015-06-16 Toshiba Kk 半導體裝置及半導體裝置之製造方法
US20190096856A1 (en) * 2016-02-22 2019-03-28 Samsung Electronics Co., Ltd. Semiconductor package having a high reliability
TW201926602A (zh) * 2017-11-29 2019-07-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TW202011561A (zh) * 2018-09-03 2020-03-16 南韓商三星電子股份有限公司 具有改良的散熱特性及電磁屏蔽特性的半導體封裝

Also Published As

Publication number Publication date
TW202137402A (zh) 2021-10-01
US20210293879A1 (en) 2021-09-23
CN113497003B (zh) 2024-02-23
JP2021148653A (ja) 2021-09-27
CN113497003A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
US8164181B2 (en) Semiconductor device packaging structure
KR101426568B1 (ko) 반도체장치
US20190115325A1 (en) Semiconductor package
KR20150020184A (ko) 반도체 디바이스들의 Tj 온도 교정, 측정 및 제어
KR20110124065A (ko) 적층형 반도체 패키지
US9112062B2 (en) Semiconductor device and method of manufacturing the same
TWI270963B (en) Package module with alignment structure and electronic device with the same
US20140061890A1 (en) Semiconductor package and method of manufacturing the same
US9589947B2 (en) Semiconductor packages and methods of manufacturing the same
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
TWI767521B (zh) 半導體裝置、檢查用元件及檢查裝置
US20210091039A1 (en) Semiconductor assemblies using edge stacking and methods of manufacturing the same
JP5549501B2 (ja) 半導体装置及びその製造方法
US20070040259A1 (en) Bumpless chip package
JP6462318B2 (ja) 半導体パッケージ
KR20080074654A (ko) 적층 반도체 패키지
KR20080084075A (ko) 적층 반도체 패키지
US20230199953A1 (en) Printed circuit board including conductive pad and electric device using the same
KR20240032303A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2001053177A (ja) 半導体装置
JP2003347508A (ja) 積層型の電子部品