DE112014000506T5 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112014000506T5
DE112014000506T5 DE112014000506.1T DE112014000506T DE112014000506T5 DE 112014000506 T5 DE112014000506 T5 DE 112014000506T5 DE 112014000506 T DE112014000506 T DE 112014000506T DE 112014000506 T5 DE112014000506 T5 DE 112014000506T5
Authority
DE
Germany
Prior art keywords
semiconductor device
resin layer
sealing resin
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014000506.1T
Other languages
English (en)
Inventor
Sensho USAMI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitude Licensing Ltd
Original Assignee
PS5 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS5 Luxco SARL filed Critical PS5 Luxco SARL
Publication of DE112014000506T5 publication Critical patent/DE112014000506T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Eine Probenhalbleitervorrichtung wird hergestellt und die Krümmung der Probe gemessen. Es wird ein Bereich festgelegt, der von einer Versiegelungsharzschicht auf der Basis des Messwerts entfernt werden soll. Nach dem Ausbilden der Versiegelungsharzschicht während des Herstellungsprozesses der Halbleitervorrichtung wird der Entfernungsbereich entfernt.

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft die Form einer Halbleitervorrichtung, und insbesondere betrifft die vorliegende Erfindung das Einschränken einer erhöhten Profilhöhe aufgrund von Krümmung, die durch Unterschiede des Wärmeausdehnungskoeffizienten bei Elementen, die eine Halbleitervorrichtung ausbilden, verursacht ist.
  • Stand der Technik
  • BGA-Halbleitervorrichtungen (Kugelgitteranordnung) sind im Allgemeinen so gebaut, dass ein Halbleiterchip an einer Oberfläche einer Verdrahtungsplatte angebracht ist, wobei diese Oberfläche der Verdrahtungsplatte durch ein Versiegelungsharz bedeckt ist, sodass der Halbleiterchip bedeckt ist, wie zum Beispiel in Patentdokument 1 beschrieben.
  • Die Verdrahtungsplatte, der Halbleiterchip und das Versiegelungsharz, die eine Halbleitervorrichtung ausbilden, weisen normalerweise unterschiedliche Wärmeausdehnungskoeffizienten auf. Die Krümmung wird in dem Halbleiterchip aufgrund des Unterschieds der Wärmeausdehnungskoeffizienten erzeugt. In einer Halbleitervorrichtung, in der konvexe Krümmung erzeugt wurde, ragt der zentrale Teil vom umliegenden Teil vor, während in einer Halbleitervorrichtung, in der konkave Krümmung erzeugt wurde, der umliegende Teil vom zentralen Teil vorragt. In jedem Fall weist die tatsächliche Halbleitervorrichtung, die aufgrund des Unterschieds der Wärmeausdehnungskoeffizienten der Bestandteilelemente gekrümmt ist, Regionen auf, die in größerem Ausmaß als eine Halbleitervorrichtung in einem Idealzustand ohne Krümmung vorragen. Die Gegenwart dieser Vorsprünge wirkt in eine Richtung, die die Gesamthöhe der Halbleitervorrichtung erhöht, und ist ein Faktor, um die Profilhöhe der Halbleitervorrichtung im Wesentlichen zu erhöhen.
  • Es bestand in den letzten Jahren eine Nachfrage für dünnere und kompaktere tragbare Vorrichtungen etc. und die Halbleitervorrichtungen, die in solche Vorrichtungen inkorporiert sind, müssen ebenfalls dünner und kompakter sein. Unter diesen Umständen steigt die Gesamthöhe der Halbleitervorrichtung nach dem Anbringen, wenn ein großes Ausmaß an Krümmung in einer Halbleitervorrichtung erzeugt ist, und folglich entsteht eine Situation, in der die Halbleitervorrichtung nicht länger in eine tragbare Vorrichtung inkorporiert werden kann und die Produktionsausbeute sich verschlechtert.
  • Indem die Wärmeausdehnungskoeffizienten der Bestandteilelemente der Halbleitervorrichtung so nah wie möglich aneinander angeordnet sind, ist es möglich, das Ausmaß der Krümmung auf ein gewisses Ausmaß zu beschränken. Es gibt dafür jedoch Grenzen, und daher bestehen Einschränkungen bei der Kombination von Materialien in Halbleitervorrichtungen.
  • Patentdokument 2 kann als ein Dokument zitiert werden, das eine Erfindung beschreibt, die mit der vorliegenden Erfindung assoziiert wird. Dieses Dokument beschreibt ein Verfahren, bei dem vier Positionen an den Ecken einer Halbleitervorrichtung mit einer vertieften Form ausgestattet sind, um Rissbildung oder Ausbrechen an den Ecken der Halbleitervorrichtung zu verhindern. Dieses Dokument berücksichtigt die Krümmung der Halbleitervorrichtung nicht. Außerdem wird ein neuer Schritt in diesem Dokument hinzugefügt, um Aussparungen in einem Versiegelungsharz auszubilden.
  • Die Patentdokumente 1 und 2 werden als Dokumente zitiert, die Technik in Bezug auf die vorliegende Erfindung beschreiben.
  • Dokumente des Standes der Technik
  • Patentdokumente
    • Patentdokument 1: JP 2012-169398 A
    • Patentdokument 2: JP 2002-100702 A
  • Zusammenfassung der Erfindung
  • Problem, das durch die Erfindung gelöst werden soll
  • Die vorliegende Erfindung wurde angesichts der oben beschriebenen Situation entwickelt, und das Problem, das durch die vorliegende Erfindung gelöst werden soll, liegt im Verhindern einer erhöhten Profilhöhe einer Halbleitervorrichtung als Folge davon, dass ein Teil der Halbleitervorrichtung aufgrund von Formverzerrung wie etwa Krümmung, die in der Halbleitervorrichtung erzeugt wurde, vorragt.
  • Mittel zum Lösen des Problems
  • Um das oben erwähnte Problem zu lösen, stellt eine Art der vorliegenden Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung bereit, das insofern gekennzeichnet ist, dass es einen der folgenden Schritte umfasst: einen Probenherstellungsschritt, in dem eine Probenhalbleitervorrichtung hergestellt wird; einen Probenmessschritt, in dem ein Messwert in Bezug auf die Krümmung der Probe entnommen wird; einen Entfernungsregionsbestimmungsschritt, in dem eine Entfernungsregion, die eine Region zum Entfernen von einer Versiegelungsharzschicht darstellt, die eine Oberfläche der Halbleitervorrichtung bedeckt, die auf der entgegengesetzten Seite eines Substrats positioniert ist, wenn die Halbleitervorrichtung auf dem Substrat angebracht ist, gemäß dem Messwert bestimmt wird; und einen Herstellungsschritt, der ein Schritt ist, bei dem die Halbleitervorrichtung hergestellt wird, umfassend einen Schritt, bei dem die Versiegelungsharzschicht ausgebildet wird, nachdem die Entfernungsregion entfernt wird.
  • Vorteil der Erfindung
  • Gemäß der vorliegenden Erfindung wird eine Entfernungsregion, die eine Region umfasst, die von einer Halbleitervorrichtung vorragt, bestimmt und gemäß einem Messergebnis einer Probenhalbleitervorrichtung entfernt, und es ist daher möglich, eine erhöhte Profilhöhe der Halbleitervorrichtung zu verhindern, die auftreten würde, wenn eine vorragende Region übriggelassen werden würde.
  • Kurze Beschreibung der Figuren
  • [1] ist ein Flussdiagramm zum Veranschaulichen des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung;
  • [2] ist ein Diagramm, um eine in eine konkave Form gekrümmte Probe 1 zu veranschaulichen, die vor der Herstellung der Halbleitervorrichtung, die als der Zielgegenstand dient, durch das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung hergestellt wird;
  • [3] ist ein Diagramm, um ein Beispiel einer Entfernungsregion 8 zu veranschaulichen;
  • [4] ist ein Diagramm, um ein Beispiel einer Entfernungsregion 8 zu veranschaulichen;
  • [5] ist ein Diagramm, um eine in eine konkave Form gekrümmte Probe 20 zu veranschaulichen, die vor der Herstellung der Halbleitervorrichtung, die als der Zielgegenstand dient, durch das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung hergestellt wird;
  • [6] ist ein Diagramm, um ein Beispiel einer Entfernungsregion 27 zu veranschaulichen;
  • [7] ist ein Diagramm, um ein Beispiel einer Entfernungsregion 27 zu veranschaulichen;
  • [8] ist eine Draufsicht, die die schematische Konfiguration einer Halbleitervorrichtung 40 gemäß der beispielhaften Ausführungsform 1 zeigt;
  • [9] ist eine Querschnittansicht, die die schematische Konfiguration zwischen A-A' in 8 zeigt;
  • [10] ist eine Querschnittansicht, die die schematische Konfiguration zwischen B-B' in 8 zeigt;
  • [11] ist eine Querschnittansicht, die eine Struktur zeigt, in der die Halbleitervorrichtung 40 gemäß der beispielhaften Ausführungsform 1 als ein Gehäuse auf einer anderen Halbleitervorrichtung gestapelt ist;
  • [12] ist ein Diagramm, um ein Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 40 zu veranschaulichen;
  • [13] ist ein Diagramm einer Hauptverdrahtungsplatte 70 in dem Schritt in 12(a), dargestellt als Ansicht von oben;
  • [14] ist ein Diagramm der Hauptverdrahtungsplatte 70 in dem Schritt in 12(b), dargestellt als Ansicht von oben;
  • [15] ist ein Diagramm der Hauptverdrahtungsplatte 70 in dem Schritt in 12(e), dargestellt als Ansicht von oben;
  • [16] ist eine Draufsicht, die die schematische Konfiguration einer Halbleitervorrichtung 80 gemäß der beispielhaften Ausführungsform 2 zeigt;
  • [17] ist eine Querschnittansicht, die die schematische Konfiguration zwischen E-E' in 16 zeigt;
  • [18] ist eine Querschnittansicht, die die schematische Konfiguration zwischen F-F' in 16 zeigt;
  • [19] ist eine Draufsicht, die die schematische Konfiguration einer Halbleitervorrichtung 90 gemäß der beispielhaften Ausführungsform 3 zeigt;
  • [20] ist eine Querschnittansicht, die die schematische Konfiguration zwischen G-G' in 19 zeigt;
  • [21] ist eine Querschnittansicht, die die schematische Konfiguration zwischen H-H' in 19 zeigt;
  • [22] ist eine Ansicht des Querschnitts A-A' einer Halbleitervorrichtung 100 gemäß der beispielhaften Ausführungsform 4; und
  • [23] ist eine Ansicht des Querschnitts B-B' der Halbleitervorrichtung 100 gemäß der beispielhaften Ausführungsform 4.
  • Art der Ausführungsform der Erfindung
  • Es ist das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Art der Ausführungsform der vorliegenden Erfindung beschrieben. Gemäß dem erfindungsgemäßen Herstellungsverfahren wird eine Probe einer Halbleitervorrichtung vor der Herstellung der Halbleitervorrichtung hergestellt, die als Zielprodukt dient, und die Probe wird gemessen, um Messwerte in Bezug auf die Größenordnung und Richtung der Krümmung zu erhalten. Die Krümmung führt dazu, dass die Oberfläche der Probenhalbleitervorrichtung, die auf einem Substrat angebracht ist, spezifischer Teil einer Versiegelungsharzschicht ist, um sich über eine festgelegte Referenzoberfläche hinaus auszudehnen. Wenn die Region über die Referenzoberfläche hinaus als „Vorsprungregion” bezeichnet wird, dann wird gemäß diesem Verfahren eine Region, die die Vorsprungregion der Versiegelungsharzschicht umfasst, bestimmt, eine Entfernungsregion zu sein, die beim Verfahren des Herstellens der Halbleitervorrichtung, die als das Produkt dient, entfernt wird.
  • In Bezug auf 1 wird eine Probenhalbleitervorrichtung vor der Herstellung der Halbleitervorrichtung, die als das Endprodukt hergestellt wird, hergestellt (Schritt S1). Wie in 2 gezeigt, umfasst eine Probe 1: eine Verdrahtungsplatte 2, einen Halbleiterchip 3, der an der Verdrahtungsplatte 2 angebracht ist, eine Versiegelungsharzschicht 4 zum Bedecken der Verdrahtungsplatte 2 und des Halbleiterchips 3, ein Substrat 6 zum Anbringen der Verdrahtungsplatte 2 und Lotkugeln 5 zum Verbinden der Verdrahtungsplatte 2 und des Substrats 6. Das Verfahren zum Herstellen der Probe 1 ist gleich wie das Verfahren zum Herstellen einer herkömmlichen Halbleitervorrichtung. Die Verdrahtungsplatte 2, der Halbleitervorrichtung 3 und die Versiegelungsharzschicht 4 sind aus unterschiedlichen Materialien gemacht, sodass die Wärmeausdehnungskoeffizienten davon ebenfalls unterschiedlich sind. Es wird eine konkave Krümmung in der Probe 1 auf dem Substrat 6 wie in 2 gezeigt als Folge dieses Unterschiedes des Wärmeausdehnungskoeffizienten und der Größe und Form etc. der Verdrahtungsplatte 2, des Halbleiterchips 3 und der Versiegelungsharzschicht 4 erzeugt. In 2 wurde die tatsächliche Krümmung einer Halbleitervorrichtung übertrieben dargestellt, um beim Verständnis der vorliegenden Erfindung zu helfen.
  • Die Größenordnung und Richtung etc. der Krümmung und der Werte, die sich auf die Krümmung beziehen, werden dann durch tatsächliches Messen der Probe 1 gemessen (Schritt S2).
  • Die Vorsprungregion wird dann gemäß den Messwerten, die in Schritt S2 erhalten wurden, und einer festgelegten Referenzoberfläche 7 erhalten (Schritt S3). Die Referenzoberfläche 7 stellt zum Beispiel die Höhe der Halbleitervorrichtung von der Substratoberfläche dar, wenn eine Halbleitervorrichtung, die den Endtargetteil darstellt, auf einem Substrat unter Verwendung der Lotkugeln angebracht ist. Wenn eine konkave Krümmung wie bei Probe 1 erzeugt wird, bilden die Umfangskanten der Probe 1 und insbesondere die oberen Seiten der vier Ecken der Versiegelungsharzschicht 4, wenn die Probe rechteckig ist, wie in 3 und 4 gezeigt Vorsprungregionen 11 aus, die wie Dreieckspyramiden geformt sind.
  • Es werden dann Entfernungsregionen 8 gemäß den Vorsprungregionen 11 bestimmt (Schritt S4). Die Form der Entfernungsregionen 8 sollte die Vorsprungregionen 11 umfassen. Beispielsweise dient die Entfernungsregion 8 in 3 dazu, die Vorsprungregion 11 von der Versiegelungsharzschicht 4 als Teil eines imaginären Zylinders zu entfernen, in dem die schräge Linie auf der linken Seite des rechtwinkeligen Dreiecks, das die Vorsprungregion 11 in 3 anzeigt, die Mittelachse darstellt, und die schräge Linie auf der rechten Seite des gleichen rechtwinkeligen Dreiecks den Radius darstellt. Außerdem dient die Entfernungsregion 8 in 4 dazu, die Vorsprungregion 11 von der Versiegelungsharzschicht 4 als Teil einer imaginären Kugel zu entfernen, die einen Mittelpunkt auf der Verlängerungslinie der schrägen Linie auf der linken Seite des rechtwinkeligen Dreiecks aufweist, das die Vorsprungregion 11 in 3 anzeigt.
  • Nachdem auf diese Weise die Entfernungsregionen 8 bestimmt wurden, wird die Halbleitervorrichtung, die als das Endprodukt dient, hergestellt. Die Entfernungsregionen 8 werden in dem Herstellungsprozess entfernt (Schritt S5).
  • Die oben erwähnte Beschreibung betrifft einen Fall, in dem die Halbleitervorrichtung in einer konkaven Form gekrümmt ist, aber die vorliegende Erfindung kann auch angewandt werden, wenn die Halbleitervorrichtung in einer konvexen Form gekrümmt ist. Wie in 5 gezeigt ist eine Probe 20 in einer konvexen Form gekrümmt. Auf die gleiche Weise wie bei der Probe 1 umfasst die Probe 20 eine Verdrahtungsplatte 21, einen Halbleiterchip 22, eine Versiegelungsharzschicht 23, Lotkugeln 24 und ein Substrat 25. Die Probe 20 folgt einer konvexen Form, sodass der Mittelpunkt davon höher als eine Referenzoberfläche 26 ist. Eine Entfernungsregion 27 sollte eine Form aufweisen, die eine Vorsprungregion 31 umfasst, und wie in 6 gezeigt kann die Entfernungsregion 27 dazu dienen, einen Teil der Versiegelungsharzschicht 23 in der Form eines Zylinders zu entfernen, die die Vorsprungregion 31 umfasst, oder wie in 7 gezeigt kann die Entfernungsregion 27 zum Beispiel dazu dienen, einen Teil der Versiegelungsharzschicht 23 als Teil einer Kugel zu entfernen, die die Vorsprungregion 31 umfasst.
  • Beispielhafte Ausführungsform 1
  • Die in 8 gezeigte Halbleitervorrichtung 40 ist als beispielhafte Ausführungsform 1 beschrieben. Die Halbleitervorrichtung 40 wird gemäß dem oben erwähnten Verfahren zum Herstellen einer Halbleitervorrichtung hergestellt und entspricht einer Probe 1, die eine konkave Krümmung aufweist. Wenn die Halbleitervorrichtung 40 von oben gesehen wird, während sie auf einem Substrat angebracht ist, das nicht dargestellt ist, sind wie in 8 gezeigt erste Aussparungen 42a, 42b, 42c, 42d an den vier Ecken der Oberfläche einer Versiegelungsharzschicht 41 ausgebildet, die die Oberfläche der Halbleitervorrichtung 40 bedeckt und den oben erwähnten Entfernungsregionen 8 entspricht. Außerdem ist eine zweite Aussparung 43, die eine Identifizierungsmarkierung wie etwa einen Firmennamen oder Produktnamen („XXX” ist in der Figur als ein Beispiel angegeben) darstellt, in einer im Wesentlichen zentralen Position der Versiegelungsharzschicht 41 ausgebildet. Die Halbleitervorrichtung 40 ist auf einem Substrat, das nicht dargestellt ist, mit der Zwischenschaltung von Lotkugeln angebracht, die an den Positionen der Kreise, die in gestrichelten Linien in den Figuren gezeichnet sind, angeordnet sind.
  • Wie im Querschnitt A-A in 9 und im Querschnitt B-B in 10 gezeigt weist die Halbleitervorrichtung 40 eine Struktur auf, in der ein Halbleiterchip 46, der durch ein Klebelement 45 haftschlüssig mit einer Verdrahtungsplatte 44 verbunden ist, durch die Versiegelungsharzschicht 41 bedeckt ist. Der Halbleiterchip 46 ist zum Beispiel ein Speicherchip. Stege 48, die entsprechend mit Lotkugeln 47 angeordnet sind, sind auf der unteren Oberfläche der Verdrahtungsplatte 44 bereitgestellt. Die Bereiche zwischen Elektrodenkontaktstellen 49 des Halbleiterchips 46 und Verbindungskontaktstellen 50 der Verdrahtungsplatte 44 sind durch Drähte 51 verbunden.
  • Wie aus 9 und 10 klar ist, weist die Halbleitervorrichtung 40 eine konkave Krümmung auf. Wie in 10 gezeigt ist die Krümmung auf den Diagonalen der Verdrahtungsplatte 44 insbesondere größer als in den anderen Richtungen, und die Höhe befindet sich an Positionen, die den vier Ecken der Versiegelungsharzschicht 41 entsprechen, auf einem Maximum. Wenn es eine konkave Krümmung wie bei der Halbleitervorrichtung 40 gibt, sind daher die ersten Aussparungen 42a–42d an den vier Ecken der Versiegelungsharzschicht 41 ausgebildet, und folglich ist es möglich, die maximale Höhe der Halbleitervorrichtung 40 zu verringern. Die ersten Aussparungen 42a–42d sind zu einer größeren Tiefe ausgebildet als die zweite Aussparung 43. Beispielsweise sind die ersten Aussparungen 42a–42d auf eine Tiefe von 10–60 μm und die zweite Aussparung 43 auf eine Tiefe von 5–30 μm ausgebildet.
  • Gemäß der beispielhaften Ausführungsform 1 weist die Halbleitervorrichtung 40 eine konkave Krümmung auf, und die Gesamthöhe der Halbleitervorrichtung kann durch Ausbilden der ersten Aussparungen 42a–42d an den höchsten Punkten auf der Oberfläche der Versiegelungsharzschicht 41 verringert werden, sodass die Gesamthöhe nach dem Anbringen ebenfalls verringert werden kann. Außerdem kann das Ausmaß der Krümmung durch Verringern der Menge an Harz an den Ecken der Versiegelungsharzschicht 41 verringert werden. Zusätzlich dazu ist es, wenn die Halbleitervorrichtung 40 serienmäßig hergestellt wird, möglich, Schwankungen der Krümmung bei den einzelnen Halbleitervorrichtungen 40 einzuschränken. Folglich kann der Einfall von Montagedefekten, wenn die Halbleitervorrichtung 40 in eine andere Vorrichtung wie etwa einen tragbaren Informationsprozessor inkorporiert wird, verringert werden, und die Assemblierungsausbeute kann verbessert werden.
  • Es soll angemerkt werden, dass die zweite Aussparung 43 vorzugsweise auf der Oberfläche ausgebildet ist, wobei Positionen direkt über den Drähten 51, die den Halbleiterchip 46 und die Verdrahtungsplatte 44 verbinden, vermieden werden, wie in 9 gezeigt. Durch Ausbilden der zweiten Vertiefung 43 in einer solchen Position ist es möglich, zu verhindern, dass die Drähte 51 von der Versiegelungsharzschicht 41 freigelegt werden, wenn die Markierung durch Lasermarkierung ausgebildet ist.
  • Wie in 11 gezeigt kann die Halbleitervorrichtung 40 auf einer anderen Halbleitervorrichtung 60 gestapelt werden. In der Halbleitervorrichtung 60 wird der Spalt zwischen einer Verdrahtungsplatte 61 und einem Halbleiterchip 62 mit einem Füllmaterial 63 gefüllt. Der Halbleiterchip 62 ist zum Beispiel ein Logikchip, und der Halbleiterchip 62 ist durch Flip-Chip-Montage auf der Verdrahtungsplatte 61 angebracht. Die Elektrodenkontaktstellen 64 des Halbleiterchips 62 und die Verbindungskontaktstellen 65 der Verdrahtungsplatte 61 sind durch Kontakthöcker 66 verbunden. Verbindungsstege 67 sind auf der oberen Oberfläche der Verdrahtungsplatte 61 bereitgestellt. Die Lotkugeln 47 sind zwischen den Stegen 48 der Halbleitervorrichtung 40 und den Verbindungsstegen 67 der Halbleitervorrichtung 60 ausgebildet. Es sind ferner Stege 68 auf der unteren Oberfläche der Verdrahtungsplatte 61 ausgebildet. Die Halbleitervorrichtung 60 (und die darauf ausgebildete Halbleitervorrichtung 40) sind auf einer anderen Verdrahtungsplatte, die nicht dargestellt ist, durch Ausbilden von Lotkugeln 69 unter den Stegen 68 angebracht.
  • Im Gegensatz zur Halbleitervorrichtung 40 ist eine Versiegelungsharzschicht nicht auf der Halbleitervorrichtung 60 ausgebildet, sodass es weniger Krümmung als bei der Halbleitervorrichtung 40 gibt. Wie in 11 gezeigt ist die Halbleitervorrichtung 40, die ein großes Ausmaß an Krümmung aufweist, auf der Halbleitervorrichtung 60 angebracht, die ein kleines Ausmaß an Krümmung aufweist. Der Durchmesser der Lotkugeln 47 ist daher vorzugsweise zumindest gleich wie die Montagehöhe des Halbleiterchips 62, wenn die Halbleitervorrichtung 40 angebracht ist.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 40 ist als Nächstes in Bezug auf 12 beschrieben.
  • Eine Hauptverdrahtungsplatte 70 wie etwa jene, die in 12(a) gezeigt ist, wird zuerst hergestellt. In der folgenden Beschreibung bezieht sich die obere Oberfläche auf die Oberfläche der Hauptverdrahtungsplatte 70 auf der Seite, auf der die Halbleiterchips angebracht sind, während die untere Oberfläche sich auf die Oberfläche auf der entgegengesetzten Seite bezieht, auf der die Lotkugeln angebracht sind. Die Hauptverdrahtungsplatte 70 umfasst einen Rahmenabschnitt 72 und Produktausbildungsregionen 71, die jeder einzelnen Halbleitervorrichtung entsprechen. Trenn-Linien 73 sind zwischen Produktausbildungsregionen 71 und dem Rahmenabschnitt 72 gebildet. Die Stege 48 sind auf der unteren Oberfläche der Hauptverdrahtungsplatte 70 ausgebildet. 13 zeigt die obere Oberfläche der Hauptverdrahtungsplatte 70 zu diesem Punkt von oben. Die obere Oberfläche der Hauptverdrahtungsplatte 70 ist in 4 × 6 rechteckige Produktausbildungsregionen 71 durch die Trenn-Linien 73 aufgeteilt. Verbindungkontaktstellen 50 sind in jeder der Produktausbildungsregionen 71 ausgebildet. Positionierungslöcher 74 sind in dem Rahmenabschnitt 72 bereitgestellt.
  • Dann wird ein Klebelement 45 auf jede der Produktausbildungsregionen 71 aufgebracht und ein Halbleiterchip 46 wird darauf wie in 12(b) gezeigt angebracht. Die Elektrodenkontaktstellen 49 und die Verbindungskontaktstellen 50 sind durch die Drähte 51 in jedem Halbleiterchip verbunden. 14 zeigt die obere Oberfläche der Hauptverdrahtungsplatte 70 zu diesem Punkt von oben.
  • Als Nächstes wird wie in 12(c) die obere Oberflächenseite der Hauptverdrahtungsplatte 70 mit einer Versiegelungsharzschicht 75 bedeckt, in der ein wärmehärtbares Epoxidharz oder dergleichen unter Druck gesetzt und geschmolzen wurde, und diese Schicht wird durch Erhitzen oder dergleichen wie in 12(d) gezeigt umgesetzt und gehärtet.
  • Als Nächstes wird der markierungsbildende Schritt durchgeführt. Beim markierungsbildenden Schritt wird die Oberfläche der Versiegelungsharzschicht 75 unter Verwendung einer Lasermarkierungsvorrichtung wie zum Beispiel etwa in 12(e) gezeigt markiert, und die ersten Aussparungen 42a–42d und die zweite Aussparung 43 werden alle gemeinsam als Folge davon ausgebildet. Nachfolgendend werden die ersten Aussparungen 42a–42d hierin als die „ersten Aussparungen 42” bezeichnet, wenn nicht zwischen ihnen unterschieden werden muss.
  • Es wird ein YVO4-Laser (Yttriumvanadiumoxid) als der Laser für die Lasermarkierungsvorrichtung verwendet. Die Harzoberfläche der Versiegelungsharzschicht 75 wird mit Laserlicht bestrahlt und die Harzoberfläche wird mit etwa 5–30 μm abgetragen; als Folge erzeugt die Unebenheit, die durch das Abtragen erzeugt wurde, diffuse Reflexion, und die Markierung kann durch den Kontrast zur gepressten Harzoberfläche identifiziert werden. Die erwünschte Aussparung kann durch Bestrahlen der Versiegelungsharzschicht 75 mit Laserlicht durch eine Maske, die ein festgelegtes Muster aufweist, oder durch Zeichnen eines festgelegten Musters auf die Versiegelungsharzschicht 75 unter Verwendung von Laserlicht in der Oberfläche der Versiegelungsharzschicht 75 ausgebildet werden.
  • Wie in 15 gezeigt sind die ersten Aussparungen 42 durch Lasermarkieren an den Positionen der Schnittstelle der Trenn-Linien 73, die die Produktausbildungsregionen 71 auf der Hauptverdrahtungsplatte 70 definieren, als im Wesentlichen kreisförmige Aussparungen ausgebildet. Die ersten Aussparungen 42 sind tiefer als die zweite Aussparung 43 und sind so ausgebildet, dass sie eine Tiefe in der Größenordnung zum Beispiel von 10–60 μm aufweisen.
  • Außerdem wird im markierungsbildenden Schritt eine Identifizierungsmarkierung wie etwa ein Firmenname oder Produktname etc. ausgebildet, wenn die zweite Aussparung 43 in jeder der Vielzahl an Produktausbildungsregionen 71 auf der Hauptverdrahtungsplatte 70 zur gleichen Zeit wie die ersten Aussparungen 42 ausgebildet wird. Die zweite Aussparung 43 wird durch Schleifen der Oberfläche der Versiegelungsharzschicht 41 der einzelnen Halbleitervorrichtungen 40 durch Lasermarkierung ausgebildet. Angesichts dessen wird die Struktur unter der zweiten Aussparung 43 vorzugsweise zum Bestimmen der Position, in der die zweite Aussparung 43 ausgebildet ist, in Erwägung gezogen. Beispielsweise ist die zweite Aussparung 43 vorzugsweise ausgebildet, um eine Position über den Drähten 51 auf der Oberfläche der Versiegelungsharzschicht 41 zu vermeiden, um die Tatsache zu berücksichtigen, dass die Verdrahtungsplatte 44 und der Halbleiterchip 46 durch Drähte 51 verbunden sind. Auf diese Weise wird die Harzoberfläche durch Lasermarkierung geschliffen, und als Folge ist es möglich, eine Freilegung der Drähte 51 von der Oberfläche der Versiegelungsharzschicht 41 zu vermeiden.
  • Die Lotkugeln 47 werden dann auf den Stegen 48 auf der unteren Oberfläche der Hauptverdrahtungsplatte 70 wie in 12(f) gezeigt angebracht.
  • Schließlich wird im Substrat-Trenn-Schritt wie in 12(g) gezeigt die Versiegelungsharzschicht 75 haftschlüssig mit Dicing-Band verbunden, wobei die Versiegelungsharzschicht 75 und die Hauptverdrahtungsplatte 70 durch das Dicing-Band unterstützt werden. Danach werden die Hauptverdrahtungsplatte 70 und die Versiegelungsharzschicht 75 vertikal und horizontal entlang der Trenn-Linien 73 unter Verwendung einer Trennschneide geschnitten, um die Struktur in einzelne Produktausbildungsregionen 71 zu trennen, und als Folge werden einzelne Halbleitervorrichtungen 40 erhalten.
  • Wie in 8 gezeigt ist eine Identifizierungsmarkierung als die zweite Aussparung 43 im Wesentlichen im Mittelpunkt der Oberfläche der Versiegelungsharzschicht 41 der Halbleitervorrichtung 40, die auf diese Weise hergestellt ist, ausgebildet, und bogenförmige Aussparungen, die tiefer als die zweite Aussparung 43 sind und die ein Viertel eines Umfangs darstellen, sind als die ersten Aussparungen 42 an den vier Ecken der Oberfläche der Versiegelungsharzschicht 41 ausgebildet.
  • Wenn eine konkave Krümmung erzeugt wird – wobei der Mittelpunkt der Halbleitervorrichtung 40 vertieft und der umliegende Teil aus Gründen, die den Unterschied des Wärmeausdehnungskoeffizienten der Versiegelungsharzschicht 41, des Halbleiterchips 46 und der Verdrahtungsplatte 44 einschließen, erhöht wird –, wird die Krümmung so erzeugt, dass die vier Ecken am höchsten sind, wenn das Halbleitersubstrat 40 auf einem Substrat oder dergleichen angebracht ist, aber die erhöhten Teile werden als die ersten Aussparungen 42 geschliffen, sodass es möglich ist, zu verhindern, dass die Gesamthöhe der Halbleitervorrichtung aufgrund der konkaven Krümmung zunimmt.
  • Außerdem werden die ersten Aussparungen 42 alle gemeinsam ausgebildet, wenn die zweite Aussparung 43 im markierungsbildenden Schritt ausgebildet wird. Die zweite Aussparung 43, d. h. die Identifizierungsmarkierung, wird in einem Schritt ausgebildet, der auch bei der Herstellung einer herkömmlichen Halbleitervorrichtung durchgeführt wird. Das bedeutet, dass es nicht notwendig ist, einen neuen Schritt nur mit dem Ziel, die ersten Aussparungen 42 auszubilden, hinzuzufügen, und die ersten Aussparungen 42 können nur durch Modifizieren eines Teils eines existierenden Schrittes ausgebildet werden.
  • Beispielhafte Ausführungsform 2
  • Es ist eine Halbleitervorrichtung 80, die die beispielhafte Ausführungsform 2 der vorliegenden Erfindung darstellt, beschrieben. In der oben beschriebenen beispielhaften Ausführungsform 1 waren zylindrische Aussparungen, die ein Viertel eines Bogens als die untere Oberfläche aufwiesen, als die ersten Aussparungen 42 an den vier Ecken der Oberfläche der Halbleitervorrichtung 40, die eine konkave Krümmung aufwies, ausgebildet. Die Halbleitervorrichtung 80 gemäß dieser beispielhaften Ausführungsform weist ebenfalls eine konkave Krümmung auf und entspricht der Probe 1 in der Art der Ausführungsform, wobei jedoch die Form der ersten Aussparungen unterschiedlich ist.
  • Wie in 16 gezeigt sind die ersten Aussparungen 82 in der Halbleitervorrichtung 80 Stufen, die entlang der Umfangskante einer Versiegelungsharzschicht 81 ausgebildet sind. Die Aussparungen 42a–42d sind an den vier Ecken der Versiegelungsharzschicht 81 in der beispielhaften Ausführungsform 1 ausgebildet und entsprechen den Entfernungsregionen 8, die in der Art der Ausführungsform beschrieben sind, aber in der beispielhaften Ausführungsform 2 sind Aussparungen ebenfalls in den geradlinigen Teilen am äußeren Umfang der Versiegelungsharzschicht 81 zusätzlich zu den vier Ecken der Versiegelungsharzschicht 81 ausgebildet. Die zweite Aussparung 43, der Halbleiterchip 46 und Lotkugeln 47 etc. sind gleich wie in der beispielhaften Ausführungsform 1 und weisen die gleichen Referenzzeichen auf. Sie sind nicht erneut beschrieben.
  • Hier ist ein Vergleich von 9, die die beispielhafte Ausführungsform 1 betrifft, und von 17, die die beispielhafte Ausführungsform 2 betrifft, beschrieben. In der beispielhaften Ausführungsform 1 sind die ersten Aussparungen 42 nur an den vier Ecken ausgebildet, es ist daher nicht möglich, eine Zunahme der Höhe der Bereiche auf den Seiten der Versiegelungsharzschicht 41, die durch die Krümmung in eine Richtung parallel zu den Außenumfangsseiten der Halbleitervorrichtung 40, zum Beispiel eine Krümmung in die A-A'-Richtung in 8, verursacht ist, zu vermeiden. Im Gegensatz dazu sind in der beispielhaften Ausführungsform 2 Stufen entlang der Außenumfangsseiten der Halbleitervorrichtung 80 ausgebildet, sodass es möglich ist, eine Zunahme der Höhe der Bereiche auf den Seiten der Versiegelungsharzschicht 81, die durch die Krümmung in die E-E'-Richtung, nämlich eine sattelförmige Krümmung, verursacht ist, zu vermeiden.
  • Zusätzlich dazu ist aus einem Vergleich von 10, die die beispielhafte Ausführungsform 1 betrifft, und von 18, die die beispielhafte Ausführungsform 2 betrifft, ersichtlich, dass die Halbleitervorrichtung 80 auch Aussparungen an den vier Ecken aufweist und in dieser Hinsicht gleich wie die Halbleitervorrichtung 40 ist, sodass es ebenfalls möglich ist, eine erhöhte Profilhöhe in Bezug auf die Krümmung in die F-F'-Richtung in 16, nämlich eine Krümmung in die Richtung der Diagonale der Halbleitervorrichtung 80, auf gleiche Weise wie in der beispielhaften Ausführungsform 1 zu vermeiden.
  • Es soll angemerkt werden, dass das Verfahren zum Herstellen der Halbleitervorrichtung 80 im Wesentlichen gleich wie das Verfahren zum Herstellen einer Halbleitervorrichtung 40 ist. In der beispielhaften Ausführungsform 1 wurde die Halbleitervorrichtung 40 durch Ausbilden von kreisförmigen Aussparungen an den Schnittstellen der Trenn-Linien 73 hergestellt, aber in der beispielhaften Ausführungsform 2 sind streifenartige Aussparungen entlang der Trenn-Linien 73 ausgebildet und nicht auf die Schnittstellen der Trenn-Linien 73 beschränkt.
  • Beispielhafte Ausführungsform 3
  • Es ist eine Halbleitervorrichtung 90, die die beispielhafte Ausführungsform 3 der vorliegenden Erfindung darstellt, beschrieben. Die beispielhaften Ausführungsformen 1 und 2 basieren auf einer Halbleitervorrichtung, die konkave Krümmung aufweist. Im Gegensatz dazu weist die Halbleitervorrichtung 90 konvexe Krümmung auf und entspricht der Probe 20 in der Art der Ausführungsform. Die Höhe des zentralen Teils einer Versiegelungsharzschicht 91 ist aufgrund der konvexen Krümmung verhältnismäßig höher, und die Höhe des umgebenden Teils ist verhältnismäßig niedriger.
  • Wie in 19 gezeigt weist die Halbleitervorrichtung 90 erste und zweite Aussparungen auf die gleiche Weise wie in den beispielhaften Ausführungsformen 1 und 2 auf, aber die Positionen der Aussparungen sind unterschiedlich. Eine erste Aussparung 92 ist im Wesentlichen im Mittelpunkt der Oberfläche der Versiegelungsharzschicht 91 als eine Aussparung ausgebildet, die der Entfernungsregion 8, die in der Art der Ausführungsform beschrieben ist, entspricht. Außerdem ist eine zweite Aussparung 93, die eine Identifizierungsmarkierung oder dergleichen der Halbleitervorrichtung 90 darstellt, zwischen einem Ende der Halbleitervorrichtung 90 und der ersten Aussparung 92 auf der Oberfläche der Versiegelungsharzschicht 91 ausgebildet. Bestandteilelemente, die gleich wie in den beispielhaften Ausführungsformen 1 und 2 sind, haben die gleichen Referenzzeichen und sind nicht erneut beschrieben. Die erste Aussparung 92 ist vorzugsweise so ausgebildet, dass sie den Bereich über den Drähten 51 wie in 20 gezeigt vermeidet. Damit wird eine Freilegung der Drähte 51 von der ersten Aussparung 92 vermieden.
  • Die Höhe des zentralen Teils der Versiegelungsharzschicht 91 ist naturgemäß aufgrund der konvexen Krümmung der Versiegelungsharzschicht 91 am größten, und als Folge wird die Höhe der Halbleitervorrichtung 90 nach oben gedrückt; durch Ausbilden der ersten Aussparung 92 ist es möglich, eine durch die konvexe Krümmung verursachte erhöhte Profilhöhe der Halbleitervorrichtung 90 zu vermeiden.
  • Beispielhafte Ausführungsform 4
  • In der Art der Ausführungsform und den oben beschriebenen beispielhaften Ausführungsformen wurde eine Beschreibung einer Halbleitervorrichtung, die eine Struktur aufweist, in der ein einzelner Halbleiterchip in einer einzelnen Produktausbildungsregion angebracht und durch eine Versiegelungsharzschicht bedeckt ist, gegeben, aber die vorliegende Erfindung kann auch für eine Halbleitervorrichtung angewandt werden, die eine Struktur aufweist, in der eine Vielzahl an Halbleiterchips in einer einzelnen Produktausbildungsregion angebracht und durch eine Versiegelungsharzschicht bedeckt ist. Eine Halbleitervorrichtung 100, die eine Struktur aufweist, in der zwei Halbleiterchips gestapelt und in einer einzelnen Produktausbildungsregion angebracht und durch eine Versiegelungsharzschicht bedeckt sind, ist in der beispielhaften Ausführungsform 4 beschrieben.
  • Die beispielhafte Ausführungsform 4 betrifft ein Beispiel, in dem die vorliegende Erfindung für eine Halbleitervorrichtung angewandt wird, die eine konkave Krümmung auf die gleiche Weise wie die beispielhafte Ausführungsform 1 aufweist, in der beispielhaften Ausführungsform 1 ist jedoch ein einzelner Halbleiterchip 46 auf einer Verdrahtungsplatte 44 angebracht, während in der Halbleitervorrichtung 100 gemäß dieser beispielhaften Ausführungsform ein Klebelement 101 auf dem Halbleiterchip 46 aufgebracht ist und ein getrennter Halbleiterchip 102 außerdem darauf angebracht ist.
  • Das Erscheinungsbild der Halbleitervorrichtung 100 von oben gesehen unterscheidet sich nicht von der in 8 gezeigten Halbleitervorrichtung 40. 22 zeigt einen Querschnitt, der dem Querschnitt A-A' in 8 entspricht, und 23 zeigt einen Querschnitt, der dem Querschnitt B-B' entspricht. Wie von 23 insbesondere klar ist, wird in dieser beispielhaften Ausführungsform eine erhöhte Profilhöhe der Halbleitervorrichtung 100 durch Ausbilden der ersten Aussparungen 42a–42d an den Positionen, die als Folge der konkaven Krümmung, die entlang der Diagonalrichtung der Halbleitervorrichtung 100 erzeugt ist, die größte Höhe aufweisen, d. h. an den vier Ecken der Oberfläche der Versiegelungsharzschicht 41, verhindert.
  • Die vom vorliegenden Erfinder entwickelte Erfindung wurde gemäß den beispielhaften Ausführungsformen beschrieben, aber die vorliegende Erfindung beschränkt sich nicht auf diese beispielhaften Ausführungsformen und es liegt auf der Hand, dass verschiedene Modifizierungen innerhalb eines Schutzumfangs gemacht werden können, ohne vom wesentlichen Punkt der vorliegenden Erfindung abzuweichen.
  • Beispielsweise sind als Beispiele der Entfernungsregionen 8, auf die in der Art der Ausführungsform verwiesen ist, bogenförmige Aussparungen, die einen Mittelpunktswinkel von 90°C aufweisen, an den vier Ecken einer Halbleitervorrichtung durch Ausbilden von kreisförmigen Aussparungen an Schnittstellen von Trenn-Linien und durch Schneiden entlang der Trenn-Linien in einer Halbleitervorrichtung, die eine konkave Krümmung aufweist (beispielhafte Ausführungsform 1), ausgebildet, streifenartige Aussparungen sind entlang der vier Seiten einer Halbleitervorrichtung durch Ausbilden von streifenartigen Aussparungen an Schnittstellen von Trenn-Linien und durch Schneiden entlang der Trenn-Linien in einer Halbleitervorrichtung, die ebenfalls eine konkave Krümmung aufweist (beispielhafte Ausführungsform 2) so ausgebildet, dass sie die Seiten umgeben, und eine kreisförmige Aussparung ist im Wesentlichen im Mittelpunkt einer Halbleitervorrichtung ausgebildet, die eine konvexe Krümmung aufweist, aber die vorliegende Erfindung beschränkt sich nicht auf diese Beispiele. Gemäß einer Art der vorliegenden Erfindung wird, wenn die Krümmung in einer Halbleitervorrichtung aufgrund von Unterschieden der Wärmeausdehnungskoeffizienten oder Formen etc. der Versiegelungsharzschicht, des Halbleiterchips und der Verdrahtungsplatte erzeugt ist, eine Probe der Halbleitervorrichtung hergestellt, die Position, an der die Höhe der Probe aufgrund der Krümmung am größten ist, identifiziert und ein Teil, der diese Position umfasst, zur gleichen Zeit geschliffen, wie eine Identifizierungsmarkierung geschliffen wird, vorzugsweise unter Verwendung einer Lasermarkierungsvorrichtung oder dergleichen, und als Folge wird eine erhöhte Profilhöhe der Halbleitervorrichtung, die das Endprodukt ist, verhindert. Demgemäß sollte die Position, in der die ersten Aussparungen entsprechend den Entfernungsregionen ausgebildet sind, die eine oder die mehreren Positionen umfassen, die tatsächlich das höchste Profil aufweisen, wenn die Probe gemessen wird, und die vorliegende Erfindung soll nicht so aufgefasst werden, dass sie auf die oben beschriebenen Formen oder Positionen beschränkt ist.
  • Ein Teil oder die Gesamtheit der oben beschriebenen Art der Ausführungsform kann auch wie in den folgenden zusätzlichen Anmerkungen beschrieben sein, aber die Art der Ausführungsform beschränkt sich nicht darauf.
  • (Zusätzliche Anmerkung 1)
  • Eine Halbleitervorrichtung, die dadurch gekennzeichnet ist, dass sie:
    eine Verdrahtungsplatte;
    einen Halbleiterchip, der auf einer Oberfläche der Verdrahtungsplatte angebracht ist; und
    eine Versiegelungsharzschicht, die auf der Oberfläche der Verdrahtungsplatte so ausgebildet ist, dass sie den Halbleiterchip bedeckt, umfasst, und
    die Versiegelungsharzschicht eine Oberfläche auf der der Verdrahtungsplatte entgegengesetzten Seite aufweist und die Oberfläche in eine festgelegte Richtung gekrümmt ist, und
    eine Aussparung in der Region, die den höchsten Punkt der Oberfläche, die in die festgelegte Richtung gekrümmt ist, darstellt, ausgebildet ist.
  • (Zusätzliche Anmerkung 2)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 1 beschrieben, die dadurch gekennzeichnet ist, dass eine Oberfläche der Versiegelungsharzschicht auf konkave Weise gekrümmt ist, und
    die Aussparung in der Region eines Endes der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 3)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 1 beschrieben, die dadurch gekennzeichnet ist, dass eine Oberfläche der Versiegelungsharzschicht auf konkave Weise gekrümmt ist, und
    die Aussparung in einer Region im Wesentlichen im Zentrum der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 4)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 2 beschrieben, die dadurch gekennzeichnet ist, dass die Aussparung als ein einzelnes Element entlang einer Außenkante der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 5)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 1 beschrieben, die dadurch gekennzeichnet ist, dass eine Markierung auf der Oberfläche der Versiegelungsharzschicht ausgebildet ist, wobei die Markierung an einer Position ausgebildet ist, wobei die Aussparung vermieden wird.
  • (Zusätzliche Anmerkung 6)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 5 beschrieben, die dadurch gekennzeichnet ist, dass die Verdrahtungsplatte und der Halbleitervorrichtung elektrisch durch eine Vielzahl an Drähte verbunden sind, und
    die Aussparung und die Markierung an Positionen ausgebildet sind, wobei eine Region auf der Oberfläche der Versiegelungsharzschicht, die über der Vielzahl an Drähten positioniert ist, vermieden wird.
  • (Zusätzliche Anmerkung 7)
  • Eine Halbleitervorrichtung, die dadurch gekennzeichnet ist, dass sie:
    eine Verdrahtungsplatte;
    einen Halbleiterchip, der auf einer Oberfläche der Verdrahtungsplatte angebracht ist; und
    eine Versiegelungsharzschicht, die auf der Oberfläche der Verdrahtungsplatte so ausgebildet ist, dass sie den Halbleiterchip bedeckt;
    eine erste Aussparung, die auf einer Oberfläche der Versiegelungsharzschicht ausgebildet ist; und
    eine zweite Aussparung, die auf einer Oberfläche der Versiegelungsharzschicht ausgebildet ist und eine größere Tiefe von der Oberfläche als die erste Aussparung aufweist,
    umfasst.
  • (Zusätzliche Anmerkung 8)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 7 beschrieben, die dadurch gekennzeichnet ist, dass die erste Aussparung in einer Region im Wesentlichen im Mittelpunkt der Oberfläche der Versiegelungsharzschicht ausgebildet ist, und
    die zweite Aussparung in der Region eines Endes der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 9)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 7 beschrieben, die dadurch gekennzeichnet ist, dass die zweite Aussparung in einer Region im Wesentlichen im Mittelpunkt der Oberfläche der Versiegelungsharzschicht ausgebildet ist, und
    die erste Aussparung in einer unterschiedlichen Region als die erste Aussparung auf der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 10)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 8 beschrieben, die dadurch gekennzeichnet ist, dass die zweite Aussparung als ein Einzelelement entlang einer Außenkante der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 11)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 7 beschrieben, die dadurch gekennzeichnet ist, dass die erste Aussparung eine Markierung ist, die auf der Oberfläche der Versiegelungsharzschicht ausgebildet ist.
  • (Zusätzliche Anmerkung 12)
  • Die Halbleitervorrichtung wie in der zusätzlichen Anmerkung 7 beschrieben, die dadurch gekennzeichnet ist, dass die Verdrahtungsplatte und der Halbleiterchip elektrisch durch eine Vielzahl an Drähten verbunden sind, und
    die erste Aussparung und die zweite Aussparung an Positionen ausgebildet sind, wobei eine Region auf der Oberfläche der Versiegelungsharzschicht vermieden wird, die über der Vielzahl an Drähten positioniert ist.
  • Es soll angemerkt werden, dass diese Patentanmeldung die Priorität basierend auf der japanischen Patentanmeldung 2013-9285 , eingereicht am 22. Januar 2013, beansprucht, deren Offenbarung hierin in ihrer Gesamtheit aufgenommen ist.
  • Bezugszeichenliste
    • 1, 20
    Probe
    2, 21
    Verdrahtungsplatte
    3, 22, 62, 102
    Halbleiterchip
    4, 23, 41, 75, 81, 91
    Versiegelungsharzschicht
    5, 24
    Lotkugel
    6, 25
    Substrat
    7, 26
    Referenzoberfläche
    8, 27
    Entfernungsregion
    11, 31
    Vorsprungregion
    12, 13, 32, 33
    Nichtvorsprungregion
    40, 60, 80, 90, 100
    Halbleitervorrichtung
    42a, 42b, 42c, 42d, 82, 93
    erste Aussparung
    43, 92
    zweite Aussparung
    44
    Verdrahtungsplatte
    45, 101
    Klebelement
    46
    Halbleiterchip
    47, 69
    Lotkugel
    48, 68
    Steg
    49, 64
    Elektrodenkontaktstelle
    50, 65
    Verbindungskontaktstelle
    51
    Draht
    63
    Füllung
    66
    Kontakthöcker
    67
    Verbindungssteg
    70
    Hauptverdrahtungsplatte
    71
    Produktausbildungsregion
    72
    Rahmenabschnitt
    73
    Trenn-Linie
    74
    Positionierungsloch

Claims (7)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: einen Probenherstellungsschritt, in dem eine Probenhalbleitervorrichtung hergestellt wird; einen Probenmessschritt, in dem ein Messwert in Bezug auf die Krümmung der Probe entnommen wird; einen Entfernungsregionsbestimmungsschritt, in dem eine Entfernungsregion, die eine Region zum Entfernen von einer Versiegelungsharzschicht darstellt, die eine Oberfläche der Halbleitervorrichtung bedeckt, die auf der entgegengesetzten Seite eines Substrats positioniert ist, wenn die Halbleitervorrichtung auf dem Substrat angebracht ist, gemäß dem Messwert bestimmt wird; und einen Herstellungsschritt, der ein Schritt ist, bei dem die Halbleitervorrichtung hergestellt wird, umfassend einen Schritt, bei dem die Versiegelungsharzschicht ausgebildet wird, nachdem die Entfernungsregion entfernt wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sowohl die Probe als auch die Halbleitervorrichtung mit einer Verdrahtungsplatte, einem Halbleiterchip und einer Versiegelungsharzschicht bereitgestellt sind, und sowohl die Verdrahtungsplatte, der Halbleiterchip und die Versiegelungsharzschicht der Probe als auch die Verdrahtungsplatte, der Halbleiterchip und die Versiegelungsharzschicht der Halbleitervorrichtung aus den gleichen Materialien oder aus Materialien gemacht sind, die zumindest den gleichen Wärmeausdehnungskoeffizienten aufweisen.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Entfernungsregion eine Vorsprungregion umfasst, die eine Region der Versiegelungsharzschicht ist, worin die Höhe vom Substrat eine festgelegte Höhe übersteigt, wenn die Probe auf dem Substrat angebracht ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Herstellungsschritt die folgenden Schritte umfasst: einen Schritt, in dem eine Verdrahtungsplatte, die eine Vielzahl an Produktbereichen aufweist, die durch Trenn-Linien definiert sind, hergestellt wird; einen Schritt, in dem ein oder mehrere Halbleiterchips in jeder der Vielzahl an Produktbereichen angebracht werden; einen Schritt, in dem eine Versiegelungsharzschicht auf der Verdrahtungsplatte so ausgebildet wird, dass die Vielzahl an Produktbereichen zusammen bedeckt wird; einen Schritt, in dem die Entfernungsregion von der Versiegelungsharzschicht durch Lasermarkieren entfernt wird; und einen Schritt, in dem das Produkt durch Schneiden der Verdrahtungsplatte und der Versiegelungsharzschicht entlang der Trenn-Linien in einzelne Produktbereiche aufgeteilt wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass eine Markierung durch Lasermarkieren in jedem Teil der Versiegelungsharzschicht, die der Vielzahl an Produktbereichen entspricht, vor, nach oder gleichzeitig mit dem Schritt, in dem die Entfernungsregion entfernt wird, ausgebildet wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Krümmung konkav ist und die Entfernungsregion eine Außenkante der Versiegelungsharzschicht umfasst.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Krümmung konvex ist und die Entfernungsregion im Wesentlichen den Mittelpunkt der Versiegelungsharzschicht umfasst.
DE112014000506.1T 2013-01-22 2014-01-17 Verfahren zum Herstellen einer Halbleitervorrichtung Withdrawn DE112014000506T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013/009285 2013-01-22
JP2013009285 2013-01-22
PCT/JP2014/050756 WO2014115644A1 (ja) 2013-01-22 2014-01-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112014000506T5 true DE112014000506T5 (de) 2016-03-03

Family

ID=51227436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014000506.1T Withdrawn DE112014000506T5 (de) 2013-01-22 2014-01-17 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US9418907B2 (de)
KR (1) KR20150109388A (de)
DE (1) DE112014000506T5 (de)
TW (1) TW201448058A (de)
WO (1) WO2014115644A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR102214508B1 (ko) * 2014-04-28 2021-02-09 삼성전자 주식회사 적층형 반도체 패키지의 제조방법
FR3048305A1 (fr) 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
US11623082B2 (en) * 2016-03-07 2023-04-11 Cortigent, Inc. Flexible circuit peripheral nerve stimulator with low profile hybrid assembly
DE102016109693B4 (de) 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US10170339B2 (en) * 2016-10-25 2019-01-01 Nanya Technology Corporation Semiconductor structure and a manufacturing method thereof
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819574B2 (ja) 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP2002100702A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4340086B2 (ja) * 2003-03-20 2009-10-07 株式会社日立製作所 ナノプリント用スタンパ、及び微細構造転写方法
JP5672242B2 (ja) * 2009-12-24 2015-02-18 株式会社村田製作所 電子部品の製造方法
JP2012169398A (ja) * 2011-02-14 2012-09-06 Elpida Memory Inc 半導体装置の製造方法
JP6164822B2 (ja) * 2012-11-15 2017-07-19 株式会社ディスコ ウェーハ貼着方法

Also Published As

Publication number Publication date
US9418907B2 (en) 2016-08-16
WO2014115644A1 (ja) 2014-07-31
TW201448058A (zh) 2014-12-16
US20170005020A1 (en) 2017-01-05
KR20150109388A (ko) 2015-10-01
US20150357251A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
DE112014000506T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2931449C2 (de)
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
EP2113945A1 (de) Verfahren zur Herstellung einer Kontaktierung von Solarzellen
DE102019125537B3 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102015210603A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3810899C2 (de)
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE60316664T2 (de) Verfahren zur Herstellung einer Festkörper-Bildaufnahmevorrichtung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE112018001807T5 (de) Smartkarte und zugehöriges Herstellungsverfahren
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102009042390A1 (de) Leistungshalbleitermodul und Verfahren zu dessen Herstellung
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., VAL DES BONS MALADES, LUXEMBOURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., VAL DES BONS MALADES, LUXEMBOURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: LONGITUDE SEMICONDUCTOR S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee