KR20150109388A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150109388A
KR20150109388A KR1020157021510A KR20157021510A KR20150109388A KR 20150109388 A KR20150109388 A KR 20150109388A KR 1020157021510 A KR1020157021510 A KR 1020157021510A KR 20157021510 A KR20157021510 A KR 20157021510A KR 20150109388 A KR20150109388 A KR 20150109388A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin layer
sealing resin
wiring board
sample
Prior art date
Application number
KR1020157021510A
Other languages
English (en)
Inventor
센쇼 우사미
Original Assignee
피에스5 뤽스코 에스.에이.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스5 뤽스코 에스.에이.알.엘. filed Critical 피에스5 뤽스코 에스.에이.알.엘.
Publication of KR20150109388A publication Critical patent/KR20150109388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

표본이 되는 반도체 장치를 제조하여 표본의 휨을 측정한다. 측정값에 근거하여 밀봉 수지층으로부터 제거하는 부위를 정한다. 반도체 장치를 제조하는 과정에서 밀봉 수지층을 형성한 후에 제거부위를 제거한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 형상에 관한 것으로, 특히 반도체 장치를 구성하는 부재 간의 열팽창계수 차이에 기인하는 휨으로 인한 높이 증가의 억제에 관한 것이다.
일반적으로, BGA(Ball Grid Array)형의 반도체 장치는, 예를 들어 특허문헌 1에 나타난 바와 같이, 배선 기판의 일면 상에 반도체 칩이 탑재되며, 상기 반도체 칩을 덮도록 배선 기판의 일면을 밀봉 수지로 덮도록 구성되어 있다.
통상, 반도체 장치를 구성하는 배선 기판, 반도체 칩, 밀봉 수지는, 서로 다른 열팽창계수를 가진다. 이 열팽창계수의 차이에 기인하여 반도체 장치에는 휨이 발생한다. 볼록 형상의 휨이 발생한 반도체 장치에서는, 중앙부가 주변부보다 돌출되고, 반대로 오목 형상의 휨이 발생한 반도체 장치에서는, 주변부가 중앙부보다 돌출된다. 두 경우 모두, 구성 부재의 열팽창계수의 차이에 기인하는 휨을 가지는 실제 반도체 장치는, 휨이 없는 이상적인 상태의 반도체 장치보다 돌출된 부위를 가지게 된다. 이와 같은 돌출부의 존재는, 반도체 장치의 전체 높이를 높게 하는 방향으로 작용하여, 반도체 장치의 높이를 실질적으로 크게 만드는 하나의 원인이 되고 있다.
최근, 휴대 기기 등의 소형화/박형화가 요구되고 있고, 이러한 기기에 들어가는 반도체 장치에 대해서도 소형화/박형화가 요구되고 있다. 이러한 가운데, 반도체 장치에 큰 휨이 발생하면, 반도체 장치의 실장 후의 전체 높이가 높아지고, 그 결과, 휴대 기기에 넣을 수 없게 되어 제조 수율이 악화되는 사태를 야기하기도 한다.
반도체 장치의 각 구성 부재의 열팽창계수를 가능한 한 일치시킴으로써, 어느 정도 휨의 크기를 억누르는 것은 가능하다. 그러나, 여기에는 한계가 있는 데다가, 반도체 장치의 재료의 조합에 제약을 가하게 된다.
본 발명과 관련된 발명이 기재된 문헌으로서 특허문헌 2를 제시한다. 이 문헌에는, 반도체 장치의 모서리부의 균열, 파손을 방지하기 위해, 반도체 장치의 4개의 각 코너 부분을 오목부 형상으로 만드는 기술이 개시되어 있다. 이 문헌에서는, 반도체 장치의 휨에 대해 고려하고 있지 않다. 또한 이 문헌에서는, 밀봉 수지에 오목부를 형성하기 위해, 새로운 공정을 추가한다.
본 발명과 관련된 기술이 기재된 문헌으로서 특허문헌 1, 2를 제시한다.
특허문헌 1: 특허공개 2012-169398호 공보 특허문헌 2: 특허공개 2002-100702호 공보
본 발명은 이와 같은 상황을 감안하여 이루어진 것으로, 본 발명이 해결하고자 하는 과제는, 반도체 장치에 발생한 휨 등의 형상의 변형에 의해 반도체 장치의 일부가 돌출된 결과로 반도체 장치의 높이가 높아지는 것을 방지하는 데에 있다.
상술한 과제를 해결하기 위해, 본 발명은, 그 일 양태로서, 표본이 되는 반도체 장치를 제조하는 표본 제조 단계, 상기 표본의 휨에 관한 측정값을 측정하는 표본 측정 단계, 상기 측정값에 근거하여, 상기 반도체 장치를 기판 상에 놓았을 때 상기 기판의 반대측에 위치하는 상기 반도체 장치의 일면을 덮는 밀봉 수지층으로부터 제거하는 부위인 제거 부위를 정하는 제거 부위 결정 단계, 및 상기 반도체 장치를 제조하는 단계로서, 상기 밀봉 수지층을 형성한 후에 상기 제거 부위를 제거하는 공정을 포함하는 제조 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 의하면, 표본이 되는 반도체 장치의 측정 결과에 근거하여, 반도체 장치로부터 돌출된 부위를 포함하는 제거 부위를 정하여 제거하므로, 돌출 부위를 그대로 남겨서 반도체 장치의 높이가 높아지는 것을 방지할 수 있다.
도 1은 본 발명의 반도체 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 반도체 장치의 제조 방법에서 최종 목적물로서의 반도체 장치의 제조에 앞서 제조하는, 오목 형상으로 휜 표본(1)에 대해 설명하기 위한 도면이다.
도 3은 제거 부위(8)의 일례에 대해 설명하기 위한 도면이다.
도 4는 제거 부위(8)의 일례에 대해 설명하기 위한 도면이다.
도 5는 본 발명의 반도체 장치의 제조 방법에서 최종 목적물로서의 반도체 장치의 제조에 앞서 제조하는, 볼록 형상으로 휜 표본(20)에 대해 설명하기 위한 도면이다.
도 6은 제거 부위(27)의 일례에 대해 설명하기 위한 도면이다.
도 7은 제거 부위(27)의 일례에 대해 설명하기 위한 도면이다.
도 8은 실시예 1의 반도체 장치(40)의 개략 구성을 도시한 평면도이다.
도 9는 도 8의 A-A’간의 개략 구성을 도시한 단면도이다.
도 10은 도 8의 B-B’간의 개략 구성을 도시한 단면도이다.
도 11은 실시예 1의 반도체 장치(40)를 다른 반도체 장치 상에 패키지 적층한 구조를 도시한 단면도이다.
도 12는 반도체 장치(40)의 제조 방법을 설명하기 위한 도면이다.
도 13은 도 12(a)의 공정의 배선 모기판(70)을 위에서 내려다본 도면이다.
도 14는 도 12(b)의 공정의 배선 모기판(70)을 위에서 내려다본 도면이다.
도 15는 도 12(e)의 공정의 배선 모기판(70)을 위에서 내려다본 도면이다.
도 16은 실시예 2의 반도체 장치(80)의 개략 구성을 도시한 평면도이다.
도 17은 도 16의 E-E’간의 개략 구성을 도시한 단면도이다.
도 18은 도 16의 F-F’간의 개략 구성을 도시한 단면도이다.
도 19는 실시예 3의 반도체 장치(90)의 개략 구성을 도시한 평면도이다.
도 20은 도 19의 G-G’간의 개략 구성을 도시한 단면도이다.
도 21은 도 19의 H-H’간의 개략 구성을 도시한 단면도이다.
도 22는 실시예 4의 반도체 장치(100)의 A-A’단면도이다.
도 23은 실시예 4의 반도체 장치(100)의 B-B’단면도이다.
본 발명의 일 실시형태인 반도체 장치의 제조 방법에 대해 설명한다. 본 발명의 제조 방법에서는, 최종 목적물인 제품으로서의 반도체 장치의 제조에 앞서, 그 반도체 장치의 표본을 제조하고, 표본을 측정하여 휨의 크기나 방향에 관한 측정값을 얻는다. 휨에 의해, 기판에 올려놓은 표본 반도체 장치의 표면, 더욱 상세하게는 밀봉 수지층의 일부가 소정의 기준면을 넘게 된다. 이 기준면을 넘은 부위를 돌출 부위라고 부르기로 할 때, 본 방법에서는, 밀봉 수지층의 돌출 부위를 포함한 부위를 제거 부위로서 정하고, 제품으로서의 반도체 장치를 제조하는 과정에서 제거 부위를 제거한다.
도 1을 참조하면, 최종적으로 제품으로서 제조하는 반도체 장치의 제조에 앞서, 표본이 되는 반도체 장치를 제조한다(단계 S1). 도 2에 도시된 바와 같이, 표본(1)은, 배선 기판(2), 배선 기판(2) 위에 놓인 반도체 칩(3), 배선 기판(2)과 반도체 칩(3)을 덮는 밀봉 수지층(4), 배선 기판(2)을 올려놓기 위한 기판(6), 배선 기판(2)과 기판(6)을 연결하는 솔더 볼(5)로 이루어진다. 표본(1)의 제조 방법은 일반적인 반도체 장치의 제조 방법과 동일하다. 배선 기판(2), 반도체 칩(3), 밀봉 수지층(4)의 재료는 각각 다르며, 따라서 열팽창계수도 각각 다르다. 이러한 열팽창계수의 차이나, 배선 기판(2), 반도체 칩(3), 밀봉 수지층(4)의 크기, 형상 등에 의해, 도 2에 도시된 바와 같이, 표본(1)은 기판(6) 위에서 오목 형상으로 휨이 발생되어 있다. 본 발명의 이해를 용이하게 하기 위해, 도 2는 실제 반도체 장치의 휨을 과장하여 나타내고 있다.
다음으로, 표본(1)을 실제로 측정함으로써, 휨의 크기, 방향 등, 휨에 관한 값을 측정한다(단계 S2).
다음으로, 단계 S2에서 얻은 측정값과 소정의 기준면(7)에 근거하여 돌출 부위를 구한다(단계 S3). 기준면(7)은 예를 들어 최종 목적물인 반도체 장치를 솔더 볼로 기판 상에 올려놓았을 때의 반도체 장치의 기판 표면으로부터의 높이이다. 표본(1)과 같이 오목 형상의 휨이 발생한 경우, 표본(1)의 둘레부, 특히 표본(1)이 직사각형이라면, 도 3 및 도 4에 도시된 바와 같이 밀봉 수지층(4)의 4개 모서리의 상측이 삼각뿔 형상의 돌출 부위(11)가 된다.
다음으로, 돌출 부위(11)에 근거하여 제거 부위(8)를 정한다(단계 S4). 제거 부위(8)의 형상은 돌출 부위(11)를 포함하는 것이면 된다. 예를 들어 도 3의 제거 부위(8)는, 해당 도면에서 돌출 부위(11)를 나타내는 직각삼각형의 좌측의 사선을 중심축으로 하고, 같은 직각삼각형의 우측의 사선을 반경으로 하는 가상의 원기둥의 일부로 하여, 돌출 부위(11)를 밀봉 수지층(4)으로부터 제거하는 것이다. 또한, 도 4의 제거 부위(8)는, 해당 도면에서 해당 도면에서 돌출 부위(11)를 나타내는 직각삼각형의 좌측의 사선의 연장선 상에 중심을 갖는 가상의 구체의 일부로 하여, 돌출 부위(11)를 밀봉 수지층(4)으로부터 제거하는 것이다.
이와 같이 하여 제거 부위(8)를 정한 후, 최종 생성물로서의 반도체 장치를 제조한다. 그 제조 과정에서 제거 부위(8)를 제거한다(단계 S5).
이상의 설명은, 반도체 장치가 오목 형상으로 휘는 경우에 대해 설명했지만, 반대로, 반도체 장치가 볼록 형상으로 휘는 경우에도 본 발명을 적용할 수 있다. 도 5에 도시된 바와 같이 표본(20)은 볼록 형성으로 휘어 있는 것으로 한다. 표본(1)과 마찬가지로, 표본(20)은 배선 기판(21), 반도체 칩(22), 밀봉 수지층(23), 솔더 볼(24) 및 기판(25)으로 이루어진다. 표본(20)은 볼록 형상을 따르고 있기 때문에, 그 중앙부가 기준면(26)보다 높게 되어 있다. 제거 부위(27)는, 돌출 부위(31)를 포함하는 형상이면 되고, 예를 들어, 도 6에 도시된 바와 같이, 돌출 부위(31)를 포함하는 원기둥 형상으로 밀봉 수지층(23)의 일부를 제거하는 것으로 해도 좋고, 도 7에 도시된 바와 같이, 돌출 부위(31)를 포함하는 구체의 일부로서 밀봉 수지층(23)의 일부를 제거하는 것으로 해도 좋다.
실시예 1
실시예 1로서 도 8의 반도체 장치(40)에 대해 설명한다. 반도체 장치(40)는 상술한 반도체 장치의 제조 방법에 근거하여 제조한 것으로서, 오목 형상의 휨을 갖는 표본(1)에 대응한다. 도 8에 도시된 바와 같이, 기판(미도시)에 설치한 상태를 내려다보면, 반도체 장치(40)는, 그 표면을 덮는 밀봉 수지층(41)의 표면의 4개 모서리에, 상술한 제거 부위(8)에 상당하는 것으로서, 제1 오목부(42a, 42b, 42c, 42d)가 형성되어 있다. 또한, 밀봉 수지층(41)의 대략 중앙 위치에 회사명, 제품명 등, 식별용 마크부(도면에서는 예로서 'XXX’로 기재함)를 구성하는 제2 오목부(43)가 형성되어 있다. 반도체 장치(40)는 도면에 점선으로 그린 동그라미의 위치에 나란히 놓인 솔더 볼을 통해 기판(미도시)에 놓여 있다.
도 9의 A-A 단면도 및 도 10의 B-B 단면도에 도시된 바와 같이, 반도체 장치(40)는, 배선 기판(44)에 접착 부재(45)로 접착한 반도체 칩(46)을 밀봉 수지층(41)으로 덮은 구조를 가진다. 반도체 칩(46)은 예를 들어 메모리 칩이다. 배선 기판(44)의 하면에는 솔더 볼(47)의 배치에 대응하는 랜드(48)가 마련되어 있다. 반도체 칩(46)의 전극 패드(49)와 배선 기판(44)의 접속 패드(50) 사이는 와이어(51)로 접속되어 있다.
도 9 및 도 10에서도 명백하듯이 반도체 장치(40)는 오목 형상의 휨을 가진다. 도 10에 도시된 바와 같이, 특히 배선 기판(44)의 대각선상에서 다른 방향보다 휨이 크고, 밀봉 수지층(41)의 4개 모서리에 대응하는 위치에서의 높이가 최대가 된다. 따라서, 반도체 장치(40)와 같이 오목 형상의 휨을 가지는 경우에는, 밀봉 수지층(41)의 4개 모서리에 제1 오목부(42a~42d)를 형성함으로써 반도체 장치(40)의 최대 높이를 낮출 수 있다. 제1 오목부(42a~42d)는 제2 오목부(43)보다 깊은 깊이로 형성된다. 예를 들어, 제1 오목부(42a~42d)가 10 내지 60 ㎛의 깊이로 형성되고, 제2 오목부(43)가 5 내지 30 ㎛의 깊이로 형성된다.
실시예 1에서는, 오목한 형상으로 반도체 장치(40)가 휘어 있고, 밀봉 수지층(41)의 표면의 정점 위치에 제1 오목부(42a~42d)를 형성함으로써, 반도체 장치의 전체 높이를 낮출 수 있으며, 실장 후의 전체 높이도 낮출 수 있다. 또한 밀봉 수지층(41)의 모서리부의 수지량이 적어지므로, 휨량을 저감할 수 있다. 게다가, 반도체 장치(40)를 양산했을 때, 개개의 반도체 장치(40) 간의 휨의 변동을 억제할 수 있다. 이에 따라, 반도체 장치(40)를 휴대 정보 처리 장치 등의 다른 장치에 넣을 때의 실장 불량 발생률을 낮추고, 조립 수율을 향상시킬 수 있다.
또한, 제2 오목부(43)를 형성할 때에는, 도 9에 도시된 바와 같이, 반도체 칩(46)과 배선 기판(44)을 접속하는 와이어(51)의 바로 위가 되는 위치를 피한 표면에 형성하는 것이 바람직하다. 이와 같은 위치에 형성함으로써, 레이저 마크로 마크부를 형성할 때, 와이어(51)가 밀봉 수지층(41)으로부터 노출되는 것을 방지할 수 있다.
도 11에 도시된 바와 같이, 반도체 장치(40)를 다른 반도체 장치(60) 위에 적층해도 된다. 반도체 장치(60)는, 배선 기판(61)과 반도체 칩(62) 사이의 틈에 언더필 재료(63)를 충진하고 있다. 반도체 칩(62)은 예를 들어 로직 칩이고, 반도체 칩(62)은 배선 기판(61) 상에 플립칩 실장되어 있다. 반도체 칩(62)의 전극 패드(64)와 배선 기판(61)의 접속 패드(65)는 범프(66)를 통해 접속된다. 배선 기판(61)의 상면에 접속용 랜드(67)를 구비한다. 솔더 볼(47)은 반도체 장치(40)의 랜드(48)와 반도체 장치(60)의 접속용 랜드(67)의 사이에 형성된다. 또한, 배선 기판(61)의 하면에 랜드(68)를 구비한다. 랜드(68)의 아래에 솔더 볼(69)을 형성함으로써, 반도체 장치(60)(및 그 위에 놓인 반도체 장치(40))를 다른 배선 기판(미도시) 등에 올려놓는다.
반도체 장치(40)와 달리, 반도체 장치(60)에서는 밀봉 수지층이 형성되어 있지 않기 때문에, 반도체 장치(40)보다 휨이 작다. 도 11에 도시된 바와 같이, 휨이 작은 반도체 장치(60)의 위에 휨이 큰 반도체 장치(40)를 탑재한다. 이 때문에, 반도체 장치(40)를 탑재할 때에는, 솔더 볼(47)의 지름을 반도체 칩(62)의 실장 높이 이상으로 하는 것이 바람직하다.
다음으로, 도 12를 참조하여 반도체 장치(40)의 제조 방법에 대해 설명한다.
먼저, 도 12(a)에 도시된 것과 같은 배선 모기판(70)을 준비한다. 이후의 설명에서는, 반도체 칩을 올려놓은 쪽의 배선 모기판(70)의 면을 상면이라고 부르고, 그 반대의 솔더 볼을 탑재하는 쪽의 면을 하면이라고 부르기로 한다. 배선 모기판(70)은, 각각 한 개의 반도체 장치에 대응하는 제품 형성 영역(71)과 테두리부(72)로 이루어진다. 제품 형성 영역들(71) 간의 사이, 제품 형성 영역(71)과 테두리부(72)의 사이에는, 다이싱 라인(73)이 정해져 있다. 배선 모기판(70)의 하면에는 랜드(48)가 형성되어 있다. 이 때의 배선 모기판(70)을 상면측으로부터 보면 도 13과 같이 된다. 다이싱 라인(73)에 의해, 배선 모기판(70)의 상면이 4×6개의 직사각형 모양의 제품 형성 영역(71)으로 분할되어 있다. 제품 형성 영역(71) 각각에 접속 패드(50)가 형성되어 있다. 테두리부(72)에는 위치 결정 구멍(74)이 마련되어 있다.
다음으로, 도 12(b)에 도시된 바와 같이, 제품 형성 영역(71) 각각에 접착 부재(45)를 도포하고, 그 위에 반도체 칩(46)을 올려놓는다. 그리고, 반도체 칩(46) 각각에 대해 전극 패드(49)와 접속 패드(50)를 와이어(51)로 접속한다. 이 때의 배선 모기판(70)을 상면측으로부터 보면 도 14와 같이 된다.
다음으로, 도 12(c)에 도시된 바와 같이, 열경화성 에폭시 수지 등을 가압, 용융한 밀봉 수지층(75)으로 배선 모기판(70)의 상면측을 덮고, 도 12(d)에 도시된 바와 같이 가열 등에 의해 반응시켜 경화시킨다.
다음으로 마크 형성 공정을 수행한다. 마크 형성 공정에서는, 도 12(e)에 도시된 바와 같이, 예를 들어 레이저 마킹 장치를 이용하여 밀봉 수지층(75)의 표면에 마킹을 수행함으로써, 제1 오목부(42a~42d), 제2 오목부(43)를 일괄적으로 형성한다. 이후, 제1 오목부(42a~42d)를 서로 구별할 필요가 없는 경우에는 제1 오목부(42)로 부르기로 한다.
레이저 마킹 장치의 레이저는, 예를 들어 YV04 레이저(이트륨 바나듐 옥사이드)가 이용된다. 밀봉 수지층(75)의 수지 표면에 레이저 광을 조사하고, 수지 표면을 5 내지 30 ㎛ 정도 깎아냄으로써, 깎여진 요철이 빛의 난반사를 발생시키고, 몰드 수지 표면과의 콘트라스트로 마크가 식별 가능하게 된다. 레이저 광을 소정 패턴의 마스크를 통해 밀봉 수지층(75)에 조사함으로써, 혹은 레이저 광으로 소정 패턴을 밀봉 수지층(75)에 그림으로써, 원하는 오목부를 밀봉 수지층(75)의 표면에 형성할 수 있다.
도 15에 도시된 바와 같이, 배선 모기판(70)에서 제품 형성 영역(71)을 구획하는 다이싱 라인(73)이 서로 교차하는 위치에, 레이저 마크에 의해 대략 원 형상의 오목부로서 제1 오목부(42)를 형성한다. 제1 오목부(42)는, 제2 오목부(43)보다 깊게, 예를 들어 10 내지 60 ㎛ 정도의 깊이를 갖도록 형성한다.
또한, 마크 형성 공정에서는, 제1 오목부(42)의 형성과 동시에, 배선 모기판(70)의 복수의 제품 형성 영역(71) 각각에, 제2 오목부(43)로서 회사명, 제품명 등의 식별용 마크를 형성한다. 제2 오목부(43)는, 개개의 반도체 장치(40)의 밀봉 수지층(41)의 표면을 레이저 마크로 연삭함으로써 형성한다. 이를 고려하여, 제2 오목부(43)를 형성하는 위치를 결정할 때에는, 제2 오목부(43) 아래의 구조를 고려하는 것이 바람직하다. 예를 들어, 배선 기판(44)과 반도체 칩(46)을 와이어(51)로 접속하는 것을 고려하여, 밀봉 수지층(41)의 표면에서 와이어(51)의 위에 해당하는 위치를 피해서 제2 오목부(43)를 형성하는 것이 바람직하다. 이로써, 레이저 마크로 수지 표면을 연삭한 결과, 와이어(51)가 밀봉 수지층(41)의 표면으로부터 노출되는 것을 피할 수 있다.
다음으로, 도 12(f)에 도시된 바와 같이, 배선 모기판(70)의 하면의 랜드(48)에 솔더 볼(47)을 탑재한다.
마지막으로, 기판 다이싱 공정에서, 도 12(g)에 도시된 바와 같이, 밀봉 수지층(75)을 다이싱 테이프로 접착함으로써, 밀봉 수지층(75)과 배선 모기판(70)을 다이싱 테이프로 지지시킨다. 그 후, 다이싱 블레이드를 이용하여 배선 모기판(70) 및 밀봉 수지층(75)을 다이싱 라인(73)을 따라 종횡으로 절단하여, 개개의 제품 형성 영역(71)마다 분리함으로써, 개개의 반도체 장치(40)를 얻는다.
이와 같이 제조된 반도체 장치(40)는, 도 8에 도시된 바와 같이, 밀봉 수지층(41)의 표면 대략 중앙에 제2 오목부(43)로서 식별용 마크가 형성되고, 밀봉 수지층(41)의 표면의 4개 모서리에 제1 오목부(42)로서, 제2 오목부(43)보다 깊고 원주의 1/4에 해당하는 원호 형상의 오목부가 형성되게 된다.
밀봉 수지층(41), 반도체 칩(46), 배선 기판(44)의 열팽창률이 다른 등의 이유에 의해, 반도체 장치(40)의 중앙부가 움푹 들어가고 주변부가 위로 올라오는, 이른바 오목 형상의 휨이 발생했을 때, 반도체 장치(40)를 기판 등에 놓으면 그 4개의 모서리가 가장 높아지는 휨을 발생시키게 되지만, 제1 오목부(42)로서 높아지는 부분을 연삭하였기 때문에, 오목 형상의 휨에 기인하여 반도체 장치의 전체 높이가 높아지는 것을 방지할 수 있다.
또한, 제1 오목부(42)의 형성은, 마크 형성 공정에서 제2 오목부(43)의 형성과 일괄적으로 행한다. 제2 오목부(43), 즉 식별용 마크의 형성은 종래의 반도체 장치의 제조에서도 행하고 있는 공정이다. 따라서, 제1 오목부(42)를 형성하는 목적만으로 신규의 공정을 추가할 필요가 없고, 기존의 공정을 일부 변경하는 것만으로 제1 오목부(42)를 형성할 수 있다.
실시예 2
본 발명의 실시예 2인 반도체 장치(80)에 대해 설명한다. 상술한 실시예 1에서는, 오목 형상의 휨을 가지는 반도체 장치(40)의 표면의 4개의 모서리에, 1/4 원호를 저면으로 하는 기둥 모양의 오목부를 제1 오목부(42)로서 형성하였다. 본 실시예의 반도체 장치(80)는 동일하게 오목 형상의 휨을 가지고, 실시형태에서의 표본(1)에 대응하지만, 제1 오목부의 형상이 다르다.
도 16에 도시된 바와 같이, 반도체 장치(80)는 밀봉 수지층(81)의 둘레부를 따라 형성한 단차를 제1 오목부(82)로 한다. 실시형태에서 설명한 제거 부위(8)에 상당하는 것으로서, 실시예 1에서는 밀봉 수지층(81)의 4개 모서리에 오목부(42a~42d)를 각각 형성하였지만, 실시예 2에서는 밀봉 수지층(81)의 4개 모서리에 더하여, 밀봉 수지층(81)의 외주의 직선부에도 오목부를 형성한다. 제2 오목부(43), 반도체 칩(46), 솔더 볼(47) 등, 실시예 1과 동일한 것에 대해서는 동일한 참조부호를 부여하고 설명을 생략한다.
여기에서 실시예 1에 따른 도 9와, 실시예 2에 따른 도 17을 비교하여 설명한다. 실시예 1에서는 4개 모서리에만 제1 오목부(42)가 형성되므로, 반도체 장치(40)의 외주의 변에 평행한 방향, 예를 들어 도 8의 A-A’ 방향의 휨에 의해, 밀봉 수지층(41)의 변의 부분이 높아지는 것을 피할 수가 없다. 이에 반해서, 실시예 2에서는, 반도체 장치(80)의 외주의 변을 따라서 단차를 형성하므로, E-E’ 방향의 휨, 안장 모양의 휨에 의해 밀봉 수지층(81)의 변의 부분이 높아지는 것을 피할 수 있다.
또한, 실시예 1에 따른 도 10과 실시예 2에 따른 도 18을 비교하면 알 수 있듯이, 반도체 장치(80)도 그 4개의 모서리에 오목부를 가지는 점에서 반도체 장치(40)과 동일하므로, 실시예 1과 마찬가지로, 도 16의 F-F’ 방향, 반도체 장치(80)의 대각선 방향의 휨에 대해서도 높이가 높아지는 것을 피할 수 있다.
또한, 반도체 장치(80)의 제조 방법은 반도체 장치(40)의 제조 방법과 거의 비슷하다. 실시예 1에서는 다이싱 라인(73)의 교점에 원 모양의 오목부를 형성하여 반도체 장치(40)를 제조하였지만, 실시예 2에서는, 다이싱 라인(73)의 교점뿐만 아니라, 다이싱 라인(73)을 따라 띠 형상의 오목부를 형성하는 점에서 다르다.
실시예 3
본 발명의 실시예 3인 반도체 장치(90)에 대해 설명한다. 실시예 1, 2는 오목 형상의 휨을 가지는 반도체 장치를 전제로 하였다. 이와 달리, 반도체 장치(90)는 볼록 형상의 휨을 가지며, 실시형태의 표본(20)에 대응한다. 볼록 형상의 휨에 의해, 밀봉 수지층(91)의 중앙부의 높이가 상대적으로 높아지고, 주변부의 높이가 상대적으로 낮아진다.
도 19에 도시된 바와 같이, 실시예 1, 2과 마찬가지로, 반도체 장치(90)는 제1 및 제2 오목부를 가지지만, 각 오목부의 위치가 다르다. 실시형태에서 설명한 제거 부위(8)에 상당하는 오목부로서, 밀봉 수지층(91)의 표면의 대략 중앙에 제1 오목부(92)를 형성한다. 또한, 반도체 장치(90)의 식별용 마크 등을 나타내는 제2 오목부(93)를, 밀봉 수지층(91)의 표면, 반도체 장치(90)의 단부와 제1 오목부(92)의 사이에 형성한다. 실시예 1, 2와 동일한 구성요소에 대해서는 동일한 참조부호를 부여하고 설명을 생략한다. 제1 오목부(92)를 형성할 때에는, 도 20에 도시된 바와 같이, 와이어(51)의 위를 피하여 형성하는 것이 바람직하다. 이는, 제1 오목부(92)로부터 와이어(51)가 노출되는 것을 피하기 위해서이다.
밀봉 수지층(91)의 볼록 형상의 휨에 의해, 원래는 밀봉 수지층(91)의 중앙 부분의 높이가 가장 높아지고, 결과적으로 반도체 장치(90)의 높이를 밀어 올리게 되는데, 제1 오목부(92)를 형성함으로써, 볼록 형상의 휨에 기인하는 반도체 장치(90)의 높이가 높아지는 것을 피할 수 있다.
실시예 4
상술한 실시형태 및 실시예에서는, 하나의 제품 형성 영역에 하나의 반도체 칩을 탑재하여 밀봉 수지층으로 덮은 구조의 반도체 장치를 예로 들어 설명하였지만, 하나의 제품 형성 영역에 복수의 반도체 칩을 탑재하여 밀봉 수지층으로 덮은 구조의 반도체 장치에 본 발명을 적용하여도 된다. 하나의 제품 형성 영역에 두 개의 반도체 칩을 적층하고 탑재하여 밀봉 수지층으로 덮은 구조의 반도체 장치(100)를 실시예 4로서 설명한다.
실시예 4는, 실시예 1과 마찬가지로 오목 형상의 휨을 가지는 반도체 장치에 본 발명을 적용한 예이지만, 실시예 1에서는 배선 기판(44)의 위에 하나의 반도체 칩(46)을 탑재한 것에 비해, 본 실시예의 반도체 장치(100)는, 반도체 칩(46) 상에 접착 부재(101)를 도포하여 다른 반도체 칩(102)을 추가로 탑재한 것이다.
반도체 장치(100)를 위에서 본 모양은 도 8에 도시한 반도체 장치(40)와 다르지 않다. 도 8의 A-A’ 단면에 상당하는 단면도를 도 22에 도시하고, B-B’ 단면에 상당하는 단면도를 도 23에 도시한다. 특히 도 23에서 알 수 있듯이, 본 실시예에서는, 반도체 장치(100)의 대각선 방향을 따라 발생한 오목 형상의 휨에 의해 가장 높아진 위치, 즉 밀봉 수지층(41)의 표면의 4개 모서리에 제1 오목부(42a~42d)를 각각 형성함으로써, 반도체 장치(100)의 높이가 높아지는 것을 방지하고 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 설명하였으나, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지에서 벗어나지 않는 범위에서 다양하게 변경 가능함은 물론이다.
예를 들어, 실시형태에서 제거 부위(8)의 예로서, 오목 형상으로 휘는 반도체 장치에 대해서, 다이싱 라인의 교점에 원형의 오목부를 형성하고 다이싱 라인을 따라 절단함으로써, 중심각이 90도인 원호 형상의 오목부를 반도체 장치의 4개 모서리에 형성한 것(실시예 1), 동일하게 오목 형상으로 휘는 반도체 장치에 대해, 다이싱 라인을 따라 띠 형상으로 오목부를 형성하고 다이싱 라인을 따라 절단함으로써, 반도체 장치의 4개 변을 따라 띠 형상의 오목부를 둘러싸도록 형성한 것(실시예 2), 볼록 형상으로 휘는 반도체 장치의 대략 중앙에 원형의 오목부를 형성한 것을 들었지만, 본 발명은 이들로 한정되지 않는다. 밀봉 수지층, 반도체 칩, 배선 기판 간의 열팽창계수, 형상의 차이 등에 기인하여 반도체 장치에 휨이 발생할 때, 그 반도체 장치의 표본을 제조하고, 휨에 의해 표본의 높이가 가장 높아지는 위치를 특정하고, 그 위치를 포함하는 부분을, 바람직하게는 레이저 마킹 장치 등을 이용하여 식별 마크를 연삭하는 것과 동시에 연삭함으로써, 최종 생성물이 되는 반도체 장치의 높이가 높아지는 것을 방지하는 것이 본 발명의 일 양태이다. 따라서, 제거 부위에 상당하는 제1 오목부를 형성하는 위치는, 표본을 측정했을 때 실제로 가장 높아져 있는 곳을 포함할 것이며, 상술한 형상이나 위치에 한정하여 생각해서는 안 된다.
상기의 실시형태의 일부 또는 전부는 이하의 부기와 같이 기재할 수도 있지만, 이에 한정되지는 않는다.
(부기 1)
배선 기판; 상기 배선 기판의 일면에 탑재된 반도체 칩; 및 상기 반도체 칩을 덮도록 배선 기판의 일면에 형성된 밀봉 수지층으로 이루어지고, 상기 밀봉 수지층은 상기 배선 기판과 반대측에 표면을 가지며, 상기 표면이 소정의 방향으로 휘도록 구성되어 있고, 상기 소정의 방향으로 휘어 있는 상기 표면의 정점이 될 부위에 오목부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 2)
상기 밀봉 수지층의 표면은 오목 형상으로 휘도록 구성되어 있고, 상기 오목부는, 상기 밀봉 수지층의 상기 표면의 단부의 부위에 형성되는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 3)
상기 밀봉 수지층의 표면은 볼록 형상으로 휘도록 구성되어 있고, 상기 오목부는, 상기 밀봉 수지층의 상기 표면의 대략 중앙의 부위에 형성되는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 4)
상기 오목부는, 상기 밀봉 수지층의 상기 표면의 외측 가장자리를 따라 일체로 형성되는 것을 특징으로 하는 부기 2에 기재된 반도체 장치.
(부기 5)
상기 밀봉 수지층의 상기 표면에 마크부가 형성되어 있고, 상기 마크부는 상기 오목부를 피한 위치에 형성되는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 6)
상기 배선 기판과 상기 반도체 칩은 복수의 와이어에 의해 전기적으로 접속되어 있고, 상기 오목부와 마크부는, 상기 복수의 와이어의 상방에 위치하는 상기 밀봉 수지층의 표면의 부위를 피한 위치에 형성되는 것을 특징으로 하는 부기 5에 기재된 반도체 장치.
(부기 7)
배선 기판; 상기 배선 기판의 일면에 탑재된 반도체 칩; 상기 반도체 칩을 덮도록 배선 기판의 일면에 형성된 밀봉 수지층; 상기 밀봉 수지층의 표면 상에 형성된 제1 오목부; 및 상기 밀봉 수지층의 표면 상에 형성되고, 상기 제1 오목부보다 상기 표면으로부터의 깊이가 큰 제2 오목부를 가지는 것을 특징으로 하는 반도체 장치.
(부기 8)
상기 제1 오목부는 상기 밀봉 수지층의 상기 표면의 대략 중앙이 되는 부위에 형성되고, 상기 제2 오목부는 상기 밀봉 수지층의 상기 표면의 단부가 되는 부위에 형성되는 것을 특징으로 하는 부기 7에 기재된 반도체 장치.
(부기 9)
상기 제2 오목부는 상기 밀봉 수지층의 상기 표면의 대략 중앙이 되는 부위에 형성되고, 상기 제1 오목부는 상기 밀봉 수지층의 상기 표면의 제2 오목부와 다른 부위에 형성되는 것을 특징으로 하는 부기 7에 기재된 반도체 장치.
(부기 10)
상기 제2 오목부는, 상기 밀봉 수지층의 상기 표면의 외측 가장자리를 따라 일체로 형성되는 것을 특징으로 하는 부기 8에 기재된 반도체 장치.
(부기 11)
상기 제1 오목부는, 상기 밀봉 수지층의 상기 표면에 형성된 마크부인 것을 특징으로 하는 부기 7에 기재된 반도체 장치.
(부기 12)
상기 배선 기판과 상기 반도체 칩은 복수의 와이어에 의해 전기적으로 접속되어 있고, 상기 제1 오목부와 제2 오목부는, 상기 복수의 와이어의 상방에 위치하는 상기 밀봉 수지층의 표면의 부위를 피한 위치에 형성되는 것을 특징으로 하는 부기 7에 기재된 반도체 장치.
또한, 본 출원은 2013년 1월 22일에 출원된 일본 특허 출원 2013-9285호의 우선권을 기초로 하여 그 이익을 주장하는 것이며, 그 개시는 여기에 그 전체가 참고문헌으로 포함된다.
1, 20 표본
2, 21 배선 기판
3, 22, 62, 102 반도체 칩
4, 23, 41, 75, 81, 91 밀봉 수지층
5, 24 솔더 볼
6, 25 기판
7, 26 기준면
8, 27 제거 부위
11, 31 돌출 부위
12, 13, 32, 33 비 돌출 부위
40, 60, 80, 90, 100 반도체 장치
42a, 42b, 42c, 42d, 82, 93 제1 오목부
43, 92 제2 오목부
44 배선 기판
45, 101 접착 부재
46 반도체 칩
47, 69 솔더 볼
48, 68 랜드
49, 64 전극 패드
50, 65 접속 패드
51 와이어
63 언더필
66 범프
67 접속용 랜드
70 배선 모기판
71 제품 형성 영역
72 테두리부
73 다이싱 라인
74 위치 결정 구멍

Claims (7)

  1. 표본이 되는 반도체 장치를 제조하는 표본 제조 단계;
    상기 표본의 휨에 관한 측정값을 측정하는 표본 측정 단계;
    상기 측정값에 근거하여, 상기 반도체 장치를 기판 상에 놓았을 때 상기 기판의 반대측에 위치하는 상기 반도체 장치의 일면을 덮는 밀봉 수지층으로부터 제거하는 부위인 제거 부위를 정하는 제거 부위 결정 단계; 및
    상기 반도체 장치를 제조하는 단계로서, 상기 밀봉 수지층을 형성한 후에 상기 제거 부위를 제거하는 공정을 포함하는 제조 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 표본 및 상기 반도체 장치는 둘 다 배선 기판, 반도체 칩, 수지 밀봉층을 구비하고,
    상기 표본의 배선 기판, 반도체 칩 및 밀봉 수지층과, 상기 반도체 장치의 배선 기판, 반도체 칩 및 밀봉 수지층은, 양쪽 다 동일한 재료로 이루어지거나, 혹은 적어도 열팽창계수가 동일한 재료로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제거 부위는, 상기 표본을 상기 기판 상에 놓았을 때, 상기 기판으로부터의 높이가 미리 정해진 높이를 넘는 상기 밀봉 수지층의 부위인 돌출 부위를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제조 단계는,
    다이싱 라인에 의해 구획된 복수의 제품 영역을 가지는 배선 기판을 준비하는 공정;
    상기 복수의 제품 영역 각각에 하나 내지 복수의 반도체 칩을 탑재하는 공정;
    상기 복수의 제품 영역을 일괄적으로 덮도록, 상기 배선 기판 상에 밀봉 수지층을 형성하는 공정;
    레이저 마크에 의해 상기 밀봉 수지층으로부터 상기 제거 부위를 제거하는 공정; 및
    상기 다이싱 라인을 따라 상기 배선 기판과 상기 밀봉 수지층을 절단함으로써, 개개의 제품 영역마다 분리하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제거 부위를 제거하는 공정에 전후하여 혹은 병행하여, 상기 밀봉 수지층의 상기 복수의 제품 영역에 대응하는 부분에 각각, 레이저 마크에 의해 마크부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 휨은 오목 형상이며,
    상기 제거 부위는 상기 밀봉 수지층의 외측 가장자리를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 휨은 볼록 형상이며,
    상기 제거 부위는 상기 밀봉 수지층의 대략 중심을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020157021510A 2013-01-22 2014-01-17 반도체 장치의 제조 방법 KR20150109388A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-009285 2013-01-22
JP2013009285 2013-01-22
PCT/JP2014/050756 WO2014115644A1 (ja) 2013-01-22 2014-01-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20150109388A true KR20150109388A (ko) 2015-10-01

Family

ID=51227436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157021510A KR20150109388A (ko) 2013-01-22 2014-01-17 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US9418907B2 (ko)
KR (1) KR20150109388A (ko)
DE (1) DE112014000506T5 (ko)
TW (1) TW201448058A (ko)
WO (1) WO2014115644A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR102214508B1 (ko) * 2014-04-28 2021-02-09 삼성전자 주식회사 적층형 반도체 패키지의 제조방법
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
US11623082B2 (en) * 2016-03-07 2023-04-11 Cortigent, Inc. Flexible circuit peripheral nerve stimulator with low profile hybrid assembly
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US10170339B2 (en) * 2016-10-25 2019-01-01 Nanya Technology Corporation Semiconductor structure and a manufacturing method thereof
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP2002100702A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4340086B2 (ja) * 2003-03-20 2009-10-07 株式会社日立製作所 ナノプリント用スタンパ、及び微細構造転写方法
WO2011077962A1 (ja) * 2009-12-24 2011-06-30 株式会社 村田製作所 電子部品の製造方法
JP2012169398A (ja) * 2011-02-14 2012-09-06 Elpida Memory Inc 半導体装置の製造方法
JP6164822B2 (ja) * 2012-11-15 2017-07-19 株式会社ディスコ ウェーハ貼着方法

Also Published As

Publication number Publication date
US20150357251A1 (en) 2015-12-10
US9418907B2 (en) 2016-08-16
DE112014000506T5 (de) 2016-03-03
US20170005020A1 (en) 2017-01-05
WO2014115644A1 (ja) 2014-07-31
TW201448058A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
KR20150109388A (ko) 반도체 장치의 제조 방법
JP3497722B2 (ja) 半導体装置及びその製造方法及びその搬送トレイ
JP4753170B2 (ja) 半導体装置及びその製造方法
JP4832782B2 (ja) 段差型ダイを有する半導体パッケージとその製造方法
US7944049B2 (en) Semiconductor device and manufacturing method thereof
KR101160694B1 (ko) 반도체장치의 제조 방법
TWI689070B (zh) 電子封裝結構
US9337134B2 (en) Semiconductor device
US20110074037A1 (en) Semiconductor device
JP2008078367A (ja) 半導体装置
KR100585100B1 (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
TW201737446A (zh) 具有多個共面中介元件的半導體封裝
KR100963617B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2006210402A (ja) 半導体装置
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US9601470B2 (en) Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device
JP5378643B2 (ja) 半導体装置及びその製造方法
JP5151907B2 (ja) 半導体装置及びその製造方法
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
US11296034B2 (en) Substrate and semiconductor package comprising an interposer element with a slot and method of manufacturing the same
JP4116962B2 (ja) 半導体装置及びその製造方法
JP2006005071A (ja) 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法
JP2010199625A (ja) 半導体装置及びその製造方法
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
JP2002289740A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application