TWI727075B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI727075B
TWI727075B TW106124803A TW106124803A TWI727075B TW I727075 B TWI727075 B TW I727075B TW 106124803 A TW106124803 A TW 106124803A TW 106124803 A TW106124803 A TW 106124803A TW I727075 B TWI727075 B TW I727075B
Authority
TW
Taiwan
Prior art keywords
clock
signal
request
control circuit
intellectual property
Prior art date
Application number
TW106124803A
Other languages
English (en)
Other versions
TW201826266A (zh
Inventor
李旼貞
金世勳
李宰坤
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170000614A external-priority patent/KR102568225B1/ko
Priority claimed from US15/415,020 external-priority patent/US10429881B2/en
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201826266A publication Critical patent/TW201826266A/zh
Application granted granted Critical
Publication of TWI727075B publication Critical patent/TWI727075B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electronic Switches (AREA)

Abstract

一種半導體裝置包括：第一時脈控制電路，控制第一時脈源；第二時脈控制電路，因應於來自智慧財產（IP）區塊的區塊時脈請求而向所述第一時脈控制電路發送第一時脈請求，並控制自所述第一時脈源接收時脈訊號的第二時脈源產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及驅動器電路，接收區塊控制訊號，並在所述短停止時脈訊號被輸出至所述智慧財產區塊的同時將所述區塊控制訊號輸出至所述智慧財產區塊。

Description

半導體裝置
本發明概念是有關於一種半導體裝置、半導體系統以及操作該半導體裝置的方法。
系統晶片（system-on-chip，SOC）可包括一或多個智慧財產（intellectual property，IP）區塊、時脈管理單元（clock management unit，CMU）、及電力管理單元（power management unit，PMU）。時脈管理單元將時脈訊號提供至所述智慧財產區塊。時脈管理單元可不將時脈訊號提供至未處於運作狀態的智慧財產區塊，藉此減少採用系統晶片的系統中的資源浪費。
為控制時脈訊號的提供，可藉由軟體使用特殊功能暫存器（special function register，SFR）來控制時脈管理單元中所包括的各種時脈源，例如（舉例而言），多工器（multiplexer，MUX）電路、時脈分頻電路（clock dividing circuit）、短停止電路（short stop circuit）、及時脈閘控電路（clock gating circuit）。然而，使用軟體對時脈管理單元中所包括的時脈源的控制可為慢的。
根據本發明概念的示例性實施例，提供一種半導體裝置，所述半導體裝置包括：第一時脈控制電路，控制第一時脈源；第二時脈控制電路，因應於來自智慧財產（IP）區塊的區塊時脈請求而向所述第一時脈控制電路發送第一時脈請求，並控制自所述第一時脈源接收時脈訊號的第二時脈源產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及驅動器電路，接收區塊控制訊號，並在所述停止時脈訊號被輸出至所述智慧財產區塊的同時將所述區塊控制訊號輸出至所述智慧財產區塊。
根據本發明概念的示例性實施例，提供一種半導體裝置，所述半導體裝置包括：第一時脈控制電路，控制第一時脈源；第二時脈控制電路，因應於來自智慧財產區塊的區塊時脈請求而向所述第一時脈控制電路發送第一時脈請求，並控制自所述第一時脈源接收時脈訊號的第二時脈源產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及驅動器電路，因應於區塊控制訊號而向所述第二時脈控制電路發送第二時脈請求及向所述第二時脈源發送第三時脈請求。
根據本發明概念的示例性實施例，提供一種半導體系統，所述半導體系統包括：系統晶片（SoC），包括至少一個智慧財產區塊及時脈管理單元（CMU），所述時脈管理單元將時脈訊號提供至至少一個智慧財產區塊；以及電性連接至所述系統晶片的至少一個外部裝置，其中所述時脈管理單元包括：第一時脈控制電路，控制第一時脈源；第二時脈控制電路，因應於來自所述至少一個智慧財產區塊的區塊時脈請求而向所述第一時脈控制電路發送第一時脈請求，並控制自所述第一時脈源接收時脈訊號的第二時脈源產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及驅動器電路，用於接收區塊控制訊號，並在停止時脈訊號被輸出至所述至少一個智慧財產區塊的同時將區塊控制訊號輸出至所述至少一個智慧財產區塊。
根據本發明概念的示例性實施例，提供一種操作半導體裝置的方法，所述方法包括：自驅動器電路接收第一時脈請求，所述驅動器電路輸出區塊控制訊號至智慧財產區塊，其中所述第一時脈請求因應於區塊控制訊號而啟動；因應於所述第一時脈請求向母時脈控制電路發送第二時脈請求，所述母時脈控制電路控制母時脈源；自所述母時脈控制電路接收對所述第二時脈請求的確認應答並向所述驅動器電路發送對所述第二時脈請求的確認應答；自所述驅動器電路接收第三時脈請求；因應於所述第三時脈請求產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及向所述驅動器電路發送對所述第三時脈請求的確認應答。
根據本發明概念的示例性實施例，提供一種半導體系統，所述半導體系統包括：時脈控制電路及時脈源；以及驅動器電路，所述驅動器電路被配置成：在第一時刻向所述時脈控制電路發送第一時脈請求，在第二時刻接收對所述第一時脈請求的確認應答，在第三時刻向所述時脈源發送第二時脈請求，並在第四時刻接收對所述第二時脈請求的確認應答，其中所述時脈源被配置成因應於所述第二時脈請求而產生第一時脈訊號，其中所述第一時脈訊號不在高狀態與低狀態之間振盪，且其中所述驅動器電路更被配置成在第五時刻結束所述第二時脈請求，且因應於所述第二時脈請求，所述第一時脈訊號被去能。
圖1是說明根據本發明概念示例性實施例的半導體裝置的示意圖。
參照圖1，半導體裝置1包括時脈管理單元（CMU）100、智慧財產（IP）區塊200及210、以及電力管理單元（PMU）300。半導體裝置1可為系統晶片（SoC），但本發明概念並非僅限於此。
時脈管理單元100將時脈訊號提供至智慧財產區塊200及210。時脈管理單元100包括時脈組件120a至120g、通道管理電路130及132、以及時脈管理單元控制器110。時脈組件120a至120g產生欲被提供至智慧財產區塊200及210的時脈訊號。分別設置在時脈組件120f及120g與智慧財產區塊200及210之間的通道管理電路130及132分別在智慧財產區塊200與210之間提供通訊通道CH。時脈管理單元控制器110使用時脈組件120a至120g將時脈訊號提供至智慧財產區塊200及210。
在本發明概念的示例性實施例中，由通道管理電路130及132提供的通訊通道CH可符合ARMÒ 低功率介面（Low Power Interface，LPI）規範（ARMÒ LPI Specification）中所定義的Q通道介面（Q-channel interface）、或P通道介面（P-channel interface），但本發明概念並非僅限於此。換句話說，通訊通道CH可根據半導體裝置1將欲如何被實作而符合任意通訊協定。
時脈組件120a至120g可分別包括時脈源124a至124g、並分別包括時脈控制電路122a至122g。所述時脈控制電路122a至122g分別對時脈源124a至124g進行控制。時脈源124a至124g的實例包括多工器（MUX）電路、時脈分頻電路、短停止電路、及時脈閘控電路。
時脈組件120a至120g彼此間可具有母子關係。舉例而言，時脈組件120a是時脈組件120b的母組件，且時脈組件120b是時脈組件120a的子組件且是時脈組件120c的母組件。時脈組件120e是時脈組件120f及120g的母組件，且時脈組件120f及120g是時脈組件120e的子組件。被設置成最靠近於鎖相回路（phase locked loop，PLL）的時脈組件120a是根時脈組件（root clock component），且被設置成最靠近於智慧財產區塊200及210的時脈組件120f及120g是葉時脈組件（leaf clock component）。由於時脈組件120a至120g彼此間具有母子關係，因此，時脈控制電路122a至122g彼此間亦可具有母子關係，且時脈源124a至124g彼此間亦可具有母子關係。
時脈控制電路122a至122g可與彼此交換時脈請求REQ及確認應答ACK，且可將時脈訊號提供至智慧財產區塊200及210。
舉例而言，在其中智慧財產區塊200不需要時脈訊號的情形中，時脈管理單元100可停止將時脈訊號提供至智慧財產區塊200。其中智慧財產區塊200不需要時脈訊號的情形的實例是在智慧財產區塊200欲進入睡眠狀態時。
舉例而言，通道管理電路130可在時脈管理單元100或時脈管理單元控制器110的控制下傳送第一訊號，所述第一訊號指示停止將時脈訊號提供至智慧財產區塊200。因應於接收到第一訊號，智慧財產區塊200向通道管理電路130傳送第二訊號，所述第二訊號指示在當前正在執行的任務完成後不再提供時脈訊號。因應於自智慧財產區塊200接收到第二訊號，通道管理電路130請求其母組件（例如，時脈組件120f）停止提供時脈訊號。
舉例而言，在其中由通道管理電路130提供的通訊通道CH符合Q通道介面的情形中，通道管理電路130向智慧財產區塊200發送具有第一邏輯值（例如，邏輯低位準‘L’）的「QREQn」訊號來作為第一訊號。此後，通道管理電路130自智慧財產區塊200接收具有第一邏輯值的「QACCEPTn」訊號來作為第二訊號並向時脈組件120f發送具有例如第一邏輯值的時脈請求REQ。在此實例中，具有第一邏輯值的時脈請求REQ可為「時脈提供結束請求」。
因應於自通道管理電路130接收到具有第一邏輯值的時脈請求REQ（例如，時脈提供結束請求），時脈控制電路122f藉由停用時脈源124f（例如，時脈閘控電路）而停止提供時脈訊號。因此，智慧財產區塊200可進入睡眠模式。在此進程中，時脈控制電路122f可將具有第一邏輯值的確認應答ACK提供至通道管理電路130。然而，由通道管理電路130接收到對時脈提供結束請求的具有第一邏輯值的確認應答ACK未必能確保停止自時脈源124f提供時脈訊號。此乃因接收到具有第一邏輯值的確認應答ACK僅意味著時脈控制電路122f認定時脈組件120f（其為通道管理電路130的母組件）不再需要將時脈訊號提供至通道管理電路130。
另外，時脈組件120f的時脈控制電路122f向其母組件（例如，時脈組件120e的時脈控制電路122e）發送具有第一邏輯值的時脈請求REQ。若智慧財產區塊210不需要時脈訊號（例如，若時脈控制電路122e自時脈控制電路122g接收到時脈提供結束請求），則時脈控制電路122e停用時脈源124e（例如，時脈分頻電路），藉此停止提供時脈訊號。作為結果，智慧財產區塊200及210可均進入睡眠模式。
由時脈控制電路122f執行的上述操作亦可由例如時脈控制電路122a至122d等其他時脈控制電路執行。
另外，在其中時脈組件120f的時脈控制電路122f向其母組件（例如，時脈組件120e的時脈控制電路122e）發送具有第一邏輯值的時脈請求REQ且智慧財產區塊210處於運行模式的情形中，時脈控制電路122e無法停用時脈源124e。此乃因僅當智慧財產區塊210不需要時脈訊號時，時脈控制電路122e才能停用時脈源124e並向其母組件（例如，時脈控制電路122d）發送具有第一邏輯值的時脈請求REQ。換言之，時脈控制電路122e僅在自其兩個子組件（例如，時脈控制電路122f及122g）接收到時脈提供結束請求之後才能停用時脈源124e。
當時脈源124a至124f均因智慧財產區塊200及210處於睡眠模式中而被停用、且接著智慧財產區塊200被置於運行模式中時，時脈管理單元100可重新開始將時脈訊號提供至智慧財產區塊200及210。
通道管理電路130向其母組件（例如，時脈組件120f的時脈控制電路122f）發送具有第二邏輯值（例如，邏輯高位準‘H’）的時脈請求REQ，並等待自時脈控制電路122f接收確認應答ACK。此處，具有第二邏輯值的時脈請求REQ可為「時脈提供請求」，且接收到對時脈提供請求的確認應答ACK意味著已重新開始自時脈源124f提供時脈訊號。時脈控制電路122f可能無法立即啟用時脈源124f（例如，時脈閘控電路）；而是，時脈控制電路122f會等待自其母組件提供的時脈訊號。
此後，時脈控制電路122f向其母組件（例如，時脈控制電路122e）發送具有第二邏輯值的時脈請求REQ（例如，時脈提供請求），並等待自時脈控制電路122e接收確認應答ACK。由時脈控制電路122f執行的上述操作可由例如時脈控制電路122a至122d等其他時脈控制電路執行。
因應於自時脈控制電路122b接收到具有第二邏輯值的時脈請求REQ，作為根時脈組件的時脈控制電路122a會啟用時脈源124a（例如，多工器電路）並向時脈控制電路122b發送確認應答ACK。如此一來，時脈源124b至124e會依序被啟用，且接著，時脈控制電路122e向時脈控制電路122f發送指示已重新開始自時脈源124e提供時脈訊號的確認應答ACK。因應於接收到由時脈控制電路122e發送的確認應答ACK，時脈控制電路122f會啟用時脈源124f以向智慧財產區塊200提供時脈訊號並向通道管理電路130提供確認應答ACK。
時脈控制電路122a至122g可藉由與彼此交換時脈請求REQ及確認應答ACK來以全交握方式（full handshake）運作。因此，時脈控制電路122a至122g可藉由控制時脈源124a至124g來控制向智慧財產區塊200及210提供時脈訊號。換言之，時脈管理單元100中對時脈源124a至124g的控制是藉由硬體完成。
時脈控制電路122a至122g可被驅動以向其各自的母組件傳送時脈請求REQ或分別控制時脈源124a至124g。另外，時脈控制電路122a至122g可在時脈管理單元控制器110的控制下運作。在本發明概念的示例性實施例中，時脈控制電路122a至122g可包括有限狀態機（finite state machine，FSM），所述有限狀態機根據在時脈控制電路122a至122g之間傳送的時脈請求REQ來控制時脈源124a至124g。
圖2是說明圖1所示半導體裝置的示意圖。
參照圖2，時脈組件120c產生短停止時脈訊號SCLK。短停止時脈訊號SCLK是被關斷達預定時間量、但將在經過所述預定時間量之後導通的時脈訊號CLK。換言之，在預定時間結束時，短停止時脈訊號SCLK被導通。本文中所使用的用語「短停止」可意指即便不發生特殊事件，被暫且關斷的短停止時脈訊號SCLK也會在經過預定時間量之後始終被導通。短停止時脈訊號SCLK被關斷的週期長度可有所變化。在本發明概念的示例性實施例中，可例如藉由軟體來設定短停止時脈訊號SCLK被關斷的週期長度。
短停止時脈訊號SCLK可用於當預定訊號（例如，異步重設訊號或同步重設訊號）欲被輸入至例如智慧財產區塊200中的情形。另外，短停止時脈訊號SCLK可用於當可能因訊號的短的傳播延遲而使訊號的時序無法容易地與短時脈循環週期（例如，為一個時脈循環或若干時脈循環的週期）匹配的情形。短停止時脈訊號SCLK亦可用於當例如欲向智慧財產區塊200提供控制訊號的情形中，以在確保智慧財產區塊200處於空閒狀態的同時防止出現干擾訊號（glitch）。在本發明概念的示例性實施例中，時脈組件120c包括時脈控制電路122c及受時脈控制電路122c控制的時脈源124c。時脈源124c接收時脈訊號CLK，並輸出短停止時脈訊號SCLK。
如以上參照圖1所述，產生短停止時脈訊號SCLK的時脈組件120c在與其他時脈組件（例如，時脈組件120b及120d）交換時脈請求REQ及確認應答ACK的同時提供短停止時脈訊號SCLK。時脈組件120b及120d可為具有任意功能的時脈組件。舉例而言，時脈組件120b及120d可為用於對時脈訊號CLK進行分頻的分頻電路，但本發明概念並非僅限於此。產生短停止時脈訊號SCLK的時脈組件120c可在包括多個時脈組件的時脈樹中設置在除根時脈組件120a的位置之外的任意位置處。時脈組件120c的位置可端視半導體裝置1的實作用途而定。
舉例而言，為在欲例如向智慧財產區塊200輸入預定訊號（例如，異步重設訊號或同步重設訊號）時以適宜的時序產生短停止時脈訊號SCLK，時脈組件120c不僅偵測預定訊號的值何時改變，且亦確定時脈訊號CLK何時導通或關斷。
圖3是說明根據本發明概念另一示例性實施例的半導體裝置的示意圖。
參照圖3，所述半導體裝置更包括驅動器電路128。
驅動器電路128接收用於控制智慧財產區塊200的智慧財產區塊控制訊號OS，並在時脈控制電路122c將短停止時脈訊號SCLK輸出至智慧財產區塊200的同時將智慧財產區塊控制訊號SS輸出至智慧財產區塊200。換言之，智慧財產區塊控制訊號SS是根據短停止時脈訊號SCLK的時序而被輸入至智慧財產區塊200的智慧財產區塊控制訊號OS。在本發明概念的示例性實施例中，智慧財產區塊控制訊號OS或SS的實例包括記憶體裝置的重設訊號、隔離訊號、或額外裕度調整（EMA）訊號，但本發明概念並非僅限於此。換言之，智慧財產區塊控制訊號OS或SS的實例亦包括用於以下情形中的任意訊號：當欲向智慧財產區塊200輸入預定訊號（例如，異步重設訊號或同步重設訊號）時；當因訊號的短的傳播延遲而使訊號的時序無法容易地與短時脈循環週期（例如，一個時脈循環或若干時脈循環）匹配時；以及當欲向智慧財產區塊200提供控制訊號以在確保智慧財產區塊200處於空閒狀態的同時防止出現干擾訊號時。
驅動器電路128偵測智慧財產區塊控制訊號OS的輸入並向時脈控制電路122c發送時脈請求410。為向智慧財產區塊200提供短停止時脈訊號SCLK，首先導通時脈控制電路122c的母組件（例如，時脈控制電路122b）的時脈訊號CLK。因此，時脈控制電路122c接收時脈請求410，且接著，向時脈控制電路122b發送時脈請求REQ，藉此容許時脈源124c自其母組件（例如，時脈源124b）接收時脈訊號CLK。時脈控制電路122c自時脈控制電路122b接收確認應答ACK，並向驅動器電路128發送對時脈請求REQ（時脈請求410）的確認應答412。對時脈請求REQ的確認應答412指示正自時脈源124b向時脈源124c提供導通狀態的時脈訊號，時脈源124b受時脈控制電路122c的母組件（例如，時脈控制電路122b）控制。
驅動器電路128自時脈控制電路122c接收對時脈請求410的確認應答412，並在確保時脈訊號CLK具有「導通」狀態之後向時脈源124c發送時脈請求420。時脈源124c接收時脈請求420，並在輸出短停止時脈訊號SCLK的同時向驅動器電路128發送對時脈請求420的確認應答422。
因此，驅動器電路128根據由時脈源124c產生的短停止時脈訊號SCLK的時序而將智慧財產區塊控制訊號SS輸出至智慧財產區塊200。驅動器電路128可藉由在將智慧財產區塊控制訊號SS輸出至智慧財產區塊200之後將時脈請求420取消達預定時間量來結束對短停止時脈訊號SCLK進行的時脈閘控。
在本發明概念的示例性實施例中，驅動器電路128可為智慧財產區塊（例如智慧財產區塊200），在此種情形中，由作為用於自操作（self-operation）的時脈訊號的參考時脈訊號REF_CLK來驅動驅動器電路128。因此，驅動器電路128可向時脈管理單元100發送請求以提供參考時脈訊號REF_CLK或停止提供參考時脈訊號REF_CLK。換言之，向驅動器電路128提供的參考時脈訊號REF_CLK與向智慧財產區塊200提供的時脈訊號CLK可為不同的訊號。
如上所述，藉由與時脈管理單元100的各元件分開地提供驅動器電路128，用於偵測智慧財產區塊控制訊號OS的輸入並控制時脈控制電路122c的第一路徑與用於經由時脈源124b、124c及124d向智慧財產區塊200提供時脈訊號CLK的第二路徑可彼此分離。結果，時脈訊號CLK的傳播路徑的長度可被最小化，且抖動（jitter）效應可得到減輕。
圖4是說明根據本發明概念示例性實施例的圖3所示半導體裝置的操作的時序圖。
參照圖4，在時刻T2處，驅動器電路128偵測到智慧財產區塊控制訊號OS的輸入。此後，在時刻T3處，驅動器電路128向時脈控制電路122c發送時脈請求410以確保時脈源124c自其母組件（例如，時脈源124b）接收到時脈訊號CLK，並向時脈源124c發送時脈請求420以使時脈源124c產生短停止時脈訊號SCLK。
驅動器電路128在時刻T3與時刻T5之間的週期I中輸出短停止時脈訊號SCLK的期間將智慧財產區塊控制訊號SS輸出至智慧財產區塊200。
因應於在時刻T6處偵測到智慧財產區塊控制訊號OS的值的改變（例如，當OS自高變至低時），在時刻T7處，驅動器電路128再次向時脈控制電路122c發送時脈請求410以確保時脈源124c自其母組件（例如，時脈源124b）接收到時脈訊號CLK，並再次向時脈源124c發送時脈請求420以使時脈源124c產生短停止時脈訊號SCLK。
驅動器電路128在時刻T7與時刻T9之間的週期II中輸出短停止時脈訊號SCLK的期間將值發生改變的智慧財產區塊控制訊號SS輸出至智慧財產區塊200。
圖5是說明根據本發明概念示例性實施例的半導體裝置的示意圖。
參照圖5，時脈源124c可包括時脈閘控電路1244。時脈閘控電路1244接收時脈訊號CLK且根據賦能訊號來閘控並輸出時脈訊號CLK。換言之，可藉由因應於自時脈控制電路122c及驅動器電路128提供的賦能訊號驅動時脈閘控電路1244來產生短停止時脈訊號SCLK。
時脈源124c更包括邏輯閘1243，邏輯閘1243對自時脈控制電路122c接收到的第一賦能訊號430以及自驅動器電路128接收到的第二賦能訊號420執行邏輯運算以產生用於控制時脈閘控電路1244的訊號。
圖5中將邏輯閘1243示出為及（AND）邏輯閘，但本發明概念並非僅限於此。換言之，邏輯閘1243可為接收第一賦能訊號430及第二賦能訊號420並輸出用於控制時脈閘控電路1244的訊號的任意邏輯閘。
舉例而言，自時脈控制電路122c接收到的第一賦能訊號430藉由同步電路1241而與時脈訊號CLK同步，且自驅動器電路128接收到的第二賦能訊號420藉由同步電路1242而與時脈訊號CLK同步。與時脈訊號CLK同步的第一賦能訊號430及與時脈訊號CLK同步的第二賦能訊號420可被輸入至邏輯閘1243。同步電路1241向時脈控制電路122c發送對第一賦能訊號430的確認應答432，且同步電路1242向驅動器電路128發送對第二賦能訊號420的確認應答422。確認應答432與422可分別向時脈控制電路122c與驅動器電路128提供關於時脈訊號CLK的狀態的資訊（例如，指示時脈訊號CLK具有「導通」狀態還是「關斷」狀態的資訊）。
時脈閘控電路1244藉由邏輯閘1243的輸出訊號而被啟用或被停用且因此輸出短停止時脈訊號SCLK。換言之，時脈閘控電路1244可在驅動器電路128自時脈控制電路122c接收到確認應答412之後被停用。
圖6是說明根據本發明概念示例性實施例的半導體裝置的示意圖。
參照圖6，所述半導體裝置可更包括異步介面129及計數器。
異步介面129設置在驅動器電路128的輸入端子處，將輸入異步智慧財產區塊控制訊號轉換成同步訊號，並將所述同步訊號提供至驅動器電路128。在本發明概念的示例性實施例中，異步介面129接收異步第一訊號SIGNAL 1及異步第二訊號SIGNAL 2，將異步第一訊號SIGNAL 1及異步第二訊號SIGNAL 2轉換成同步資料SYNC_DATA，並將同步資料SYNC_DATA提供至驅動器電路128。為向驅動器電路128提供同步資料SYNC_DATA，可在異步介面129與驅動器電路128之間傳送請求SYNC_REQ及確認應答SYNC_ACK。
驅動器電路128可向智慧財產區塊200提供多位元第一訊號SIGNAL 1及多位元第二訊號SIGNAL 2。舉例而言，若多位元第一訊號SIGNAL 1為m位元長（其中m是自然數）且多位元第二訊號SIGNAL 2是n位元長（其中n是自然數），則驅動器電路128可將多位元第一訊號SIGNAL 1及多位元第二訊號SIGNAL 2提供至智慧財產區塊200且可因此向智慧財產區塊200提供總共（m+n）個位元。
在本發明概念的示例性實施例中，驅動器電路128在偵測到智慧財產區塊控制訊號OS的輸入之後向時脈控制電路122c發送的時脈請求410以及驅動器電路128在確保時脈源124c自時脈源124b接收到時脈訊號CLK之後向時脈源124c發送的時脈請求420可分別為2位元的資料SSCH_REQ[1:0]。另外，在本發明概念的示例性實施例中，對時脈請求410的確認應答412及對時脈請求420的確認應答422可分別為2位元的資料SSCH_ACK[1:0]。
計數器可用於設定短停止時脈訊號SCLK的長度。換言之，計數器可確定在根據短停止時脈訊號SCLK的定時傳送的智慧財產區塊控制訊號的變換之前及之後經過多少個時脈，從而關斷時脈訊號CLK。
圖7是說明根據本發明概念示例性實施例的圖6所示半導體裝置的操作的時序圖。
參照圖7，在時刻T2處，驅動器電路128自異步介面129接收關於第一異步訊號SIGNAL 1及第二異步訊號SIGNAL 2的同步資料SYNC_DATA。在自時刻T1至時刻T3的週期期間，驅動器電路128具有為空閒狀態的第一狀態S1。
在時刻T3處，驅動器電路128向時脈控制電路122c發送時脈請求SSCH_REQ[0]以確保自其母組件提供時脈訊號CLK。因應於向時脈源124c提供時脈訊號CLK，驅動器電路128在時刻T5處自時脈控制電路122c接收到確認應答SSCH_ACK[0]。在自時刻T3至時刻T6的週期期間，驅動器電路128具有第二狀態S2，第二狀態S2用於自驅動器電路128的母組件接收時脈訊號CLK。
在自時刻T6至時刻T7的週期期間，驅動器電路128在第三狀態S3中等待。接著，在時刻T7處，驅動器電路128向時脈源124c發送時脈請求SSCH_REQ[1]。時脈源124c根據時脈請求SSCH_REQ[1]產生短停止時脈訊號SCLK。在時刻T8處，驅動器電路128自時脈源124c接收確認應答SSCH_ACK[1]。在自時刻T7至時刻T9的週期期間，驅動器電路128具有第四狀態S4並控制短停止時脈訊號SCLK的產生。
由時脈源124c產生的短停止時脈訊號SCLK在自時刻T9至時刻T11的週期（例如，週期III）期間被輸出，且在時刻T10處，驅動器電路128向智慧財產區塊200提供第一異步訊號SIGNAL 1及第二異步訊號SIGNAL 2的改變後的值（新的值）。在提供第一異步訊號SIGNAL 1及第二異步訊號SIGNAL 2的改變後的值之前（例如，在自時刻T9至時刻T10的週期A期間），驅動器電路128具有第五狀態S5，第五狀態S5用於對時脈訊號CLK進行計數。在提供第一異步訊號SIGNAL 1及第二異步訊號SIGNAL 2的改變後的值之後（例如，在自時刻T10至時刻T11的週期B期間），驅動器電路128具有第六狀態S6，第六狀態S6用於對時脈訊號CLK進行計數。藉由對時脈訊號CLK進行計數，在第一異步訊號SIGNAL 1及第二異步訊號SIGNAL 2之前及之後可設定足夠的時脈關斷區。
在時刻T11處，驅動器電路128結束時脈請求SSCH_REQ[1]，且時脈源124c停止產生短停止時脈訊號SCLK。接著，在時刻T12處，驅動器電路128接收確認應答SSCH_ACK[1]。在自時刻T11至時刻T13的週期期間，驅動器電路128具有第七狀態S7，第七狀態S7用於停止產生短停止時脈訊號SCLK。
在時刻T13處，驅動器電路128結束時脈請求SSCH_REQ[0]。在時刻T14處，驅動器電路128在結束與時脈控制電路122c的母組件相關聯的時脈請求之後接收確認應答SSCH_ACK[0]。在自時刻T13至時刻T15的週期期間，驅動器電路128具有第八狀態S8，第八狀態S8用於結束與時脈控制電路122c的母組件相關聯的時脈請求。
圖8是說明根據本發明概念示例性實施例的半導體裝置的示意圖，且圖9是說明根據本發明概念示例性實施例的圖8所示半導體裝置的操作的時序圖。
參照圖8及圖9，驅動器電路128接收用於控制智慧財產區塊200（例如，用於重設智慧財產區塊200）的重設訊號RESET並在自時脈源124c向智慧財產區塊200輸出短暫停止時脈訊號SCLK的同時向智慧財產區塊200輸出為SRESET的重設訊號RESET。
舉例而言，因應於在時刻T2或時刻T6處偵測到重設訊號RESET的輸入，驅動器電路128向時脈控制電路122c發送時脈請求SSCH_REQ[0]。時脈控制電路122c接收時脈請求SSCH_REQ[0]並向母時脈控制電路發送時脈請求REQ以使得向時脈源124c提供來自母時脈源的時脈訊號CLK。時脈控制電路122c自母時脈控制電路接收確認應答ACK並向驅動器電路128發送對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]。
驅動器電路128自時脈控制電路122c接收對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]，並向時脈源124c發送時脈請求SSCH_REQ[1]。時脈源124c接收時脈請求SSCH_REQ[1]並在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II中輸出短停止時脈訊號SCLK的同時向驅動器電路128發送對時脈請求SSCH_REQ[1]的確認應答SSCH_ACK[1]。
驅動器電路128根據在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II中輸出的短停止時脈訊號SCLK的時序，在時刻T4或時刻T8處向智慧財產區塊200傳送重設訊號SRESET。
圖10是說明根據本發明概念示例性實施例的半導體裝置的示意圖，且圖11是說明根據本發明概念示例性實施例的圖10所示半導體裝置的操作的時序圖。
參照圖10及圖11，驅動器電路128接收用於控制智慧財產區塊200（例如，用於隔離智慧財產區塊200的一部分）的隔離訊號ISOLATION，並在自時脈源124c向智慧財產區塊200輸出短停止時脈訊號SCLK的同時向隔離區塊220輸出為SISOLATION的隔離訊號ISOLATION。
舉例而言，因應於在時刻T2或時刻T6處偵測到隔離訊號ISOLATION的輸入，驅動器電路128向時脈控制電路122c發送時脈請求SSCH_REQ[0]。時脈控制電路122c接收時脈請求SSCH_REQ[0]並向母時脈控制電路發送時脈請求REQ以使得向時脈源124c提供來自母時脈源的時脈訊號CLK。時脈控制電路122c自母時脈控制電路接收確認應答ACK並向驅動器電路128發送對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]。
驅動器電路128自時脈控制電路122c接收對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]並向時脈源124c發送時脈請求SSCH_REQ[1]。時脈源124c接收時脈請求SSCH_REQ[1]，並在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II中輸出短停止時脈訊號SCLK的同時向驅動器電路128發送對時脈請求SSCH_REQ[1]的確認應答SSCH_ACK[1]。
驅動器電路128根據在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II中輸出的短停止時脈訊號SCLK的時序，在時刻T4或時刻T8處向隔離區塊220傳送隔離訊號SISLATION。
圖12是說明根據本發明概念示例性實施例的半導體裝置的示意圖，且圖13是說明根據本發明概念示例性實施例的圖12所示半導體裝置的操作的時序圖。
參照圖12及圖13，驅動器電路128接收額外裕度調整訊號EMA，並在自時脈源124c向智慧財產區塊240輸出短停止時脈訊號SCLK的同時向智慧財產區塊240輸出為SEMA的額外裕度調整訊號EMA，所述額外裕度調整訊號EMA為用於控制記憶體區塊（例如，智慧財產區塊240）（例如，用於重設智慧財產區塊240）的訊號。
舉例而言，因應於在時刻T2或時刻T6處偵測到額外裕度調整訊號EMA的輸入，驅動器電路128向時脈控制電路122c發送時脈請求SSCH_REQ[0]。時脈控制電路122c接收時脈請求SSCH_REQ[0]並向母時脈控制電路發送時脈請求REQ以使得向時脈源124c提供來自母時脈源的時脈訊號CLK。時脈控制電路122c自母時脈控制電路接收確認應答ACK並向驅動器電路128發送對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]。
驅動器電路128自時脈控制電路122c接收對時脈請求SSCH_REQ[0]的確認應答SSCH_ACK[0]並向時脈源124c發送時脈請求SSCH_REQ[1]。時脈源124c接收時脈請求SSCH_REQ[1]，並在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II中輸出短停止時脈訊號SCLK的同時向驅動器電路128發送對時脈請求SSCH_REQ[1]的確認應答SSCH_ACK[1]。
驅動器電路128根據在自時刻T3至時刻T5的週期I中或自時刻T7至時刻T9的週期II期間輸出的短停止時脈訊號SCLK的時序，在時刻T4或時刻T8處向智慧財產區塊240傳送額外裕度調整訊號SEMA。
圖14是根據本發明概念示例性實施例的半導體裝置及根據本發明概念示例性實施例的半導體裝置的操作方法所可應用至的半導體系統的方塊圖。
參照圖14，所述半導體系統可包括半導體裝置「系統晶片」1、處理器10、記憶體裝置20、顯示裝置30、網路裝置40、儲存器裝置50、及輸入/輸出（input/output，I/O）裝置60。半導體裝置「系統晶片」1、處理器10、記憶體裝置20、顯示裝置30、網路裝置40、儲存器裝置50、及輸入/輸出裝置60可經由匯流排70與彼此交換資料。
半導體裝置「系統晶片」1可包括以下中的至少一者：記憶體控制器，控制記憶體裝置20；顯示控制器，控制顯示裝置30；網路控制器，控制網路裝置40；儲存器控制器，控制儲存器裝置50；以及輸入/輸出控制器，控制輸入/輸出裝置60。半導體系統可更包括控制記憶體裝置20、顯示裝置30、網路裝置40、儲存器裝置50；以及輸入/輸出裝置60中的至少一者的額外處理器。
圖15、圖16及圖17是說明圖14所示半導體系統的實例的示意圖。
舉例來說，圖15說明平板個人電腦（personal computer，PC）1200，圖16說明膝上型電腦1300，且圖17說明智慧型電話1400。根據本發明概念示例性實施例的半導體裝置可用於平板個人電腦1200、膝上型電腦1300、或智慧型電話1400中。
另外，根據本發明概念示例性實施例的半導體裝置亦可用於除本文中所述的裝置之外的各種積體電路（integrated circuit，IC）裝置中。
另外，本發明概念示例性實施例所可應用至的半導體系統亦可為電腦、超行動個人電腦（ultra mobile PC，UMPC）、工作站、隨身型易網機（net-book）電腦、個人數位助理（personal digital assistant，PDA）、可攜式電腦、無線電話、行動電話、電子書（electronic-book，e-book）、可攜式多媒體播放機（portable multimedia player，PMP）、可攜式遊戲機、導航裝置、黑盒子（black box）、數位照相機、三維（3-dimensional，3D）電視機、數位音訊記錄機、數位音訊播放機、數位圖片記錄機、數位圖片播放機、數位視訊記錄機、或數位視訊播放機。
本發明概念的示例性實施例提供一種用於在其中由硬體來實作時脈訊號控制的系統中實作短停止時脈訊號的半導體裝置。
本發明概念的示例性實施例提供一種用於在其中由硬體來實作時脈訊號控制的系統中實作短停止時脈訊號的半導體系統。
本發明概念的示例性實施例提供一種對在其中由硬體來實作時脈訊號控制的系統中實作短停止時脈訊號的半導體裝置進行操作的方法。
儘管已參照本發明概念的示例性實施例具體說明及闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離由以下申請專利範圍所界定的本發明概念的精神及範圍的條件下，可作出各種形式及細節上的改變。
1‧‧‧半導體裝置/半導體裝置「系統晶片」10‧‧‧處理器20‧‧‧記憶體裝置30‧‧‧顯示裝置40‧‧‧網路裝置50‧‧‧儲存器裝置60‧‧‧輸入/輸出裝置70‧‧‧匯流排100‧‧‧時脈管理單元110‧‧‧時脈管理單元控制器120a~120g‧‧‧時脈組件122a~122g‧‧‧時脈控制電路124a~124g‧‧‧時脈源128‧‧‧驅動器電路129‧‧‧異步介面130、132‧‧‧通道管理電路200、210、240‧‧‧智慧財產區塊220‧‧‧隔離區塊300‧‧‧電力管理單元410、REQ、SSCH_REQ[1:0]‧‧‧時脈請求412、422、432、ACK、SSCH_ACK[1:0]、SYNC_ACK‧‧‧確認應答420‧‧‧時脈請求/第二賦能訊號430‧‧‧第一賦能訊號1200‧‧‧平板個人電腦1241、1242‧‧‧同步電路1243‧‧‧邏輯閘1244‧‧‧時脈閘控電路1300‧‧‧膝上型電腦1400‧‧‧智慧型電話CH‧‧‧通訊通道CLK‧‧‧時脈訊號EMA、SEMA‧‧‧額外裕度調整訊號I、II、III、A、B‧‧‧週期ISOLATION、SISOLATION‧‧‧隔離訊號OS、SS‧‧‧智慧財產區塊控制訊號REF_CLK‧‧‧參考時脈訊號RESET、SRESET‧‧‧重設訊號S1‧‧‧第一狀態S2‧‧‧第二狀態S3‧‧‧第三狀態S4‧‧‧第四狀態S5‧‧‧第五狀態S6‧‧‧第六狀態S7‧‧‧第七狀態S8‧‧‧第八狀態SCLK‧‧‧短停止時脈訊號SIGNAL1‧‧‧異步第一訊號/多位元第一訊號/第一異步訊號SIGNAL2‧‧‧異步第二訊號/多位元第一訊號/第二異步訊號SYNC_DATA‧‧‧同步資料SYNC_REQ‧‧‧請求T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15‧‧‧時刻
藉由參照附圖來詳細闡述本發明概念的示例性實施例，本發明概念的以上及其他特徵將變得更顯而易見，在附圖中：
圖1是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖2是說明圖1所示半導體裝置的示意圖。 圖3是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖4是說明根據本發明概念示例性實施例的圖3所示半導體裝置的操作的時序圖。 圖5是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖6是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖7是說明根據本發明概念示例性實施例的圖6所示半導體裝置的操作的時序圖。 圖8是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖9是說明根據本發明概念示例性實施例的圖8所示半導體裝置的操作的時序圖。 圖10是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖11是說明根據本發明概念示例性實施例的圖10所示半導體裝置的操作的時序圖。 圖12是說明根據本發明概念示例性實施例的半導體裝置的示意圖。 圖13是說明根據本發明概念示例性實施例的圖12所示半導體裝置的操作的時序圖。 圖14是說明根據本發明概念示例性實施例的半導體裝置及根據本發明概念示例性實施例的半導體裝置的操作方法所可應用至的半導體系統的方塊圖。 圖15、圖16、及圖17是說明圖14所示半導體系統的實例的示意圖。
1‧‧‧半導體裝置/半導體裝置「系統晶片」
100‧‧‧時脈管理單元
110‧‧‧時脈管理單元控制器
120a~120g‧‧‧時脈組件
122a~122g‧‧‧時脈控制電路
124a~124g‧‧‧時脈源
130、132‧‧‧通道管理電路
200、210‧‧‧智慧財產區塊
300‧‧‧電力管理單元
REQ‧‧‧時脈請求
ACK‧‧‧確認應答
CH‧‧‧通訊通道
CLK‧‧‧時脈訊號

Claims (20)

  1. 一種半導體裝置，包括：驅動器電路；第一時脈控制電路，控制第一時脈源；以及第二時脈控制電路，因應於來自所述驅動器電路的第二時脈請求而向所述第一時脈控制電路發送第一時脈請求，並基於來自所述第一時脈控制電路的所述第一時脈請求的確認應答控制第二時脈源產生停止時脈訊號，其中所述第二時脈源接收來自所述第一時脈源的時脈訊號，並且所述停止時脈訊號是被關斷達預定時間量的時脈訊號；其中所述驅動器電路接收智慧財產(IP)區塊控制訊號，並在所述停止時脈訊號被輸出至智慧財產區塊的同時將所述智慧財產區塊控制訊號輸出至所述智慧財產區塊。
  2. 如申請專利範圍第1項所述的半導體裝置，其中因應於所述智慧財產區塊控制訊號，所述驅動器電路向所述第二時脈控制電路發送所述第二時脈請求。
  3. 如申請專利範圍第2項所述的半導體裝置，其中所述驅動器電路自所述第二時脈控制電路接收對所述第二時脈請求的確認應答。
  4. 如申請專利範圍第3項所述的半導體裝置，其中因應於來自所述第二時脈控制電路的對所述第二時脈請求的所述確認應答，所述驅動器電路向所述第二時脈源發送第三時脈請求。
  5. 如申請專利範圍第4項所述的半導體裝置，其中所述驅動器電路自所述第二時脈源接收對所述第三時脈請求的確認應答，且接著輸出所述智慧財產區塊控制訊號至所述智慧財產區塊。
  6. 如申請專利範圍第1項所述的半導體裝置，其中所述智慧財產區塊控制訊號包括重設訊號、隔離訊號、或記憶體裝置的額外裕度調整(EMA)訊號。
  7. 如申請專利範圍第1項所述的半導體裝置，其中所述第二時脈源包括時脈閘控電路。
  8. 如申請專利範圍第7項所述的半導體裝置，其中所述第二時脈源更包括邏輯閘，所述邏輯閘對自所述第二時脈控制電路接收的第一賦能訊號及自所述驅動器電路接收的第二賦能訊號執行邏輯運算並隨著所述邏輯運算的結果而輸出用於控制所述時脈閘控電路的訊號。
  9. 如申請專利範圍第8項所述的半導體裝置，其中所述時脈閘控電路是由自所述邏輯閘輸出的所述訊號來賦能或去能。
  10. 如申請專利範圍第1項所述的半導體裝置，其中所述第二時脈控制電路或所述第二時脈源更包括計數器，所述計數器設定所述停止時脈訊號的長度。
  11. 一種半導體裝置，包括：驅動器電路；第一時脈控制電路，控制第一時脈源；以及第二時脈控制電路，因應於來自所述驅動器電路的第二時脈 請求而向所述第一時脈控制電路發送第一時脈請求，並基於來自所述第一時脈控制電路的所述第一時脈請求的確認應答控制第二時脈源產生停止時脈訊號，其中所述第二時脈源接收來自所述第一時脈源的時脈訊號，並且所述停止時脈訊號是被關斷達預定時間量的時脈訊號；其中所述驅動器電路因應於智慧財產(IP)區塊控制訊號而向所述第二時脈控制電路發送所述第二時脈請求及向所述第二時脈源發送第三時脈請求，以及其中所述驅動器電路在所述停止時脈訊號被輸出至智慧財產區塊的同時將所述智慧財產區塊控制訊號輸出至所述智慧財產區塊。
  12. 如申請專利範圍第11項所述的半導體裝置，其中所述驅動器電路自所述第二時脈控制電路接收對所述第二時脈請求的確認應答並接著向所述第二時脈源發送所述第三時脈請求。
  13. 如申請專利範圍第12項所述的半導體裝置，其中所述驅動器電路自所述第二時脈源接收對所述第三時脈請求的確認應答且輸出所述智慧財產區塊控制訊號至所述智慧財產區塊。
  14. 如申請專利範圍第11項所述的半導體裝置，其中所述智慧財產區塊控制訊號包括重設訊號、隔離訊號、或記憶體裝置的額外裕度調整(EMA)訊號。
  15. 如申請專利範圍第11項所述的半導體裝置，其中所述第二時脈源包括時脈閘控電路。
  16. 如申請專利範圍第15項所述的半導體裝置，其中所述第二時脈源更包括邏輯閘，所述邏輯閘對自所述第二時脈控制電路接收的第一賦能訊號及自所述驅動器電路接收的第二賦能訊號執行邏輯運算並隨著所述邏輯運算的結果而輸出用於控制所述時脈閘控電路的訊號。
  17. 如申請專利範圍第16項所述的半導體裝置，其中所述時脈閘控電路是由自所述邏輯閘輸出的所述訊號來賦能或去能。
  18. 如申請專利範圍第11項所述的半導體裝置，其中所述第二時脈控制電路或所述第二時脈源更包括計數器，所述計數器設定所述停止時脈訊號的長度。
  19. 一種半導體裝置，包括：時脈控制電路及時脈源；以及驅動器電路，被配置成在第一時刻向所述時脈控制電路發送第一時脈請求，在第二時刻接收對所述第一時脈請求的確認應答，在第三時刻向所述時脈源發送第二時脈請求，並在第四時刻接收對所述第二時脈請求的確認應答，其中所述時脈控制電路在接收所述第一時脈請求時向所述時脈源提供賦能訊號，並且所述時脈控制電路在接收來自所述時脈源的所述賦能訊號的確認應答時向所述驅動器電路提供所述第一時脈請求的所述確認應答，其中所述時脈源被配置成因應於所述第二時脈請求而產生第一時脈訊號，其中所述第一時脈訊號不在高狀態與低狀態之間振 盪，且其中所述驅動器電路更被配置成在第五時刻結束所述第二時脈請求，且因應於結束所述第二時脈請求，所述第一時脈訊號被去能，且其中所述驅動器電路在未振盪的所述第一時脈訊號被自所述時脈源輸出的同時將控制訊號輸出至智慧財產區塊。
  20. 如申請專利範圍第19項所述的半導體裝置，其中當所述第一時脈訊號被去能時，自所述時脈源輸出在所述高狀態與所述低狀態之間振盪的第二時脈訊號。
TW106124803A 2016-01-25 2017-07-25 半導體裝置 TWI727075B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662286860P 2016-01-25 2016-01-25
??10-2017-0000614 2017-01-03
KR1020170000614A KR102568225B1 (ko) 2016-01-25 2017-01-03 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR10-2017-0000614 2017-01-03
KR1020170010945A KR102467172B1 (ko) 2016-01-25 2017-01-24 반도체 장치
US15/415,020 2017-01-25
US15/415,020 US10429881B2 (en) 2016-01-25 2017-01-25 Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device

Publications (2)

Publication Number Publication Date
TW201826266A TW201826266A (zh) 2018-07-16
TWI727075B true TWI727075B (zh) 2021-05-11

Family

ID=59651729

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106116978A TWI747904B (zh) 2016-01-25 2017-05-23 系統晶片、時鐘閘控元件、時鐘多工器元件及分頻元件
TW106124821A TWI740988B (zh) 2016-01-25 2017-07-25 半導體裝置
TW106124803A TWI727075B (zh) 2016-01-25 2017-07-25 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106116978A TWI747904B (zh) 2016-01-25 2017-05-23 系統晶片、時鐘閘控元件、時鐘多工器元件及分頻元件
TW106124821A TWI740988B (zh) 2016-01-25 2017-07-25 半導體裝置

Country Status (5)

Country Link
US (2) US11314278B2 (zh)
KR (1) KR102467172B1 (zh)
CN (2) CN117075683A (zh)
DE (1) DE102017110784A1 (zh)
TW (3) TWI747904B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치
US10637592B2 (en) * 2017-08-04 2020-04-28 Chronos Tech Llc System and methods for measuring performance of an application specific integrated circuit interconnect
KR102640922B1 (ko) * 2018-03-05 2024-02-27 삼성전자주식회사 동작 상태에 따라 기능 모듈들을 저전력 상태로 제어하는 집적 회로, 전자 장치 및 그 제어 방법
US20230315588A1 (en) * 2020-09-11 2023-10-05 Google Llc Hardware-Based Save-and-Restore Controller
KR20230000638A (ko) * 2021-06-25 2023-01-03 한국전자통신연구원 저전력 시스템 온 칩
CN116088667B (zh) * 2023-03-03 2023-06-16 此芯科技(北京)有限公司 一种系统级soc芯片控制电路、方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775839B2 (en) * 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US20160116934A1 (en) * 2014-10-23 2016-04-28 Samsung Electronics Co., Ltd. Clock circuit for generating clock signal and semiconductor integrated circuit device including the same
US9383805B2 (en) * 2013-03-12 2016-07-05 Atmel Corporation Generating clock on demand

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777291B2 (ja) 1991-04-30 1998-07-16 株式会社東芝 アナログ・ディジタル混在集積回路
US5600839A (en) 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
EP0666529B1 (en) * 1994-02-02 2004-10-06 Advanced Micro Devices, Inc. Power management in an asynchronus receiver/transmitter
EP0666525B1 (en) 1994-02-04 2001-09-12 Intel Corporation Method and apparatus for control of power consumption in a computer system
US5793993A (en) 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5805923A (en) 1995-05-26 1998-09-08 Sony Corporation Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used
JP2856177B2 (ja) 1996-10-11 1999-02-10 日本電気株式会社 クロック信号制御回路およびクロック信号制御方式
JPH11143570A (ja) 1997-11-11 1999-05-28 Kawasaki Steel Corp Ｌｓｉのクロック停止信号生成回路
JPH11184554A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
JP3052925B2 (ja) 1998-02-27 2000-06-19 日本電気株式会社 クロック制御方法および回路
US6654898B1 (en) 1999-07-15 2003-11-25 Apple Computer, Inc. Stable clock generation internal to a functional integrated circuit chip
JP3908445B2 (ja) 2000-08-01 2007-04-25 富士通株式会社 電子機器
EP1204016B1 (en) 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Power down protocol for integrated circuits
US7174467B1 (en) 2001-07-18 2007-02-06 Advanced Micro Devices, Inc. Message based power management in a multi-processor system
CN100570577C (zh) 2001-08-29 2009-12-16 联发科技股份有限公司 高速程序跟踪
US7111183B1 (en) 2002-10-10 2006-09-19 Lattice Semiconductor Corporation Expansion method for complex power-sequencing applications
US7673193B1 (en) * 2005-08-18 2010-03-02 Rambus Inc. Processor-memory unit for use in system-in-package and system-in-module devices
DE10303673A1 (de) 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
US7222251B2 (en) * 2003-02-05 2007-05-22 Infineon Technologies Ag Microprocessor idle mode management system
US6915438B2 (en) * 2003-04-04 2005-07-05 Arraycomm, Inc Distributed power management method for monitoring control/status signal of sub-modules to manage power of sub-modules by activating clock signal during operation of sub-modules
US7131023B2 (en) 2003-05-30 2006-10-31 Lucent Technologies Inc. Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals
US6822481B1 (en) 2003-06-12 2004-11-23 Agilent Technologies, Inc. Method and apparatus for clock gating clock trees to reduce power dissipation
US6927604B2 (en) 2003-08-21 2005-08-09 International Business Machines Corporation Clock signal selector circuit with reduced probability of erroneous output due to metastability
JP2005234932A (ja) 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd マトリックス状バス接続システムとその低電力方法
US7142478B2 (en) 2004-03-19 2006-11-28 Infineon Technologies Ag Clock stop detector
US20050232218A1 (en) 2004-04-19 2005-10-20 Broadcom Corporation Low-power operation of systems requiring low-latency and high-throughput
KR20060064146A (ko) 2004-12-08 2006-06-13 어보브반도체 주식회사 저전력 마이크로 컨트롤러
US7401245B2 (en) 2005-04-29 2008-07-15 Hewlett-Packard Development Company, L.P. Count calibration for synchronous data transfer between clock domains
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
JP4820586B2 (ja) 2005-06-29 2011-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2007065756A (ja) 2005-08-29 2007-03-15 Nec Corp クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器
US7245161B2 (en) 2005-09-15 2007-07-17 International Business Machines Corporation Apparatus and method for verifying glitch-free operation of a multiplexer
KR100719360B1 (ko) 2005-11-03 2007-05-17 삼성전자주식회사 디지털 로직 프로세싱 회로, 그것을 포함하는 데이터 처리 장치, 그것을 포함한 시스템-온 칩, 그것을 포함한 시스템, 그리고 클록 신호 게이팅 방법
JP2007219678A (ja) 2006-02-15 2007-08-30 Oki Electric Ind Co Ltd マルチレイヤバス・システム
WO2008012483A1 (en) 2006-07-28 2008-01-31 Arm Limited Power management in a data processing device having masters and slaves
KR100852885B1 (ko) 2006-08-08 2008-08-19 엠텍비젼 주식회사 슬레이브 장치의 소모 전류 제어 회로 및 그 방법, 및아이투씨 인터페이스 회로
JP2008097594A (ja) 2006-09-14 2008-04-24 Yaskawa Electric Corp 低消費電力システムおよび低消費電力システムにおける電力低消費方法
US7797561B1 (en) 2006-12-21 2010-09-14 Nvidia Corporation Automatic functional block level clock-gating
US7971086B2 (en) 2007-02-06 2011-06-28 D. S. P. Group Ltd. Integrated waking/while-awake power management system with breaking distance timer for high wake-up latency portion of hardware
US7813908B2 (en) 2007-04-27 2010-10-12 Freescale Semiconductor, Inc. Clock control module simulator and method thereof
US20080301604A1 (en) 2007-05-30 2008-12-04 Alexander Itskovich Apparatus for and method of estimating the quality of clock gating solutions for integrated circuit design
US8140925B2 (en) 2007-06-26 2012-03-20 International Business Machines Corporation Method and apparatus to debug an integrated circuit chip via synchronous clock stop and scan
US8466723B2 (en) 2007-09-27 2013-06-18 Synopsys, Inc. Clock generator
KR20090061515A (ko) * 2007-12-11 2009-06-16 한국전자통신연구원 Ｇａｌｓ 시스템용 접속회로 및 그의 동작방법
TWI358635B (en) * 2008-02-26 2012-02-21 Mstar Semiconductor Inc Power managing method for a multi-microprocessor s
US8028185B2 (en) * 2008-03-11 2011-09-27 Globalfoundries Inc. Protocol for transitioning in and out of zero-power state
US8112648B2 (en) 2008-03-11 2012-02-07 Globalfoundries Inc. Enhanced control of CPU parking and thread rescheduling for maximizing the benefits of low-power state
WO2009126880A2 (en) 2008-04-10 2009-10-15 University Of Southern California Power aware asynchronous circuits
JP2010021793A (ja) 2008-07-10 2010-01-28 Toshiba Corp 半導体集積回路装置および消費電力制御方法
US8112651B2 (en) 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8448001B1 (en) 2009-03-02 2013-05-21 Marvell International Ltd. System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
US8572418B2 (en) 2009-03-12 2013-10-29 Qualcomm Incorporated Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
US8132144B2 (en) 2009-06-17 2012-03-06 Oracle America, Inc. Automatic clock-gating insertion and propagation technique
CN102193580A (zh) * 2010-02-12 2011-09-21 布鲁旺德通讯有限公司 用于时钟门控控制的方法和装置
US8867680B2 (en) * 2010-02-12 2014-10-21 Intel Mobile Communications GmbH Circuitry system and method for connecting synchronous clock domains of the circuitry system
JP5317356B2 (ja) 2010-02-26 2013-10-16 ルネサスエレクトロニクス株式会社 クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
US8694812B2 (en) 2010-03-29 2014-04-08 Dot Hill Systems Corporation Memory calibration method and apparatus for power reduction during flash operation
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
KR101790320B1 (ko) * 2010-04-09 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 분주 회로
US8289048B2 (en) 2010-04-28 2012-10-16 Intel Corporation State transitioning clock gating
US8996906B1 (en) 2010-05-13 2015-03-31 Tabula, Inc. Clock management block
US8533648B2 (en) 2010-05-13 2013-09-10 Oracle International Corporation Automatic clock-gating propagation technique
KR101603287B1 (ko) * 2010-05-17 2016-03-14 삼성전자주식회사 시스템 온 칩 및 그것의 동작 방법
US8384436B2 (en) 2011-01-10 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Clock-tree transformation in high-speed ASIC implementation
US8898502B2 (en) 2011-07-05 2014-11-25 Psion Inc. Clock domain crossing interface
US9081517B2 (en) 2011-08-31 2015-07-14 Apple Inc. Hardware-based automatic clock gating
JP5678849B2 (ja) 2011-09-14 2015-03-04 株式会社デンソー 通信システム及びトランシーバ
US9471121B2 (en) 2011-11-14 2016-10-18 Texas Instruments Incorporated Microprocessor based power management system architecture
US8959382B2 (en) 2011-12-30 2015-02-17 Silicon Laboratories Inc. Controlling communication of a clock signal to a peripheral
US8924612B2 (en) 2012-04-04 2014-12-30 Arm Limited Apparatus and method for providing a bidirectional communications link between a master device and a slave device
JP6051648B2 (ja) 2012-07-23 2016-12-27 セイコーエプソン株式会社 プロジェクター、およびその制御方法
US9218018B2 (en) 2012-09-14 2015-12-22 Oracle International Corporation Method and apparatus for distributed generation of multiple configurable ratioed clock domains within a high speed domain
WO2014043856A1 (en) 2012-09-19 2014-03-27 Qualcomm Incoporated Clock gating circuit for reducing dynamic power
KR102001414B1 (ko) 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US9152598B2 (en) 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system
US9766648B2 (en) 2013-07-16 2017-09-19 Ford Global Technologies, Llc Controller system coordinated using a timing signal and method of controller coordination using a timing signal
US9230647B2 (en) * 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof
JP6256067B2 (ja) 2014-02-06 2018-01-10 株式会社ソシオネクスト 半導体装置
KR101406087B1 (ko) * 2014-02-10 2014-06-11 엠텍비젼 주식회사 분주기 및 분주기의 분주 방법
JP2015215684A (ja) * 2014-05-08 2015-12-03 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
US9582026B2 (en) 2014-09-30 2017-02-28 Samsung Electronics Co., Ltd. System-on-chip to support full handshake and mobile device having the same
KR102290984B1 (ko) 2014-09-30 2021-08-18 삼성전자주식회사 풀 핸드세이크를 지원하는 시스템온칩 및 이를 포함하는 모바일 장치
KR102384347B1 (ko) 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
KR20170000609A (ko) 2015-06-24 2017-01-03 이재욱 발모촉진용 조성물의 제조방법
US10296065B2 (en) 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Clock management using full handshaking
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775839B2 (en) * 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US9383805B2 (en) * 2013-03-12 2016-07-05 Atmel Corporation Generating clock on demand
US20160116934A1 (en) * 2014-10-23 2016-04-28 Samsung Electronics Co., Ltd. Clock circuit for generating clock signal and semiconductor integrated circuit device including the same

Also Published As

Publication number Publication date
CN117075683A (zh) 2023-11-17
TW201827977A (zh) 2018-08-01
KR102467172B1 (ko) 2022-11-14
US11314278B2 (en) 2022-04-26
TWI747904B (zh) 2021-12-01
TW201828596A (zh) 2018-08-01
TWI740988B (zh) 2021-10-01
CN108345351A (zh) 2018-07-31
US20220229464A1 (en) 2022-07-21
US11747853B2 (en) 2023-09-05
US20210141412A1 (en) 2021-05-13
TW201826266A (zh) 2018-07-16
KR20170088768A (ko) 2017-08-02
DE102017110784A1 (de) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI727075B (zh) 半導體裝置
US10853304B2 (en) System on chip including clock management unit and method of operating the system on chip
TWI720005B (zh) 資料處理系統、資料處理裝置、以及操作從裝置的方法
US10928849B2 (en) Semiconductor device, semiconductor system and method for operating semiconductor device
US11275708B2 (en) System on chip including clock management unit and method of operating the system on chip
US10503674B2 (en) Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device
TWI772300B (zh) 半導體裝置
JP6200503B2 (ja) 遅延ロック・ループを使用するメモリ・デバイスのための省電力の装置及び方法
JP2018514873A (ja) 集積回路間の通信
US10331592B2 (en) Communication apparatus with direct control and associated methods
US10429881B2 (en) Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
TWI752067B (zh) 半導體裝置及半導體系統
KR102568225B1 (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
TWI771301B (zh) 半導體裝置及半導體系統
KR20170088750A (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR20170088749A (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
CN108268085B (zh) 半导体装置
TW202024843A (zh) 電子裝置以及供電方法
CN108268117B (zh) 半导体装置以及半导体系统
TWI756225B (zh) 系統晶片、半導體系統以及時鐘信號輸出電路
CN108268086B (zh) 半导体装置、半导体系统以及操作半导体装置的方法
JP5315882B2 (ja) 半導体装置及び通信方法
JP5413367B2 (ja) 半導体装置及び通信方法