JP5413367B2 - 半導体装置及び通信方法 - Google Patents

Description

本発明は、半導体装置及び通信方法に関し、特に異なるクロック周波数で動作する複数の回路間の通信技術に関する。

異なるクロック周波数で動作する複数の回路間や機能ブロック間の通信方式には、主に同期方式及び非同期方式の２種類がある。同期方式では、通信する２つの回路の各クロックの周波数比が１対整数（例えば、１：２，１：３，・・・等)又は整数対１（例えば、２：１，３：１，・・・等)であり、かつ２つのクロックの位相が等しいことが適用の条件である。すなわち、同期方式に基づく同期通信は、クロック同士が同期している回路間でのみ行うことができる通信方法である。

図１０には、クロックＡで動作する回路Ａと、クロックＢで動作する回路Ｂが、同期方式を用いて通信する半導体装置の例が開示されている。この例において、回路Ａと回路Ｂは、通信要求信号Ｒｅｑ、通信応答信号Ａｃｋ及び通信データ信号Ｄａｔａを用いて、回路Ａから回路Ｂの方向でデータを通信する。

クロックＡの周波数は、クロックＢの整数倍（例えば、１倍，２倍，３倍，・・・等）である。クロックＡとクロックＢの分配遅延は、クロックツリー合成等の手法により、同等になるように設計される。また、クロックＡとクロックＢ間は、隣接する通信タイミングでセットアップやホールドタイム制約を満足するようにタイミング設計される。

通信要求信号Ｒｅｑは、回路Ａから回路Ｂへの通信要求がある場合に、回路ＡがクロックＡのタイミングで出力し、回路ＢがクロックＢのタイミングで入力する信号である。通信応答信号Ａｃｋは、回路Ｂが受信可能な状態にあるか、または回路Ａからの通信データを回路Ｂが正常に受理した場合に、回路ＢがクロックＢのタイミングで出力し、回路ＡがクロックＡのタイミングで入力する信号である。通信データ信号Ｄａｔａは、回路Ａから回路Ｂへの通信データを送る信号である。

カウンタ回路１００は、クロックＡとクロックＢの周波数の比を示す周波数比情報１０１を参照して、回路Ａが通信するタイミングを示す通信タイミング信号１０２を生成する。回路Ａは、通信タイミング信号１０２を入力して、通信速度を回路Ｂの受信速度に合わせることにより、同期的な通信を実現する。

図１１は、クロックＡの周波数がクロックＢの周波数の２倍であり、回路Ａから回路Ｂへデータを送信する場合の動作を示すタイミング図である。このタイミング図は、クロックＡ、通信タイミング信号１０２、通信要求信号Ｒｅｑ、通信データ信号Ｄａｔａ、クロックＢ及び通信応答信号Ａｃｋをそれぞれ図示している。また、図において、クロックＡの立ち上がりのタイミングを、それぞれ記号Ｔ０，Ｔ１，Ｔ２，・・・で示している。

クロックＡの周波数はクロックＢの周波数の２倍であるので、クロックＡの２サイクルに１回、具体的には、タイミングＴ０、Ｔ２、Ｔ４、Ｔ６、Ｔ８において、クロックＡとクロックＢの位相（立ち上がりエッジ）が一致している。回路Ａは、このクロックＡとクロックＢの位相が一致するタイミングを示す通信タイミング信号１０２を参照して、このクロックＡとクロックＢの位相が一致するタイミングのみで通信動作を行う。一方、回路ＢはクロックＢの毎サイクルにおいて通信動作を行うので、回路Ａと回路Ｂの通信速度が一致する。

より詳細には、クロックＡとクロックＢの位相が一致し、通信を行うタイミングで、通信タイミング信号１０２は値１となる。回路Ａが内蔵するフリップフロップＡ１，Ａ２，Ａ３は、通信タイミング信号１０２をイネーブル入力（ＥＮ）に入力することで、通信タイミング信号１０２が値１となるタイミングのみで動作する。従って、回路Ａは、この通信を行うタイミングで通信要求信号Ｒｅｑ及び通信データ信号Ｄａｔａを出力し、通信応答信号Ａｃｋを入力する。

クロックＡの周波数がクロックＢの整数倍である場合、通信タイミング信号１０２は、カウンタ回路１００によって、容易に生成することができる。例えば、クロックＡの周波数がクロックＢのＮ倍（Ｎは整数）である場合、１からＮまでカウントアップするカウント回路を用いて、Ｎサイクルに１回、通信タイミング信号１０２として値１を出力すればよい。

次に、具体的な通信動作を、図１１を参照して説明する。まず、タイミングＴ０において、回路Ａは、通信要求信号Ｒｅｑとして値０を出力することによって、回路Ｂに対して通信要求がないことを通知する。一方、回路Ｂは、通信応答信号Ａｃｋとして値１を出力することによって、通信できる状態にあることを回路Ａに対して通知する。また、回路Ｂは、回路ＡがタイミングＴ０において通信要求信号Ｒｅｑとして出力した値０を入力し、回路Ａからの通信要求がないと判断する。

次に、タイミングＴ２において、回路Ａは、通信要求信号Ｒｅｑとして値１を出力することにより、回路Ｂに対して通信要求があることを通知するとともに、送信するデータＤ０を通信データ信号Ｄａｔａとして出力する。回路Ｂは、タイミングＴ２においてもタイミングＴ０から引き続き、通信応答信号Ａｃｋとして値１を出力する。

次に、タイミングＴ４において、回路Ａは、回路ＢがタイミングＴ２において通信応答信号Ａｃｋとして出力した値１を入力し、通信要求およびそのデータＤ０が受理されたと判断する。その結果、回路Ａは、通信要求信号Ｒｅｑとして値０を出力し、回路Ｂに対してさらなる通信要求がないことを通知する。タイミングＴ４において、回路Ｂは、回路ＡがタイミングＴ２において通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ０を受信する。その結果、回路Ｂは、通信応答信号Ａｃｋとして値０を出力し、これ以上通信を受信できる状態ではないことを回路Ａに対して通知する。

次に、タイミングＴ６において、回路Ａは、再び通信要求信号Ｒｅｑに値１を出力することによって、回路Ｂに対して通信要求があることを通知するとともに、送信するデータＤ１を通信データ信号Ｄａｔａとして出力する。回路Ｂは、再び通信応答信号Ａｃｋに値１を出力することで、通信を受信できる状態にあることを回路Ａに通知する。

次に、タイミングＴ８において、回路Ａは、タイミングＴ６で回路Ｂが通信応答信号Ａｃｋとして出力した値１を入力し、通信要求およびそのデータＤ１が回路Ｂに受理されたと判断する。その結果、回路Ａは、通信要求信号Ｒｅｑとして値０を出力し、回路Ｂにさらなる通信要求がないことを通知する。回路Ｂは、タイミングＴ６で回路Ａが通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ１を受信する。その結果、通信応答信号Ａｃｋとして値０を出力し、これ以上通信を受信できる状態ではないことを回路Ａに通知する。

以上説明したように、送信側の回路Ａと受信側の回路Ｂが、通信要求信号と通信要求信号を互いにやりとりを行う（ハンドシェイクを行う）ことによって同期的な通信を行うハンドシェイク型の同期通信方式は、オンチップ・バスなどに広く使われている。

一方、通信する２つの回路の各クロックの周波数比が１対整数や、整数対１ではない、あるいは２つのクロックの位相が等しくない回路間で行われる通信では、非同期方式が使用される。非同期方式を用いて通信すると、信号を出力するタイミングと信号を入力するタイミングとが非同期関係になり、信号が"０"と"１"との間を、ある時間揺らぐ状態になる可能性がある。この現象は、メタスタビリティ（metastablity）と呼ばれ、回路の誤動作の原因となる。メタスタビリティによる誤動作を防止するため、非同期方式では通常、同期化回路が用いられる（例えば、特許文献１）。

特許文献１に開示された技術では、第１のクロック信号に同期して所定の動作を行う第１の回路と、第２のクロック信号に同期して所定の動作を行う第２の回路との間に同期化回路を設けている。そして、この同期化回路は第１の回路の出力データを第１のクロック信号に同期してラッチし、ラッチした信号を第２のクロック信号に同期して出力している。

また、上記以外にもメタスタビリティによる誤動作を防止する技術が提案されている（例えば、特許文献２）。特許文献２に開示された技術では、データ入力信号とクロック入力信号の変化を検知し、セットアップ若しくはホールドタイムを満足しない場合にフリップフロップのデータ入力の信号を変更しないように制御して、メタスタビリティによる誤動作を防止している。

特開２００３−２７３８４７号公報 特開平６−４５８８０号公報

関連する技術における同期方式は、互いに通信する各機能ブロックのクロック周波数比が整数比、すなわち１対整数や整数対１に限定されるという問題があった。この制限は、通信する機能ブロック（回路）の数が増加するにつれて益々深刻になる。

さらに近年、消費電力の低減のために、各機能ブロック毎に周波数を動作時に動的に変更する動的周波数制御方式（ＤＦＳ：Dynamic Frequency Scaling）が提案されている。しかしながら、各機能ブロックが設定できるクロック周波数が限定されていると、ＤＦＳの低電力化に対する効果が減少するという問題がある。

一方、上述した特許文献１の開示された非同期方式には、主に次に示す問題がある。
第１に、非決定性動作の問題がある。チップデバイスの特性ばらつきや動作環境等に依存して、クロックサイクルのレベルでの動作が非決定的（nondeterministic）になる。その結果、ハードウェア／ソフトウェアの検証・デバックやテストにかかるコストが増大してしまう。

第２に、通信レイテンシが大きいという問題がある。同期化に要する遅延のために通信レイテンシが増加し、通信スループットが低下する。その結果、性能の低下や、それを補償するために面積・電力が増加してしまう。

第３に、メタスタビリティによる誤動作の可能性があり、この結果、信頼性が低下するという問題がある。これは、クロック周波数の増加や低電圧化や同期化を行う箇所の増加にともない益々悪化する。信頼性を向上するには、メタスタビリティを解消するための時間を十分に確保する必要があるが、その結果、同期化に要する遅延が益々増大し、通信レイテンシが増加する。

また、上述した特許文献２に開示された技術では、動作時にデータ入力信号とクロック入力信号の変化を検知し、セットアップ若しくはホールドタイムを満足しているか否かを判断するが、チップデバイスの特性ばらつきや動作環境等に依存してその判断基準が変動するため、クロックサイクルのレベルでの動作が非決定的になるという問題がある。

本発明は、かかる課題を解決するためになされたものであり、各回路において設定できるクロック周波数の自由度が大きく、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路間の通信が可能な半導体装置及び通信方法を提供することにある。

本発明の第１の半導体装置は、第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、前記第２のクロック信号に基づいて処理を行う第２の回路と、前記第１の回路が前記第２の回路に対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路とを備え、前記通信タイミング制御回路は、第１のクロック信号と第２のクロック信号の周波数の比を設定する周波数比情報と、第１のクロック信号と第２のクロック信号の位相関係を示す位相関係情報によって決定される通信タイミング信号を生成するものである。

本発明の第２の半導体装置は、第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、前記第２のクロック信号に基づいて処理を行う第２の回路と、前記第１の回路が前記第２の回路に対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路とを備え、前記通信タイミング制御回路は、前記第２の回路が行う一回の通信に対して、前記第１の回路が通信を一回行うように、前記通信タイミング信号を生成するものである。

本発明の第１の通信方法は、第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、前記第２のクロック信号に基づいて処理を行う第２の回路との間で通信を行う通信方法であって、第１のクロック信号と第２のクロック信号の周波数の比を設定する周波数比情報と、第１のクロック信号と第２のクロック信号の位相関係を示す位相関係情報に基づいて通信タイミング信号を生成するステップと、前記第１の回路が、生成された通信タイミング信号が指定するタイミングによって、前記第２の回路に対して通信を実行するステップを備えたものである。

本発明の第２の通信方法は、第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、前記第２のクロック信号に基づいて処理を行う第２の回路との間で通信を行う通信方法であって、前記第２の回路が行う一回の通信に対して、前記第１の回路が通信を一回行うように、前記通信タイミング信号を生成するステップと、前記第１の回路が、生成された通信タイミング信号が指定するタイミングによって、前記第２の回路に対して通信を実行するステップを備えたものである。

本発明によれば、各回路において設定できるクロック周波数の自由度が大きく、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路間の通信が可能な半導体装置及び通信方法を提供することができる。

本発明における半導体装置の構成図である。 本発明における半導体装置の構成図である。 本発明における半導体装置の通信動作の例を示すタイミング図である。 本発明における半導体装置の構成図である。 本発明における半導体装置の通信動作の例を示すタイミング図である。 本発明における半導体装置の他の構成図である。 本発明における半導体装置の他の構成図である。 本発明における通信タイミング制御回路の構成図である。 本発明における通信タイミング制御回路の動作を示すタイミング図である。 背景技術における半導体装置の構成図である。 背景技術における半導体装置の通信動作の例を示すタイミング図である。

発明の実施の形態１．
最初に、図１を用いて、本実施の形態１にかかる半導体装置の基本的な通信方法について説明する。図に示されるように、当該半導体装置は、クロックＡで動作する回路Ａと、クロックＢで動作する回路Ｂを備えている。このとき、クロックＡは、クロックＢの周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）の信号である。さらに、当該半導体装置は、回路Ａが回路Ｂに対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路５０を備えている。

通信タイミング制御回路５０は、クロックＡとクロックＢの周波数の比を設定する周波数比情報１１と、クロックＡとクロックＢの位相関係を示す位相関係情報１２によって決定される通信タイミング信号を生成する。好適には、通信タイミング制御回路５０は、周波数比情報１１と、位相関係情報１２とを参照して、回路Ｂが行う一回の通信に対して、回路Ａが通信を一回行うように、通信タイミング信号を生成する。

さらに、図２を用いて、本実施の形態１にかかる半導体装置の構成例を具体的に説明する。この半導体装置では、クロックＡで動作する回路Ａと、クロックＢで動作する回路Ｂが、ハンドシェイク型の同期通信方式を用いて、回路Ａから回路Ｂの方向でデータを通信する。図１０に示した半導体装置における、カウンタ回路１００を、本発明による通信タイミング制御回路５０に置き換えたものに相当し、さらに、通信応答信号Ａｃｋの経路上に、本発明によるホールドタイム補償回路６０を備えている。

回路Ａは、クロックＡがクロック入力に、通信タイミング制御回路５０から出力された通信タイミング信号１３がイネーブル入力（ＥＮ）にそれぞれ入力されるフリップフロップＡ１，Ａ２，Ａ３を備えている。フリップフロップＡ１は、通信要求信号Ｒｅｑを出力し、フリップフロップＡ２は通信応答信号ＡｃｋＡを入力し、フリップフロップＡ３は通信データ信号Ｄａｔａを出力する。

回路Ｂは、クロックＢがクロック入力に入力されるフリップフロップＢ１，Ｂ２，Ｂ３を備えている。フリップフロップＢ１は、通信要求信号Ｒｅｑを入力し、フリップフロップＢ２は通信応答信号ＡｃｋＢを出力し、フリップフロップＢ３は通信データ信号Ｄａｔａを入力する。

図１０を用いて説明した半導体装置の例では、通信する２つの回路の各クロックの周波数比が、１対整数や、整数対１に限定されていたが、本実施の形態１では、任意の整数比、例えば、３：２、２：５など、Ｍ対Ｎ（Ｍ，Ｎは整数）であってもよく、その場合でも、同期的な通信を可能とする。

本実施の形態１において、クロックＡの周波数はクロックＢの１以上の任意の有理数倍、すなわちＭ／Ｎ倍（Ｍ，Ｎは正の整数かつＭ≧Ｎ）である。この場合、クロックＡとクロックＢの周波数比はＭ：Ｎになる。クロックＡとクロックＢの分配遅延は、クロックツリー合成などにより、同等になるように設計される。また、クロックＡとクロックＢ間は、一般的な同期回路と同様に、隣接する通信タイミング間でセットアップやホールドタイム制約を満足するようにタイミング設計される。

通信タイミング制御回路５０は、クロックＡとクロックＢの周波数の比を示す周波数比情報１１、およびクロックＡとクロックＢの位相関係を示す位相関係信号１２を参照して、回路Ａが通信するタイミングを回路Ｂの各通信タイミングに対して一つ選択し、そのタイミングを示す通信タイミング信号１３を生成する。回路Ａは、通信タイミング信号１３を入力して、通信タイミング信号１３が指示するタイミングでのみ通信を行う。一方、回路ＢはクロックＢの毎サイクルにおいて通信動作を行うので、回路Ａと回路Ｂの通信速度が一致し、同期的な通信が実現される。

ホールドタイム補償回路６０は、クロックＡとクロックＢの周波数比が任意の整数比であるＭ対Ｎ（Ｍ，Ｎは整数）であっても、ハンドシェイク型の同期通信を実現するために設けられた回路である。ホールドタイム補償回路６０は、クロックＢで動作するフリップフロップから構成され、信号ＡｃｋＢをクロックＢの１サイクル分だけ遅延させて、信号ＡｃｋＡとして出力する。

回路Ａと回路Ｂは、通信要求信号Ｒｅｑ、通信応答信号ＡｃｋＢ, ＡｃｋＡ及び通信データ信号Ｄａｔａによって、回路Ａから回路Ｂの方向でデータを送信する。ここで、通信要求信号Ｒｅｑは、回路Ａから回路Ｂへの通信要求がある場合に、回路ＡがクロックＡのタイミングで出力し、回路ＢがクロックＢのタイミングで入力する。通信応答信号ＡｃｋＢは、回路Ｂが受信可能な状態にあるか、回路Ｂが回路Ａからの通信データを正常に受理した場合に、回路ＢがクロックＢのタイミングで出力する。通信応答信号ＡｃｋＢは、ホールドタイム補償回路６０により遅延処理され、通信応答信号ＡｃｋＡに変換される。通信応答信号ＡｃｋＡは、回路ＡによりクロックＡのタイミングで入力される。通信データ信号Ｄａｔａは、回路Ａから回路Ｂへの通信データを送る信号である。

図３は、クロックＡの周波数がクロックＢの周波数の５／２倍であり、従ってクロックＡとクロックＢの周波数比が５：２である場合の、回路Ａから回路Ｂへデータを送信する場合の動作を示すタイミング図である。図３では、クロックＡ、通信タイミング信号１３、位相関係信号１２、通信要求信号Ｒｅｑ、通信データ信号Ｄａｔａ、クロックＢ、通信応答信号ＡｃｋＢ、および通信応答信号ＡｃｋＡを図示している。

クロックＡとクロックＢの周波数はＭ：Ｎの整数比であり、クロックＡとクロックＢの分配遅延は同等であるので、ある一定の周期でクロックＡとクロックＢの立ち上がりが一致するという性質がある。すなわち、クロックＡは、Ｍサイクル毎にクロックＢに対する位相関係が一巡（立ち上がりが一致）し、クロックＢはＮサイクル毎にクロックＡに対する位相関係が一巡（立ち上がりが一致）する。

図３に示す例では、クロックＡとクロックＢの周波数比は５：２であるので、クロックＡは５サイクルでクロックＢとの位相関係が一巡し、クロックＢは２サイクルでクロックＡとの位相関係が一巡する。クロックＡにおいて、クロックＢと立ち上がりが一致するタイミングをＴ０，Ｔ０'，Ｔ０''，・・・として、クロックＢとの位相関係が一巡する５サイクルをそれぞれＴ０〜Ｔ４，Ｔ０'〜Ｔ４''，・・・で示している。同様に、クロックＢにおいて、クロックＡと立ち上がりが一致するタイミングをＳ０，Ｓ０'，Ｓ０''，・・・として、クロックＡとの位相関係が一巡する２サイクルをそれぞれＳ０〜Ｓ１，Ｓ０'〜Ｓ１'，・・・で示している。

通信タイミング信号１３は、回路Ａが通信を行うタイミングで値１、それ以外で値０となる信号である。具体的には、タイミングＴ１、Ｔ４、Ｔ１'、Ｔ４'、Ｔ１''において値１、それ以外で値０になる。回路Ａが内蔵するフリップフロップＡ１、Ａ２，Ａ３は、通信タイミング信号１３をイネーブル入力（ＥＮ）に入力することで、通信タイミング信号１３が値１となるタイミングのみで動作する。従って、回路Ａは、この通信を行うタイミングで通信要求信号Ｒｅｑ及び通信データ信号Ｄａｔａを出力し、通信応答信号ＡｃｋＡを入力する。

通信タイミング信号１３により選択される回路Ａの通信タイミングは、回路Ｂの各通信タイミングに対して一つ選択されるものならばいずれでもよい。例えば、タイミングＳ０に対応するＴ１の代わりに、Ｔ０やＴ２を選択しても良い。同様に、タイミングＳ１に対応するＴ４の変わりに、Ｔ３を選択しても良い。いずれにしても、通常の同期回路と同様に、クロックＡとクロックＢ間のセットアップやホールドタイム制約を満足するようにタイミング設計を行う必要があるので、タイミング設計が容易になるタイミングを選択しても良い。

位相関係信号１２は、クロックＡとクロックＢの立ち上がりが一致するタイミング（タイミングＴ０，Ｔ０'、Ｔ０''、・・・）で値１、それ以外で値０になる信号であり、クロックＡとクロックＢの位相関係が一巡するタイミングを与える。位相関係信号１２は、クロックＡとクロックＢを生成するクロック生成回路で容易に生成することができる。あるいは、位相比較回路によりクロックＡとクロックＢの位相を比較して、生成しても良い。

次に、具体的な通信動作を、図３を参照して説明する。
まず、回路Ｂの通信タイミングであるＳ０において、回路Ｂは、通信を受信できる状態にあるため、通信応答信号ＡｃｋＢとして値１を出力する。

次に、回路Ａの通信タイミングにあるＴ１において、回路Ａは、通信要求信号Ｒｅｑとして値１を出力することにより、回路Ｂに対して通信要求があることを通知するとともに、送信するデータＤ０を通信データ信号Ｄａｔａとして出力する。

次に、回路Ｂの通信タイミングであるＳ１において、回路Ｂは、回路ＡがタイミングＴ１において通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ０を受信する。その結果、回路Ｂは、これ以上通信を受信できる状態ではないことを回路Ａに対して通知するため、タイミングＳ１において通信応答信号ＡｃｋＢとして値０を出力する。このタイミングにおいて、ホールドタイム補償回路６０は、回路ＢよりタイミングＳ０で出力された通信応答信号ＡｃｋＢの値１を入力して、通信応答信号ＡｃｋＡとして値１を出力している。

次に、回路Ａの通信タイミングにあるＴ４において、回路Ａは、回路ＢがタイミングＳ０において通信応答信号ＡｃｋＢとして出力し、タイミングＳ１においてホールドタイム補償回路６０が通信応答信号ＡｃｋＡに出力した値１を入力し、通信要求およびそのデータＤ０が受理されたと判断する。その結果、回路Ａは、通信要求信号Ｒｅｑとして値０を出力し、回路Ｂに対してさらなる通信要求がないことを通知する。

次に、回路Ｂの通信タイミングであるＳ０'において、回路Ｂは、再び通信を受信できる状態になり、通信応答信号ＡｃｋＢとして値１を出力する。このタイミングにおいて、ホールドタイム補償回路６０は、回路ＢよりタイミングＳ１で出力された通信応答信号ＡｃｋＢの値０を入力して、通信応答信号ＡｃｋＡに値０を出力している。

次に、回路Ａの通信タイミングにあるＴ１'において、回路Ａは、再び通信要求信号Ｒｅｑとして値１を出力することで、回路Ｂに対して通信要求があることを通知するとともに、送信するデータＤ１を通信データ信号Ｄａｔａとして出力する。

次に、回路Ｂの通信タイミングであるＳ１'において、回路Ｂは、回路ＡがタイミングＴ１'において通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ１を受信する。その結果、回路Ｂは、これ以上通信を受信できる状態ではないことを回路Ａに通知するため、通信応答信号ＡｃｋＢとして値０を出力する。このタイミングにおいて、ホールドタイム補償回路６０は、回路ＢよりタイミングＳ０'で出力された通信応答信号ＡｃｋＢの値１を入力して、通信応答信号ＡｃｋＡに値１を出力している。

次に、回路Ａの通信タイミングにあるＴ４'において、回路Ａは、回路ＢがタイミングＳ０'において通信応答信号ＡｃｋＢに出力し、ホールドタイム補償回路６０がタイミングＳ１'において通信応答信号ＡｃｋＡとして出力した値１を入力し、通信要求およびそのデータＤ１が受理されたと判断する。その結果、回路Ａは、通信要求信号Ｒｅｑに値０を出力し、回路Ｂにさらなる通信要求がないことを通知する。

以上説明したように、本実施の形態１にかかる半導体装置によれば、クロックＡとクロックＢの周波数比が任意の整数比であっても、ハンドシェイク型の同期通信方式を用いて、回路Ａから回路Ｂの方向でデータを通信することができる。

発明の実施の形態２．
本実施の形態２は、回路Ｂから回路Ａの方向でデータを通信する半導体装置の構成例である。図４では、本実施の形態におけるクロックＡで動作する回路Ａと、クロックＢで動作する回路Ｂが、ハンドシェイク型の同期通信方式を用いて、回路Ｂから回路Ａの方向でデータを通信する半導体装置の例を示している。図２に示した回路Ａから回路Ｂの方向でデータを通信する半導体装置と同一の構成要素には同一の符号を付してあり、以下では詳細な説明は省略する。

回路Ａと回路Ｂは、通信要求信号Ｒｅｑ、通信応答信号ＡｃｋＡ, ＡｃｋＢ及び通信データ信号Ｄａｔａにより、回路Ｂから回路Ａの方向でデータを送信する。ここで、通信要求信号Ｒｅｑは、回路Ｂから回路Ａへの通信要求がある場合に、回路ＢがクロックＢのタイミングで出力し、回路ＡがクロックＡのタイミングで入力する。通信応答信号ＡｃｋＡは、回路Ａが受信可能な状態にあるか、回路Ａが回路Ｂからの通信データを正常に受理した場合に、回路ＡがクロックＡのタイミングで出力する。通信応答信号ＡｃｋＡは、ホールドタイム補償回路６０により遅延処理され、通信応答信号ＡｃｋＢに変換される。通信応答信号ＡｃｋＢは、回路ＢによりクロックＢのタイミングで入力される。通信データ信号Ｄａｔａは、回路Ｂから回路Ａへの通信データを送る信号である。

図５は、クロックＡの周波数がクロックＢの周波数の５／２倍であり、従ってクロックＡとクロックＢの周波数比が５：２である場合の、回路Ｂから回路Ａへデータを送信する場合の動作を示すタイミング図である。図５は、クロックＡ、通信タイミング信号１３、位相関係信号１２、通信応答信号ＡｃｋＢ、ＡｃｋＡ、クロックＢ、通信要求信号Ｒｅｑ、通信データ信号Ｄａｔａをそれぞれ図示している。

本実施の形態２にかかる半導体装置における具体的な通信動作を、図５を参照して説明する。

まず、回路Ｂの通信タイミングであるＳ０において、回路Ｂは、通信要求信号Ｒｅｑとして値１を出力することにより、回路Ａに対して通信要求があることを通知するとともに、送信するデータＤ０を通信データ信号Ｄａｔａに出力する。このとき、ホールドタイム補償回路６０は、通信応答信号ＡｃｋＡの値１を入力して、通信応答信号ＡｃｋＢに値１を出力している。

次に、回路Ａの通信タイミングにあるＴ１において、回路Ａは、回路ＢがタイミングＳ０において通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ０を受信する。その結果、回路Ａは、これ以上通信を受信できる状態ではないことを回路Ｂに通知するため、通信応答信号ＡｃｋＡとして値０を出力する。

次に、回路Ｂの通信タイミングであるＳ１において、回路Ｂは、ホールドタイム補償回路６０がタイミングＳ０において通信応答信号ＡｃｋＢとして出力した値１を入力し、通信要求およびそのデータＤ０が受理されたと判断する。その結果、回路Ｂは、通信要求信号Ｒｅｑとして値０を出力し、回路Ａに対してさらなる通信要求がないことを通知する。このタイミングにおいて、ホールドタイム補償回路６０は、タイミングＴ１における通信応答信号ＡｃｋＡの値０を入力して、通信応答信号ＡｃｋＢとして値０を出力している。

次に、回路Ａの通信タイミングにあるＴ４において、回路Ａは、再び通信を受信できる状態になり、通信応答信号ＡｃｋＡとして値１を出力する。

次に、回路Ｂの通信タイミングであるＳ０'において、回路Ｂは、再び通信要求信号Ｒｅｑとして値１を出力することにより、回路Ａに対して通信要求があることを通知するとともに、送信するデータＤ１を通信データ信号Ｄａｔａに出力する。このタイミングにおいて、ホールドタイム補償回路６０は、タイミングＴ４における通信応答信号ＡｃｋＡの値１を入力して、通信応答信号ＡｃｋＢとして値１を出力している。

次に、回路Ａの通信タイミングにあるＴ１'において、回路Ａは、回路ＢがタイミングＳ０'において通信要求信号Ｒｅｑとして出力した通信要求を受理するとともに、通信データＤ１を受信する。その結果、回路Ａは、これ以上通信を受信できる状態ではないことを回路Ｂに通知するため、通信応答信号ＡｃｋＡとして値０を出力する。

次に、回路Ｂの通信タイミングであるＳ１'において、回路Ｂは、回路ＡがタイミングＴ４において通信応答信号ＡｃｋＡとして出力し、ホールドタイム補償回路６０がタイミングＳ０'において通信応答信号ＡｃｋＢとして出力した値１を入力し、通信要求およびそのデータＤ１が受理されたと判断する。その結果、回路Ｂは、通信要求信号Ｒｅｑに値０を出力し、回路Ａに対してさらなる通信要求がないことを通知する。

以上説明したように、本実施の形態２にかかる半導体装置によれば、クロックＡとクロックＢの周波数比が任意の整数比であっても、ハンドシェイク型の同期通信方式を用いて、回路Ａから回路Ｂの方向と同様に、回路Ｂから回路Ａの方向でもデータを通信することができる。

ホールドタイム補償回路に関する説明．
上述の発明の実施の形態１、２において用いられるホールドタイム補償回路６０について、説明する。

ハンドシェイク型の同期通信では、通信要求信号Ｒｅｑと通信応答信号Ａｃｋを用いてハンドシェイクを行い、通信のフロー制御を行う。図１１を参照して説明した背景技術によるハンドシェイク型の同期通信では、（１）送信側の回路が信号Ｒｅｑに通信要求を出力、（２）受信側の回路が上記信号Ｒｅｑに出力された通信要求を入力し、それを参照して信号Ａｃｋに通信応答を出力、（３）送信側の回路が上記信号Ａｃｋに出力された通信応答を入力、するまで、２回分の通信タイミングが経過することを前提としている。以下、この送信側の回路が通信要求を出力してから、通信応答を入力するまでの経過時間を、ハンドシェイク・レイテンシと表記する。

例えば、図１１を用いて説明した通信動作では、（１）タイミングＴ２で、送信側の回路Ａは信号Ｒｅｑに通信要求を出力、（２）タイミングＴ４で、受信側の回路Ｂは上記通信要求を入力し、それを参照して信号Ａｃｋに通信応答を出力、(3)タイミングＴ６で、回路Ａは上記通信応答を入力、する。すなわち、回路Ａが通信要求を出力してから、通信応答を入力するまでのハンドシェイク・レイテンシは、タイミングＴ２〜Ｔ６の通信タイミング２回分である。

同様に、図３で説明した本実施形態１における通信動作では、（１）タイミングＴ１で、回路Ａが通信要求を出力、（２）タイミングＳ１で、回路Ｂが上記通信要求を入力、通信応答を出力、（３）タイミングＴ１'で、回路Ａが上記通信応答を入力、する。すわなち、ハンドシェイク・レイテンシは、タイミングＴ１〜Ｔ１'の通信タイミング２回分である。

ところが、周波数比が任意の整数比のクロック間の通信の場合、必ずしもクロック立ち上がりのタイミングが一致しない。そのため、ホールドタイム補償回路６０などの手段を用いない場合、ハンドシェイク・レイテンシは、通信タイミング１回分の場合がある。その場合、正常にハンドシェイク動作が行われず、従って正常な通信が実現できないという問題がある。

例えば、図３で説明した本実施形態１における通信動作において、仮にホールドタイム補償回路６０がないとした場合、（１）タイミングＴ１で、回路Ａが通信要求を出力、（２）タイミングＳ１で、回路Ｂが上記通信要求を入力、通信応答を出力、（３）タイミングＴ４で、回路Ａが上記通信応答を入力、する。すわなち、ハンドシェイク・レイテンシは、タイミングＴ１〜Ｔ４の通信タイミング１回分である。この場合、正常にハンドシェイク動作が行われず、従って正常な通信を行うことができない。

ホールドタイム補償回路６０は、受信側回路の各通信タイミングでの出力を、送信側回路がその直後の通信タイミングで入力しないように補償（ホールドタイム補償）する機能をもつ。例えば、図３で説明した通信動作では、回路Ａは、タイミングＳ１における回路Ｂの出力を、その直後のタイミングＴ４では入力せず、次のタイミングＴ１'で入力するように、ホールドタイム補償回路がホールドタイムを補償している。

以上、説明したように、ハンドシェイク・レイテンシが通信タイミング２回分であることを前提にしたハンドシェイク型の同期通信を、周波数比が任意の整数比のクロック間において実現する場合には、ホールドタイム補償回路が必要となる。

一方、通信側回路から受信側回路へ一方的にデータを送信する場合など、ハンドシェーク動作による通信のフロー制御を行わない場合は、ホールドタイム補償回路６０は必ずしも必要ではなく、省略してもよい。

また、送信側の回路が通信要求を出力してから、通信応答を入力するまで、１回分の通信タイミングが経過することを前提とした別のハンドシェイク方式に基づいて通信を行う場合は、ホールドタイム補償回路６０は必ずしも必要ではなく、省略してもよい。

また、本実施形態では、ホールドタイム補償回路を通信応答信号Ａｃｋの経路上に設置したが、図６に示されるように、通信要求信号Ｒｅｑ上に設置することで、ハンドシェイク・レイテンシが通信タイミング２回分になるようにしてもよい。この場合、同方向の信号である信号Ｄａｔａ上にもホールドタイム補償回路７１，７２を設置して、信号Ｒｅｑと信号Ｄａｔａのタイミングを合わせる必要がある。この場合、通信データ信号Ｄａｔａは、通常、多ビット幅の信号であるため、必要なホールドタイム補償回路の規模が大きくなる。また、通信要求および通信データが受信回路に到着するのが遅れるので、通信レイテンシが大きくなる。

それに対して、通信応答信号である信号Ａｃｋは通常１ビット幅の信号なので、本実施形態１，２によれば、必要なホールドタイム補償回路の規模が小さく、また通信レイテンシが増大するという問題もない。

また、本実施形態では、ホールドタイム補償回路６０をクロックＢで駆動されるフリップフロップで構成したが、ハンドシェイク・レイテンシが通信タイミング２回分になるのであれば、別の構成でもよい。例えば、図７に示されるように、信号Ａｃｋ上にバッファ回路８０を挿入することで、受信側回路の各通信タイミングでの出力を、送信側回路がその直後の通信タイミングで入力しないようにホールドタイム補償して、ハンドシェイク・レイテンシを通信タイミング２回分にしてもよい。

通信タイミング制御回路に関する説明．
本実施の形態１、２において用いられる通信タイミング制御回路５０について図面を参照して説明する。
クロックの周波数比が１対整数や整数対１の場合は、通信タイミングが周期的であるため、通信タイミング信号をカウンタ回路により容易に生成することができる。一方、周波数比が任意の整数比の場合は、その周波数比に応じて通信タイミングが複雑に変わるので、通信タイミング信号１３をカウンタ回路で生成することは困難である。

図８は、通信タイミング制御回路５０の構成例である。通信タイミング制御回路５０は、クロックＡのタイミングで動作し、周波数比情報１１、および位相関係信号１２を参照して、通信タイミング信号１３をクロックＡのサイクル毎に生成する。上記周波数比情報１１は、クロックＡとクロックＢの周波数比Ｍ：ＮのＭの値を示す信号Ｍと、Ｎの値を示す信号Ｎから構成される。

通信タイミング制御回路５０は、テーブル回路５１、カウンタ回路５２、から構成される。カウンタ回路５２は、クロックＡのタイミングで動作し、周波数比情報１１を構成する信号Ｍを参照して、クロックＡとクロックＢの位相関係が一巡するサイクル数を繰り返してカウントし、その値をカウンタ値５５に出力する。

テーブル回路５１は、複数のテーブルデータ５６から構成され、周波数比、およびクロックＡとクロックＢ間の相対的な位相関係ごとに、通信タイミング信号１３の値をテーブル形式で保持する。本例において、周波数比は、信号Ｍおよび信号Ｎから構成される周波数比情報１１で与えられる。クロックＡとクロックＢ間の相対的な位相関係は、カウンタ値５５で与えられる。すなわち、テーブル回路５１は、入力する信号Ｍ、信号Ｎ、カウンタ値５５、を参照して、通信タイミング信号１３を、クロックＡのサイクル毎に出力する。

次に図９を参照して、本例における通信タイミング制御回路５０の動作について説明する。図９は、図３または図５で示したクロックＡとクロックＢの周波数比が５：２である場合の、通信タイミング制御回路５０の動作を示すタイミング図である。図９は、クロックＡ、位相関係信号１２、カウンタ値５５、テーブルデータ５６が保持する値、通信タイミング信号１３、クロックＢ、を図示している。

位相関係信号１２は、クロックＡとクロックＢの立ち上がりが一致するタイミング（Ｔ０，Ｔ０'，Ｔ０''，・・・）で値１、それ以外で値０になる信号であり、クロックＡとクロックＢの位相関係が一巡するタイミングを与える。

カウンタ回路５２は、位相関係信号１２の値が１となるタイミングで値０となり、その後、クロックＡとクロックＢの位相関係が一巡する５サイクル分を繰り返してカウントする。その値をカウンタ値５５として０〜４まで図示しており、タイミングＴ０〜Ｔ４，Ｔ０'〜Ｔ４'，・・・と対応している。すわなち、タイミングＴ０で値０、タイミングＴ１で値１、タイミングＴ４で値４となり、再びタイミングＴ０'で値０になる。すなわち、カウンタ回路５２は、クロックＡとクロックＢ間の相対的な位相関係を、カウンタ値５５として出力する。

テーブルデータ５６は、そのサイクルが通信タイミングである場合は値１、そうでない場合は値０を保持しており、その値を通信タイミング信号１３として出力する。具体的には、カウンタ値５５が値１および値４の場合は値１、それ以外の場合は値０を、通信タイミング信号１３として出力する。

図９では、クロックＡとクロックＢの周波数比が５：２である場合の動作例を示したが、その他の場合であっても、周波数比、およびクロックＡとクロックＢ間の相対的な位相関係ごとに、テーブルデータ５６の値を適切に設定することで、周波数比が任意の整数比であっても、通信タイミング信号１３を適切に生成することができる。具体的には、通信対象の回路（回路Ｂ）の各通信タイミングに対して、通信タイミング信号を参照する回路（回路Ａ）の通信タイミングを一つ選択するように、テーブルデータ５６の値を設定すればよい。

また、図９の例では、周波数比情報１１を構成する信号Ｍ、および信号Ｎの値はそれぞれ一定であったが、テーブル回路５１がそれらの値に対応するテーブルデータ５６を保持する範囲内であれば、適宜動作中に変更することもできる。

また、本例では、周波数比情報１１は、信号Ｍと信号Ｎから構成されるとしたが、クロックＡとクロックＢの周波数比を設定できるものであれば、別の形式であっても良い。

以上説明したように、本実施の形態１、２にかかる半導体装置では、設計時に予め想定する範囲内で、各コアのクロック周波数を自由に設定することが可能であり、そのクロックにより同期的に通信しているため、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路（機能ブロック）間通信を実現することができる。また、これにより、非同期方式で問題となるメタスタビリティ問題を回避し、動作がサイクルレベルで確定的で、かつ低レイテンシ、低スループットの回路（機能ブロック）間通信を実現することができる。

その他の実施の形態．
発明の実施の形態１、２における通信タイミング制御回路は、クロックＡとクロック信号Ｂの周波数の比を設定する周波数比情報と、クロックＡとクロックＢの位相関係を示す位相関係情報とを参照して、回路Ｂが行う一回の通信に対して回路Ａが通信を一回行うように通信タイミング信号を生成するようにしたが、これに限られない。例えば、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものであればよく、情報として通信タイミング制御回路に対して周波数比情報と位相関係情報が入力されなくてもよい。さらには、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものでなくとも、結果として、回路Ｂが行う一回の通信に対して回路Ａが通信を行うようものである場合には、上述の本発明の効果を奏することができる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００８年７月２３日に出願された日本出願特願２００８−１９００８１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、半導体装置及び通信方法、特に異なるクロック周波数で動作する複数の回路間の通信技術に適用することができる。

１１ 周波数比情報
１２ 位相関係信号
１３ 通信タイミング信号
５０ 通信タイミング制御回路
５１ テーブル回路
５２ カウンタ回路
５５ カウンタ値
５６ テーブルデータ
６０ ホールドタイム補償回路
１００ カウンタ回路
１０１ 周波数比情報
１０２ 通信タイミング信号

Claims (10)

1. 第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、
   前記第２のクロック信号に基づいて処理を行う第２の回路と、
   前記第１のクロック信号と前記第２のクロック信号の周波数の比を設定する周波数比情報と、前記第１のクロック信号と前記第２のクロック信号の位相関係を示す位相関係情報とに基づき、前記第１の回路と前記第２の回路との間の通信タイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路と、
   前記第１の回路または前記第２の回路のうちのいずれか一方のデータ送信側の回路が他方のデータ受信側の回路に対して通信要求をする際に送信する通信要求信号及び通信データを転送する通信データ信号に、または、前記データ受信側の回路が前記通信要求信号を受理した際に前記データ送信側の回路に対して送信する通信応答信号に、遅延を付加するホールドタイム補償回路と、
   を備える半導体装置。
2. 前記通信タイミング制御回路は、第１のクロック信号と第２のクロック信号の周波数の比を設定する周波数比情報と、第１のクロック信号と第２のクロック信号の位相関係を示す位相関係情報とを参照して、前記第２の回路が行う一回の通信に対して、前記第１の回路が通信を一回行うように、前記通信タイミング信号を生成することを特徴とする請求項１記載の半導体装置。
3. 前記ホールドタイム補償回路は、前記通信応答信号を、前記データ送信側の回路がその直後の通信タイミングにおいて入力しないように、前記通信応答信号に遅延を付加することを特徴とする請求項１または２に記載の半導体装置。
4. 前記ホールドタイム補償回路は、前記第２のクロック信号で駆動されるフリップフロップ回路によって構成されることを特徴とする請求項１、２、５いずれかに記載の半導体装置。
5. 前記通信タイミング制御回路は、前記第１のクロック信号のタイミングにおいて、前記正整数Ｍまで繰り返しカウントして、前記第１のクロック信号と前記第２のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記通信タイミング信号を生成することを特徴とする請求項１、２、５、６いずれかに記載の半導体装置。
6. 前記通信タイミング制御回路は、少なくとも前記周波数比情報と前記カウント値の組合せごとに、通信のタイミングであるか否かを示すデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたデータを前記通信タイミング信号として出力することを特徴とする請求項７記載の半導体装置。
7. 第２のクロック信号の周波数のＭ／Ｎ倍（Ｎは正整数，ＭはＮより大きい正整数）である第１のクロック信号に基づいて処理を行う第１の回路と、前記第２のクロック信号に基づいて処理を行う第２の回路との間で通信を行う通信方法であって、
   第１のクロック信号と第２のクロック信号の周波数の比を設定する周波数比情報と、第１のクロック信号と第２のクロック信号の位相関係を示す位相関係情報に基づいて通信タイミング信号を生成し、
   生成された前記通信タイミング信号が指定するタイミングで、前記第１の回路と前記第２の回路との間の通信を実行し、
   前記第１の回路または前記第２の回路のうちのいずれか一方のデータ送信側の回路が他方のデータ受信側の回路に対して通信要求をする際に送信する通信要求信号及び通信データを転送する通信データ信号に、または、前記データ受信側の回路が前記通信要求信号を受理した際に前記データ送信側の回路に対して送信する通信応答信号に、遅延を付加する、通信方法。
8. 前記通信タイミングを生成するに際して、第１のクロック信号と第２のクロック信号の周波数の比を設定する周波数比情報と、第１のクロック信号と第２のクロック信号の位相関係を示す位相関係情報とを参照して、前記第２の回路が行う一回の通信に対して、前記第１の回路が通信を一回行うように、前記通信タイミング信号を生成することを特徴とする請求項９記載の通信方法。
9. 前記通信応答信号を、前記データ送信側の回路がその直後の通信タイミングにおいて入力しないように、前記通信応答信号に遅延を付加することを特徴とする請求項９または１０に記載の通信方法。
10. 前記第１のクロック信号のタイミングにおいて、前記正整数Ｍまで繰り返しカウントして、前記第１のクロック信号と前記第２のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記通信タイミング信号を生成することを特徴とする請求項９、１０、１３いずれかに記載の通信方法。

Images