JP2856177B2 - クロック信号制御回路およびクロック信号制御方式 - Google Patents
クロック信号制御回路およびクロック信号制御方式Info
- Publication number
- JP2856177B2 JP2856177B2 JP8289153A JP28915396A JP2856177B2 JP 2856177 B2 JP2856177 B2 JP 2856177B2 JP 8289153 A JP8289153 A JP 8289153A JP 28915396 A JP28915396 A JP 28915396A JP 2856177 B2 JP2856177 B2 JP 2856177B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- element unit
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Multi Processors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はクロック信号制御回
路及びクロック信号制御方式に関する。
路及びクロック信号制御方式に関する。
【０００２】
【従来の技術】従来のクロック制御方式を用いた半導体
集積回路（「ＬＳＩ」という）においては、クロック信
号の供給を停止するための制御信号を生成するクロック
停止信号生成回路を一箇所に配置し、各要素ユニットの
演算情報を監視する構成とされていた。
集積回路（「ＬＳＩ」という）においては、クロック信
号の供給を停止するための制御信号を生成するクロック
停止信号生成回路を一箇所に配置し、各要素ユニットの
演算情報を監視する構成とされていた。
【０００３】例えば特開平２−１３６９６６号公報（発
明の名称：マシンチェックによるクロックストップ制御
方式）には、全ての要素ユニットのクロック停止信号生
成回路（クロックストップ制御回路ＣＫＳＴＰＣ）は、
要素ユニット（ＶＵ−Ｉ）に配置されている。
明の名称：マシンチェックによるクロックストップ制御
方式）には、全ての要素ユニットのクロック停止信号生
成回路（クロックストップ制御回路ＣＫＳＴＰＣ）は、
要素ユニット（ＶＵ−Ｉ）に配置されている。
【０００４】しかしながら、このような制御方式では、
ＬＳＩの構成が複雑になるに従い、クロック停止信号生
成回路も複雑な構成となってしまう。
ＬＳＩの構成が複雑になるに従い、クロック停止信号生
成回路も複雑な構成となってしまう。
【０００５】
【発明が解決しようとする課題】上記したように、従来
のクロック制御方式は、下記記載の問題点を有してい
る。
のクロック制御方式は、下記記載の問題点を有してい
る。
【０００６】（１）第１の問題点は、設計工数が大き
い、ということである。その理由は以下に通りである。
い、ということである。その理由は以下に通りである。
【０００７】すなわち、ＬＳＩの設計に際して、要素ユ
ニット毎に設計者が異なる場合があるが、従来の大規模
ＬＳＩにおいては、停止信号生成回路を１つの要素ユニ
ットにまとめたことにより、停止信号生成回路の設計者
は全ての要素ユニットの停止タイミングを把握すること
が必要とされる。
ニット毎に設計者が異なる場合があるが、従来の大規模
ＬＳＩにおいては、停止信号生成回路を１つの要素ユニ
ットにまとめたことにより、停止信号生成回路の設計者
は全ての要素ユニットの停止タイミングを把握すること
が必要とされる。
【０００８】そして、要素ユニットが複数あり、特に、
要素ユニットの処理の終了タイミングが各要素ユニット
への入力データによって変化するような構成において
は、停止信号生成回路の設計には、大きな検証時間が必
要とされることになる。
要素ユニットの処理の終了タイミングが各要素ユニット
への入力データによって変化するような構成において
は、停止信号生成回路の設計には、大きな検証時間が必
要とされることになる。
【０００９】（２）第２の問題点は、階層化が、難し
い、ということである。
い、ということである。
【００１０】その理由は、従来のＬＳＩにおいては、停
止信号生成回路を１つの要素ユニットにまとめて配置
し、この要素ユニットから供給される信号を用いて、停
止信号を生成していたが、要素ユニットの階層や数を増
やした場合には、停止信号生成回路の設計者が全ての要
素ユニットの停止タイミングを把握することが、著しく
困難となるためである。
止信号生成回路を１つの要素ユニットにまとめて配置
し、この要素ユニットから供給される信号を用いて、停
止信号を生成していたが、要素ユニットの階層や数を増
やした場合には、停止信号生成回路の設計者が全ての要
素ユニットの停止タイミングを把握することが、著しく
困難となるためである。
【００１１】（３）第３の問題点は、停止信号生成回路
の面積が大きい、ということである。
の面積が大きい、ということである。
【００１２】その理由は、従来のＬＳＩにおいては、停
止信号生成回路を要素ユニットの外部に配置する構成と
されていることにより、要素ユニットの内部信号を利用
して停止信号を生成することができず、その結果、停止
信号生成回路が大きくなっていた。
止信号生成回路を要素ユニットの外部に配置する構成と
されていることにより、要素ユニットの内部信号を利用
して停止信号を生成することができず、その結果、停止
信号生成回路が大きくなっていた。
【００１３】（４）第４の問題点は、停止信号生成回路
の電力が大きい、ということである。
の電力が大きい、ということである。
【００１４】その理由は、上記（３）の理由と同様に、
従来のＬＳＩにおいては、停止信号生成回路を要素ユニ
ットの外部に配置していたことにより、要素ユニットの
内部信号を利用して、停止信号を生成することができ
ず、停止信号生成回路が大きくなり、停止信号生成回路
の電力が増大する、ことによる。
従来のＬＳＩにおいては、停止信号生成回路を要素ユニ
ットの外部に配置していたことにより、要素ユニットの
内部信号を利用して、停止信号を生成することができ
ず、停止信号生成回路が大きくなり、停止信号生成回路
の電力が増大する、ことによる。
【００１５】（５）第５の問題点は、回路の構成が複雑
である、ということである。
である、ということである。
【００１６】その理由は、従来のＬＳＩにおいては、ク
ロックを停止する要素ユニットと停止信号を生成する要
素ユニットが違っていたため、クロックを停止するユニ
ットから停止信号生成回路があるユニットに信号を接続
することが必要とされている、ことによる。
ロックを停止する要素ユニットと停止信号を生成する要
素ユニットが違っていたため、クロックを停止するユニ
ットから停止信号生成回路があるユニットに信号を接続
することが必要とされている、ことによる。
【００１７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、クロック停止信
号生成回路の構成を簡易化して、回路の小型化、低消費
電力化を達成し、さらには設計容易化を図るクロック制
御回路及び方式を提供することにある。
てなされたものであって、その目的は、クロック停止信
号生成回路の構成を簡易化して、回路の小型化、低消費
電力化を達成し、さらには設計容易化を図るクロック制
御回路及び方式を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、クロック信号の供給及び停止を制御する
クロック制御回路と、前記クロック制御回路からのクロ
ック信号を分配するクロックツリーと、前記クロックツ
リーを介して分配された前記クロック信号によって駆動
されるとともに、前記クロック制御回路に対して前記ク
ロック信号を停止させるための停止信号を生成出力する
演算回路と、を含む一又は複数の要素ユニットと、前記
各要素ユニットに対応して設けられ、前記要素ユニット
内部の前記クロック制御回路に対して活性化信号を出力
する１又は複数の活性化信号生成回路と、を備え、前記
各要素ユニット内部の前記クロック制御回路は、前記要
素ユニット対応して設けられた前記活性化信号生成回路
から出力される前記活性化信号を受けて前記要素ユニッ
ト内部の前記クロックツリーへの前記クロック信号の供
給を行い、前記要素ユニット内部の前記演算回路から出
力された停止信号を受けて前記要素ユニット内部の前記
クロックツリーへの前記クロック信号の供給を停止す
る、ことを特徴とする。
め、本発明は、クロック信号の供給及び停止を制御する
クロック制御回路と、前記クロック制御回路からのクロ
ック信号を分配するクロックツリーと、前記クロックツ
リーを介して分配された前記クロック信号によって駆動
されるとともに、前記クロック制御回路に対して前記ク
ロック信号を停止させるための停止信号を生成出力する
演算回路と、を含む一又は複数の要素ユニットと、前記
各要素ユニットに対応して設けられ、前記要素ユニット
内部の前記クロック制御回路に対して活性化信号を出力
する１又は複数の活性化信号生成回路と、を備え、前記
各要素ユニット内部の前記クロック制御回路は、前記要
素ユニット対応して設けられた前記活性化信号生成回路
から出力される前記活性化信号を受けて前記要素ユニッ
ト内部の前記クロックツリーへの前記クロック信号の供
給を行い、前記要素ユニット内部の前記演算回路から出
力された停止信号を受けて前記要素ユニット内部の前記
クロックツリーへの前記クロック信号の供給を停止す
る、ことを特徴とする。
【００１９】また、本発明は、クロック信号によって入
力状態が出力状態に影響を及ぼすクロック同期素子を備
えたＬＳＩにおいて、前記クロック同期素子を複数の演
算回路に分割でき、前記各演算回路はある期間クロック
信号を停止してもＬＳＩの動作に影響を及ぼさないよう
な構成とされ、１又は複数の要素ユニットと、前記要素
ユニットに対応した活性化信号生成回路と、を備え、前
記活性化信号生成回路は、前記要素ユニットの処理予定
に合わせて、前記要素ユニット内部へクロック信号を供
給させるための活性化信号を生成し、前記要素ユニット
は、クロック信号の供給・停止を制御するクロック制御
回路と、前記クロック制御回路から供給されるクロック
信号を受けてこれを分配するクロックツリーと、前記ク
ロックツリーから出力されるクロック信号を駆動クロッ
クとして入力する演算回路と、を備え、前記クロック制
御回路は、前記活性化信号生成回路からの活性化信号が
出力されてから前記演算回路から停止信号が出力される
までの期間、前記クロックツリーにクロック信号を供給
し、前記演算回路は、演算処理および前記演算回路への
クロック信号の供給を停止させる前記停止信号の生成を
前記クロック信号に同期して行い、前記要素ユニット内
の前記クロック制御回路への活性化信号を前記要素ユニ
ット外部から供給し、前記クロック制御回路に対するク
ロック停止の制御を前記要素ユニット内の演算回路から
出力される前記停止信号を用いて行う、ことを特徴とす
る。
力状態が出力状態に影響を及ぼすクロック同期素子を備
えたＬＳＩにおいて、前記クロック同期素子を複数の演
算回路に分割でき、前記各演算回路はある期間クロック
信号を停止してもＬＳＩの動作に影響を及ぼさないよう
な構成とされ、１又は複数の要素ユニットと、前記要素
ユニットに対応した活性化信号生成回路と、を備え、前
記活性化信号生成回路は、前記要素ユニットの処理予定
に合わせて、前記要素ユニット内部へクロック信号を供
給させるための活性化信号を生成し、前記要素ユニット
は、クロック信号の供給・停止を制御するクロック制御
回路と、前記クロック制御回路から供給されるクロック
信号を受けてこれを分配するクロックツリーと、前記ク
ロックツリーから出力されるクロック信号を駆動クロッ
クとして入力する演算回路と、を備え、前記クロック制
御回路は、前記活性化信号生成回路からの活性化信号が
出力されてから前記演算回路から停止信号が出力される
までの期間、前記クロックツリーにクロック信号を供給
し、前記演算回路は、演算処理および前記演算回路への
クロック信号の供給を停止させる前記停止信号の生成を
前記クロック信号に同期して行い、前記要素ユニット内
の前記クロック制御回路への活性化信号を前記要素ユニ
ット外部から供給し、前記クロック制御回路に対するク
ロック停止の制御を前記要素ユニット内の演算回路から
出力される前記停止信号を用いて行う、ことを特徴とす
る。
【００２０】本発明の概要を以下に説明する。クロック
信号によって入力状態が出力状態に影響を及ぼすクロッ
ク同期素子を有するＬＳＩにおいて、前記クロック同期
素子を複数の演算回路に分割でき、各演算回路は、ある
期間クロック信号を停止してもＬＳＩの動作に影響を及
ぼさないような場合、本発明のクロック制御方式は、該
演算回路が処理をしない時間にクロック信号の供給を停
止するものである。
信号によって入力状態が出力状態に影響を及ぼすクロッ
ク同期素子を有するＬＳＩにおいて、前記クロック同期
素子を複数の演算回路に分割でき、各演算回路は、ある
期間クロック信号を停止してもＬＳＩの動作に影響を及
ぼさないような場合、本発明のクロック制御方式は、該
演算回路が処理をしない時間にクロック信号の供給を停
止するものである。
【００２１】より詳細には、本発明においては、演算回
路と、クロック制御回路と、クロックツリーと、から構
成される要素ユニットと、活性化信号生成回路と、を用
いて、要素ユニットの活性化は、要素ユニット外部に設
けられた活性化信号生成回路から行い、クロック信号の
停止は要素ユニット内部で行うことにより、ＬＳＩ全体
のユニット構成を簡易化する。
路と、クロック制御回路と、クロックツリーと、から構
成される要素ユニットと、活性化信号生成回路と、を用
いて、要素ユニットの活性化は、要素ユニット外部に設
けられた活性化信号生成回路から行い、クロック信号の
停止は要素ユニット内部で行うことにより、ＬＳＩ全体
のユニット構成を簡易化する。
【００２２】更に、ＬＳＩにおいては、要素ユニットを
複数備え、処理の始まりは定期的であるが処理の終了は
各要素ユニットへの入力データによって変化するような
構成が用いられることがある。このような場合、活性化
信号生成回路と要素ユニットの設計者が異なることが考
えられるが、定期的な処理のみを行う活性化信号生成回
路は、一般に、その設計が簡単とされ、要素ユニット設
計者以外の設計者でも、活性化信号生成回路を容易に設
計することができ、本発明は、ＬＳＩ設計工数を低減す
ることができる。
複数備え、処理の始まりは定期的であるが処理の終了は
各要素ユニットへの入力データによって変化するような
構成が用いられることがある。このような場合、活性化
信号生成回路と要素ユニットの設計者が異なることが考
えられるが、定期的な処理のみを行う活性化信号生成回
路は、一般に、その設計が簡単とされ、要素ユニット設
計者以外の設計者でも、活性化信号生成回路を容易に設
計することができ、本発明は、ＬＳＩ設計工数を低減す
ることができる。
【００２３】このように、本発明においては、活性化信
号生成回路と停止信号生成回路を分割し、停止信号を要
素ユニット内の演算回路で生成したことにより、生成回
路を設計することが難しい停止信号は要素ユニット設計
者が設計し設計が比較的簡単な活性化信号生成回路を別
の設計者が設計することにより設計工数を削減できる。
号生成回路と停止信号生成回路を分割し、停止信号を要
素ユニット内の演算回路で生成したことにより、生成回
路を設計することが難しい停止信号は要素ユニット設計
者が設計し設計が比較的簡単な活性化信号生成回路を別
の設計者が設計することにより設計工数を削減できる。
【００２４】更に要素ユニット数や階層を増やした場合
でも、設計が難しい停止信号生成回路を要素ユニット設
計者以外の設計者が設計することがないためＬＳＩ階層
化が容易になる。
でも、設計が難しい停止信号生成回路を要素ユニット設
計者以外の設計者が設計することがないためＬＳＩ階層
化が容易になる。
【００２５】また、本発明によれば、停止信号を要素ユ
ニット内の演算回路で生成したことにより、要素ユニッ
トの階層や数が増えた場合でも、停止信号生成部の構成
が複雑とならず、停止信号を演算回路内部の信号線を利
用して生成できるため、チップ面積を小さくすることが
できる。
ニット内の演算回路で生成したことにより、要素ユニッ
トの階層や数が増えた場合でも、停止信号生成部の構成
が複雑とならず、停止信号を演算回路内部の信号線を利
用して生成できるため、チップ面積を小さくすることが
できる。
【００２６】更に、本発明においては、停止信号を要素
ユニット内の演算回路で生成したことにより、たとえ要
素ユニットの階層や数が増えた場合でも、停止信号生成
部が複雑にならず、要素ユニット内の演算回路へのクロ
ック信号の供給を停止するだけでなく、演算回路内に配
置された停止信号生成部へのクロック信号の供給も停止
するように構成したことにより、消費電力を削減する。
ユニット内の演算回路で生成したことにより、たとえ要
素ユニットの階層や数が増えた場合でも、停止信号生成
部が複雑にならず、要素ユニット内の演算回路へのクロ
ック信号の供給を停止するだけでなく、演算回路内に配
置された停止信号生成部へのクロック信号の供給も停止
するように構成したことにより、消費電力を削減する。
【００２７】更に、本発明においては、停止信号生成部
を要素ユニット内に配置したことにより、従来要素ユニ
ットから停止信号生成回路に接続されていた停止信号生
成用の信号線が不要になり回路の構成が簡単になる。
を要素ユニット内に配置したことにより、従来要素ユニ
ットから停止信号生成回路に接続されていた停止信号生
成用の信号線が不要になり回路の構成が簡単になる。
【００２８】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
を参照して以下に詳細に説明する。
【００２９】図１は、本発明の実施の形態の構成の一例
を示すブロック図である。
を示すブロック図である。
【００３０】図１を参照すると、この実施の形態は、ク
ロック信号に同期して動作するＬＳＩにおいて、クロッ
ク信号をある期間停止する要素ユニットを含む場合に、
クロック信号を停止する要素ユニット１と、この要素ユ
ニット１のクロック信号を活性化する活性化信号生成回
路２と、を備えて構成されている。
ロック信号に同期して動作するＬＳＩにおいて、クロッ
ク信号をある期間停止する要素ユニットを含む場合に、
クロック信号を停止する要素ユニット１と、この要素ユ
ニット１のクロック信号を活性化する活性化信号生成回
路２と、を備えて構成されている。
【００３１】要素ユニット１は、クロック信号の停止及
び活性化を制御するクロック制御回路４と、クロック信
号を分配するためのクロックツリー５と、クロックツリ
ー５にて分配されたクロックによって駆動され、演算処
理を行うと共にクロック信号を停止するための信号
（「停止信号」という）を生成する演算回路６と、を備
えて構成される。
び活性化を制御するクロック制御回路４と、クロック信
号を分配するためのクロックツリー５と、クロックツリ
ー５にて分配されたクロックによって駆動され、演算処
理を行うと共にクロック信号を停止するための信号
（「停止信号」という）を生成する演算回路６と、を備
えて構成される。
【００３２】図１を参照して、演算回路６を駆動するク
ロック信号入力は、クロックツリーの出力クロック信号
１０に接続され、演算回路６内部で生成された停止信号
７はクロック制御回路４に入力されている。すなわち、
この実施の形態においては、活性化信号生成回路２を要
素ユニット１の外部に配し、クロック供給の停止を制御
する信号を要素ユニット１内部で生成する構成とされて
いる。
ロック信号入力は、クロックツリーの出力クロック信号
１０に接続され、演算回路６内部で生成された停止信号
７はクロック制御回路４に入力されている。すなわち、
この実施の形態においては、活性化信号生成回路２を要
素ユニット１の外部に配し、クロック供給の停止を制御
する信号を要素ユニット１内部で生成する構成とされて
いる。
【００３３】また、クロック制御回路４には、要素ユニ
ット１の外部に設けられた活性化信号生成回路２から活
性化信号３が入力されており、クロック制御回路４から
出力される出力クロック信号９はクロックツリー５への
入力とされている。
ット１の外部に設けられた活性化信号生成回路２から活
性化信号３が入力されており、クロック制御回路４から
出力される出力クロック信号９はクロックツリー５への
入力とされている。
【００３４】図１に示した回路の動作をより具体的に説
明すべく、信号の流れを示す図２のタイミングチャート
を参照して以下に説明する。
明すべく、信号の流れを示す図２のタイミングチャート
を参照して以下に説明する。
【００３５】演算回路６をクロック信号１０によって駆
動する場合、その上流クロック信号８（図２（Ａ）参
照）は、クロック信号１０が動作している時間よりも長
い時間動作する。
動する場合、その上流クロック信号８（図２（Ａ）参
照）は、クロック信号１０が動作している時間よりも長
い時間動作する。
【００３６】次に要素ユニット１の外部に配置される活
性化信号生成回路２により、演算回路６の処理の始まり
を示す活性化信号３（図２（Ｂ）参照）が生成される。
性化信号生成回路２により、演算回路６の処理の始まり
を示す活性化信号３（図２（Ｂ）参照）が生成される。
【００３７】活性化信号生成回路２からの活性化信号３
がクロック制御回路４に入力されると、クロック制御回
路４は活性化情報を保持する（図２（Ｃ）の保持信号参
照）と共に、出力端子からクロック信号９（図２（Ｅ）
参照）を出力する。
がクロック制御回路４に入力されると、クロック制御回
路４は活性化情報を保持する（図２（Ｃ）の保持信号参
照）と共に、出力端子からクロック信号９（図２（Ｅ）
参照）を出力する。
【００３８】クロック制御回路４からのクロック信号９
がクロックツリー５に入力されると、クロックツリー５
からの出力によって演算回路６が駆動される。
がクロックツリー５に入力されると、クロックツリー５
からの出力によって演算回路６が駆動される。
【００３９】演算回路６にクロック信号１０が入力され
ると演算回路６の処理が開始される。
ると演算回路６の処理が開始される。
【００４０】演算回路６の処理が終了し、クロック信号
１０の供給の必要がなくなると、演算回路６は内部で停
止信号７（図２（Ｄ）参照）を生成する（図２では停止
信号７がハイレベルとされている）。
１０の供給の必要がなくなると、演算回路６は内部で停
止信号７（図２（Ｄ）参照）を生成する（図２では停止
信号７がハイレベルとされている）。
【００４１】クロック制御回路４は、停止信号７が入力
されると、保持信号（図２（Ｃ）参照）を消去する（図
２ではロウレベルとする）と共に、クロック信号９（図
２（Ｅ）参照）の出力を停止する。
されると、保持信号（図２（Ｃ）参照）を消去する（図
２ではロウレベルとする）と共に、クロック信号９（図
２（Ｅ）参照）の出力を停止する。
【００４２】図３は、本発明の別の実施の形態として、
活性化信号３をＬＳＩ内部で生成する場合の構成を示す
ブロック図である。
活性化信号３をＬＳＩ内部で生成する場合の構成を示す
ブロック図である。
【００４３】図３を参照して、この実施の形態は、要素
ユニット１と、第２のクロック制御回路４−２と、クロ
ックツリー１１と、活性化信号生成回路２と、から構成
される。
ユニット１と、第２のクロック制御回路４−２と、クロ
ックツリー１１と、活性化信号生成回路２と、から構成
される。
【００４４】活性化信号生成回路２は、要素ユニット１
中の演算回路６の処理に合わせてクロック信号の活性化
信号を出力する回路であり、その出力である活性化信号
３は要素ユニット１中のクロック制御回路４に接続さ
れ、活性化信号生成回路２を駆動するクロック信号１３
はクロックツリー１１の出力に接続され、クロックツリ
ー１１の入力クロック信号１２は常に活性化されている
第２のクロック制御回路４−２の出力に接続され、クロ
ック信号８は、等遅延時間で、２つのクロック制御回路
４、４−２に分配されている。
中の演算回路６の処理に合わせてクロック信号の活性化
信号を出力する回路であり、その出力である活性化信号
３は要素ユニット１中のクロック制御回路４に接続さ
れ、活性化信号生成回路２を駆動するクロック信号１３
はクロックツリー１１の出力に接続され、クロックツリ
ー１１の入力クロック信号１２は常に活性化されている
第２のクロック制御回路４−２の出力に接続され、クロ
ック信号８は、等遅延時間で、２つのクロック制御回路
４、４−２に分配されている。
【００４５】また、要素ユニット１中のクロックツリー
５と、クロックツリー１１は、等遅延時間になるように
設計されており、演算回路６および活性化信号生成回路
２の処理の開始時間が等しくなり、タイミング設計を容
易化する構成とされている。
５と、クロックツリー１１は、等遅延時間になるように
設計されており、演算回路６および活性化信号生成回路
２の処理の開始時間が等しくなり、タイミング設計を容
易化する構成とされている。
【００４６】図３に示した、この実施の形態の動作とし
ては、クロックツリー１１を駆動する第２のクロック制
御回路４−２は活性化信号１４が常に活性化されており
（アクティブ状態に固定）、クロック信号８が動作して
いる時は、常にクロック信号１２を出力し、このクロッ
ク信号１２を受けてクロックツリー１１は、活性化信号
生成回路２を駆動するクロック信号１３を出力する。
ては、クロックツリー１１を駆動する第２のクロック制
御回路４−２は活性化信号１４が常に活性化されており
（アクティブ状態に固定）、クロック信号８が動作して
いる時は、常にクロック信号１２を出力し、このクロッ
ク信号１２を受けてクロックツリー１１は、活性化信号
生成回路２を駆動するクロック信号１３を出力する。
【００４７】活性化信号生成回路２は、要素ユニット１
中の演算回路６の処理に合わせて活性化信号３を生成す
る。
中の演算回路６の処理に合わせて活性化信号３を生成す
る。
【００４８】本実施例における信号の流れは以下のよう
になる。
になる。
【００４９】２つのクロック制御回路４、４−２に入力
されているクロック信号８は、要素ユニット１および活
性化信号生成回路２が動作している時間よりも長く動作
する。
されているクロック信号８は、要素ユニット１および活
性化信号生成回路２が動作している時間よりも長く動作
する。
【００５０】クロック信号１２を出力する第２のクロッ
ク制御回路４−２は、常に活性化されているため、クロ
ック信号８が動作している間は、常に、クロック信号１
２を出力している。クロックツリー１１は、活性化信号
生成回路２を駆動するためにクロック信号１２をクロッ
ク信号１３として出力する。
ク制御回路４−２は、常に活性化されているため、クロ
ック信号８が動作している間は、常に、クロック信号１
２を出力している。クロックツリー１１は、活性化信号
生成回路２を駆動するためにクロック信号１２をクロッ
ク信号１３として出力する。
【００５１】ここで、クロック信号８が常に動作するク
ロックであれば、クロックツリー１１の出力であるクロ
ック信号１３も常に動作するクロック信号となり、この
ため活性化信号生成回路２は常に動作する。活性化信号
発生回路２は、要素ユニット１中の演算回路６が処理を
行う時間になると活性化信号３を出力する。
ロックであれば、クロックツリー１１の出力であるクロ
ック信号１３も常に動作するクロック信号となり、この
ため活性化信号生成回路２は常に動作する。活性化信号
発生回路２は、要素ユニット１中の演算回路６が処理を
行う時間になると活性化信号３を出力する。
【００５２】また、活性化信号生成回路２のクロック信
号１３の遅延時間は、 ＜クロック信号８＞＋＜第２のクロック制御回路４−２
＞＋＜クロックツリー１１＞ となり、演算回路６のクロック信号１０の遅延時間は、 ＜クロック信号８＞＋＜クロック制御回路４＞＋＜クロ
ックツリー５＞ となり、クロックツリー１１とクロックツリー５の遅延
時間を等しくすることで、クロック信号の立ち上がり及
び立ち下がりタイミングを揃えることができる。このた
め、本実施例は、ＬＳＩ全体のタイミング設計が容易に
なる。
号１３の遅延時間は、 ＜クロック信号８＞＋＜第２のクロック制御回路４−２
＞＋＜クロックツリー１１＞ となり、演算回路６のクロック信号１０の遅延時間は、 ＜クロック信号８＞＋＜クロック制御回路４＞＋＜クロ
ックツリー５＞ となり、クロックツリー１１とクロックツリー５の遅延
時間を等しくすることで、クロック信号の立ち上がり及
び立ち下がりタイミングを揃えることができる。このた
め、本実施例は、ＬＳＩ全体のタイミング設計が容易に
なる。
【００５３】図４は、本発明の更に別の実施の形態の構
成例として、ＬＳＩ内部においてユニットの階層化を行
う場合の構成を示すブロック図である。図４には、要素
ユニットを階層化する場合の構成が示されている。
成例として、ＬＳＩ内部においてユニットの階層化を行
う場合の構成を示すブロック図である。図４には、要素
ユニットを階層化する場合の構成が示されている。
【００５４】図４を参照すると、この実施の形態は、第
１、第２の要素ユニット１、１６と、入力クロック信号
８が動作している時は常に動作しており、第１の要素ユ
ニット１のクロック信号を活性化させる第１の活性化信
号発生回路２と、要素ユニット１のクロック信号１０に
よって駆動され第１の要素ユニット１が活性化されてい
る間だけ処理を行う第２の活性化信号生成回路２３と、
常に活性化されている第２のクロック制御回路４−２
と、クロックツリー１１と、を備えて構成されている。
１、第２の要素ユニット１、１６と、入力クロック信号
８が動作している時は常に動作しており、第１の要素ユ
ニット１のクロック信号を活性化させる第１の活性化信
号発生回路２と、要素ユニット１のクロック信号１０に
よって駆動され第１の要素ユニット１が活性化されてい
る間だけ処理を行う第２の活性化信号生成回路２３と、
常に活性化されている第２のクロック制御回路４−２
と、クロックツリー１１と、を備えて構成されている。
【００５５】第２の要素ユニット１６の活性化信号１７
は、第２の活性化信号生成回路２３に接続され、第２の
活性化信号生成回路２３のクロック信号入力は、第１の
要素ユニット１内のクロックツリー５の出力であるクロ
ック信号１０に接続されている。そして第１の要素ユニ
ット１の活性化信号３は、第１の活性化信号生成回路２
に接続され、第１の活性化信号生成回路２のクロック信
号入力は、クロックツリー１１の出力であるクロック信
号１３に接続され、このクロックツリー１１の入力クロ
ック信号は、常に活性化されている第２のクロック制御
回路４−２の出力クロック信号１２に接続され、それぞ
れの要素ユニット内および常に活性化されているクロッ
ク制御回路のクロック信号は、図中の全回路が動作して
いるよりも長く動作しているクロック信号８に接続され
ている。
は、第２の活性化信号生成回路２３に接続され、第２の
活性化信号生成回路２３のクロック信号入力は、第１の
要素ユニット１内のクロックツリー５の出力であるクロ
ック信号１０に接続されている。そして第１の要素ユニ
ット１の活性化信号３は、第１の活性化信号生成回路２
に接続され、第１の活性化信号生成回路２のクロック信
号入力は、クロックツリー１１の出力であるクロック信
号１３に接続され、このクロックツリー１１の入力クロ
ック信号は、常に活性化されている第２のクロック制御
回路４−２の出力クロック信号１２に接続され、それぞ
れの要素ユニット内および常に活性化されているクロッ
ク制御回路のクロック信号は、図中の全回路が動作して
いるよりも長く動作しているクロック信号８に接続され
ている。
【００５６】この実施の形態において、信号の流れ（動
作）は以下のようになる。
作）は以下のようになる。
【００５７】クロック信号８は、第１の要素ユニット
１、第２の要素ユニット１６のクロック制御回路４、４
−１、およびクロックツリー１１を駆動する第２のクロ
ック制御回路４−２に同時に入力され、第１の要素ユニ
ット１および第２の要素ユニット１６、及び、第１の活
性化信号生成回路２が動作している時間よりも長く動作
する。
１、第２の要素ユニット１６のクロック制御回路４、４
−１、およびクロックツリー１１を駆動する第２のクロ
ック制御回路４−２に同時に入力され、第１の要素ユニ
ット１および第２の要素ユニット１６、及び、第１の活
性化信号生成回路２が動作している時間よりも長く動作
する。
【００５８】第１の活性化信号生成回路２は、第１の要
素ユニット１が処理を始める時間になると活性化信号３
を出力する。第１の要素ユニット１が活性化されると、
演算回路６で処理されると共に、第２の要素ユニット１
６を活性化する第２の活性化信号生成回路２３の処理が
開始される。
素ユニット１が処理を始める時間になると活性化信号３
を出力する。第１の要素ユニット１が活性化されると、
演算回路６で処理されると共に、第２の要素ユニット１
６を活性化する第２の活性化信号生成回路２３の処理が
開始される。
【００５９】第２の活性化信号生成回路２３は、第１の
要素ユニット１が活性化されている間に第２の要素ユニ
ット１６を活性化させる活性化信号１７を出力する。第
２の要素ユニット１６は活性化信号１７が活性化される
と処理を開始する。
要素ユニット１が活性化されている間に第２の要素ユニ
ット１６を活性化させる活性化信号１７を出力する。第
２の要素ユニット１６は活性化信号１７が活性化される
と処理を開始する。
【００６０】第１の要素ユニット１および第２の要素ユ
ニット１６は、それぞれの処理が終了すると、停止信号
７、２０をそれぞれ出力し、停止信号７、２０はクロッ
ク制御回路４、４−１に入力され、クロック制御回路
４、４−１は要素ユニットのクロック信号を停止する。
ニット１６は、それぞれの処理が終了すると、停止信号
７、２０をそれぞれ出力し、停止信号７、２０はクロッ
ク制御回路４、４−１に入力され、クロック制御回路
４、４−１は要素ユニットのクロック信号を停止する。
【００６１】図４に示す構成は、第１の要素ユニット１
が活性化されている時にのみ、第２の要素ユニット１６
が活性化されるので、第２の要素ユニット１６は第１の
要素ユニット１の「下位ユニット」と呼ぶことができ
る。
が活性化されている時にのみ、第２の要素ユニット１６
が活性化されるので、第２の要素ユニット１６は第１の
要素ユニット１の「下位ユニット」と呼ぶことができ
る。
【００６２】上記した構成によれば、要素ユニットの階
層が更に深くなった場合でも、活性化信号生成回路を要
素ユニットのクロック信号を用いて駆動することによ
り、クロック信号の階層を深くすることなく、要素ユニ
ットを階層化することができる。
層が更に深くなった場合でも、活性化信号生成回路を要
素ユニットのクロック信号を用いて駆動することによ
り、クロック信号の階層を深くすることなく、要素ユニ
ットを階層化することができる。
【００６３】図５は、本発明の一実施例として、上記し
た実施の形態におけるクロック制御回路４、４−１、４
−２の構成の一例を示すブロック図である。
た実施の形態におけるクロック制御回路４、４−１、４
−２の構成の一例を示すブロック図である。
【００６４】図５を参照して、クロック制御回路は、保
持回路２４と、出力回路２５と、選択回路２６と、を備
えて構成されている。
持回路２４と、出力回路２５と、選択回路２６と、を備
えて構成されている。
【００６５】選択回路２６は、活性化信号２８と停止信
号２９、及び保持回路２３の出力信号３３を入力とし、
選択信号３１を出力する。
号２９、及び保持回路２３の出力信号３３を入力とし、
選択信号３１を出力する。
【００６６】出力回路２５は、クロック信号２７と選択
信号３１とを入力とし、選択信号３１が活性化状態の時
に、選択クロック信号３０を出力する。
信号３１とを入力とし、選択信号３１が活性化状態の時
に、選択クロック信号３０を出力する。
【００６７】保持回路２４は、選択回路２６の出力信号
である保持信号３２を入力とし、活性化信号２８が活性
化状態の時に活性化情報を保持し、停止信号２９が活性
化されると保持している活性化情報を消去する。
である保持信号３２を入力とし、活性化信号２８が活性
化状態の時に活性化情報を保持し、停止信号２９が活性
化されると保持している活性化情報を消去する。
【００６８】図５に示したクロック制御回路信号の動作
を以下に説明する。
を以下に説明する。
【００６９】活性化信号２８が活性化されると、選択回
路２６は、選択信号３１と保持信号３２を活性化する。
路２６は、選択信号３１と保持信号３２を活性化する。
【００７０】出力回路２５は、活性化された選択信号３
１を受けて、入力クロック信号２７を選択クロック信号
３０として出力する。
１を受けて、入力クロック信号２７を選択クロック信号
３０として出力する。
【００７１】保持回路２４は、保持信号３２に活性化情
報が１度入力されると、停止情報が入力されるまで、デ
ータを保持し続け、選択回路２６に、保持データ３３を
出力し続ける。
報が１度入力されると、停止情報が入力されるまで、デ
ータを保持し続け、選択回路２６に、保持データ３３を
出力し続ける。
【００７２】選択回路２６は、保持回路２４の出力信号
３３が活性化状態の時は、選択信号３１を活性化し続
け、その結果、選択クロック信号３０が出力し続ける。
３３が活性化状態の時は、選択信号３１を活性化し続
け、その結果、選択クロック信号３０が出力し続ける。
【００７３】そして、選択回路２６に入力される停止信
号２９が活性化されると、選択回路２６は、選択信号３
１と保持信号３２とに、停止情報を出力する。
号２９が活性化されると、選択回路２６は、選択信号３
１と保持信号３２とに、停止情報を出力する。
【００７４】この停止情報を受けて、保持回路２４は、
保持データを消去する。
保持データを消去する。
【００７５】また出力回路２５は、選択信号３１の停止
情報を受けて、選択クロック信号３０を停止する。
情報を受けて、選択クロック信号３０を停止する。
【００７６】図６は、本発明の一実施例として、要素ユ
ニットが複数個あった場合における、要素ユニット毎の
処理の始まりと処理の終わりを模式的に示した図であ
る。
ニットが複数個あった場合における、要素ユニット毎の
処理の始まりと処理の終わりを模式的に示した図であ
る。
【００７７】図６に示すように、ＬＳＩにおいては、要
素ユニットが複数あり（図ではＡ、Ｂ、Ｃの３個）、処
理の始まりは定期的であるが、処理の終了は、各要素ユ
ニットへの入力データによって変化するような構成が用
いられることがある。また大規模ＬＳＩにおいては要素
ユニット毎に設計者が異なることがある。
素ユニットが複数あり（図ではＡ、Ｂ、Ｃの３個）、処
理の始まりは定期的であるが、処理の終了は、各要素ユ
ニットへの入力データによって変化するような構成が用
いられることがある。また大規模ＬＳＩにおいては要素
ユニット毎に設計者が異なることがある。
【００７８】ここで、要素ユニットＡ、Ｂ、Ｃと、これ
らの要素ユニットのスケジューリングを行う回路の設計
者が異なる場合、要素ユニットＡ、Ｂ、Ｃの処理の始ま
りを示す活性化信号を生成することは比較的容易である
が、入力パターンによって違う全ての要素ユニットの停
止信号を生成することは難しい。
らの要素ユニットのスケジューリングを行う回路の設計
者が異なる場合、要素ユニットＡ、Ｂ、Ｃの処理の始ま
りを示す活性化信号を生成することは比較的容易である
が、入力パターンによって違う全ての要素ユニットの停
止信号を生成することは難しい。
【００７９】一方、各要素ユニット設計者は、要素ユニ
ットの停止信号（クロック供給の停止を制御する信号）
について内部信号を用いて生成することができるが、Ｌ
ＳＩ全体のクロックスケジュールを把握し、全要素ユニ
ットのクロック信号を制御することは難しい。
ットの停止信号（クロック供給の停止を制御する信号）
について内部信号を用いて生成することができるが、Ｌ
ＳＩ全体のクロックスケジュールを把握し、全要素ユニ
ットのクロック信号を制御することは難しい。
【００８０】そこで、本実施例では、各要素ユニットの
活性化信号を、要素ユニットの外部で設計し、停止信号
を、各要素ユニット毎に設計することにより、設計の容
易化および設計品質の向上を実現している。
活性化信号を、要素ユニットの外部で設計し、停止信号
を、各要素ユニット毎に設計することにより、設計の容
易化および設計品質の向上を実現している。
【００８１】図７に、本発明の一実施例の具体例とし
て、図５に示したクロック制御回路の構成をゲートレベ
ルで示した図を示す。図中、破線で囲んだ部分が、図５
の選択回路、出力回路、保持回路にそれぞれ対応してい
る。
て、図５に示したクロック制御回路の構成をゲートレベ
ルで示した図を示す。図中、破線で囲んだ部分が、図５
の選択回路、出力回路、保持回路にそれぞれ対応してい
る。
【００８２】図７を参照して、活性化信号２８が活性化
されているときにクロック信号２７が立ち上がると、セ
ットされていた活性化信号２８（否定論理和ゲートＮＯ
Ｒ１の出力はＬレベル）がインバータＩＮＶ２、ＣＭＯ
ＳインバータのＰチャネルＭＯＳトランジスタＰＭ４、
インバータＩＮＶ３、インバータＩＮＶ４を通って選択
クロック信号３０にＨレベルを出力する。保持回路２４
は、非活性化状態の時はトランスファゲート（パストラ
ンジスタ）ＴＧ２が導通状態、トランスファゲートＴＧ
３が非導通状態であるが、選択クロック信号３０がＨレ
ベルになると、ＴＧ３が導通状態になるため、セットさ
れていたデータ（否定論理和ゲートＮＯＲ１の出力がＬ
レベル→インバータＩＮＶ６の出力がＨレベル）がイン
バータＩＮＶ７に入力して保持され、保持回路２４の出
力信号３３がＬレベルになり、その結果、停止信号２９
がＬレベルの時、否定論理和ゲートＮＯＲ３の出力はＨ
レベルとなり、否定論理和ゲートＮＯＲ１の出力はＬレ
ベルとされ、活性化信号２８がＬレベルになっても、ク
ロック信号２７と同位相の選択クロック信号３０を出力
し続けることになる。一方、停止信号２９がアクティブ
（Ｈレベル）となると、否定論理和ゲートＮＯＲ３の出
力はＬレベルとなり、否定論理和ゲートＮＯＲ１の出力
はＨレベルとされ、インバータＩＮＶ２を介してＬレベ
ルがＣＭＯＳインバータのＰチャネルＭＯＳトランジス
タＰＭ４のソースに供給されるため、選択クロック信号
３０は出力されない。
されているときにクロック信号２７が立ち上がると、セ
ットされていた活性化信号２８（否定論理和ゲートＮＯ
Ｒ１の出力はＬレベル）がインバータＩＮＶ２、ＣＭＯ
ＳインバータのＰチャネルＭＯＳトランジスタＰＭ４、
インバータＩＮＶ３、インバータＩＮＶ４を通って選択
クロック信号３０にＨレベルを出力する。保持回路２４
は、非活性化状態の時はトランスファゲート（パストラ
ンジスタ）ＴＧ２が導通状態、トランスファゲートＴＧ
３が非導通状態であるが、選択クロック信号３０がＨレ
ベルになると、ＴＧ３が導通状態になるため、セットさ
れていたデータ（否定論理和ゲートＮＯＲ１の出力がＬ
レベル→インバータＩＮＶ６の出力がＨレベル）がイン
バータＩＮＶ７に入力して保持され、保持回路２４の出
力信号３３がＬレベルになり、その結果、停止信号２９
がＬレベルの時、否定論理和ゲートＮＯＲ３の出力はＨ
レベルとなり、否定論理和ゲートＮＯＲ１の出力はＬレ
ベルとされ、活性化信号２８がＬレベルになっても、ク
ロック信号２７と同位相の選択クロック信号３０を出力
し続けることになる。一方、停止信号２９がアクティブ
（Ｈレベル）となると、否定論理和ゲートＮＯＲ３の出
力はＬレベルとなり、否定論理和ゲートＮＯＲ１の出力
はＨレベルとされ、インバータＩＮＶ２を介してＬレベ
ルがＣＭＯＳインバータのＰチャネルＭＯＳトランジス
タＰＭ４のソースに供給されるため、選択クロック信号
３０は出力されない。
【００８３】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００８４】（１）本発明の第１の効果は、クロック信
号によって入力状態が出力状態に影響を及ぼすクロック
同期素子を有するＬＳＩにおいて、クロック同期素子を
複数の演算回路に分割することができ、各演算回路はあ
る期間クロック信号を停止しても、ＬＳＩの動作に影響
を及ぼさないような場合、ＬＳＩの設計工数が小さくな
る、ということである。その理由は下記記載の通りであ
る。
号によって入力状態が出力状態に影響を及ぼすクロック
同期素子を有するＬＳＩにおいて、クロック同期素子を
複数の演算回路に分割することができ、各演算回路はあ
る期間クロック信号を停止しても、ＬＳＩの動作に影響
を及ぼさないような場合、ＬＳＩの設計工数が小さくな
る、ということである。その理由は下記記載の通りであ
る。
【００８５】一般に、ＬＳＩの設計においては、要素ユ
ニット毎に設計者が異なる場合がある。またＬＳＩにお
いては要素ユニットが複数あり、処理の始まりは定期的
であるが、処理の終了は各要素ユニットへの入力データ
によって変化するような構成が用いられることがある。
このような場合、従来方式においては、停止信号生成回
路を１つの要素ユニットで生成していたために、停止信
号生成回路の設計者は、把握することが難しい要素ユニ
ットのクロックスケジュールを全て把握しなければなら
ず設計および検証に大きな時間を要していた。
ニット毎に設計者が異なる場合がある。またＬＳＩにお
いては要素ユニットが複数あり、処理の始まりは定期的
であるが、処理の終了は各要素ユニットへの入力データ
によって変化するような構成が用いられることがある。
このような場合、従来方式においては、停止信号生成回
路を１つの要素ユニットで生成していたために、停止信
号生成回路の設計者は、把握することが難しい要素ユニ
ットのクロックスケジュールを全て把握しなければなら
ず設計および検証に大きな時間を要していた。
【００８６】これに対し、本発明においては、停止信号
生成回路を要素ユニット内で生成することにより、クロ
ックスケジュールの把握が容易になり、このため、停止
信号生成回路の設計および検証時間を短縮することを可
能としている。
生成回路を要素ユニット内で生成することにより、クロ
ックスケジュールの把握が容易になり、このため、停止
信号生成回路の設計および検証時間を短縮することを可
能としている。
【００８７】（２）本発明の第２の効果は、階層化が容
易なことである。
易なことである。
【００８８】その理由は、従来のＬＳＩにおいては停止
信号生成回路を１つの要素ユニットにまとめて配置し要
素ユニットから供給される信号を用いて停止信号を生成
していたために、要素ユニットの階層や数を増やすと停
止信号生成回路の設計者が全ての要素ユニットの停止タ
イミングを把握するのが難しくなっていた。
信号生成回路を１つの要素ユニットにまとめて配置し要
素ユニットから供給される信号を用いて停止信号を生成
していたために、要素ユニットの階層や数を増やすと停
止信号生成回路の設計者が全ての要素ユニットの停止タ
イミングを把握するのが難しくなっていた。
【００８９】本発明においては、停止信号生成回路を要
素ユニット内に配置したことにより、停止タイミングを
把握しやすい要素ユニット設計者が、停止信号生成回路
を設計するため、要素ユニットの階層や数が増えた場合
でも容易に対応することができる。
素ユニット内に配置したことにより、停止タイミングを
把握しやすい要素ユニット設計者が、停止信号生成回路
を設計するため、要素ユニットの階層や数が増えた場合
でも容易に対応することができる。
【００９０】（３）第３の効果は、停止信号生成回路の
面積を縮減する、ということである。その理由は以下の
通りである。
面積を縮減する、ということである。その理由は以下の
通りである。
【００９１】従来のＬＳＩにおいては停止信号生成回路
を要素ユニットの外部に配置していたことにより、要素
ユニットの内部信号を利用して停止信号を生成すること
ができず停止信号生成回路が大きくなっていたが、本発
明では、停止信号生成回路を要素ユニット内に配置する
ことにより、内部信号を利用して、停止信号を生成する
ことができ、このため停止信号生成回路の面積を小さく
することができる。
を要素ユニットの外部に配置していたことにより、要素
ユニットの内部信号を利用して停止信号を生成すること
ができず停止信号生成回路が大きくなっていたが、本発
明では、停止信号生成回路を要素ユニット内に配置する
ことにより、内部信号を利用して、停止信号を生成する
ことができ、このため停止信号生成回路の面積を小さく
することができる。
【００９２】（４）本発明の第４の効果は、停止信号生
成回路の消費電力を低減するということである。
成回路の消費電力を低減するということである。
【００９３】その理由は、従来のＬＳＩにおいては停止
信号生成回路を要素ユニットの外部に配置していたこと
により、要素ユニットの内部信号を利用して停止信号を
生成することができず停止信号生成回路が大きくなって
いたが、本発明においては、停止信号生成回路を要素ユ
ニット内に配置することにより内部信号を利用して停止
信号を生成でき停止信号生成回路の面積を小さくするこ
とができ、電力も小さくなる。
信号生成回路を要素ユニットの外部に配置していたこと
により、要素ユニットの内部信号を利用して停止信号を
生成することができず停止信号生成回路が大きくなって
いたが、本発明においては、停止信号生成回路を要素ユ
ニット内に配置することにより内部信号を利用して停止
信号を生成でき停止信号生成回路の面積を小さくするこ
とができ、電力も小さくなる。
【００９４】（５）本発明の第５の効果は、回路の構成
を簡易化する、ということである。
を簡易化する、ということである。
【００９５】その理由は、従来のＬＳＩにおいてはクロ
ックを停止する要素ユニットと停止信号を生成する要素
ユニットが違っていたため、クロックを停止するユニッ
トから停止信号生成回路があるユニットに信号を接続す
る必要があったが、本発明でにおいては、停止信号生成
回路を要素ユニット内に配置したことにより要素ユニッ
ト間を接続する配線が少なくなり、回路の構成が簡単に
なる。
ックを停止する要素ユニットと停止信号を生成する要素
ユニットが違っていたため、クロックを停止するユニッ
トから停止信号生成回路があるユニットに信号を接続す
る必要があったが、本発明でにおいては、停止信号生成
回路を要素ユニット内に配置したことにより要素ユニッ
ト間を接続する配線が少なくなり、回路の構成が簡単に
なる。
【図１】本発明の実施の形態の構成を示す図である。
【図２】本発明の実施の形態の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図３】本発明の別の実施の形態の構成を示す図であ
る。
る。
【図４】本発明の更に別の実施の形態の構成を示す図で
ある。
ある。
【図５】本発明の一実施例のクロック制御回路の構成を
示す図である。
示す図である。
【図６】本発明の一実施例として、要素ユニットが複数
ある場合の各ユニットの処理の始まりと終わりを示すタ
イミングチャートである。
ある場合の各ユニットの処理の始まりと終わりを示すタ
イミングチャートである。
【図７】本発明の一実施例としてクロック制御回路の回
路構成の一例を示す図である。
路構成の一例を示す図である。
１ 要素ユニット ２ 活性化信号生成回路 ３ 活性化信号 ４ クロック制御回路 ５ クロックツリー ６ 演算回路 ７ 停止信号 ８ クロック信号 ９ クロック信号 １０ クロック信号 １１ クロックツリー １２ クロック信号 １３ クロック信号 １４ 常に活性化された活性化信号 １５ 常に停止している停止信号 １６ 要素ユニット １７ 活性化信号 １８ クロックツリー １９ 演算回路 ２０ 停止信号 ２１ クロック信号 ２２ クロック信号 ２３ 活性化信号生成回路 ２４ 保持回路 ２５ 出力回路 ２６ 選択回路 ２７ クロック信号 ２８ 活性化信号 ２９ 停止信号 ３０ 選択クロック信号 ３１ 選択信号 ３２ 保持信号 ３３ 出力保持信号
Claims (7)
- 【請求項１】クロック信号の供給及び停止を制御するク
ロック制御回路と、前記クロック制御回路からのクロック信号を分配するク
ロックツリーと、 前記クロックツリーを介して分配された前記クロック信
号によって駆動されるとともに、前記クロック制御回路
に対して前記クロック信号を停止させるための停止信号
を生成出力する演算回路と 、を含む 一又は複数の要素ユニットと、 前記各要素ユニットに対応して設けられ、前記要素ユニ
ット内部の前記クロック制御回路に対して活性化信号を
出力する１又は複数の活性化信号生成回路と、 を備え、前記各要素ユニット内部の前記クロック制御回路は、前
記要素ユニット対応して設けられた前記活性化信号生成
回路から出力される前記活性化信号を受けて前記要素ユ
ニット内部の前記クロックツリーへの前記クロック信号
の供給を行い、 前記要素ユニット内部の前記演算回路から出力された停
止信号を受けて前記要素ユニット内部の前記クロックツ
リーへの前記クロック信号の供給を停止 する、ことを特
徴とするクロック信号制御回路。 - 【請求項２】クロック信号の供給及び停止を制御するク
ロック制御回路と、前記クロック制御回路からのクロック信号を分配するク
ロックツリーと、 前記クロックツリーを介して分配された前記クロック信
号によって駆動されて演算処理を行うとともに、前記ク
ロック制御回路に対して前記クロック信号を停止させる
ための停止信号を生成出力する演算回路と 、を含む 要素ユニットと、 前記要素ユニット外部に設けられ、常時クロック信号を
供給するクロック制御回路（「要素ユニット外部クロッ
ク制御回路」という）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロック制御回路からのクロック信号を分配するクロ
ックツリー（「要素ユニット外部クロックツリー」とい
う）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロックツリーからのクロック信号で駆動され前記要
素ユニット内部の前記クロック制御回路に対して活性化
信号を出力する活性化信号生成回路と、を備え 、前記要素ユニット内部の前記クロック制御回路は、前記
要素ユニット外部に設けられた前記活性化信号生成回路
から出力される活性化信号を受けて前記要素ユニット内
部の前記クロックツリーへの前記クロック信号の供給を
行い、前記要素ユニット内部の前記演算回路から出力さ
れた停止信号を受けて前記要素ユニット内部の前記クロ
ックツリーへの前記クロック信号の供給を停止 する、こ
とを特徴とするクロック信号制御回路。 - 【請求項３】前記要素ユニット内部の前記クロックツリ
ーの遅延時間と、前記要素ユニット外部クロックツリー
の遅延時間とが等しくなるように設定され、前記活性化
信号生成回路を駆動するクロック信号と、前記要素ユニ
ット内の前記演算回路を駆動するクロック信号の位相が
等しい、ことを特徴とする請求項２記載のクロック信号
制御回路。 - 【請求項４】前記要素ユニット内部の前記クロック制御
回路が、選択回路と、出力回路と、保持回路と、を備え 、前記選択回路は、前記活性化信号と、前記停止信号と、
前記保持回路からの出力信号とを入力とし、前記活性化
信号または前記保持回路からの出力信号がオン時に、選
択信号と保持信号をオンし 、前記出力回路は、入力クロック信号と、前記選択信号
と、を入力とし、前記選択信号がオン時のみ、前記入力
クロック信号を出力クロック信号として出力し 、前記保持回路は、前記選択回路からの出力である保持信
号を入力とし、前記保持信号がオン時に前記出力信号を
保持し 、前記クロック信号に同期して前記活性化信号がオンされ
てから前記停止信号がオンされるまで出力クロック信号
を出力する 、ことを特徴とする 請求項１乃至３のいずれか一に記載の
クロック信号制御回路。 - 【請求項５】クロック信号の供給及び停止を制御するク
ロック制御回路と、前記クロック制御回路からのクロック信号を分配するク
ロックツリーと、 前記クロックツリーを介して分配された前記クロック信
号によって駆動されて演算処理を行うとともに、前記ク
ロック制御回路に対して前記クロック信号を停止させる
ための停止信号を生成出力する演算回路と 、を含む 要素ユニットを少なくとも２つ（「第１、第２の
要素ユニット」という）備え、さらに、 前記要素ユニット外部に設けられ、常時クロック信号を
供給するクロック制御回路（「要素ユニット外部クロッ
ク制御回路」という）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロック制御回路からのクロック信号を分配するクロ
ックツリー（「要素ユニット外部クロックツリー」とい
う）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロックツリーからのクロック信号で駆動され、前記
第１の要素ユニット内部のクロック制御回路に対して活
性化信号を出力する第１の活性化信号生成回路と 、前記第１の要素ユニット内部のクロックツリーから出力
されるクロック信号で駆動され、前記第２の要素ユニッ
ト内部のクロック制御回路に対して活性化信号を出力す
る第２の活性化信号生成回路と、を備え 、前記第１、第２の要素ユニット内部の前期クロック制御
回路は、それぞれ前記第１、第２の活性化信号生成回路
から供給される活性化信号を受けて前記第１、第２の要
素ユニット内部の前記クロックツリーへのクロック信号
の供給を行い 、前記第１、第２の要素ユニット内部の前
記演算回路からそれぞれ出力された停止信号を受けてク
ロック信号の供給を停止する、ことを特徴とするクロッ
ク信号制御回路。 - 【請求項６】クロック信号の供給及び停止を制御するク
ロック制御回路と、前記クロック制御回路からのクロック信号を分配するク
ロックツリーと、 前記クロックツリーを介して分配された前記クロック信
号によって駆動されて 演算処理を行うとともに、前記ク
ロック制御回路に対して前記クロック信号を停止させる
ための停止信号を生成出力する演算回路と 、を含む 要素ユニットをＮ個（但しＮは２以上の整数）備
え、 前記要素ユニット外部に設けられ、常時クロック信号を
供給するクロック制御回路（「要素ユニット外部クロッ
ク制御回路」という）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロック制御回路からのクロック信号を分配するクロ
ックツリー（「要素ユニット外部クロックツリー」とい
う）と 、前記要素ユニット外部に設けられ、前記要素ユニット外
部クロックツリーからのクロック信号で駆動され活性化
信号を出力する第１の活性化信号生成回路と 、を備え、前記第１の要素ユニット内部のクロック制御回路は前記
第１の活性化信号生成回路からの活性化信号を入力し 、第Ｉ＋１（但し、Ｉは１〜Ｎ−１の整数）の要素ユニッ
ト内部のクロック制御回路は、一つ上位の第Ｉの要素ユ
ニットのクロックツリーから出力されるクロック信号で
駆動される第Ｉ＋１の活性化信号生成回路から出力され
る活性化信号を入力し、 前記各要素ユニットは、各要素ユニットに対応して設け
られた活性化信号生成回路から供給される活性化信号を
受けて前記要素ユニット内部の前記クロックツリーへの
クロック信号の供給を行い前記要素ユニット内部の前記
演算回路から出力された停止信号を受けてクロック信号
の供給を停止し 、前記第Ｉの要素ユニット内部のクロック制御回路からク
ロックが供給される時間範囲が、前記第Ｉ＋１（但し、
Ｉは１〜Ｎ−１）の要素ユニット内でのクロック制御回
路からクロックが供給される時間範囲を包含し 、前記要素ユニット外部クロック制御回路、及び前記各要
素ユニット内に配置されるクロック制御回路は外部から
入力されるクロック信号により駆動され 、前記第１乃至第Ｎの活性化信号生成回路、及び前記第１
乃至第Ｎの前記要素ユニット内の前記演算回路のクロッ
ク信号の位相が等しい 、ことを特徴とするクロック信号
制御回路。 - 【請求項７】クロック信号によって入力状態が出力状態
に影響を及ぼすクロック同期素子を備えたＬＳＩにおい
て、前記クロック同期素子を複数の演算回路に分割で
き、前記各演算回路はある期間クロック信号を停止して
もＬＳＩの動作に影響を及ぼさないような構成とされ、１又は複数の要素ユニットと 、前記要素ユニットに対応した活性化信号生成回路と、を
備え 、前記活性化信号生成回路は、前記要素ユニットの処理予
定に合わせて、前記要素ユニット内部へクロック信号を
供給させるための活性化信号を生成し 、前記要素ユニットは 、クロック信号の供給・停止を制御するクロック制御回路
と 、前記クロック制御回路から供給される前記クロック信号
を受けてこれを分配するクロックツリーと 、前記クロックツリーから出力される前記クロック信号を
駆動クロックとして入力する演算回路と 、を備え 、前記クロック制御回路は、前記活性化信号生成回路で生
成される活性化信号を受けてから前記演算回路で生成さ
れる停止信号を受けるまでの期間、前記クロックツリー
に前記クロック信号を供給し 、前記演算回路は、演算処理および前記クロック制御回路
へのクロック信号の供給を停止させる前記停止信号の生
成を前記クロック信号に同期して行い、 前記要素ユニット内の前記クロック制御回路への活性化
信号を前記要素ユニット外部から供給し、前記クロック
制御回路に対するクロック停止の制御を前記要素ユニッ
ト内の演算回路から出力される前記停止信号を用いて行
う、ことを特徴とするクロック信号制御方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289153A JP2856177B2 (ja) | 1996-10-11 | 1996-10-11 | クロック信号制御回路およびクロック信号制御方式 |
| US08/946,123 US5978930A (en) | 1996-10-11 | 1997-10-07 | Clock signal control system for stopping and activating a clock signal |
| KR1019970051982A KR100247582B1 (ko) | 1996-10-11 | 1997-10-10 | 클럭 신호 제어 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289153A JP2856177B2 (ja) | 1996-10-11 | 1996-10-11 | クロック信号制御回路およびクロック信号制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116131A JPH10116131A (ja) | 1998-05-06 |
| JP2856177B2 true JP2856177B2 (ja) | 1999-02-10 |
Family
ID=17739457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8289153A Expired - Fee Related JP2856177B2 (ja) | 1996-10-11 | 1996-10-11 | クロック信号制御回路およびクロック信号制御方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5978930A (ja) |
| JP (1) | JP2856177B2 (ja) |
| KR (1) | KR100247582B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4883850B2 (ja) * | 2001-06-29 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2004253772A (ja) * | 2003-01-31 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| US7233188B1 (en) * | 2005-12-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power consumption in a processor using clock signal control |
| JP2007300290A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | クロック分配回路 |
| US10248155B2 (en) | 2016-01-25 | 2019-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device including clock generating circuit and channel management circuit |
| DE102017110823A1 (de) | 2016-01-25 | 2018-07-26 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung |
| KR102467172B1 (ko) | 2016-01-25 | 2022-11-14 | 삼성전자주식회사 | 반도체 장치 |
| US10303203B2 (en) | 2016-01-25 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system and method for operating semiconductor device |
| US10429881B2 (en) | 2016-01-25 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device |
| US10296066B2 (en) | 2016-01-25 | 2019-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560098B2 (ja) * | 1988-11-17 | 1996-12-04 | 富士通株式会社 | マシンチェックによるクロックストップ制御方式 |
| US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
| US5710910A (en) * | 1994-09-30 | 1998-01-20 | University Of Washington | Asynchronous self-tuning clock domains and method for transferring data among domains |
| US5754837A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Clock control circuits, systems and methods |
-
1996
- 1996-10-11 JP JP8289153A patent/JP2856177B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-07 US US08/946,123 patent/US5978930A/en not_active Expired - Lifetime
- 1997-10-10 KR KR1019970051982A patent/KR100247582B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5978930A (en) | 1999-11-02 |
| KR100247582B1 (ko) | 2000-03-15 |
| KR19980032723A (ko) | 1998-07-25 |
| JPH10116131A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7286434B2 (en) | Semiconductor memory device with shift register-based refresh address generation circuit | |
| JP2856177B2 (ja) | クロック信号制御回路およびクロック信号制御方式 | |
| US5306962A (en) | Qualified non-overlapping clock generator to provide control lines with non-overlapping clock timing | |
| US6737903B2 (en) | Semiconductor integrated circuit device with clock distribution configuration therein | |
| JP2003224467A (ja) | マルチモードラッチタイミング回路、ロジック回路、ロジック回路を動作させる方法、および、ロジック回路により必要とされるクロック電力を低減する方法 | |
| JP3333429B2 (ja) | 半導体集積回路 | |
| US6192004B1 (en) | Semiconductor integrated circuit | |
| JP2579237B2 (ja) | フロースルーラッチ回路を有する状態素子回路、該状態素子回路を有するｖｌｓｉ回路、及びラッチをマスタースレーブフリップフロップの機能的代替物として作動する方法 | |
| JPH05232196A (ja) | テスト回路 | |
| US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
| EP0829963B1 (en) | Clocking scheme | |
| US6985041B2 (en) | Clock generating circuit and method | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| JP2669893B2 (ja) | 制御ユニット | |
| US20040119496A1 (en) | Implementation of multiple flip flops as a standard cell using novel clock generation scheme | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| JPH1174360A (ja) | 半導体論理回路装置 | |
| US5926519A (en) | Semiconductor integrated circuit including dynamic registers | |
| JPH01196790A (ja) | 半導体メモリ装置 | |
| JPH1174466A (ja) | 半導体集積回路のためのクロック回路 | |
| JP3036476B2 (ja) | 半導体集積回路装置 | |
| JPH11260928A (ja) | 半導体論理回路装置 | |
| JPH08204128A (ja) | マルチファンクションｌｓｉ装置とその機能切換方法、及び演算処理システム | |
| KR100259339B1 (ko) | 프로그램 가능한 입출력회로 | |
| JP3533124B2 (ja) | 演算処理チップおよび演算処理チップにおける消費電力制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |