TWI678707B - 位元線驅動器裝置 - Google Patents

位元線驅動器裝置 Download PDF

Info

Publication number
TWI678707B
TWI678707B TW108112643A TW108112643A TWI678707B TW I678707 B TWI678707 B TW I678707B TW 108112643 A TW108112643 A TW 108112643A TW 108112643 A TW108112643 A TW 108112643A TW I678707 B TWI678707 B TW I678707B
Authority
TW
Taiwan
Prior art keywords
bit line
line driver
driver device
length
portions
Prior art date
Application number
TW108112643A
Other languages
English (en)
Other versions
TW202032543A (zh
Inventor
陳亮
Liang Chen
Original Assignee
大陸商長江存儲科技有限責任公司
Yangtze Memory Technologies Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司, Yangtze Memory Technologies Co., Ltd. filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI678707B publication Critical patent/TWI678707B/zh
Publication of TW202032543A publication Critical patent/TW202032543A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種位元線驅動器裝置，包括半導體基底和設置在半導體基底中的至少一個隔離結構。透過所述至少一個隔離結構在半導體基底中限定主動區。各個主動區在第一方向上延伸，並且主動區中的其中兩個在第二方向上彼此相鄰地設置。各個主動區包括第一部分、第二部分和第三部分。第三部分在第一方向上設置在第一部分和第二部分之間。第三部分的寬度小於第一部分的寬度和第二部分的寬度。第三部分可以相應地增大兩個相鄰主動區之間的距離。

Description

位元線驅動器裝置
本發明內容涉及一種位元線驅動器裝置，更具體而言，涉及一種包括多個主動區的位元線驅動器裝置。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面儲存單元縮小到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面儲存單元的儲存密度接近上限。
3D記憶體架構可以解決平面儲存單元中的密度限制。3D記憶體架構包括記憶體陣列、和用於控制進出記憶體陣列的信號的週邊裝置。隨著3D記憶體架構中的儲存單元密度增大，週邊裝置中的部件的尺寸必須相對變小，尤其是當記憶體陣列和週邊裝置形成在同一晶圓上並且用於週邊裝置的面積（area）有限時。當週邊裝置的尺寸縮小時會產生許多問題，並且必須解決這些問題以開發具有更高儲存容量的3D存放裝置。
在本發明內容中提供了一種位元線（BL）驅動器裝置。各個主動區被修改為具有寬度較小的部分，用於增加兩個相鄰主動區之間的距離，並改善位元線驅動器裝置的電性能。
根據本發明內容的實施例，提供了一種位元線驅動器裝置。位元線驅動器裝置包括半導體基底，和設置在半導體基底中的至少一個隔離結構。透過至少一個隔離結構在半導體基底中限定主動區。各個主動區在第一方向上延伸（elongate），並且主動區中的兩個在第二方向上彼此相鄰地設置。各個主動區包括第一部分、第二部分和第三部分。第三部分在第一方向上設置在第一部分和第二部分之間。第三部分的寬度小於第一部分的寬度和第二部分的寬度。
在一些實施例中，第一部分的寬度等於第二部分的寬度。
在一些實施例中，第二方向上的第三部分之間的距離大於第二方向上的第一部分之間的距離和第二方向上的第二部分之間的距離。
在一些實施例中，第二方向上的第一部分之間的距離等於第二方向上的第二部分之間的距離。
在一些實施例中，第二方向上的第三部分之間的間距等於第二方向上的第一部分之間的間距和第二方向上的第二部分之間的間距。
在一些實施例中，位元線驅動器裝置還包括設置在半導體基底上的閘極結構。閘極結構在第二方向上延伸，並且閘極結構部分地與各個主動區重疊。
在一些實施例中，閘極結構在半導體基底的厚度方向上，部分重疊第二部分。
在一些實施例中，閘極結構在半導體基底的厚度方向上，部分重疊第三部分。
在一些實施例中，閘極結構在半導體基底的厚度方向上不與第一部分重疊。
在一些實施例中，位元線驅動器裝置還包括汲極區和源極區。汲極區和源極區設置在主動區中。各個汲極區的至少一部分設置在第一部分中的一個中。各個源極區的至少一部分設置在第二部分中的一個中。設置在相同主動區中的汲極區和源極區在第一方向上設置在閘極結構的兩個相對側。
在一些實施例中，各個汲極區還設置在第三部分中。
在一些實施例中，各個汲極區在第二方向上的最小長度等於各個第三部分的寬度。
在一些實施例中，各個汲極區在第二方向上的最大長度等於各個第一部分的寬度。
在一些實施例中，各個汲極區在第一方向上的長度大於各個源極區在第一方向上的長度。
在一些實施例中，各個源極區在第一方向上的長度等於各個第一部分在第一方向上的長度。
在一些實施例中，各個源極區在第二方向上的長度等於各個第一部分在第二方向上的長度。
在一些實施例中，各個源極區還設置在第三部分中。
在一些實施例中，各個源極區在第二方向上的最小長度等於各個第三部分的寬度。
在一些實施例中，各個源極區在第二方向上的最大長度等於各個汲極區在第二方向上的最大長度。
在一些實施例中，第一方向和第二方向垂直於半導體基底的厚度方向。
根據本發明內容的說明書、申請專利範圍書和附圖，本領域技術人員可以理解本發明內容的其他方面。
在閱讀了在各個圖示和附圖中示出的較佳實施例的以下詳細說明之後，對於本領域普通技術人員而言本發明的這些和其他目的無疑將變得顯而易見。
儘管討論了具體的配置和排列，但應該理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本發明內容的精神和範圍的情況下，可以使用其他配置和排列。對於相關領域的技術人員而言將顯而易見的是，本發明內容還可以用於各種其他應用中。
應注意到，在說明書中對“一個實施例”、“實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是各個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法理解術語。例如，如本文所用的術語“一個或多個”至少部分取決於上下文，可用於以單數意義描述任何特徵、結構或特性，或可用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，例如“一”、“一個”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確描述的其他因素，這同樣至少部分地取決於上下文。
應當理解，儘管本文可以使用術語第一、第二等來描述各種元件、部件、區域（region）、層和/或部分，但是這些元件、部件、區域、層和/或部分不應受這些術語限制。這些術語僅用於將一個元件、部件、區域、層和/或部分與另一個區分開。因此，下面討論的第一元件、部件、區域、層或部分可以被稱為第二元件、部件、區域、層或部分而不脫離本發明內容的教導。
應當容易理解的是，本發明內容中的“在……上”、“在……之上”和“在……上方”的含義應以最寬泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，並且“在……之上”或“在……上方”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物之上”或“在某物上方”的含義（即，直接在某物上）。
此外，為了便於描述，可以在本文使用例如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空間相對術語來描述如圖所示的一個元件或特徵與另一個元件或特徵的關係。除了附圖中所示的取向之外，空間相對術語旨在涵蓋設備在使用或操作步驟中的不同取向。該裝置可以以其他方式取向（旋轉90度或在其他取向）並且同樣可以相應地解釋本文使用的空間相關描述詞。
請參考圖1。圖1繪示根據本發明內容的實施例的位元線驅動器裝置的示意圖。具體而言，圖1是位元線驅動器裝置100的一部分的頂視圖。如圖1所示，位元線驅動器裝置100包括半導體基底10和設置在半導體基底10中的至少一個隔離結構20，用於在半導體基底10中限定主動區30。換言之，主動區30可以是半導體基底10的一部分，並且透過至少一個隔離結構20彼此分離。在一些實施例中，半導體基底10可以包括矽基底、磊晶矽基底、矽鍺基底、碳化矽基底、絕緣體上矽（SOI）基底，或由其他合適的半導體材料製成的基底。在一些實施例中，隔離結構20可以包括一層或多層絕緣材料，例如氮化矽、氮氧化矽、碳氮化矽或其他合適的絕緣材料，並且隔離結構20可以被視為淺槽隔離（STI），但不限於此。
各個主動區30可以在第一方向D1上延伸，並且主動區30中的兩個可以在第二方向D2上彼此相鄰地設置。在一些實施例中，第二方向D2可以基本上垂直於第一方向D1，但不限於此。在一些實施例中，第一方向D1和第二方向D2可以垂直於半導體基底10的厚度方向（例如，圖1中所示的第三方向D3，其中第三方向D3與第一方向D1或第二方向D2都垂直）。換言之，第一方向D1和第二方向D1可以被視為平行於半導體基底10的頂表面的水平方向，但是不限於此。各個主動區30在第一方向D1上的長度大於各個主動區30在第二方向D2上的長度，並且各個主動區30在第二方向D2上的長度可以被相應地視為各個主動區30的寬度。在該實施例中，各個主動區30可以是條紋圖案並且僅具有一個寬度。
在一些實施例中，位元線驅動器裝置100還可包括閘極結構40、源極區50S和汲極區50D。閘極結構40設置在半導體基底10上。在一些實施例中，閘極結構40可以在第二方向D2上延伸，並且部分地與各個主動區30重疊。源極區50S中的其中一個和汲極區50D中的其中一個可以設置在相同的主動區30中，並且在第一方向D1上設置在閘極結構40的兩個相對側。主動區30中的一個、設置在該主動區30中的源極區50S、設置在該主動區30中的汲極區50D，以及閘極結構40與該主動區30重疊的部分可以構成電晶體。因此，位元線驅動器裝置100可包括至少兩個電晶體，並且閘極結構40可由兩個電晶體共用，但不限於此。在一些實施例中，位元線驅動器裝置100還可包括分別設置在源極區50S和汲極區50D上的多個導電結構60。導電結構60可以被視為穿透覆蓋源極區50S和汲極區50D的介電層（未示出）的導電插塞，以用於分別與源極區50S和汲極區50D電性連接。在一些實施例中，源極區50S和汲極區50D可以是主動區30中的摻雜區、磊晶結構或其他合適類型的源/漏結構。例如，上述摻雜區可以包括硼摻雜區、磷摻雜區、砷摻雜區，或者摻雜有其他適當摻雜劑的主動區30。
在一些實施例中，閘極結構40可以包括閘極介電層（未示出），設置在閘極介電層上的閘電極（未示出），以及設置在閘電極的側壁上的側壁子（未示出），但是不限於此。上述閘極介電層可包括氧化矽層，高介電常數（高k）介電層或其他合適的介電材料。高k介電層可包括氧化鋁（Al 2O 3）、氧化鉭（Ta 2O 5）、氧化鋯（ZrO 2）或其他合適的高k材料。上述導電結構60和閘電極可分別包括非金屬導電材料，例如多晶矽，金屬導電材料，例如鋁（Al）、鎢（W）、銅（Cu）、鋁化鈦（TiAl）、氮化鉭（TaN）和氮化鈦（TiN），或其他合適的導電材料。上述側壁子可以包括氮化矽、氮氧化矽、碳氮化矽或其他合適的絕緣材料，並且側壁子可以是由絕緣材料構成的單層結構或多層結構。
在一些實施例中，位元線驅動器裝置100中的各個電晶體可以電性連接到設置在半導體基底10上的儲存單元陣列（未示出）（例如3D NAND儲存單元陣列）中的多個位元線（未示出）。隨著3D NAND儲存單元陣列中的儲存單元密度增加，位元線的數量相對增加，第二方向D2上的主動區30之間的間距P和主動區30之間的距離DS必須減小，因為位元線驅動器裝置100在半導體基底10上的面積有限。例如，當位元線之間的間距約為39nm並且位元線驅動器裝置100中的各個電晶體電性連接到24條位元線時，主動區30之間的間距P將約為0.936μm。當必須減小主動區30之間的間距P時，而主動區30的寬度必須維持在特定範圍內，此時主動區30之間的距離DS將太小。位元線驅動器裝置100的一些電性能，例如汲源極崩潰電壓(Drain-Source Breakdown Voltage, Vds) 和/或穿通電壓，將受到主動區30之間的距離DS減小的影響。例如，當3D NAND儲存單元陣列的操作步驟中的抹除電壓約為22V時，位元線驅動器裝置的BVdss必須高於24V，並且位元線驅動器裝置中的電晶體之間的穿通電壓必須較佳地高於3.5V。然而，位元線驅動器裝置100難以實現所描述的電性能。
以下描述將詳細說明本發明內容的不同實施例。為了簡化描述，以下各個實施例中的相同部件用相同的符號進行標記。為了更容易理解實施例之間的差異，以下描述將詳細說明不同實施例之間的不同之處，並且將不再重複描述相同的特徵。
請參考圖2和圖3。圖2繪示根據本發明內容的第一實施例的位元線驅動器裝置201的示意圖。圖3是沿圖2中的線A-A'截取的橫截面圖。如圖2和圖3所示，位元線驅動器裝置201包括半導體基底10和設置在半導體基底10中的隔離結構20，用於在半導體基底10中限定主動區30。在該實施例中，各個主動區30包括第一部分30A、第二部分30B和第三部分30C。第三部分30C在第一方向D1上設置在第一部分30A和第二部分30B之間，並且第三部分30C的寬度（例如圖2中所示的第三寬度W3）小於第一部分30A的寬度（例如圖2中所示的第一寬度W1）和第二部分30B的寬度（例如圖2中所示的第二寬度W2）。在一些實施例中，第一部分30A和第二部分30B可以在第一方向D1上位於主動區30的兩個相對端，但不限於此。與圖1中所示的位元線驅動器裝置100相比，兩個相鄰主動區30的部分之間的距離被放大，並且可以相應地改善位元線驅動器裝置201的相關電性能，例如汲源極崩潰電壓（BVdss）和/或穿通電壓。
具體地，第二方向D2上的第三部分30C之間的距離（例如圖2中所示的第三距離DS3）大於第二方向D2上的第一部分30A之間的距離（例如圖2中所示的第一距離DS1）和第二方向D2上的第二部分30B之間的距離（例如圖2中所示的第二距離DS2）。在一些實施例中，各個第一部分30A的第一寬度W1可以等於各個第二部分30B的第二寬度W2，並且第二方向DS上的第一部分30A之間的第一距離DS1可以等於第二方向D2上的第二部分30B之間的第二距離DS2，但不限於此。在一些實施例中，在各個主動區30中，第一部分30A可以與第三部分30C直接連接，第三部分30C可以與第二部分30B直接連接。在一些實施例中，第二方向D2上的第三部分30C之間的間距（例如圖2中所示的第三間距P3）可以等於第二方向D2上的第一部分30A之間的間距（例如圖2中所示的第一間距P1）和第二方向D2上的第二部分30B之間的間距（例如圖2中所示的第二間距P2），但不限於此。換言之，當主動區30的中間部分的寬度減小時，第二方向D2上的主動區30之間的間距可以在主動區30的不同部分處不變。
如圖2和圖3所示，位元線驅動器裝置201還包括上述閘極結構40、源極區50S、汲極區50D和導電結構60。在該實施例中，閘極結構40可以在半導體基底10的厚度方向上（例如，第三方向D3）與第二部分30B部分地重疊，而不在第三方向D3上與第一部分30A和第三部分30C重疊，但是不限於此。各個汲極區50D的至少一部分可以設置在第一部分30A中的一個中，並且各個源極區50S的至少一部分可以設置在第二部分30B中的一個中。設置在相同主動區30中的汲極區30D和源極區30S在第一方向D1上設置在閘極結構40的兩個相對側。
在一些實施例中，各個第一部分30A在第一方向D1上的長度（例如圖2中所示的第一長度L1）可以短於各個第二部分30B在第一方向D1上的長度（例如，圖2中所示的第二長度L2），各個第二部分30B在第一方向D1上的第二長度L2可以大於各個第三部分30C在第一方向D1上的長度（例如，圖2中所示的第三長度L3），但不限於此。在一些實施例中，汲極區50D可以部分地設置在第一部分30A中，並且部分地設置在第三部分30C中。在一些實施例中，各個汲極區50D在第一方向D1上的長度（例如圖2中所示的長度L11）可以大於各個源極區50S在第一方向D1上的長度（例如，圖2中所示的長度L21）。在一些實施例中，各個源極區50S在第一方向D1上的長度L21可以基本上等於各個第一部分30A在第一方向D1上的第一長度L1，各個源極區50S在第二方向D2上的長度（例如，圖2中所示的長度L22）可以基本上等於各個第一部分30A在第二方向D2上的長度（例如第一寬度W1），但不限於此。各個源極區50S的形狀和面積可以與各個第一部分30A在第三方向D3上的形狀和面積相同，並且出於高電壓操作步驟考慮，汲極區50D的長度L11可以相對較長。
如圖2和圖3所示，在一些實施例中，第一部分30A的第一寬度W1可以被視為第一部分30A在第二方向D2上的長度，第二部分30B的第二寬度W2可以視為第二部分30B在第二方向D2上的長度，第三部分30C的第三寬度W3可以被視為第三部分30C在第二方向D2上的長度。在一些實施例中，各個汲極區50D在第二方向D2上的最小長度（例如圖2中所示的長度L13）可以基本上等於各個第三部分30C的第三寬度W3，並且各個汲極區50D在第二方向D2上的最大長度（例如圖2中所示的長度L12）可以基本上等於各個第一部分30A的第一寬度W1，但不限於此。
請參考圖2和圖4-6。圖4-6繪示第一實施例中的位元線驅動器裝置的製造方法的示意圖。圖5是圖4之後的步驟中的示意圖，圖6是圖5之後的步驟中的示意圖，圖2可以視為圖6之後的步驟中的示意圖。本實施例中位元線驅動器裝置的製造方法可以包括但不限於以下步驟。如圖4所示，在半導體基底10中形成隔離結構20，用於限定主動區30。隔離結構20可以透過在半導體基底10中形成凹槽並用絕緣材料填充凹槽來形成。因此，主動區30可以是半導體基底10的一部分並且透過隔離結構20彼此分離。在一些實施例中，隔離結構20可以被視為STI結構，並且主動區30的形狀（包括寬度較窄的第三部分30C）可以透過形成隔離結構20的步驟來控制。如圖5所示，閘極結構40形成為覆蓋各個主動區30的一部分。如圖6所示，在形成閘極結構40的步驟之後形成源極區50S和汲極區50D。如圖2所示，導電結構60可以形成在源極區50S和汲極區50D上，以用於分別與源極區50S和汲極區50D電性連接。
請參考圖7。圖7繪示根據本發明內容的第二實施例的位元線驅動器裝置202的示意圖。如圖7所示，閘極結構40可以在半導體基底10的厚度方向（例如，第三方向D3）上部分地與主動區30的第二部分30B重疊，並且部分地與主動區30的第三部分30C重疊。與圖2所示的位元線驅動器裝置201相比，位元線驅動器裝置202中的第三部分30C的第三長度L3可以相對較長，並且可以相應地進一步改善位元線驅動器裝置202的相關電性能，例如汲源極崩潰電壓和/或穿通電壓。然而，在位元線驅動器裝置202中可以相對減小由閘極結構40覆蓋的主動區30的面積，並且可以影響位元線驅動器裝置202中的電晶體的某些特性。換言之，在圖2所示的位元線驅動器裝置201中，由閘極結構40覆蓋的主動區30的寬度不會相對減小，並且可以在不損害位元線驅動器裝置201中的各個電晶體的某些特性的情況下改善位元線驅動器裝置201中的電晶體之間的電性能，例如汲源極崩潰電壓和/或穿通電壓。
請參考圖8。圖8繪示根據本發明內容的第三實施例的位元線驅動器裝置203的示意圖。如圖8所示，閘極結構40可以在半導體基底10的厚度方向（例如，第三方向D3）上僅與各個第三部分30C的一部分重疊。在該實施例中，各個第三部分30C的第三長度L3可以長於各個第一部分30A的第一長度L1和各個第二部分30B的第二長度L2。在一些實施例中，第一長度L1可以基本上等於第二長度L2，但不限於此。
請參考圖9。圖9繪示根據本發明內容的第四實施例的位元線驅動器裝置204的示意圖。如圖9所示，各個源極區50S可以進一步設置在第三部分30C中。換言之，各個源極區50S可以部分地設置在第二部分30B中並且部分地設置在第三部分30C中，各個汲極區50D可以部分地設置在第一部分30A中並且部分地設置在第三部分30C中。在一些實施例中，各個源極區50S在第二方向D2上的最小長度（例如，圖9中所示的長度L23）可以基本上等於各個第三部分30C的第三寬度W3，並且各個源極區50S在第二方向D2上的最大長度（例如，圖9中所示的長度L22）可以基本上等於各個第二部分30B的第二寬度W2。在一些實施例中，第二部分30B的第二寬度可以基本上等於第一部分30A的第一寬度W1，並且各個源極區50S在第二方向D2上的最大長度（例如，長度L22）可以基本上等於各個汲極區50D在第二方向D2上的最大長度（例如，長度L12）。
總結以上描述，在本發明內容的位元線驅動器裝置中，可以修改各個主動區，以具有用於增加兩個相鄰主動區之間的距離的寬度較小的部分，並且可以相應地改善位元線驅動器裝置的相關電性能，例如汲源極崩潰電壓和/或穿通電壓。
本領域技術人員將容易地觀察到，可以在保留本發明的教導的同時對裝置和方法進行多種修改和變化。因此，上述公開內容應被解釋為僅受所附申請專利範圍的範圍和界限的限制。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
20‧‧‧隔離結構
30‧‧‧主動區
30A‧‧‧第一部分
30B‧‧‧第二部分
30C‧‧‧第三部分
40‧‧‧閘極結構
50S‧‧‧源極區
50D‧‧‧汲極區
60‧‧‧導電結構
100‧‧‧位元線驅動器裝置
201‧‧‧位元線驅動器裝置
202‧‧‧位元線驅動器裝置
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
DS‧‧‧距離
DS1‧‧‧第一距離
DS2‧‧‧第二距離
DS3‧‧‧第三距離
L1‧‧‧第一長度
L2‧‧‧第二長度
L3‧‧‧第三長度
L11‧‧‧長度
L12‧‧‧長度
L13‧‧‧長度
L21‧‧‧長度
L22‧‧‧長度
L23‧‧‧長度
P‧‧‧間距
P1‧‧‧第一間距
P2‧‧‧第二間距
P3‧‧‧第三間距
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
併入本文並且形成說明書的一部分的附圖示出了本發明內容的實施例，並且與說明書一起進一步用於解釋本發明內容的原理並且使得相關領域技術人員能夠實現和使用本發明內容。
圖1繪示根據本發明內容的實施例的位元線驅動器裝置的示意圖。
圖2繪示根據本發明內容的第一實施例的位元線驅動器裝置的示意圖。
圖3是沿圖2中的剖面線A-A'截取的橫截面圖。
圖4-6繪示根據本發明內容的第一實施例的位元線驅動器裝置的製造方法的示意圖，其中，圖5是圖4之後的步驟中的示意圖，圖6是圖5之後的步驟中的示意圖。
圖7繪示根據本發明內容的第二實施例的位元線驅動器裝置的示意圖。
圖8繪示根據本發明內容的第三實施例的位元線驅動器裝置的示意圖。
圖9繪示根據本發明內容的第四實施例的位元線驅動器裝置的示意圖。

Claims (20)

  1. 一種位元線驅動器裝置，包括：
    一半導體基底；以及
    至少一個隔離結構，所述至少一個隔離結構設置在所述半導體基底中，以便在所述半導體基底中限定複數個主動區，其中，各個所述主動區在一第一方向上延伸，所述主動區中的其中兩個在一第二方向上彼此相鄰地設置，並且各個所述主動區包括：
    一第一部分和一第二部分；以及
    一第三部分，所述第三部分在所述第一方向上設置在所述第一部分和所述第二部分之間，其中，所述第三部分的一寬度小於所述第一部分的一寬度和所述第二部分的一寬度。
  2. 根據申請專利範圍第1項所述的位元線驅動器裝置，其中，所述第一部分的所述寬度等於所述第二部分的所述寬度。
  3. 根據申請專利範圍第1項所述的位元線驅動器裝置，其中，所述第二方向上的所述第三部分之間的一距離，大於所述第二方向上的所述第一部分之間的一距離和所述第二方向上的所述第二部分之間的一距離。
  4. 根據申請專利範圍第3項所述的位元線驅動器裝置，其中，所述第二方向上的所述第一部分之間的所述距離，等於所述第二方向上的所述第二部分之間的所述距離。
  5. 根據申請專利範圍第1項所述的位元線驅動器裝置，其中，所述第二方向上的所述第三部分之間的一間距，等於所述第二方向上的所述第一部分之間的一間距和所述第二方向上的所述第二部分之間的一間距。
  6. 根據申請專利範圍第1項所述的位元線驅動器裝置，還包括：
    一閘極結構，所述閘極結構設置在所述半導體基底上，其中，所述閘極結構在所述第二方向上延伸，並且所述閘極結構部分地與各個所述主動區重疊。
  7. 根據申請專利範圍第6項所述的位元線驅動器裝置，其中，所述閘極結構在所述半導體基底的一厚度方向上部分地與所述第二部分重疊。
  8. 根據申請專利範圍第6項所述的位元線驅動器裝置，其中，所述閘極結構在所述半導體基底的一厚度方向上部分地與所述第三部分重疊。
  9. 根據申請專利範圍第6項所述的位元線驅動器裝置，其中，所述閘極結構在所述半導體基底的一厚度方向上不與所述第一部分重疊。
  10. 根據申請專利範圍第6項所述的位元線驅動器裝置，還包括：
    複數個汲極區，所述汲極區設置在所述主動區中，其中，各個所述汲極區的至少一部分設置在所述第一部分中的其中一個中；以及
    複數個源極區，所述源極區設置在所述主動區中，其中，各個所述源極區的至少一部分設置在所述第二部分中的其中一個中，其中，設置在相同的主動區中的所述汲極區和所述源極區在所述第一方向上設置在所述閘極結構的兩個相對側處。
  11. 根據申請專利範圍第10項所述的位元線驅動器裝置，其中，各個所述汲極區還設置在所述第三部分中。
  12. 根據申請專利範圍第11項所述的位元線驅動器裝置，其中，各個所述汲極區在所述第二方向上的最小長度等於各個所述第三部分的寬度。
  13. 根據申請專利範圍第11項所述的位元線驅動器裝置，其中，各個所述汲極區在所述第二方向上的最大長度等於各個所述第一部分的寬度。
  14. 根據申請專利範圍第11項所述的位元線驅動器裝置，其中，各個所述汲極區在所述第一方向上的長度，大於各個所述源極區在所述第一方向上的長度。
  15. 根據申請專利範圍第10項所述的位元線驅動器裝置，其中，各個所述源極區在所述第一方向上的長度，等於各個所述第一部分在所述第一方向上的長度。
  16. 根據申請專利範圍第10項所述的位元線驅動器裝置，其中，各個所述源極區在所述第二方向上的長度，等於各個所述第一部分在所述第二方向上的長度。
  17. 根據申請專利範圍第10項所述的位元線驅動器裝置，其中，各個所述源極區還設置在所述第三部分中。
  18. 根據申請專利範圍第17項所述的位元線驅動器裝置，其中，各個所述源極區在所述第二方向上的最小長度，等於各個所述第三部分的寬度。
  19. 根據申請專利範圍第10項所述的位元線驅動器裝置，其中，各個所述源極區在所述第二方向上的最大長度，等於各個所述汲極區在所述第二方向上的最大長度。
  20. 根據申請專利範圍第1項所述的位元線驅動器裝置，其中，所述第一方向和所述第二方向垂直於所述半導體基底的一厚度方向。
TW108112643A 2019-02-27 2019-04-11 位元線驅動器裝置 TWI678707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/076268 WO2020172807A1 (en) 2019-02-27 2019-02-27 Bit line driver device
WOPCT/CN2019/076268 2019-02-27

Publications (2)

Publication Number Publication Date
TWI678707B true TWI678707B (zh) 2019-12-01
TW202032543A TW202032543A (zh) 2020-09-01

Family

ID=67194542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112643A TWI678707B (zh) 2019-02-27 2019-04-11 位元線驅動器裝置

Country Status (7)

Country Link
US (1) US10937507B2 (zh)
EP (1) EP3853898B1 (zh)
JP (1) JP7235865B2 (zh)
KR (1) KR102688302B1 (zh)
CN (2) CN110024124B (zh)
TW (1) TWI678707B (zh)
WO (1) WO2020172807A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610941B (zh) * 2019-09-23 2022-04-15 长江存储科技有限责任公司 一种提高三维存储器中外围电路穿通电压的结构和方法
CN112349722B (zh) * 2020-10-15 2021-11-09 长江存储科技有限责任公司 半导体器件结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482872A (en) * 1994-01-31 1996-01-09 Motorola, Inc. Method of forming isolation region in a compound semiconductor substrate
TW200525740A (en) * 2004-01-20 2005-08-01 Silicon Based Tech Corp Scalable paired stack-gate flash cell structure and its contactless nor-type flash memory array
US20080237586A1 (en) * 2007-03-30 2008-10-02 Min Chul Sun Semiconductor Integrated Test Structures For Electron Beam Inspection of Semiconductor Wafers
JP2010040658A (ja) * 2008-08-01 2010-02-18 Renesas Technology Corp 不揮発性半導体記憶装置
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
TW201724354A (zh) * 2015-12-22 2017-07-01 華邦電子股份有限公司 半導體裝置及其製造方法
US20180315747A1 (en) * 2017-04-26 2018-11-01 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161199B2 (en) * 2004-08-24 2007-01-09 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a width direction and method thereof
JP4800017B2 (ja) * 2005-11-25 2011-10-26 エルピーダメモリ株式会社 半導体記憶装置
KR100650867B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 협채널 금속 산화물 반도체 트랜지스터
JP5076570B2 (ja) * 2007-03-16 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5214393B2 (ja) * 2008-10-08 2013-06-19 株式会社東芝 半導体記憶装置
JP2010118481A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR101762316B1 (ko) * 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5431189B2 (ja) * 2010-01-29 2014-03-05 株式会社東芝 半導体装置
US9105719B2 (en) * 2013-01-09 2015-08-11 Broadcom Corporation Multigate metal oxide semiconductor devices and fabrication methods
US9041144B2 (en) * 2013-05-17 2015-05-26 Micron Technology, Inc. Integrated circuitry comprising transistors with broken up active regions
US9171903B2 (en) * 2013-05-17 2015-10-27 Micron Technology, Inc. Transistors having features which preclude straight-line lateral conductive paths from a channel region to a source/drain region
KR20150058597A (ko) * 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105448734A (zh) * 2014-09-02 2016-03-30 无锡华润上华半导体有限公司 一种改善器件双峰效应的方法和半导体器件
US10043899B1 (en) * 2017-06-26 2018-08-07 Semiconductor Components Industries, Llc Laterally diffused MOSFET for embedded memory applications
CN108091658B (zh) * 2017-11-16 2021-04-13 上海华力微电子有限公司 闪存的工艺集成结构和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482872A (en) * 1994-01-31 1996-01-09 Motorola, Inc. Method of forming isolation region in a compound semiconductor substrate
TW200525740A (en) * 2004-01-20 2005-08-01 Silicon Based Tech Corp Scalable paired stack-gate flash cell structure and its contactless nor-type flash memory array
US20080237586A1 (en) * 2007-03-30 2008-10-02 Min Chul Sun Semiconductor Integrated Test Structures For Electron Beam Inspection of Semiconductor Wafers
JP2010040658A (ja) * 2008-08-01 2010-02-18 Renesas Technology Corp 不揮発性半導体記憶装置
TW201724354A (zh) * 2015-12-22 2017-07-01 華邦電子股份有限公司 半導體裝置及其製造方法
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US20180315747A1 (en) * 2017-04-26 2018-11-01 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor

Also Published As

Publication number Publication date
TW202032543A (zh) 2020-09-01
WO2020172807A1 (en) 2020-09-03
CN111490049B (zh) 2021-09-10
CN110024124B (zh) 2020-05-26
EP3853898B1 (en) 2023-08-02
JP2022509244A (ja) 2022-01-20
KR20210082507A (ko) 2021-07-05
JP7235865B2 (ja) 2023-03-08
KR102688302B1 (ko) 2024-07-24
EP3853898A4 (en) 2022-05-18
CN110024124A (zh) 2019-07-16
US10937507B2 (en) 2021-03-02
US20200273527A1 (en) 2020-08-27
EP3853898A1 (en) 2021-07-28
CN111490049A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
US11942515B2 (en) Semiconductor device having asymmetrical source/drain
US9991257B2 (en) Semiconductor device having fin active regions and method of fabricating the same
WO2019042103A1 (en) MEMORY CELL STRUCTURE OF THREE DIMENSIONAL MEMORY DEVICE
US20120007165A1 (en) Semiconductor devices
US10068913B2 (en) Three dimensional semiconductor devices
US9698154B2 (en) Semiconductor device
KR20130036735A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7732855B2 (en) Semiconductor memory device including recessed control gate electrode
TWI678707B (zh) 位元線驅動器裝置
KR20210030306A (ko) 반도체 메모리 장치
TWI818231B (zh) 半導體記憶裝置
TW202147553A (zh) 半導體記憶裝置
JP2011066038A (ja) 半導体記憶装置
JP2023167866A (ja) 半導体記憶装置及びその製造方法
US8017477B2 (en) Nonvolatile memory devices and methods of fabricating the same
TWI853741B (zh) 半導體記憶裝置
TWI773482B (zh) 記憶體結構及其操作方法
TWI839184B (zh) 鐵電記憶體結構
US11107886B2 (en) Memory device and method of fabricating the memory device
TWI824877B (zh) 半導體裝置
US20150137251A1 (en) Semiconductor device and method of manufacturing the same
TW202425752A (zh) 半導體記憶裝置
JP2013201387A (ja) ３次元トランジスタおよびその製造方法
US20160268275A1 (en) Non-volatile memory device and method for manufacturing the same
TW201913943A (zh) 半導體結構及其製造方法