JP5076570B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5076570B2
JP5076570B2 JP2007068438A JP2007068438A JP5076570B2 JP 5076570 B2 JP5076570 B2 JP 5076570B2 JP 2007068438 A JP2007068438 A JP 2007068438A JP 2007068438 A JP2007068438 A JP 2007068438A JP 5076570 B2 JP5076570 B2 JP 5076570B2
Authority
JP
Japan
Prior art keywords
element isolation
region
semiconductor substrate
insulating film
cell region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007068438A
Other languages
English (en)
Other versions
JP2008235324A (ja
Inventor
哲也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007068438A priority Critical patent/JP5076570B2/ja
Priority to TW097109070A priority patent/TWI427771B/zh
Priority to KR1020080023697A priority patent/KR100941645B1/ko
Priority to CN2008100861700A priority patent/CN101266975B/zh
Priority to US12/049,592 priority patent/US7863664B2/en
Publication of JP2008235324A publication Critical patent/JP2008235324A/ja
Priority to US12/951,774 priority patent/US8258040B2/en
Application granted granted Critical
Publication of JP5076570B2 publication Critical patent/JP5076570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置とその製造方法に関する。
半導体記憶装置には、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)等のように、様々なタイプのものが存在するが、なかでも素子分離絶縁膜に情報記憶用のトレンチキャパシタを形成するものは、高集積化、大容量化が容易なDRAMと、高速、低消費電力化が可能なSRAMの両方の長所を有している。
従って、この種の半導体記憶装置には、低消費電力という特徴を最大限に活かすため、トレンチキャパシタにおけるリーク電流が低減されるような構造が求められる。
なお、本発明に関連する技術が、下記の特許文献１に開示されている。その特許文献１では、セル領域の外周にダミー活性領域を設け、エッチング時に真の活性領域の幅が収縮するのを防止している。
国際公開第９２／０２０４４号パンフレット
本発明の目的は、リーク電流を低減することが可能な半導体装置とその製造方法を提供することにある。
本発明の第１の観点によれば、複数の活性領域をセル領域に備えた半導体基板と、前記セル領域における前記半導体基板に形成されたウェルと、前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型の不純物拡散領域と、前記素子分離溝に形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、前記素子分離溝の底面での前記キャパシタ誘電体膜の膜厚が、前記セル領域の端部において、該セル領域の前記端部以外の部分におけるよりも厚い半導体装置が提供される。
本発明の第２の観点によれば、複数の活性領域をセル領域に備えた半導体基板と、前記セル領域における前記半導体基板に形成されたウェルと、前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型のチャネルストップ領域と、前記素子分離溝に形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、前記チャネルストップ領域の不純物濃度が、前記セル領域の端部において、該セル領域の前記端部以外の部分よりも高い半導体装置が提供される。
本発明では、セル領域の端部におけるチャンネルストップ領域の不純物濃度を、セル領域の端部以外の部分におけるよりも高くするので、該端部の素子分離溝の下においてウェルとは反対の導電性のチャネルが不必要に形成されるのが防止される。そのため、光近接効果等によって素子分離溝の幅が狭くなり易いセル領域の端部において、素子分離溝の下でリーク電流が発生するのを防止でき、キャパシタに蓄積された電荷が消失するのを防ぐことが可能となる。
本発明の第３の観点によれば、半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、前記素子分離溝に素子分離絶縁膜を形成する工程と、前記セル領域の端部以外の部分の前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜を前記素子分離溝の底面に第１の厚さで残す工程と、前記セル領域の端部の前記素子分離絶縁膜をエッチングし、前記第１の厚さよりも厚い第２の厚さで該素子分離絶縁膜を前記素子分離溝の底面に残す工程と、前記セル領域における前記半導体基板にウェルを形成する工程と、前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入して不純物拡散領域を形成する工程と、前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程とを有する半導体装置の製造方法が提供される。
本発明では、セル領域の端部の素子分離溝に残される素子分離絶縁膜の膜厚を、それ以外の部分の素子分離溝に残される素子分離絶縁膜よりも厚くする。
そのため、セル領域の端部における素子分離絶縁膜のイオンに対する阻止能が高まり、イオン注入により素子分離溝の下の半導体基板に不純物拡散領域を形成する際、その不純物濃度のピークが素子分離溝の底面に近づくようになる。これにより、セル領域の端部において、不純物拡散領域が素子分離溝の底面近くでチャネルストップ領域として機能するようになり、セル領域の端部において確実に素子分離を行うことができる。
本発明の第４の観点によれば、半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、前記素子分離溝に素子分離絶縁膜を形成する工程と、前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜の上面を前記半導体基板の上面よりも低くする工程と、前記セル領域における前記半導体基板にウェルを形成する工程と、前記素子分離絶縁膜をエッチングした後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、前記素子分離絶縁膜をエッチングした後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入してチャネルストップ領域を形成する工程と、前記セル領域の端部の前記素子分離溝の下の前記半導体基板に、前記チャネルストップ領域と同じ導電型の不純物を選択的にイオン注入し、前記端部における前記チャネルストップ領域の不純物濃度を高める工程と、前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程とを有する半導体装置の製造方法が提供される。
本発明では、セル領域の端部に対して追加のイオン注入を選択的に行うので、該端部におけるチャネルストップ領域の不純物濃度が高められる。これにより、セル領域の端部において、素子分離溝の底面付近の導電性が反転するのを効果的に防止することができ、該底面におけるリークの発生を抑制することができ、素子分離を確実に行うことができるようになる。
本発明によれば、セル領域の横にダミー活性領域を設けるので、セル領域の端部において確実に素子分離を行うことができる。
また、セル領域の端部における素子分離溝に残される素子分離絶縁膜の厚さを、他の素子分離溝におけるよりも厚くすることでも、端部での素子分離が確実となる。
更に、セル領域の端部に対して追加のイオン注入を行い、チャネルストップ領域の不純物濃度を該端部において高めても、端部における素子分離を確実に行うことができる。
（１）予備的事項についての説明
本発明の実施の形態の説明に先立ち、本発明の予備的事項について説明する。
図１は、予備的事項に係る半導体装置の拡大平面図である。そして、図２は、図１のX1−X1線に沿う断面図である。
この半導体装置は、素子分離溝に形成されたキャパシタをセルキャパシタとして利用するものであり、図１ではセル領域Cの端部C1、すなわち図の左側にはセルが存在しない部分の近くを拡大して示している。
図２に示されるように、この半導体装置は、p型シリコン基板（半導体基板）１に形成されたnウェル１６を有する。そして、シリコン基板１の上面には素子分離溝１ａが形成されており、その素子分離溝１ａ内に酸化シリコン膜よりなるキャパシタ誘電体膜２１が形成されている。
更に、キャパシタ誘電体膜２１の上にはポリシリコンよりなる上部電極（プレート電極）２３ｂが形成され、該上部電極２３ｂ、キャパシタ誘電体膜２１、及びシリコン基板１によってキャパシタQが構成される。
また、キャパシタQの隣には、キャパシタ誘電体膜２１をゲート絶縁膜とするMOS型の選択トランジスタTRSELが形成される。その選択トランジスタTRSELは、ポリシリコンよりなるゲート電極（ワード線）２３ｃを有すると共に、ソース／ドレインエクステンション３６とソース／ドレイン領域４７を有する。
このうち、ソース／ドレインエクステンション３６は、キャパシタQと選択トランジスタTRSELとを電気的に接続するように機能する。一方、ソース／ドレイン領域４７はビット線（BL）の一部を構成する。
そして、シリサイドブロック４０ｂで覆われていない領域の各電極２３ｂ、２３ｃの上面には金属シリサイド層４９が形成され、更にシリコン基板１の上側全面に層間絶縁膜５１３が形成される。その層間絶縁膜５１は、ソース／ドレイン領域４７の上方にホール５１ｂを有し、該ホール５１ｂにはビット線コンタクトプラグ５５が形成される。
なお、そのビット線コンタクトプラグ５５の形成工程では、図１に示されるように、ゲート電極２３ｃの上のワード線コンタクトプラグ８０も同時に形成される。
図１に示される複数のセル活性領域１０２は、シリコン基板１において素子分離溝１ａ（図２参照）が形成されていない領域であって、ソース／ドレインエクステンション３６、ソース／ドレイン領域４７、及びゲート電極２３ｃ下のチャネル領域を含む領域である。
図３は、この半導体装置の等価回路図である。
図３に示されるように、この半導体装置では、キャパシタQと選択トランジスタTRSELによって１トランジスタ−１容量型の一つのメモリセルが構成される。そのメモリセルでは、nウェル１６と上部電極（プレート電極）２３ｂへの印加電圧が固定されており、nウェル１６には接地電位、上部電極２３ｂには−１．５５Ｖの電圧が動作中に常に印加されている。
「１」の書き込みに際しては、例えば、ビット線（ソース／ドレイン領域）４７にハイレベルの電圧（０Ｖ）を印加し、ワード線（ゲート電極）２３ｃにローレベル（−１．５５Ｖ）の電圧を印加する。これにより、選択トランジスタTRSELがオン状態となり、ビット線４７の電圧がキャパシタQに印加される。その結果、キャパシタQの両極板の電位差が１．５５ＶとなってキャパシタQに電荷が蓄積され、キャパシタQに情報「１」が書き込まれる。
一方、「０」の書き込みに際しては、書き込みと同様にして選択トランジスタTRSELがオン状態となっているときに、ビット線４７にローレベルの電圧（−１．２Ｖ）を印加する。これにより、キャパシタQの両極板の電位差が０．３５Ｖ（＝｜−１．５５Ｖ−（−１．２Ｖ）｜）と小さくなるので、キャパシタQに電荷が殆ど蓄積されなくなり、キャパシタに蓄積される情報が「０」となる。
なお、このセルを非選択とするには、ワード線２３ｃに０．３５Ｖの電圧を印加し、選択トランジスタTRSELをオフ状態とすればよい。
図４は、上記の図１のY1−Y1線とY2−Y2線に沿う断面図である。
図４に示されるように、設計上は各断面において素子分離溝１ａが同じ形状になるようにしたにも関わらず、断面によって素子分離溝１ａの断面形状が異なっている。これは、セル領域Cの端部C1では、図１の左側にセル活性領域１０２が存在しないため、セル活性領域１０２の配置の粗密が端部C1以外の部分C2よりも疎となっており、エッチングにより素子分離溝１ａを形成する際に光近接効果によって素子分離溝１ａの幅が狭くなるためである。
また、このように疎に分布していると、エッチングによって素子分離溝１ａを形成する際に、該素子分離絶縁膜１ａの側面の傾斜角θが大きくなる傾向があり、これによっても上記のような断面形状の差が生じる。
このうち、光近接効果に伴う素子分離溝１ａの幅の低減は、隣接するセル活性領域１０２の間で図の経路Ｐに沿ったリーク電流の増大を招いてしまう。これは、既述のように、上部電極２３ｂには動作時に常に固定電圧（−１．５５Ｖ）が印加されているため、ビット線電圧を変化させた場合のように、隣接するセル活性領域１０２の間に電位差が発生した場合に、素子分離溝１ａの底面の導電性がnウェル１６のn型からp型に反転して意図せざるチャネル１ｂが形成され、そのチャネル１ｂに沿ってリーク電流が流れ易くなるためである。
隣接するセルの記憶情報が「０」や「１」のように異なる場合にこのようなリーク電流が発生すると、一方のセルから他方のセルに電荷が流れてしまい、各セルの記憶情報が破壊されるという不都合を招いてしまう。
そのリーク電流は、既述のようにセル領域Cの端部C1において発生し易いが、本願発明者は、実際の製品においてリーク電流が発生し易い場所を特定するための調査を行った。
図５は、実際の製品の平面レイアウトである。
同図において、セル領域Cは、２４wl×３２Bankのバンク構造を有しており、図示のように４行×４列に配置されている。そして、各セル領域Cの間には、アンプ回路amp、ワード線デコーダWdec、直流回路DC、冗長回路ECC、入出力回路IO等のような周辺回路領域が配置されている。
本願発明者の調査結果によると、このようなレイアウトでは、同図の(i)〜(iii)に示されるような周辺回路領域とセル領域Cとの境界において上記したリーク電流が顕著に発生することが明らかとなった。
本願発明者は、これらの点に鑑み、以下に説明するような本発明の実施形態に想到した。
（１）第１実施形態
図６〜図３０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図であり、図３１及び図３２はその平面図である。
なお、図６〜図３０の断面図では、周辺回路領域Aとセル領域Cの他に、セル領域Cの端部の横の空き領域Bの断面も併記してある。これらの図において、上段に示される断面図は、上記の平面図（図３１、図３２）のX1−X1線に沿う断面図に相当する。また、セル領域Cについては、上記の平面図（図３１、図３２）に示したY1−Y1線、及びY2−Y2線に沿う断面を示している。このうち、Y1−Y1線に沿う断面図はセル領域Cの端部C1における断面図であり、Y2−Y2線に沿う断面図はそれ以外の部分C2の断面図である。
更に、これらの図において、予備的事項で説明したのと同じ要素には図１〜図５におけるのと同じ符号を付してある。
この半導体装置を製造するには、まず、図６に示すように、p型シリコン基板１の上面を熱酸化して第１熱酸化膜２を厚さ約１０nmに形成する。次いで、第１熱酸化膜２の上にプラズマCVD法により窒化シリコン膜を厚さ約１１２nmに形成し、この窒化シリコン膜を研磨ストッパ膜３とする。
窒化シリコンよりなる研磨ストッパ膜３は応力が強いが、このように第１熱酸化膜２の上に形成することで、研磨ストッパ膜３の応力によってシリコン基板１に欠陥が入るのを防止できる。
次いで、図７に示すように、研磨ストッパ膜３の上にフォトレジストを塗布し、それを露光、現像して第１レジストパターン５とする。そして、その第１レジストパターン５の窓５ａを通じて研磨ストッパ膜３、第１熱酸化膜２、及びシリコン基板１をドライエッチングする。
そのドライエッチングは、例えば、誘導結合（ICP: Inductively Coupled Plasma）型プラズマエッチング装置において、エッチングガスとしてCl2を使用することで行われる。
これにより、セル領域Cでは、複数のセル活性領域１０２を画定する素子分離溝１ａがシリコン基板１に形成される。
また、セル領域Cの横の空き領域Bでは、その素子分離溝１ａによってダミー活性領域１０３が画定される。
更に、周辺回路領域Ａでは、周辺MOSトランジスタのソース／ドレイン領域やチャネル領域等の周辺活性領域１０１を画定する素子分離溝１ａがシリコン基板１に形成される。
そのドライエッチングでは、窓５ａの側面がエッチング中に後退するようなエッチング条件が採用されるので、各素子分離溝１ａの側面は、図示のようにシリコン基板１の法線方向から傾くようになる。
この後に、上記した第１レジストパターン５を除去する。
図３１は、この工程を終了後の平面図である。
同図に示されるように、ダミー活性領域１０３はセル活性領域１０２から独立して形成される。
また、セル活性領域１０２とダミー活性領域１０３の平面サイズは特に限定されないが、本実施形態では、ダミー活性領域１０３の幅W3を０．２４μmとする。また、セル活性領域１０２とダミー活性領域１０３との間隔W4を０．４９μmとすると共に、隣接するセル活性領域同士を幅W5（＝０．１９μm）だけ離す。
上記のように、本実施形態では、空き領域Bにダミー活性領域１０３を設けたので、セル領域Cの端部C1におけるセル活性領域１０２が擬似的に密に配置される。そのため、端部C1とそれ以外の部分C2のそれぞれのセル活性領域１０２が略同じ粗密で配置されるようになるので、上記のフォトレジストを露光する際の光近接効果を各部分C1、C2で実質的に同じにすることができる。これにより、各部分C1、C2における第１レジストパターン５の幅D1、D2（図７参照）を実質的に同一にすることが可能となるので、図７の断面図に示したように、Y1−Y1断面とY2−Y2断面のそれぞれにおいて、素子分離溝１ａの幅W1、W2が実質的に同一となる。
更に、このように、ダミー活性領域１０３を設けてセル領域Cの端部C1におけるセル活性領域１０２の配置の粗密差を低減したことで、素子分離溝１ａを形成する際のドライエッチングが端部C1とそれ以外の部分C2とにおいて略同じ具合に進行するため、これらの部分における素子分離溝１ａの側面の傾きθ1、θ2も略同じにすることが可能となる。
続いて、図８に示すように、ドライエッチングによって素子分離溝１ａの内面が受けたダメージを回復させるために、素子分離溝１ａの内面を熱酸化して第２熱酸化膜７を形成する。その第２熱酸化膜７の厚さは特に限定されないが、本実施形態では約１０nmとする。
次に、図９に示す断面構造を得るまでの工程について説明する。
まず、第２熱酸化膜７と研磨ストッパ膜３のそれぞれの上に、HDPCVD(High Density Plasma CVD)法により素子分離絶縁膜９として酸化シリコン膜を形成し、その素子分離絶縁膜９で素子分離溝１ａを完全に埋め込む。
その後、研磨ストッパ膜３の上に形成された余分な素子分離絶縁膜９をCMP法により研磨して除去し、その素子分離絶縁膜９を素子分離溝１ａ内にのみ残す。なお、その研磨は研磨ストッパ膜３において自動的に停止する。
また、上記のように素子分離溝１ａ内に第２熱酸化膜７を予め形成したことで、シリコン基板１と素子分離絶縁膜９との密着性が高められ、素子分離絶縁膜９の膜剥がれを防止することもできる。
次いで、図１０に示すように、研磨ストッパ膜３と素子分離絶縁膜９のそれぞれの上にフォトレジストを塗布し、それを露光、現像して第２レジストパターン１１を形成する。図示のように、その第２レジストパターン１１は、後でキャパシタが形成される領域に窓１１ａを有する。
そして、図１１に示すように、窓１１ａを通じて素子分離絶縁膜９をドライエッチングすることにより、キャパシタが形成される領域における素子分離絶縁膜９の厚さを薄くすし、該素子分離絶縁膜９の上面をシリコン基板１の上面よりも低くする。
そのドライエッチングは、例えば、マグネトロンRIE (Reactive Ion Etching)プラズマエッチング装置において、エッチングガスとしてC4F8を使用することで行われる。そのエッチングガスに対し、酸化シリコンのエッチレートは窒化シリコンのそれよりも高くなるので、酸化シリコンよりなる素子分離絶縁膜９のみを選択的にエッチングすることができる。
この素子分離絶縁膜９のエッチング時間は特に限定されないが、本実施形態では２５秒とする。
続いて、図１２に示すように、上記の第２レジストパターン１１をアッシングして除去した後、シリコン基板１の上側全面をフッ酸溶液に曝す。このようなウエット処理により、図１１のエッチング工程で発生したエッチング生成物が除去され、シリコン基板１の表面が清浄化される。
次に、図１３に示すように、エッチング液として燐酸を用い、窒化シリコンよりなる研磨ストッパ膜３をウエットエッチングで除去する。
次いで、図１４に示すように、シリコン基板１の表面を清浄化するために、該表面を再び熱酸化して、素子分離溝１ａの内面に第３熱酸化膜１４を厚さ約１０nmに形成する。
続いて、図１５に示すように、各領域A〜Cにおけるシリコン基板１に、加速エネルギが６００KeVでドーズ量が１×１０13cm-2の条件でn型不純物としてリンをイオン注入し、これらの領域に素子分離溝１ａよりも深いnウェル１６を形成する。
ここで、素子分離絶縁膜９の下の部分でn型不純物の濃度が低いと、該部分がp型に反転し、リークの原因となるチャネルが素子分離絶縁膜９の下に形成されることがある。
そこで、次の工程では、図１６に示すように、素子分離溝１ａの底面において不純物濃度がピークとなるようなn型のチャネルストップ領域１７をイオン注入により形成し、素子分離溝１ａの下にチャネルが形成されるのを防止する。
但し、後でキャパシタが形成される部分では、図１１の工程において素子分離絶縁膜９がエッチングされてその厚さが薄くされているので、他の部分よりもイオンがシリコン基板１の奥深くに注入され、図示のように素子分離溝１ａの底面よりも深い位置に不純物濃度のピークが位置する。
なお、このイオン注入の条件は特に限定されないが、本実施形態では、加速エネルギを
２４０KeV、ドーズ量を１×１０12cm-2とし、n型不純物としてリンをイオン注入する。
続いて、図１７に示すように、周辺回路領域Aとセル領域Cに後で形成されるpMOSトランジスタの閾値電圧を調整するため、周辺回路領域Aにおけるシリコン基板１にn型不純物として砒素をイオン注入し、上記のチャンネルストップ領域１７よりも浅い部分に不純物濃度のピークが位置するように閾値電圧調整用不純物拡散領域１８を形成する。
その閾値電圧調整用不純物拡散領域１８は、空き領域Bとセル領域Cにも形成される。但し、セル領域Cにおいてキャパシタが形成される部分では、素子分離溝１ａ内の素子分離絶縁膜９をエッチングにより薄くしてあるため、素子分離溝１ａの底面よりも深い位置に閾値電圧調整用不純物拡散領域１８の不純物濃度のピークが位置することになる。
その後に、図１８に示すように、上記の各イオン注入の際にスルー膜として使用した第３熱酸化膜１４をフッ酸溶液によりウエットエッチングして除去し、シリコン基板１の清浄面を露出させる。
次に、図１９に示すように、シリコン基板１の上面と素子分離溝１ａの側面を熱酸化することにより、厚さ約３．０nmの第４熱酸化膜２０を形成する。
その第４熱酸化膜４０は、セル領域Cの素子分離溝１ａにおいて、素子分離絶縁膜９と協働してキャパシタ誘電体膜２１を構成する。既述のように、素子分離溝１ａ内の素子分離絶縁膜９をエッチングにより薄くしたことで、キャパシタ誘電体膜２１の上面には素子分離溝１ａを反映した凹部が形成される。
一方、シリコン基板１の上面に形成された第４熱酸化膜２０は、周辺回路領域Aやセル領域Cに後で形成されるMOSトランジスタのゲート絶縁膜として機能する。
続いて、図２０に示すように、素子分離絶縁膜９と第４熱酸化膜２０のそれぞれの上に導電膜２３としてCVD法によりポリシリコン膜を厚さ約１８０nmに形成する。
次いで、図２１に示すように、導電膜２３の上にフォトレジストを塗布し、それを露光、現像して第３レジストパターン２５を形成する。
続いて、図２２に示すように、第３レジストパターン２５をマスクにして導電膜２３をドライエッチングする。そのドライエッチングは、例えば、誘導結合(ICP)型プラズマエッチング装置において、エッチングガスとしてHBrを使用することで行われる。
これにより、周辺回路領域Aには、周辺MOSトランジスタ用のゲート電極２３ａが形成される。
一方、セル領域Cでは、上部電極２３ｂと、ワード線の一部を構成するゲート電極２３ｃとが形成される。このうち、上部電極２３ｂは、キャパシタ誘電体膜２１及びシリコン基板１と共にキャパシタQを構成する。既述のように、キャパシタ誘電体膜２１の上面に素子分離溝１ａを反映した凹部を形成したことで、キャパシタの下部電極を兼ねるシリコン基板１と上部電極２３ｂとの対向面積が増大し、キャパシタQの容量を大きくすることが可能となる。
この後に、第３レジストパターン２５は除去される。
次に、ゲート電極２３ａをマスクにしながら、p型不純物としてボロンをシリコン基板１にイオン注入することにより、ゲート電極２３ａの横に周辺回路用のソース／ドレインエクステンション２９を形成する。
更に、図２３に示すように、セル領域Cを覆う第４レジストパターン２７をシリコン基板１上に形成する。そして、第４レジストパターン２７で覆われていない周辺回路領域Aにおけるシリコン基板１にn型不純物として砒素をイオン注入することにより、パンチスルーを防止するためのポケット領域２８をゲート電極２３ａとセルフアライン的に形成する。
この後に、第４レジストパターン２７は除去される。
次に、図２４に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、周辺回路領域Aを覆う第５レジストパターン３１を形成する。なお、セル領域Cと空き領域Bは、その第５レジストパターン３１で覆われずに露出する。
続いて、ゲート電極２３ｃの横のシリコン基板１にp型不純物としてボロンをイオン注入することにより、セル領域C用のソース／ドレインエクステンション３６を形成する。
更に、セル領域Cに後で形成されるMOSトランジスタのパンチスルーを防止する目的で、ゲート電極２３ｃをマスクにしながら該ゲート電極２３ｃの横のシリコン基板にn型不純物としてリンをイオン注入し、セル領域C用のポケット領域３５を形成する。
なお、これらポケット領域３５とソース／ドレインエクステンション３６は、空き領域Bにおけるダミー活性領域１０３にも形成される。
このイオン注入を終了後、第５レジストパターン３１は除去される。
続いて、図２５に示すように、シリコン基板１の上側全面にCVD法により酸化シリコン膜を形成し、その酸化シリコン膜をサイドウォール用絶縁膜４０とする。その後、このサイドウォール用絶縁膜４０の上に図示のように第６レジストパターン４３を形成する。
次いで、図２６に示すように、第６レジストパターン４３をマスクにしてサイドウォール用絶縁膜４０をエッチバックすることにより、各電極２３ａ〜２３ｃの横に絶縁性サイドウォール４０ａを形成すると共に、上部電極２３ｂとゲート電極２３ｃとの間の領域にシリサイドブロック４０ｂを形成する。
その後、第６レジストパターン４３は除去される。
次いで、図２７に示すように、各領域A〜Cにp型不純物としてボロンをイオン注入する。これにより、セル領域Aとセル領域Cのそれぞれのゲート電極２３ａ、２３ｃの横のシリコン基板１にソース／ドレイン領域４５、４７が形成される。
但し、シリサイドブロック４０ｂが形成された部分では、シリサイドブロック４０ｂによってイオンの進入が阻止されるためn型不純物は注入されない。
また、このイオン注入では、空き領域Bにおけるダミー活性領域１０３にも上記のn型不純物が形成され、ダミー不純物拡散領域４６が形成される。
ここまでの工程により、周辺回路領域Aには、ゲート電極２３ａやソース／ドレイン領域４５等により構成されるMOS型の周辺トランジスタTRPERIが形成される。一方、セル領域Ｃには、ゲート電極２３ｃ、ソース／ドレイン領域４７、及びソース／ドレインエクステンション３６等により構成されるMOS型の選択トランジスタTRSELが形成される。
図７を参照して説明したように、本実施形態では素子分離溝１ａの側面をシリコン基板１の法線方向から傾けて形成したので、素子分離絶縁膜９から発生する応力が素子分離溝１ａの側面によって緩和され、該応力が各トランジスタTRPERI、TRSELのチャネル領域に強く作用するのを防止することができる。
次に、図２８に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板１の上側全面に、高融点金属膜としてスパッタ法によりコバルト膜を形成する。次いで、そのコバルト膜をアニールしてシリコンと反応させることにより、シリコン基板１と各ゲート電極２３ａ〜２３ｃの上面にコバルトシリサイドよりなる金属シリサイド層４９を形成する。その後に、素子分離絶縁膜９等の上で未反応となっている高融点金属膜をウエットエッチングにより除去する。
なお、シリサイドブロック４０ｂを形成した部分では、シリコンと高融点金属膜との反応がシリサイドブロック４０ｂにより阻止されるので、金属シリサイド層４９は形成されない。
続いて、図２９に示すように、シリコン基板１の上側全面にCVD法により層間絶縁膜５１として酸化シリコン膜を形成した後、その層間絶縁膜５１の上面をCMP法により研磨して平坦化する。
次に、図３０に示す断面構造を得るまでの工程について説明する
まず、フォトリソグラフィとエッチングにより層間絶縁膜５１をパターニングすることにより、周辺回路領域Aとセル領域Bのそれぞれのソース／ドレイン領域４５、４７の上の層間絶縁膜５１に第１、第２ホール５１ａ、５１ｂを形成する。
そして、その第１、第２ホール５１ａ、５１ｂの内面と層間絶縁膜５１の上面に、グルー膜としてチタン膜と窒化チタン膜とをこの順にCVD法で形成する。更に、そのグルー膜の上に、CVD法でタングステン膜を形成し、このタングステン膜で各ホール５１ａ、５１ｂを完全に埋め込む。その後に、層間絶縁膜５１上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール５１ａ、５１ｂ内にそれぞれ周辺コンタクトプラグ５３及びビット線コンタクトプラグ５５として残す。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
この半導体装置の拡大平面図は図３２のようになり、セル領域Cの選択トランジスタTRSELとキャパシタQによって１トランジスタ−１容量型の一つのメモリセルMCが構成される。
なお、半導体装置の等価回路とその動作については、図３で説明したのと同様なので、ここでは省略する。
また、図３３は、ダミー活性領域１０３を含む広範な領域を示す平面図である。
図３３に示されるように、ダミー活性領域１０３の左側には活性領域が存在しない領域が広がっている。隣接する活性領域との距離が相当距離、例えば５μm以上離れている部分のセル領域Cはマクロ端と呼ばれ、図示の例ではマクロ端にダミー活性領域１０３が設けられている。
そして、マクロ端に配されたダミー活性領域１０３は、セル活性領域１０２の繰り返し方向（図３３の縦方向）に沿って帯状に延在し、セル領域Cの最小単位（７６８bit）の一辺の長さに相当する３６．６８μmの長さを有する。
なお、そのダミー活性領域１０３の電位は特に限定されず、浮遊電位であっても固定電位であってもよい。
上記した本実施形態では、図７及び図３１を参照して説明したように、セル領域Cの横の空き領域Bにダミー活性領域１０３を設け、セル領域Cの端部C1のセル活性領域１０２の配置の粗密を、その他の部分C2におけるセル活性領域１０２の粗密に近づけた。
これにより、フォトレジストを露光して第１レジストパターン５を形成する際に、端部C1とその他の部分C2のそれぞれにおける光近接効果の影響を同程度とすることができ、光近接効果に起因した第１レジストパターン５の寸法の変動を各部分C1、C2において略同じにすることができる。
その結果、第１レジストパターン５をマスクにしたエッチングで形成される端部C1における素子分離溝１ａの幅を、その他の部分C2における素子分離溝１ａの幅と同程度に広くすることができる。このため、端部C1において隣接するセル活性領域１０２を素子分離溝１ａによって電気的に良好に分離することができ、隣接するセル間のリーク電流を低減することが可能となる。
図３４は、このようにダミー活性領域１０３を設けたことで、半導体装置の不良率がどの程度減少するかを調査して得られたグラフである。なお、この調査では、１トランジスタ−１容量のセルの機能試験を行い、そのセルが動作するかどうかで不良か否かを判断した。この機能試験における不良はマーチ不良（MC）とも呼ばれる。
図３４に示されるように、ダミー活性領域１０３を設けない場合(a)と比較して、ダミー活性領域１０３を設ける場合(b)ではマーチ不良が大幅に低減することが明らかとなった。
但し、マーチ不良には、配線不良等のように、リーク電流以外の原因によって発生する不良も含まれており、図３４の結果からただちに基板でのリーク電流が低減したと結論することはできない。
そこで、リーク電流が実際に低減しているのか否かを調査すべく、本願発明者は、シリコン基板１を加熱しながら図３４と同様の試験を行った。
その結果を図３５に示す。
リーク電流が原因で発生する不良は、調査時の基板温度が高いほど、発生する頻度が高くなる。
ところが、図３５の結果では、ダミー活性領域１０３（図３２参照）を設けた場合にシリコン基板を８５℃に加熱して試験を行っても、基板温度が２５℃の場合と同程度の不良率となっている。
このことから、図３４においてダミー活性領域１０３を設けた場合に発生した不良には、リーク電流に起因した不良が殆ど含まれておらず、ダミー活性領域１０３を設けることで基板側でのリーク電流が実際に低減することが裏付けられた。
ところで、端部C1におけるセル活性領域１０２（図３２参照）の粗密を擬似的に他の部分C2の粗密に近づけるだけなら、例えば、セル領域Cと同じ配置の仕方で、空き領域Bにセル活性領域１０２を配置することも考えられる。しかし、これでは、セル活性領域１０２を配置するだけの十分なスペースを空き領域Bに確保すべく、メモリセルMC（図３２参照）の幅よりも広く空き領域Bを形成する必要があり、チップサイズが大きくなってしまう。
そのため、図３２に示すように、素子分離溝１ａを形成する工程（図７）において、セル領域Cの端部C1におけるセル活性領域１０２とダミー活性領域１０３との間隔W6を、メモリセルMCの幅W7よりも狭くするのが好ましい。本実施形態では、例えば、間隔W6を０．７３μmにし、幅W7を０．９６μmとする。
このようにすると、上記のようにダミー活性領域として空き領域Bにセル活性領域１０２を形成する場合のように空き領域Bに広いスペースを確保する必要がなくなり、チップサイズの増大を招くことなく、リーク電流の低減を図ることが可能となる。
（２）ダミー活性領域の配置例
次に、上記第１実施形態のダミー活性領域１０３の様々な配置例について説明する。
第１例
図３６は、第１例に係る配置例を示す平面図である。
本例では、周辺回路領域Aとセル領域Cの間の空き領域Bに、帯状にダミー活性領域１０３を配置する。
なお、センスアンプ部Dは、セル領域Cと近接して形成されているので、センスアンプ部Dに近い部分のセル領域Cではリーク電流は発生し難く、この部分にはダミー活性領域１０３は配置しない。
図３７は、図３６に示したダミー活性領域１０３とその周囲の拡大平面図である。
ダミー活性領域１０３は、その幅が細すぎると、第１レジストパターン５（図７参照）においてダミー活性領域１０３を覆う部分の幅も狭くなり、この部分の第１レジストパターン５が剥離し易くなってしまう。
また、ダミー活性領域１０３とセル活性領域１０２との間隔が広くなると、リーク電流が発生し易くなる。
これらの制約を同時に満たす値として、本例では、ダミー活性領域１０３の幅を０．２４μmにする。また、ダミー活性領域１０３と周辺活性領域１０１との間隔を０．４８μmにすることで、ダミー活性領域１０３をセル活性領域１０２になるべく近づけるようにし、端部C1でのセル活性領域１０２の粗密をそれ以外の部分C2での粗密に近づけ、各部C1、C2における光近接効果の差を小さくする。
第２例
図３８は、第２例に係る配置例を示す平面図である。
本例でも、周辺回路領域Aとセル領域Cの間の空き領域Bに、帯状にダミー活性領域１０３を配置する。
図３９は、そのダミー活性領域１０３とその周囲の拡大平面図であり、本例では同図に示されるような間隔や幅でダミー活性領域１０３を設ける。
（３）第２実施形態
本実施形態は、第１実施形態のようなダミー活性領域１０３を配置せずに、セル領域Cの端部C1の素子分離溝１ａ下におけるリーク電流を低減することが可能な半導体装置について説明する。
図４０〜図５０は、本実施形態に係る半導体装置の製造途中の断面図である。
なお、これらの図において、第１実施形態で説明した要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。また、これらの断面図では、第１実施形態と同様に、図３１及び図３２の各領域C1、C2のY1−Y1線、及びY2−Y2線に沿う断面も併記する。
この半導体装置を製造するには、まず、第１実施形態で説明した図６〜図９の工程を行うことにより、図４０に示す断面構造を得る。
本実施形態では、第１実施形態のダミー活性領域１０３を形成してもしなくてもよい。以下では、ダミー活性領域１０３を形成しないものとして説明する。従って、図４０〜図５０の断面図では、ダミー活性領域１０３が形成される空き領域Bを省略する。
このようにダミー活性領域１０３を形成しないと、第１実施形態で説明したように、光近接効果の度合いがセル領域Cの端部C1とそれ以外の部分C2とで異なるため、端部C1における素子分離溝１ａの幅W1は、それ以外の部分C2における幅W2よりも狭くなる。
次に、図４１に示すように、シリコン基板１の上側全面にフォトレジストを塗布し、それを露光、現像して第７レジストパターン６０を形成する。
図示のように、その第７レジストパターン６０は、セル領域Cの端部C1を覆うと共に、それ以外の部分C2においてキャパシタが形成される領域の上に窓６０ａを有する。
続いて、図４２に示すように、上記の窓６０ａを通じて部分C2の素子分離絶縁膜９をドライエッチングし、該素子分離絶縁膜９を素子分離溝１ａの底面に第１の厚さT1で残す。
このドライエッチングは、例えば、マグネトロンRIE型プラズマエッチング装置において、エッチングガスとしてC4F8を使用することで行われる。
この後に、第７レジストパターン６０は除去される。
次に、図４３に示すように、セル領域Cの端部C1においてキャパシタが形成される領域の上に窓６１ａを備えた第８レジストパターン６１をシリコン基板１の上に形成する。なお、セル領域Cのうち、端部C1以外の部分C2はその第８レジストパターン６１により覆われる。
次いで、図４４に示すように、第８レジストパターン６１の窓６１ａを通じて端部C1の素子分離絶縁膜９をドライエッチングし、上記した第１の厚さT1よりも厚い第２の厚さT2で該素子分離絶縁膜９を素子分離溝１ａの底面に残す。
このエッチングは、先の図４２のエッチング工程と同じエッチング装置とエッチングガスを用い、図４２のエッチング工程よりもエッチング時間を短くすることで行われ得る。
このドライエッチングを終了後、第８レジストパターン６１は除去される。
その後に、図４５に示すように、エッチング液として燐酸を用い、窒化シリコンよりなる研磨ストッパ膜３をウエットエッチングで除去する。
次に、図４６に示すように、シリコン基板１の表面を熱酸化することにより、厚さが約１０nmの第３熱酸化膜１４を素子分離溝１ａの内面に形成し、シリコン基板１の表面を清浄化する。
次に、図４７に示すように、各領域A、Cにおけるシリコン基板１にn型不純物として
リンをイオン注入することにより、これらの領域に素子分離溝１ａよりも深いnウェル１６を形成する。なお、そのイオン注入の条件は第１実施形態と同じなのでここでは省略する。
続いて、図４８に示すように、素子分離絶縁膜９の下における導電性がp型に反転するのを防止し、該部分にリークの原因となるチャネルが形成されるのを防ぐため、各領域A、Cにおけるシリコン基板１にn型不純物としてリンをイオン注入することにより、これらの領域にチャネルストップ領域１７を形成する。
なお、そのイオン注入の条件としては、第１実施形態で説明した条件と同じ条件を採用し得る。
ここで、第１実施形態で説明したように、セル領域Cの素子分離絶縁膜９はエッチングによりその厚さが薄くされているので、素子分離絶縁膜９の下では他の部分よりもイオンがシリコン基板１の奥深くに注入され、素子分離溝１ａの底面よりも深い位置に不純物濃度のピークが位置する。
しかしながら、これではセル領域Cの素子分離溝１ａの底面でチャネルストップ領域１７の不純物濃度が不足し、素子分離溝１ａの底面付近に意図せざるチャネルが形成される危険性がある。特に、セル領域Cの端部C1では、他の部分C2よりも素子分離溝１ａの幅が狭いので、このようなチャネルによってリーク電流が増大し、端部C1でのメモリセルが不良になる可能性が高くなる。
従って、端部C1では、それ以外の部分C2よりも素子分離溝１ａの下でチャネルが形成されないような構造が必要となる。
そのような構造は次の図４９の工程で形成され得る。
図４９の工程では、各領域A、Cにn型不純物をイオン注入することにより、周辺回路領域Aとセル領域CのpMOSトランジスタの閾値電圧を調整するための閾値電圧調整用不純物拡散領域１８を形成する。そのイオン注入の条件としては、例えば、第１実施形態で説明したのと同じ条件を採用し得る。
ここで、図４４のエッチング工程において、端部C1の素子分離溝１ａに残存する素子分離絶縁膜９の厚さT2を、それ以外の部分C2に残存する素子分離絶縁膜９の厚さT1よりも厚くした。
そのため、このイオン注入では、端部C1に厚く残存する素子分離絶縁膜９のイオンに対する阻止能が高まり、端部C1の素子分離溝１ａの底面に不純物濃度のピークが近づくようになるので、閾値電圧調整用不純物拡散領域１８が端部C1の素子分離溝１ａ下でチャネルストップ領域としての役割も担うことになり、既述のようなチャネルが素子分離溝１ａの底面付近に形成されるのを防止することができる。
ここで、このイオン注入における加速エネルギとして、端部C1における閾値電圧調整用不純物拡散領域１８の不純物濃度のピークが素子分離溝１ａの底面に位置するようなエネルギを採用することで、閾値電圧調整用不純物拡散領域１８によるチャネルストップの効果を最大にすることができる。
なお、それ以外の部分C2では、端部C1よりも素子分離絶縁膜９の厚さT1が薄いが、この部分では素子分離溝１ａの幅が十分広く確保されているため、端部C1と比較して素子分離溝１ａの底面付近にチャネルが形成される可能性は低い。
この後は、第１実施形態で説明した図１８〜図３０の工程を行うことにより、図５０に示すような本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、セル領域Cの端部C1に素子分離絶縁膜９を厚く残すことにより、周辺回路の閾値電圧調整用不純物拡散領域１８を端部C1においてチャネルストップ領域として機能させることができる。これにより、第１実施形態で説明したようなダミー活性領域１０３を設けずに、端部C1の素子分離溝１ａ下でのリーク電流を防止でき、端部C1におけるメモリセルが不良になり難くなる。
次に、本実施形態で得られる効果について本願発明者が行った調査について説明する。
図５１は、素子分離絶縁膜９のエッチング時間を２７秒として該素子分離絶縁膜９の残し膜厚を第1実施形態よりも薄くした状態で、(a)ダミー活性領域１０３を設けない場合、(b)ダミー活性領域１０３を設けた場合、及び(c)ダミー活性領域１０３を設け且つ素子分離絶縁膜９を(a)、(b)よりも厚く残した場合の三つの場合の半導体装置の不良率を調査して得られたグラフである。
なお、その調査は、基板温度を８５℃に加熱して行われた。
図５１に示されるように、(a)及び(b)は(c)よりも不良率が高い。これは、(a)及び(b)では、素子分離絶縁膜９の残し膜厚を減らしたためである。
そして、本実施形態のように素子分離絶縁膜９を厚く残した場合(c)では、三つのグラフの中で最も不良率が小さくなっている。
この結果から、素子分離溝１ａ内に素子分離絶縁膜９を厚く残すことで、リーク電流に起因した不良が少なくなることが明らかとなった。
（４）第３実施形態
次に、本発明の第３実施形態に係る半導体装置について説明する。以下に説明するように、本実施形態でも、第２実施形態と同様に、ダミー活性領域１０３を設けないで端部C1のリーク電流が低減される構造が作製される。
図５２〜図５５は、本実施形態に係る半導体装置の製造途中の断面図である。
なお、これらの図において、第１実施形態で説明した要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。また、これらの断面図では、第１実施形態と同様に、図３１及び図３２の各領域C1、C2のY1−Y1線、及びY2−Y2線に沿う断面も併記する。
この半導体装置を製造するには、まず、第１実施形態で説明した図６〜図１４で説明した工程を行うことにより、図５２に示す断面構造を得る。
なお、第２実施形態と同様に、本実施形態でも第１実施形態で説明したダミー活性領域１０３を形成してもしなくてもよく、以下ではそれを形成しないものとして説明する。よって、図５２〜図５５では、ダミー活性領域１０３が形成される空き領域Bを省略する。
また、このようにダミー活性領域１０３を形成しないため、光近接効果の度合いがセル領域Cの端部C1とそれ以外の部分C2とで異なるようになり、端部C1における素子分離溝１ａの幅W1がそれ以外の部分C2における幅W2よりも狭くなる。
更に、第２実施形態では、端部C1とそれ以外の部分C2とで素子分離溝１ａの底における素子分離絶縁膜９の残し膜厚を変えたが、本実施形態では第１実施形態で説明したプロセスに従うため、素子分離溝１ａの底での素子分離絶縁膜９の残し膜厚は各部C1、C2で同等となる。
続いて、第１実施形態で説明した図１５〜図１７の工程を行うことにより、図５３に示すように、nウェル１６、チャンネルストップ領域１７、及び閾値電圧調整用不純物拡散領域１８をシリコン基板１に形成する。
次に、図５４に示すように、第３熱酸化膜１４と素子分離絶縁膜９のそれぞれの上にフォトレジストを塗布し、それを露光、現像して第９レジストパターン７０を形成する。図示のように、その第９レジストパターン７０は、セル領域Cの端部C1が露出する窓７０ａを有しており、セル領域Cのその他の部分C2と周辺回路領域Aは第９レジストパターン７０により覆われる。
そして、その第９レジストパターン７０をマスクにしながら、n型不純物としてリンを端部C1のシリコン基板１に選択的にイオン注入することにより、端部C1の素子分離溝１ａの下のチャネルストップ領域１７の不純物濃度を選択的に高める。
なお、このイオン注入の条件は特に限定されないが、本実施形態では加速エネルギを
５０KeV、ドーズ量を１×１０12cm-2とする。
その後に、第９レジストパターン７０は除去される。
この後は、第１実施形態で説明した図１８〜図３０の工程を行うことにより、図５５に示す本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、図５４で説明したように、セル領域Cの端部C1に対して追加のイオン注入を行い、端部C1の素子分離溝１ａの下のチャネルストップ領域１７のn型不純物濃度を高めた。
これにより、膜厚が薄くされてイオンに対する阻止能が低下した素子分離絶縁膜９によってチャネルストップ領域１７のn型不純物濃度のピークが素子分離溝１ａの底面よりも下方に位置していても、上記した追加のイオン注入によって素子分離溝１ａの底面付近のn型不純物濃度が高くなるので、該底面におけるシリコン基板１がp型に反転し難くなり、リークの原因となるチャネルが素子分離溝１ａの底面に形成されるのを防止できる。
特に、素子分離溝１ａの幅が狭く該溝１ａの底面でリークが発生し易い端部C1に対してこのような追加のイオン注入を行うことにより、端部C1のメモリセルが不良となるのを防止でき、半導体装置の歩留まりを向上させることが可能となる。
また、そのイオン注入の加速エネルギとして、端部C1におけるチャネルストップ領域の不純物濃度のピークが、該端部C1における素子分離溝１ａの底面に一致するようなエネルギを採用することで、該底面に不要なチャネルが形成されるのを最大限に防ぐことが可能となる。
次に、本実施形態で得られる効果について本願発明者が行った調査について説明する。
図５６は、(a)ダミー活性領域１０３を設けない場合、(b)ダミー活性領域１０３を設け且つ且つ追加のイオン注入（図５４）を行わない場合、及び(c)ダミー活性領域１０３を設け且つ追加のイオン注入（図５４）を行った場合の三つの場合の半導体装置の不良率を調査して得られたグラフである。
なお、この調査では、素子分離絶縁膜９のエッチング時間を第１実施形態と同じ２５秒とし、素子分離絶縁膜９の残し膜厚を比較的厚くした。また、基板温度を８５℃に加熱して試験を行った。
図５６に示されるように、素子分離絶縁膜９が厚い場合は、追加のイオン注入を行う場合(c)と行わない場合(b)とに大差はなく、ダミー活性化領域１０３を設けるだけで不良率が改善している。これは、素子分離絶縁膜９が厚いと、素子分離絶縁膜９のイオンに対する阻止能が高まるため、チャネルストップ領域１７の不純物濃度が素子分離溝１ａの底面の近くにピークを有し、該底面にチャネルが形成されるのがチャネルストップ領域１７によって防止されているためと考えられる。
また、図５７は、ダミー活性領域１０３を設け且つ追加のイオン注入を行った場合に、試験時の基板温度が２５℃と８５℃のときとで不良率にどのような差が出るかを調査して得られたグラフである。
図５７に示されるように、不良率は基板温度によらず略同じである。このことから、図５６の調査で発生した不良がリーク電流に起因していないものであることが分かる。
図５８は、図１２における素子分離絶縁膜９のエッチング時間を２７秒と長めにすることで素子分離溝１ａ内に残存する素子分離絶縁膜９を薄くした場合に、図５６と同じ調査を行って得られたグラフである。
図５８に示されるように、このように素子分離絶縁膜９を薄くすると、追加のイオン注入を行う場合(c)の不良率が、そのイオン注入を行わない場合(b)よりも小さくなる。
これは、素子分離絶縁膜９が薄いと、チャネルストップ領域１７の不純物濃度のピークが素子分離溝１ａの底面よりも下方に位置するようになるため、該底面におけるチャネルの形成をチャネルストップ領域１７によって防止することができず、追加のイオン注入を行わない場合(b)の不良率が上昇したためと考えられる。
図５８の結果から、追加のイオン注入（図５４）を行うことが、素子分離溝１ａ内の素子分離絶縁膜９が薄い場合に特に有効であることが明らかとなった。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記各実施形態に限定されない。例えば、第１〜第３実施形態を単独で行うよりも、これらの実施形態を任意に組み合わせることで、端部C1でのリーク電流を更に効果的に低減することができる。
以下に、本発明の特徴を付記する。
（付記１） 複数のセル活性領域をセル領域に備えた半導体基板と、
前記複数のセル活性領域の間の前記半導体基板に形成された素子分離溝と、
前記素子分離溝に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、
前記セル領域の横の前記半導体基板にダミー活性領域を設けたことを特徴とする半導体装置。
（付記２） 前記セル活性領域の上にゲート絶縁膜を介して形成された、MOSトランジスタのゲート電極を更に有し、
前記キャパシタと前記MOSトランジスタとにより１トランジスタ−１容量型のメモリセルが構成されたことを特徴とする付記１に記載の半導体装置。
（付記３） 前記セル領域の端部における前記セル活性領域と、前記ダミー活性領域との間隔が、前記メモリセルの幅よりも狭いことを特徴とする付記２に記載の半導体装置。
（付記４） 前記ダミー活性領域は、前記メモリセルの繰り返し方向に沿って延びる帯状であることを特徴とする付記２に記載の半導体装置。
（付記５） 前記ダミー活性領域は、前記セル活性領域から独立して形成されたことを特徴とする付記１に記載の半導体装置。
（付記６） 複数の活性領域をセル領域に備えた半導体基板と、
前記セル領域における前記半導体基板に形成されたウェルと、
前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、
前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型の不純物拡散領域と、
前記素子分離溝に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、
前記素子分離溝の底面での前記キャパシタ誘電体膜の膜厚が、前記セル領域の端部において、該セル領域の前記端部以外の部分におけるよりも厚いことを特徴とする半導体装置。
（付記７） 前記素子分離溝における前記キャパシタ誘電体膜の上面に凹部が形成され、
前記セル領域の前記端部において、前記不純物拡散領域の不純物濃度のピークが、前記凹部の下の前記素子分離溝の底面に位置することを特徴とする付記６に記載の半導体装置。
（付記８） 前記半導体基板の周辺回路領域に周辺MOSトランジスタが形成され、前記不純物拡散領域が、前記周辺回路領域における前記半導体基板にも閾値電圧調整用不純物拡散領域として形成されたことを特徴とする付記６に記載の半導体装置。
（付記９） 複数の活性領域をセル領域に備えた半導体基板と、
前記セル領域における前記半導体基板に形成されたウェルと、
前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、
前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型のチャネルストップ領域と、
前記素子分離溝に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、
前記チャネルストップ領域の不純物濃度が、前記セル領域の端部において、該セル領域の前記端部以外の部分よりも高いことを特徴とする半導体装置。
（付記１０） 前記素子分離溝における前記キャパシタ誘電体膜の上面に凹部が形成され、
前記セル領域の前記端部において、前記チャンネルストップ領域の不純物濃度のピークが、前記凹部の下の前記素子分離溝の底面に位置することを特徴とする付記９に記載の半導体装置。
（付記１１） 半導体基板の上方にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記半導体基板をエッチングすることにより該半導体基板に素子分離溝を形成して、該素子分離溝により前記半導体基板のセル領域に複数のセル活性領域を画定すると共に、前記セル領域の横の前記半導体基板にダミー活性領域を画定する工程と、
前記レジストパターンを除去する工程と、
前記素子分離溝に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜の上面を前記半導体基板の上面よりも低くする工程と、
前記素子分離絶縁膜をエッチングした後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、
前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２） 前記セル活性領域の上にゲート絶縁膜を介してMOSトランジスタのゲート電極を形成する工程を更に有し、
前記キャパシタと前記MOSトランジスタとを１トランジスタ−１容量型のメモリセルとして機能させることを特徴とする付記１１に記載の半導体装置。
（付記１３） 前記素子分離溝を形成する工程において、前記セル領域の端部における前記セル活性領域と、前記ダミー活性領域との間隔を、前記メモリセルの幅よりも狭くすることを特徴とする付記１２に記載の半導体装置。
（付記１４） 前記素子分離溝を形成する工程において、前記ダミー活性領域を、前記メモリセルの繰り返し方向に沿って延びる帯状に形成することを特徴とする付記１２に記載の半導体装置。
（付記１５） 前記素子分離溝を形成する工程において、前記ダミー活性領域を、前記セル活性領域から独立して形成することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１６） 半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、
前記素子分離溝に素子分離絶縁膜を形成する工程と、
前記セル領域の端部以外の部分の前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜を前記素子分離溝の底面に第１の厚さで残す工程と、
前記セル領域の端部の前記素子分離絶縁膜をエッチングし、前記第１の厚さよりも厚い第２の厚さで該素子分離絶縁膜を前記素子分離溝の底面に残す工程と、
前記セル領域における前記半導体基板にウェルを形成する工程と、
前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、
前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入して不純物拡散領域を形成する工程と、
前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１７） 前記不純物拡散領域を形成する工程において、前記イオン注入の加速エネルギとして、前記不純物拡散領域の不純物濃度のピークが、前記セル領域の端部における前記素子分離溝の底面に位置するようなエネルギを採用することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８） 前記半導体基板の周辺回路領域にMOSトランジスタを形成する工程を更に有し、
前記不純物拡散領域を形成する工程において、前記周辺回路領域における前記半導体基板に、前記MOSトランジスタの閾値電圧調整用不純物拡散領域を形成することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１９） 半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、
前記素子分離溝に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜の上面を前記半導体基板の上面よりも低くする工程と、
前記セル領域における前記半導体基板にウェルを形成する工程と、
前記素子分離絶縁膜をエッチングした後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、
前記素子分離絶縁膜をエッチングした後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入してチャネルストップ領域を形成する工程と、
前記セル領域の端部の前記素子分離溝の下の前記半導体基板に、前記チャネルストップ領域と同じ導電型の不純物を選択的にイオン注入し、前記端部における前記チャネルストップ領域の不純物濃度を高める工程と、
前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２０） 前記チャネルストップ領域の前記不純物濃度を高める工程において、前記イオン注入の加速エネルギとして、前記セル領域の前記端部における前記チャネルストップ領域の不純物濃度のピークが、前記端部における前記素子分離溝の底面に一致するようなエネルギを採用することを特徴とする付記１９に記載の半導体装置の製造方法。
図１は、本発明の予備的事項に係る半導体装置の拡大平面図である。 図２は、図１のＸ１−Ｘ１線に沿う断面図である。 図１は、本発明の予備的事項に係る半導体装置の等価回路図である。 図４は、図１のＹ１−Ｙ１線とＹ２−Ｙ２線に沿う断面図である。 図５は、実際の製品の平面レイアウトである。 図６は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図８は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図１０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図１１は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図１２は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図１３は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その８）である。 図１４は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その９）である。 図１５は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図１６は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図１７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１２）である。 図１８は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１３）である。 図１９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１４）である。 図２０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１５）である。 図２１は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１６）である。 図２２は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１７）である。 図２３は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１８）である。 図２４は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１９）である。 図２５は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２０）である。 図２６は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２１）である。 図２７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２２）である。 図２８は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２３）である。 図２９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２４）である。 図３０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２５）である。 図３１は、本発明の第１実施形態に係る半導体装置の製造途中の平面図（その１）である。 図３２は、本発明の第１実施形態に係る半導体装置の製造途中の平面図（その２）である。 図３３は、本発明の第１実施形態において、ダミー活性領域を含む広範な領域を示す平面図である。 図３４は、本発明の第１実施形態において、ダミー活性領域を設けたことで、半導体装置の不良率がどの程度減少するかを調査して得られたグラフである。 図３５は、本発明の第１実施形態において、ダミー活性領域を設けたことでリーク電流が実際に低減しているのか否かを調査して得られたグラフである。 図３６は、本発明の第１実施形態において、ダミー活性領域の第１例に係る配置例を示す平面図である。 図３７は、図３６に示したダミー活性領域とその周囲の拡大平面図である。 図３８は、本発明の第１実施形態において、ダミー活性領域の第２例に係る配置例を示す平面図である。 図３９は、図３８に示したダミー活性領域とその周囲の拡大平面図である。 図４０は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１）である。 図４１は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その２）である。 図４２は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その３）である。 図４３は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その４）である。 図４４は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その５）である。 図４５は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その６）である。 図４６は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その７）である。 図４７は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その８）である。 図４８は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その９）である。 図４９は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図５０は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図５１は、本発明の第２実施形態において、半導体装置の不良率を調査して得られたグラフである。 図５２は、本発明の第３実施形態に係る半導体装置の製造途中の断面図（その１）である。 図５３は、本発明の第３実施形態に係る半導体装置の製造途中の断面図（その２）である。 図５４は、本発明の第３実施形態に係る半導体装置の製造途中の断面図（その３）である。 図５５は、本発明の第３実施形態に係る半導体装置の製造途中の断面図（その４）である。 図５６は、本発明の第３実施形態において、半導体装置の不良率を調査して得られたグラフである。 図５７は、図５６の不良がリーク電流に起因したものであるかどうかを調査して得られたグラフである。 図５８は、図５６の調査よりも素子分離絶縁膜の残し膜厚を減らして、半導体装置の不良率を調査して得られたグラフである。
符号の説明
１…シリコン基板、１ａ…素子分離溝、２…第１熱酸化膜、３…研磨ストッパ膜、５…第１レジストパターン、７…第２熱酸化膜、９…素子分離絶縁膜、１１…第２レジストパターン、１１ａ…窓、１４…第３熱酸化膜、１６…nウェル、１７…チャネルストップ領域、１８…閾値電圧調整用不純物拡散領域、２０…第４熱酸化膜、２１…キャパシタ誘電体膜、２３…導電膜、２３ａ…周辺MOSトランジスタ用のゲート電極、２３ｂ…上部電極、２３ｃ…ゲート電極、２５…第３レジストパターン、２７…第４レジストパターン、２８…ポケット領域、２９…周辺回路用のソース／ドレインエクステンション、３１…第５レジストパターン、３５…セル領域用のポケット領域、３６…セル領域用のソース／ドレインエクステンション、４０…サイドウォール用絶縁膜、４０ａ…絶縁性サイドウォール、４０ｂ…シリサイドブロック、４３…第６レジストパターン、４５、４７…ソース／ドレイン領域、４６…ダミー不純物拡散領域、４９…金属シリサイド層、５１…層間絶縁膜、５１ａ、５１ｂ…第１、第２ホール、５３…周辺コンタクトプラグ、５５…ビット線コンタクトプラグ、６０…第７レジストパターン、６０ａ…窓、６１…第８レジストパターン、６１ａ…窓、７０…第９レジストパターン、７０ａ…窓、８０…ワード線コンタクトプラグ、１０１…周辺活性領域、１０２…セル活性領域、１０３…ダミー活性領域、Q…キャパシタ、TRSEL…選択トランジスタ、TRPERI…周辺トランジスタ。

Claims (6)

  1. 複数の活性領域をセル領域に備えた半導体基板と、
    前記セル領域における前記半導体基板に形成されたウェルと、
    前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、
    前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型の不純物拡散領域と、
    前記素子分離溝に形成されたキャパシタ誘電体膜と、
    前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、
    前記素子分離溝の底面での前記キャパシタ誘電体膜の膜厚が、前記セル領域の端部において、該セル領域の前記端部以外の部分におけるよりも厚いことを特徴とする半導体装置。
  2. 複数の活性領域をセル領域に備えた半導体基板と、
    前記セル領域における前記半導体基板に形成されたウェルと、
    前記複数の活性領域の間の前記半導体基板に形成された素子分離溝と、
    前記素子分離溝の下の前記半導体基板に形成され、前記ウェルと同じ導電型のチャネルストップ領域と、
    前記素子分離溝に形成されたキャパシタ誘電体膜と、
    前記キャパシタ誘電体膜上に形成され、前記半導体基板及び前記キャパシタ誘電体膜と共にキャパシタを構成するキャパシタ上部電極とを有し、
    前記チャネルストップ領域の不純物濃度が、前記セル領域の端部において、該セル領域の前記端部以外の部分よりも高いことを特徴とする半導体装置。
  3. 半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、
    前記素子分離溝に素子分離絶縁膜を形成する工程と、
    前記セル領域の端部以外の部分の前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜を前記素子分離溝の底面に第１の厚さで残す工程と、
    前記セル領域の端部の前記素子分離絶縁膜をエッチングし、前記第１の厚さよりも厚い第２の厚さで該素子分離絶縁膜を前記素子分離溝の底面に残す工程と、
    前記セル領域における前記半導体基板にウェルを形成する工程と、
    前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、
    前記第１及び第２の厚さで前記素子分離絶縁膜を残した後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入して不純物拡散領域を形成する工程と、
    前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記半導体基板の周辺回路領域にMOSトランジスタを形成する工程を更に有し、
    前記不純物拡散領域を形成する工程において、前記周辺回路領域における前記半導体基板に、前記MOSトランジスタの閾値電圧調整用不純物拡散領域を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 半導体基板に素子分離溝を形成し、該半導体基板のセル領域に複数の活性領域を画定する工程と、
    前記素子分離溝に素子分離絶縁膜を形成する工程と、
    前記素子分離絶縁膜をエッチングし、該素子分離絶縁膜の上面を前記半導体基板の上面よりも低くする工程と、
    前記セル領域における前記半導体基板にウェルを形成する工程と、
    前記素子分離絶縁膜をエッチングした後、前記素子分離溝の側面に熱酸化膜を形成し、該熱酸化膜と前記素子分離絶縁膜とをキャパシタ誘電体膜とする工程と、
    前記素子分離絶縁膜をエッチングした後、前記素子分離溝の下の前記半導体基板に、前記ウェルと同じ導電型の不純物をイオン注入してチャネルストップ領域を形成する工程と、
    前記セル領域の端部の前記素子分離溝の下の前記半導体基板に、前記チャネルストップ領域と同じ導電型の不純物を選択的にイオン注入し、前記端部における前記チャネルストップ領域の不純物濃度を高める工程と、
    前記キャパシタ誘電体膜の上に、該キャパシタ誘電体膜及び前記半導体基板と共にキャパシタを構成する上部電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 前記チャネルストップ領域の前記不純物濃度を高める工程において、前記イオン注入の加速エネルギとして、前記セル領域の前記端部における前記チャネルストップ領域の不純物濃度のピークが、前記端部における前記素子分離溝の底面に一致するようなエネルギを採用することを特徴とする請求項５に記載の半導体装置の製造方法。
JP2007068438A 2007-03-16 2007-03-16 半導体装置とその製造方法 Expired - Fee Related JP5076570B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007068438A JP5076570B2 (ja) 2007-03-16 2007-03-16 半導体装置とその製造方法
TW097109070A TWI427771B (zh) 2007-03-16 2008-03-14 半導體裝置及其之製造方法
KR1020080023697A KR100941645B1 (ko) 2007-03-16 2008-03-14 반도체 장치와 그 제조 방법
CN2008100861700A CN101266975B (zh) 2007-03-16 2008-03-17 半导体器件和制造半导体器件的方法
US12/049,592 US7863664B2 (en) 2007-03-16 2008-03-17 Semiconductor device and method for manufacturing the same
US12/951,774 US8258040B2 (en) 2007-03-16 2010-11-22 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068438A JP5076570B2 (ja) 2007-03-16 2007-03-16 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2008235324A JP2008235324A (ja) 2008-10-02
JP5076570B2 true JP5076570B2 (ja) 2012-11-21

Family

ID=39761766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068438A Expired - Fee Related JP5076570B2 (ja) 2007-03-16 2007-03-16 半導体装置とその製造方法

Country Status (5)

Country Link
US (2) US7863664B2 (ja)
JP (1) JP5076570B2 (ja)
KR (1) KR100941645B1 (ja)
CN (1) CN101266975B (ja)
TW (1) TWI427771B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185554B1 (ko) 2009-03-23 2012-09-24 에스케이하이닉스 주식회사 반도체 장치
JP5515429B2 (ja) * 2009-06-01 2014-06-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US20150236022A1 (en) * 2012-09-26 2015-08-20 Ps4 Luxco S.A.R.L. Semiconductor device and manufacturing method thereof
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR20180064820A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치
KR102282136B1 (ko) * 2017-07-07 2021-07-27 삼성전자주식회사 반도체 장치
WO2020172807A1 (en) 2019-02-27 2020-09-03 Yangtze Memory Technologies Co., Ltd. Bit line driver device
CN115799173B (zh) * 2023-02-13 2023-04-11 长鑫存储技术有限公司 一种半导体结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPS6267862A (ja) 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPS62193167A (ja) * 1986-02-19 1987-08-25 Hitachi Ltd 半導体装置
JPS6324657A (ja) * 1986-07-17 1988-02-02 Toshiba Corp 半導体記憶装置の製造方法
US5304835A (en) 1990-07-18 1994-04-19 Seiko Epson Corporation Semiconductor device
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
KR0121992B1 (ko) 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
JPH1140779A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3519583B2 (ja) * 1997-09-19 2004-04-19 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP2000340645A (ja) 1999-05-27 2000-12-08 Nec Kyushu Ltd 半導体装置及びその製造方法
US6354084B1 (en) 1999-08-20 2002-03-12 Cummins Engine Company, Inc. Exhaust gas recirculation system for a turbocharged internal combustion engine
JP4047513B2 (ja) 2000-03-16 2008-02-13 株式会社東芝 半導体集積回路及びその製造方法
JP2002246572A (ja) 2001-02-16 2002-08-30 Toshiba Corp 半導体装置
DE10158798A1 (de) * 2001-11-30 2003-06-18 Infineon Technologies Ag Kondensator und Verfahren zum Herstellen eines Kondensators
JPWO2003069676A1 (ja) * 2002-02-14 2005-06-09 松下電器産業株式会社 半導体装置の製造方法
US6815751B2 (en) * 2002-07-01 2004-11-09 International Business Machines Corporation Structure for scalable, low-cost polysilicon DRAM in a planar capacitor
JP2006156656A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2006229138A (ja) 2005-02-21 2006-08-31 Toshiba Corp 半導体装置およびその製造方法
JP2006344900A (ja) * 2005-06-10 2006-12-21 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US8258040B2 (en) 2012-09-04
TW200845365A (en) 2008-11-16
JP2008235324A (ja) 2008-10-02
CN101266975B (zh) 2011-04-06
US20110070704A1 (en) 2011-03-24
TWI427771B (zh) 2014-02-21
US7863664B2 (en) 2011-01-04
KR20080084706A (ko) 2008-09-19
CN101266975A (zh) 2008-09-17
US20080224197A1 (en) 2008-09-18
KR100941645B1 (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
JP4860022B2 (ja) 半導体集積回路装置の製造方法
US7858490B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
JP5076570B2 (ja) 半導体装置とその製造方法
US7348235B2 (en) Semiconductor device and method of manufacturing the same
JP2004335553A (ja) 半導体装置およびその製造方法
US20050127473A1 (en) Semiconductor device and method of fabricating the same
JP2005311317A (ja) 半導体装置、リセスゲート電極の形成方法、及び半導体装置の製造方法
JP5076548B2 (ja) 半導体装置とその製造方法
JP2006203128A (ja) 半導体記憶装置及びその製造方法
JP4053232B2 (ja) 半導体集積回路装置およびその製造方法
JP2004200553A (ja) 半導体装置及びその製造方法
JP2012253122A (ja) 半導体装置の製造方法、並びにデータ処理システム
US7172939B1 (en) Method and structure for fabricating non volatile memory arrays
JP2008071861A (ja) 半導体記憶装置およびその製造方法
JP4058403B2 (ja) 半導体装置
JP2010153904A (ja) 半導体装置
JP2010109019A (ja) 半導体装置およびその製造方法
US7205208B2 (en) Method of manufacturing a semiconductor device
JP2007227900A (ja) 非揮発性メモリ素子の製造方法
JP2015079865A (ja) 半導体装置及びその製造方法
JP5581853B2 (ja) 半導体装置およびその製造方法
JP2008192676A (ja) 半導体記憶装置及びその製造方法
JP2010080603A (ja) 半導体装置の製造方法
JP2005347296A (ja) 半導体装置および半導体装置の製造方法
JP2008192890A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees