TWI662703B - 絕緣閘極雙極性電晶體 - Google Patents

絕緣閘極雙極性電晶體 Download PDF

Info

Publication number
TWI662703B
TWI662703B TW105138104A TW105138104A TWI662703B TW I662703 B TWI662703 B TW I662703B TW 105138104 A TW105138104 A TW 105138104A TW 105138104 A TW105138104 A TW 105138104A TW I662703 B TWI662703 B TW I662703B
Authority
TW
Taiwan
Prior art keywords
region
contact
groove
trench
emitter
Prior art date
Application number
TW105138104A
Other languages
English (en)
Other versions
TW201724505A (zh
Inventor
大河原淳
妹尾賢
Original Assignee
日商豐田自動車股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商豐田自動車股份有限公司 filed Critical 日商豐田自動車股份有限公司
Publication of TW201724505A publication Critical patent/TW201724505A/zh
Application granted granted Critical
Publication of TWI662703B publication Critical patent/TWI662703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本發明提供一種使具有矩形溝槽的IGBT之飽 和電流降低的技術。
IGBT具備：矩形溝槽，其具有第1溝槽 ~第4溝槽；以及閘極電極，其被配置在矩形溝槽內。射極區域具備：第1射極區域，其與第1溝槽相接；以及第2射極區域，其與第3溝槽相接。體接觸區域具備：第1體接觸區域，其與第2溝槽相接；以及第2體接觸區域，其與第4溝槽相接。表層體區域在從各個連接部起至射極區域的範圍內與溝槽相接。

Description

絕緣閘極雙極性電晶體
本說明書所公開的技術涉及一種絕緣閘極雙極性電晶體(IGBT)。
專利文獻1中公開了具有矩形溝槽的IGBT。在矩形溝槽內配置有閘極電極。在被矩形溝槽包圍的矩形區域(半導體區域)內配置有射極區域(n型區域)、體接觸區域(p+型區域)、低濃度體區域(p-型區域)等。射極區域與射極電極與矩形溝槽(亦即，閘極絕緣膜)相接。體接觸區域與射極電極相接。低濃度體區域的一部分被配置在半導體基板的表層部上，且在此處與射極電極和矩形溝槽相接。此外，低濃度體區域的另一部分被配置於射極區域與體接觸區域的下側，並在射極區域的下側與矩形溝槽相接。此外，半導體基板具有漂移區域與集極區域。漂移區域為被配置於低濃度體區域的下側的n型區域。集極區域為被配置於漂移區域的下側的p型區域。集極區域與集極電極相接。
當該IGBT導通時，電洞(hole)從集極電極向 射極電極流動，電子從射極電極向集極電極流動。當電洞從漂移區域流入到矩形區域內的低濃度體區域等時，電洞將避開矩形溝槽而流動。因此，在矩形溝槽的附近的漂移區域中，電洞的濃度變高。尤其是，在矩形溝槽的各個溝槽的連接部(角落部)的附近的漂移區域，由於避開兩個溝槽而流動的電洞集中，因此電洞的濃度變得非常高。因此，在連接部的附近處，漂移區域的電阻變得非常低。因此，電子能夠以低損耗在連接部的附近流動。因此，該IGBT導通電壓較低。
此外，專利文獻1中公開了，在與矩形溝槽的4個溝槽相接的位置處設置射極區域的第1結構、以及在與矩形溝槽的對置的2個溝槽(以下稱為第1溝槽、第3溝槽)相接的位置處設置射極區域而在與其他2個溝槽(以下稱為第2溝槽、第4溝槽)相接的位置處不設置射極區域的第2結構。在第2結構中，與第1結構相比，IGBT的飽和電流變小。由此，能夠提高IGBT的耐短路性能(在IGBT中流通有飽和電流的狀態下IGBT所能夠耐久的時間)。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開2012-190938號專利公報
在專利文獻1的第2結構中，在鄰接於不與射極區域相接的第2溝槽和第4溝槽的整個範圍內，配置有低濃度體區域。因此，當IGBT導通時，在與第2溝槽和第4溝槽鄰接的整個範圍內形成有通道。如此，當通道在較廣的範圍內形成時，無法使飽和電流充分地降低。亦即，在專利文獻1的第2結構中，雖然與第1結構相比飽和電流降低，但優選為進一步使飽和電流降低。為了減少形成通道的範圍，考慮到將第2溝槽和第4溝槽設定為較短。但是，當將第2溝槽和第4溝槽設定為較短時，矩形溝槽的尺寸將變小，從而矩形溝槽的形成變得困難。此外，當矩形溝槽變小時，在被矩形溝槽所包圍的矩形區域內形成p型以及n型的區域也變得困難。因此，在將第2溝槽與第4溝槽設為較短這一方面存在界限。因此，在本說明書中，提供一種使具有矩形溝槽的IGBT的飽和電流降低的新的技術。
本說明書所公開的IGBT具備：半導體基板；射極電極，其被配置在前述半導體基板的上表面上；集極電極，其被配置在前述半導體基板的下表面上；矩形溝槽，其在前述上表面上以矩形形狀而延伸；閘極電極，其被配置在前述矩形溝槽內，並且藉由絕緣膜而與前述半導體基板以及前述射極電極絕緣。前述矩形溝槽具有第1溝 槽至第4溝槽。前述第1溝槽在前述上表面上以直線狀而延伸。前述第2溝槽在前述上表面上向與前述第1溝槽不同的方向以直線狀而延伸，並且通過第1連接部而與前述第1溝槽連接。前述第3溝槽在前述上表面上向與前述第2溝槽不同的方向以直線狀而延伸，並且通過第2連接部而與前述第2溝槽連接。前述第4溝槽在前述上表面上向與前述第1溝槽以及前述第3溝槽不同的方向以直線狀而延伸，並且通過第3連接部而與前述第3溝槽連接，通過第4連接部而與前述第1溝槽連接。前述閘極電極跨及前述第1溝槽的內部、前述第2溝槽的內部、前述第3溝槽的內部以及前述第4溝槽的內部而配置。前述半導體基板具有射極區域、體接觸區域、表層體區域、分離體區域、漂移區域以及集極區域。前述射極區域被配置於被前述矩形溝槽所包圍的矩形區域內，並且為與前述射極電極相接的n型區域。前述體接觸區域被配置在前述矩形區域內，並且為與前述射極電極相接的p型區域。前述表層體區域被配置在前述矩形區域內，並與前述射極電極相接，且與前述體接觸區域相比p型雜質濃度較低的p型區域。前述分離體區域相對於前述射極區域、前述體接觸區域以及前述表層體區域而從下側相接，並與前述第1溝槽至第4溝槽相接，並且前述分離體區域為與前述體接觸區域相比p型雜質濃度較低的p型區域。前述漂移區域被配置在前述分離體區域的下側，並藉由前述分離體區域而與前述射極區域分離，並且前述漂移區域為與前述第1溝槽至第4溝 槽的下端相接的n型區域。前述集極區域被配置在前述漂移區域的下側，並且藉由前述漂移區域而與前述分離體區域分離，並且前述集極區域為與前述集極電極相接的p型區域。前述射極區域具備與前述第1溝槽相接的第1射極區域、以及與前述第3溝槽相接的第2射極區域。前述體接觸區域具備與前述第2溝槽相接的第1體接觸區域、以及與前述第4溝槽相接的第2體接觸區域。前述表層體區域具備：第1表層體區域，其在從前述第1連接部起至前述第1射極區域的範圍內與前述第1溝槽相接；第2表層體區域，其在從前述第2連接部起至前述第2射極區域的範圍內與前述第3溝槽相接；第3表層體區域，其在從前述第3連接部起至前述第2射極區域的範圍內與前述第3溝槽相接；第4表層體區域，其在從前述第4連接部起至前述第1射極區域的範圍內與前述第1溝槽相接。
另外，漂移區域可以與分離體區域相接，也可以在漂移區域與分離體區域之間還存在其他區域。此外，第1射極區域與第2射極區域既可以相互連接，也可以相互分離。此外，第1體接觸區域與第2體接觸區域既可以相互連接，也可以相互分離。此外，第1表層體區域至第4表層體區域既可以相互連接，也可以相互分離。
在該IGBT中，在半導體基板的表層部(上表面附近的部分)上，於與第2溝槽相接的位置處配置有第1體接觸區域，於與第4溝槽相接的位置處配置有第2體接觸區域。在p型雜質濃度較高的第1體接觸區域和第2 體接觸區域內，未形成通道。此外，在第1體接觸區域和第2體接觸區域的下側，p型雜質濃度較低的分離體區域與第2溝槽和第4溝槽相接。在分離體區域內形成有通道。但是，在這些部分中，由於分離體區域的上部被第1體接觸區域和第2體接觸區域所覆蓋，因此在這些部分的分離體區域的通道上幾乎不流通有電流。因此，根據該結構，在配置有第1體接觸區域和第2體接觸區域的區域的周邊處，實質上並未流通有電流。因此，根據該結構，能夠降低IGBT的飽和電流。此外，當IGBT導通時，由於矩形溝槽的效果，從而在矩形溝槽的各個連接部(第1連接部至第4連接部)附近的漂移層中電阻變低。此外，在該結構中，在從矩形溝槽的各個連接部起至各個射極區域的範圍內形成有p型雜質濃度較低的表層體區域(第1表層體區域至第4表層體區域)。因此，在IGBT導通時於與各個連接部鄰接的範圍內形成有通道。因此，在電阻較低的各個連接部附近的漂移區域內流通有電流。因此，IGBT的導通電壓變低。如此，根據該結構，能夠在獲得通過矩形溝槽而實現的導通電壓的減少效果的同時，使飽和電流降低。
12‧‧‧矩形區域
20‧‧‧半導體基板
22‧‧‧射極區域
24‧‧‧體接觸區域
26‧‧‧表層體區域
27‧‧‧分離體區域
28‧‧‧支柱區域
30‧‧‧壁障區域
32‧‧‧下部體區域
34‧‧‧漂移區域
36‧‧‧集極區域
50‧‧‧射極電極
60‧‧‧集極電極
78‧‧‧層間絕緣膜
80‧‧‧閘極電極
82‧‧‧閘極絕緣膜
91‧‧‧溝槽
92‧‧‧溝槽
圖1為表示半導體基板的上表面的俯視圖。
圖2為圖1的Ⅱ-Ⅱ線處的縱剖視圖。
圖3為圖1的Ⅲ-Ⅲ線處的縱剖視圖。
圖4為圖1的Ⅳ-Ⅳ線處的縱剖視圖。
圖5為矩形區域的放大俯視圖。
圖6為比較例的IGBT的與圖4相對應的縱剖視圖。
圖7為第1變形例的IGBT的與圖5相對應的放大俯視圖。
圖8為第2變形例的IGBT的與圖5相對應的放大俯視圖。
圖9為第2變形例的IGBT的與圖2相對應的放大俯視圖。
圖1~4表示實施方式所涉及的IGBT10。如圖2~4所示，IGBT10具有半導體基板20、射極電極50、集極電極60。射極電極50被配置在半導體基板20的上表面20a上。集極電極60被配置在半導體基板20的下表面20b上。另外，在圖1中，省略了射極電極50等的較半導體基板20的上表面20a靠上側的結構的圖示。此外，在以下的說明中，將與上表面20a平行的其中一方向稱為x方向，將與上表面20a平行且與x方向正交的方向稱為y方向，將半導體基板20的厚度方向(即，與x方向以及y方向正交的方向)稱為z方向。
在半導體基板20的上表面20a上形成有複數個溝槽91、與複數個溝槽92。如圖2~4所示，各個溝槽 91、92相對於半導體基板20的上表面20a略垂直地(即，向z方向)延伸。如圖1所示，當對半導體基板20的上表面20a進行俯視觀察時，各個溝槽92在x方向上以直線狀而延伸複數個溝槽92在y方向上隔開間隔而排列。當對半導體基板20的上表面20a進行俯視觀察時，各個溝槽91在y方向上以直線狀而延伸。在被夾於2個溝槽92之間的各個範圍95內配置有複數個溝槽91。各個溝槽91的兩端與其兩側的溝槽92連接。各個溝槽91相對於在y方向上鄰接的其他溝槽91，以在x方向上位置錯開的方式而配置。溝槽91在其各個端部處，與各個溝槽92以三岔路狀而交差。通過溝槽91以及92從而使半導體基板20的上表面20a被分割為矩形的區域。以下，將藉由溝槽91、92而被分割的矩形的半導體區域稱為矩形區域12。此外，以下，將包圍著1個矩形區域12的周圍的溝槽91、92的組合稱為矩形溝槽。
矩形溝槽的內表面(即，底面與側面)被閘極絕緣膜82覆蓋。在矩形溝槽內配置有閘極電極80。閘極電極80隔著閘極絕緣膜82而與半導體基板20對置。閘極電極80藉由閘極絕緣膜82而與半導體基板20絕緣。閘極電極80跨及溝槽91的內部和溝槽92的內部而被配置。因此，從上側俯視觀察時，各個矩形區域12的周圍被閘極電極80所包圍。此外，如圖2~4所示，閘極電極80的上表面被層間絕緣膜78覆蓋。以覆蓋層間絕緣膜78的方式配置有射極電極50。閘極電極80藉由層間 絕緣膜78與射極電極50絕緣。
接下來，對各個矩形區域12的結構進行說明。另外，由於各個矩形區域12的結構互為相同，因此在下文中對1個矩形區域12的結構進行說明。圖5表示對1個矩形區域12進行放大觀察時的俯視圖。如圖5所示，矩形溝槽由2個溝槽91(溝槽91-1以及91-2)、兩個溝槽92(溝槽92-1以及92-2)而構成。換言之，矩形區域12被溝槽91-1、91-2、92-1以及92-2所包圍。以下，將溝槽91-1與溝槽92-1相連接的部分稱為連接部71。以下，將溝槽92-1與溝槽91-2相連接的部分稱為連接部72。以下，將溝槽91-2與溝槽92-2相連接的部分稱為連接部73。以下，將溝槽92-2與溝槽91-1相連接的部分稱為連接部74。此外，在矩形區域12內，將與連接部71鄰接的部分稱為角落部71a，將與連接部72鄰接的部分稱為角落部72a，將與連接部73鄰接的部分稱為角落部73a，將與連接部74鄰接的部分稱為角落部74a。此外，在溝槽92-1中，於連接部75處連接有構成相鄰的矩形溝槽的溝槽91-3。連接部75被配置在矩形溝槽的一個邊的中央部處。此外，在溝槽92-2中，於連接部76處連接有構成相鄰的矩形溝槽的溝槽91-4。連接部76被配置在矩形溝槽的一個邊的中央部處。
如圖2~5所示，在矩形區域12的內部配置有射極區域22、體接觸區域24、表層體區域26、分離體區域27、支柱區域28、壁障區域30、下部體區域32。
支柱區域28由n型雜質濃度較低的n型半導體構成。如圖2所示，支柱區域28被配置在露出於半導體基板20的上表面20a上的範圍內。支柱區域28與射極電極50肖特基接觸。如圖5所示，支柱區域28被配置在矩形區域12的中央部處。
體接觸區域24由p型雜質濃度較高的p型半導體構成。如圖2、4所示，體接觸區域24被配置於在半導體基板20的上表面20a上露出的範圍內。如圖5所示，體接觸區域24在上表面20a上對支柱區域28的周圍進行包圍。體接觸區域24與射極電極50歐姆接觸。體接觸區域24具有伸出部24a~24d。伸出部24a、24b延伸至與溝槽92-1的內部的閘極絕緣膜82相接的位置為止。伸出部24a與伸出部24b之間設置有間隔。伸出部24c、24d延伸至與溝槽92-2的內部的閘極絕緣膜82相接的位置為止。在伸出部24c與伸出部24d之間設置有間隔。體接觸區域24不與溝槽91-1以及91-2的內部的閘極絕緣膜82相接。尚且，以下，將與溝槽的內部的閘極絕緣膜相接的情況稱為與溝槽相接。亦即，體接觸區域24與溝槽92-1以及92-2相接，而不與溝槽91-1以及91-2相接。
支柱區域22由n型雜質濃度較高的n型半導體構成。如圖5所示，在1個矩形區域12的中部配置有2個射極區域22a、22b。如圖2所示，各個射極區域22被配置於在半導體基板20的上表面20a上露出的範圍內。各個射極區域22與射極電極50歐姆接觸。如圖5所 示，一側的射極區域22a與溝槽91-1相接。射極區域22a在矩形區域12的一個邊的中央部的位置處與溝槽91-1相接。射極區域22a不與溝槽92-1以及92-2相接。另一側的射極區域22b與溝槽91-2相接。射極區域22a在矩形區域12的一個邊的中央部的位置處與溝槽91-2相接。射極區域22b不與溝槽92-1以及92-2相接。
表層體區域26利用與體接觸區域24相比p型雜質濃度較低的半導體所構成。如圖3、4所示，體接觸區域26被配置於在半導體基板20的上表面20a上露出的範圍內。表層體區域26與射極電極50相接。如圖5所示，表層體區域26藉由體接觸區域24而被分離為6個區域26a~26f。表層體區域26a在角落部71a處與溝槽91-1以及92-1相接。表層體區域26a在從角落部71a起至射極區域22a的整個範圍內與溝槽91-1相接。表層體區域26b在角落部72a處與溝槽91-2以及92-1相接。表層體區域26b在從角落部72a起至射極區域22b的整個範圍內與溝槽91-2相接。表層體區域26c在角落部73a處與溝槽91-2以及92-2相接。表層體區域26c在從角落部73a起至射極區域22b的整個範圍內與溝槽91-2相接。表層體區域26d在角落部74a處與溝槽91-1以及92-2相接。表層體區域26d在從角落部74a起至射極區域22a的整個範圍內與溝槽91-1相接。表層體區域26e在體接觸區域24的伸出部24a與伸出部24b之間的位置處與溝槽92-1相接。表層體區域26e在連接部75處與溝槽92-1相接。 表層體區域26f在體接觸區域24的伸出部24c與伸出部24d之間的位置處與溝槽92-2相接。表層體區域26f在連接部76處與溝槽92-2相接。
分離體區域27由與體接觸區域24相比p型雜質濃度較低的p型半導體構成。表層體區域26與分離體區域27的p型雜質濃度大致相等。如圖2~4所示，分離體區域27被配置於射極區域22、體接觸區域24以及表層體區域26的下側。分離體區域27相對於射極區域22、體接觸區域24以及表層體區域26而從下側相接。分離體區域27除了支柱區域28的下部之外，向矩形區域12的橫向(x方向以及y方向)的整個區域擴展。支柱區域28從上表面20a起向下方延伸而貫穿分離體區域27。分離體區域27在射極區域22、體接觸區域24以及表層體區域26的下側處與溝槽91-1、91-2、92-1以及92-2相接。
壁障區域30由與射極區域22相比n型雜質濃度較低的n型半導體構成。如圖2~4所示，壁障區域30被配置於分離體區域27以及支柱區域28的下側。壁障區域30相對於分離體區域27以及支柱區域28而從下側相接。壁障區域30在矩形區域12的橫向(x方向以及y方向)的整個區域內擴展。壁障區域30在分離體區域27的下側與溝槽91-1、91-2、92-1以及92-2相接。壁障區域30藉由分離體區域27而與射極區域22分離。
下部體區域32利用與體接觸區域24相比p 型雜質濃度較低的p型半導體所構成。如圖2~4所示，下部體區域32被配置於壁障區域30的下側。下部體區域32相對於壁障區域30而從下側相接。下部體區域32在矩形區域12的橫向(x方向以及y方向)的整個區域內擴展。下部體區域32在壁障區域30的下側與溝槽91-1、91-2、92-1以及92-2相接。下部體區域32藉由壁障區域30而與分離體區域27分離。
半導體基板20具有漂移區域34與集極區域36。在複數個矩形區域12的下側配置有漂移區域34與集極區域36。
漂移區域34利用與壁障區域30以及支柱區域28相比n型雜質濃度較低的n型半導體所構成。如圖2~4所示，漂移區域34被配置於下部體區域32的下側。漂移區域34相對於下部體區域32而從下側相接。漂移區域34跨及複數個矩形區域12的下側的範圍且往橫方向延伸。漂移區域34在半導體基板20的橫向(x方向以及y方向)的整個區域內擴展。漂移區域34與各個溝槽91、92的下端部相接。漂移區域34藉由下部體區域32而與壁障區域30分離。
集極區域36由與分離體區域27以及下部體區域32相比p型雜質濃度較高的p型半導體構成。如圖2~4所示，集極區域36被配置於漂移區域34的下側。集極區域36相對於漂移區域34而從下側相接。集極區域36藉由漂移區域34而與下部體區域32分離。集極區域 36被配置於在半導體基板20的下表面20b上露出的範圍內。集極區域36與集極電極60歐姆接觸。
接下來，對IGBT10的動作進行說明。在使用IGBT10時，集極電極60與射極電極50之間被施加有集極電極60成為正極的電壓。當在閘極電極80上施加閾值以上的電壓時，與閘極絕緣膜82相接的範圍內的表層體區域26、分離體區域27以及下部體區域32將反轉為n型，並形成通道。例如，在圖2所示的剖面上，在與溝槽91的閘極絕緣膜82相接的範圍內的分離體區域27和下部體區域32內形成有通道。此外，如圖1、5的Ⅲ-Ⅲ線所示，圖3的剖面為，溝槽91-1的閘極絕緣膜82附近的半導體層的剖面。因此，在圖3的剖面上所顯露的表層體區域26、分離體區域27以及下部體區域32的整體上形成有通道。此外，如圖1、5的Ⅳ-Ⅳ線所示，圖4的剖面為，溝槽92-1的閘極絕緣膜82附近的半導體層的剖面。因此，在圖4的剖面上所顯露的表層體區域26、分離體區域27以及下部體區域32的整體上形成有通道。當形成有通道時，電子將從射極電極50起穿過射極區域22與通道而流入漂移區域34。於此同時，電洞從集極電極60起穿過集極區域36而流入漂移區域34。於是，漂移區域34的電阻由於電導率調變現象而降低。流入漂移區域34的電子穿過漂移區域34和集極區域36而向集極電極60流動。以此方式，通過使電子從射極電極50向集極電極60流動，從而使IGBT中流通有電流。
此外，流入到漂移區域34中的電洞如圖2的箭頭100所示，穿過下部體區域32和壁障區域30而流向分離體區域27，之後，從體接觸區域24向射極電極50流動。這時，壁障區域30成為遮擋電洞的流動的障壁。因此，能夠抑制電洞向分離體區域27流動的情況。由此，由於漂移區域34內的電洞的濃度上升，因此進一步降低了漂移區域34的電阻。
此外，如圖2的箭頭102所示，溝槽91的下方的漂移區域34內的電洞以避開溝槽91的方式而流動。同樣地，溝槽92的下方的漂移區域34內的電洞以避開溝槽92的方式而流動。因此，在位於矩形區域12的角落部71a~74a的漂移區域34內，避開溝槽91而流動的電洞和避開溝槽92而流動的電洞集中於此，從而電洞的濃度變得非常高。因此，在角落部71a~74a處，漂移區域34的電阻變得非常低。如圖3、5所示，由於在射極區域22與角落部71a~74a之間的整個範圍內表層體區域26與溝槽91相接，因此在從射極區域22起至角落部71a~74a的整個範圍內形成了通道。因此，如圖3的箭頭110所示，電子能夠從射極區域22向角落部71a~74a的漂移區域34流動。因此，電子能夠穿過電阻非常低的區域而流動。藉此，IGBT的導通電壓被降低。
此外，如上前述，在圖4所示的剖面上，在表層體區域26、分離體區域27以及下部體區域32的整體上形成有通道。假設在如圖6所示，體接觸區域24的 伸出部24a、24b不存在時(即，體接觸區域24不與溝槽92-1相接時)，如箭頭140所示，電子將從角落部71a、72a起向與溝槽92-1相接的通道的幾乎整個區域內流動。對此，如圖4所示配置有伸出部24a、24b時，電子不會向伸出部24a、24b流動。這是由於伸出部24a、24b的p型雜質濃度高，從而在伸出部24a、24b中並未形成通道的緣故。此外，在被夾於伸出部24a、24b的表層體區域26e也不會流有電子。其結果為，如圖4的箭頭130所示，雖然在角落部71a、72a附近流有電子，但在伸出部24a、24b以及表層體區域26e和它們的下部處幾乎不會流有電子。如此，由於以伸出部24a、24b與溝槽92-1相接，而能夠抑制電子向與溝槽92-1鄰接的範圍流動的情況。此外，基於相同的理由，在伸出部24c、24d以及表層體區域26f和它們的下部處幾乎不會流有電子。藉此，能夠抑制電子向與溝槽92-2鄰接的範圍流動的情況。
如上文所說明的那樣，在該IGBT10中，藉由體接觸區域24的伸出部24a~24d，能夠抑制電子向與溝槽92-1、92-2鄰接的半導體區域流動的情況。即，不使與溝槽92鄰接的範圍的一部分作為電流路徑而發揮功能。因此，有效的通道的密度小。因此，IGBT10的飽和電流小。如此，根據實施方式的技術，能夠在不使矩形區域12的尺寸較小的條件下降低IGBT的飽和電流。以使飽和電流降低的方式，從而能夠使IGBT10的耐短路性能增大。此外，由於矩形區域12的尺寸不會變小，因此能 夠在不使用特殊的細微加工的條件下通過與現有技術相同精度的加工來製造出IGBT10。
此外，根據前述的實施方式的結構，由於飽和電流被降低，從而還能夠減少飽和電流的偏差。
此外，在溝槽91與溝槽92的連接部71~76中，溝槽的深度較其他部分深。這是因為，藉由向異性乾蝕刻而形成溝槽91、92時，藉由微負載效應在連接部71~76處蝕刻速率將變快。此外，由於產生微負載效應，因此在連接部71~76溝槽的深度不穩定。對此，在實施方式的IGBT10中，在非角落部的部分與連接部75、76鄰接的位置處，配置有表層體區域26e、26f。如前述所述，當IGBT10導通時，電子在表層體區域26e、26f內幾乎不流動。因此，連接部75、76的深度的偏差對IGBT10的特性幾乎沒有影響。因此，根據該結構，能夠抑制IGBT10的特性的偏差。
另外，前述的IGBT10具有表層體區域26e、26f。但是，如圖7所示，也可以在相當於表層體區域26e、26f的整體位置處，使體接觸區域24與溝槽92-1、92-2相接。即使採用這種結構，也能夠抑制電子在與溝槽92-1、92-2鄰接的範圍內流動的情況。
此外，雖然在前述的實施方式中，IGBT10具有壁障區域30和支柱區域28，但如圖8、9所示，IGBT也可以不具有壁障區域30和支柱區域28。在該情況下，分離體區域27直接與漂移區域34相接。即使採用這種結 構，IGBT也能夠進行動作。此外，還可以採用具有壁障區域30但不具有支柱區域28的結構。
此外，在前述的實施方式中，與體接觸區域24的溝槽92-1相接的部分(即，伸出部24a、24b)和與體接觸區域24的溝槽92-2相接的部分(即，伸出部24c、24d)被連接在1起。但是，這些部分也可以相互分離。此外，在前述的實施方式中，射極區域22a與射極區域22b分離。然而，射極區域22a亦可與射極區域22b連接。此外，在前述的實施方式中，表層體區域26a~26d相互分離。然而，也可以使表層體區域26a~26d中的若干或全部相互連接在一起。
以下，對實施方式的結構要素與請求項的結構要素之間的關係進行說明。實施方式的溝槽91-1為請求項的第1溝槽的一個示例。實施方式的溝槽92-1為請求項的第2溝槽的一個示例。實施方式的溝槽91-2為請求項的第3溝槽的一個示例。實施方式的溝槽92-2為請求項的第4溝槽的一個示例。實施方式的溝槽91-3為請求項的第5溝槽的一個示例。實施方式的連接部71為請求項的第1連接部的一個示例。實施方式的連接部72為請求項的第2連接部的一個示例。實施方式的連接部73為請求項的第3連接部的一個示例。實施方式的連接部74為請求項的第4連接部的一個示例。實施方式的射極區域22a為請求項的第1射極區域的一個示例。實施方式的射極區域22b為請求項的第2射極區域的一個示例。實 施方式的伸出部24a、24b為請求項的第1體接觸區域的一個示例。實施方式的伸出部24c、24d為請求項的第2體接觸區域的一個示例。實施方式的表層體區域26a為請求項的第1表層體區域的一個示例。實施方式的表層體區域26b為請求項的第2表層體區域的一個示例。實施方式的表層體區域26c為請求項的第3表層體區域的一個示例。實施方式的表層體區域26d為請求項的第4表層體區域的一個示例。
以下，列舉關於本說明書所揭示的技術要素。另外，以下的各個技術要素是各自獨立且有用的要素。
在本說明書所揭示的其中一例的IGBT中，半導體基板具有壁障區域和下部體區域。壁障區域被配置在矩形區域內，並且為相對於分離體區域而從下側相接的n型區域。下部體區域被配置在矩形區域內，並且為相對於壁障區域而從下側相接的p型區域。漂移區域相對於下部體區域而從下側相接。
根據這種結構，當IGBT導通時，能夠藉由壁障區域與下部體區域的介面的pn結合來抑制電洞從漂移區域向分離體區域流動的情況。因此，在漂移區域內電洞的濃度變高，並且IGBT的導通電壓變低。
在本說明書所揭示的其中一例的IGBT中，分離體區域與漂移區域相接。
根據該結構，可使IGBT的結構簡化。
本說明書所揭示的其中一例的IGBT在半導體基板的上表面上被配置於矩形區域的外側，並且還具有與第2溝槽連接的第5溝槽。第1體接觸區域在第2溝槽與第5溝槽的連接部的兩側處與第2溝槽相接。
在第2溝槽與第5溝槽的連接部處，與連接部以外的部分相比溝槽變深。在製造工程中，較難控制連接部處的溝槽的深度，且連接部處的溝槽的深度的偏差大。當在與這樣的連接部鄰接的位置處有流通有電流時，電流流通的路徑的特性不穩定，從而在IGBT之間會在特性上產生偏差。相對於此，當第1體接觸區域在第2溝槽與第5溝槽的連接部的兩側處以與第2溝槽相接的方式而配置時，在與該連接部鄰接的位置處將變得幾乎不會流通有電流。因此，能夠抑制IGBT的特性的偏差。
以上，雖然對實施方式進行了詳細說明，但這些只不過是示例，其並不對申請專利範圍進行限定。在申請專利範圍所記載的技術中，包括對以上所例示的具體例進行了各種變形、變更的內容。在本說明書或附圖中所說明的技術要素以單獨或各種組合的方式來發揮技術上的有用性，其並不限定申請專利範圍於申請時所記載的組合。此外，本說明書或圖面所例示的技術能夠同時實現複數個目的，並且實現其中一個目的的本身也具有技術上的有用性。

Claims (3)

  1. 一種絕緣閘極雙極性電晶體，具備：半導體基板；射極電極，其被配置在前述半導體基板的上表面上；集極電極，其被配置在前述半導體基板的下表面上；矩形溝槽，其在前述上表面上延伸成矩形形狀；以及閘極電極，其被配置在前述矩形溝槽內，並且藉由絕緣膜與前述半導體基板及前述射極電極絕緣；前述矩形溝槽具備：第1溝槽，其在前述上表面上延伸成直線狀；第2溝槽，其在前述上表面上朝與前述第1溝槽不同的方向延伸成直線狀，並且透過第1連接部而與前述第1溝槽連接；第3溝槽，其在前述上表面上朝與前述第2溝槽不同的方向延伸成直線狀，並且透過第2連接部而與前述第2溝槽連接；以及第4溝槽，其在前述上表面上朝與前述第1溝槽以及前述第3溝槽不同的方向延伸成直線狀，並且透過第3連接部而與前述第3溝槽連接，並透過第4連接部而與前述第1溝槽連接；前述閘極電極跨及前述第1溝槽的內部、前述第2溝槽的內部、前述第3溝槽的內部以及前述第4溝槽的內部而配置，前述半導體基板具備：射極區域，其為n型，並被配置在被前述矩形溝槽所包圍的矩形區域內，且與前述射極電極相接；體接觸區域，其為p型，並被配置在前述矩形區域內，且與前述射極電極相接；表層體區域，其為p型，並被配置在前述矩形區域內，且與前述射極電極相接，並且與前述體接觸區域相比p型雜質濃度較低；分離體區域，其為p型，相對於前述射極區域、前述體接觸區域以及前述表層體區域從下側相接，並與前述第1溝槽至第4溝槽相接，且與前述體接觸區域相比p型雜質濃度較低；漂移區域，其為n型，並被配置在前述分離體區域的下側，且藉由前述分離體區域而與前述射極區域分離，並且與前述第1溝槽至第4溝槽的下端相接；以及集極區域，其為p型，並被配置在前述漂移區域的下側，且藉由前述漂移區域而與前述分離體區域分離，並且與前述集極電極相接；前述射極區域具備：第1射極區域，其與前述第1溝槽相接；以及第2射極區域，其與前述第3溝槽相接；前述體接觸區域具備：第1體接觸區域，其與前述第2溝槽相接；以及第2體接觸區域，其與前述第4溝槽相接；前述表層體區域具備：第1表層體區域，其在從前述第1連接部起至前述第1射極區域的範圍內與前述第1溝槽相接；第2表層體區域，其在從前述第2連接部起至前述第2射極區域的範圍內與前述第3溝槽相接；第3表層體區域，其在從前述第3連接部起至前述第2射極區域的範圍內與前述第3溝槽相接；以及第4表層體區域，其在從前述第4連接部起至前述第1射極區域的範圍內與前述第1溝槽相接；前述絕緣閘極雙極性電晶體還具有：第5溝槽，其在前述上表面上被配置於前述矩形區域的外側，並與前述第2溝槽連接；前述表層體區域在前述第2溝槽與前述第5溝槽的連接部處與前述第2溝槽相接；前述第1體接觸區域在前述第2溝槽與前述第5溝槽的連接部的兩側處與前述第2溝槽相接。
  2. 如請求項1之絕緣閘極雙極性電晶體，其中，前述半導體基板還具有：壁障區域，其為n型，被配置在前述矩形區域內，並且相對於前述分離體區域而從下側相接；以及下部體區域，其為p型，被配置在前述矩形區域內，並且相對於前述壁障區域而從下側相接；前述漂移區域相對於前述下部體區域而從下側相接。
  3. 如請求項1之絕緣閘極雙極性電晶體，其中，前述分離體區域與前述漂移區域相接。
TW105138104A 2015-12-08 2016-11-21 絕緣閘極雙極性電晶體 TWI662703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015239624A JP6304221B2 (ja) 2015-12-08 2015-12-08 Ｉｇｂｔ
JP2015-239624 2015-12-08

Publications (2)

Publication Number Publication Date
TW201724505A TW201724505A (zh) 2017-07-01
TWI662703B true TWI662703B (zh) 2019-06-11

Family

ID=58722491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138104A TWI662703B (zh) 2015-12-08 2016-11-21 絕緣閘極雙極性電晶體

Country Status (5)

Country Link
US (1) US9691888B1 (zh)
JP (1) JP6304221B2 (zh)
CN (1) CN106972051B (zh)
DE (1) DE102016122600B4 (zh)
TW (1) TWI662703B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置
JP7052315B2 (ja) * 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
JP7139812B2 (ja) * 2018-09-18 2022-09-21 株式会社デンソー 絶縁ゲートバイポーラトランジスタ
JP2020080343A (ja) 2018-11-12 2020-05-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタとその製造方法
CN114628496B (zh) * 2022-05-13 2022-09-02 江苏游隼微电子有限公司 一种沟槽型功率半导体器件结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114598A1 (en) * 2003-12-24 2007-05-24 Koji Hotta Trench gate field effect devices
JP2010114136A (ja) * 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
WO2015182233A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5919121B2 (ja) * 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置
WO2014162498A1 (ja) 2013-04-02 2014-10-09 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
JP5998169B2 (ja) * 2014-03-26 2016-09-28 株式会社豊田中央研究所 半導体装置
JP6192686B2 (ja) * 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114598A1 (en) * 2003-12-24 2007-05-24 Koji Hotta Trench gate field effect devices
JP2010114136A (ja) * 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
WO2015182233A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US9691888B1 (en) 2017-06-27
TW201724505A (zh) 2017-07-01
CN106972051B (zh) 2020-08-07
DE102016122600A1 (de) 2017-06-08
US20170162681A1 (en) 2017-06-08
DE102016122600B4 (de) 2018-12-27
CN106972051A (zh) 2017-07-21
JP2017107948A (ja) 2017-06-15
JP6304221B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
TWI662703B (zh) 絕緣閘極雙極性電晶體
CN107039438B (zh) 半导体装置
JP6135636B2 (ja) 半導体装置
US9941397B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2015118966A (ja) 半導体装置
CN103681798A (zh) 半导体装置
JP2012169385A (ja) 炭化珪素半導体装置
JP5867484B2 (ja) 半導体装置の製造方法
US9761681B2 (en) Semiconductor device
JP2019087611A (ja) スイッチング素子とその製造方法
JP2005197497A (ja) 半導体装置
JP2016096288A (ja) 半導体装置及び半導体装置の製造方法
US10553710B2 (en) Semiconductor device
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP2013150000A (ja) Ｉｇｂｔ
JP2014103352A (ja) 半導体装置
US9276095B2 (en) Semiconductor device
CN110073497B (zh) 半导体装置
US11101373B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP2022139077A (ja) 電界効果トランジスタ
JP7139812B2 (ja) 絶縁ゲートバイポーラトランジスタ
WO2020121508A1 (ja) 半導体装置
JP5737225B2 (ja) 半導体装置およびその製造方法
TWI527246B (zh) 蕭特基二極體
TW201642470A (zh) 絕緣閘極切換元件及控制該絕緣閘極切換元件之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees