TWI607099B

TWI607099B - Transparent conductive film and its manufacturing method

Info

Publication number: TWI607099B
Application number: TW100147182A
Authority: TW
Inventors: Daisuke Kajihara; Tomotake Nashiki
Original assignee: Nitto Denko Corp
Priority date: 2010-12-24
Filing date: 2011-12-19
Publication date: 2017-12-01
Also published as: CN103282539A; TW201233827A; JP5543907B2; WO2012086484A1; US20130288047A1; KR20130099213A; JP2012134085A; KR20150027845A; CN103282539B

Description

透明導電性膜及其製造方法

本發明係關於一種於透明基材上設置有透明導電層之透明導電性膜、及其製造方法。

觸控面板根據位置檢測之方法有光學方式、超音波方式、靜電電容方式、電阻膜方式等。電阻膜方式之觸控面板係如下構造：將透明導電性膜與附透明導電層之玻璃經由間隔片對向配置，使電流流向透明導電性膜並計測附透明導電層之玻璃之電壓。另一方面，靜電電容方式之觸控面板係以於基材上具有透明導電層者作為基本構成，且具有高耐久性、高穿透率，因此應用於車輛用途等。尤其近年來，對於可多點觸控(multi-touch)之靜電電容方式之觸控面板的需求增大，同時對大畫面化或提高響應速度之要求亦增大。

先前，關於上述觸控面板，廣泛使用於透明基材上以濺鍍法等方法形成有銦錫複合氧化物(ITO，indium tin oxide，氧化銦錫)之透明導電性膜。作為於透明基材上形成ITO膜之方法，提出有藉由減少膜中之氧並製膜，其後於大氣中之氧氣環境下進行後加熱，而將非晶質膜轉換為結晶性膜的技術(例如參照專利文獻1、2)。藉由該方法，亦帶來提高膜之透明性，並且實現低電阻化，進而提高加濕熱可靠性等優點。

另一方面，對於觸控面板之大畫面化或提高響應速度之要求提高，並且具備電阻低於先前ITO膜之ITO膜的透明導電性膜之需求增大。然而，先前之ITO膜存在如下問題：即使結晶化電阻亦未充分下降，或者為了實現低電阻化，需要長時間之結晶化而生產性較差。

先前技術文獻 專利文獻

專利文獻1：日本專利特公平3-15536號公報

專利文獻2：日本專利特開2006-202756號公報

本發明鑒於上述情況，其目的在於高生產性地提供一種於透明基材上形成有低電阻之ITO膜之透明導電性膜。

本申請案發明者等人經過努力研究，結果發現：藉由將透明基材之表面粗糙度、濺鍍用靶之銦與錫之比率、及濺鍍時之極限真空度(水分壓)或基材溫度設為特定範圍，即使進行短時間之加熱亦可進行結晶化，形成可實現低電阻化之ITO膜，從而完成本發明。

本發明係關於一種於透明基材上具有包含In-Sn複合氧化物之透明導電層之透明導電性膜。透明基材之形成有透明導電層之側之表面之算數平均粗糙度Ra較佳為1.0 nm以下。透明導電層中之Sn原子之量相對於In原子與Sn原子相加之重量，較佳為超過6重量%且為15重量%以下。本發明之透明導電性膜中，透明導電層之霍爾遷移率較佳為10~35 cm²/V‧s，載子密度較佳為6×10²⁰~15×10²⁰/cm³。又，透明導電層之膜厚較佳為15~50 nm。

此種透明導電性膜可藉由準備透明基材之基材準備步驟、及於上述透明基材上濺鍍製成包含In-Sn複合氧化物之透明導電層之製膜步驟而製造。

製膜步驟中，較佳為使用Sn原子之量相對於In原子與Sn原子相加之重量超過6重量%且為15重量%以下之金屬靶或氧化物靶。又，較佳為於水之分壓相對於氬氣之分壓為0.1%以下之環境下，以超過100℃且為200℃以下之基材溫度對透明導電層進行濺鍍製膜。

藉由此種方式獲得之非晶質透明導電層中，霍爾遷移率較佳為5~30 cm²/V‧s，載子密度較佳為1×10²⁰~1×10²¹/cm³。

進而，本發明係關於一種具有加熱上述非晶質透明導電層進行結晶化之熱處理步驟的透明導電性膜之製造方法。於熱處理步驟中，較佳為結晶化後之透明導電層之載子密度與結晶化前之非晶質透明導電層相比增加。

於本發明中，於具有特定之表面粗糙度之透明基材上，於特定條件下濺鍍製成Sn之含量較大之非晶質ITO膜。一般而言，Sn含量較大之ITO膜難以結晶化，但於本發明之條件下製成之ITO膜可藉由相對較短時間之熱處理而完全結晶化。又，熱處理後之ITO膜與熱處理前相比載子密度增加，伴隨於此而實現低電阻化。因此，根據本發明，可效率良好地生產於透明基材上形成有低電阻之ITO膜的透明導電性膜。

圖1係表示透明導電性膜100之實施形態之模式性剖面圖，於含有包含機高分子成型物之透明膜11的透明基材1上形成有透明導電層2。透明導電性膜100可藉由準備透明基材之基材準備步驟、及於透明基材上濺鍍製成包含In-Sn複合氧化物(ITO)之透明導電層之製膜步驟而獲得。

<基材準備步驟>

透明基材1含有包含有機高分子成型物之透明膜11。作為透明膜11，可尤佳地使用透明性或耐熱性優異者。作為上述有機高分子，可列舉聚對苯二甲酸乙二酯等聚酯系高分子、聚烯烴系高分子、降冰片烯系高分子、聚碳酸酯、聚醚碸、聚芳酯等單一成分之高分子、共聚合高分子、環氧系高分子等。透明膜11可較佳地使用該等有機高分子之膜狀物、片狀物、其他成型物。

透明基材1亦可為僅包含透明膜11者，如圖1所示，亦可於透明膜11之表面形成底塗層12、或背面塗層13。再者，於圖1中，雖然圖示了形成有各1層之底塗層12及背面塗層13之形態，但該等層亦可為包含2層以上者。又，作為透明基材1，亦可使用形成有包含液晶單體或液晶聚合物等之雙折射層者。

透明基材1之形成透明導電層2之側之面之算數平均粗糙度Ra較佳為1.0 nm以下，更佳為0.7 nm以下，進而較佳為0.6 nm以下，尤佳為0.5 nm以下。藉由減小透明基材1之表面粗糙度，可藉由相對較短時間之加熱將ITO膜結晶化，並且可使結晶化後之ITO膜成為低電阻。透明基材表面之算數平均粗糙度Ra之下限值無特別限制，就將基材捲取為捲筒狀時之捲取性賦予之觀點而言，較佳為0.1 nm以上，更佳為0.2 nm以上。再者，算數平均粗糙度Ra係使用原子力顯微鏡(AFM(atomic force microscope)、Digital Instruments公司Nonoscope IV)進行測定。

一般而言，包含有機高分子成型物之膜由於就生產性或處理性之觀點而於膜中含有填料等，故而表面之算數平均粗糙度Ra為數nm以上之情形較多。就將透明基材1之表面粗糙度設為上述範圍之觀點而言，較佳為於透明膜11之形成有透明導電層2之側之面上形成底塗層12。藉由於透明膜表面形成底塗層，透明膜之表面凹凸獲得緩和，可減小表面粗糙度。

作為底塗層12之材料，可較佳地使用具有透明性且表面電阻例如為1×10⁶ Ω/□以上之介電質。作為此種材料，可列舉NaF、Na₃AlF₆、LiF、MgF₂、CaF₂、BaF₂、BaF₂、SiO₂、LaF₃、CeF、Al₂O₃等無機物，或折射率為1.4~1.6左右之丙烯酸系樹脂、胺基甲酸酯樹脂、三聚氰胺樹脂、醇酸樹脂、矽氧烷系聚合物、有機矽烷縮合物等有機物，或者上述無機物與上述有機物之混合物。

底塗層12可使用如上所述之材料，並藉由真空蒸鍍法、濺鍍法、離子電鍍法等乾式塗佈法，及濕式塗佈法(塗敷法)等進行製膜。其中，底塗層12較佳為藉由濕式塗佈法進行製膜。又，具有複數層底塗層之情形時，較佳為其中至少1層藉由濕式塗佈法進行製膜。若底塗層藉由濕式塗佈法進行製膜，則透明膜11之表面凹凸獲得緩和，容易形成均一之膜，故而可將透明基材1表面之算數平均粗糙度Ra縮小至上述特定範圍。

再者，就提高透明基材1與透明導電層2之密著性之觀點而言，於形成透明導電層之前，亦可預先對透明基材之表面實施電暈放電處理、紫外線照射處理、電漿處理、濺鍍蝕刻處理等適當之接著處理。

作為背面塗層13，可設置例如用於提高視認性之防眩處理層或抗反射處理層，或者設置用於保護外表面之硬塗處理層。硬塗處理層較佳為使用包含三聚氰胺系樹脂、胺基甲酸酯系樹脂、醇酸系樹脂、丙烯酸系樹脂、聚矽氧系樹脂等硬化型樹脂之硬化被膜。該等背面塗層13亦可於製成透明導電層2之前設置於透明膜11上。亦可於製成透明導電層2之後設置。

<製膜步驟>

於製膜步驟中，於透明基材1上藉由濺鍍法製成包含In-Sn複合氧化物之非晶質透明導電層(非晶質ITO膜)2。再者，所謂「非晶質ITO」，並不限定於完全非晶質者，亦可具有少量之結晶成分。ITO是否為非晶質之判定可藉由將於基材上形成有透明導電層之積層體於濃度5重量%之鹽酸中浸漬15分鐘之後，進行水洗、乾燥，並利用測試儀測定15 mm間之端子間電阻而進行。由於非晶質ITO膜被鹽酸蝕刻而消失，故而因浸漬於鹽酸中而使電阻增大。於本說明書中，浸漬於鹽酸中並水洗、乾燥後，若15 mm間之端子間電阻超過10 kΩ，則ITO為非晶質。

透明導電層之製膜不僅可採用使用DC(direct current，直流)電源之標準之磁控濺鍍法，亦可採用RF(radio frequency，射頻)濺鍍法、RF+DC濺鍍法、脈衝濺鍍法、雙磁控濺鍍法等各種濺鍍法。

濺鍍製膜所使用之濺鍍靶較佳為Sn原子之量相對於In原子與Sn原子相加之重量超過6重量%且為15重量%以下之金屬靶(In-Sn靶)或氧化物靶(In₂O₃-SnO₂靶)。濺鍍靶之Sn原子之量相對於In原子與Sn原子相加之重量更佳為7~14重量%，進而較佳為8~13重量%。

濺鍍靶中之Sn之含量與透明導電層2中之Sn含量大致相等，但若透明導電層中之Sn含量過小，則存在將非晶質ITO加熱結晶化時，比電阻難以降低，而無法獲得低電阻之透明導電層之情形。另一方面，Sn除被In₂O₃晶格吸收之量以外係發揮雜質之功能，而有妨礙結晶化之傾向。因此，若Sn含量過大，則存在難以獲得完全結晶化之ITO膜，結晶化需要長時間之傾向。

使用上述靶之濺鍍製膜係於排氣至高真空之濺鍍裝置內，導入作為惰性氣體之氬氣而進行。於使用In-Sn之金屬靶作為濺鍍靶之情形時，將氧氣等氧化劑與氬氣一併導入，進行反應性濺鍍製膜。又，即使於使用In₂O₃-SnO₂之氧化物靶之情形時，除氬氣以外亦可導入氧氣等。

由於製膜環境中之水分子之存在會終止製膜中產生之懸鍵，妨礙ITO之結晶成長，故而較佳為製膜環境中之水之分壓較小。製膜時之水之分壓相對於氬氣之分壓，較佳為0.1%以下，更佳為0.07%以下。又，製膜時之水之分壓較佳為2×10^-4 Pa以下，更佳為1.5×10^-4 Pa以下，較佳為1×10^-4 Pa以下。為了使製膜時之水分壓為上述範圍，較佳為於製膜開始前，以水之分壓成為上述範圍之方式將濺鍍裝置內排氣至2×10^-4 Pa以下、較佳為1.5×10^-4 Pa以下、更佳為1×10^-4 Pa以下，而形成已除去裝置內之水分或自基材產生之有機氣體等雜質的環境。

濺鍍製膜時之基材溫度較佳為超過100℃。藉由使基材溫度高於100℃，即使Sn原子含量較大之ITO膜，亦容易促進下述熱處理步驟中之ITO膜之結晶化，進而可獲得低電阻之晶質ITO膜。如此，將透明導電層2加熱結晶化時，就成為低電阻膜之結晶性透明導電層之觀點而言，基材溫度更佳為120℃以上，進而較佳為130℃以上，尤佳為140℃以上。又，就抑制對基材之熱損壞之觀點而言，基材溫度較佳為200℃以下，更佳為180℃以下，進而較佳為170℃以下，尤佳為160℃以下。

再者，於本說明書中，所謂「基材溫度」，係指濺鍍製膜時之基材之底層之設定溫度。例如所謂利用捲繞濺鍍裝置連續進行濺鍍製膜之情形時之基材溫度，係指進行濺鍍製膜之罐輥(can roll)之溫度。又，所謂以單片式(分批式)進行濺鍍製膜之情形時之基材溫度，係指用以載置基材之基材固持器之溫度。

濺鍍製膜時之透明導電層之膜厚較佳為15~50 nm，更佳為20~30 nm。若非晶質透明導電層之膜厚過小，則於其後之熱處理步驟中，有ITO膜難以結晶化之傾向。若膜厚超過30 nm，則使透明導電層結晶化時，存在電阻過度降低、或者透明導電性膜之透明性或彎曲性降低等用於觸控面板用途時品質較差之情形。

如此於基材上進行濺鍍製膜之非晶質透明導電層中，霍爾遷移率較佳為5~30 cm²/V‧s，載子密度較佳為1×10²⁰~10×10²⁰/cm³。又，藉由採用如上所述之製膜條件，可使霍爾遷移率及載子密度為上述範圍。

藉由此種方式獲得之透明導電性膜可直接實用地供於觸控面板用途，亦可供於熱處理步驟，藉由加熱非晶質ITO膜而將其轉化為結晶性透明導電層(晶質ITO膜)。

再者，將透明導電性膜用於投影型靜電電容方式之觸控面板、或矩陣型之電阻膜方式觸控面板等之情形時，存在透明導電層被圖案化為特定形狀(例如短條狀)之情形，但若藉由熱處理使ITO膜結晶化，則利用酸之蝕刻加工變得困難。另一方面，熱處理前之非晶質ITO膜可容易地進行蝕刻加工。因此，藉由蝕刻對透明導電層進行圖案化之情形時，較佳為於製成透明導電層之後且熱處理步驟之前進行。

<熱處理步驟>

熱處理步驟係將濺鍍製膜後之非晶質透明導電層加熱結晶化之步驟。加熱溫度及加熱時間係以使透明導電層之ITO完全結晶化之方式適當選擇。此處，所謂「完全結晶化」，係指藉由穿透型電子顯微鏡(TEM，Transmission Electron Microscopy)觀察而整個面存在結晶化之晶粒之狀態。

熱處理步驟之加熱溫度較佳為120℃~160℃，更佳為125℃~160℃，進而較佳為130℃~160℃。又，加熱時間較佳為120分鐘以下，更佳為90分鐘以下，進而較佳為60分鐘以下。藉由適當選擇加熱溫度及加熱時間，可於不伴隨生產性或品質方面之惡化之情況下轉化為完全結晶化之膜。再者，就將ITO膜完全結晶化之觀點而言，加熱時間較佳為30分鐘以上。

一般而言，Sn含量相對於In原子與Sn原子相加之重量超過6重量%之ITO膜難以結晶化，為了使其完全結晶化，例如需要於140℃以上之溫度下加熱2小時以上。相對於此，如上所述，藉由使用表面粗糙度較小之基材，於特定條件下濺鍍製成非晶質ITO膜，可於相對低溫、短時間之加熱條件下使ITO膜完全結晶化。

如此，對可藉由結晶化實現與先前相比大幅度之低電阻化的原因進行研究，結果得知：根據本發明，於結晶化之前後透明導電層之霍爾遷移率不會大幅度地發生變化，而載子密度大幅度增加。即，推測如下情況係有助於低電阻化之原因：結晶化後之霍爾遷移率為5~35 cm²/V‧s左右，相對於結晶化前之5~30 cm²/V‧s左右未發生較大變化，相對於此，若結晶化後之載子密度為6×10²⁰~15×10²⁰/cm³左右，則相對於結晶化前之1×10²⁰~10×10²⁰/cm³左右大幅度增加。

換而言之，於本發明中，就獲得低電阻之結晶性ITO膜之觀點而言，較佳為與供於熱處理步驟之前之非晶質透明導電層相比，熱處理步驟後之結晶性透明導電層之載子密度增加。載子密度更佳為上升至1.5倍以上，進而較佳為上升至2倍以上。

藉由上述步驟而獲得之透明導電性膜可直接用於觸控面板用途等各種用途。又，如圖2所示，亦可於透明基材1之與形成透明導電層2之面相反側之面上，經由透明之黏著劑層3而貼合透明基體4，從而製成透明導電性積層體101。

關於透明基體4於透明導電性膜100上之貼合，亦可於透明基體4側設置黏著劑層3，對其貼合透明導電性膜100(之透明基材1側)，相反，亦可於透明導電性膜100(之透明基材1側)上設置黏著劑層3，對其貼合透明基體4。後一方法係使透明導電性膜成為捲筒狀並連續地進行黏著劑層之形成，因此於生產性方面更為有利。

作為黏著劑層，只要為具有透明性者，則可無特別限制地使用。例如可使用丙烯酸系黏著劑、聚矽氧系黏著劑、橡膠系黏著劑等。該黏著劑層於接著透明基體後藉由其緩衝效果，而具有提高透明導電層之耐磨性或作為觸控面板用之打點特性的功能。

經由此種黏著劑層而貼合之透明基體可對膜基材賦予良好之機械性強度，尤其有助於防止捲曲等之產生。於對貼合透明基體後之透明導電性積層體要求可撓性之情形時，作為透明基體，通常使用6~300 μm左右之塑膠膜，於未特別要求可撓性之情形時，通常使用0.05~10 mm左右之玻璃板或膜狀乃至板狀之塑膠。作為塑膠之材質，可列舉與上述透明膜相同者。

藉由此種方式製造之透明導電性膜可較佳地用於各種裝置之透明電極、或觸控面板之形成。尤其於藉由本發明所獲得之透明導電性膜中，由於ITO膜為低電阻，故而可較佳地用於要求大畫面化或高響應特性之顯示機器之觸控面板用途。又，本發明之透明導電性膜之耐濕熱性能優異，因此除上述觸控面板以外，亦可較佳地用於期望高溫高濕度下之耐環境性能優異之各種用途。

實施例

以下，列舉實施例對本發明進行說明，但本發明並不限定於下述實施例。再者，實施例中之評價係藉由以下方法進行。

(算數平均粗糙度)

使用原子力顯微鏡(AFM Digital Instruments公司「Nanscope IV」)進行測定。

(霍爾遷移率及載子密度)

使用霍爾效應測定系統(Bio-Rad製造之商品名「HL5500PC」)，測定熱處理步驟前(剛濺鍍後)及熱處理步驟後之透明導電層霍爾遷移率及載子密度。

(穿透率)

使用霧度計(SUGA TEST INSTRUMENTS製)，按照JIS K7105，測定全光線穿透率。

(表面電阻)

ITO膜之表面電阻(Ω/□)係藉由四端子法求得。又，將透明導電性膜於濃度5重量%之鹽酸中浸漬15分鐘之後，測定水洗、乾燥之後之表面電阻，確認有無結晶化。

[實施例1]

(透明基材之製作)

於厚度為23 μm之包含聚對苯二甲酸乙二酯膜(以下，PET膜)之膜基材之一面上，以厚度成為35 nm之方式形成三聚氰胺樹脂：醇酸樹脂：有機矽烷之縮合物之重量比為2：2：1之熱硬化型樹脂作為底塗層。底塗層表面之算數平均粗糙度Ra為0.5 nm。

(透明導電層之製膜)

於該底塗層上，於包含98體積%之氬氣與2體積%之氧氣的0.4 Pa之環境中，藉由使用有90重量%之氧化銦-10重量%之氧化錫之燒結體材料的反應性濺鍍法，形成厚度為25 nm之包含銦錫複合氧化物之透明導電性薄膜(以下，ITO膜)。於製膜時，將濺鍍裝置內排氣至製膜時之水之分壓成為8.0×10^-5 Pa為止之後，導入氬氣及氧氣，於基材溫度為140℃、水分壓為8.0×10^-5 Pa之環境下進行製膜。此時之水之分壓相對於氬氣之分壓為0.05%。

對藉由此種方式獲得之透明導電性膜之透明導電層進行倍率25000倍之穿透型電子顯微鏡(TEM)觀察，結果未完全結晶化。又，如表1所示，亦由因於鹽酸中之浸漬而使透明導電層受到蝕刻故而電阻值成為∞之情形得知，ITO膜為非晶質。

(熱處理)

於上述透明基材上對形成有非晶質ITO膜之透明導電性膜於140℃下進行加熱90分鐘之熱處理，而進行ITO膜之結晶化。對熱處理後之透明導電性膜之透明導電層進行倍率25000倍之穿透型電子顯微鏡(TEM)觀察，得知ITO膜完全結晶化。又，如表1所示，浸漬於鹽酸中之後未見電阻值之變化，得知形成有未經酸蝕刻加工之晶質ITO膜。

[實施例2]

於實施例1之透明導電層之製膜中，除了於排氣至水分壓成為2.0×10^-4 Pa為止之後導入氬氣及氧氣進行製膜以外，以與實施例1相同之方式於透明基材上製成透明導電性薄膜後，於140℃下進行120分鐘之熱處理，獲得於透明基材上形成有完全結晶化ITO膜的透明導電性膜。製膜時之水之分壓為2.0×10^-4 Pa，相對於氬氣之分壓為0.10%。

[實施例3]

於實施例1之透明導電層之製膜中，除了將基材溫度設為120℃以外，以與實施例1相同之方式於透明基材上製成透明導電性薄膜之後，於140℃下進行90分鐘之熱處理，獲得於透明基材上形成有完全結晶化之ITO膜的透明導電性膜。

[比較例1]

於實施例1之透明導電層之製膜中，使用有97重量%之氧化銦-3重量%之氧化錫之燒結體材料代替90重量%之氧化銦-10重量%之氧化錫之燒結體材料。此外，以與實施例1相同之方式於透明基材上製成透明導電層之後，進行熱處理，獲得於透明基材上形成有完全結晶化之ITO膜的透明導電性膜。

[比較例2]

於實施例1之透明基材之製作中，於PET膜之一面上，藉由真空蒸鍍法形成膜厚30 nm之SiO₂底塗層代替形成作為底塗層之熱硬化型樹脂層。該透明基材之形成有底塗層之側之面之算數平均粗糙度Ra為2.0 nm。於該底塗層上，以與實施例1相同之方式製成透明導電層之後，於140℃下進行120分鐘之熱處理，獲得透明導電性膜。

[比較例3]

於實施例1之透明導電層之製膜中，除了排氣至水分壓成為4.0×10^-4 Pa為止之後導入氬氣及氧氣進行製膜以外，以與實施例1相同之方式於透明基材上製成透明導電性薄膜之後，於140℃下進行120分鐘之熱處理，獲得於透明基材上形成有完全結晶化之ITO膜的透明導電性膜。製膜時之水之分壓為4.0×10^-4 Pa，相對於氬氣之分壓為0.20%。

[比較例4]

於實施例1之透明導電層之製膜中，除了將製膜時之基材溫度設為80℃以外，以與實施例1相同之方式於透明基材上製成透明導電性薄膜之後，於140℃下進行120分鐘之熱處理，獲得於透明基材上形成有完全結晶化之ITO膜的透明導電性膜。

將上述各實施例及比較例之製造條件及透明導電性膜之評價結果示於表1。

根據表1，實施例1~3均因結晶化而使ITO膜之表面電阻下降至1/3以下，獲得低電阻之結晶性ITO膜。推測此係因結晶化時載子密度大幅增加所引起。進而得知，實施例1~3中，於加熱步驟之前後全光線穿透率增加2%以上，獲得透明性較高之透明導電性膜。

尤其得知，以ITO膜之製膜時之水分壓成為Ar分壓之0.05%之方式進行排氣之實施例1、3中，可藉由於140℃下加熱90分鐘而獲得完全結晶化之ITO膜，可於比實施例2更短之時間內進行結晶化。另一方面，ITO膜之製膜時之水分壓為Ar分壓之0.2%之比較例3中，將加熱後之透明導電性膜浸漬於鹽酸中之後的表面電阻成為∞。其原因在於：比較例3之透明導電層係未完全結晶化之非晶質ITO膜，因而被鹽酸蝕刻。即，由實施例1、2及比較例3之對比得知，藉由減小ITO膜之製膜時之水分壓，即使於短時間內亦獲得可結晶化之非晶質ITO膜，藉由對其進行加熱結晶化，可獲得低電阻之結晶化ITO膜。

於使用有含錫量較小之濺鍍靶之比較例1中，雖然以與實施例1相同之熱處理完成ITO膜之完全結晶化，但結晶化後之表面電阻為結晶化前之60%左右，未獲得低電阻之ITO膜。又，比較例1中，與結晶化前相比霍爾遷移率增加至約1.5倍，相對於此，載子密度下降，認為其低電阻化之機制不同於實施例1~3。

於使用有Ra較大之透明基材之比較例2中，儘管以與實施例1相同之條件進行製膜及加熱處理，但加熱後之表面電阻之降低量較小。又，比較例2中，將加熱後之透明導電性膜浸漬於鹽酸中之後的表面電阻成為∞，未充分結晶化。由實施例1與比較例2之對比得知，藉由減小透明基材之形成透明導電層之側之面之算數平均粗糙度Ra，可以短時間之加熱獲得低電阻之結晶化ITO膜。

ITO膜之製膜時之基材溫度為較低之80℃之比較例4中，雖然與比較例1、2相比低電阻化，但未達到實施例1~3之程度之低電阻化。又，於比較例4中，將加熱後之透明導電性膜浸漬於鹽酸中之後的表面電阻成為∞，未充分結晶化。

以上，如實施例與比較例之對比所示，得知根據本發明，可效率良好地生產於透明基材上形成有結晶性ITO膜之透明導電性膜，所獲得之晶質ITO膜具有較高之載子密度因而為低電阻。

1．．．透明基材

2．．．透明導電層

3．．．黏著劑層

4．．．透明基體

11．．．透明膜

12．．．底塗層

13．．．背面塗層

100．．．透明導電性膜

101．．．透明導電性積層體

圖1係一實施形態之透明導電性膜之模式性剖面圖。

圖2係透明導電性膜之一應用例之透明導電性積層體之模式性剖面圖。