TWI585935B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI585935B
TWI585935B TW105104845A TW105104845A TWI585935B TW I585935 B TWI585935 B TW I585935B TW 105104845 A TW105104845 A TW 105104845A TW 105104845 A TW105104845 A TW 105104845A TW I585935 B TWI585935 B TW I585935B
Authority
TW
Taiwan
Prior art keywords
magnetic shield
magnetic
semiconductor wafer
major surface
semiconductor device
Prior art date
Application number
TW105104845A
Other languages
English (en)
Other versions
TW201620111A (zh
Inventor
渡邊敬仁
山道新太郎
牛山吉孝
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201620111A publication Critical patent/TW201620111A/zh
Application granted granted Critical
Publication of TWI585935B publication Critical patent/TWI585935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

半導體裝置及其製造方法
本發明係關於包含磁阻隨機存取記憶體之半導體裝置，以及半導體裝置之製造方法。 ［相關申請案之交叉參照］
本申請案以日本專利申請案第2010-255088號為基礎，其內容在此全部引用以作為參考。
發展已進步到實際應用磁阻隨機存取記憶體(Magnetoresistive Random Access Memories，MRAMs)作為記憶體裝置之一類型。MRAM為一裝置，其藉由重寫電子旋轉之方向來寫入資料。外部靜磁場會造成儲存在MRAM中之資料錯誤地被清除或寫入。相對於此，舉例來說，如日本公開專利公報第2003-309196號與日本公開專利公報第2003-347441號中所揭示，已研究一結構，用來使用磁性屏蔽(magnetic shield)來遮蓋包含MRAM之半導體晶片。
為了抑制磁力從磁性屏蔽洩漏到半導體晶片，如日本公開專利公報第2003-347441號中所揭示，使用磁性屏蔽層來直接遮蓋半導體晶片為較佳的。然而，在使用磁性屏蔽層直接遮蓋半導體晶片之情況中，凸塊(bump)必需高於磁性屏蔽層，以將半導體晶片覆晶(flip-chip)安裝到互連基板上。在這樣的情況中，很難以小間距來設置凸塊。
在一實施例中，提供一半導體裝置，包含：一半導體晶片，其包含磁性儲存裝置與電極焊墊，該電極焊墊設置在半導體晶片之第一面之上；
一磁性屏蔽層，其覆蓋半導體晶片以至少暴露該電極焊墊；
以及
一互連基板，其透過凸塊而連接到半導體晶片，
其中半導體晶片與互連基板之至少一者包含凸形部分，而凸塊設置在凸形部分之上。
在另一實施例中，半導體晶片與互連基板之至少一者包含凸形部分。因此，凸塊之高度可以形成為微小的。此外，根據這樣，凸塊之直徑可以形成為微小的。因此，能以小間距來設置凸塊。
在另一實施例中，提供一半導體裝置之製造方法，該方法包含：
以磁性屏蔽層覆蓋半導體晶片，該半導體晶片包含磁性儲存裝置與電極焊墊，該電極焊墊設置在半導體晶片之第一面之上，並且該半導體晶片被覆蓋，俾至少暴露出該電極焊墊；以及
將半導體晶片透過凸塊連接到互連基板，
其中半導體晶片與互連基板之至少一者包含凸形部分，而凸塊設置在凸形部分之上。
即使半導體晶片覆蓋有磁性屏蔽層，本發明能以小間距設置凸塊。
在此將參考說明實施例來描述本發明。熟悉本技藝者將明白，使用本發明之教導可以實現許多替代實施例，以及本發明並不限制於為了解釋而說明之實施例。
在下文中，將參考隨附圖示來說明本發明之實施例。在所有圖示中，相同參考數字代表相同組成元件，而且將不會重複其說明。   第一實施例
圖1係橫剖面圖，說明根據第一實施例之半導體裝置之結構。此半導體裝置包含半導體晶片100、磁性屏蔽層400、以及互連基板200。半導體晶片100包含磁阻隨機存取記憶體10(Magnetoresistive RAM)，以及包含電極焊墊110(未顯示於圖中)。電極焊墊110設置在半導體晶片100之第一面上。磁性屏蔽層400遮蓋半導體晶片100，以至少暴露電極焊墊110。半導體晶片100透過凸塊310而安裝到互連基板200上。舉例來說，於此說明之連接形式為覆晶連接。半導體晶片100與互連基板200之至少一個包含凸形部分，並且凸塊310設置在該凸形部分之上。詳細說明將描述於下方。
在這個實施例中，凸形部分設置於互連基板上。更具體來說，互連基板200包含第一互連基板210與第二互連基板220。當以平面圖來看時，第二互連基板220小於第一互連基板210。第二互連基板220透過凸塊230而安裝到第一互連基板210上。第二互連基板220因此構成凸形部分。第二互連基板220具有不面向第一互連基板210之面，並且該面透過凸塊310而連接到半導體晶片100。舉例來說，凸塊230、310為焊料凸塊。第一互連基板210具有背對半導體晶片100之面，並且在該面上設置作為外部連接端之錫球320。
雖然磁性屏蔽層400遮蓋半導體晶片100之第一面(面向互連基板200之面)之至少一部分，磁性屏蔽層400並沒有與第二互連基板220重疊。更具體來說，雖然磁性屏蔽層400幾乎遮蓋半導體晶片100之整個面(包含側面)，一開口402係形成於面向互連基板200之區域中(其對應於之後將說明之圖25A)。當以平面圖來看時，開口402大於第二互連基板220。因此，磁性屏蔽層400並沒有妨礙第二互連基板220，而且第二互連基板220內突至開口402之內部。磁性屏蔽層400由軟磁性材料所組成，例如：鐵(iron)、高導磁合金(permalloy)、鋁矽鐵粉(sendust)、矽鋼(silicon steel)、或奈米晶體(nanocrystal)。舉例來說，磁性屏蔽層400之厚度為0.05 mm以上與0.15 mm以下。
底部填充樹脂510密封半導體晶片100與互連基板200間之間隔。底部填充樹脂510可以為環氧基(epoxy-based)樹脂或亞醯胺基 (imide-based)樹脂。在這個實施例中，底部填充樹脂510亦形成於磁性屏蔽層400與第二互連基板220之間。也就是說，底部填充樹脂510亦密封第二互連基板220。
圖2A與2B係簡圖，說明磁阻隨機存取記憶體10之原理。磁阻隨機存取記憶體10具有一結構，在該結構中磁性固定層12與磁性自由層14透過通道阻障層16而互相面向對方。圖2A中所說明之磁阻隨機存取記憶體10為垂直旋轉類型元件。在這類型之磁阻隨機存取記憶體10上之寫入與清除發生於磁場之方向垂直於半導體晶片100時。圖2B中所說明之磁阻隨機存取記憶體10為水平旋轉類型元件。在這類磁阻隨機存取記憶體10上之寫入與清除發生於磁場之方向平行於半導體晶片100時。任何類型之磁阻隨機存取記憶體10，在磁性固定層12與磁性自由層14之磁化方向相同時之情況下處於低阻狀態中，而在磁性固定層12與磁性自由層14之磁化方向互相相反之情況下處於高阻狀態中。在穿越通道阻障層16之通道電流上進行強度之量測，如此讀出寫入資料。圖1中所說明之磁性屏蔽層400對圖2A與2B中所說明之任何類型之磁阻隨機存取記憶體10具有磁性屏蔽效果。
圖3A與3B係簡圖，說明磁阻隨機存取記憶體10之結構。圖3A中所說明之磁阻隨機存取記憶體10為磁牆移動類型(magnetic-wall moving type)之磁性儲存元件。更具體來說，磁性自由層14構成磁牆移動層，並且連接到兩個位元線13a與13b。磁性固定層12連接到讀出線11。
圖3B中所說明之磁阻隨機存取記憶體10為旋轉注入類型(spin injection type)之磁性儲存元件。更具體來說，磁性自由層14連接到位元線13，而磁性固定層12連接到讀出線11。
已參考圖2A與2B以及圖3A與3B來說明磁阻隨機存取記憶體10之原理與結構，但本發明可以應用之磁阻隨機存取記憶體10之結構並不限制於這些，並且舉例來說，可以為磁場移動類型之磁性儲存裝置。
圖4A與4B以及圖5A與5B係橫剖面圖，說明圖1中所闡明之半導體裝置之製造方法。首先，如圖4A中所說明，使用凸塊230來將第二互連基板220安裝到未切塊之第一互連基板210上。第一互連基板210包含定位標記212，而第二互連基板220包含定位標記222。舉例來說，定位標記212與222為互連層之部分，並且為暴露自保護層之導電圖案。偵測定位標記212與定位標記222之位置，如此第二互連基板220可以精確地安裝到第一互連基板210上。第二互連基板220安裝在待切塊之第一互連基板210之數個區域上。
接著，如圖4B所說明，凸塊310全部形成於安裝在第一互連基板210上之第二互連基板220上。
接著，如圖5A所顯示，準備覆蓋有磁性屏蔽層400之半導體晶片100。舉例來說，數個構件附接到半導體晶片100上，並且可以形成磁性屏蔽層400。
接著，使用凸塊310來將半導體晶片100安裝到第二互連基板220上。因為定位標記404設置在磁性屏蔽層400中，半導體晶片100精確地安裝在第二互連基板220上。舉例來說，定位標記404具有設置在磁性屏蔽層400上之特定形式(包含凹陷)。
在這個狀態中，一間隔存在於磁性屏蔽層400與第一互連基板210之間。因此，當凸塊310硬化時，半導體晶片100以自對準方式相對於第二互連基板220而安置。
接著，如圖5B所顯示，根據毛細管現象，底部填充樹脂510密封磁性屏蔽層400與第一互連基板210間之間隔。同時，根據毛細管現象，底部填充樹脂510亦滲透到磁性屏蔽層400與第二互連基板220間之間隔。接著，以密封樹脂500個別密封數個半導體晶片100。
接著沿著切割線(以虛線表示)切割第一互連基板210，並且數個半導體裝置被切成塊。
接著，將說明本實施例之操作與優點。根據此實施例，磁性屏蔽層400具有開口402，其用來暴露半導體晶片100之電極焊墊。當以平面圖來看時，開口402包含其內部之第二互連基板220。因此，在半導體晶片100安裝到互連基板200上之情況中，相對於磁性屏蔽層400之底面，第二互連基板220之頂面設置為較接近半導體晶片100。因此，凸塊310之高度可以為低的。這樣會使凸塊310之寬度變得更小。因此能以高精密度之小間距來設置凸塊310。   第二實施例
圖6係橫剖面圖，說明根據第二實施例以及符合根據第一實施例之圖1之半導體裝置之結構。除了密封樹脂500之形狀外，根據此實施例之半導體裝置相似於根據第一實施例之半導體裝置之結構。更具體來說，密封樹脂500之側面形成與第一互連基板210之側面相同之面。
圖7A與7B係橫剖面圖，說明圖6中所闡明之半導體裝置之製造方法。首先，如圖7A中所說明，第二互連基板220安裝在第一互連基板210上，並且在第二互連基板220上，還安裝覆蓋磁性屏蔽層400之半導體晶片100。接著，形成底部填充樹脂510。到目前為止之製程與根據第一實施例之製程相同。
接著，如圖7B中所說明，以密封樹脂500將數個半導體晶片100全部密封。密封樹脂500與第一互連基板210接著被切成塊，並且數個半導體裝置被切成塊。
根據此實施例，可以得到與第一實施例之優點相似之優點。   第三實施例
圖8A到8C係橫剖面圖，說明根據第三實施例之半導體裝置之製造方法。除了形成底部填充樹脂510之方法外，根據此實施例之半導體裝置之製造方法相似於根據第一或第二實施例之半導體裝置之製造方法。
首先，如圖8A中所說明，凸塊230形成於第一互連基板210上。接著，舉例來說，使用積層法(lamination method)來將絕緣樹脂膜(非導電性膜(NCF))512設置在第二互連基板220之底面上。接著，將第二互連基板220安裝到第一互連基板210上。樹脂膜512因此密封在第二互連基板220與第一互連基板210間之間隔。
接著，如圖8B中所說明，凸塊310設置在第二互連基板220上。然後，使用積層法將樹脂膜(NCF)514設置在凸塊310與第二互連基板220上。如此形成底部填充樹脂510(圖8C)。在這個步驟中，雖然底部填充樹脂510密封第二互連基板220與凸塊310，但底部填充樹脂510還沒有硬化。
接著，覆蓋有磁性屏蔽層400之半導體晶片100安裝到第二互連基板220上。同時，以若干程度之壓力將半導體晶片100下壓第二互連基板220。凸塊310因此接觸半導體晶片100。
然後，熱處理並接著冷卻半導體晶片100、互連基板200、與凸塊310。更詳細說明，首先，透過加熱來軟化底部填充樹脂510，以將其埋在凸塊中。底部填充樹脂510接著慢慢地硬化，並且，在底部填充樹脂510硬化的同時，凸塊310熔化。接著，凸塊透過冷卻製程而凝固，以將其結合到半導體晶片100。然後設置密封樹脂500。
在這個實施例中，雖然樹脂膜514設置於半導體晶片100結合到第二互連基板220之前，但樹脂膜514可以不設置在第二互連基板220之頂面，而設置在半導體晶片100之底面。
根據此實施例，可以得到與第一實施例之優點相似之優點。此外，因為底部填充樹脂510係以樹脂膜512與514形成於半導體晶片100安裝到第二互連基板220之前，即使凸塊230與310之間距為微小的，底部填充樹脂510也可以充分地密封凸塊230與310。   第四實施例
圖9係橫剖面圖，說明根據第四實施例之半導體裝置之結構。除了磁性屏蔽層400之形狀外，根據此實施例之半導體裝置相似於根據第一到第三實施例之半導體裝置。
在這個實施例中，磁性屏蔽層400具有面向半導體晶片100之側面之區域。在這個區域中，磁性屏蔽層400包含曲線部分406。換言之，在半導體晶片100之側面與磁性屏蔽層400間有一間隔。
根據此實施例，可以得到與第一到第三實施例之優點相似之優點。此外，因為磁性屏蔽層400包含曲線部分406，如果薄鋼板彎曲，可以形成磁性屏蔽層400之至少一部分。因此，可以降低磁性屏蔽層400之製造成本。   第五實施例
圖10A係橫剖面圖，說明根據第五實施例與符合根據第一實施例之圖1之半導體裝置之結構。圖10B係圖10A中所說明之半導體裝置之俯視圖。除了下述特點外，根據此實施例之半導體裝置具有相似於第一到第三實施例之半導體裝置之結構。
首先，半導體晶片100包含記憶區域102與非記憶區域104。記憶區域102為其中設置有磁阻隨機存取記憶體10之區域，而非記憶區域104為其中沒有設置磁阻隨機存取記憶體10之區域。舉例來說，在非記憶區域104中，設置邏輯電路。此外，當以平面圖來看時，磁性屏蔽層400遮蓋記憶區域102，而且沒有遮蓋非記憶區域104。
更詳細說明，在這個實施例中，磁阻隨機存取記憶體10為圖2A中所說明之垂直旋轉類型之裝置。半導體晶片100具有長方形形狀。記憶區域102設置在比非記憶區域104更靠近半導體晶片100一端之一側上。半導體晶片100具有面向互連基板200之第一面，以及背對第一面之第二面。自第一面經過側面到第二面而形成磁性屏蔽層400。
更具體來說，非記憶區域104設置在半導體晶片100之中心部分，而記憶區域102設置在半導體晶片100之兩臂端。以不同磁性屏蔽層400遮蓋半導體晶片100之記憶區域102。各磁性屏蔽層400完全地遮蓋半導體晶片100之四個側面之一側面，而且沒有遮蓋連接到上述側面之兩側面(相當於之後會說明之圖24A與24B)。或者，如之後描述之圖24D中所說明，磁性屏蔽層400可以部分地遮蓋上述之兩側面。
根據此實施例，可以得到與第一到第三實施例之優點相似之優點。此外，對於以垂直於半導體晶片100之方向所形成之磁場而言，根據此實施例之磁性屏蔽層400之遮蔽效果高於根據第一實施例之磁性屏蔽層400之遮蔽效果。因此，更降低磁阻隨機存取記憶體10之錯誤寫入或錯誤清除之機率。   第六實施例
圖11A係橫剖面圖，說明根據第六實施例與符合根據第一實施例之半導體裝置之結構。圖11B係圖11A中所說明之半導體裝置之俯視圖。除了磁性屏蔽層400之形狀外，根據此實施例之半導體裝置具有相似於根據第五實施例之半導體裝置之結構。
在這個實施例中，磁性屏蔽層400具有曲線部分406。曲線部分406之結構相似於根據第四實施例之曲線部分406之結構。
根據此實施例，可以達到與第五實施例之優點相似之優點。此外，相似於第四實施例，可以降低磁性屏蔽層400之製造成本。   第七實施例
圖12A係橫剖面圖，說明根據第七實施例之半導體裝置之結構。除了互連基板200之結構外，根據此實施例之半導體裝置具有相似於第一到第六實施例之半導體裝置之結構。
在此實施例中，互連基板200包含凸形部分250。一互連基板200之表面形成為部分凸狀，以形成凸形部分250。凸形部分250進入磁性屏蔽層400之開口402之內部。凸塊310與凸形部分250之頂面連接。
圖12B係橫剖面圖，說明圖12A中所闡明之半導體裝置之修改範例。在圖中所說明之範例中，互連基板200具有不面向磁性屏蔽層400之部分，並且在該部分之全部上形成凸形部分250。互連基板200具有沒有形成凸形部分250之區域。磁性屏蔽層400可以與該區域接觸，也可以與該區域分隔。
圖13係放大橫剖面圖，說明凸形部分250之詳細結構。在圖中所說明之範例中，互連基板200為包含四個或更多分層之多層互連層。凸形部分250係由保護層240、金屬柱202、與金屬層203所設置而成。舉例來說，保護層240為一防焊層，並且部分覆蓋在互連基板200之頂面。在此，舉例來說，防焊層包含環氧樹脂(epoxy resin)、丙烯樹脂(acrylic resin)、與聚亞醯胺樹脂(polyimide resin)之至少一者。舉例來說，保護層240之厚度為20μm以上以及60μm以下。舉例來說，金屬柱202由Cu所組成。互連基板200具有附接有錫球320之面，並且在該面上形成保護層242。
互連基板200具有形成保護層240之區域，並且在該區域中形成電極201。當以平面圖來看時，電極201位在磁性屏蔽層400之開口402之內側。金屬柱202連接到電極201。保護層240通過金屬柱202，並且金屬柱202之頂端設置為高於保護層240。舉例來說，金屬柱202為Cu柱，而且舉例來說，其藉由電解電鍍(electrolytic plating)法而形成。舉例來說，金屬柱202之高度為60μm以上以及120μm以下。
在金屬柱202之頂端(包含頂端面與頂端部分之側面)上形成金屬層203。舉例來說，金屬層203為Ni/Au層或Ni/Pd/Au層，而且舉例來說，其藉由使用非電解電鍍法或電解電鍍法而形成。設置金屬層203以將凸塊310結合到金屬柱202。
此外，電極201透過設置在核心層上之貫孔206而連接到電極204。電極204設置在互連基板200之背面側上，並且透過金屬層205而連接到錫球320。
根據此實施例，可以得到與第一到第六實施例之優點相似之優點。
此外，如圖14中所說明，互連基板200可以為兩層基板，在其中互連件形成於核心層之頂面與底面上。在這樣的情況中，電極201形成於核心層之頂面上，而電極204形成於核心層之底面上。   第八實施例
圖15係橫剖面圖，說明根據第八實施例與符合根據第七實施例之圖13之半導體裝置之結構。除了下述特點以外，根據此實施例之半導體裝置具有相似於根據第七實施例之半導體裝置之結構。
在這個實施例中，互連基板200包含在最上層之加高區域207。互連層被部分加高以形成加高區域207。此外，保護層240僅形成於加高區域207上。當以平面圖來看時，加高區域207形成於與磁性屏蔽層400之開口402重疊之部分中。加高區域207與保護層240構成凸形部分。此凸形部分進入開口402之內側。
在電極201上未形成金屬柱202，並且凸塊310直接連接到電極201。為了確保電極201之頂面結合到凸塊310，電極201包含金屬層(例如：Ni/Au或Ni/Pd/Au)。
在位於一加高區域207下方之互連層中，互連件僅形成於加高區域207所遮蓋之部分中。
根據此實施例，可以得到與第七實施例之優點相似之優點。
此外，在這個實施例中，互連基板200具有面向半導體晶片100之面，並且在該面之全部上可以形成保護層240。互連層具有位於一加高區域207下方之部分，並且該部分沒有被加高區域207所遮蓋。在上述情況中，在該部分中亦可形成互連件。
如圖16所說明，當以平面圖來看時，在沒有與磁性屏蔽層400重疊之區域中，加高區域207亦可形成於未與開口402重疊之地區(舉例來說，當以平面圖來看時，位在磁性屏蔽層400之外側上之部分)。
如圖17中所說明，在互連基板200中，電極201可以透過貫孔206而直接連接到電極204。   第九實施例
圖18係橫剖面圖，說明根據第九實施例之半導體裝置之結構。除了下述特點外，根據此實施例之半導體裝置具有相似於第七實施例之半導體裝置之結構。
首先，在半導體晶片100之側面之部分中沒有形成磁性屏蔽層400。半導體晶片100之側面包含其中沒有形成磁性屏蔽層400之部分，而且，當以平面圖來看時，保護層240連續由該部分自半導體晶片之內側到半導體晶片之外側而形成，並且保護層240沒有與磁性屏蔽層400重疊。
根據此實施例，可以得到與第七實施例之優點相似之優點。   第十實施例
圖19係橫剖面圖，說明根據第十實施例之半導體裝置之結構。除了下述特點外，根據此實施例之半導體裝置具有相似於根據第八實施例之半導體裝置之結構。
首先，半導體晶片100包含金屬柱112。金屬柱112形成於電極焊墊110上。在包含電極焊墊110之多層互連層上，形成保護層120。在保護層120中，設置位在電極焊墊110上之開口，而且金屬柱112形成於該開口內。舉例來說，該金屬柱112由Cu所組成。金屬柱112形成為高於保護層120，而且金屬柱112之頂端從保護層120凸出。舉例來說，金屬柱112之高度為60μm以上以及120μm以下。
在金屬柱112之末端面上形成凸塊310。因為金屬柱202沒有設置在互連基板200中，凸塊310進入保護層240中所形成之開口之內側。這些開口位於電極201上方。凸塊310經下方凸塊金屬(圖中未顯示)而連接到電極201。
圖20係橫剖面圖，說明圖19中所闡明之半導體裝置之第一修改範例。除了下述特點外，此修改範例具有相似於圖19之結構。首先，保護層240形成於互連基板200之全部面上(面向半導體晶片100之面)。覆蓋有保護層240之互連層包含互連件，當以平面圖來看時，該互連件亦在與磁性屏蔽層400重疊之區域中。
換句話說，在這個實施例中，半導體晶片100包含作為凸形部分之金屬柱112。如果設有金屬柱112，因為金屬柱112形成高於保護層120，可以得到與根據第七實施例之凸形部分設置在互連基板200上之情況之優點相似之優點。
圖21係橫剖面圖，說明圖19中所闡明之半導體裝置之第二修改範例。除了下述特點外，此修改範例具有相似於圖19之結構。首先，在半導體晶片100之側面之一部分中沒有形成磁性屏蔽層400。半導體晶片100之側面包含其中沒有形成磁性屏蔽層400之部分，而且，當以平面圖來看時，保護層240連續由該部分自半導體晶片之內側到半導體晶片之外側而形成，並且保護層240沒有與磁性屏蔽層400重疊。
根據此實施例，可以得到與第八實施例之優點相似之優點。   第十一實施例
圖22係橫剖面圖，說明根據第十一實施例之半導體裝置之結構。除了保護層240之末端面241向上傾斜外，根據此實施例之半導體裝置具有相似於根據第七到第十實施例之其中一者之半導體裝置之結構。
根據此實施例，可以得到與第七實施例之優點相似之優點。此外，即使當半導體晶片100安裝到互連基板200上時磁性屏蔽層400接觸末端面241，磁性屏蔽層400之底端會沿著末端面241而滑動，而且半導體晶片100會移動到適當位置以自我對準。因此，半導體晶片100可以更確實地安裝在互連基板200上。
如圖23中所說明，保護層240之末端面241會向下傾斜。
圖24A到24E與圖25A到25D係透視圖，說明根據第一到第十一實施例之磁性屏蔽層400之修改範例。在各個上述修改範例中，磁性屏蔽層400具有圖24A、24B、與25A之一者中所說明之形狀。儘管如此，磁性屏蔽層400之形狀並不限制於這些，並且舉例來說，可以具有圖24A到24E與圖25A到25D之任何一者中所說明之形狀。
圖24B中所說明之範例不同於圖24A中所說明之範例，其不同點在於磁性屏蔽層400之寬度小於半導體晶片100之寬度。此外，半導體晶片之邊緣沒有覆蓋磁性屏蔽層400。
圖24C中所說明之範例不同於圖24A中所說明之範例，其不同點在於磁性屏蔽層400僅設置在接近半導體晶片100之一側之各區域中。
在圖24D中所說明之範例中，磁性屏蔽層400為具有側面之長方形形狀，而且磁性屏蔽層400中僅該側面為開放的，以插入半導體晶片100。從半導體晶片100之兩對向側面端塞入磁性屏蔽層400。
圖24E中所說明之範例不同於圖24C中所說明之範例，其不同點在於磁性屏蔽層400之寬度小於半導體晶片100之寬度，而且磁性屏蔽層400在縱向方向上為長的。磁性屏蔽層400之末端部分，從半導體晶片100之主動面(其上形成有電極焊墊之表面)上靠近半導體晶片100之一側面的部分，通過相對於該側面之側面，延伸到半導體晶片100之背面上靠近上述側面之部分。
圖25B中所說明之範例與圖25A中所說明之範例不同，其不同點在於開口402連接到在磁性屏蔽層400中之半導體晶片100之兩對向側面。此外，磁性屏蔽層400沒有覆蓋兩側面，而覆蓋剩餘之兩側面。
圖25C中所說明之範例不同於圖25B中所說明之範例，其不同點在於雖然開口402連續形成至在磁性屏蔽層400中之半導體晶片100之兩對向側面，兩側面之其他部分覆蓋有磁性屏蔽層400。
圖25D中所說明之範例不同於圖25A中所說明之範例不同，其不同點在於兩對向側面沒有覆蓋於磁性屏蔽層400中。
圖26A到26C係簡圖，說明圖24A到24E中所闡明範例中之開口402之形狀之範例。圖27A到27C係簡圖，說明圖25A到25D中所闡明範例中之開口402之形狀之範例。半導體晶片100具有其內設置有電極焊墊之區域，而且在上述範例之任何一者中，開口402形成於該區域內。
在圖26A與26B所說明之範例中，半導體晶片100之電極焊墊沿著半導體晶片100之兩對向側而形成。開口402沿著半導體晶片100之兩對向側而延伸。此外，如圖26A中所說明，存有開口402具有封閉在磁性屏蔽層400內部之形狀之情況，而且，如圖26B中所說明，存有開口402連接到磁性屏蔽層400之邊緣以成為開放的之情況。
在圖26C與27A中所說明之範例中，除了半導體晶片100之邊緣外，半導體晶片100之電極焊墊形成於半導體晶片100之整個面上。在這樣的情況中，開口402形成於面對半導體晶片100之主動面之部分中，除了邊緣外。
在圖27B中所說明之範例中，半導體晶片100之電極焊墊沿著半導體晶片100之四個側面而形成。此外，開口402沿著半導體晶片100之四個側面而延伸。
在圖27C中所說明之範例中，分開設置開口402。
在圖24A到24E與圖25A到25D所說明之範例中，如圖28中所說明，磁性屏蔽層400具有沿著半導體晶片100之側面而形成之部分，而且該部分可以形成為厚於面向半導體晶片100之主動面的部分以及厚於相對面。
磁性屏蔽層400允許磁通量通過磁性屏蔽層400之內部，以防止磁場施加到半導體晶片100上。磁性屏蔽層400之磁通量最大之部分為磁性屏蔽層400沿著半導體晶片100之側面而設置之部分。在圖28所說明之範例中，磁性屏蔽層400具有沿著半導體晶片100之側面而設置之部分，並且該部分厚於其他部分。因此，通過此部分之磁通量之容量會增加。因此而改善磁性屏蔽層400之磁力遮蔽性能。
此外，在磁性屏蔽層400從半導體晶片100之一面(主動面)端經半導體晶片100之側面而纏繞到半導體晶片100之另一面(背面)之情況中，如圖26A到26C中所說明，最好不要於磁性屏蔽層400上形成沿著該側面具有長形狀之開口402。
如上所述，磁性屏蔽層400允許磁通量通過磁性屏蔽層400之內部，以防止磁場施加到半導體晶片100上。在磁性屏蔽層400從半導體晶片100之一面(主動面)端經半導體晶片100之側面而纏繞到半導體晶片100之另一側(背面)之情況中，磁性屏蔽層400中之磁通量，從位在半導體晶片100該面(主動面)端之部分經面向半導體晶片100該側面之部分而流動到位在半導體晶片100之該另一面(背面)端之部分。然而，如果沿著該側面具有長形狀之開口402形成於磁性屏蔽層400中，則靠近該側面之磁通量流經之部分會減少，因此，磁通量通過之容量會減少。在這樣的情況中，磁性屏蔽層400之磁力遮蔽性能會降低。   第十二實施例
圖29係橫剖面圖，說明根據第十二實施例之半導體裝置之結構。根據此實施例之半導體裝置具有相似於根據第一到十一實施例之半導體裝置之一者之結構。圖29說明相似於根據第二實施例之結構之情況。
首先，磁阻隨機存取記憶體10為水平旋轉類型之裝置。磁性屏蔽層400僅設置在半導體晶片100之背面端(圖中之上表面)。此外，互連基板200具有面向半導體晶片100之部分，而裝置20安裝在凸形部分(圖中說明之範例中之第二互連基板220)以外之部分中。裝置20可以為半導體晶片或其他個別元件。
根據此實施例，當互連基板200以平面圖來看時，在與半導體晶片100重疊之區域中，可以安裝半導體晶片100以外之電子元件。
此外，在上述各實施例中，電極焊墊110之平面形狀可以不為長方形。舉例來說，如圖30A到30C中所說明，電極焊墊110之形狀可以為正三角形(圖30A)、正六角形(圖30B)、或圓形(圖30C)。在這樣的情況中，如果以交錯方式來設置電極焊墊110，可以增加電極焊墊110之設置密度。
如上，雖然已說明本發明之實施例，這些為本發明之範例，並且可以使用上述說明以外之各種結構。
很明顯的，本發明並不限制於上述實施例，而且在不離開本發明之範圍與精神內，可以修改與變更。
10‧‧‧磁阻隨機存取記憶體
11‧‧‧讀出線
12‧‧‧磁性固定層
13、13a、13b‧‧‧位元線
14‧‧‧磁性自由層
16‧‧‧通道阻障層
20‧‧‧裝置
100‧‧‧半導體晶片
102‧‧‧記憶區域
104‧‧‧非記憶區域
110‧‧‧電極焊墊
112‧‧‧金屬柱
120‧‧‧保護層
200‧‧‧互連基板
201、204‧‧‧電極
202‧‧‧金屬柱
203、205‧‧‧金屬層
206‧‧‧貫孔
207‧‧‧加高區域
210‧‧‧第一互連基板
212、222‧‧‧定位標記
220‧‧‧第二互連基板
230‧‧‧凸塊
240、242‧‧‧保護層
241‧‧‧末端面
250‧‧‧凸形部分
310‧‧‧凸塊
320‧‧‧錫球
400‧‧‧磁性屏蔽層
402‧‧‧開口
404‧‧‧定位標記
406‧‧‧曲線部分
500‧‧‧密封樹脂
510‧‧‧底部填充樹脂
512、514‧‧‧樹脂膜
從某些較佳實施例之上方說明連同隨附圖示，將更明白本發明之上述或其他目標、優點、與特徵，其中：
圖1係橫剖面圖，說明根據第一實施例之半導體裝置之結構。
圖2A與2B係簡圖，說明磁阻隨機存取記憶體之原理。
圖3A與3B係簡圖，說明磁阻隨機存取記憶體之結構。
圖4A與4B係橫剖面圖，說明圖1中所闡明之半導體裝置之製造方法。
圖5A與5B係橫剖面圖，說明圖1中所闡明之半導體裝置之製造方法。
圖6係橫剖面圖，說明根據第二實施例之半導體裝置之結構。
圖7A與7B係橫剖面圖，說明圖6中所闡明之半導體裝置之製造方法。
圖8A到8C係橫剖面圖，說明根據第三實施例之半導體裝置之製造方法。
圖9係橫剖面圖，說明根據第四實施例之半導體裝置之結構。
圖10A係橫剖面圖，說明根據第五實施例之半導體裝置之結構，而圖10B係圖10A中所說明之半導體裝置之俯視圖。
圖11A係橫剖面圖，說明根據第六實施例之半導體裝置之結構，而圖11B係圖11A中所說明之半導體裝置之俯視圖。
圖12A係橫剖面圖，說明根據第七實施例之半導體裝置之結構，而圖12B係橫剖面圖，說明圖12A中所闡明之半導體裝置之修改範例。
圖13係放大橫剖面圖，說明凸形部分之詳細結構。
圖14係橫剖面圖，說明圖13中所闡明之凸形部分之修改範例。
圖15係橫剖面圖，說明根據第八實施例之半導體裝置之結構。圖16係橫剖面圖，說明圖15中所闡明之半導體裝置之修改範例。
圖17係橫剖面圖，說明圖15中所闡明之半導體裝置之修改範例。
圖18係橫剖面圖，說明根據第九實施例之半導體裝置之結構。
圖19係橫剖面圖，說明根據第十實施例之半導體裝置之結構。
圖20係橫剖面圖，說明圖19中所闡明之半導體裝置之第一修改範例。
圖21係橫剖面圖，說明圖19中所闡明之半導體裝置之第二修改範例。
圖22係橫剖面圖，說明根據第十一實施例之半導體裝置之結構。
圖23係橫剖面圖，說明圖22中所闡明之半導體裝置之修改範例。
圖24A到24E係透視圖，說明磁性屏蔽層之修改範例。
圖25A到25D係透視圖，說明磁性屏蔽層之修改範例。
圖26A到26C係平面圖，說明磁性屏蔽層之開口之修改範例。
圖27A到27C係平面圖，說明磁性屏蔽層之開口之修改範例。
圖28係橫剖面圖，說明磁性屏蔽層之修改範例。
圖29係橫剖面圖，說明根據第十二實施例之半導體裝置之結構。
圖30A到30C係平面圖，說明電極焊墊之平面形狀之修改範例。
10‧‧‧磁阻隨機存取記憶體
100‧‧‧半導體晶片
200‧‧‧互連基板
210‧‧‧第一互連基板
220‧‧‧第二互連基板
230、310‧‧‧凸塊
320‧‧‧錫球
400‧‧‧磁性屏蔽層
402‧‧‧開口
500‧‧‧密封樹脂
510‧‧‧底部填充樹脂

Claims (12)

  1. 一種半導體裝置，包含： 一基板； 一半導體晶片，其安裝在該基板上並且具有面向該基板的第一主要表面、背對該第一主要表面的第二主要表面、以及設置在該第一與第二主要表面之間的側表面； 一磁性儲存裝置，其形成在該第一主要表面上； 一第一磁性屏蔽，其疊置於該第一主要表面上； 一第二磁性屏蔽，其疊置於該第二主要表面上，該磁性儲存裝置形成在該第一與第二磁性屏蔽之間；以及 一第三磁性屏蔽，其疊置於該側表面上， 其中該第一與第二磁性屏蔽透過該第三磁性屏蔽而機械性連接。
  2. 如申請專利範圍第1項之半導體裝置，更包含： 第四磁性屏蔽，其疊置於該第一主要表面上； 第五磁性屏蔽，其疊置於該第二主要表面上； 第六磁性屏蔽，其疊置於該側表面上，並且 其中該第四與第五磁性屏蔽透過該第六磁性屏蔽而機械性連接。
  3. 如申請專利範圍第2項之半導體裝置， 其中該第一磁性屏蔽與該第四磁性屏蔽機械性分隔； 其中該第二磁性屏蔽與該第五磁性屏蔽機械性分隔；並且 其中該第三磁性屏蔽與該第六磁性屏蔽機械性分隔。
  4. 如申請專利範圍第3項之半導體裝置， 其中該半導體晶片，以平面圖來看時，在該第一主要表面上具有第一區域、第二區域、以及第三區域； 其中該第三區域未與該第一及第二區域重疊； 其中該磁性儲存裝置排列在以該第一及第四磁性屏蔽覆蓋的該第一與第二區域上；並且 其中複數第一電極排列在該第三區域上。
  5. 如申請專利範圍第4項之半導體裝置， 其中該半導體晶片，以平面圖來看時，在該第二主要表面上具有第四區域、第五區域、以及第六區域； 其中該第六區域未與該第四及第五區域重疊； 其中以平面圖來看時，該第一區域與該第四區域重疊； 其中以平面圖來看時，該第二區域與該第五區域重疊；並且 其中以平面圖來看時，該第三區域與該第六區域重疊。
  6. 如申請專利範圍第5項之半導體裝置，更包含一基板，該基板包含第一表面以及背對該第一表面的第二表面， 其中該基板包含在該第一表面上的複數第二電極、以及在該第二表面上的複數外部電極， 其中該半導體晶片安裝在該第一表面上， 其中在該第三區域上的第一電極電性連接到該第一表面上的該等第二電極，並且 其中該等第二電極與該等外部電極電性連接。
  7. 如申請專利範圍第6項之半導體裝置， 其中一密封體樹脂密封該半導體晶片、該第一、第二、第三、第四、第五、及第六磁性屏蔽、以及該基板的第一表面。
  8. 一種半導體裝置，包含： 一基板； 一半導體晶片，其安裝在該基板上並且包含： 一第一主要表面，其面向該基板並且包括第一記憶區域； 一第二主要表面，其背對該第一主要表面； 一第一側表面，其將該第一主要表面與該第二主要表面連接； 一第二側表面，其背對該第一側表面並且將該第一主要表面與第二主要表面連接； 一磁性儲存裝置，其形成在該半導體晶片的該第一主要表面上的該第一記憶區域中；以及 一磁性屏蔽層，其包含： 第一磁性屏蔽，其形成在該第一主要表面上以及該半導體晶片與該基板之間； 第二磁性屏蔽，其形成在該第二主要表面上，該磁性儲存裝置形成在該第一與第二磁性屏蔽之間； 第三磁性屏蔽，其形成在該第一側表面上並且將該第一與第二磁性屏蔽連接； 第四磁性屏蔽，其形成在該第一主要表面上以及該半導體晶片與該基板之間； 第五磁性屏蔽，其形成在該第二主要表面上；以及 第六磁性屏蔽，其形成在該半導體晶片的該第二側表面上並且將該第四與第五磁性屏蔽連接。
  9. 如申請專利範圍第8項之半導體裝置，更包含： 密封樹脂，其形成在該半導體晶片的該第一主要表面上以及該第一與第四磁性屏蔽之間，使得該第一磁性屏蔽與該第四磁性屏蔽分隔，並且形成在該半導體晶片的該第二主要表面上以及該第二與第五磁性屏蔽之間，使得該第二磁性屏蔽與該第五磁性屏蔽分隔。
  10. 如申請專利範圍第8項之半導體裝置，其中該半導體晶片的該第一主要表面更包含： 一非記憶區域，其形成於該第一記憶區域附近並且在第一主要表面的中心部分；以及 第二記憶區域，其形成在該第一主要表面上，使得該非記憶區域形成在該第一與第二記憶區域之間。
  11. 如申請專利範圍第10項之半導體裝置，其中該第二記憶區域形成在該第四與該第五磁性屏蔽之間。
  12. 如申請專利範圍第10項之半導體裝置，其中該基板包含： 一第一基板；以及 一第二基板，其形成在該第一基板與該半導體晶片之間，並且具有一尺寸，該尺寸小於該第一基板之尺寸；並且 其中該第二基板連接到該半導體晶片的該第一主要表面的該非記憶區域。
TW105104845A 2010-11-15 2011-10-06 半導體裝置及其製造方法 TWI585935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010255088A JP2012109307A (ja) 2010-11-15 2010-11-15 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201620111A TW201620111A (zh) 2016-06-01
TWI585935B true TWI585935B (zh) 2017-06-01

Family

ID=46047038

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105104845A TWI585935B (zh) 2010-11-15 2011-10-06 半導體裝置及其製造方法
TW100136272A TWI529899B (zh) 2010-11-15 2011-10-06 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100136272A TWI529899B (zh) 2010-11-15 2011-10-06 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8749033B2 (zh)
JP (1) JP2012109307A (zh)
CN (2) CN104716256B (zh)
HK (1) HK1209524A1 (zh)
TW (2) TWI585935B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5858335B2 (ja) * 2012-01-16 2016-02-10 大日本印刷株式会社 半導体装置
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9583444B2 (en) * 2013-08-20 2017-02-28 Infineon Technologies Ag Method for applying magnetic shielding layer, method for manufacturing a die, die and system
JP6010005B2 (ja) * 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法
JP6074345B2 (ja) * 2013-09-24 2017-02-01 株式会社東芝 半導体装置及びその製造方法
KR101832796B1 (ko) 2013-09-27 2018-02-27 인텔 코포레이션 패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법
CN104598858B (zh) * 2013-11-01 2018-09-28 北京嘉岳同乐极电子有限公司 超薄磁头及读卡器
KR102187809B1 (ko) 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
US9954163B2 (en) * 2014-05-15 2018-04-24 Everspin Technologies, Inc. Structures and methods for shielding magnetically sensitive components
JP6280014B2 (ja) * 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
JP6353763B2 (ja) * 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
JP6058051B2 (ja) * 2015-03-05 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
KR102437673B1 (ko) 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
JP6680705B2 (ja) * 2017-02-10 2020-04-15 キオクシア株式会社 半導体装置及びその製造方法
CN108962836A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法
CN108962837B (zh) * 2017-05-17 2020-02-18 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
JP7143896B2 (ja) * 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
JP2020092114A (ja) * 2018-12-03 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
US10998489B2 (en) * 2019-01-14 2021-05-04 Nxp B.V. Magnetic shielding structure for MRAM array
CN112103269B (zh) * 2020-08-07 2022-09-20 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
US11610848B2 (en) * 2021-06-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, semiconductor device and shielding housing of semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US20080116535A1 (en) * 2006-11-21 2008-05-22 Molla Jaynal A Methods and apparatus for a dual-metal magnetic shield structure
US20080237846A1 (en) * 2007-03-27 2008-10-02 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022341A (ja) * 1996-07-05 1998-01-23 Oki Electric Ind Co Ltd Ｂｇａパッケージの実装方法及びその実装構造
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
JP3910363B2 (ja) 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003100942A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP3714417B2 (ja) * 2002-02-21 2005-11-09 日産自動車株式会社 ハイブリッド車両の制御装置
JP3879576B2 (ja) 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP2010093277A (ja) 2002-06-25 2010-04-22 Renesas Technology Corp 半導体集積回路装置
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
US20040032010A1 (en) * 2002-08-14 2004-02-19 Kools Jacques Constant Stefan Amorphous soft magnetic shielding and keeper for MRAM devices
JP2004172251A (ja) 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の実装方法及び半導体装置の実装装置
CN1729541A (zh) 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 抗窜改封装和方法
JP4013140B2 (ja) * 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US8269319B2 (en) * 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
TWI339432B (en) * 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
JP5423944B2 (ja) 2008-06-26 2014-02-19 日本電気株式会社 磁気ランダムアクセスメモリ
JP5210839B2 (ja) 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
JP5470602B2 (ja) 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US20080116535A1 (en) * 2006-11-21 2008-05-22 Molla Jaynal A Methods and apparatus for a dual-metal magnetic shield structure
US20080237846A1 (en) * 2007-03-27 2008-10-02 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201222766A (en) 2012-06-01
CN104716256B (zh) 2018-07-20
US9324663B2 (en) 2016-04-26
TWI529899B (zh) 2016-04-11
HK1209524A1 (zh) 2016-04-01
JP2012109307A (ja) 2012-06-07
US20140239425A1 (en) 2014-08-28
TW201620111A (zh) 2016-06-01
US8749033B2 (en) 2014-06-10
CN104716256A (zh) 2015-06-17
CN102468275B (zh) 2015-01-28
US20120119338A1 (en) 2012-05-17
CN102468275A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
TWI585935B (zh) 半導體裝置及其製造方法
JP5425461B2 (ja) 半導体装置およびその製造方法
US9349942B2 (en) Semiconductor device having magnetic shield layer surrounding MRAM chip
US7973414B2 (en) Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same
US9172028B2 (en) Semiconductor device
US9190361B2 (en) Semiconductor device and method of manufacturing the same
US7829980B2 (en) Magnetoresistive device and method of packaging same
US20160093796A1 (en) Semiconductor device and method for manufacturing the same
US11139341B2 (en) Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US20230361050A1 (en) Package structure and method for fabricating the same
US9041130B2 (en) Magnetic memory device
JP6058051B2 (ja) 半導体装置
JP2014112691A (ja) 半導体装置の製造方法
EP3143623B1 (en) Structures for shielding magnetically sensitive components
JP2013118407A (ja) 半導体装置の製造方法