CN108962836A - 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法 - Google Patents

采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法 Download PDF

Info

Publication number
CN108962836A
CN108962836A CN201710348466.4A CN201710348466A CN108962836A CN 108962836 A CN108962836 A CN 108962836A CN 201710348466 A CN201710348466 A CN 201710348466A CN 108962836 A CN108962836 A CN 108962836A
Authority
CN
China
Prior art keywords
magnetic
plastic packaging
packaging material
shielded
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710348466.4A
Other languages
English (en)
Inventor
叶力
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201710348466.4A priority Critical patent/CN108962836A/zh
Publication of CN108962836A publication Critical patent/CN108962836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法。本发明所采用的磁性塑封料的磁屏蔽封装件包括：布置在封装基板中的底部磁屏蔽层、布置在底部磁屏蔽层上的待屏蔽封装芯片、无缝隙覆盖在待屏蔽封装芯片的四周和顶部的磁性塑封料、以及覆盖磁性塑封料的封装外壳；其中磁性塑封料中掺入有磁性颗粒。

Description

采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法
技术领域
本发明涉及磁性随机存储芯片的封装技术领域以及其他对磁场敏感的电子元件和相关集成电路芯片的封装领域，尤其涉及一种采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法。
背景技术
磁性材料和磁电阻元件广泛应用在存储器和传感器领域。磁存储器利用磁性记忆层的磁矩取向来记录数据，是一种非易失性的存储技术。磁性随机存储器兼具闪存的非易失性和静态随机存储器的高速读写能力，在诸多应用场景下(例如嵌入式物联网系统)具有能耗和高整合度的优势，另外可擦写次数大大超过现有的闪存技术因而具有很高的可靠性。
图1是磁阻式随机访问存储器(Magnetic Random Access Memory，MRAM)的磁性隧道结的结构低电阻的情况的示意图，图2是MRAM的磁性隧道结的结构高电阻的情况的示意图。如图1和图2所示，MRAM的原理是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料(记忆层10和参考层30)夹着一层非常薄的非铁磁绝缘材料层(隧道势垒层20)组成的。磁性随机存储器的数据存储在由磁电阻元件组成的存储比特阵列中，每个磁电阻元件代表了一个比特，每个磁电阻元件包含磁性记忆层和磁性参考层，当两层磁性材料的磁矩指向相同时，磁电阻元件处于低电阻态(逻辑0，如图1所示)，当两层磁性材料的磁矩指向相反时，磁电阻元件处于高点阻态(逻辑1，如图2所示)。
读取MRAM的过程就是对MTJ的电阻进行测量。使用STT-MRAM技术，写MRAM比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把记忆层磁矩翻转成与参考层磁矩平行的方向，自上而下的电路将其置成反平行的方向。为了降低存储器的写功耗以及增加每个比特的耐用性，需要写电流(电压)尽量低。记忆层的磁稳定性就不能很高，否则需要过大的写电流来翻转磁矩。这样一来外界的磁场对记忆层磁稳定性构成了一定挑战。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是为磁性随机存储器以及其它采用磁电阻元件的传感器或集成电路芯片提供一种采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法，以屏蔽外界磁场。
为实现上述目的，本发明提供了一种采用磁性塑封料的磁屏蔽封装件，包括：布置在封装基板中的底部磁屏蔽层、布置在底部磁屏蔽层上的待屏蔽封装芯片、无缝隙覆盖在待屏蔽封装芯片的四周和顶部的磁性塑封料、以及覆盖磁性塑封料的封装外壳；其中磁性塑封料中掺入有磁性颗粒。
优选地，在所述的采用磁性塑封料的磁屏蔽封装件中，底部磁屏蔽层采用高磁导率软磁合金材料。
优选地，在所述的采用磁性塑封料的磁屏蔽封装件中，底部磁屏蔽层布置在芯片焊盘和待屏蔽封装芯片之间。
为实现上述目的，本发明还提供了一种采用磁性塑封料的磁屏蔽封装件方法，包括：在需要放置磁存储芯片的位置处，在封装基板开槽，并且开槽中放置底部磁屏蔽层；将待屏蔽封装芯片粘贴在底部磁屏蔽层上，并且完成待屏蔽封装芯片的引线键合；制造磁性塑封料，并且将熔融状的磁性塑封料滴注在底部磁屏蔽层上，使磁性塑封料冷却并使得冷却的磁性塑封料无缝隙覆盖在待屏蔽封装芯片的四周和顶部；形成覆盖磁性塑封料的封装外壳。
优选地，在所述的采用磁性塑封料的磁屏蔽封装方法中，底部磁屏蔽层采用高磁导率软磁合金材料。
优选地，在所述的采用磁性塑封料的磁屏蔽封装方法中，底部磁屏蔽层布置在芯片焊盘和待屏蔽封装芯片之间。
优选地，在所述的采用磁性塑封料的磁屏蔽封装方法中，根据待屏蔽封装芯片的尺寸和期望屏蔽效果确定磁屏蔽层材料的厚度和尺寸。
优选地，在所述的采用磁性塑封料的磁屏蔽封装方法中，制造磁性塑封料包括：在塑封料中加入四氧化三铁粉末状颗粒，并且将混合材料搅拌均匀，使得磁性颗粒和塑封料溶剂充分混合。
优选地，在所述的采用磁性塑封料的磁屏蔽封装方法中，使磁性塑封料冷却并使得冷却的磁性塑封料无缝隙覆盖在待屏蔽封装芯片的四周和顶部包括：在预定范围的溶剂浓度和张力下呈现水滴形状的塑封料的情况下，采用平板在熔融状态的塑封料上加上预定压力，待磁性塑封料冷却定型后实现无缝隙覆盖在待屏蔽封装芯片的四周和顶部的封装效果。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是MRAM的磁性隧道结的结构低电阻的情况的示意图。
图2是MRAM的磁性隧道结的结构高电阻的情况的示意图。
图3是根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件的示意图。
图4是根据本发明优选实施例的模拟仿真计算得到的芯片区域正中沿水平方向截线各处的垂直磁场强度的示意图。
图5至图7是根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件方法的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
本发明提出，向塑封料中掺入磁性细微颗粒例，流体形式的塑封料将芯片充分覆盖后待塑封料凝固后实现次屏蔽层充分包裹的效果，能够屏蔽水平和垂直磁场。这种磁性流体材料在凝固之前处于具有一定粘稠度的液体状态，可以充分流动并填充芯片周围，包括周围引线管脚的区域，待加工凝固后能够无死角的完全包裹芯片，实现无缝隙的屏蔽效果。溶剂材料可选择标准塑封料材料，在熔融状态下掺入绝缘磁性颗粒，例如四氧化三铁颗粒，这种磁性颗粒是不具备导电能力的氧化物材料，填充引线后不会导致引线间的短路。
图3是根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件的示意图。
如图3所示，根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件包括：布置在封装基板90中的底部磁屏蔽层40、布置在底部磁屏蔽层40上的待屏蔽封装芯片100、无缝隙覆盖在待屏蔽封装芯片的四周和顶部的磁性塑封料50、以及覆盖磁性塑封料50的封装外壳70；其中磁性塑封料50中掺入有磁性颗粒。
优选地，磁性塑封料50是磁性流体材料。
优选地，底部磁屏蔽层40布置在芯片焊盘和待屏蔽封装芯片之间。
优选地，底部磁屏蔽层40采用高磁导率软磁合金材料。
例如，封装基板90底部有阵列引脚80。
例如，封装基板90上还布置有不需要进行磁屏蔽的其它芯片110。这些不需要进行磁屏蔽的其它芯片110则无需布置底部磁屏蔽层40和磁性塑封料50。
芯片底部采用高磁导率软磁合金材料作为底部磁屏蔽层，例如放置在芯片焊盘和待屏蔽封装芯片之间。高磁导率合金指相对磁导率不低于100的材料，优选的采用μ合金，即77％镍+16％铁+5％铜+2％铬，一般情况下磁导率可达到1000-10000。待屏蔽封装芯片的四周和顶部则用掺入磁性颗粒的塑封料无缝隙覆盖，这种磁性流体材料的相对磁导率相对较低，但如果工艺条件合理也能达到100-500。该发明所提出的磁屏蔽方法特别适用于系统级(SoC)芯片的封装，因此特别适用于磁性存储器MRAM嵌入系统级芯片的应用场景。
采用电磁学方程来数值模拟仿真该屏蔽结构的实际效果。仿真计算中使用的材料参数均为对真实情况的最佳估计：芯片厚度200微米、芯片底部屏蔽层采用Mu合金厚度500微米、相对磁导率2000、垂直磁场1250高斯计算。磁性塑封料是在标准塑封料中掺入磁性颗粒获得，掺入的比例以不超过10％的体积比例为宜，因此磁性塑封料相对磁导率预计为Mu合金的十分之一，即200。磁性塑封料的封装厚度为1000微米。对于垂直芯片表面方向的磁场，屏蔽效果显示：在芯片区域磁屏蔽层显著吸收了垂直穿过芯片的磁通量，磁通密度在整个区域的分布范围是10-2000高斯。
图4所示为模拟仿真计算得到的芯片区域正中沿水平方向截线各处的垂直磁场强度：环境外加的磁场约为1200-1300高斯，屏蔽区域内部的剩余磁通密度在中心处最高为180高斯，往两端逐渐下降至60高斯以下，因此这种封装方法可以屏蔽掉86-95％的垂直磁场，在芯片的中心位置效果最弱，在芯片边缘处效果最强。
对于平行于芯片表面方向的磁场，屏蔽效果显示：磁通量主要被屏蔽层吸收，通密度在整个区域的分布范围是10-2000高斯。模拟仿真得到的屏蔽区域正中沿水平方向截线各处水平磁场强度显示：屏蔽区域外部的磁场为1250高斯，屏蔽区域内部的剩余磁场低于10高斯，对水平方向磁场的屏蔽效率超过99％。模拟仿真得到的屏蔽区域正中沿垂直方向截线各处水平磁场强度，可见在芯片的厚度方向上屏蔽效果存在分布，在中心区域屏蔽效果最好，而在邻近屏蔽材料的区域，屏蔽效果变弱。芯片中的磁电阻元件的厚度小于100纳米，因此尽量将磁电阻元件放置在芯片厚度的中间位置能产生最佳的屏蔽效果。
该发明所描述的磁屏蔽方案对水平方向(>86％)和垂直方向(>99％)的磁场均有很好的屏蔽效果。这种封装工艺特别适用于采用BGA工艺的系统级芯片的封装，成本增加低，工艺步骤简单。磁屏蔽地板的相对磁导率越高，磁性塑封料的相对磁导率越高，屏蔽效果就越好。
图5至图7是根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件方法的示意图。
如图5至图7以及图3所示，根据本发明优选实施例的采用磁性塑封料的磁屏蔽封装件方法包括：
第一步骤：在需要放置磁存储芯片的位置处，在封装基板90开槽，并且开槽中放置底部磁屏蔽层40(高磁导率磁屏蔽层材料)；
例如，在第一步骤根据待屏蔽封装芯片100的尺寸和期望屏蔽效果确定磁屏蔽层材料的厚度和尺寸。
例如，此屏蔽底板材料如前所描述为Mu合金，采用标准工艺粘贴在封装底板上。
第二步骤：将待屏蔽封装芯片100粘贴在底部磁屏蔽层40上，并且完成待屏蔽封装芯片100的引线键合60；例如，封装基板90上还布置有不需要进行磁屏蔽的其它芯片110。这些不需要进行磁屏蔽的其它芯片110下方则无需布置底部磁屏蔽层40。
第三步骤：制造磁性塑封料50，并且将熔融状的磁性塑封料50滴注在底部磁屏蔽层40(例如，SOC上的MRAM模块)上，使磁性塑封料50冷却并使得冷却的磁性塑封料50无缝隙覆盖在待屏蔽封装芯片的四周和顶部；
此时，同样，不需要进行磁屏蔽的其它芯片110的四周和顶部无需覆盖磁性塑封料50。
具体地，例如，制造磁性塑封料50包括：标准塑封料在150-200摄氏度加热熔融状态下，加入10％体积比例的四氧化三铁粉末状颗粒，并且将混合材料搅拌均匀，使得磁性颗粒和塑封料溶剂充分混合。
具体地，例如，使磁性塑封料50冷却并使得冷却的磁性塑封料50无缝隙覆盖在待屏蔽封装芯片的四周和顶部包括：在合适的溶剂浓度和张力下，塑封料呈现水滴的形状，采用平板在熔融状态的塑封料上加上预定压力，待磁性塑封料50冷却定型后实现无缝隙覆盖在待屏蔽封装芯片的四周和顶部的封装效果。
熔融状的塑封料在压力下可以充分填充芯片周围的空隙，冷却定形后可和屏蔽地板材料共同实现对芯片的无缝隙包裹。
第四步骤：形成覆盖磁性塑封料50的封装外壳70。
本发明在现有技术的方法的基础上增加了两个步骤：嵌入磁屏蔽底板，滴注磁性塑封料并冷却成形。磁屏蔽工艺不影响SOC的其他部分，并能与标准封装工艺兼容。该发明也可与其他屏蔽方法兼容使用以进一步提高磁屏蔽的效果。
上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种采用磁性塑封料的磁屏蔽封装件，其特征在于包括：布置在封装基板中的底部磁屏蔽层、布置在底部磁屏蔽层上的待屏蔽封装芯片、无缝隙覆盖在待屏蔽封装芯片的四周和顶部的磁性塑封料、以及覆盖磁性塑封料的封装外壳；其中磁性塑封料中掺入有磁性颗粒。
2.如权利要求1所述的采用磁性塑封料的磁屏蔽封装件，其特征在于，底部磁屏蔽层采用高磁导率软磁合金材料。
3.如权利要求1或2所述的采用磁性塑封料的磁屏蔽封装件，其特征在于，底部磁屏蔽层布置在芯片焊盘和待屏蔽封装芯片之间。
4.一种采用磁性塑封料的磁屏蔽封装件方法，其特征在于包括：在需要放置磁存储芯片的位置处，在封装基板开槽，并且开槽中放置底部磁屏蔽层；将待屏蔽封装芯片粘贴在底部磁屏蔽层上，并且完成待屏蔽封装芯片的引线键合；制造磁性塑封料，并且将熔融状的磁性塑封料滴注在底部磁屏蔽层上，使磁性塑封料冷却并使得冷却的磁性塑封料无缝隙覆盖在待屏蔽封装芯片的四周和顶部；形成覆盖磁性塑封料的封装外壳。
5.如权利要求4所述的采用磁性塑封料的磁屏蔽封装方法，其特征在于，底部磁屏蔽层采用高磁导率软磁合金材料。
6.如权利要求4或5所述的采用磁性塑封料的磁屏蔽封装方法，其特征在于，底部磁屏蔽层布置在芯片焊盘和待屏蔽封装芯片之间。
7.如权利要求4或5所述的采用磁性塑封料的磁屏蔽封装方法，其特征在于，根据待屏蔽封装芯片的尺寸和期望屏蔽效果确定磁屏蔽层材料的厚度和尺寸。
8.如权利要求4或5所述的采用磁性塑封料的磁屏蔽封装方法，其特征在于，制造磁性塑封料包括：在塑封料中加入四氧化三铁粉末状颗粒，并且将混合材料搅拌均匀，使得磁性颗粒和塑封料溶剂充分混合。
9.如权利要求4或5所述的采用磁性塑封料的磁屏蔽封装方法，其特征在于，使磁性塑封料冷却并使得冷却的磁性塑封料无缝隙覆盖在待屏蔽封装芯片的四周和顶部包括：在预定范围的溶剂浓度和张力下呈现水滴形状的塑封料的情况下，采用平板在熔融状态的塑封料上加上预定压力，待磁性塑封料冷却定型后实现无缝隙覆盖在待屏蔽封装芯片的四周和顶部的封装效果。
CN201710348466.4A 2017-05-17 2017-05-17 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法 Pending CN108962836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348466.4A CN108962836A (zh) 2017-05-17 2017-05-17 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348466.4A CN108962836A (zh) 2017-05-17 2017-05-17 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法

Publications (1)

Publication Number Publication Date
CN108962836A true CN108962836A (zh) 2018-12-07

Family

ID=64461865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348466.4A Pending CN108962836A (zh) 2017-05-17 2017-05-17 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法

Country Status (1)

Country Link
CN (1) CN108962836A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150091A1 (en) * 2003-02-05 2004-08-05 Stobbs Colin A. Magnetic shielding for magnetic random access memory
CN102468275A (zh) * 2010-11-15 2012-05-23 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102651449A (zh) * 2011-02-23 2012-08-29 飞思卡尔半导体公司 Mram器件及其装配方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150091A1 (en) * 2003-02-05 2004-08-05 Stobbs Colin A. Magnetic shielding for magnetic random access memory
CN102468275A (zh) * 2010-11-15 2012-05-23 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102651449A (zh) * 2011-02-23 2012-08-29 飞思卡尔半导体公司 Mram器件及其装配方法

Similar Documents

Publication Publication Date Title
KR101934945B1 (ko) 자기 차폐형 집적 회로 패키지
US10923650B2 (en) Magneto-resistive chip package including shielding structure
US20040232536A1 (en) Semiconductor device comprising magnetic element
US6962833B2 (en) Magnetic shield for integrated circuit packaging
CN103376424B (zh) 偏置场产生装置、传感器模块及其制造方法
US7829980B2 (en) Magnetoresistive device and method of packaging same
US9786838B2 (en) Packages for integrated circuits and methods of packaging integrated circuits
US20170069828A1 (en) Semiconductor device
WO2011046091A1 (ja) 磁性体装置
US10431732B2 (en) Shielded magnetoresistive random access memory devices and methods for fabricating the same
CN108962836A (zh) 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法
JP3879566B2 (ja) 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
CN108962837B (zh) SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
US20220344578A1 (en) Package structure and manufacturing method thereof
US11380626B2 (en) Package structure and method for fabricating the same
US11211550B2 (en) Magnetic memory devices with magnetic field sensing and shielding
WO2011111789A1 (ja) 磁性体装置及びその製造方法
KR102624903B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
JP5574281B2 (ja) 磁性体装置
CN110085571B (zh) 用于屏蔽磁敏感组件的结构和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181207