KR101832796B1 - 패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법 - Google Patents

패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법 Download PDF

Info

Publication number
KR101832796B1
KR101832796B1 KR1020167005138A KR20167005138A KR101832796B1 KR 101832796 B1 KR101832796 B1 KR 101832796B1 KR 1020167005138 A KR1020167005138 A KR 1020167005138A KR 20167005138 A KR20167005138 A KR 20167005138A KR 101832796 B1 KR101832796 B1 KR 101832796B1
Authority
KR
South Korea
Prior art keywords
build
magnet
magnetic shielding
shielding material
layer
Prior art date
Application number
KR1020167005138A
Other languages
English (en)
Other versions
KR20160037995A (ko
Inventor
사샤 오스터
사라 헤이니
웽 홍 테이
페라스 이드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160037995A publication Critical patent/KR20160037995A/ko
Application granted granted Critical
Publication of KR101832796B1 publication Critical patent/KR101832796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0052—Shielding other than Faraday cages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0029—Protection against environmental influences not provided for in groups B81B7/0012 - B81B7/0025
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/243—Coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76733—Magnetic holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Micromachines (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

높은 상대 투자율을 갖는 자기장 차폐 물질이 빌드-업 패키지에 통합되어, 예를 들면 이 빌드-업과 통합된 자석의 자기장을 이 자기장 내에서 동작하도록 구성된 목표 디바이스에 대해 제한한다. 실시예에서, 제1 디바이스는 빌드-업에 물리적으로 접속된다. 실시예에서, 자기장 차폐 물질은 제1 디바이스에 근접하여 빌드-업과 접촉하게 배치되어, 자기장을 제1 디바이스가 점유하는 영역 또는 제1 디바이스를 배제한 영역으로 제한한다. 자기장 차폐 물질은 빌드-업의 내부이면서 영구 자석에 가까운 빌드-업의 내부에 배치되어, MEMS 디바이스가 자기장에 노출되는 것을 축소하지 않으면서 예컨대 IC같은 다른 디바이스가 자기장에 노출되는 것은 축소한다.

Description

패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법 {MAGNETIC FIELD SHIELDING FOR PACKAGING BUILD-UP ARCHITECTURES}
본 발명은 전반적으로 마이크로 전자 디바이스의 패키징(packaging)에서의 자기장 차폐(magnetic field shielding)에 관한 것으로, 더 구체적으로는 빌드-업 패키징(build-up packaging)에서의 자기장 차폐에 관한 것이다.
마이크로 전자 디바이스는 전형적으로 패키지에 포함되는데, 이러한 패키지는 예컨대 인쇄 회로 기판처럼 다른 디바이스로의 연결을 허용한다. 디바이스 다이(die) 또는 칩(예를 들면, 마이크로프로세서)을 기판이나 다른 캐리어(carrier)에 기계적으로 및 전기적으로 부착하는 방법을 포함한 마이크로 전자 디바이스 패키징 기술은 계속해서 정제되고 개선된다. BBUL(Bumpless Build-Up Layer) 기술은 한 가지 패키징 아키텍처이다. 장점들 중에서, BBUL은 종래의 다이 조립 공정에 대한 필요성을 없애고, 첫 번째 레벨 솔더볼 상호연결(first-level solder ball interconnection)(예를 들면, 플립 칩 상호연결(flip-chip interconnection))을 제거하며, 다이 대 기판의 열팽창 계수(CTE;die to substrate coefficient of thermal expansion)의 부조화로 인한 낮은 K 층간 절연막(low-k interlayer dielectrics)에 대한 스트레스를 줄이고, 개선된 입력/출력(I/O) 및 전력 전달 성능을 위해 패키지 코어 및 플립 칩 상호연결의 제거를 통한 패키지 인덕턴스를 감소시킨다.
미세전자기계시스템(MEMS; Micro electromechanical system) 디바이스는 마이크로 또는 나노 크기의 디바이스로서, 전형적으로 흔히 IC 제조에 활용되는 미세가공기술을 이용하여 공통 기판 위에 기계적 및 전기적 요소를 통합한다. 기계적 요소는 리소그래피 공정을 이용하여 제조되어 디바이스를 선택적으로 패터닝한다. 추가 계층들은 종종 기판에 추가된 뒤, MEMS 디바이스가 설계된 구성이 될 때까지 미세기계 가공처리된다. 예시적인 MEMS 디바이스로는 액추에이터(actuator), 센서, 스위치, 가속도계, 자이로스코프(gyroscope) 등이 있다.
이전까지의 발명가의 작업은 다수의 아키텍처와 가공 기술에 대한 것이거나 또는 MEMS 디바이스를 BBUL 패키징에 매립하는 것으로, 이 MEMS 디바이스 중 일부는 어떤 방식이나 다른 방식으로 유도성으로 결합한다. 유도성 결합 MEMS 디바이스인 경우에, 기계적 변위와 전기 회로 사이의 구동 및/또는 감지 변환이 적어도 부분적으로 자기장(B)을 통해 이루어진다. 유도성 결합의 MEMS 디바이스는 MEMS 디바이스 감도 개선을 위한 자기장 선(magnetic field lines)을 모으기 위해 MEMS 디바이스의 기계적 부품에 근접하여 배치된 영구 자석의 존재를 감안하여 "자기(magnetic) MEMS"로도 칭한다.
그러나 자기 MEMS 디바이스처럼 어떤 디바이스에 요구되는 자기장은 다른 디바이스에 유해한 영향을 미칠 수 있는데, 특히 디바이스들이 동일 패키지 빌드-업에 매립될 때 그러하다.
여기에 설명된 내용은 예시로서 설명된 것으로 첨부 도면에 제한하려는 것은 아니다. 설명의 단순성 및 명확성을 위해, 도면에 예시된 요소들이 반드시 일정 비율로 그려진 것은 아니다. 예를 들어, 일부 요소들의 치수는 다른 요소들에 비해 과장될 수도 있다. 또한, 참조 부호는 대응 요소 또는 유사 요소를 나타내기 위해 도면에서 반복되었다.
도 1a는 일 실시예에 따라서, 디바이스 패키지에 자기장 차폐를 통합하는 방법을 예시하는 블록도이다.
도 1b는 일 실시예에 따라서, 자기 MEMS 디바이스와 적어도 하나의 다른 디바이스를 포함하는 디바이스 패키지에 자기장 차폐를 통합하는 방법을 예시하는 블록도이다.
도 2는 예시적인 실시예에 따라서, 빌드-업 패키지에 자기장 차폐를 통합하는 방법을 예시하는 흐름도이다.
도 3a는 패키징된 영구 자석의 단면적의 자기장 세기를 예시한다.
도 3b는 제1 자기장 차폐 아키텍처를 위한, 도 3a에 도시된 패키징된 영구 자석의 단면적의 자기장 세기를 예시한다.
도 3c는 제2 자기장 차폐 아키텍처를 위한, 도 3a에 도시된 패키징된 영구 자석의 단면적의 자기장 세기를 예시한다.
도 4, 도 4b, 도 4c, 도 4d, 도 4e, 도 4f, 도 4g, 도 4h, 도 4i 및 도 4j는 일 실시예에 따라 패키징 빌드-업 방법이 수행될 때 자기장 차폐를 갖는 패키징 빌드-업 구조의 단면도를 예시한다.
도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 도 5g, 도 5h, 도 5i 및 도 5j는 일 실시예에 따라 패키징 빌드-업 방법이 수행될 때 자기장 차폐를 갖는 패키징 빌드-업 구조의 예시도이다.
도 6a, 도 6b, 도 6c, 도 6d, 도 6e, 도 6f, 도 6g, 도 6h, 도 6i, 도 6j, 도 6k, 도 6l는 일 실시예에 따라 패키징 빌드-업 방법이 수행될 때 자기장 차폐를 갖는 패키징 빌드-업 구조의 예시도이다.
도 7a, 도 7b, 도 7c, 도 7d, 도 7e, 도 7f, 도 7g, 도 7h, 도 7i, 도 7j, 도 7k, 도 7l는 일 실시예에 따라 패키징 빌드-업 방법이 수행될 때 자기장 차폐를 갖는 패키징 빌드-업 구조의 예시도이다.
도 8은 일 실시예에 따라 배열된 것으로, 차폐된 자기 MEMS 디바이스를 채용하는 예시적인 시스템의 예시도이다.
도 9는 본 발명의 일 실시예에 따라서 차폐된 자기 MEMS 디바이스를 채용하는 시스템의 블록도이다.
하나 이상의 실시예가 첨부 도면을 참조하여 설명된다. 특정 구성과 배열이 상세히 도시 및 설명되어 있지만, 이것은 오로지 예시를 목적으로 하는 것임을 이해해야 한다. 관련 분야에서 통상의 지식을 가진 사람이라면, 이 설명의 사상과 범주를 벗어나지 않으면서도 다른 구성과 배열이 가능함을 인지할 것이다. 본원에 설명된 기술 및/또는 배열이 본원에 설명된 것이 아닌 다른 다양한 시스템과 응용에 활용될 수 있음도 관련 분야에서 통상의 지식을 가진 사람에게는 자명할 것이다.
첨부 도면을 참조하여 다음의 상세한 설명이 이루어지며, 첨부 도면은 본원의 일부로서 예시적인 실시예를 보여준다. 또한, 청구대상의 범주를 벗어나지 않으면서 다른 실시예들이 활용될 수도 있고 구조적 및/또는 논리적 변화가 수행될 수도 있음을 이해해야 한다. 예를 들어 상향, 하향, 상부, 하부 등의 방향과 기준들은 도면에서 단순히 특징의 설명을 용이하게 하기 위해 이용된다. 예를 들어, "상부", "하부", "~위", "~아래" 등의 용어는 예시된 X-Z 좌표에 기준으로 이해될 것이고, "인접" 등의 용어는 Z 좌표가 아니거나 X, Y 좌표에 대한 기준으로 이해될 것이다. 그러므로 다음의 상세한 설명을 제한적 의미로 받아들여서는 안 되며, 청구대상의 범주는 첨부된 특허청구범위와 그 등가 내용에 의해서만 정의된다.
다음의 상세한 설명에서, 많은 세부 내용이 설정되었지만, 당업자에게는 본 발명이 이러한 특정 세부 내용이 없어도 실시될 수 있음이 자명할 것이다. 일부 사례에서, 공지의 방법과 모듈이 본 발명을 흐리게 하지 않기 위해 상세도가 아닌 블록도의 형태로 도시된다. 본 명세서 전반에서 "실시예" 또는 "일 실시예"라고 언급하는 것은 이 실시예와 연관하여 설명된 특별한 특징, 구조, 기능 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 그러므로 본 명세서 전반에 걸쳐 여러 곳에서 언급하고 있는 "실시예에서" 또는 "일 실시예에서"라는 표현이 반드시 본 발명의 동일 실시예를 말하는 것은 아니다. 더 나아가, 특별한 특징, 구조, 기능 또는 특성은 하나 이상의 실시예에서 적절한 방식으로 조합될 수도 있다. 예를 들어, 제1 실시예는 제2 실시예는 이 두 실시예와 연관된 특별한 특징, 구조, 기능 또는 특성이 서로 배타적이지 않는 경우라면 조합될 수 있다.
본 발명의 설명과 첨부된 특허청구범위에서 이용되는 것처럼, 단수형 표현인 "하나(a, an, the)"는 문맥상 분명하게 지시하지 않는 한 복수형을 포함하는 것으로 의도된다. 본 명세서에서 이용되고 있는 "및/또는"이라는 표현도 연관 기재된 항목의 하나 이상과 그것의 가능한 조합들을 언급하거나 포괄하는 것이다.
본 상세한 설명의 전반에 걸쳐 이용되듯이, "적어도 하나" 또는 "하나 이상"이라는 용어와 결합된 항목들의 리스트는 이 기재된 용어의 임의의 조합을 의미할 수 있다. 예를 들어, "A, B 또는 C 중 적어도 하나"라는 표현은 A; B; C와 B; A와 C; B와 C; 또는 A, B 및 C를 의미할 수 있다.
"접속된" 또는 "연결된"이라는 용어와 함께 그 파생 용어들은 본 명세서에서 성분들 사이의 기능적 또는 구조적 관계를 설명하는데 이용될 것이다. 이러한 용어들은 서로 동의어로서 의도되지 않았음을 이해해야 한다. 더 정확히 말하자면, 특별한 실시예에서 "연결된"은 두 개 이상의 요소들이 서로 직접적인 물리적, 광학적, 전기적 또는 전자기적 접촉 상태임을 나타내기 위해 이용될 수 있을 것이다. "접속된"은 두 개 이상의 요소들이 서로 직접적 접촉 또는 간접적(이들 사이에 다른 매개 요소를 가짐) 물리적, 광학적, 전기적 또는 전자기적 접촉 상태임을 나타내기 위해 이용될 수도 있고/있거나 두 개 이상의 요소들이 서로 협력하거나 상호 작용하는 것을 나타내기 위해 이용될 수도 있다(인과 관계에서처럼).
본 명세서에서 이용되는 바와 같이 "~상부에(over)", "~하부에(under)", "~사이에(between)" 및 "~상에(on)"라는 용어는 물리적 관계를 주목할만한 다른 성분 또는 층에 대해 하나의 성분 또는 물질 층의 상대적인 위치를 언급한다. 예를 들어, 물질 층과 관련하여 다른 층의 상부 또는 하부에 배치된 하나의 층은 이 다른 층에 직접적으로 접촉할 수 있거나 하나 이상의 매개층을 가질 수 있다. 또한, 두 개의 층 사이에 배치된 하나의 층은 이 두 개의 층과 직접적으로 접촉하거나 하나 이상의 매개층을 가질 수 있다. 이와 대조적으로, 제2 층상의 제1 층은 이 제2 층과 직접적으로 접촉한다. 이와 유사한 구별이 성분 조립체와 관련하여 행해질 것이다.
이하에 더 상세히 설명되듯이, BBUL 공정에 통합될 수 있는 자기 차폐 아키텍처 및 기술의 실시예가 본 명세서에 설명된다. 예시적인 실시예에서, 자기 차폐는 나중에 자기 MEMS 디바이스를 제조하는데 활용되는 BBUL 공정에 통합된다. 이러한 자기 차폐는 B 자기장을 MEMS 패키지 내부에 유리하게 국한 또는 제한할 수 있거나, 또는 MEMS 패키지 외부의 자기장을 상당히 감소시킬 수 있다. 더욱 유리하게 B 자기장을 MEMS 디바이스가 위치되는 패키지의 해당 부분에만 국한 또는 제한한다.
도 1a는 일 실시예에 따라서 자기장 차폐를 디바이스 패키지에 통합하는 방법(101)을 예시하는 블록도이다. 방법(101)에서, 패키지 빌드-업이 동작(105)에서 형성된다. 본 명세서의 추가로 다른 곳에서 설명되듯이, 패키징 빌드-업은 이런 빌드-업을 형성하는 패터닝된 도전성 물질과 유전 물질로 이루어진 복수의 교번 층(alternating layer)을 포함한다. 하나 이상의 디바이스가 빌드-업에 물리적으로 배속(attached)되는데, 이때 디바이스의 하나 이상의 전극은 빌드-업의 패터닝된 도전성 물질 중 적어도 하나에 전기적으로 접속된다. 패키징 빌드-업 기술은 범프리스(bumpless)(즉, BBUL)인데, 그 이유는 빌드-업과 그 배속된 디바이스 사이의 전기적 연결에 범프나 볼(예를 들면, 땜납 등)이 없기 때문이다. 별개의 두 객체인 패키지와 디바이스를 결합(joining)하는 것이 아니라, 빌드-업의 도전 물질 층의 패터닝(예를 들면, 전기 도금 등) 동안에 디바이스로부터 연장된 전기적 연결이 곧장 디바이스에 대해 조성될 것이다.
동작(110)에서, 자석이 패키지 빌드-업에 통합된다. 이 예시적인 실시예에서, 자석은 영구 자석이다. 패키지 빌드-업의 크기가 소정의 패키지 디바이스보다 더 크면, 보다 강한 자기장을 갖는 더 큰 자석이 활용되어, 칩-레벨 자기 디바이스 아키텍처와 관련하여 패키지 레벨에서 디바이스와 통합된 전자기 디바이스의 성능을 개선한다.
동작(115)에서, 자기장 차폐는 패키지 빌드-업과 통합되어, 동작(110)에서 패키지 빌드-업과 통합된 자석의 자기장을 제한한다. 실시예에서, 자기장 차폐는 적어도 500, 바람직하게는 적어도 400, 더욱 바람직하게는 적어도 10000, 가장 바람직하게는 20000을 넘는 상대 투자율(relative permeability)(μ/μ0)을 갖는 하나 이상의 물질을 포함한다. 예시적인 물질로는, 퍼멀로이(permalloy)와 뮤-금속(Mu-metal)을 들 수 있으며, 이들은 각각 약 8000과 30000의 상대 투자율을 갖는다. 참고로, 공기와 구리는 약 1의 상대 투자율을 갖는다. 퍼멀로이와 뮤-금속 이외의 높은 투자율의 물질이 활용될 수도 있으며, 차폐 물질은 예를 들면 잠재적인 피해대상의 근접 정도와 감도뿐만 아니라 선정된 차폐 물질의 상대 투자율, 자기장의 세기 등에 따라 설계된 두께를 가질 것이다. 본 명세서에 설명된 예시적인 실시예에서, 퍼멀로이 또는 뮤-금속의 두께는 수 미크론(micron)에서 2-4밀(mil)의 범위 내에 있거나 또는 그 이상일 수도 있다.
동작(115)에서 통합된 자기장 차폐 물질은 자석의 근처에 배치되어 패키지 빌드-업 내부의 자기장을 제한한다. 차폐 물질은 자기장을 예를 들면 자석이 점유하는 빌드-업 영역으로 국한할 것이고, 그렇지 않으면 자석이 점유하고 있는 빌드-업의 영역을 넘게 되는 자석의 자기장을 제한하여, 임의의 이웃 디바이스(패키지 빌드-업에 대해 내부적인 디바이스 또는 패키지 빌드-업의 외부 디바이스)가 이런 제한이 없을 경우에 경험하게 되는 자기장보다 사실상 더 적은 자기장에 노출되게 한다. 실시예에서, 자기장 차폐는 자석 하부에 배치되는 적어도 하나의 하부 자기장 차폐 물질(bottom-side field shielding material) 및/또는 자석 상부에 배치되는 상부 차폐 물질(top-side shielding material) 및/또는 자석에 인접하여 배치되는 측방향 자기장 차폐 물질(lateral field shielding material)을 포함한다.
도 3a 내지 도 3c는 특정 빌드-업 패키지에 제공된 다양한 크기와 물질에 기반하여 자기장 해석기(field solver)와 함께 모의실험될 때, 패키지된 영구 자석의 단면적 내부의 모델링된 자기장 세기를 예시한다. 도 3a에서, 패키지 표면(305)은 자석(310)을 둘러싼다. 이 예에서, 자석(310)은 z-차원에 대해 사실상 평행하게 지향된 극(pole)을 가지면서 z-차원으로 약 200㎛이고, 패키지 표면(305)은 z-차원에서 약 400㎛만큼 서로 분리되어 있다. 고 투자율 자기 차폐 물질이 없는 이러한 차원에서는, 유의미한 자기장이 패키지 빌드-업의 z-차원 밀폐(confines)를 넘어서 발견되고(예를 들면 윤곽선(315)), 또한 측방향으로 x-차원에서는 패키지 빌드-업의 다른 영역 내부에서 발견된다(예를 들면 윤곽선(316)).
도 3b는 자기 차폐가 하부 자기장 차폐 물질과 상부 차폐 물질을 모두 포함하는 경우의 실시예의 모의실험을 예시한다. 도시된 바와 같이, 하부 차폐 물질(321)은 패키지 빌드-업 영역 상부에 연장되어 있고, 자석(310)의 제1 측면에 마주하여 배치된다. 상부 차폐 물질(322)은 마찬가지로 패키지 빌드-업 영역 상부에 연장되어 있고, 자석(310)의 제2 측면에 마주하여 배치된다. 도시된 것처럼, 패키지 표면(305)을 넘어서는 자기장 세기는 도 3a에 도시된 참조 자기장에 비해, 그리고 패키지 빌드-업 내부에 측방향으로 뻗어 있는 자기장에 비해 상당히 감소한다. 도 3c는 자기 차폐가 자석의 제3 측면에 마주하여 배치된 측방향 자기장 차폐 물질(324)을 더 포함하는 실시예의 모의실험을 예시한다. 도시된 것처럼, 측방향 자기장 차폐 물질(324)을 넘어서는 측방향 자기장 세기는 도 3a와 도 3b의 자기장에 비해 감소한다. 측방향 자기장 차폐 물질(324)은 오로지 자기장을 예를 들면 자석(310)보다 그다지 크지 않은 영역을 점유하는 패키지 빌드-업의 일부분과 자기장을 활용하는 목표 디바이스에 국한하는데 활용될 수 있다.
도 1b는 자석을 갖는 MEMS 디바이스와 자기 차폐를 통합하는 방법(102)을 예시한다. 비록 이 방법(102)은 MEMS 디바이스가 자기 차폐와 함께 바람직하게 통합된 예시적인 실시예이지만, 방법(101)의 선택적 실시예가 MEMS 디바이스의 임의의 다른 통합이 없이 빌드-업 패키지에 자석과 자기 차폐(또는 그냥 자기 차폐만 단독으로)를 통합할 수도 있을 것이다. 이 실시예는 예를 들면 인덕터 또는 다른 전자기 디바이스가 빌드-업 패키지 내부에 통합되는 경우에 실시될 수 있다.
방법(102)은 동작(105)에서 패키지 빌드-업의 형성을 포함한다. 동작(108)에서, 제1 디바이스가 패키지 빌드-업과 통합된다. 제1 디바이스는 자기장에 민감할 수 있을 것이다. 예시적인 디바이스로서, 제한하려는 것은 아니지만, 임의의 IC(예를 들면, 마이크로프로세서, 메모리 칩 등), 광학 디바이스(예를 들면, EAM, MOEMS 등), 전자기 디바이스(예를 들면, 벅-부스트 전력 공급원 등), MEMS 디바이스(예를 들면, 자기적 또는 용량적으로 결합하는 해방된 부재들 등)를 들 수 있다. 동작(111)에서, 자석의 자기장에 의지하는(그렇지 않으면, 자석의 자기장의 혜택을 받는) 자석과 MEMS 디바이스는 패키지 빌드-업에 제1 디바이스와 함께 통합된다. MEMS 디바이스는 패키지 내의 유일한 이런 디바이스가거나 복수의 이런 디바이스 중 하나일 것이다. 빌드-업 내부에서 유전 물질 층에 의해 분리되어 있는 교번하는 도전 물질 층은 MEMS 디바이스를 위한 공간(면적과 부피)을 제공한다. 이러한 면적과 부피를 본 명세서에서 공극(void)이라 부른다. 실시예에서, 공극의 이 부분은 빌드-업 내부에 매립되는 MEMS 디바이스를 내포하는데 활용된다. 대표적인 MEMS 디바이스로서 센서와 액추에이터가 있다. 예를 들자면, 제한하는 것은 아니지만, 공진기, 스위치, 가속도계, 자이로스코프, 바이오 센서 및 광학 디바이스 등을 들 수 있다. MEMS 디바이스가 자기적으로 결합하는 어떤 실시예에서, MEMS 디바이스는 MEMS 디바이스 동작 동안에 자기장의 존재시 정적 및/또는 동적 기계적 편향(mechanical deflection)을 겪지 않는 해방 부재(a released member)를 포함한다.
방법(102)은 동작(116)에서 MEMS 디바이스의 자기장 노출을 줄이지 않으면서 제1 디바이스의 자기장 노출을 줄이기 위해 자기 차폐를 형성하는 것으로 마친다. 어떤 실시예에서, MEMS 디바이스의 해방된 부재는 하부 및 상부 자기장 차폐 물질 사이(예를 들면, 도 3b에서 물질(321)과 물질(322) 사이)에 배치된다. 이 해방된 부재는 또한 측방향 자기장 차폐 물질에 인접하여 배치될 수도 있다(예를 들면, 도 3c에서 측방향 차폐 물질(324)의 밀폐 내부에). 이 실시예에서, 차폐에 의한 자기장 밀폐는 다양한 차폐 물질 내부의 자기장 세기를 증가시킬 수 있고, 이로써 국소적 자기장 세기 또는 자기장 균일성을 증가시킴으로써 이러한 밀폐가 부족한 패키지에 통합된 시스템에 비해 MEMS 디바이스에 고 감도의 특성을 부여할 수 있다. 이런 맥락에서, 자기 차폐 실시예는 제1 디바이스가 패키지된 자석의 자기장에 노출되는 것을 막아주는 것과 함께 자석에 접속되게 구성된 패키지된 자기 디바이스의 성능을 개선하여 유익하다.
실시예에서, 자석은 빌드-업 패키지 내부에 제조된 MEMS 디바이스와 수직으로 통합된다. 이런 특정 실시예에서, 제1(즉, 하부) 자기장 차폐 물질은 빌드-업 영역의 상부에 연장되어 있으며, MEMS 디바이스의 적어도 하나의 해방된 부재의 반대편에 있는 자석의 한 측면과 마주하여 배치된다(즉, 이 자석은 MEMS 디바이스와 하부 차폐 사이에 z 방향 위치에 존재한다). 다른 실시예에서, 해방된 MEMS 부재는 자석과 제2(즉, 상부) 차폐 물질 사이의 z 방향 위치에 배치되는데, 이것은 또한 빌드-업 영역의 상부에 연장되어 있다(즉, 상부 차폐 물질이 자석의 제1 측면과 반대이면서 제2 측면과는 마주하여 배치된다).
도 2는 자기장 차폐가 디바이스 패키지 빌드-업에 통합되는 실시예를 또한 예시하는 흐름도이다. 도 2와 관련하여 설명된 방법(201)의 하나 이상의 실시예는 도 1b의 실행시에 활용될 수 있다. 방법(201)은 자기장 차폐가 빌드-업 캐스팅(build-up casting)을 위한 몰드(mold)에 통합되는 실시예를 포함한다. 도 4a 내지 도 4j는 또한 자기장 차폐가 자석과 통합되고 차폐된 자석이 패키지 몰드에 포함되는 하나의 실시예를 예시한다. 도 5a 내지 도 5j와 도 6a 내지 도 6k는 또한 다른 자기장 차폐 몰드 실시예를 예시한다. 방법(201)은 예를 들면 도 7a 내지 도 7l에 추가로 예시된 것처럼 자기장 차폐가 하나 이상의 적층된 빌드-업 층(laminated build-up layer)에 통합되는 실시예를 포함한다. 이 실시예의 각각이 특정 구조 및 기술을 예시하지만, 실시예들이 그들 각자의 속성이 배타적이지 않는 경우에는 조합될 수도 있음을 유의하자. 예를 들면, 패키지 빌드-업의 일부분을 몰드하는데 이용되는 차폐된 자석은 적층된 빌드-업 물질에 통합되는 차폐 물질과 조합될 수 있을 것이다. 더 나아가, 도 4a 내지 도 4j, 도 5a 내지 도 5, 도 6a 내지 도 6k 그리고 도 7a 내지 도 7l이 수직으로 통합된 자기 MEMS 실시예에 따른 자기장 차폐와 함께 빌드-업 구조의 도면을 예시하고 있지만, 설명된 다양한 차폐 기술과 구조가 MEMS 디바이스가 없는 실시예뿐만 아니라 자석으로부터 측방향으로 상당히 떨어져 있는 MEMS 디바이스에 손쉽게 도입될 수도 있음을 유의하자.
도 2를 참조하면, 제1 차폐 방법은 동작(210)에서 차폐 물질(예를 들면, 고 투자율 포일(foil))을 자석에 도포하는 것으로 시작한다. 도 4a에 추가로 예시된 것처럼, 자석은 z-차원에 병행하게 지향된 극을 갖는 영구 자석(409)이거나, x-차원에 평행하게 지향된 극을 갖는 영구 자석(409)이거나, 또는 자석들(409와 409)의 배향(orientation)에 중간 정도인 어떤 배향을 갖는 극을 갖는 영구 자석일 수도 있다. 자석은 거의 모든 크기를 가질 수 있지만, 예시적인 실시예에서 자석(409)(또는 자석(409))의 z-높이는 100~500㎛ 사이이며, 유리하게는 300㎛ 미만이다. 이러한 일 실시예에서, 자석(409)은 0.5~1mm의 반지름을 갖는 원통형이다. 다른 예시적인 실시예에서, 자석(409)은 1~2mm의 측면 길이를 갖는 직사각형이다. 다른 실시예에서, z-차원에 평행하게 지향된 극을 갖는 자석은 직사각형이고, x-차원에 평행한 극을 갖는 자석은 원통형이다.
도 4b는 차폐 물질(412)에서 자석(409)의 부분적 래핑(partial wrapping)을 예시한다. 차폐 물질(412)은 위에서 설명한 것처럼 높은 상대 투자율을 가지며, 예를 들면 상업적으로 입수 가능한 많은 표준 포일 두께들 중 하나를 갖는 위에서 설명된 특정 물질들 중 어떤 것일 수 있다. 차폐 물질(412)은 자석(409)의 한 측면을 빼고 나머지 측면을 캡핑하고/캡핑하거나, 자석의 한 측면 이상을 노출한 채로 두고/두거나 자석의 모든 측면의 일부분을 캡핑할 수 있다. 도 4b는 두 개의 예시적인 실시예를 예시한다. 제1 실시예에서, 차폐 물질(412)은 측방향 자석 측벽 표면(413B)과 하나의 추가 표면(413A) 상부에만 배치된다. 다른 실시예에서, 차폐 물질(412)은 제1 자석 표면(414A)을 완전히 캡핑하고, 측방향 측벽 표면(414B)도 완전히 캡핑하며, 나머지 자석 표면(414C)은 부분적으로 캡핑한다. 이 실시예에서, 차폐 물질(412)의 도포는 자석(409)의 측방향 크기 D1보다 작은 지름 D2를 갖는 방향성 개구부(directional aperture)를 형성한다. 이 개구부는 패키지 내부의 특정 영역에서 예를 들면 MEMS 디바이스를 향할 수 있으며, 또한 패키지의 다른 영역으로부터 프린징 자기장(fringing field)을 제한할 수 있다. 다른 실시예에서(도시되지 않음), 차폐 개구부의 중심점은 MEMS 디바이스의 중심으로부터 편차가 존재할 수도 있다.
도 2로 되돌아가서, 차폐 자석은 동작(215)에서 캐리어(carrier)에 부착된다. 예를 들면 픽 앤 플레이스(pick and place) 기계가 이런 동작에 활용될 수 있을 것이다. 도 4c에 추가로 도시된 예시적인 실시예에서, 자석(409)은 접착제 포일 또는 박막(425)에 의해 캐리어에 부착된다. 예시적인 실시예에서, 캐리어(420)는 자석(409)이 부착되는 희생 부재(sacrificial)이므로(즉, 빌드-업 패키지의 일부로 존속되지 않는다), 노출된 (상부) 자석 표면(414C)이 캐리어(420)에 마주하게 된다. 도 4c에 추가로 예시된 것처럼, 디바이스(411)가 자석(409)으로부터 측방향으로 이격되어 캐리어(420)의 영역에 부착된다. 디바이스(411)는, 제한하려는 것은 아니지만, IC같은 빌드-업 패키지 기술에 대해 수정 가능한 임의의 디바이스일 것이다.
도 4d에 도시된 예시적인 실시예에서, 유전 물질(430)은 자석(409) 상부와 디바이스(411) 상부에 몰드된다. 유전 물질(430)은 예를 들면 습식으로 도입된 다음, 빌드-업 캐스팅으로 건조/경화된다. 많은 적절한 유전 물질이 존재하며, 실시예는 이와 관련하여 제한되지 않는다. 도 4d에 도시된 것처럼, 몰딩 공정은 자석(409)과 디바이스(411)의 다양한 z-높이를 수용한다. 자석(409)이 200㎛ 미만의 두께를 갖고 차폐 물질(412)이 6mil 미만의 두께를 갖는 일 실시예에서, 디바이스(411)는 실리콘 다이 또는 이런 다이들의 스택으로, 이때 각각의 다이는 대략 200㎛를 넘는 두께를 갖는다. 다른 예에서, 디바이스(411)는 150㎛ 미만의 두께를 갖는데, 예를 들면 50㎛ 내지 150㎛의 두께를 갖는다. 다른 두께들도 가능하다. 도시된 것처럼, 차폐 물질(412)은 빌드-업 영역 상부에 연장되어 있으며 자석(409)의 제1 측면(표면(413A))과 유전 물질(430) 사이에 배치되는 하부 자기장 차폐 물질을 수반한다. 차폐 물질(412)은 하부 차폐 물질에 평행하지 않은 방향(예를 들면, 사실상 직각인 방향)으로 연장되어 있으며 자석(409)의 측벽(표면(413B))과 유전 물질(430) 사이에 배치되는 측방향 자기장 차폐 물질을 또한 수반한다. 차폐 물질(412)이 자석(409)의 영역보다 작은 상부 개구부를 형성하는 실시예의 경우, 측방향 차폐 물질은 자석의 제3 측면(상부)을 둘러싼다. 예시적인 실시예에서, 유전 물질(430)은 차폐 물질(412)과 직접 접촉하고, 자석(409)은 차폐 물질(412)에 의해서만 유전 물질(430)로부터 분리된다. 자석(409)과 디바이스(411)가 도 4e에 도시된 것처럼 유전 물질(430)에 매립되면, 캐리어(420)와 접착제 박막(425)이 제거되어, 불완전하게 차폐된 상부 자석 표면(414C)과 디바이스(411)상의 콘택트 패드(contact pad)가 노출된다.
도 2를 다시 참조하면, 동작(220)에서 추가의 빌드-업 층이 형성될 수 있고, 동작(225)에서 이 빌드-업 층 내부에 MEMS 디바이스가 형성될 수 있다. 도 4f에 예시된 것처럼, 예를 들면, 상부 자석 표면(414C)과 디바이스(411) 상부에 유전층(441)이 도입된다(예를 들면, 직접적인 접촉으로). 하나의 적절한 유전 물질로서, 예를 들면 건식 박막 적층으로서 도입되는 ABF 물질을 들 수 있다. 도 4g는 또한 유전 물질 층(441)을 통해 비아(via) 내에 형성되는 도전체를 도시한다. 기계적 공정, 레이저 공정 또는 다른 드릴링 공정(drilling process)이 비아를 형성할 수 있을 것이다. 도 4g의 도전성 물질은 패키지 빌드-업의 제1 도전성 물질 레벨로서 패터닝된 도전성 MEMS 부재(450), MEMS 배리어(barrier)(455) 및 디바이스 패드 상호연결부(460)를 포함한다. 비아의 도전성 물질과 패터닝된 도전성 라인은 무전해 시드 층(electroless seed layer)을 DFR(dry film resist) 패터닝 및 도금(plating)하여 형성될 수 있다. 이후에 DFR을 제거한 뒤 플래시 에치(flash etch)하여 무전해 시드 층을 완전히 제거한다. MEMS 부재(450)는 도전성 앵커(anchor)를 포함한다(도 4g에 표시된 평면을 돌출하는 것으로서 도시하지 않음). MEMS 부재(450)는 자석(409)의 자기장이 존재할 때 적절히 동작하는 임의의 빔 구조, 코일 구조 또는 다른 구조일 수 있다.
유전체 적층 공정 및 도전체 도금 공정은 빌드-업에 복수의 교번하는 유전체 물질 층과 도전체 물질 층을 형성하도록 반복된다. 도 4h는 또한 제1 도전성 레벨 상부에 제2 도전성 물질 레벨로서 형성되는 추가의 패터닝된 도전성 라인을 도시한다. MEMD 배리어(455)의 추가의 도전성 레벨과 디바이스 패드 상호연결부(460)는 예컨대 ABF 박막처럼 추가적인 유전 물질 층(441)에 형성된다.
일 실시예에 따르면, 공극은 자석 상부에 배치되는 빌드-업의 영역에 부피(volume) 또는 3차원 공간 내에 설계된다. 빌드-업 패키지의 형성에서, 도전성 라인 및 비아는 패키지 내부의 사전 결정된 위치에 위치됨이 인지된다. 이러한 위치는 사전 결정된 것이므로, 공극이 설계될 수도 있다. 도 4i는 마스크(470)의 도입 및 패터닝 이후의 도 4h의 구조를 도시하며, 이것은 예를 들면 MEMS 부재(450) 상부에 오프닝(opening)(475)을 갖도록 패터닝된 DFR 물질일 수 있다. 도 4i는 MEMS 부재(450) 주변의 유전층(441)을 제거한 것을 보여주며, 이로써 부재(450)는 하나 이상의 앵커 포인트를 제외한 모든 주변 물질로부터 해방된다. 이후, 부재(450)는 z-차원, x-차원 및 y-차원 중 적어도 하나에서 변위를 경험하지 않게 된다. 유전 물질이 제거되는 한 가지 방법이 플라즈마 에칭(예를 들면, 산소회(oxygen ash))이다. 유전층(430 및 441) 사이의 구성적 차이 또는 해방 에치 정지 층은 해방 에치의 수직 깊이를 설정하는 상이한 에치 특성을 초래할 것이며, 이때 해방 에치의 측방향 밀폐는 예컨대 MEMS 배리어(455)같은 패터닝된 도전 물질 층에 의해 제한된다. 도 4i에 추가로 도시된 것처럼, MEMS 부재(450)는 자기장 차폐 개구부 상부/내부에 배치되도록 수직 정렬된다.
도 2로 다시 돌아가서, 자석에 자기장 차폐를 적용하는 것에 덧붙여서 동작(230)에서 차폐가 적층체 층(laminate layers) 내부에 제공될 수 있고/있거나 동작(235)에서 MEMS 디바이스에 "상부" 자기 차폐가 캡핑될 수 있다. 적어도 하부 차폐가 존재한다면, 도 2의 점선 사각형으로 표시된 것처럼 동작(230, 235)은 선택 가능한 것이다. 동작(230)에서 형성된 적층체 내부의 차폐는 예를 들면 도 3c와 관련하여 위에서 설명된 것처럼 자기장 라인을 더욱 제한할 것이며, 이것은 다른 예시적인 실시예와 관련하여 아래에서 논의된다. 동작(235)에서 형성된 상부 차폐는 상부 차폐를 넘어서는 자기장 라인을 통제 또는 제한하기 위한 것으로, 이는 도 3b와 관련하여 위에서 설명되었다. 도 4j에 도시된 예시적인 실시예에서, 마스크(470)가 제거되고, 상부 자기 차폐(485)는 자기 차폐 물질(412)의 반대편에 있는 자석(409)의 한 측면 상에 MEMS 부재(450) 상부에 배치된다. 상부 차폐(485)는 패키지 빌드-업의 패터닝된 도전성 물질 층에 부착될 것이다. 예시된 실시예에서, 상부 차폐(485)는 MEMS 배리어(455)의 상부 표면에 부착된다. 상부 차폐(485)는 차폐 물질(412)과 관련해 위에서 설명된 고 투자율 물질중 어떤 것의 쿠폰(coupon) 또는 건식 적층 박막(포일)일 수도 있고, 또는 고 투자율 물질로 이루어진 층을 포함하는 복합성 스택일 수도 있다. 이러한 스택은 종래의 피크 앤 플레이스 장비/기술로 부착될 수 있다. 결합 물질(480)(예를 들면, 접착제, 땜납 또는 그와 유사한 것들)은 차폐 물질(485)을 패터닝된 도전성 층 표면에 부착할 것이다. 이후, 방법(201)의 제1 예시적인 실시예는 임의의 종래의 빌드-업 패키징 기술 이후에 자기적으로 차폐된 패키지 빌드-업이 완성되는 동작(240)에서 종료한다.
도 2를 참조하면, 제2 자기장 차폐 몰드 실시예에서, 차폐 물질은 동작(255)에서 자석과 무관하게 구조에 도입된다. 차폐 구조와 자석은 이후에 동작(260)에서 몰드의 각 부분을 형성한다. 도 5a, 5b에 도시된 예시적인 실시예에서, 차폐 물질이 측방향 차원을 갖는 가드 링(guard ring)(512) 내부에 형성되는데 이것은 자석(409)의 측방향 측벽을 따라 형성된다. 예를 들어, 자석(409)이 한 측면에서 1.5mm일 경우에 자석(409)을 수용하기 위해서 가드 링(512)의 내부 지름은 한 측면에서 1.5mm보다 더 커야한다. 예시적인 실시예에서, 가드 링(512)은 폐쇄 구조로서, 자석(401)의 측벽을 둘러싸는 연속적인 둘레를 형성한다. 이전에 설명된 것처럼 자석의 차폐를 직접 제공하는 것과 달리, 가드 링(512)은 자석(409)의 빌드-업 풋프린트(footprint)를 중첩하지 않는다. 가드 링(512)은 원하는 측방향 자기장 밀폐를 제공하기에 충분하고/하거나 피크 앤 플레이스 기술로 장착을 허용하는 적절한 구조적 강도를 제공하기에 충분한 z-높이를 가질 수 있고/있거나 그렇지 않으면 몰드 공정을 수용하기에 충분한 z-높이를 가질 수도 있다. 예시적인 실시예에서, 가드 링(512)은 예컨대 300-500 미크론처럼 자석(409)의 z-두께보다 더 두껍다. 가드 링(512)은 높은 상대 투자율을 갖는 양호한 시트로부터 찍어낼 수 있는데, 이때 시트는 예를 들면 위에서 설명된 범위 내의 상대 투자율을 갖는다. 가드 링(512)은 동종 물질(예를 들면, 뮤-금속)일 수도 있고, 적층체 또는 높은 상대 투자율을 갖는 하나 이상의 층을 포함하는 복합 구조일 수도 있다.
도 5c에 도시된 것처럼, 자석(409)과 디바이스(411)는 예를 들면 도 4c와 관련하여 사실상 위에서 설명되었던 것처럼 다시 한 번 더 접착층(425)으로 캐리어(420)에 부착된다. 또한, 가드 링(512)은 예를 들면 자석(409)과 디바이스(411)를 장착하는데 활용된 동일한 피크 앤 플레이스 기술을 사용하여 캐리어(320)에 유사하게 부착된다.
도 5c의 구조는 유전 물질(430)에 자석(409), 디바이스(411) 및 가드 링(512)을 매립하기 위해 나중에 형성(예를 들면 도포 및 경화)되는 유전 물질(430)과 함께 적어도 몰드의 일부분으로 기능한다. 도시되어 있는 예시적인 실시예에서, 자석(409)의 세 개의 측면이 유전 물질(430)에 매립되는데, 이때 일부 유전 물질(430)은 가드 링(512)과 자석(409)의 측벽 사이에 배치된다. 유전 물질(430)은 가드 링(512)과 디바이스(411) 사이에 더 배치된다. 이런 맥락에서 자석(409)으로부터 측방향으로 연장되어 있는 자기장 라인은 디바이스(411)에 의해 점유된 빌드-업 영역에서 상당히 감소될 것이다.
도 5d에서 추가로 도시된 것처럼, 자기 차폐 물질(514)은 유전 물질(430) 상부에 배치된다. 가드 링(512)이 유전 물질(430) 내부에 완전히 매립되지 않은 예시적인 실시예에서, 차폐 물질(514)은 가드 링(512)과 직접적인 접촉을 할 수도 있다. 그러나 유전 물질(430)은 자석과 자기장 차폐 물질 사이에 배치되어 있다. 차폐 물질(514)은 임의의 원하는 두께를 가질 수도 있으며, 하나의 유리한 실시예에서 차폐 물질(514)은 뮤-금속이나 적절한 고 투자율을 갖는 또다른 물질을 스퍼터링함으로써 형성된다. 다른 증착 기술이 이용될 수도 있다(예컨대 무전해 도금, 적층 등). 도 5e에 도시된 것처럼, 캐리어(420)(및 접착층(425))는 제거되고 빌드-업은 역전되어 차폐 물질(514)이 하부 차폐 물질이 되는데, 이때 자석(409)의 상부과 디바이스(411)의 패드는 노출된다.
도 2를 참조하면, 추가의 빌드-업 층은 동작(220)에서 다시 형성되고 MEMS 디바이스는 이후에 동작(225)에서 빌드-업 층 내부에 형성된다. 예를 들어, 도 5f에 예시된 것처럼, 유전층(441)은 상부 자석 표면(414C)과 디바이스(411) 상부에(예컨대 직접 접촉으로) 도입되고 가드 링(512) 상부에 도입된다. 한 적절한 유전 물질은 예를 들어, 도 4f와 관련하여 전술된 건식 박막 적층체로 도입된 ABF 물질이다. 도 5g는 유전 물질 층(441)을 관통하는 비아 내에 형성된 도전체를 더 설명한다. 도 4g의 도전성 물질은 패키지 빌드-업의 제1 도전성 물질 레벨로서 패터닝된 도전성 MEMS 부재(450), MEMS 배리어(455), 및 디바이스 패드 상호연결부(460)를 다시 포함한다. 유전 적층체와 도전체 도금 공정이 반복되어서 빌드-업 내의 복수의 교번하는 유전 물질 층과 도전 물질 층이 형성된다. 도 5h는 제1 도전성 레벨 상부에 제2 도전성 물질 레벨로서 형성된 추가의 패터닝된 도전성 라인을 더 도시한다.
도 5i는 마스크의 도입 및 패터닝을 거친 도 5h의 구조를 도시한다. 도 5i는 MEMS 부재(450) 주변의 유전층(441)을 제거한 것을 또한 도시하며 이러한 제거에 의해 하나 이상의 앵커 포인트를 제외한 모든 주변 물질로부터 부재(450)를 해방한 것을 추가로 도시한다. 그러므로 부재(450)는 z-차원, x-차원 또는 y-차원 중 적어도 하나에서 변위를 경험하지 않는다.
도 5j에 도시된 것처럼, 마스크(470)는 제거되고 상부 자석 차폐(485)는 하부 자기 차폐 물질(514)의 반대편에 자석(409)의 한 측면 상의 MEMS 부재(450)의 상부에 배치된다. 상부 차폐(485)는 예를 들면 납땜에 의해 패키지 빌드-업의 패터닝된 도전성 물질 층에 부착될 수도 있다. 상부 차폐(485)는 도 4j와 관련하여 전술된 물질 중 임의의 것일 수 있다. 다음으로, 방법(201)의 제2 예시적인 실시예는 동작(240)(도 2)에서 예컨대 빌드-업의 상부에 땜납 마스크 또는 상부 층을 추가하는 등 임의의 종래의 기술을 거친 이후에 자기적으로 차폐된 패키지 빌드-업이 완성되어 종료한다.
도 2를 참조하면, 제3 차폐 몰드 실시예에서, 스페이서와 자석은 동작(265)에서 몰드에 병합되고, 스페이서는 유전체 캐스팅에 공극을 형성하기 위해 제거된다. 차폐 물질은 이후에 동작(270)에서 공극에 증착되어 스페이서를 대체한다. 이런 맥락에서, 스페이서는 빌드-업에 병합된 차폐 물질의 적어도 일부분의 기하학적 구조를 정의하는데 이용되는 제조 맨드릴처럼 기능한다. 위에 설명된 제2 몰드 실시예와 마찬가지로, 최종적인 차폐는 맨드릴을 갖는 자석 및 동작(265)에서 몰드의 개별 부분을 형성하는 자석에 무관하다.
일반적으로, 맨드릴은 임의의 적절한 구조로 수행하고, 예를 들면 양호한 시트로부터 찍어낼 수도 있다. 맨드릴은 예를 들면 용해에 의해 또는 물리적 추출에 의해 빌드-업 유전 물질로부터 선택적으로 제거 가능한 물질로 이루어져야만 한다. 도 6a와 도 6b에 설명된 예시적인 실시예에서, 맨드릴(612)은 자석(409)의 측방향 측벽을 따라가는 측방향 차원을 갖는다. 예를 들어, 자석(409)이 한 측면에서 1.5mm인 경우, 맨드릴(612)의 내부 직경은 자석(409)을 수용할 수 있도록 1.5mm보다 커야한다. 도 6b에 도시된 것처럼, 맨드릴(612)은 폐쇄된 구조가 아니고 맨드릴(612)을 제거하는 즉시 자석(409)과 빌드-업 사이의 연속성에서의 가능한 최대한의 손실을 막기 위해서 개구부(613)를 포함한다. 맨드릴(612)은 원하는 측방향 자기장 밀폐에 적합한 공극을 공급하기에 충분한 정도의 z-높이를 갖고/갖거나, 예를 들면 피크 앤 플레이스 기술로 장착을 허용하고/하거나 몰드 공정 이후에 맨드릴의 제거를 수용하는 적절한 구조적 강도를 가지기에 충분한 정도의 z-높이를 가질 수 있다. 예시적인 실시예에서, 맨드릴(612)은 자석(409)이 두께보다 더 두꺼운 z-두께를 갖는데, 예를 들면 300-500미크론이거나 또는 그 이상이다.
도 6c에 도시된 것처럼, 자석(409)과 디바이스(411)는 사실상 도 4c와 관련하여 전술되었던 것처럼 예를 들면 다시 접착층(425)과 함께 캐리어(420)에 부착된다. 또한, 맨드릴(612)은 예를 들면 자석(409)과 디바이스(411)를 장착하는데 활용된 피크 앤 플레이스 기술을 이용하여 캐리어(420)에 마찬가지로 부착된다.
도 6c의 구조는 이후에 몰드의 적어도 일부분으로서 기능하며, 이때 유전 물질(430)은 자석)409), 디바이스(411) 및 맨드릴(612)을 매립하도록 형성(예를 들면, 도포 및 경화 등등)된다. 도 6d에 도시된 예시적인 실시예에서, 자석(409)의 세 개의 측면들은 유전 물질(430) 내에 매립되는데, 이때 유전 물질(430)은 맨드릴(612)과 자석(409)의 측벽 사이에 배치된다. 유전 물질(430)은 맨드릴(612)과 디바이스(411) 사이에 추가로 배치된다. 맨드릴(612)의 적어도 일부분은 도 6e에 예시된 것처럼 유전 물질(430)의 적용 이후에 노출된 채로 남아 있어서 유전 물질의 제거를 용이하게 한다.
도 6e에서, 자기 차폐 물질(514)은 유전체(430)의 상부에 배치된다. 유전 물질(430)은 자석과 자기장 차폐 물질(514) 사이에 배치된다. 자기 차폐 물질(514)은 임의의 원하는 두께를 가질 것이며, 하나의 유리한 실시예에서 자기 차폐 물질(514)은 스퍼터링에 의해 증착된다. 다른 증착 기술도 사용될 수 있다(예를 들면, 무전해 도금, 적층 등). 자기 차폐 물질(514)은 뮤-금속일 수 있으며, 적절히 높은 투자율을 갖는 다른 물질일 수도 있다. 도 6f에 도시된 것처럼, 캐리어(420)(및 접착층(425))는 제거되고, 빌드-업은 차폐 물질(514)이 하부 차폐 물질이 되면서 이때 자석(409)의 상부와 디바이스(411)의 패드가 노출되도록 반전된다.
도 6e에 도시된 것처럼, 맨드릴(mandrel)(612)의 제거에 의해 유전 물질(430)의 전체 두께를 관통하여 연장되는 공극(475)이 형성된다. 제거 공정에 따라서 공극(475)은 맨드릴 제거를 나타내는 측벽을 가질 수도 있다. 예를 들어, 맨드릴(612)의 측벽은 추출을 용이하게 하도록 양의 기울기를 가질 수도 있다. 이런 맥락에서, 공극의 측벽(475)은 도 6e에서 점선(476)으로 예시된 것처럼 유전체(430)의 상부 및/또는 하부 표면에 직교하지 않을 수도 있고/있거나 자석(409)의 측면에 직교하지 않을 수도 있다.
유전체(430)의 상부에 배치된 자기 차폐 물질(514)은 맨드릴(612)의 제거 이전 또는 이후에 형성될 수 있을 것이다. 도 6g는 맨드릴(612)의 제거 이전에 차폐 물질(514)이 형성되는 실시예를 추가로 예시한다. 마스크(470)는 맨드릴의 제거 이후에 형성되어 공극(475)을 개방하도록 패터닝되는데, 이후에 공극은 적절한 고 투자율의 차폐 물질(661)로(예를 들면, 이전에 설명된 차폐 물질 중 임의의 것으로) 적어도 부분적으로 채워진다(예를 들면, 배선 형성). 차폐 물질(661)은 하부 차폐 물질(514)로서 동일하거나 또는 상이한 구성을 가질 수 있을 것이다. 차폐 물질(661)이 차폐 물질(514)과 동일한 물질일 경우, 두 박막의 미세 구조(microstructure)는 제조 공정을 나타낼 수도 있다. 예를 들어, 이방성 결정립 방위(anisotropic grain orientation)는 차폐 물질(661)에서 측방향 측벽 성장(예를 들면, 측벽으로부터 연장하는 원주형 결정립)을 나타내는 바이어스 또는 조직(texture)을 보여주는 반면, 차폐 물질(514) 내의 조직은 수직 성장(예를 들면, 유전체(430)의 상부 표면으로부터 연장하는 원주형 결정립)을 나타낸다. 그러므로, 차폐 물질(661) 상부(예를 들면, 그 다음의 측벽(476))에서 경사지게 하는 것에 덧붙여서, 미세 구조는 도 6g에서 실선으로 윤곽을 그려넣은 계면(interface)을 확정할 수 있다. 차폐 물질(661)의 증착 이후에, 마스크(470)가 벗겨져서 자석(409)과 디바이스(411)의 상부가 재노출된다.
선택적으로, 차폐 물질(661)은 차폐 물질(514)로서 동시에 증착된다(예를 들면, 도 6e에 묘사된 상태에서 증착된다). 이 실시예의 경우, 마스크(470)가 필요치 않으며, 도 6e 및 도 6g에 묘사된 두 개의 증착 동작이 조합되어, 비아를 빌드-업의 반대 측으로부터 채워간다. 이러한 증착은 캐리어(440)가 제거되기 이전 또는 이후에 수행될 수 있을 것이다.
도 2를 다시 참조하면, 측방향 및 하부 자기 차폐가 제 위치에 있으면, 추가의 빌드-업 층이 동작(220)에서 다시 형성될 수 있고, 다음에 동작(225)에서 이 빌드-업 층 내부에 MEMS 디바이스가 형성된다. 도 6h에 예시된 바와 같이, 예를 들면, 유전층(441)이 상부 자석 표면(414C)과 디바이스(411)의 상부(예를 들면, 직접 접촉으로) 도입되고, 자기 차폐(661)의 상부에도 도입된다. 하나의 적절한 유전 물질은 도 4f와 관련하여 이전에 설명된 것처럼 예컨대 건식 박막 적층체로서 도입되는 ABF 물질이다. 도 6i는 유전 물질 층(441)을 관통하는 비아 내에 형성되는 도전체를 더 도시한다. 도 6i의 도전성 물질은 다시 패터닝된 도전성 MEMS 부재(450), MEMS 배리어(455) 및 디바이스 패드 상호연결부(460)를 패키지 빌드-업의 제1 도전성 물질 레벨로서 포함한다. 유전 적층체 및 도전체 도금 공정이 반복되어, 빌드-업 내의 복수의 교번하는 유전 물질 층과 도전 물질 층이 형성된다. 도 6j는 제1 도전성 레벨의 상부에 제2 도전성 물질 레벨로서 형성되는 추가의 패터닝된 도전성 라인을 더 도시한다.
도 6k는 마스크(470)의 도입 및 패터닝을 거친 이후의 도 6j의 구조를 도시한다. 도 6k는 또한 MEMS 부재(450) 주변의 유전층(441)의 제거를 도시하며, 이러한 제거에 의해 하나 이상의 앵커 포인트를 제외한 모든 주변 물질로부터 부재(450)가 해방됨도 도시하고 있다. 부재(450)는 이후에 z-차원, x-차원 또는 y-차원 중 적어도 하나에서 변위를 경험하지 않게 된다.
도 6l에 도시된 것처럼, 마스크(470)는 상부 자기 차폐(485)가 하부 자기 차폐 물질(514)의 반대편의 자석(409)의 한 측면 상의 MEMS 부재(450)의 상부에 배치된다. 상부 차폐(485)는 예를 들어 납땜에 의해 패키지 빌드-업의 패터닝된 도전성 물질 층에 부착될 수 있다. 상부 차폐(485)는 도 4j와 관련하여 설명된 물질들 중 임의의 것일 수 있다. 이후, 방법(201)의 제3 예시적인 실시예는 동작(240)(도 2)에서 예컨대 빌드-업 상부에 상부 층 또는 땜납 마스크를 추가하는 등의 임의의 종래의 기술을 거치면 자기적으로 차폐된 패키지 빌드-업이 완성되어 종료한다.
도 2로 다시 돌아가서, 또 다른 실시예에서, 자기장 차폐는 빌드-업 적층체에 통합된다. 이러한 실시예는 몰드된 빌드-업 물질에 통합되거나 또는 이런 차폐 물질에 추가적으로 채용되는 다른 차폐에 배타적일 수 있다. 도 2에 도시된 것처럼, 차폐 물질은 동작(285)에서 기판에 적용되며, 자석은 동작(290)에서 차폐된 기판에 부착된다. 응용은 전체 기판 상부에서 전역적일 수도 있고, 또는 차폐 물질이 기판의 특정 영역에만 선택적으로 적용될 수도 있다. 도 7a는 또한 가판(750)에 배치되는 예시적인 하부 자기 차폐 물질(714)을 도시한다. 차폐 물질(714)은 적절한 고 투자율을 갖는 임의의 물질일 수 있는데, 제한하려는 것은 아니지만, 뮤-금속, 퍼멀로이 또는 이전에 설명된 범위 내의 상대 투자율을 갖는 또 다른 물질일 수 있다. 기판(720)은 빌드-업 캐리어로서 적절한 임의의 패키징 기판일 수도 있고/있거나 기판(720)은 하나 이상의 유기 절연 적층체(예컨대, ABF)일 수도 있다. 차폐 물질(714)은 기판(720) 상에 다양한 기술로 증착될 수 있는데, 제한하려는 것은 아니지만, 스퍼터링 또는 건식 박막 적층 등에 의해 증착될 수 있다. 이후에 예를 들면 접착제(406)를 이용해 자석(409)과 디바이스(411)가 차폐된 기판 상부에 부착된다.
도 7b는 감광성(photodefinable) 유전(절연)층(741)의 적층을 예시한다. 유전층(741)은 임의의 종래의 감광성 (유기) 유전층일 수 있다. 유전층(741)은 자석(409)이 하부 자기장 차폐 물질(714)에 부착된 이후에 적층되므로, 자석(409)은 오로지 차폐 물질(714)로 캡핑된 빌드-업 영역의 일부분만을 점유한다. 또한, 유전 물질(741)은 자석(409)의 측벽에 인접하여 제공되지만, 자석(409)과 자기장 차폐 물질(714) 사이의 영역에는 존재하지 않는다.
도 7c에 도시된 바와 같이, 감광성 유전층(741)은 예를 들면 특정 유전 절연체에 적절한 임의의 종래의 마스크 공정, 노출 공정 및 현상 공정으로 패터닝된다. 유전층(741)의 패터닝은 하나 이상의 공극(475)을 형성한다. 공극(475)은 도 6e와 관련하여 설명된 것과 유사하게 자석을 둘러싸는 연속적인 둘레 모트(continuous perimeter mote)일 수도 있고 또는 복수의 분리된 비아 구조 중 하나일 수도 있는데, 이때 비아의 각각은 차폐 물질(714)을 노출하기 위해 유전층(741)의 두께를 관통한다.
도 7d에 도시된 것처럼, 마스크(740)는 패터닝된 유전층(714)의 상부에 형성되고, 마스크(740)의 상부에 형성되는 차폐 물질 층(762)은 공극(475) 내부에도 형성된다. 공극(475)은 적어도 부분적으로 측방향 차폐 물질(761)로 채워진다. 차폐 물질(761,762)은 하부 차폐 물질(714)과 동일한 구조를 가질 수도 있고 상이한 구조를 가질 수도 있다. 차폐 물질(761)은 높은 상대 투자율을 갖는 임의의 물질일 수 있다(예를 들면, 뮤-금속 등).
도 2를 다시 참조하면, 측방향 자기 차폐 및 하부 자기 차폐가 제자리에 위치하면, 추가의 빌드-업 층이 동작(220)에서 형성된 뒤, MEMS 디바이스가 동작(225)에서 빌드-업 층 내부에 형성된다. 도 7e에 예시된 것처럼, 예를 들면 유전층(441)이 상부 자석 표면(414C)의 상부, 디바이스(411)의 상부, 그리고 자기 차폐(761)의 상부에 도입된다. 예시적인 실시예에서, 유전층(741)은 자석(409)와 디바이스(411)의 상부에 배치된 적층체이므로, 자기 차폐(761)는 자석(409)과 디바이스(411)보다 더 두꺼운 z-높이를 갖고, 또는 자석(409)과 디바이스(411)가 상이한 z-높이를 갖는 경우라면, 필러 물질이 두 성분을 평탄화하기 위해 제공될 수도 있다. 그러나 유리한 실시예에서, 자석(409) 및 디바이스(411)는 거의 동일한 z-높이(두께)를 갖는다. 유전층(441)은 예를 들면 도 4f와 관련하여 이전에 설명된 것처럼 건식 박막 적층체로서 도입되는 ABF 재료일 수 있다. 도 7f는 유전 물질 층(441)을 통과하는 비아 안에 형성된 도전체를 추가로 도시한다. 도 7f의 도전 물질은 다시 패키지 빌드-업의 제1 도전성 물질 레벨로서 패터닝된 도전성 MEMS 부재(450), MEMS 배리어(455) 및 디바이스 패드 상호연결부(460)를 포함한다. 유전체 적층 공정 및 도전체 도금 공정은 도 7g와 도 7h에 예시된 것처럼 반복되어, 빌드-업의 복수의 교번하는 유전 물질 층과 도전 물질 층을 형성한다. 도 7h는 또한 마스크(470)의 도입과 패터닝 이후에 제1 도전성 레벨 상부에 제2 도전성 물질 레벨로서 형성되는 추가의 패터닝된 도전성 라인을 보여준다.
도 7i는 하나 이상의 앵커 포인트를 제외하고 모든 주변 물질로부터 부재(450)를 해방하는 공극(475)을 형성하기 위해 MEMS 부재(450) 주변의 유전층(441)을 제거한 이후의 도 7h의 구조를 도시한다.
도 7j에 도시된 것처럼, 마스크(470)가 제거되고, 상부 자기 차폐(485)가 하부 자기 차폐 물질(714)의 반대편에 자석(409)의 한 측면 상의 MEMS 부재(450) 상부에 배치된다. 상부 차폐(485)는 예를 들면 납땜에 의해 패키지 빌드-업의 패터닝된 도전성 물질 층에 부착될 수 있다. 상부 차폐(485)는 도 4j와 관련하여 이전에 설명된 물질들 중 임의의 것일 수 있다. 이후에 방법(201)의 제3 예시적인 실시예는 예컨대 빌드-업 상부에 땜납 마스크 또는 상부 층을 추가하는 것처럼 임의의 종래의 기술 이후에 자기적으로 차폐된 패키지 빌드-업이 완성되는 동작(240)(도 2)에서 종료한다.
주목할만한 것은, 비록 하나의 비아 레벨만이 자기장 차폐 물질(761)로 채워졌지만, 설명된 것처럼 공정은 각각의 연속하는 유전체 적층과 함께 반복되어, 예를 들면 빌드-업의 전체 z-두께만큼 자기 차폐 물질이 채워진 스택형 비아를 형성할 수도 있다. 이러한 스택 자기 차폐 비아는 도 7k에 예시된다. 이 차폐 아키텍처에서, 원한다면 자기장 차폐 물질(761)이 하부 차폐 물질(714)로부터 상부 차폐 물질(485)까지 연장할 수 있다. 각각의 연속하는 유전층 적층과 관련하여 두 번의 패터닝 및 두 번의 증착(deposition)이 수행되는데, 전기적 상호연결부를 형성하는 한 번의 패터닝 및 증착과 자기장 차폐 구조를 형성하는 다른 한 번의 패터닝 및 증착이 그것이다. 도 7l은 자기장 차폐 물질(761)로 채워진 관통 비아(through via)가 자석(409)의 주변부를 따라 배열되는 일 실시예의 평면도를 예시한다. 스택형 비아인 실시예의 경우, 전기적 라우팅(electric routing)이 차폐 내의 일부 틈(break)을 지나가는데, 예를 들면 도 7l에서, 전기적 라우팅(770)은 비아 중 인접하는 비아 사이에 뻗어 나와 자기 차폐를 관통하여, 자석(409) 상부에 배치된 MEMS 디바이스(775)와 전기적으로 접속된다.
도 8은 실시예에 따른 예시적인 최종 사용자 디바이스(800)를 예시하는 도면이다. 디바이스(800)는 패키지 빌드-업 내부에 하나 이상의 자석과 자기장 차폐 구조를 포함할 것이다. 예를 들어, 일 실시예로, 자기적으로 접속된 MEMS 디바이스, 자석 및 자기 차폐가 디바이스(800)에 포함된다. 디바이스(800)는 모바일 디바이스일 수 있는데 디바이스(800)가 이와 관련하여 제한되는 것은 아니다. 예를 들어, 디바이스(800)는 랩탑 컴퓨터, 울트라 랩탑 컴퓨터, 태블릿, 터치패드, 휴대용 컴퓨터, 초소형 컴퓨터, 팜탑 컴퓨터(palm top computer), 셀룰러 폰, 스마트 디바이스(예를 들면, 스마트 폰, 스마트 태블릿 또는 모바일 TV), MID(mobile internet device), 메시징 디바이스(messaging device), 데이터 통신 디바이스 등등에 병합될 수 있을 것이다. 디바이스(800)는 인프라 구조의 디바이스일 수도 있다. 예를 들어, 디바이스(800)는 대형 TV, 셋톱 박스, 데스크탑 컴퓨터 또는 다른 가정용이나 상업용 네트워크 디바이스에 병합될 수 있다. 도 8에 도시된 것처럼, 디바이스(800)는 하우징(802), 디스플레이(804), 입력/출력(I/O) 디바이스(806) 및 안테나(808)를 포함할 수 있다. 디바이스(800)는 또한 네비게이션 특징을 포함할 수도 있다. 디스플레이(804)는 모바일 컴퓨터 디바이스에 적절한 정보를 표시하기에 적합한 임의의 디스플레이 유닛을 포함할 수 있을 것이다. I/O 디바이스(806)는 정보를 모바일 컴퓨터 디바이스에 입력하기에 적합한 임의의 I/O 디바이스를 포함할 수 있다. I/O 디바이스(806)의 예로서, 영숫자 키보드, 숫자 키패드, 터치 패드, 입력 키, 버튼, 스위치, 마이크로폰, 스피커, 음성 인식 디바이스 및 소프트웨어 등을 들 수 있다.
도 9는 본 발명의 일 실시예에 따라 차폐된 자기 MEMS 디바이스를 채용하는 시스템의 블록도이다. 예시적인 일 실시예에서, 시스템(900)은 디바이스의 성분 또는 칩셋으로서 하우징(802)의 내부에 배치된다. 시스템(900)은 태블릿 컴퓨터일 수도 있다. 시스템(900)은 노트북 컴퓨터처럼 모바일 디바이스일 수도 있다. 시스템(900)은 데스크탑 컴퓨터일 수도 있다. 시스템(900)은 자동차에 내장될 수도 있다. 시스템(900)은 TV에 내장될 수도 있다. 시스템(900)은 DVD 플레이어에 내장될 수도 있다. 시스템(900)은 디지털 캠코더에 내장될 수도 있다. 예시적인 실시예에서, 시스템(900)은 시스템(900)의 다양한 성분들을 전기적으로 결합하는 시스템 버스(920)를 포함하는 컴퓨터 시스템이다. 시스템 버스(920)는 단일 버스이거나 또는 다양한 실시예에 따른 버스의 임의의 조합이다. 시스템(900)은 집적 회로(910)에 전력을 공급하는 전압 공급원(930)을 포함한다. 일부 실시예에서, 전압 공급원(930)은 시스템 버스(920)를 통해 집적 회로(910)에 전류를 공급한다. 집적 회로(910)는 전기적으로 시스템 버스(920)에 접속되며, 일 실시예에 따라 임의의 회로 또는 회로의 조합을 포함한다. 실시예에서, 집적 회로(910)는 프로세서(912)를 포함한다. 본 명세서에서 이용되는 바와 같이, 프로세서(912)는 임의의 유형의 디바이스일 수 있는데 제한하려는 것은 아니지만, 마이크로프로세서, 마이크로콘트롤러, 그래픽 프로세서, 그래픽 능력을 갖춘 SoC 프로세서, DSP, RF 능력을 갖춘 SoC 프로세서 등과 등가가 아닌 것일 수도 있다. 집적 회로(910)에 포함될 수 있는 다른 유형의 회로는 ASIC(application-specific integrated circuit)으로, 예를 들면 셀룰러 전화기, 스마트폰, 페이저, 휴대용 컴퓨터, 양방향 무선기 및 다른 전자 시스템 같은 등가가 아닌 무선 디바이스에 이용하기 위한 통신 회로(914)이다. 실시예에서, 프로세서(910)는 예컨대 SRAM같은 온-다이(on-die) 메모리(916)이다. 실시예에서, 프로세서(910)는 예컨대 매립형 DRAM(eDRAM)같은 매립형 온-다이 메모리(916)를 포함한다. 실시예에서, 집적 회로(910)는 제2 집적 회로(911)와 상보형으로 동작한다. 실시예에서, 제2 집적 회로(911)는 그래픽 프로세서 또는 무선 주파수 집적 회로 정도이거나 또는 양자 모두이다. 실시예에서, 해방된 부재(906)를 포함하는 적어도 하나의 MEMS 디바이스(905)는 집적 회로(910, 911)에 접속된다. 실시예에서, MEMS 디바이스(905)는 태블릿이나 스마트폰을 위한 예컨대 가속도계 등의 센서이다. 실시예로, MEMS 디바이스(905) 중 적어도 하나는 영구 자석(910)에 의해 제공되는 자기장에 적어도 부분적으로 기반하여 동작 가능한 전압 공급원(930)이다. 영구 자석(910)은 예를 들면 위에서 설명된 하나 이상의 실시예처럼 임의의 빌드-업 호환 차폐 구조에 따라서 하나의 자기장 차폐에 의해 더욱 차폐된다.
실시예에서, 시스템(900)은 안테나 요소(982)를 포함한다. 안테나 요소(982)의 이용에 의해, TV같은 원격 디바이스가 무선 링크를 통해 원격으로 조작될 수 있다. 예를 들어, 무선으로 동작하는 스마트폰에 적용 가능하다.
방송 명령어는 예컨대 Bluetooth® 기술에 의해 최대 약 30미터 떨어진 TV에 대해 링크한다. 실시예에서, 원격 디바이스는 위성의 GPS(global positioning system)를 포함하고, 이를 위해 안테나 요소는 수신기로서 구성된다. 실시예에서, 시스템(1800)은 결국에 특정 애플리케이션에 적합한 하나 이상의 메모리 요소를 포함할 수 있는 외부 메모리(940)도 포함하는데, 예를 들면, RAM 형태의 주 메모리(942), 하나 이상의 하드 드라이브(944), 및/또는 착탈식 매체(946)를 다루는 하나 이상의 드라이브를 포함하며, 여기서 착탈식 매체는 예컨대 디스켓, CD, DVD, 플래시 메모리 드라이브 및 본 기술분야에 공지된 다른 실체적 매체이다. 실시예에서, 외부 메모리(940)는 임의의 개시된 실시예에 따른 자기 차폐를 갖는 빌드-업을 포함하는 디바이스에 적재되는 POP 패키지의 일부이다.
실시예에서, 전자 시스템(900)은 디스플레이 디바이스(950)와 오디오 출력(960)도 포함한다. 실시예에서, 전자 시스템(900)은 예컨대 콘트롤러(970) 등의 입력 디바이스를 포함하는데, 이것은 키보드, 마우스, 터치 패드, 키패드, 트랙볼, 게임 콘트롤러, 마이크로폰, 음성 인식 디바이스 또는 전자 시스템(900)에 정보를 입력하는 임의의 다른 입력 디바이스일 수도 있다. 일 실시예에서, 입력 디바이스(970)는 카메라를 포함한다. 일 실시예에서, 입력 디바이스(970)는 디지털 음향 녹음기를 포함한다. 일 실시예에서, 입력 디바이스(970)는 카메라와 디지털 음향 녹음기를 포함한다.
본 명세서에 설정된 특정 특징들이 다양한 구현예를 참조하여 설명되었지만, 이 설명은 제한적인 의미로 해석되어서는 안 된다. 그러므로 본 명세서에 설명된 구현예들의 다양한 수정뿐만 아니라 본 개시물이 적용되는 기술 분야에 숙련된 사람에게 명확한 다른 구현예들도 본 개시물의 사상과 범주 내에 있는 것으로 간주한다.
다음의 예들은 특정의 예시적인 실시예를 적용된다.
일 실시예에서, 장치는 패키징 빌드-업을 포함하되, 이 빌드-업은 도전성 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층을 포함한다. 제1 디바이스는 빌드-업에 물리적으로 접속되고, 도전성 물질 층 중 적어도 하나에 전기적으로 접속된다. 자기장 차폐 물질은 제1 디바이스의 근처에서 빌드-업과 접촉하게 배치되어, 빌드-업 내부의 자기장을 제한한다.
추가의 실시예에서, 상기 디바이스는 미세전자기계시스템(MEMS; Micro electromechanical system) 디바이스이고, 차폐 물질은 상기 MEMS 디바이스가 점유하는 빌드-업 영역의 외부의 자기장을 제한하는 것이다.
추가의 실시예에서, 영구 자석이 상기 빌드-업에 물리적으로 접속된다. MEMS는 상기 자석과 동일한 자기장 차폐 물질의 측면 상에 배치된 하나 이상의 해방된 부재를 구비하고, 상기 제1 디바이스는 집적 회로이거나 또는 제2 MEMS 디바이스가다.
추가의 실시예에서, 영구 자석은 빌드-업에 물리적으로 접속된다. MEMS는 빌드-업 내부의 공극(void) 내에 배치되는 하나 이상의 해방된 부재를 갖는다. 자기장 차폐 물질은, 상기 빌드-업 영역 위에 연장되어 있으면서 상기 해방된 부재의 반대편에서 상기 자석의 제1 측면과 대면하게 배치되는 하부 자기장 차폐 물질과; 또는 상기 빌드-업의 영역 상부에 연장되어 있으면서 상기 해방된 부재와 상기 자석의 제2 측면과 대면하게 배치되는 상부 자기장 차폐 물질―이때 상기 해방된 부재는 상기 상부 차폐 물질과 상기 자석 사이에 배치됨―과; 또는 상기 자석의 제3 측면과 대면하게 배치되며 상기 빌드-업의 하부 또는 상부에 대해 평행하지 않은 방향으로 연장되어 있는 측방향 자기장 차폐 물질 중 적어도 하나를 포함한다.
추가의 실시예에서, 영구 자석은 상기 빌드-업의 제1 유전 물질 층 내에 물리적으로 매립된다. MEMS는 상기 빌드-업 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는다. 자기장 차폐 물질은 상기 빌드-업의 영역 상부에 연장되어 있으면서 상기 해방 부재의 반대편의 상기 자석의 제1 측면과 상기 제1 유전 물질 층 사이에 배치되는 하부 자기장 차폐 물질과; 상기 자석의 측벽과 상기 제1 유전 물질 층 사이에 배치된 측방향 자기장 차폐 물질―상기 측방향 자기장 차폐 물질은 상기 하부 차폐 물질에 대해 평행하지 않은 방향으로 연장되어 있음―을 포함한다.
추가의 실시예에서, 영구 자석은 상기 빌드-업의 제1 유전 물질 층 내에 물리적으로 매립된다. MEMS는 상기 빌드-업 내부의 공극 내에 배치된 하나 이상의 해방된 부재를 갖는다. 상기 자기장 차폐 물질은 상기 빌드-업의 영역 상부에 연장되어 있으면서 상기 해방된 부재의 반대편의 상기 자석의 제1 측면과 상기 제1 유전 물질 층 사이에 배치되는 하부 차폐 물질과; 상기 자석의 제2 측면과 상기 제1 유전 물질 층 사이에 배치되는 측방향 차폐 물질―상기 측방향 자기장 차폐 물질은 상기 하부 차폐 물질에 대해 평행하지 않은 방향으로 연장되어 있으면서, 상기 해방된 부재에 가장 가까운 상기 자석의 제3 측면의 일부분을 둘러싸고 있음―을 포함한다.
추가의 실시예에서, 영구 자석은 상기 빌드-업의 제1 유전 물질 층 내에 물리적으로 매립된다. MEMS는 상기 빌드-업 내부의 공극 내에 배치된 하나 이상의 해방된 부재를 갖는다. 상기 자기장 차폐 물질은 상기 빌드-업의 영역 상부에 연장되어 있는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 반대편의 상기 자석의 제1 측면과 상기 제1 유전 물질 층 사이에 배치됨―과; 상기 하부 차폐 물질에 대해 평행하지 않은 방향으로 연장되어 있는 측방향 자기장 차폐 물질을 포함한다. 상기 제1 유전 물질 층은 상기 측방향 자기장 차폐 물질과 상기 자석의 측벽 사이에 배치된다.
추가의 실시예에서, 영구 자석은 상기 빌드-업의 제1 유전 물질 층 내에 물리적으로 매립된다. MEMS는 상기 빌드-업 내부의 공극 내에 배치된 하나 이상의 해방된 부재를 갖는다. 상기 자기장 차폐 물질은 자석보다 큰 상기 빌드-업의 영역 상부에 연장되어 있는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 반대편의 상기 자석의 제1 측면과 상기 하부 차폐 물질 층 사이의 영역에는 존재하지 않음―과; 상기 자석의 측벽에 인접하면서 상기 하부 차폐 물질에 평행하지 않은 방향으로 상기 제1 유전 물질 층을 관통하여 연장되어 있는 측방향 자기장 차폐 물질을 포함한다. 상기 제1 유전 물질 층은 상기 측방향 자기장 차폐 물질과 상기 자석의 측벽 사이에 배치된다.
추가의 실시예에서, 영구 자석은 상기 빌드-업의 제1 유전 물질 층 내에 물리적으로 매립된다. MEMS는 상기 빌드-업 내부의 공극 내에 배치된 하나 이상의 해방된 부재를 갖는다. 상기 자기장 차폐 물질은 자석보다 큰 상기 빌드-업의 영역 상부에 연장되어 있는 하부 자기장 차폐 물질을 포함하되, 이때 상기 제1 유전 물질 층은 상기 해방된 부재의 반대편의 상기 자석의 제1 측면과 상기 하부 차폐 물질 층 사이의 영역에는 존재하지 않는다. 상기 자기장 차폐 물질은 상기 빌드-업의 영역 상부와 상기 자석의 반대편의 상기 해방된 부재의 한 측면 상에 연장되어 있는 상부 자기장 차폐 물질 층을 더 포함한다. 자기장 차폐 물질은 자기장 차폐 물질로 채워진 복수의 스택형 비아(via)를 더 포함한다. 상기 스택형 비아는 상기 자석의 측벽에 인접하면서 상기 제 유전 물질과 상기 제1 유전 물질 층 상부에 배치된 제2 유전 물질을 관통하여 연장되어 있다. 상기 제1 유전 물질 층은 상기 복수의 관통 비아와 상기 자석의 측벽 사이에 배치된다.
일 실시예에서, 장치는 프로세서와, 배터리와, 그리고 상기 프로세서와 상기 배터리에 접속되면서 전술한 디바이스 실시예 중 임의의 디바이스 실시예를 포함한다.
일 실시예에서, 패키징 빌드-업을 형성하는 방법은 패터닝된 도전 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층을 빌드-업하는 단계를 포함한다. 영구 자석은 상기 빌드-업과 함께 통합된다. 자기장 차폐 물질이 또한 상기 빌드-업과 함께 통합되어, 상기 자석이 점유하는 상기 빌드-업의 영역을 넘어서는 상기 자석의 자기장을 제한한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 상기 차폐 물질 내의 상기 자석의 하나 이상의 측면을 캡핑하는 단계와, 상기 차폐된 자석을 희생 캐리어(sacrificial carrier)에 부착하는 단계와, 상기 자석의 하나 이상의 차폐된 측면 주변에 제1 유전 물질을 형성하는 단계와, 상기 희생 캐리어를 제거하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 상기 차폐 물질 내의 상기 자석의 측벽과 하부를 캡핑하는 단계와, 상기 차폐된 자석을 희생 캐리어에 부착하는 단계―이때 상기 자석의 상부가 상기 희생 캐리어에 대면하게 됨―와, 상기 자석의 하나 이상의 차폐된 측면 주변에 제1 유전 물질을 형성하는 단계와, 상기 희생 캐리어를 제거하는 단계를 더 포함한다. 상기 방법은 상기 자석의 상부의 상부와, 상기 제1 유전 물질의 상부에 배치된 상기 빌드-업의 층들 내부에 MEMS 디바이스를 형성하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 상기 자석을 희생 캐리어에 부착하는 단계와, 상기 자석의 하나 이상의 측면을 대면하도록 상기 희생 캐리어에 대해 자기장 차폐 가드 링을 부착하는 단계와, 상기 자석의 하나 이상의 측면과 상기 가드 링의 주변에 제1 유전 물질을 형성하는 단계와, 상기 희생 캐리어를 제거하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 상기 자석을 희생 캐리어에 부착하는 단계와, 상기 자석의 하나 이상의 측면을 대면하도록 상기 희생 캐리어에 대해 자기장 차폐 가드 링을 부착하는 단계와, 상기 자석의 하나 이상의 측면과 상기 가드 링의 주변에 제1 유전 물질을 형성하는 단계와, 상기 희생 캐리어를 제거하는 단계를 더 포함한다. 상기 방법은 상기 자석의 상부의 상부와, 상기 가드 링의 내부에 배치되어 있는 상기 제1 유전 물질의 영역 상부에 배치된 상기 빌드-업의 층들 내부에 MEMS 디바이스를 형성하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 기판 상부에 하부 차폐 물질 층을 형성하는 단계와, 상기 하부 차폐 물질 층 상부에 상기 자석을 부착하는 단계와, 상기 자석과 상기 하부 차폐 물질 층 상부에 제1 유전 물질 층을 적층하는 단계와, 상기 하부 차폐 물질 층의 한 영역을 노출하도록 상기 제1 유전 물질 층의 개구부(opening)를 패터닝하는 단계와, 상기 개구부 상부 내에 자기 차폐 물질을 증착하는 단계를 더 포함한다. 상기 방법은 상기 자석의 상부와, 상기 제1 유전 물질의 한 영역의 상부에 배치된 상기 빌드-업의 층들 내부에 MEMS 디바이스를 형성하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석 및 상기 차폐 물질을 상기 빌드-업과 함께 통합하는 단계는 기판 상부에 하부 차폐 물질 층을 형성하는 단계와, 상기 하부 차폐 물질 층 상부에 상기 자석을 부착하는 단계와, 상기 자석과 상기 하부 차폐 물질 층 상부에 제1 유전 물질 층을 적층하는 단계와, 상기 하부 차폐 물질 층의 영역들을 노출하도록 상기 제1 유전 물질 층을 관통하는 복수의 제1 개구부를 패터닝하는 단계―상기 복수의 제1 개구부는 상기 자석을 둘러싸는 비아 어레이(array of vias)를 형성함―와, 상기 개구부 내부에 제1 자기 차폐 물질을 증착하는 단계와, 상기 제1 유전 물질 층의 상부에 제2 유전 물질 층을 적층하는 단계와, 상기 제1 자기 차폐 물질의 영역들을 노출하도록 상기 제2 유전 물질 층을 관통하는 복수의 제2 개구부를 패터닝하는 단계―상기 복수의 제2 개구부는 상기 복수의 제1 개구부의 상부에 수직으로 겹쳐짐―와, 상기 제2 개구부 내부에 제2 자기 차폐 물질을 증착하는 단계를 더 포함한다. 상기 방법은 상기 자석의 상부와 상기 빌드-업의 층들의 내부에 MEMS 디바이스를 형성하는 단계를 더 포함한다.
추가의 실시예에서, 상기 자석을 통합하는 단계는 상기 빌드-업의 제1 유전층의 내부에 영구 자석을 매립하는 단계를 더 포함하되, 이때 자극(magnetic pole)은 상기 빌드-업의 z-두께에 평행한 방위를 갖는다. 상기 자석은 400㎛ 미만인 z-두께를 갖는다. 추가의 실시예에서, 상기 차폐 물질을 통합하는 단계는 500보다 큰 상대 투자율을 갖는 물질을 상기 제1 유전층과 접촉하게 배치하는 단계를 더 포함한다.
추가의 실시예에서, 전술한 방법 중 임의의 방법은 상기 자석으로부터 측방향으로 이격된 상기 빌드-업의 한 영역 내부에 IC 칩을 통합하는 단계를 더 포함한다. 추가의 실시예에서, MEMS 디바이스는 상기 자석의 상부에 배치된 상기 빌드-업의 한 영역 내부에 통합된다. 추가의 실시예에서, 상기 자석을 통합하는 단계는 상기 빌드-업의 내부에 영구 자석을 매립하는 단계를 더 포함하되, 이때 자극은 상기 MEMS 디바이스를 향하는 방위를 갖는다. 추가의 실시예에서, 상기 자기장 차폐 물질을 통합하는 단계는 500보다 큰 상대 투자율을 갖는 물질을 상기 빌드-업과 접촉하게 배치하는 단계를 더 포함한다.
추가의 실시예에서, 전술한 방법의 실시예 중 임의의 방법의 실시예와 관련하여, 상기 자기장 차폐 물질을 통합하는 단계는 25000보다 큰 상대 투자율을 갖는 물질을 상기 빌드-업과 접촉하게 배치하는 단계를 더 포함한다.
실시예에서, 장치는 패키징 빌드-업을 포함하되, 상기 빌드-업은 도전성 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층을 포함한다. 이 장치는 상기 빌드-업에 물리적으로 접속된 영구 자석을 더 포함한다. 상기 장치는 상기 빌드-업과 접촉하여 배치된 자기장 차폐 물질을 더 포함한다. 상기 장치는 상기 자석과 동일한 상기 자기장 차폐 물질의 측면 상에 배치된 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함한다. 일 실시예에서, 상기 자기장 차폐 물질은 상기 빌드-업의 영역 상부에 연장되어 있으면서 상기 해방된 부재의 맞은편 자석의 제1 측면에 대면하여 배치된 하부 자기장 차폐 물질과, 또는 상기 빌드-업의 영역 상부에 연장되어 있으면서 상기 자석의 제2 측면에 대면하여 배치된 상부 자기장 차폐 물질―상기 해방된 부재는 상기 상부 차폐 물질과 상기 자석 사이에 배치되어 있음― 중 적어도 하나를 포함한다.
추가의 실시예에서, 장치는 500을 넘는 상대 투자율을 갖는 물질로 채워진 복수의 비아를 포함하는 측방향 자기장 차폐를 더 포함하되, 상기 비아는 상기 자석의 측벽에 인접하여 상기 빌드-업의 적어도 일부분을 관통하게 연장되어 있다.
추가의 실시예에서, 장치는 500을 넘는 상대 투자율을 가는 물질로 채워진 복수의 스택형 비아를 포함하는 측방향 자기장 차폐를 더 포함하되, 상기 스택형 비아는 상기 자석의 측벽에 인접하여 상기 빌드-업을 완전히 관통하게 연장되어 있다.
본 발명이 설명된 실시예들로 제한되는 것이 아니며 첨부의 특허청구범위의 범주를 이탈함이 없이 수정 및 변경되어 실시될 수 있음을 인지할 것이다. 예를 들어, 상기 실시예는 특정 조합의 특징들을 포함할 수도 있다. 그러나 상기 실시예들은 이와 관련하여 제한되지 않으며, 다양한 구현에서 전술한 실시예들은 이런 특징들의 부분집합만을 취하고, 이런 특징들의 상이한 순서를 취하며, 이런 특징들의 상이한 조합을 취하고/하거나 명시적으로 기재된 특징들이 아닌 추가의 특징들을 취하는 것도 포함할 수 있다. 그러므로 본 발명의 범주는 첨부의 특허청구범위의 권리가 부여되는 등가의 전체 범주와 함께 첨부의 특허청구범위를 참조하여 결정되어야 한다.

Claims (23)

  1. 패터닝된 도전성 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층(a plurality of alternating layers)을 포함하는 패키징 빌드-업(a packaging build-up)과,
    상기 빌드-업에 물리적으로 접속된 영구 자석과,
    상기 빌드-업에 물리적으로 접속되며 상기 도전성 물질 층 중 적어도 하나의 도전성 물질 층에 전기적으로 접속되는 제1 디바이스와,
    상기 제1 디바이스 근처에서 상기 빌드-업과 접촉하게 배치되는 자기장 차폐 물질을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  2. 제1항에 있어서,
    상기 제1 디바이스는 미세전자기계시스템(MEMS, Micro electromechanical system) 디바이스이고,
    상기 자기장 차폐 물질은 상기 MEMS 디바이스가 점유하는 상기 빌드-업 영역의 외부의 자기장을 제한하기 위한 것인
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.

  3. 제1항에 있어서,
    상기 자석과 동일한 상기 자기장 차폐 물질의 측면 상에 배치되는 하나 이상의 해방된 부재(one or more released member)를 갖는 MEMS를 더 포함하되,
    상기 제1 디바이스는 집적 회로 또는 제2 MEMS 디바이스인
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  4. 제1항에 있어서,
    상기 빌드-업 내부의 공극(void) 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 해방된 부재의 맞은편의 상기 자석의 제1 측면에 대면하게 배치되고 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질(bottom-side field shielding material), 또는
    상기 자석의 제2 측면에 대면하게 배치되고 상기 빌드-업의 영역 위에 연장되는 상부 자기장 차폐 물질(top-side field shielding material)―상기 해방된 부재는 상기 상부 자기장 차폐 물질과 상기 자석 사이에 배치됨―, 또는
    상기 자석의 제3 측면에 대면하고 상기 빌드-업의 하부 또는 상부에 평행하지 않은 방향으로 연장되게 배치되어 있는 측방향 자기장 차폐 물질(lateral field shielding material) 중 적어도 하나를 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  5. 제1항에 있어서,
    상기 영구 자석은 상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립되고,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는 상기 빌드-업 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 제1 유전 물질 층 사이에 배치되고 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질과,
    상기 자석의 측벽과 상기 제1 유전 물질 층 사이에 배치되며 상기 하부 자기장 차폐 물질에 평행하지 않은 방향으로 연장되는 측방향 자기장 차폐 물질을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.

  6. 제1항에 있어서,
    상기 영구 자석은 상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립되고,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는 상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 제1 유전 물질 층 사이에 배치되고 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질과,
    상기 자석의 제2 측면과 상기 제1 유전 물질 층 사이에 배치되며 상기 하부 자기장 차폐 물질에 평행하지 않은 방향으로 연장되고 상기 해방된 부재 가까이에서 상기 자석의 제3 측면의 일부분을 둘러싸는 측방향 자기장 차폐 물질을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  7. 제1항에 있어서,
    상기 영구 자석은 상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립되고,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는 상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 하부 자기장 차폐 물질 사이에 배치됨―과,
    상기 하부 자기장 차폐 물질에 평행하지 않은 방향으로 연장되는 측방향 자기장 차폐 물질―상기 제1 상기 제1 유전 물질 층은 상기 측방향 자기장 차폐 물질과 상기 자석의 측벽 사이에 배치됨―을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  8. 제1항에 있어서,
    상기 영구 자석은 상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립되고,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는 상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 자석보다 더 큰 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 하부 자기장 차폐 물질 사이의 영역에는 존재하지 않음―과,
    상기 자석의 측벽에 인접하면서 상기 하부 자기장 차폐 물질에 평행하지 않은 방향으로 상기 제1 유전 물질을 관통하게 연장되는 측방향 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 측방향 자기장 차폐 물질과 상기 자석의 측벽 사이에 배치됨―을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  9. 제1항에 있어서,
    상기 영구 자석은 상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립되고,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는 상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 더 포함하되,
    상기 자기장 차폐 물질은
    상기 자석보다 더 큰 상기 빌드-업의 영역 위로 연장되는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 하부 자기장 차폐 물질 사이의 영역에는 존재하지 않음―과,
    상기 빌드-업의 영역 위와, 상기 자석의 맞은편의 상기 해방된 부재의 측면 상에 연장되는 상부 자기장 차폐 물질과,
    자기장 차폐 물질로 채워지며, 상기 자석의 측벽에 인접하면서 적어도 상기 제1 유전 물질 층과 상기 제1 유전 물질 층 위에 배치된 제2 유전 물질을 관통하게 연장되는 복수의 스택형 비아―상기 제1 유전 물질은 상기 자석의 측벽과 상기 복수의 관통 비아 사이에 배치됨―을 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  10. 프로세서와,
    배터리와,
    상기 프로세서와 상기 배터리에 접속되는 자기장 차폐를 패키징 빌드-업에 통합하는 장치를 포함하되,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는
    패터닝된 도전성 물질 층과 유전 물질 층으로 이루어진 복수의 교번하는 층(a plurality of alternating layers)을 포함하는 패키징 빌드-업(a packaging build-up)과,
    상기 빌드-업의 제1 유전 물질 층에 물리적으로 매립된 영구 자석과,
    상기 빌드-업에 물리적으로 접속되며 상기 도전성 물질 층 중 적어도 하나의 도전성 물질 층에 전기적으로 접속되는 제1 디바이스와,
    상기 빌드-업의 내부의 자기장을 제한하기 위해 상기 제1 디바이스 근처에서 상기 빌드-업과 접촉하게 배치되는 자기장 차폐 물질을 포함하는
    모바일 디바이스.
  11. 패키징 빌드-업을 형성하는 방법으로서,
    패터닝된 도전성 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층을 포함하는 빌딩-업(building-up)하는 단계와,
    상기 빌드-업과 영구 자석을 통합하는(integrating) 단계와,
    상기 자석이 점유하는 상기 빌드-업의 영역을 넘어서는 상기 자석의 자기장을 제한하기 위해 상기 빌드-업과 자기장 차폐 물질을 통합하는 단계를 포함하는
    방법.
  12. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    상기 차폐 물질 내에서 상기 자석의 하나 이상의 측면을 캡핑하는 단계와,
    상기 차폐된 자석을 희생 캐리어(sacrificial carrier)에 부착하는 단계와,
    상기 자석의 하나 이상의 차폐된 측면의 주변에 제1 유전 물질을 형성하는 단계와,
    상기 희생 캐리어를 제거하는 단계를 더 포함하는
    방법.
  13. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    상기 차폐 물질 내에서 상기 자석의 측벽과 하부를 캡핑하는 단계와,
    상기 차폐된 자석을 희생 캐리어에 부착하는 단계―상기 자석의 상부는 상기 희생 캐리어에 대면함―와,
    상기 자석의 하나 이상의 차폐된 측면의 주변에 제1 유전 물질을 형성하는 단계와,
    상기 희생 캐리어를 제거하는 단계를 더 포함하고,
    상기 방법은 상기 제1 유전 물질 위에 배치되는 상기 빌드-업의 층들의 내부에 그리고 상기 자석의 상부의 위에 MEMS 디바이스를 형성하는 단계를 더 포함하는
    방법.
  14. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    상기 자석을 희생 캐리어에 부착하는 단계와,
    상기 자석의 하나 이상의 측면에 대면하도록 자기장 차폐 가드 링을 상기 희생 캐리어에 부착하는 단계와,
    상기 자석의 하나 이상의 측면 및 상기 가드 링의 주변에 제1 유전 물질을 형성하는 단계와,
    상기 희생 캐리어를 제거하는 단계를 더 포함하는
    방법.
  15. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    상기 자석을 희생 캐리어에 부착하는 단계와,
    상기 자석의 하나 이상의 측면에 대면하도록 자기장 차폐 가드 링을 상기 희생 캐리어에 부착하는 단계와,
    상기 자석의 하나 이상의 측면 및 상기 가드 링의 주변에 제1 유전 물질을 형성하는 단계와,
    상기 희생 캐리어를 제거하는 단계를 더 포함하고,
    상기 방법은 상기 가드 링의 내부에 배치된 상기 제1 유전 물질의 한 영역 위에 배치되는 상기 빌드-업의 층들 내부에 그리고 상기 자석의 상부의 위에 MEMS 디바이스를 형성하는 단계를 더 포함하는
    방법.
  16. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    기판 상부에 하부 차폐 물질 층을 형성하는 단계와,
    상기 자석을 상기 하부 차폐 물질 층 위에 부착하는 단계와,
    상기 자석 및 상기 하부 차폐 물질 층 위에 제1 유전 물질 층을 적층(laminating)하는 단계와,
    상기 하부 차폐 물질 층의 한 영역을 노출하도록 상기 제1 유전 물질 층의 개구부(opening)를 패터닝하는 단계와,
    상기 개구부 내에 자기 차폐 물질을 증착하는 단계를 더 포함하고,
    상기 방법은 상기 제1 유전 물질 층의 영역 위에 배치되는 상기 빌드-업의 층들의 내부에 그리고 상기 자석의 위에 MEMS 디바이스를 형성하는 단계를 더 포함하는
    방법.
  17. 제11항에 있어서,
    상기 빌드-업과 영구 자석을 통합하는 단계 및 상기 빌드-업과 상기 자기장 차폐 물질을 통합하는 단계는
    하부 차폐 물질 층을 기판 상부에 형성하는 단계와,
    상기 자석을 상기 하부 차폐 물질 층 상부에 부착하는 단계와,
    상기 자석 및 상기 하부 차폐 물질 층 상부에 제1 유전 물질 층을 적층하는 단계와,
    상기 하부 차폐 물질 층의 영역들을 노출하도록 상기 제1 유전 물질 층을 관통하는 복수의 제1 개구부를 패터닝하는 단계―상기 복수의 제1 개구부는 상기 자석을 둘러싸는 비아의 어레이를 형성함―와,
    상기 제1 개구부 내에 제1 자기 차폐 물질을 증착하는 단계와,
    상기 제1 유전 물질 층의 상부에 제2 유전 물질 층을 적층하는 단계와,
    상기 제1 자기 차폐 물질의 영역들을 노출하도록 상기 제2 유전 물질 층을 관통하는 복수의 제2 개구부를 패터닝하는 단계―상기 복수의 제2 개구부는 상기 복수의 제1 개구부의 상부에 수직으로 적층됨―와,
    상기 제2 개구부 내에 제2 자기 차폐 물질을 증착하는 단계를 더 포함하고,
    상기 방법은 상기 빌드-업의 층들의 내부에 그리고 상기 자석의 위에 MEMS 디바이스를 형성하는 단계를 더 포함하는
    방법.
  18. 제10항에 있어서,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는
    상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 추가로 포함하되,
    상기 자기장 차폐 물질은
    상기 자석보다 더 큰 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 하부 자기장 차폐 물질 사이의 영역에는 존재하지 않음―과,
    상기 자석의 측벽에 인접하면서 상기 하부 자기장 차폐 물질에 평행하지 않은 방향으로 상기 제1 유전 물질을 관통하게 연장되는 측방향 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 측방향 자기장 차폐 물질과 상기 자석의 측벽 사이에 배치됨―을 포함하는
    모바일 디바이스.
  19. 제10항에 있어서,
    상기 자기장 차폐를 패키징 빌드-업에 통합하는 장치는
    상기 빌드-업의 내부의 공극 내에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 추가로 포함하되,
    상기 자기장 차폐 물질은
    상기 자석보다 더 큰 상기 빌드-업의 영역 위로 연장되는 하부 자기장 차폐 물질―상기 제1 유전 물질 층은 상기 해방된 부재의 맞은편의 상기 자석의 제1 측면과 상기 하부 자기장 차폐 물질 사이의 영역에는 존재하지 않음―과,
    상기 빌드-업의 영역 위와, 상기 자석의 맞은편의 상기 해방된 부재의 측면 상에 연장되는 상부 자기장 차폐 물질과,
    자기장 차폐 물질로 채워지며, 상기 자석의 측벽에 인접하면서 적어도 상기 제1 유전 물질 층과 상기 제1 유전 물질 층 위에 배치된 제2 유전 물질을 관통하게 연장되는 복수의 스택형 비아―상기 제1 유전 물질은 상기 자석의 측벽과 상기 복수의 관통 비아 사이에 배치됨―을 포함하는
    모바일 디바이스.
  20. 삭제
  21. 패터닝된 도전성 물질 층과 절연 물질 층으로 이루어진 복수의 교번하는 층을 포함하는 패키징 빌드-업과,
    상기 빌드-업에 물리적으로 접속된 영구 자석과,
    상기 빌드-업과 접촉하게 배치되는 자기장 차폐 물질과,
    상기 자석과 동일한 상기 자기장 차폐 물질의 측면 상에 배치되는 하나 이상의 해방된 부재를 갖는 MEMS를 포함하되,
    상기 자기장 차폐 물질은
    상기 해방된 부재의 맞은편의 상기 자석의 제1 측면에 대면하게 배치되고 상기 빌드-업의 영역 위에 연장되는 하부 자기장 차폐 물질, 또는
    상기 자석의 제2 측면에 대면하게 배치되고 상기 빌드-업의 영역 위에 연장되는 상부 자기장 차폐 물질―상기 해방된 부재는 상기 상부 자기장 차폐 물질과 상기 자석 사이에 배치됨― 중 적어도 하나를 포함하는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  22. 제21항에 있어서,
    측방향 자기장 차폐를 더 포함하되, 상기 측방향 자기장 차폐는 500을 넘는 상대 투자율을 갖는 물질로 채워진 복수의 비아를 포함하고, 상기 비아는 상기 자석의 측벽에 인접하면서 상기 빌드-업의 적어도 일부분을 관통하게 연장되는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
  23. 제21항에 있어서,
    측방향 자기장 차폐를 더 포함하되, 상기 측방향 자기장 차폐는 500을 넘는 상대 투자율을 갖는 물질로 채워진 복수의 스택형 비아를 포함하고, 상기 스택형 비아는 상기 자석의 측벽에 인접하면서 상기 빌드-업을 완전히 관통하게 연장되는
    자기장 차폐를 패키징 빌드-업에 통합하는 장치.
KR1020167005138A 2013-09-27 2013-09-27 패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법 KR101832796B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062349 WO2015047324A1 (en) 2013-09-27 2013-09-27 Magnetic field shielding for packaging build-up architectures

Publications (2)

Publication Number Publication Date
KR20160037995A KR20160037995A (ko) 2016-04-06
KR101832796B1 true KR101832796B1 (ko) 2018-02-27

Family

ID=52744224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167005138A KR101832796B1 (ko) 2013-09-27 2013-09-27 패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법

Country Status (6)

Country Link
US (1) US9345184B2 (ko)
EP (1) EP3050100A4 (ko)
JP (1) JP6174268B2 (ko)
KR (1) KR101832796B1 (ko)
TW (1) TWI562321B (ko)
WO (1) WO2015047324A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711462B2 (en) 2013-05-08 2017-07-18 Infineon Technologies Ag Package arrangement including external block comprising semiconductor material and electrically conductive plastic material
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US20160035677A1 (en) * 2014-08-04 2016-02-04 Infineon Technologies Ag Method for forming a package arrangement and package arrangement
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
DE112015007070T5 (de) * 2015-10-29 2018-09-13 Intel Corporation Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
US10914566B2 (en) 2016-07-22 2021-02-09 Regents Of The University Of Minnesota Position sensing system with an electromagnet
US10837802B2 (en) * 2016-07-22 2020-11-17 Regents Of The University Of Minnesota Position sensing system with an electromagnet
US10453764B2 (en) * 2016-08-11 2019-10-22 Advanced Semiconductor Engineering, Inc. Molding for large panel fan-out package
JP6913452B2 (ja) * 2016-11-10 2021-08-04 フクダ電子株式会社 生体情報表示装置、及び、保持フレーム
EP3562281A1 (de) * 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Backplane und verfahren zu deren herstellung
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法
CN111435658B (zh) * 2019-01-14 2023-05-23 联华电子股份有限公司 形成存储器堆叠结构的方法
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
AU2020388049A1 (en) * 2019-11-22 2022-01-20 Resonant Link, Inc. Shielding of electronics from magnetic fields

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US20100061056A1 (en) * 2008-09-08 2010-03-11 Damion Searls Mainboard assembly including a package overlying a die directly attached to the mainboard

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US6717241B1 (en) * 2000-08-31 2004-04-06 Micron Technology, Inc. Magnetic shielding for integrated circuits
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US20040188811A1 (en) * 2003-03-24 2004-09-30 Intel Corporation Circuit package apparatus, systems, and methods
JP4182417B2 (ja) * 2003-05-06 2008-11-19 株式会社沖センサデバイス 機構デバイス
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
JP2007298450A (ja) * 2006-05-01 2007-11-15 Canon Inc 電位測定装置及び画像形成装置
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US20100180681A1 (en) 2009-01-22 2010-07-22 Honeywell International Inc. System and method for increased flux density d'arsonval mems accelerometer
US8304888B2 (en) 2009-12-22 2012-11-06 Fairchild Semiconductor Corporation Integrated circuit package with embedded components
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5619678B2 (ja) * 2011-06-02 2014-11-05 アルプス電気株式会社 可変インダクタ
JP2013131887A (ja) * 2011-12-21 2013-07-04 Seiko Epson Corp Ｍｅｍｓ振動子の製造方法および電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US20100061056A1 (en) * 2008-09-08 2010-03-11 Damion Searls Mainboard assembly including a package overlying a die directly attached to the mainboard

Also Published As

Publication number Publication date
EP3050100A1 (en) 2016-08-03
US9345184B2 (en) 2016-05-17
JP2016538148A (ja) 2016-12-08
JP6174268B2 (ja) 2017-08-02
WO2015047324A1 (en) 2015-04-02
US20150189797A1 (en) 2015-07-02
EP3050100A4 (en) 2017-05-10
KR20160037995A (ko) 2016-04-06
TWI562321B (en) 2016-12-11
TW201535661A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
KR101832796B1 (ko) 패키징 빌드-업 아키텍처를 위한 자기장 차폐 장치, 모바일 디바이스 및 형성 방법
US10508961B2 (en) Semiconductor package with air pressure sensor
KR101863462B1 (ko) 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
US20140001583A1 (en) Method to inhibit metal-to-metal stiction issues in mems fabrication
US10179729B2 (en) Hermetic encapsulation for microelectromechanical systems (MEMS) devices
US9501068B2 (en) Integration of pressure sensors into integrated circuit fabrication and packaging
US20170225946A1 (en) Integration of laminate mems in bbul coreless package
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR20150115867A (ko) 기판이 빠진 이산 결합된 인덕터 구조체
EP3274292B1 (en) Methods of forming sensor integrated packages and structures formed thereby
US9505610B2 (en) Device, system and method for providing MEMS structures of a semiconductor package
KR20150070012A (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant