TWI570808B - 濺鍍靶及半導體裝置製造方法 - Google Patents

濺鍍靶及半導體裝置製造方法 Download PDF

Info

Publication number
TWI570808B
TWI570808B TW100131474A TW100131474A TWI570808B TW I570808 B TWI570808 B TW I570808B TW 100131474 A TW100131474 A TW 100131474A TW 100131474 A TW100131474 A TW 100131474A TW I570808 B TWI570808 B TW I570808B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
oxide
sintered body
sims
Prior art date
Application number
TW100131474A
Other languages
English (en)
Other versions
TW201230202A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201230202A publication Critical patent/TW201230202A/zh
Application granted granted Critical
Publication of TWI570808B publication Critical patent/TWI570808B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

濺鍍靶及半導體裝置製造方法
本發明係關於濺鍍靶及其製造方法。另外，本發明關於使用該濺鍍靶製造的利用氧化物半導體的半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而起到作用的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
以液晶顯示裝置為代表的在玻璃基板等的平板上形成的電晶體主要使用非晶矽或多晶矽等的半導體材料製造。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另一方面，使用多晶矽的電晶體雖然其場效應遷移率高，但是需要雷射退火等的晶化製程，因此有不一定適合於玻璃基板的大面積化的特性。
另一方面，使用氧化物半導體作為半導體材料來製造電晶體，並將該電晶體應用於電子裝置和光裝置的技術方案受到關注。例如，專利文獻1及專利文獻2揭示了作為半導體材料使用氧化鋅、In-Ga-Zn基氧化物半導體來製造薄膜電晶體，並將它用於影像顯示裝置的切換元件等的技術方案。
在氧化物半導體中設置通道形成區(也稱為通道區)的電晶體可以實現比使用非晶矽的電晶體更高的場效應遷移率。氧化物半導體膜可以藉由濺鍍法等在較低的溫度下形成，其製造製程比使用多晶矽的電晶體簡單。
可以期待藉由使用這些氧化物半導體在玻璃基板、塑膠基板等上形成電晶體，並將其應用於液晶顯示器、電致發光顯示器(也稱為EL顯示器)或電子紙等的顯示裝置。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
但是，還不能說使用氧化物半導體而製造的半導體元件具有充分的特性。例如，對使用氧化物半導體膜的電晶體，要求被控制的閾值電壓、高工作速度以及充分的可靠性。
本發明的一個方式的目的在於提供一種形成氧化物半導體膜的成膜技術。另外，本發明的一個方式的目的在於提供一種使用該氧化物半導體膜且具有高可靠性的半導體元件的製造方法。
使用氧化物半導體的電晶體的閾值電壓受到包含在氧化物半導體膜中的載子密度的影響。這裏，包含在氧化物半導體膜的載子由包含在氧化物半導體膜中的雜質而發生。例如，形成的氧化物半導體膜所包含的以H2O為代表的包含氫原子的化合物、包含鹼金屬的化合物或包含鹼土金屬的化合物等的雜質增大氧化物半導體膜的載子密度。
由此，為了實現上述目的，去除對氧化物半導體膜所包含的載子密度有影響的雜質，例如，以H2O為代表的包含氫原子的化合物、包含鹼金屬的化合物或包含鹼土金屬的化合物等的雜質。具體來說，藉由去除用於成膜的濺鍍靶中的雜質的鹼金屬、鹼土金屬及氫，並利用這樣得到的新的濺鍍靶，可以形成上述雜質的含量少的氧化物半導體膜。
本發明的一個方式的濺鍍靶是用來形成氧化物半導體膜的濺鍍靶，包括選自鋅、鋁、鎵、銦和錫中的至少一種的氧化物的燒結體(sintered body)，其中，用SIMS測定的該燒結體所包含的鹼金屬濃度為5×1016cm-3或更低。另外，用SIMS測定的該燒結體所包含的氫濃度為1×1019cm-3或更低，較佳為1×1018cm-3或更低，更佳為小於1×1016cm-3。
更具體來說，用SIMS測定的Na(鈉)濃度為5×1016cm-3或更低，較佳為1×1016cm-3或更低，更佳為1×1015cm-3或更低。另外，用SIMS測定的Li(鋰)濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。另外，用SIMS測定的K(鉀)濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。
以往有人指出：氧化物半導體對雜質不敏感，即使在膜中含有多量的金屬雜質也沒有問題，也可以使用包含多 量的鹼金屬如鈉的廉價的鈉鈣玻璃(神谷、野村、細野“非晶氧化物半導體的物性及裝置開發的現狀”、日本固體物理、2009年9月號、Vol.44、p.621-633)。但是，上述指出不合適。
因為對於使用氧化物半導體的電晶體來說鹼金屬及鹼土金屬是惡性的雜質，所以氧化物半導體所含有的鹼金屬及鹼土金屬量少較佳。尤其是，當與氧化物半導體層接觸的絕緣膜是氧化物時，鹼金屬中的Na擴散到該氧化物中而成為Na+。另外，在氧化物半導體層內，Na斷裂金屬與氧的鍵或者擠進鍵之中。結果，導致電晶體特性的劣化(例如，常導通化(閾值向負一側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。特別在氧化物半導體層中的氫濃度充分低時，這些問題變得明顯。由此，當氧化物半導體層中的氫濃度是5×1019cm-3或更低，特別是5×1018cm-3或更低時，強烈要求將鹼金屬的濃度設定為上述值。
另外，在本說明書中，作為濺鍍靶中或氧化物半導體膜中的雜質濃度，利用藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)而測量的測定值。另外，已知的是，在SIMS分析中，由於其原理而難以獲得樣品表面附近或與質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的雜質濃度分佈時，採用在物件的膜所存在的範圍中沒有強度的極端變動而可以獲得大致一定的強度的區域中的最低值作為雜質濃度。另外，當測量物件的膜的厚度小時，有時因受到相鄰的膜中的雜質濃度的影響而找不到可以獲得大致一定的強度的區域。此時，採用該膜所存在的區域中的最低值作為雜質濃度。
本發明的一個方式可以提供一種氫原子、鹼金屬、鹼土金屬等的雜質含量少的濺鍍靶。另外，藉由利用該濺鍍靶可以形成雜質少的氧化物半導體膜。另外，可以提供一種使用雜質含量少的氧化物半導體膜且具有高可靠性的半導體元件的製造方法。
以下參照圖式詳細說明本發明的實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
實施例1
在本實施例中，參照圖1說明本發明的一個方式的濺鍍靶的製造方法。圖1是表示根據本實施例的濺鍍靶的製造方法的一個例子的流程圖。
首先，對構成濺鍍靶的材料的多種單體金屬(Zn、In、Al、Sn等)反復進行蒸餾、昇華或再晶化來進行純化(S101)。然後，將純化後的金屬加工為粉末狀。另外，在作為濺鍍靶的材料使用Ga或Si的情況下，藉由區熔(zone melt)法或提拉法獲取單晶體之後，將其加工為粉末狀。然後，藉由在高純度的氧氛圍中焙燒上述各濺鍍靶的材料來進行氧化(S102)。然後，適當地稱量所獲得的各氧化物粉末，並混合稱量後的各氧化物粉末(S103)。
例如，將高純度的氧氛圍的純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
在本實施例中，製造In-Ga-Zn基氧化物半導體用濺鍍靶。例如，進行稱量以使其組成比成為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]。
另外，作為在本實施例中製造的氧化物半導體用濺鍍靶，不侷限於In-Ga-Zn基氧化物半導體用濺鍍靶，除此之外還可以舉出：In-Sn-Ga-Zn基氧化物半導體用濺鍍靶、In-Sn-Zn基氧化物半導體用濺鍍靶、In-Al-Zn基氧化物半導體用濺鍍靶、Sn-Ga-Zn基氧化物半導體用濺鍍靶、Al-Ga-Zn基氧化物半導體用濺鍍靶、Sn-Al-Zn基氧化物半導體用濺鍍靶、In-Zn基氧化物半導體用濺鍍靶、Sn-Zn基氧化物半導體用濺鍍靶、Al-Zn基氧化物半導體用濺鍍靶、In基氧化物半導體用濺鍍靶、Sn基氧化物半導體用濺鍍靶、Zn基氧化物半導體用濺鍍靶等。
接著，將混合物形成為預定的形狀，並進行焙燒，以獲得金屬氧化物的燒結體(S104)。藉由對濺鍍靶的材料進行焙燒，可以防止氫、水分或碳化氫等混入到濺鍍靶中。可以在惰性氣體氛圍(氮或稀有氣體氛圍)中、真空中或高壓氛圍中進行焙燒，而且還可以一邊施加機械壓力一邊進行焙燒。作為焙燒方法，可以適當地利用常壓焙燒法、加壓焙燒法等。另外，作為加壓焙燒法，利用熱壓法、熱等靜壓(HIP：Hot Isostatic Pressing)法、放電電漿焙燒法或衝擊法較佳。焙燒的最高溫度根據濺鍍靶的材料的焙燒溫度選擇，但較佳設定為約1000℃至2000℃，更佳為1200℃至1500℃。另外，最高溫度的保持時間根據濺鍍靶的材料選擇，但較佳設定為0.5小時至3小時。
另外，本實施例的氧化物半導體用濺鍍靶的填充率較佳為高於或等於90%且低於或等於100%，更佳為高於或等於95%且低於或等於99.9%。
接著，進行機械加工以將濺鍍靶成形為所希望的尺寸、所希望的形狀、所希望的表面粗糙度(S105)。作為加工方法，例如可以使用機械拋光、化學機械拋光(CMP：Chemical Mechanical Polishing)或它們的組合。
接著，為了去除因機械加工產生的塵埃或研磨液成分，可以進行清洗。但是，在作為清洗利用在水或有機溶劑中浸漬濺鍍靶的超聲波清洗或利用流水清洗來清洗濺鍍靶的情況下，在其後進行加熱處理以充分減小靶中及靶表面上的含氫濃度較佳。
然後，對濺鍍靶進行加熱處理(S106)。較佳的是，該加熱處理在惰性氣體氛圍(氮或稀有氣體氛圍)中進行。加熱處理的溫度根據濺鍍靶的材料而不同，但是設定為不使濺鍍靶的材料變性的溫度。具體來說，將加熱處理的溫度設定為高於或等於150℃且750℃小於或等於，較佳為高於或等於425℃以且低於或等於750℃。另外，明確而言，將加熱時間設定為0.5小時或以上，較佳為1小時或以上。另外，也可以在真空中或高壓氛圍中進行加熱處理。
然後，將濺鍍靶貼合到被稱為底板的金屬板(S107)。因為底板起到冷卻濺鍍靶的作用和濺鍍電極的作用，所以較佳的是，採用優越於導熱性及導電性的銅。另外，除了銅之外，可以利用鈦、銅合金、不鏽鋼合金等。
另外，當對底板貼合濺鍍靶時，也可以對濺鍍靶進行分割以將其結合在一個底板上。圖2A和2B示出分割濺鍍靶並將其貼合(結合)在一個底板上的例子。
圖2A示出一個例子，其將濺鍍靶851分割為濺鍍靶851a、851b、851c、851d四個濺鍍靶並將其貼合到底板850上。另外，圖2B是將濺鍍靶分割成更多個的例子，其將濺鍍靶852分割為852a、852b、852c、852d、852e、852f、852g、852h、852i九個濺鍍靶並將其貼合到底板850上。這裏，濺鍍靶的分割數及靶形狀不侷限於圖2A和2B。藉由對濺鍍靶進行分割，可以緩和將其貼合到底板時的濺鍍靶的翹曲。像這樣被分割的濺鍍靶，尤其適合用於當在大面積的基板上形成薄膜時所需要的大型化的濺鍍靶。當然，也可以對一個底板貼合一個濺鍍靶。
另外，為了防止水分、氫、鹼金屬等的雜質的再次混入，在高純度的氧氣體、高純度的N2O氣體、或超乾燥空氣(露點為-40℃或以下，較佳為-60℃或以下)氛圍中傳送並保存加熱處理後的濺鍍靶。另外，可以利用由不鏽鋼合金等透水性低的材料形成的保護材料覆蓋該濺鍍靶，或者，還可以將上述氣體引入該保護材料與靶的間隙。較佳的是，氧氣體或N2O氣體不包含水、氫等。或者，較佳的是，將氧氣體或N2O氣體的純度設定為6N(99.9999%)或更高，更佳設定為7N(99.99999%)或更高(亦即，將氧氣體或N2O氣體中的雜質濃度設定為1ppm或更低，較佳的是，設定為0.1ppm或更低)。
藉由上述步驟，可以製造本實施例的濺鍍靶。本實施例所示的濺鍍靶藉由在其製造製程中利用被純化了的高純度材料可以實現雜質含量少的濺鍍靶。另外，也可以減少藉由利用該靶製造的氧化物半導體膜所包含的雜質濃度。
另外，較佳的是，在不暴露於大氣並且在惰性氣體氛圍(氮或稀有氣體氛圍)中進行上述濺鍍靶的製造。
藉由不暴露於大氣並且在惰性氣體氛圍(氮或稀有氣體氛圍)中將濺鍍靶安裝到濺鍍裝置，可以防止氫、水分或鹼金屬等附著到濺鍍靶。
另外，較佳的是，在將濺鍍靶安裝到濺鍍裝置之後進行脫氫處理，以去除殘留在靶表面或靶材料中的氫。作為脫氫處理，有在減壓下將成膜處理室內加熱到200℃至600℃的方法以及一邊加熱一邊反復進行氮或惰性氣體的引入和排氣的方法等。
另外，較佳的是，將安裝有濺鍍靶的濺鍍裝置的洩漏率設定為1×10-10Pa‧m3/秒或以下，尤其是，作為排氣裝置利用低溫泵來減小雜質的水的混入並防止逆流。
下面，參照圖3A至3E對利用安裝有藉由上述步驟而得到的濺鍍靶的濺鍍裝置來製造電晶體的製造例子進行說明。在製造電晶體的步驟中，較佳的是，也防止雜質混入到藉由濺鍍裝置形成的氧化物半導體膜中，該雜質是：以H2O為代表的含有氫原子的化合物；含有鹼金屬的化合物；含有鹼土金屬的化合物等。
首先，在具有絕緣表面的基板100上形成導電膜之後，藉由第一光刻製程及蝕刻製程形成閘極電極層112。
也可以在基板100與閘極電極層112之間設置用作基底膜的絕緣膜，在本實施例中設置基底膜101。基底膜101具有防止來自基板100的雜質元素(Na等)擴散的功能，可以使用選自氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鎵、氧化鎵鋁(GaxAl2-xO3+y(x為大於或等於0且小於或等於2，y為大於0且小於1))的膜。藉由設置基底膜101，可以阻擋來自基板100的雜質元素(Na等)擴散到後面形成的氧化物半導體膜中。另外，該基底膜不侷限為單層，也可以為上述多種膜的疊層。
接著，藉由濺鍍法或PCVD法在閘極電極層112上形成閘極絕緣層102(參照圖3A)。在形成閘極絕緣層102時也防止包含鹼金屬的化合物或包含鹼土金屬的化合物等的雜質混入較佳。在形成基底膜101之後，以不接觸於大氣的方式形成閘極絕緣層102。
接著，在形成上述閘極絕緣層102之後，以不接觸於大氣的方式，藉由濺鍍法在閘極絕緣層102上形成厚度為大於或等於1nm且小於或等於10nm的第一氧化物半導體膜。在本實施例中，形成厚度為5nm的第一氧化物半導體膜，此時的條件如下：使用氧化物半導體用靶(In-Ga-Zn基氧化物半導體用靶(In2O3:Ga2O3:ZnO=1:1:2[mol數比]))；基板與靶之間的距離為170mm；基板溫度為250℃；壓力為0.4Pa；直流(DC)電源為0.5kW；在只有氧、只有氬、或氬及氧的氛圍中進行形成。氧化物半導體用靶包括選自氧化鋅、氧化鋁、氧化鎵、氧化銦和氧化錫中的至少一種的氧化物的燒結體，其中，用SIMS測定的該燒結體所包含的鹼金屬濃度為5×1016cm-3或更低。另外，上述燒結體的用SIMS測定的Na濃度為5×1016cm-3或更低，較佳為1×1016cm-3或更低，更佳為1×1015cm-3或更低。另外，上述燒結體的用SIMS測定的Li濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。另外，上述燒結體的用SIMS測定的K濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。
接著，在形成上述第一氧化物半導體膜之後，以不接觸於大氣的方式，將基板配置的氛圍替換為氮或乾燥空氣，並進行第一加熱處理。將第一加熱處理的溫度設定為高於或等於400℃且低於或等於750℃。另外，將第一加熱處理的加熱時間設定為長於或等於1分鐘且短或等於24小時。藉由第一加熱處理形成第一晶體氧化物半導體膜108a(參照圖3B)。
接著，在進行第一加熱處理之後，以不接觸於大氣的方式，藉由濺鍍法在第一晶體氧化物半導體膜108a上形成厚度為厚於10nm的第二氧化物半導體膜。在本實施例中，形成厚度為25nm的第二氧化物半導體膜，此時的條件如下：使用氧化物半導體用靶(In-Ga-Zn基氧化物半導體用靶(In2O3:Ga2O3:ZnO=1:1:2[mol數比]))；基板與靶之間的距離為170mm；基板溫度為400℃；壓力為0.4Pa；直流(DC)電源為0.5kW；在只有氧、只有氬、或氬及氧的氛圍中進行形成。氧化物半導體用靶包括選自氧化鋅、氧化鋁、氧化鎵、氧化銦和氧化錫中的至少一種的氧化物的燒結體，其中，用SIMS測定的該燒結體所包含的鹼金屬濃度為5×1016cm-3或更低。另外，上述燒結體的用SIMS測定的Na濃度為5×1016cm-3或更低，較佳為1×1016cm-3或更低，更佳為1×1015cm-3或更低。另外，上述燒結體的用SIMS測定的Li濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。另外，上述燒結體的用SIMS測定的K濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。
另外，在形成第一氧化物半導體膜及第二氧化物半導體膜時，較佳的是，防止以H2O為代表的含有氫原子的化合物、含有鹼金屬的化合物或含有鹼土金屬的化合物等的雜質的混入，具體來說，藉由延長基板與靶之間的距離(也稱為TS距離)來排出質量大的雜質元素，來減小成膜中時的雜質混入，或者藉由使沉積室內處於高真空狀態從膜形成表面再度蒸發附著在基板上的H2O等。另外，較佳的是，藉由將成膜時的基板溫度設定為高於或等於250℃且低於或等於450℃，防止以H2O為代表的含有氫原子的化合物、含有鹼金屬的化合物或含有鹼土金屬的化合物等的雜質混入到氧化物半導體膜中。
接著，在形成上述第二氧化物半導體膜之後，以不接觸於大氣的方式，將基板配置的氛圍替換為氮或乾燥空氣，並進行第二加熱處理。將第二加熱處理的溫度設定為高於或等於400℃且低於或等於750℃。另外，將第二加熱處理的加熱時間設定為長於或等於1分鐘且短或等於24小時。藉由第二加熱處理形成第二晶體氧化物半導體膜108b(參照圖3C)。
接著，對由第一晶體氧化物半導體膜108a和第二晶體氧化物半導體膜108b構成的氧化物半導體疊層進行加工，形成島狀的氧化物半導體疊層(參照圖3D)。
作為氧化物半導體疊層的加工，可以在氧化物半導體疊層上形成所希望的形狀的掩模之後對該氧化物半導體疊層進行蝕刻。可以藉由光刻製程等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。
另外，另外，作為氧化物半導體疊層的蝕刻，可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。
接著，在氧化物半導體疊層上形成用來形成源極電極層及汲極電極層(包括使用與此相同的層形成的佈線)的導電膜，並且加工該導電膜形成源極電極層104a及汲極電極層104b。
接著，形成覆蓋氧化物半導體疊層、源極電極層104a及汲極電極層104b的絕緣膜110a、絕緣膜110b(參照圖3E)。作為絕緣膜110a利用氧化物絕緣材料較佳，並且，較佳的是，在形成該絕緣膜110a之後進行第三加熱處理。藉由進行第三加熱處理，從絕緣膜110a向氧化物半導體疊層供應氧。第三加熱處理的條件如下：在惰性氛圍、氧氛圍、氧和氮的混合氛圍中；200℃且低於或等於400℃，較佳為大於或等於250℃且低於或等於320℃。另外，將第三加熱處理的加熱時間設定為長於或等於1分鐘且短或等於24小時。
藉由上述步驟，形成底閘型電晶體150。
在電晶體150中，在具有絕緣表面的基板100上包括：基底膜101、閘極電極層112、閘極絕緣層102、包含通道形成區的氧化物半導體疊層、源極電極層104a、汲極電極層104b、絕緣膜110a。以覆蓋氧化物半導體疊層的方式，設置有源極電極層104a及汲極電極層104b。在氧化物半導體疊層中，隔著閘極絕緣層102與閘極電極層112重疊的區域的一部分被用作通道形成區。
在圖3E所示的電晶體150的包含通道形成區的半導體層(是指上述氧化物半導體疊層)中，用SIMS測定的Na濃度為5×1016cm-3或更低，較佳為1×1016cm-3或更低，更佳為1×1015cm-3或更低。另外，在電晶體150的包含通道形成區的半導體層中，用SIMS測定的Li濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。另外，在電晶體150的包含通道形成區的半導體層中，用SIMS測定的K濃度為5×1015cm-3或更低，較佳為1×1015cm-3或更低。
另外，在圖3E所示的電晶體150的包含通道形成區的半導體層中，用SIMS測定的氫濃度為5×1019cm-3或更低，尤其是，較佳為5×1018cm-3或更低。
另外，圖3E所示的電晶體150的包含通道形成區的半導體層是由第一晶體氧化物半導體膜108a及第二晶體氧化物半導體膜108b構成的疊層。第一晶體氧化物半導體膜108a及第二晶體氧化物半導體膜108b具有c軸取向。第一晶體氧化物半導體膜108a及第二晶體氧化物半導體膜108b不是單晶結構，且不是非晶結構，而包括具有c軸取向的晶體(C Axis Aligned Crystal：也稱為CAAC)的氧化物。另外，第一晶體氧化物半導體膜108a及第二晶體氧化物半導體膜108b在其一部分中具有晶粒介面。由此，這是與非晶結構(非晶結構)的氧化物半導體膜顯然不同的材料。
具有第一晶體氧化物半導體膜及第二晶體氧化物半導體膜的疊層的電晶體在對電晶體照鍍光時或在偏壓-熱應力(BT)試驗前後的電晶體的閾值電壓的變化量得到降低，從而具有穩定的電特性。
另外，在圖3A至3E中示出了底閘型電晶體的例子，但不侷限於此，例如，也可以製造頂閘型電晶體。
100．．．基板
101．．．基底膜
102．．．閘極絕緣層
104a．．．源極電極層
104b．．．汲極電極層
108a．．．第一晶體氧化物半導體膜
108b．．．第二晶體氧化物半導體膜
110a．．．絕緣膜
110b．．．絕緣膜
112．．．閘極電極層
150．．．電晶體
850．．．底板
851‧‧‧濺鍍靶
851a‧‧‧濺鍍靶
851b‧‧‧濺鍍靶
851c‧‧‧濺鍍靶
851d‧‧‧濺鍍靶
852‧‧‧濺鍍靶
852a‧‧‧濺鍍靶
852b‧‧‧濺鍍靶
852c‧‧‧濺鍍靶
852d‧‧‧濺鍍靶
852e‧‧‧濺鍍靶
852f‧‧‧濺鍍靶
852g‧‧‧濺鍍靶
852h‧‧‧濺鍍靶
852i‧‧‧濺鍍靶
在圖式中：
圖1是表示濺鍍靶的製造方法的流程圖；
圖2A和2B是表示濺鍍靶的上表面的圖；
圖3A至3E是表示電晶體的製造方法的一個例子的剖面圖。

Claims (31)

  1. 一種用來形成氧化物半導體膜的濺鍍靶，包括選自氧化鋅、氧化鋁、氧化鎵、氧化銦和氧化錫中的至少一種氧化物的燒結體，其中，在高於或等於425℃且低於或等於750℃的溫度且於惰性氣體氛圍中，對於該濺鍍靶進行加熱處理，及其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低。
  2. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的氫濃度為1×1019cm-3或更低。
  3. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的鈉濃度為1×1016cm-3或更低。
  4. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的鈉濃度為1×1015cm-3或更低。
  5. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的鋰濃度為5×1015cm-3或更低。
  6. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的鋰濃度為1×1015cm-3或更低。
  7. 根據申請專利範圍第1項之濺鍍靶，其中，用 SIMS測定的包含在該燒結體中的鉀濃度為5×1015cm-3或更低。
  8. 根據申請專利範圍第1項之濺鍍靶，其中，用SIMS測定的包含在該燒結體中的鉀濃度為1×1015cm-3或更低。
  9. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成導電膜；蝕刻該導電膜以形成閘極電極；在該閘極電極上形成閘極絕緣層；藉由濺鍍法使用濺鍍靶在該閘極絕緣層上形成氧化物半導體膜；及在該氧化物半導體膜上進行加熱處理，其中，該濺鍍靶包括氧化鋅、氧化鎵及氧化銦的燒結體，其中，在該加熱處理後，該氧化物半導體膜包含具有c軸取向的晶體，及其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低。
  10. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的氫濃度為1×1019cm-3或更低。
  11. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鈉濃度為1×1016cm-3或更低。
  12. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鈉濃度為1×1015cm-3或更低。
  13. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鋰濃度為5×1015cm-3或更低。
  14. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鋰濃度為1×1015cm-3或更低。
  15. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鉀濃度為5×1015cm-3或更低。
  16. 根據申請專利範圍第9項之方法，其中，用SIMS測定的包含在該燒結體中的鉀濃度為1×1015cm-3或更低。
  17. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；形成閘極絕緣層；藉由濺鍍法使用濺鍍靶形成氧化物半導體膜；及在該氧化物半導體膜上進行加熱處理，其中，該加熱處理在包含氮的氛圍中進行，其中，該濺鍍靶包括燒結體，該燒結體包括氧化鋅及氧化銦，其中，該閘極電極及該氧化物半導體膜夾著該閘極絕 緣層於其間而相互重疊，其中，在該加熱處理後，該氧化物半導體膜包含具有c軸取向的晶體，及其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低。
  18. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；形成閘極絕緣層；藉由濺鍍法使用濺鍍靶形成氧化物半導體膜；在該氧化物半導體膜上進行第一加熱處理；形成與該氧化物半導體膜接觸的氧化物絕緣膜；及在該氧化物半導體膜及該氧化物絕緣膜上進行第二熱處理，其中，該濺鍍靶包括燒結體，該燒結體包括氧化鋅及氧化銦，其中，該閘極電極及該氧化物半導體膜夾著該閘極絕緣層於其間而相互重疊，其中，在該第一加熱處理後，該氧化物半導體膜包含具有c軸取向的晶體，及其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低。
  19. 根據申請專利範圍第17或18項之半導體裝置的製造方法，其中，該閘極電極、該閘極絕緣層及該氧化物半導體 膜被提供在基板上，及其中，該基板在形成該氧化物半導體膜的步驟中被加熱。
  20. 根據申請專利範圍第17或18項之半導體裝置的製造方法，其中，該閘極絕緣層在該閘極電極上且該氧化物半導體膜在該閘極絕緣層上。
  21. 根據申請專利範圍第18項之半導體裝置的製造方法，其中，在該第二加熱處理時，氧從該氧化物絕緣膜供應至該氧化物半導體膜。
  22. 根據申請專利範圍第18項之方法，其中，該第一加熱處理在包含氮的氛圍中進行。
  23. 根據申請專利範圍第17或18項之方法，其中，用SIMS測定的包含在該氧化物半導體膜中的氫濃度為1×1019cm-3或更低。
  24. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極；形成閘極絕緣層；藉由濺鍍法使用第一濺鍍靶形成第一氧化物半導體膜；藉由濺鍍法使用第二濺鍍靶在該第一氧化物半導體膜上形成第二氧化物半導體膜；及在該第一氧化物半導體膜及該第二氧化物半導體膜上 進行加熱處理，其中，各該第一濺鍍靶及該第二濺鍍靶包括燒結體，該燒結體包括氧化鋅及氧化銦，其中，該閘極電極及該第一氧化物半導體膜夾著該閘極絕緣層於其間而相互重疊，其中，在該加熱處理後，各該第一氧化物半導體膜及該第二氧化物半導體膜包含具有c軸取向的晶體，及其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低。
  25. 根據申請專利範圍第24項之半導體裝置的製造方法，其中，該閘極電極、該閘極絕緣層、該第一氧化物半導體膜及該第二氧化物半導體膜被提供在基板上，及其中，該基板在形成該第一氧化物半導體膜及該第二氧化物半導體膜的各步驟中被加熱。
  26. 根據申請專利範圍第24項之半導體裝置的製造方法，其中，該閘極絕緣層在該閘極電極上，及其中，該第一氧化物半導體膜在該閘極絕緣層上。
  27. 根據申請專利範圍第24項之半導體裝置的製造方法，更包含如下的步驟：形成氧化物絕緣膜在該第二氧化物半導體膜上並與該第二氧化物半導體膜接觸；及在該第一氧化物半導體膜、該第二氧化物半導體膜及 該氧化物絕緣膜上進行加熱處理。
  28. 根據申請專利範圍第17、18及24項中之任一項之半導體裝置的製造方法，其中，該燒結體更包括氧化鎵。
  29. 根據申請專利範圍第24項之方法，其中，該加熱處理在包含氮的氛圍中進行。
  30. 根據申請專利範圍第24項之方法，其中，用SIMS測定的包含在各該第一氧化物半導體膜及該第二氧化物半導體膜中的氫濃度為1×1019cm-3或更低。
  31. 一種用來形成氧化物半導體膜的濺鍍靶，包括：選自氧化鋅、氧化鋁、氧化鎵、氧化銦和氧化錫中的至少一種氧化物的燒結體，其中，用SIMS測定的包含在該燒結體中的各鹼金屬之濃度為5×1016cm-3或更低，其中，該濺鍍靶的填充率為高於或等於95%且低於或等於99.9%，及其中，用SIMS測定的包含在該燒結體中的氫濃度為1×1019cm-3或更低。
TW100131474A 2010-09-03 2011-09-01 濺鍍靶及半導體裝置製造方法 TWI570808B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010197509 2010-09-03

Publications (2)

Publication Number Publication Date
TW201230202A TW201230202A (en) 2012-07-16
TWI570808B true TWI570808B (zh) 2017-02-11

Family

ID=45770024

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131474A TWI570808B (zh) 2010-09-03 2011-09-01 濺鍍靶及半導體裝置製造方法

Country Status (5)

Country Link
US (3) US8835214B2 (zh)
JP (3) JP5789157B2 (zh)
KR (1) KR20130099074A (zh)
TW (1) TWI570808B (zh)
WO (1) WO2012029612A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP2867387A4 (en) * 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
KR101389911B1 (ko) 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
TWI756535B (zh) * 2019-04-15 2022-03-01 久盛光電股份有限公司 磁控濺鍍系統及磁控濺鍍方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200902740A (en) * 2007-03-20 2009-01-16 Idemitsu Kosan Co Sputtering target, oxide semiconductor film and semiconductor device

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4230594B2 (ja) * 1999-03-05 2009-02-25 出光興産株式会社 スパッタリング用ターゲット及び透明導電ガラス並びに透明導電フィルム
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7510635B2 (en) 2003-09-30 2009-03-31 Nippon Mining & Metals Co., Ltd. High purity zinc oxide powder and method for production thereof, and high purity zinc oxide target and thin film of high purity zinc oxide
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP5153449B2 (ja) 2008-05-16 2013-02-27 中国電力株式会社 分散リアクトル系統用人工地絡試験装置
JP5269501B2 (ja) * 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010070418A (ja) * 2008-09-18 2010-04-02 Idemitsu Kosan Co Ltd ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
KR101660327B1 (ko) * 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
US10347473B2 (en) * 2009-09-24 2019-07-09 The United States Of America, As Represented By The Secretary Of The Navy Synthesis of high-purity bulk copper indium gallium selenide materials
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200902740A (en) * 2007-03-20 2009-01-16 Idemitsu Kosan Co Sputtering target, oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
WO2012029612A1 (en) 2012-03-08
US20140370653A1 (en) 2014-12-18
JP2015187312A (ja) 2015-10-29
JP5789157B2 (ja) 2015-10-07
US8835214B2 (en) 2014-09-16
JP6397878B2 (ja) 2018-09-26
JP2012072493A (ja) 2012-04-12
US9410239B2 (en) 2016-08-09
JP2017103462A (ja) 2017-06-08
US20120056176A1 (en) 2012-03-08
US20150252465A1 (en) 2015-09-10
TW201230202A (en) 2012-07-16
KR20130099074A (ko) 2013-09-05
US8980686B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
TWI570808B (zh) 濺鍍靶及半導體裝置製造方法
JP6314198B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
US9224839B2 (en) Method for manufacturing semiconductor device
US8268194B2 (en) Oxide semiconductor target
US9245959B2 (en) Manufacturing method of semiconductor device
US8779419B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
KR101312774B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
WO2010067571A1 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
WO2013183733A1 (ja) 薄膜トランジスタ
WO2013183726A1 (ja) 薄膜トランジスタ
TWI636959B (zh) Sputtering target, oxide semiconductor film, and the like
JP6901473B2 (ja) 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜
JP2010248547A (ja) 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
KR20140057318A (ko) 스퍼터링 타겟
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TWI557254B (zh) Sputtering target
US11728390B2 (en) Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target
TW202246552A (zh) 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
US20130020567A1 (en) Thin film transistor having passivation layer comprising metal and method for fabricating the same
JP2005197651A (ja) ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees