TWI557254B - Sputtering target - Google Patents

Sputtering target Download PDF

Info

Publication number
TWI557254B
TWI557254B TW102137808A TW102137808A TWI557254B TW I557254 B TWI557254 B TW I557254B TW 102137808 A TW102137808 A TW 102137808A TW 102137808 A TW102137808 A TW 102137808A TW I557254 B TWI557254 B TW I557254B
Authority
TW
Taiwan
Prior art keywords
less
thin film
metal
sputtering
atomic ratio
Prior art date
Application number
TW102137808A
Other languages
English (en)
Other versions
TW201425619A (zh
Inventor
Nozomi Tajima
Kazuaki Ebata
Mami Nishimura
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201425619A publication Critical patent/TW201425619A/zh
Application granted granted Critical
Publication of TWI557254B publication Critical patent/TWI557254B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

濺鍍靶材
本發明係關於一種濺鍍靶材、半導體薄膜、其製造方法、使用其之薄膜電晶體、及具備該薄膜電晶體之顯示裝置。
場效型電晶體被廣泛地用作半導體記憶體積體電路之單元電子元件、高頻信號放大元件、液晶驅動用元件等,為目前最多被實用化之電子器件。其中,隨著近年來顯示裝置之發展,不僅於液晶顯示裝置(LCD,Liquid Crystal Display),而且於電致發光顯示裝置(EL,Electro Luminescence)、場發射顯示器(FED,Field Emission Display)等各種顯示裝置中,作為對顯示元件施加驅動電壓而驅動顯示裝置之開關元件,大多使用薄膜電晶體(TFT,Thin Film Transistor)。
目前,TFT驅動元件最廣泛使用矽系半導體薄膜。另一方面,就遷移率較高、薄膜表面之均勻性優異之方面而言,包含金屬氧化物之透明半導體薄膜正受到關注。
作為金屬氧化物薄膜之材料,業界已知有包含銦、鎵及鋅之氧化物之IGZO(Indium Gallium Zinc Oxide,氧化銦鎵鋅)系。金屬氧化物薄膜之成膜可使用濺鍍靶材,由於IGZO系之濺鍍靶材之相對密度較高、電阻亦較低,故而可進行用於工業之DC(Direct Current,直流)濺鍍。然而,由於鎵較昂貴,故而需要不含鎵之金屬薄膜。
業界報告有包含不含鎵之金屬氧化物之濺鍍靶材。
於非專利文獻1中,記載有使用Hf-銦鋅氧化物之濺鍍靶材並利用 RF(Radio Frequency,射頻)濺鍍所製造之可靠性較高之TFT。然而,含有Hf之靶材存在容易形成絕緣性物質之凝集體,又,密度不易提高,進而電阻值會升高之問題,故而難以利用DC濺鍍或AC(Alternating Current,交流)濺鍍形成半導體薄膜。
相對於此,作為包含不含鎵之金屬氧化物且可進行DC濺鍍之濺鍍靶材,於專利文獻1中揭示有可減少濺鍍時之結核之濺鍍靶材。然而,藉由該靶材所提供之薄膜為導電膜,無法用於TFT之活性層。
如上所述,業界需要包含不含鎵之金屬氧化物且可藉由DC或AC濺鍍而製造顯示良好之TFT特性之半導體膜的高密度且低電阻之濺鍍靶材,但詳細之靶材之研究並不充分。
[先前技術文獻] [專利文獻]
專利文獻1:日本專利特開2005-307269號公報
[非專利文獻]
非專利文獻1:Appl. Phys. Lett. 96, 152102 (2010)
本發明之目的在於提供一種密度較高且電阻較低之濺鍍靶材。
根據本發明,提供以下之濺鍍靶材等。
1.一種濺鍍靶材,其係包含如下燒結體者,該燒結體含有包含銦、鋅及金屬M之氧化物,且以結晶相含有In2O3、MIn2O4及In2O3(ZnO)m(1≦m≦20),相對密度為95%以上;上述燒結體包含In之含量多於周圍之組織、Zn之含量多於周圍之組織及金屬M之含量多於周圍之組織,且包含上述In之含量較多之組織之面積成為最小的圓之平均直徑、及包含上述金屬M之含量較多之組織之面積成為最小的圓之平均直徑 為25μm以下。
2.如1記載之濺鍍靶材,其中包含上述In之含量較多之組織之面積成為最小的圓之平均直徑為10μm以下。
3.如1或2記載之濺鍍靶材,其包含X射線繞射下之上述MIn2O4之最大波峰強度I1與上述In2O3(ZnO)m之最大波峰強度I2之強度比I2/I1為0.2~2.0的燒結體。
4.如1至3中任一項記載之濺鍍靶材,其中In/(In+Zn+M)所表示之原子比為0.75以下,Zn/(In+Zn+M)所表示之原子比為0.70以下,M/(In+Zn+M)所表示之原子比為0.01~0.30。
5.如1至4中任一項記載之濺鍍靶材,其中上述金屬M為選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上。
6.如5記載之濺鍍靶材,其中上述金屬M為Mg。
7.一種半導體薄膜,其含有包含銦、鋅及金屬M之氧化物,In/(In+Zn+M)所表示之原子比為0.75以下,Zn/(In+Zn+M)所表示之原子比為0.70以下,M/(In+Zn+M)所表示之原子比為0.01~0.30,且霍爾遷移率(Hall Mobility)為3cm2/V.sec以上。
8.如7記載之半導體薄膜,其為非晶質。
9.如7或8記載之半導體薄膜,其中上述金屬M為選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上。
10.如9記載之半導體薄膜,其中上述金屬M為Mg。
11.一種半導體薄膜之製造方法,該半導體薄膜為如7至10中任一項記載之半導體膜,上述半導體薄膜之成膜係利用如下濺鍍方法進行:將基板依序搬送至與在真空腔室內隔開特定間隔而並排設置之3片以上之靶材相對向之位置,並自交流電源對上述各靶材交替施加負電位及正電位,於該情形時,一面於由來自上述交流電源之輸出中之 至少一者分支而連接之2片以上之靶材之間進行施加電位之靶材之切換,一面於靶材上產生電漿,從而於基板表面成膜。
12.如11記載之半導體薄膜之製造方法,其中將上述交流電源之交流功率密度設為3W/cm2以上且20W/cm2以下。
13.如11或12記載之半導體薄膜之製造方法,其中上述交流電源之頻率為10kHz~1MHz。
14.一種薄膜電晶體,其使用如7至10中任一項記載之半導體薄膜。
15.一種薄膜電晶體,其係於如7至10中任一項記載之半導體薄膜上使用至少含有SiNx之保護膜。
16.一種顯示裝置,其具備如14或15記載之薄膜電晶體。
根據本發明,可提供一種密度較高且電阻較低之濺鍍靶材。
17a‧‧‧交流電源
17b‧‧‧交流電源
17c‧‧‧交流電源
31a‧‧‧靶材
31b‧‧‧靶材
31c‧‧‧靶材
31d‧‧‧靶材
31e‧‧‧靶材
31f‧‧‧靶材
40a‧‧‧磁場形成機構
40b‧‧‧磁場形成機構
40c‧‧‧磁場形成機構
40d‧‧‧磁場形成機構
40e‧‧‧磁場形成機構
40f‧‧‧磁場形成機構
圖1係表示本發明之一實施形態所使用之濺鍍裝置之圖。
圖2係實施例1中獲得之燒結體之X射線圖。
圖3係實施例1中獲得之燒結體之EPMA圖像。
圖4係比較例4中獲得之燒結體之X射線圖。
本發明之濺鍍靶材包含燒結體,燒結體含有包含銦、鋅及金屬M之氧化物,且以結晶相含有In2O3、MIn2O4及In2O3(ZnO)m(1≦m≦20)。
又,燒結體包含In之含量多於周圍之組織(富In組織)、Zn之含量多於周圍之組織(富Zn組織)及金屬M之含量多於周圍之組織(富M組織),富In組織之大小(包含富In組織之面積成為最小的圓之平均直徑)、及富M組織之大小(包含富M組織之面積成為最小的圓之平均直徑)分別為25μm以下。
又,本發明所使用之燒結體之相對密度為95%以上。
本發明所使用之燒結體以結晶相含有In2O3、MIn2O4及In2O3(ZnO)m(m為1≦m≦20),包含富In組織、富Zn組織及富M組織,且富In組織及富M組織為特定之大小,藉此,各元素變得容易分散,可提高靶材密度,可降低靶材電阻。
可藉由X射線繞射測定而確認以結晶相含有In2O3、MIn2O4及In2O3(ZnO)m(m為1≦m≦20)。結晶結構之確認可以如下方式進行。又,X射線繞射測定具體而言可藉由實施例中所記載之方法進行。
結晶結構例如可根據靶材(燒結體)之X射線繞射圖案與所假設之結晶結構X射線繞射圖案一致而確認。
具體而言,可根據與自JCPDS(Joint Committee of Powder Diffraction Standard,粉末繞射標準聯合委員會)卡、或ICSD(The Inorganic Crystal Structure Database,無機結晶結構資料庫)所獲得之結晶結構X射線繞射圖案一致而確認。
In2O3之結晶相為方鐵錳礦結構。
可藉由對燒結體進行X射線繞射測定,結果觀察到方鐵錳礦結構化合物之波峰而確認其為方鐵錳礦結構。
方鐵錳礦(bixbyite)亦被稱為稀土類氧化物C型或Mn2O3(I)型氧化物。如「透明導電膜之技術」(Ohmsha股份有限公司出版,日本學術振興會,透明氧化物.光電子材料第166委員會編,1999)等中所揭示,化學計量比為M2X3(M為陽離子,X為陰離子且通常為氧離子),一個晶胞係由16分子M2X3、合計80個原子(M為32個、X為48個)構成。
方鐵錳礦結構於X射線繞射中顯示JCPDS資料庫之No.06-0416之波峰圖案或類似之(偏移之)圖案。
又,結晶結構中之原子或離子之一部分經其他原子取代之取代型固溶體、及在晶格間位置添加其他原子之填隙型固溶體亦包含於方 鐵錳礦結構化合物中。
同樣地,可藉由X射線繞射測定而確認含有包含MIn2O4之組成之結晶,但有藉由X射線繞射測定觀測到複數個MIn2O4之結晶相之情形。
例如根據JCPDS卡及ICSD,包含MgIn2O4之組成之結晶結構存在In2MgO4(JCPDS卡:40-1402)或MgIn2O4(ICSD:#24992)等,均為包含MgIn2O4之組成之結晶。
作為包含MIn2O4之組成之結晶相,可列舉尖晶石結構或反尖晶石結構等。
於將A設為二價陽離子、B設為三價陽離子之情形時,尖晶石結構為取AB2O4之組成之離子結晶,且具有O2-所形成之立方面心晶格之四面體間隙之八分之一由A填充,八面體間隙之二分之一由B填充之結構。反尖晶石結構為與尖晶石結構同樣地取AB2O4之組成之離子結晶,且具有四面體間隙之八分之一由B填充,八面體間隙之二分之一由A及B填充之結構。
藉由使本發明之燒結體含有包含MIn2O4之組成之結晶相,可抑制因金屬M之氧化物出現在單獨區域所導致之靶材之高電阻化。
作為In2O3(ZnO)m(1≦m≦20)之結晶相,可列舉源自同型結構之結晶相等。
所謂源自同型結構之結晶相係指包含重疊有若干層不同物質之結晶層之具有長週期之「自然超晶格」結構的結晶。於結晶週期或各薄膜層之厚度為奈米程度之情形時,有根據該等各層之化學組成或層之厚度之組合而表現出與單一物質或將各層均勻混合之混晶之性質不同之固有特性的情形。
同型相之結晶結構例如可根據對靶材之粉碎物或切削片所測得之X射線繞射圖案與根據組成比所假設之同型相之結晶結構X射線繞 射圖案一致而確認。具體而言,可根據與自JCPDS卡獲得之同型相之結晶結構X射線繞射圖案一致而確認。
In2O3(ZnO)m之m較佳為3~10,更佳為3。藉由使m為3~10,可更容易降低靶材之電阻。
本發明所使用之燒結體為In之含量較多之組織(富In組織)、Zn之含量較多之組織(富Zn組織)、及金屬M之含量較多之組織(富M組織)混合存在的狀態。
藉由使富Zn組織、富M組織存在於靶材(燒結體)中,可抑制因氧化鋅與金屬M之氧化物分別出現在單獨區域所導致之高電阻化。可藉由使用EPMA(Electron Probe microanalyser,電子探針微量分析器)所得之分散圖而確認富In組織、富Zn組織、富M組織之有無。
所謂富In組織,係於組織內相對於In所顯示出之最強特性X射線強度顯示70%以上之特性X射線強度的連續區域,所謂富Zn組織,係於組織內相對於Zn所顯示出之最強特性X射線強度顯示70%以上之特性X射線強度的連續區域,所謂富M組織,係於組織內相對於金屬M所顯示出之最強特性X射線強度顯示70%以上之特性X射線強度的連續區域。
由於富In組織與其他組織相比氧之含量較少,富Zn組織與其他組織相比氧之含量較多,故而可知富In組織與In2O3對應,富Zn組織與In2O3(ZnO)m對應,富M組織與MIn2O4對應。
又,由於富In組織及富M組織形成25μm以下之大小之區域,故而可製成分散性良好之靶材。較佳為富In組織及富M組織之區域之大小分別為20μm以下,更佳為分別為15μm以下,進而較佳為分別為10μm以下。藉由使富In組織及富M組織之區域之大小在上述範圍內,而變得不易產生結核。
再者,只要富In組織及富M組織形成25μm以下之大小之區域即 可,富Zn組織之大小亦可超過25μm。
即便富Zn組織之大小超過25μm,亦可藉由使組織連結成網狀,並於其內部形成25μm以下之其他組織,而製成分散性良好之靶材。
區域之大小係定義為於長100μm、寬100μm之EPMA圖像中,繪出包含富集組織之面積成為最小的圓時直徑之平均。但是,算出平均時所使用之直徑之數至少為5個,於富集組織之面積未達上述圓之面積之40%之情形時,不用於平均之算出。
本發明所使用之燒結體之相對密度為95%以上。尤其是提高濺鍍輸出而在大型基板(1G尺寸以上)將氧化物半導體成膜之情形時,較佳為相對密度為95%以上。
所謂相對密度,係相對於由加權平均所算出之理論密度而相對算出之密度。由各原料之密度之加權平均所算出之密度為理論密度,將其設為100%。
若相對密度為95%以上,則可確保穩定之濺鍍狀態。於提高濺鍍輸出而在大型基板成膜之情形時,若相對密度未達95%,則有靶材表面黑化或產生異常放電之虞。相對密度較佳為97%以上,更佳為98%以上。
又,本發明所使用之燒結體較佳為X射線繞射下之MIn2O4之最大波峰強度I1與In2O3(ZnO)m之最大波峰強度I2之強度比I2/I1為0.2~2.0,更佳為0.25~1.8,進而較佳為0.8~1.7。藉由設為此種範圍,靶材中之金屬M與Zn之分散性變得良好,容易降低靶材電阻。
分散性可藉由使用電子探針微量分析器(EPMA)所得之In、Zn、金屬M、O之分散圖(MAP)而確認。
上述I2/I1可藉由根據利用X射線繞射測定所求得之圖,由存在於任意範圍(例如2θ=15~65°之範圍)內之最大波峰強度進行計算而求出。
於本發明所使用之燒結體中,原子比In/(In+Zn+M)較佳為0.75以下,更佳為0.70以下,進而較佳為0.65以下,進而更佳為0.60以下。又,上述原子比較佳為0.20以上,更佳為0.25以上,進而較佳為0.30以上。
於本發明所使用之燒結體中,原子比Zn/(In+Zn+M)較佳為0.70以下,更佳為0.60以下,進而較佳為0.45以下。又,上述原子比較佳為0.05以上,更佳為0.10以上,進而較佳為0.20以上。
又,於本發明所使用之燒結體中,原子比M/(In+Zn+M)較佳為0.01~0.30,更佳為0.03~0.25。
若將In/(In+Zn+M)設為上述值,則靶材電阻降低,故而較佳。若將Zn/(In+Zn+M)設為上述值,則靶材密度提高,故而較佳。又,若將M/(In+Zn+M)設為上述值,則靶材之密度提高,進而可抑制濺鍍時之結核之產生,故而較佳。
原子比可藉由ICP(Inductively Coupled Plasma,感應耦合電漿)發光分析法進行測定。
金屬M較佳為選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上。金屬M可僅為該等中之一種,亦可為兩種以上。
金屬M更佳為Mg。藉由選擇Mg,可使濺鍍靶材之密度進一步提高。
再者,本發明所使用之燒結體包含氧化銦、氧化鋅及金屬M之氧化物、以及選自銦、鋅及金屬M之2種以上之金屬之複合氧化物中之氧化物。
於本發明所使用之燒結體中,在無損本發明效果之範圍內,亦可含有除上述In、Zn及金屬M以外之其他金屬元素(例如鎵、錫、鈦、矽、鉻、鎘、鉛、鈣、鋯等)。然而,燒結體所含之金屬元素亦可實質上僅為In、Zn及金屬M,或僅為In、Zn及金屬M。
於本發明中,所謂「實質上」,意指作為濺鍍靶材之效果係起因於上述In、Zn及金屬M,或濺鍍靶材之金屬元素之95重量%以上且100重量%以下(較佳為98重量%以上且100重量%以下)為In、Zn及金屬M。
又,本發明所使用之燒結體所含之金屬元素亦可僅包含In、Zn及金屬M,且在無損本發明效果之範圍內另外含有不可避免之雜質。
本發明之濺鍍靶材例如可藉由將銦化合物、鋅化合物及金屬M之化合物之各粉體(原料粉體)(較佳為氧化物)混合粉碎而製備混合物,將該混合物成形為所需之形狀,製作成形體並進行燒結而製造。
作為原料之銦化合物粉並無特別限定,可使用工業市售者,較佳為高純度、例如為4N(0.9999)以上。又,不僅可使用氧化物,亦可使用氯化銦、硝酸銦、乙酸銦等銦鹽。
作為原料之鋅化合物粉並無特別限定,可使用工業市售者,較佳為高純度、例如為4N(0.9999)以上。又,亦可使用氯化鋅、硝酸鋅等鋅鹽。
作為金屬M之化合物,例如可列舉:MgO、CaO、SrO、CuO、NiO、CoO、BeO、FeO、Mg(NO3)2、Ca(NO3)2、Sr(NO3)2、Cu(NO3)2、Ni(NO3)2、Co(NO3)2、Be(NO3)2、Fe(NO3)2等。
混合粉碎例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。粉碎時間等條件只要適當調整即可,較佳為6~100小時左右。
各原料之調配比較佳為以原子比In/(In+Zn+M)成為0.75以下、原子比Zn/(In+Zn+M)成為0.70以下、原子比M/(In+Zn+M)成為0.01~0.30之方式將各原料粉體進行混合。再者,在無損本發明效果之範圍內亦可添加其他成分。
藉由將利用上述混合步驟所製備之原料成形並進行燒結,而製 成氧化物燒結體。
成形步驟中,將混合粉進行加壓成形而製成成形體。藉由該步驟而成形為製品之形狀(例如作為靶材所較佳之形狀)。
作為成形處理,例如可列舉模具成形、澆鑄成形、射出成形等,為了獲得燒結密度較高之燒結體(靶材),較佳為利用冷均壓(CIP,Cold Isostatic Pressing)等而成形。
再者,成形處理時,亦可使用聚乙烯醇或甲基纖維素、聚乙烯蠟(Polywax)、油酸等成形助劑。
燒結步驟為煅燒利用上述成形步驟所獲得之成形體之步驟。
作為燒結條件,於氧氣環境或氧氣加壓下,通常於1200~1550℃下燒結通常30分鐘~360小時,較佳為燒結8~180小時,更佳為燒結12~96小時。
若燒結溫度為1200℃以上,則靶材之密度容易提高,又,燒結不會花費過長時間。另一方面,若為1550℃以下,則可防止因成分之汽化導致組成偏移或損傷爐。
若燒結時間為30分鐘以上,則靶材之密度容易提高,若為360小時以下,則可將製造時間、成本設為適當之範圍。又,若於上述範圍內,則可降低體電阻。
煅燒時之升溫速度通常為8℃/分鐘以下,較佳為4℃/分鐘以下,更佳為3℃/分鐘以下,進而較佳為2℃/分鐘以下。若為8℃/分鐘以下,則不易產生龜裂。
又,煅燒時之降溫速度通常為4℃/分鐘以下,較佳為2℃/分鐘以下,更佳為1℃/分鐘以下,進而較佳為0.8℃/分鐘以下,尤佳為0.5℃/分鐘以下。若為4℃/分鐘以下,則不易產生龜裂。
再者,升溫或降溫亦可使溫度階段性地變化。
藉由將氧化物燒結體視需要加工為所需之形狀,而獲得濺鍍靶 材。
加工係為了將上述氧化物燒結體切削加工為適合安裝於濺鍍裝置之形狀,以及安裝底板等安裝用治具而進行。將氧化物燒結體製成濺鍍靶材時,例如利用平面研磨盤研磨燒結體,而使表面粗糙度(Ra)為5μm以下。進而,亦可對濺鍍靶材之濺鍍面實施鏡面加工,使平均表面粗糙度Ra為1000埃(Angstrom)以下。平均表面粗糙度越小,則越可減少於濺鍍成膜初期產生之微粒而較佳。
研磨較佳為進行0.1mm以上,更佳為進行0.3mm以上,進而較佳為0.5mm以上,尤佳為進行1mm以上。藉由研磨0.1mm以上,可去除因鋅等成分汽化等而產生之表面附近之組成偏移的部位。
將所獲得之濺鍍靶材接合於底板。靶材之厚度通常為2~20mm,較佳為3~12mm,尤佳為4~10mm。又,亦可將複數個靶材安裝於1個底板而製成實質上1個靶材。
本發明之半導體薄膜含有包含銦、鋅及金屬M之氧化物,且In/(In+Zn+M)所表示之原子比為0.75以下,Zn/(In+Zn+M)所表示之原子比為0.70以下,M/(In+Zn+M)所表示之原子比為0.01~0.30。
藉由將半導體薄膜設為此種組成,可獲得遷移率較高、均勻性較高之良好之半導體特性。
又,本發明之半導體薄膜之霍爾遷移率為3cm2/V.sec以上,較佳為5cm2/V.sec以上,更佳為7cm2/V.sec以上。
霍爾遷移率可藉由實施例中所記載之方法而測定。
本發明之半導體薄膜包含氧化銦、氧化鋅及金屬M之氧化物、以及選自銦、鋅及金屬M之2種以上之金屬之複合氧化物中之氧化物。
於本發明之半導體薄膜中,原子比In/(In+Zn+M)較佳為0.75以下,更佳為0.70以下,進而較佳為0.65以下,進而更佳為0.60以下。又,上述原子比較佳為0.20以上,更佳為0.25以上,進而較佳為0.30 以上。
於本發明之半導體薄膜中,原子比Zn/(In+Zn+M)較佳為0.70以下,更佳為0.60以下。又,上述原子比較佳為0.05以上,更佳為0.10以上,進而較佳為0.20以上。
又,於本發明之半導體薄膜中,原子比M/(In+Zn+M)較佳為0.01~0.30,更佳為0.03~0.25。
若將In/(In+Zn+M)設為上述值,則遷移率提高,故而較佳。若將Zn/(In+Zn+M)設為上述值,則於濕式蝕刻時不易殘留殘渣,故而較佳。又,若將M/(In+Zn+M)設為上述值,則可降低TFT特性之面內不均,故而較佳。
原子比可藉由ICP(感應耦合電漿)發光分析法而測定。
金屬M較佳為選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上。金屬M可僅為該等中之一種,亦可為兩種以上。
金屬M更佳為Mg。藉由使半導體薄膜含有Mg,可降低半導體薄膜之經時變化(薄膜之特性劣化)。
本發明之半導體薄膜較佳為非晶質。若為非晶質,則膜表面之均勻性良好,可減少TFT特性之面內不均,故而較佳。可根據藉由X射線繞射測定觀測到暈圈圖案且未顯示特定之繞射波峰來確認其為非晶質。
於本發明之半導體薄膜中,在無損本發明效果之範圍內,亦可含有除上述In、Zn及金屬M以外之其他金屬元素。然而,半導體薄膜所含之金屬元素亦可實質上僅為In、Zn及金屬M,或僅為In、Zn及金屬M。
於本發明中,所謂「實質上」,意指作為半導體薄膜之效果係起因於上述In、Zn及金屬M,或半導體薄膜之金屬元素之95重量%以上且100重量%以下(較佳為98重量%以上且100重量%以下)為In、Zn及金 屬M。
又,本發明之半導體薄膜所含之金屬元素亦可僅包含In、Zn及金屬M,且在無損本發明效果之範圍內另外含有不可避免之雜質。
藉由使用本發明之濺鍍靶材對基板等對象物進行濺鍍,可形成本發明之半導體薄膜。藉由使用本發明之濺鍍靶材,可抑制成膜時之氧濃度。
例如,濺鍍時之氧濃度通常為1~50%左右,於本發明之情形時,可設為1~30%左右。
氧化物半導體薄膜之成膜可藉由如下交流濺鍍而進行。
將基板依序搬送至與在真空腔室內隔開特定間隔而並排設置之3片以上之靶材相對向之位置,自交流電源對各靶材交替施加負電位及正電位,於靶材上產生電漿,從而於基板表面上進行成膜。
此時,一面於由來自交流電源之輸出中之至少一者分支而連接之2片以上之靶材之間進行施加電位之靶材之切換一面進行操作。
即,使來自上述交流電源之輸出中之至少一者分支而與2片以上之靶材連接,一面對相鄰之靶材施加不同電位一面進行成膜。
於利用AC濺鍍進行成膜之情形時,可工業地獲得大面積均勻性優異之氧化物層,並且可期待靶材之利用效率之提高。
又,於在1邊超過1m之大面積基板進行濺鍍成膜之情形時,較佳為例如使用日本專利特開2005-290550號公報所記載之大面積生產用之AC濺鍍裝置。
日本專利特開2005-290550號公報所記載之AC濺鍍裝置具體而言包括:真空槽、配置於真空槽內部之基板座、及配置於與該基板座相對向之位置之濺鍍源。圖1表示AC濺鍍裝置之濺鍍源之主要部分。濺鍍源具有複數個濺鍍部,並分別具有板狀之靶材31a~31f,若將各靶材31a~31f之被濺鍍面設為濺鍍面,則各濺鍍部係以濺鍍面位於同一 平面上之方式配置。各靶材31a~31f形成為具有長度方向之細長形,各靶材為同一形狀,係使濺鍍面之長度方向之邊緣部分(側面)相互空出特定間隔而平行配置。因此,鄰接之靶材31a~31f之側面平行。
於真空槽之外部配置有交流電源17a~17c,各交流電源17a~17c之兩個端子中,一端子與鄰接之兩個電極中之一電極連接,另一端子與另一電極連接。各交流電源17a~17c之兩個端子係輸出正負不同之極性之電壓,靶材31a~31f係與電極密接而安裝,因此,自交流電源17a~17c對鄰接之兩個靶材31a~31f施加相互不同極性之交流電壓。因此,成為相互鄰接之靶材31a~31f中之一者處於正電位時另一者處於負電位之狀態。
於電極之與靶材31a~31f相反側之面配置有磁場形成機構40a~40f。各磁場形成機構40a~40f分別具有外周與靶材31a~31f之外周大致相等大小之細長之環狀磁鐵、及長度比環狀磁鐵短之棒狀磁鐵。
各環狀磁鐵係相對於靶材31a~31f之長度方向平行地配置於所對應之1個靶材31a~31f之正背面位置。如上所述,由於靶材31a~31f係空出特定間隔地平行配置,故而環狀磁鐵亦係空出與靶材31a~31f相同間隔而配置。
於AC濺鍍中,使用氧化物靶材之情形時之交流功率密度較佳為3W/cm2以上且20W/cm2以下。若功率密度為3W/cm2以上,則成膜速度迅速,生產上較為經濟。若為20W/cm2以下,則可防止靶材之破損。更佳之功率密度為3W/cm2~15W/cm2
AC濺鍍之頻率較佳為10kHz~1MHz之範圍。若為10kHz以上,則不易產生噪音問題。若為1MHz以下,則電漿未過度擴散,於所需之靶材位置進行濺鍍,容易確保均勻性。更佳之AC濺鍍之頻率為20kHz~500kHz。
本發明之氧化物薄膜可用於透明電極、薄膜電晶體之半導體 層、氧化物薄膜層等。尤其是可較佳地用作薄膜電晶體之半導體層。
上述氧化物薄膜可用於薄膜電晶體(TFT),尤其是可較佳地用作半導體層(通道層)。
本發明之薄膜電晶體只要具有上述氧化物薄膜,則其元件構成並無特別限定,可採用公知之各種元件構成。本發明之薄膜電晶體較佳為具有上述氧化物薄膜作為通道層。
本發明之薄膜電晶體中之通道層之膜厚通常為10~300nm,較佳為20~250nm,更佳為30~200nm,進而較佳為35~120nm,尤佳為40~80nm。若通道層之膜厚為10nm以上,則即便於大面積成膜時膜厚亦均勻,容易使所製作之TFT之特性於面內均勻。另一方面,若膜厚為300nm以下,則成膜時間適宜,工業上較佳。
本發明之薄膜電晶體中之通道層通常用於N型區域,但可與P型Si系半導體、P型氧化物半導體、P型有機半導體等各種P型半導體加以組合而用於PN接合型電晶體等各種半導體器件。
本發明之薄膜電晶體較佳為於上述通道層上具備保護膜。本發明之薄膜電晶體中之保護膜較佳為至少含有SiNx。SiNx與SiO2相比可形成緻密之膜,故而具有TFT之劣化抑制效果較高之優勢。
保護膜除含有SiNx以外,例如亦可含有SiO2、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTi3、BaTa2O6、Sm2O3、SrTiO3或AlN等氧化物等,但較佳為實質上僅包含SiNx。此處,所謂「實質上僅包含SiNx」意指構成本發明之薄膜電晶體中之保護層的薄膜之70wt%以上、較佳為80wt%以上、進而較佳為85wt%以上為SiNx
較佳為於形成保護膜前對通道層實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。此種處理只要於形成通道層後且形成保護膜前,則可於任意時機進行,較理想為於即將形成保 護膜前進行。藉由進行此種預處理,可抑制通道層中之氧缺陷之產生。
又,若於TFT驅動中,氧化物半導體膜中之氫擴散,則有產生閾值電壓之偏移,導致TFT之可靠性降低之虞。藉由對通道層實施臭氧處理、氧電漿處理或一氧化二氮電漿處理,於結晶結構中In-OH鍵穩定化而可抑制氧化物半導體膜中之氫之擴散。
薄膜電晶體通常包括基板、閘極電極、閘極絕緣層、有機半導體層(通道層)、源極電極及汲極電極。關於通道層如上所述,關於基板可使用公知之材料。
形成本發明之薄膜電晶體中之閘極絕緣膜之材料並無特別限制,可任意地選擇通常所使用之材料。具體而言,例如可使用:SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTi3、BaTa2O6、SrTiO3、Sm2O3、AlN等化合物。該等中,較佳為SiO2、SiNx、Al2O3、Y2O3、HfO2、CaHfO3,更佳為SiO2、SiNx、HfO2、Al2O3
閘極絕緣膜例如可藉由電漿CVD(Chemical Vapor Deposition,化學氣相沈積)法而形成。
於藉由電漿CVD法形成閘極絕緣膜,並於其上形成通道層之情形時,有閘極絕緣膜中之氫會擴散至通道層,造成通道層之膜質降低或TFT之可靠性降低之虞。為了防止通道層之膜質降低或TFT之可靠性降低,較佳為於形成通道層前對閘極絕緣膜實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。藉由進行此種預處理,可防止通道層之膜質降低或TFT之可靠性降低。
再者,上述之氧化物之氧數亦可未必與化學計量比一致,例如可為SiO2亦可為SiOx
閘極絕緣膜亦可為積層包含不同材料之2層以上之絕緣膜而成之結構。又,閘極絕緣膜可為結晶質、多晶質、非晶質中之任一者,較佳為易於工業製造之多晶質或非晶質。
形成本發明之薄膜電晶體中之汲極電極、源極電極及閘極電極之各電極之材料並無特別限制,可任意地選擇通常所使用之材料。例如可使用ITO(Indium Tin Oxides,氧化銦錫)、IZO(Indium Zinc Oxide,氧化銦鋅)、ZnO、SnO2等透明電極,或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金屬電極,或者包含該等之合金之金屬電極。
可將汲極電極、源極電極及閘極電極之各電極設為積層不同之2層以上之導電層而成的多層結構。尤其是源極、汲極電極對低電阻配線之要求較強,故而亦可利用Ti或Mo等密接性優異之金屬夾著Al或Cu等良導體而使用。
本發明之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶體電路、差動放大電路等各種積體電路。進而,除可應用於場效型電晶體以外,亦適合於靜電感應型電晶體、肖特基(Schottky)能障型電晶體、肖特基二極體、電阻元件。
本發明之薄膜電晶體之構成可毫無限制地採用底閘極、底部接觸、頂部接觸等公知之構成。
尤其是底閘極構成與非晶矽或ZnO之薄膜電晶體相比可獲得高性能,故而有利。底閘極構成由於容易減少製造時之遮罩片數,容易降低大型顯示器等之用途之製造成本,故而較佳。
作為大面積之顯示器用,尤佳為通道蝕刻型之底閘極構成之薄膜電晶體。通道蝕刻型之底閘極構成之薄膜電晶體於光微影步驟時之光罩數較少,可以低成本製造顯示器用面板。尤其是通道蝕刻型之底閘極構成及頂部接觸構成之薄膜電晶體之遷移率等特性良好,易於工 業化,因此尤佳。
本發明之薄膜電晶體可較佳地用於液晶顯示器或有機EL顯示器等顯示裝置。
[實施例] 實施例1~8
以成為表1之原子比之方式稱量平均粒徑為1μm以下之In2O3粉末、平均粒徑為1μm以下之ZnO粉末及平均粒徑為1μm以下之MgO粉末並進行混合後,裝入樹脂製之罐中,進而添加水,進行使用硬質ZrO2球之濕式球磨機混合。將混合時間設為20小時。
取出所獲得之混合漿料,進行過濾、乾燥及造粒。將所獲得之造粒物放入成形模中,以冷均壓施加3ton/cm2之壓力進行成形,獲得成形體。
將所獲得之成形體以如下方式進行燒結。首先,於燒結爐內載置成形體,以相對於該燒結爐內之每0.1m3體積為5升/分鐘之比率通入氧氣。於該環境中,以1400℃將上述成形體燒結24小時。
此時,關於燒結爐內之溫度,至800℃係以0.5℃/分鐘升溫,1000℃~1400℃係以1℃/分鐘升溫。其後,以1400℃燒結24小時後,使其自然降溫。
藉由ICP(感應耦合電漿)發光分析法對所獲得之燒結體中之各原子之含量進行定量分析,結果可確認出於燒結體中亦維持混合原料粉末時之添加組成。
又,對所獲得之燒結體進行X射線繞射測定。
將實施例1中獲得之X射線繞射圖示於圖2。圖2中,縱軸表示繞射之X射線之強度,橫軸表示繞射之X射線之角度。於實施例1之燒結體中,確認出In2O3、In2MgO4及In2O3(ZnO)3之結晶。於實施例2~8之燒結體中,亦確認出該等結晶。將結果示於表1。
又,In2MgO4之最大波峰強度I1與In2O3(ZnO)2之最大波峰強度I2之比為I2/I1=1.6。對於實施例2~8之燒結體亦算出I2/I1。將結果示於表1。
X射線繞射測定係利用下述裝置、條件進行測定。
裝置:Rigaku股份有限公司製造之Ultima-III
X射線:Cu-Kα射線(波長1.5406Å,利用石墨單色器而單色化)
2θ-θ反射法,連續掃描(1.0°/分鐘)
取樣間隔:0.02°
狹縫DS(divergence slit,發散狹縫)、SS(Scattering Slit,散射狹縫):2/3°,RS(Receiving Slit,接收狹縫):0.6mm
又,對實施例1中所獲得之燒結體進行電子探針微量分析器(EPMA)觀察,研究In、Zn、Mg、O之分散情況。將所獲得之EPMA之圖像示於圖3。
其結果,觀測到富In組織、富Zn組織及富Mg組織。富In組織之大小為5μm以下,富Mg組織之大小為9μm。進而,根據富Zn組織連結成網狀,於其內部存在25μm以下之富In組織及富Mg組織而確認出分散性良好。
於實施例2~8中,亦存在富In組織、富Zn組織及富Mg組織,根據各區域之大小得知分散性良好。將富In組織、富Zn組織及富Mg組織之大小示於表1。
藉由阿基米德法測定所獲得之燒結體之相對密度。又,使用電阻率計(三菱化學股份有限公司製造,Loresta),基於四探針法(JIS R 1637)對體比電阻(導電性)進行測定。將結果示於表1。
繼而,利用杯形磨輪對上述燒結體之濺鍍面進行研磨,加工成直徑100mm、厚度5mm,使用In系合金貼合底板,從而製造濺鍍靶材。
將所獲得之靶材安裝於DC濺鍍裝置中,於室溫下,於載玻片上將膜厚50nm之半導體薄膜成膜。
再者,於濺鍍成膜中監測電壓變動,並調查異常放電之有無,但未見異常放電。再者,將電壓變動相對於穩定電壓為10%以上之情形設為異常放電。
又,對成膜之半導體薄膜進行X射線繞射測定,結果未觀測到波峰,可知為非晶質。
又,藉由ICP分析,確認於半導體薄膜中亦維持燒結體之原子比。
對所獲得之薄膜蒸鍍金,以300℃退火1小時後,使用Resi Test 8300型(日本東陽技術公司製造),於室溫、大氣環境下,藉由範德堡(Van der Paw)法評價霍爾效應。其結果,實施例1之霍爾遷移率為23cm2/V.sec。對實施例2~8亦同樣地進行測定。將結果示於表1。
繼而,使用上述靶材,以如下方式製作薄膜電晶體。
於附有膜厚100nm之熱氧化膜之導電性矽基板上,使用靶材進行DC濺鍍成膜,製作膜厚50nm之非晶質薄膜。濺鍍條件如下所述。再者,成膜時之氧分壓如表1所示。
基板溫度:25℃
到達壓力:8.5×10-5Pa
環境氣體:氬氣、氧氣
濺鍍壓力(總壓):0.4Pa
輸入電力:DC 50W
S(基板)-T(靶材)距離:100mm
使用OFPR#800(東京應化工業股份有限公司製造)作為抗蝕劑,並進行塗佈、預烘烤(80℃,5分鐘)、曝光。顯影後進行後烘烤(120℃,5分鐘),利用草酸進行蝕刻而圖案化成所需之形狀。其後, 於熱風加熱爐內,以300℃進行60分鐘之加熱處理(退火處理)。
其後,藉由濺鍍成膜而將Mo(100nm)成膜,藉由脫膜法將源極/汲極電極圖案化成所需之形狀。其後,利用電漿CVD法(PECVD,Plasma-Enhanced Chemical Vapor Deposition),將SiOx成膜而設為保護膜。使用氫氟酸開出接觸孔,製作薄膜電晶體。再者,將通道寬度、通道長度分別設為20μm、10μm。
對於所獲得之TFT使用半導體參數分析儀(Keithley 4200),於大氣壓之乾燥氮氣環境下、室溫、遮光環境下測定場效遷移率及Vth。將結果示於表1。
比較例1~3
以成為表1所示之原子比之方式將粉末進行混合,於與實施例1~8相同之條件下製作濺鍍靶材、薄膜及TFT,並進行評價。將結果示於表1。
於比較例1中,導電膜化而未作為TFT驅動。於比較例2及3中,遷移率較低,無法獲得良好之TFT特性。
比較例4~6
以成為表2所示之原子比之方式將粉末進行混合,於與實施例1~8相同之條件下製造濺鍍靶材,並對結晶相、相對密度及體比電阻進行評價。將結果示於表2。若使用該等靶材進行DC濺鍍,則產生異常放電。
將比較例4中獲得之X射線繞射圖示於圖4。比較例4中獲得之燒結體中不含MIn2O4之結晶層。
實施例9~12、比較例7
使用以與實施例1~4、比較例1相同之原子比及條件所製作之寬度200mm、長度1700mm、厚度10mm之6片靶材,使用日本專利特開2005-290550號公報中所揭示之成膜裝置,於表3所示之條件下進行 AC濺鍍而將非晶質膜成膜,進行加熱處理,利用乾式蝕刻進行源極、汲極圖案化,以表3中記載之條件設定退火之溫度及時間,除此以外,利用與實施例1~8相同之方式製作薄膜電晶體,並進行評價。將結果示於表3。
具體而言,AC濺鍍係使用圖1所示之裝置進行。
使用上述所製作之寬度200mm、長度1700mm、厚度10mm之6片靶材31a~31f,將各靶材31a~31f以距離成為2mm之方式平行地配置於基板之寬度方向。磁場形成機構40a~40f之寬度與靶材31a~31f相同,為200mm。
自氣體供給系統將作為濺鍍氣體之Ar、O2分別導入體系內。濺鍍條件如下所述。
基板溫度:25℃(RT,room temperature)或80℃
到達壓力:8.5×10-5Pa
環境氣體:氬氣、氧氣
濺鍍壓力(總壓):0.5Pa
例如,於實施例9中,為了研究成膜速度而於記載之條件下成膜10秒,對所獲得之薄膜之膜厚進行測定,為11nm。成膜速度為66nm/分鐘而為高速,適合於量產。
又,根據XRD(X-ray Diffraction,X射線繞射)測定,確認出薄膜剛沈積後為非晶質,且於空氣中在350℃下30分鐘後亦為非晶質。
[產業上之可利用性]
本發明之濺鍍靶材可用於氧化物半導體或透明導電膜等氧化物薄膜之製作。又,本發明之氧化物薄膜可用於透明電極、薄膜電晶體之半導體層、氧化物薄膜層等。
上述對若干本發明之實施形態及/或實施例進行了詳細說明,但業者容易實質上不脫離本發明之新穎之指示及效果而對該等作為例示之實施形態及/或實施例進行較多之變更。因此,該等較多之變更包含於本發明之範圍內。
將成為本案之巴黎優先權基礎之日本申請說明書之內容全部引用於本文中。

Claims (14)

  1. 一種濺鍍靶材,其係包含燒結體者,該燒結體含有包含銦、鋅及金屬M之氧化物,該金屬M係選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上,該燒結體含有In2O3、MIn2O4及In2O3(ZnO)m(1≦m≦20)作為結晶相,相對密度為95%以上,且滿足原子比In/(In+Zn+M)為0.70以下;上述燒結體包含:In之含量較周圍多之組織且該組織為上述In2O3結晶相;Zn之含量較周圍多之組織且該組織為上述In2O3(ZnO)m結晶相;及金屬M之含量較周圍多之組織且該組織為上述MIn2O4結晶相,且包含上述In之含量較多之組織之面積成為最小的圓之平均直徑、及包含上述金屬M之含量較多之組織之面積成為最小的圓之平均直徑為25μm以下。
  2. 如請求項1之濺鍍靶材,其中包含上述In之含量較多之組織之面積成為最小的圓之平均直徑為10μm以下。
  3. 如請求項1或2之濺鍍靶材,其包含X射線繞射中之上述MIn2O4之最大波峰強度I1與上述In2O3(ZnO)m之最大波峰強度I2之強度比I2/I1為0.2~2.0的燒結體。
  4. 如請求項1或2之濺鍍靶材,其中In/(In+Zn+M)所表示之原子比為0.70以下,Zn/(In+Zn+M)所表示之原子比為0.70以下,M/(In+Zn+M)所表示之原子比為0.01~0.30。
  5. 如請求項1之濺鍍靶材,其中上述金屬M為Mg。
  6. 一種半導體薄膜,其含有包含銦、鋅及金屬M之氧化物,該金屬M係選自Mg、Ca、Sr、Cu、Ni、Co、Be及Fe中之1種以上, In/(In+Zn+M)所表示之原子比為0.70以下,Zn/(In+Zn+M)所表示之原子比為0.70以下,M/(In+Zn+M)所表示之原子比為0.01~0.30,且霍爾遷移率為3cm2/V.sec以上。
  7. 如請求項6之半導體薄膜,其為非晶質。
  8. 如請求項6之半導體薄膜,其中上述金屬M為Mg。
  9. 一種半導體薄膜之製造方法,該半導體薄膜為如請求項6至8中任一項之半導體薄膜,上述半導體薄膜之成膜係利用如下濺鍍方法進行:將基板依序搬送至與在真空腔室內隔開特定間隔而並排設置之3片以上靶材相對向之位置,並由交流電源對上述各靶材交替施加負電位及正電位時,一面於由來自上述交流電源之輸出中之至少一者分支而連接之2片以上靶材之間進行施加電位之靶材之切換,一面於靶材上產生電漿而於基板表面成膜。
  10. 如請求項9之半導體薄膜之製造方法,其中將上述交流電源之交流功率密度設為3W/cm2以上且20W/cm2以下。
  11. 如請求項9或10之半導體薄膜之製造方法,其中上述交流電源之頻率為10kHz~1MHz。
  12. 一種薄膜電晶體,其使用如請求項6至8中任一項之半導體薄膜。
  13. 一種薄膜電晶體,其係於如請求項6至8中任一項之半導體薄膜上使用至少含有SiNx之保護膜。
  14. 一種顯示裝置,其具備如請求項12或13之薄膜電晶體。
TW102137808A 2012-10-19 2013-10-18 Sputtering target TWI557254B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012232406A JP5947697B2 (ja) 2012-10-19 2012-10-19 スパッタリングターゲット

Publications (2)

Publication Number Publication Date
TW201425619A TW201425619A (zh) 2014-07-01
TWI557254B true TWI557254B (zh) 2016-11-11

Family

ID=50487851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137808A TWI557254B (zh) 2012-10-19 2013-10-18 Sputtering target

Country Status (3)

Country Link
JP (1) JP5947697B2 (zh)
TW (1) TWI557254B (zh)
WO (1) WO2014061272A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558781B1 (ko) 2015-10-05 2023-07-25 소니그룹주식회사 수신 장치, 송신 장치 및 데이터 처리 방법
WO2017131111A1 (ja) * 2016-01-28 2017-08-03 Jx金属株式会社 円筒形セラミックス系スパッタリングターゲット材及び円筒形セラミックス系スパッタリングターゲット材をバッキングチューブに1つ以上接合させることで構成される円筒形セラミックス系スパッタリングターゲット
JP6550514B2 (ja) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
KR20230017294A (ko) * 2020-08-05 2023-02-03 미쓰이금속광업주식회사 스퍼터링 타깃재 및 산화물 반도체
WO2023145497A1 (ja) * 2022-01-31 2023-08-03 三井金属鉱業株式会社 電界効果トランジスタ及びその製造方法並びに電界効果トランジスタ製造用スパッタリングターゲット材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379827A (zh) * 1999-11-25 2002-11-13 出光兴产株式会社 溅射靶、透明导电氧化物和制备该溅射靶的方法
TW200535283A (en) * 2004-04-21 2005-11-01 Idemitsu Kosan Co Indium oxide-zinc oxide-magnesium oxide based sputtering target and transparent conductive film
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170092716A (ko) * 2010-04-22 2017-08-11 이데미쓰 고산 가부시키가이샤 성막 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379827A (zh) * 1999-11-25 2002-11-13 出光兴产株式会社 溅射靶、透明导电氧化物和制备该溅射靶的方法
TW200535283A (en) * 2004-04-21 2005-11-01 Idemitsu Kosan Co Indium oxide-zinc oxide-magnesium oxide based sputtering target and transparent conductive film
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Also Published As

Publication number Publication date
JP5947697B2 (ja) 2016-07-06
JP2014084479A (ja) 2014-05-12
TW201425619A (zh) 2014-07-01
WO2014061272A1 (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
US9767998B2 (en) Sputtering target
KR102142845B1 (ko) 스퍼터링 타겟
JP6622855B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
TW201434788A (zh) 濺鍍靶材、氧化物半導體薄膜及彼等之製造方法
TWI636959B (zh) Sputtering target, oxide semiconductor film, and the like
TWI557254B (zh) Sputtering target
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
TWI619825B (zh) Sputter target, oxide semiconductor film and method of manufacturing same
TWI602939B (zh) Sputtering targets, oxide semiconductor films, and methods of making them
TW201435120A (zh) 濺鍍靶、氧化物半導體薄膜及彼等之製造方法
TWI607104B (zh) Sputtering target, oxide semiconductor film and their manufacturing method
TWI591197B (zh) Sputtering target
TWI620826B (zh) Sputter target
JP6078288B2 (ja) スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ
TW201414861A (zh) 濺鍍靶材

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees