JP6078288B2 - スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ - Google Patents

Description

本発明は、スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタに関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。

ＴＦＴ駆動素子には、現在、シリコン系半導体薄膜が最も広く用いられている。一方、移動度が高く、薄膜の表面の均一性に優れることから金属酸化物からなる透明半導体薄膜が注目されている。

金属酸化物からなる半導体薄膜の成膜に用いるスパッタリングターゲットとして、特許文献１には、酸化インジウム、酸化亜鉛及び酸化マグネシウムを含むスパッタリングターゲットが開示されている。
また、特許文献２には、Ｉｎ、及びＧｄ、Ｄｙ、Ｈｏ、Ｅｒ及びＹｂから選ばれる元素を少なくとも１種以上を含み、実質的にビックスバイト構造からなるスパッタリングターゲットが開示されている。

しかしながら、酸化物半導体を用いたＴＦＴの特性は成膜時の酸素導入量や成膜後のアニール温度によって大きく変化してしまうために、ＴＦＴを製造する際には酸素導入量やアニール温度を限られた適正な範囲に調整する必要があった。

ＴＦＴ特性が、酸化物半導体薄膜製膜時の酸素導入量に大きく依存すると、わずかな酸素導入量の変化によってＴＦＴ特性の面内のばらつきが増大してしまう。また、ＴＦＴ特性がアニール温度に大きく依存すると、わずかな温度のムラによりＴＦＴ特性の面内のばらつきが増大してしまう。さらに、ＴＦＴ特性が高温のアニールによって変化してしまうと、酸化物チャネル層上に、ち密な保護膜を形成することが困難になり、信頼性が向上しない要因となってしまう。

このようなことから、酸素導入量やアニール温度が狭い範囲に限定されることが、ＴＦＴ特性のばらつきや信頼性を低下させる原因となっていたため、成膜時の酸素導入量やアニール温度が広い、即ち、プロセスウィンドが広い酸化物半導体材料が必要であった。

非特許文献１には、ＩＺＯとＺｒＯのスパッタリングターゲットを用いた、コスパッタリングによって製造された、信頼性の高いＴＦＴが記載されている。
また、非特許文献２には、Ｈｆ−ＩＺＯのスパッタリングターゲットを用いてＲＦマグネトロンスパッタリングで製造された、信頼性の高いＴＦＴが記載されている。

ＺｒやＨｆ等を含有した酸化物半導体をチャネル層に用いたＴＦＴは、信頼性が高いことが報告されているが、これらの元素を含んだターゲットは抵抗が高くなりやすいために、ＤＣスパッタリングを用いることが難しく、ターゲットの低抵抗化が必要であった。また、ターゲットの密度も上がりにくかった。

特開２００５−３０７２６９号公報 国際公開第２００８−１１４５８８号パンフレット

Ａｄｖ．Ｍａｔｅｒ．２１，３２９（２００９） Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９６，１５２１０２（２０１０）

本発明の目的は、高密度で低抵抗の酸化物半導体用のスパッタリングターゲットを提供することである。また、本発明の目的は、プロセスウィンドが広く、高い信頼性を有する薄膜トランジスタを提供することである。

本発明によれば、以下のスパッタリングターゲット等が提供される。
１．インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、
ＭＩｎ_２Ｏ_４の組成からなる結晶を含み、
Ｘ線回折における前記ＭＩｎ_２Ｏ_４の組成からなる結晶の最大ピーク強度Ｉ_１と、前記ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物の最大ピーク強度Ｉ_２が、０．０１≦Ｉ_２／Ｉ_１≦１．８を満たすスパッタリングターゲット。
２．Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．４５〜０．８０であり、Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．１０〜０．４０である１記載のスパッタリングターゲット。
３．前記Ｉ_２を示す結晶相がビックスバイトに由来する１又は２記載のスパッタリングターゲット。
４．前記金属ＭがＭｇ、Ｃａ、Ｓｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｂｅ及びＦｅから選択される１以上である１〜３のいずれか記載のスパッタリングターゲット。
５．前記金属ＭがＭｇである４記載のスパッタリングターゲット。
６．ホモロガス構造に由来する結晶相が検出されない１〜５のいずれか記載のスパッタリングターゲット。
７．インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．４５〜０．８０であり、
Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．１０〜０．４０である半導体薄膜。
８．非晶質である７に記載の半導体薄膜。
９．ホール移動度が５ｃｍ^２／Ｖ・ｓｅｃ以上である７又は８記載の半導体薄膜。
１０．前記金属ＭがＭｇ、Ｃａ、Ｓｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｂｅ及びＦｅから選択される１以上である７〜９のいずれか記載の半導体薄膜。
１１．前記金属ＭがＭｇである１０に記載の半導体薄膜。
１２．前記半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする７〜１１のいずれか記載の半導体薄膜の製造方法。
１３．前記交流電源の交流パワー密度を３Ｗ／ｃｍ^２以上、２０Ｗ／ｃｍ^２以下とすることを特徴とする１２に記載の半導体薄膜の製造方法。
１４．７〜１１のいずれか記載の半導体薄膜を用いた薄膜トランジスタ。
１５．７〜１１のいずれか記載の半導体薄膜の上に、少なくともＳｉＮｘを含有する保護膜を用いた薄膜トランジスタ。
１６．１４又は１５に記載の薄膜トランジスタを備えた表示装置。

本発明によれば、高密度で低抵抗の酸化物半導体用のスパッタリングターゲットを提供することができる。また、本発明によれば、プロセスウィンドが広く、高い信頼性を有する薄膜トランジスタを提供することができる。

実施例１で得た焼結体のＸ線チャートである。 実施例１において、酸素濃度を変えて作製した薄膜の伝達曲線を示す図である。 実施例１において、アニール温度を変えて作製した薄膜の伝達曲線を示す図である。 比較例１で得た焼結体のＸ線チャートである。 比較例２で得た焼結体のＸ線チャートである。 ＡＣスパッタリング装置の概略図である。

本発明のスパッタリングターゲットは、インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、ＭＩｎ_２Ｏ_４の組成からなる結晶相を含む。また、Ｘ線回折測定（ＸＲＤ）におけるＭＩｎ_２Ｏ_４の組成からなる結晶の最大ピーク強度Ｉ_１と、ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物の最大ピーク強度Ｉ_２が、０．０１≦Ｉ_２／Ｉ_１≦１．８を満たす。

本発明のスパッタリングターゲットにおいて、原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）は０．４５〜０．８０であると好ましく、０．５０〜０．７７であるとより好ましく、０．５５〜０．７５であるとより好ましく、０．６５〜０．７５であるとさらに好ましい。
また、原子比Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）は、０．１０〜０．４０であると好ましく、０．１２〜０．３５であるとより好ましく、０．１３〜０．３０であるとより好ましく、０．１５〜０．２５であるとさらに好ましい。

原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）を上記の値とすると、ターゲットの抵抗が下がるため好ましい。また、原子比Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）を上記の値とすると、プロセスウィンドが広いＴＦＴが得られるため好ましい。
原子比はＩＣＰ（誘導結合プラズマ）発光分析法によって測定することができる。

金属Ｍは、Ｍｇ、Ｃａ、Ｓｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｂｅ及びＦｅから選択される１以上であると好ましい。金属Ｍはこれらのうち１つのみであってもよいし、２以上であってもよい。

金属Ｍは、より好ましくはＭｇである。Ｍｇを用いることで、スパッタリングターゲットの抵抗が下がりやすくなる。また、Ｍｇは下記反応におけるΔ_ｒＧ^０が小さく、安定した酸化状態をとることができる。即ち、Ｍｇは酸素を補足する能力が高く、酸素を放出しにくいため、半導体薄膜を成膜する場合の酸素導入量を低減することができ、成膜した半導体薄膜の経時変化（薄膜の特性劣化）を低減できる。
２ｘ／ｙ・Ｍ＋Ｏ_２→２／ｙ・Ｍ_ｘＯ_ｙ

本発明のスパッタリングターゲットは、酸化インジウム、酸化亜鉛、金属Ｍの酸化物、並びにインジウム、亜鉛及び金属Ｍの２以上の金属の複合酸化物から選択される酸化物を含む。

本発明のスパッタリングターゲットは、ＭＩｎ_２Ｏ_４の組成からなる結晶相を含む。ＭＩｎ_２Ｏ_４の組成からなる結晶相を含むことにより、ターゲットの抵抗を下げることができる。
結晶構造は、例えばターゲットのＸ線回折パターンが、想定される結晶構造Ｘ線回折パターンと一致することから確認できる。具体的にはＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｆ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄ）カードやＩＣＳＤ（Ｔｈｅ Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ）から得られる結晶構造Ｘ線回折パターンと一致することから確認することができる。
ＭＩｎ_２Ｏ_４の組成からなる結晶を含むことは、Ｘ線回折測定で確認できる。

ＭＩｎ_２Ｏ_４の組成からなる結晶相は、Ｘ線回折測定で複数個観測される場合がある。
例えば、ＭｇＩｎ_２Ｏ_４の組成からなる結晶構造は、ＪＣＰＤＳカード及び、ＩＣＳＤによると、Ｉｎ_２ＭｇＯ_４（ＪＣＰＤＳ：４０−１４０２）やＭｇＩｎ_２Ｏ_４（ＩＣＳＤ：♯２４９９２）が存在するが、いずれもＭｇＩｎ_２Ｏ_４の組成からなる結晶である。
ＭＩｎ_２Ｏ_４の組成からなる結晶がＸ線回折測定で複数個確認され、それぞれのピークが重なる場合、それらのピークを分離することなく、最大ピーク強度Ｉ_１とする。上記Ｉｎ_２ＭｇＯ_４（ＪＣＰＤＳ：４０−１４０２）とＭｇＩｎ_２Ｏ_４（ＩＣＳＤ：♯２４９９２）の場合、Ｘ線回折パターンが近似しており、それぞれのピークが重なって観測されるが、いずれもＭｇＩｎ_２Ｏ_４の組成からなる結晶であることから、重なったピークを分離せずに、ＭｇＩｎ_２Ｏ_４の単一の組成の結晶として最大ピーク強度Ｉ_１を求める。
Ｘ線回折測定は、具体的には実施例に記載の方法により行うことができる。

ＭＩｎ_２Ｏ_４の組成からなる結晶相としては、スピネル構造や逆スピネル構造が含まれる。
スピネル構造は、Ａを２価のカチオン、Ｂを３価のカチオンとした場合に、ＡＢ_２Ｏ_４の組成をとるイオン結晶であり、Ｏ^２−が形成する立体面心格子の四面体隙間の８分の１にＡが充填され、八面体隙間の２分の１にＢが充填された構造を有する。逆スピネル構造は、スピネル構造と同様にＡＢ_２Ｏ_４の組成をとるイオン結晶であり、四面体隙間の８分の１にＢが充填され八面体隙間の２分の１にＡ及びＢが充填された構造を有する。

また、本発明のスパッタリングターゲットは、Ｘ線回折におけるＭＩｎ_２Ｏ_４の組成からなる結晶の最大ピーク強度Ｉ_１と、ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物の最大ピーク強度Ｉ_２が、０．０１≦Ｉ_２／Ｉ_１≦１．８を満たす。Ｉ_１とＩ_２がこの関係を満たすことにより、ターゲットの抵抗を下げることができる。
ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物としては、Ｉｎ_２Ｏ_３等が挙げられる。ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物で最大ピークを示すもの、即ち、Ｉ_２を示す酸化物としてはＩｎ_２Ｏ_３が好ましい。

Ｉ_２／Ｉ_１は、好ましくは１．５以下である。Ｉ_２／Ｉ_１が１．５以下であれば、ターゲット抵抗が低く、プロセスウィンドが広い半導体薄膜が得られるため好ましい。また、Ｉ_２／Ｉ_１は、好ましくは０．０１以上である。０．０１以上であると、ターゲット密度が上昇するため好ましい。Ｉ_２／Ｉ_１が０．０１未満であると、金属Ｍからなる酸化物が単独で現れることによって、ターゲットの高抵抗化を招く恐れがある。

上記Ｉ_２／Ｉ_１は、Ｘ線回折測定により求めたチャートより、任意の範囲（例えば、２θ＝１５〜６５°の範囲）に存在する最大ピーク強度から計算することによって求めることができる。

本発明のスパッタリングターゲットは、Ｘ線回折測定において、ホモロガス構造に由来する結晶相が検出されないことが好ましい。ホモロガス構造に由来する結晶相を含まないことにより、ターゲット抵抗が下がるため好ましい。

ホモロガス構造に由来する結晶相とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶である。結晶周期ないし各薄膜層の厚さが、ナノメーター程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質や各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示す場合がある。
ホモロガス構造に由来する結晶相としては、Ｉｎ_２Ｏ_３（ＺｎＯ）_ｍ（ｍは１〜２０の整数）で表される結晶構造等が挙げられる。

ホモロガス相の結晶構造は、例えば、ターゲットの粉砕物又は切削片について測定したＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。具体的には、ＪＣＰＤＳカードから得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。

また、上記Ｉ_２を示す結晶相は、ビックスバイト構造に由来することが好ましい。ビックスバイト構造であると、ターゲット抵抗が下がるため好ましい。
Ｉ_２を示す結晶相は、Ｉｎ_２Ｏ_３で表されるビックスバイト構造化合物であるとより好ましい。
ビックスバイト構造であることは、焼結体をＸ線回折測定した結果、ビックスバイト構造化合物のピークが観察されることにより確認できる。

ビックスバイト（ｂｉｘｂｙｉｔｅ）は、希土類酸化物Ｃ型又はＭｎ_２Ｏ_３（Ｉ）型酸化物とも言われる。「透明導電膜の技術」（（株）オーム社出版、日本学術振興会、透明酸化物・光電子材料第１６６委員会編、１９９９）等に開示されている通り、化学量論比がＭ_２Ｘ_３（Ｍは陽イオン、Ｘは陰イオンで通常酸素イオン）で、一つの単位胞はＭ_２Ｘ_３１６分子、合計８０個の原子（Ｍが３２個、Ｘが４８個）により構成されている。
Ｉ_２を示す結晶相のビックスバイト構造化合物がＩｎ_２Ｏ_３である場合、Ｘ線回折で、ＪＣＰＤＳデータベースのＮｏ．０６−０４１６のピークパターンか、又は類似の（シフトした）パターンを示す。
また、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もビックスバイト構造化合物に含まれる。

本発明のスパッタリングターゲットにおいて、本発明の効果を損ねない範囲において、上述したＩｎ、Ｚｎ及び金属Ｍ以外の他の金属元素（例えば、すず、ガリウム、アルミニウム、チタン、シリコン、鉄、クロム、銅、カドミウム、鉛、カルシウム、ニッケル、ジルコニウム等）を含有していてもよい。しかしながら、スパッタリングターゲットに含有される金属元素は、実質的にＩｎ，Ｚｎ及び金属Ｍのみ、又はＩｎ，Ｚｎ及び金属Ｍのみであってもよい。

本発明において「実質的」とは、スパッタリングターゲットとしての効果が上記Ｉｎ、Ｚｎ及び金属Ｍに起因すること、又はスパッタリングターゲットの金属元素の９５重量％以上１００重量％以下（好ましくは９８重量％以上１００重量％以下）がＩｎ、Ｚｎ及び金属Ｍであることを意味する。
また、本発明のスパッタリングターゲットに含有される金属元素は、Ｉｎ，Ｚｎ及び金属Ｍのみからなり、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。

本発明のスパッタリングターゲットは、例えば、インジウム化合物、亜鉛化合物及び金属Ｍの化合物の各粉体（原料粉体）（好ましくは酸化物）を混合粉砕して混合物を調製し、この混合物を所望の形状に成形して成形体を作製し、焼結することにより製造できる。

原料であるインジウム化合物粉は、特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化インジウム、硝酸インジウム、酢酸インジウム等のインジウム塩を用いても構わない。

原料である亜鉛化合物粉は、特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また塩化亜鉛、硝酸亜鉛等の亜鉛塩を用いても構わない。

金属Ｍの化合物としては、例えば、ＭｇＯ，ＣａＯ、ＳｒＯ、ＣｕＯ、ＮｉＯ、ＣｏＯ、ＢｅＯ、ＦｅＯ、Ｍｇ（ＮＯ_３）_２、Ｃａ（ＮＯ_３）_２、Ｓｒ（ＮＯ_３）_２、Ｃｕ（ＮＯ_３）_２、Ｎｉ（ＮＯ_３）_２、Ｃｏ（ＮＯ_３）_２、Ｂｅ（ＮＯ_３）_２、Ｆｅ（ＮＯ_３）_２等が挙げられる。

混合粉砕は、例えば、ボールミル、ビーズミル、ジェットミル又は超音波装置等の公知の装置を用いて行うことができる。粉砕時間等の条件は、適宜調整すればよいが、６〜１００時間程度が好ましい。

各原料の配合比が、原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）が０．４５〜０．８０、原子比Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）が０．１０〜０．４０となるように各原料粉体を混合すると好ましい。尚、本発明の効果を損なわない範囲で、他の成分を添加してもよい。

上記の混合工程で調製した原料を、公知の方法により成形し、焼結することにより酸化物焼結体とする。
成形工程では、混合粉を加圧成形して成形体とする。この工程により、製品の形状（例えば、ターゲットとして好適な形状）に成形する。

成形処理としては、例えば、金型成形、鋳込み成形、射出成形等が挙げられるが、焼結密度の高い焼結体（ターゲット）を得るためには、冷間静水圧（ＣＩＰ）等で成形するのが好ましい。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。

焼結工程は、上記成形工程で得られた成形体を焼成する工程である。
焼結条件としては、酸素ガス雰囲気又は酸素ガス加圧下に、通常、１２００〜１５５０℃において、通常３０分〜３６０時間、好ましくは８〜１８０時間、より好ましくは１２〜９６時間焼結する。

焼結温度が１２００℃未満であると、ターゲットの密度が上がり難くなったり、焼結に時間がかかり過ぎたりするおそれがある。一方、１５５０℃を超えると成分の気化により、組成がずれたり、炉を傷めたりするおそれがある。

燃焼時間が３０分未満であると、ターゲットの密度が上がり難く、３６０時間より長いと、製造時間がかかり過ぎコストが高くなるため、実用上採用できない。前記範囲内であると相対密度を向上させ、バルク抵抗を下げることができる。

焼成時の昇温速度は、通常８℃／分以下、好ましくは４℃／分以下、より好ましくは３℃／分以下、さらに好ましくは２℃／分以下である。８℃／分以下であるとクラックが発生しにくい。

また、焼成時の降温速度は、通常４℃／分以下、好ましくは２℃／分以下、より好ましくは１℃／分以下、さらに好ましくは０．８℃／分以下、特に好ましくは０．５℃／分以下である。４℃／分以下であるとクラックが発生しにくい。
尚、昇温や降温は段階的に温度を変化させてもよい。

酸化物焼結体を必要に応じて所望の形状に加工することによりスパッタリングターゲットが得られる。
加工は、上記の酸化物焼結体をスパッタリング装置への装着に適した形状に切削加工し、また、バッキングプレート等の装着用治具を取り付けるために行う。酸化物焼結体をスパッタリングターゲットとするには、焼結体を、例えば、平面研削盤で研削して表面粗さ（Ｒａ）を５μｍ以下とする。さらに、スパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。平均表面粗さが小さいほどスパッタ成膜初期に発生するパーティクルを低減することができ好ましい。

研削は、０．１ｍｍ以上行うことが好ましく、０．３ｍｍ以上行うことがより好ましく、０．５ｍｍ以上がさらに好ましく、１ｍｍ以上行うことが特に好ましい。０．１ｍｍ以上研削することで、亜鉛等の成分が気化すること等で発生する表面付近の組成ずれした部位を取り除くことができる。

得られたスパッタリングターゲットをバッキングプレートへボンディングする。ターゲットの厚みは通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜１０ｍｍである。また、複数のターゲットを１つのバッキングプレートに取り付け、実質１つのターゲットとしてもよい。

本発明の半導体薄膜は、インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）が０．４５〜０．８０であり、原子比Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）が０．１０〜０．４０である。
半導体薄膜をこのような組成とすることにより、成膜時の酸素分圧に大きく依存しない、キャリア濃度が安定した膜とすることができる。

本発明の半導体薄膜は、酸化インジウム、酸化亜鉛、金属Ｍの酸化物、並びにインジウム、亜鉛及び金属Ｍの２以上の金属の複合酸化物から選択される酸化物を含む。

原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）は、０．５０〜０．７７であるとより好ましく、０．５５〜０．７５であるとより好ましく、０．６５〜０．７５であるとさらに好ましい。また、原子比Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）は、０．１２〜０．３５であるとより好ましく、０．１３〜０．３０であるとより好ましく、０．１５〜０．２５であるとさらに好ましい。
原子比はＩＣＰ（誘導結合プラズマ）発光分析法によって測定することができる。

金属Ｍは、Ｍｇ、Ｃａ、Ｓｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｂｅ及びＦｅから選択される１以上であると好ましい。金属Ｍはこれらのうち１つのみであってもよいし、２以上であってもよい。
金属Ｍは、より好ましくはＭｇである。半導体薄膜がＭｇを含むことにより、半導体薄膜の経時変化（薄膜の特性劣化）を低減できる。

本発明の半導体薄膜は、好ましくは非晶質である。非晶質であると膜の表面の均一性がよく、ＴＦＴ特性の面内のばらつきを減らすことが可能であるため好ましい。非晶質であることは、Ｘ線回折測定によりブロードなパターンが得られることにより確認できる。

また、本発明の半導体薄膜は、好ましくはホール移動度が５ｃｍ^２／Ｖ・ｓｅｃ以上であり、より好ましくは７ｃｍ^２／Ｖ・ｓｅｃ以上である。
ホール移動度は、実施例に記載の方法により測定することができる。

本発明の半導体薄膜において、本発明の効果を損ねない範囲において、上述したＩｎ、Ｚｎ及び金属Ｍ以外の他の金属元素を含有していてもよい。しかしながら、半導体薄膜に含有される金属元素は、実質的にＩｎ，Ｚｎ及び金属Ｍのみであってもよい。

本発明において「実質的」とは、半導体薄膜としての効果が上記Ｉｎ、Ｚｎ及び金属Ｍに起因すること、又は半導体薄膜の金属元素の９５重量％以上１００重量％以下（好ましくは９８重量％以上１００重量％以下）がＩｎ、Ｚｎ及び金属Ｍであることを意味する。
また、本発明の半導体薄膜に含有される金属元素は、Ｉｎ，Ｚｎ及び金属Ｍのみからなり、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。

本発明のスパッタリングターゲットを用いて、基板等の対象物にスパッタすることにより、本発明の半導体薄膜を成膜することができる。本発明のスパッタリングターゲットを用いることで、成膜時における酸素濃度を抑えることができる。
例えば、スパッタ時における酸素濃度は、通常１〜５０％程度であるが、本発明の場合、２〜３０％程度にすることができる。

尚、半導体薄膜の原子組成は、成膜に用いたスパッタリングターゲットと同一である。
上記の酸化物薄膜は、好ましくはバンドギャップが３．６ｅＶ以上である。
バンドギャップを評価する代表的な手法として、分光エリプソメトリー法が挙げられる。分光エリプソメトリー法とは、直線偏光の光を試料に入射させ、試料を反射した光の偏光状態（一般には楕円偏光）を調べ、膜の物性を記述するのに最適なモデルでフィッティングすることによって、薄膜の屈折率ｎと消衰係数ｋ（光学定数）や、膜厚、表面粗さ・界面の粗さ等を測定する方法である。また、結晶度や異方性、電気抵抗率やバンドギャップ等の他の物性値を予測することができる。

上記の酸化物薄膜は、薄膜トランジスタ（ＴＦＴ）に使用でき、特に半導体層（チャネル層）として好適に使用できる。
本発明の薄膜トランジスタは、上記の酸化物薄膜を有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。本発明の薄膜トランジスタは、上記の酸化物薄膜を好ましくはチャネル層として有する。

本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍ、より好ましくは３０〜２００ｎｍ、さらに好ましくは３５〜１２０ｎｍ、特に好ましくは４０〜８０ｎｍである。チャネル層の膜厚が１０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したＴＦＴの特性が面内で不均一になるおそれがある。一方、膜厚が３００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。

本発明の薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。

本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともＳｉＮ_ｘを含有することが好ましい。ＳｉＮ_ｘはＳｉＯ_２と比較して緻密な膜を形成できるため、ＴＦＴの劣化抑制効果が高いという利点を有する。

保護膜は、ＳｉＮ_ｘの他に例えばＳｉＯ_２，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，Ｓｍ_２Ｏ_３，ＳｒＴｉＯ_３又はＡｌＮ等の酸化物等を含むことができるが、実質的にＳｉＮ_ｘのみからなることが好ましい。ここで、「実質的にＳｉＮ_ｘのみからなる」とは、本発明の薄膜トランジスタにおける保護層を構成する薄膜の７０ｗｔ％以上、好ましくは８０ｗｔ％以上、さらに好ましくは８５ｗｔ％以上がＳｉＮ_ｘであることを意味する。

保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、ＴＦＴ駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりＴＦＴの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、結晶構造中においてＩｎ−ＯＨの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
本発明のＴＦＴに用いるチャネル材料のバンドギャップは３．６ｅＶ以上が好ましい。３．６ｅＶ以上とすることで、ＬＥＤのバックライトに対してＴＦＴの劣化現象を抑制することができる。

薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層（チャネル層）、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。

本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，Ｓｍ_２Ｏ_３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３であり、より好ましくはＳｉＯ_２，ＳｉＮ_ｘ，ＨｆＯ_２，Ａｌ_２Ｏ_３である。

ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ_２でもＳｉＯ_ｘでもよい。

ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。

本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ_２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。

ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使用してもよい。
本発明の薄膜トランジスタは、信頼性評価として、Ｖｇ（ゲート電圧）＝１５Ｖ、Ｖｄ（ドレイン電圧）＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、ＴＦＴの閾値電圧シフトの絶対値が０．３Ｖ未満であることが好ましい。
ＴＦＴの閾値電圧シフトの絶対値が０．３Ｖ以上となると、その閾値電圧シフトを補正するための補償回路が必要になる等、パネルのコストアップのおそれがある。

本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。

本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。

特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。

大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。

本発明の薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置に好適に用いることができる。

実施例１
平均粒経が１μｍ以下のＩｎ_２Ｏ_３粉末、平均粒経が１μｍ以下のＺｎＯ粉末及び平均粒経が１μｍ以下のＭｇＯ粉末を、Ｉｎ：Ｚｎ：Ｍｇ（原子比）＝６７：１３：２０となるように秤量し、混合した後、樹脂製ポットに入れ、さらに水を加えて、硬質ＺｒＯ_２ボールを用いた湿式ボールミル混合を行った。混合時間は２０時間とした。
得られた混合スラリーを取り出し、濾過、乾燥及び造粒を行った。得られた造粒物を成形型に入れ、冷間静水圧プレスで３ｔｏｎ／ｃｍ^２の圧力をかけて成形し、成形体を得た。

得られた成形体を以下のように焼結した。まず、焼結炉内に、成形体を載置し、この焼結炉内の容積０．１ｍ^３当たり５リットル／分の割合で、酸素を流入した。この雰囲気中で、上記成形体を１４００℃で２４時間焼結した。
この時、焼結炉内の温度は、８００℃までは０．５℃／分で昇温し、１０００℃〜１４００℃間は１℃／分で昇温した。２４時間、１４００℃で焼結した後は、自然降温させた。

焼結体中の各原子の含有量をＩＣＰ（誘導結合プラズマ）発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が、焼結体中でも維持されていることが確認できた。

また、得られた焼結体についてＸ線回折測定を行った。得られたチャートを図１に示す。図１において、縦軸は回折したＸ線の強度、横軸は回折したＸ線の角度を示す。

Ｘ線回折測定は、下記の装置・条件で測定した。
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ

Ｘ線回折測定によりＭＩｎ_２Ｏ_４の組成からなる結晶が確認された。ＭＩｎ_２Ｏ_４の組成からなる結晶として、ＭｇＩｎ_２Ｏ_４及びＩｎ_２ＭｇＯ_４がＪＣＰＤＳカード及びＩＣＳＤに一致する結晶相として確認された。
また、ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物で最大のピーク強度を有するものとして、Ｉｎ_２Ｏ_３のビックスバイト構造が確認された。
ＭＩｎ_２Ｏ_４の組成からなる結晶の最大ピーク強度Ｉ_１と、Ｉｎ_２Ｏ_３の最大ピーク強度Ｉ_２の比は、Ｉ_２／Ｉ_１＝０．０３であった。
また、Ｘ線回折測定によりＩｎ_２Ｚｎ_３Ｏ_６等のホモロガス構造は確認されなかった。

次に、上記焼結体のスパッタ面をカップ砥石で磨き、直径１００ｍｍ、厚さ５ｍｍに加工し、Ｉｎ系合金を用いてバッキングプレートを貼り合わせて、スパッタリングターゲットを製造した。

得られたターゲットをＤＣスパッタリング装置に装着し、室温で、スライドガラス上に、膜厚５０ｎｍの半導体薄膜を酸素濃度１２．５％で成膜した。
条件は特に断りがない限り、以下の通りである。
基板温度：２５℃
到達圧力：８．５×１０^−５Ｐａ
雰囲気ガス：Ａｒガス、Ｏ_２ガス
スパッタ圧力（全圧）：０．４Ｐａ
投入電力：ＤＣ５０Ｗ
Ｓ（基板）−Ｔ（ターゲット）距離：１００ｍｍ
成膜した半導体薄膜についてＸ線回折測定を行った結果、ピークは観測されず非晶質であることが分かった。

また、得られた薄膜に金を蒸着し、３００℃で１時間アニールした後、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いて、室温、大気圧、遮光環境下でＶａｎ ｄｅｒ Ｐａｗ法によってホール効果を評価した。その結果、７．５ｃｍ^２／Ｖ・ｓｅｃであった。

次に、このターゲットをＤＣスパッタリング装置に装着し、熱酸化シリコン基板上に、室温で、メタルマスクを用い、膜厚５０ｎｍの半導体薄膜を酸素濃度２５％、１２．５％、２％の条件でそれぞれ成膜した。尚、本実施例において、酸素濃度とは、スパッタ圧力（全圧）に対する酸素分圧の百分率である。
その後、半導体薄膜を成膜した基板上に金電極を、メタルマスクを用いてＤＣスパッタリング装置で成膜し、幅が１０００μｍ、長さが２００μｍとなるＴＦＴを作製した。３００℃で１時間アニールした後、ドレイン電圧５Ｖにおける伝達曲線を測定した。結果を図２に示す。
図２より、ドレイン電流が１ｎＡとなるときのゲート電圧（閾値電圧）Ｖｔｈについて、酸素濃度２％及び酸素濃度２５％それぞれのＶｔｈの差ΔＶは２．５Ｖであり、酸素導入量に対してＶｔｈの変化が小さいことがわかる。

また、上記のターゲットを用い、成膜時の酸素濃度を２５％、アニール温度を２５０℃、３００℃、３５０℃とした他は上記と同様にして、それぞれＴＦＴを製造し、ドレイン電圧５Ｖにおける伝達曲線を測定した。結果を図３に示す。
図３より、得られたＴＦＴ特性の電界効果移動度を比較すると、アニール温度が２５０℃及び３５０℃における電界効果移動度の差Δμは４．４ｃｍ^２／Ｖｓでありアニール温度に対して大きく変化しないことがわかる。

上記のターゲットを用い、成膜時の酸素濃度を１０％で石英基板上に成膜した酸化物半導体薄膜について、３００℃で１時間アニールした後、分光エリプソメトリーによりバンドギャップを評価した。具体的には、屈折率及び消衰係数から吸収係数を算出し、直接遷移型を仮定し、吸収係数の２乗とエネルギーのグラフからバンドギャップを求めた。その結果、バンドギャップは３．６ｅＶと算出された。
表１にターゲット及びターゲットを用いて作製したＴＦＴの評価結果、単膜の評価結果を示す。

実施例２〜６、比較例１，２
表１に記載の原子比となるように粉末を混合し、実施例１と同様の条件でターゲットを作製し、それらを用いて単膜及びＴＦＴを作製した。実施例１と同様の評価を行った結果を表１に示す。

比較例３，４
表１に記載の原子比となるように粉末を混合し、実施例１と同様の条件でターゲットを作製した。これらのターゲットは、ＤＣスパッタリングを実施する際に、異常放電を起こした。

実施例７〜１２、比較例５，６
実施例１と同様の条件で作製した表２に示す組成のターゲットについて特開２００５−２９０５５０号公報に開示された成膜装置を用い、表２に示す条件でＡＣスパッタリングを行い、さらに下記条件で非晶質膜を成膜し、加熱処理を行い、ソース・ドレインパターニングをドライエッチングで行った他は実施例１と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表２に示す。

ＡＣスパッタリングは、具体的には、図６に示す装置を用いて行った。幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを用い、各ターゲット３１ａ〜３１ｆを基板の幅方向に平行に、距離が２ｍｍになるように配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。ガス供給系からスパッタガスであるＡｒ、Ｏ_２をそれぞれ系内に導入したスパッタ条件は以下の通りである。
到達圧力：８．５×１０^−５Ｐａ
雰囲気ガス：Ａｒガス、Ｏ_２ガス、
スパッタ圧力（全圧）：０．５Ｐａ
尚、成膜時の基板温度、アニール温度は表２に記載の条件であり、その他の条件は実施例１と同様である。

例えば、実施例７において、成膜速度を調べるために記載の条件で１０秒成膜し、得られた薄膜の膜厚を測定すると８ｎｍであった。成膜速度は４８ｎｍ／分と高速であり、量産に適している。
膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板上に、レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行った。
その後、リフトオフ法によりＭｏをスパッタ成膜により成膜し（１００ｎｍ）、ソース／ドレイン電極を所望の形状にパターニングした。その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＯ_ｘを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。

薄膜トランジスタ及び薄膜評価用素子を作製し、電界効果移動度、閾値電圧Ｖｔｈ、ホール移動度を測定した。また、ＸＲＤ測定から薄膜堆積直後は非晶質であり、空気中３００℃、６０分後も非晶質であることを確認した。
上記で作製した薄膜トランジスタに対して、バイアスストレス試験（信頼性試験）を行った。
具体的には、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後、及びＶｇ＝−２０ＶのＤＣストレス（光照射下（λ＝４００ｎｍ）かつストレス温度８０℃下）を１００００秒印加した前後において、ＴＦＴ特性（閾値電圧）を測定した。
光照射として、モノクロメーター式分光光源（ＣＭＳ１００：朝日分光株式会社製）を利用して、λ＝４００ｎｍ、強度２００μＷ／ｃｍ^２の光を照射した。

本発明のスパッタリングターゲットは、酸化物半導体や透明導電膜等の酸化物薄膜の作製に使用できる。また、本発明の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。

１７ａ−ｃ 交流電源
３１ａ−ｆ ターゲット
４０ａ−ｆ 磁界形成手段

Claims (16)

1. インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、
   ＭＩｎ_２Ｏ_４の組成からなる結晶を含み、
   Ｘ線回折における前記ＭＩｎ_２Ｏ_４の組成からなる結晶の最大ピーク強度Ｉ_１と、前記ＭＩｎ_２Ｏ_４の組成からなる結晶以外の酸化物の最大ピーク強度Ｉ_２が、０．０１≦Ｉ_２／Ｉ_１≦１．８を満たすスパッタリングターゲット。
2. Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．４５〜０．８０であり、Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．１０〜０．４０である請求項１記載のスパッタリングターゲット。
3. 前記Ｉ_２を示す結晶相がビックスバイトに由来する請求項１又は２記載のスパッタリングターゲット。
4. 前記金属ＭがＭｇ、Ｃａ、Ｓｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｂｅ及びＦｅから選択される１以上である請求項１〜３のいずれか記載のスパッタリングターゲット。
5. 前記金属ＭがＭｇである請求項４記載のスパッタリングターゲット。
6. ホモロガス構造に由来する結晶相が検出されない請求項１〜５のいずれか記載のスパッタリングターゲット。
7. インジウム、亜鉛及び金属Ｍを含む酸化物を含有し、
   前記金属ＭがＭｇ、Ｃａ及びＳｒから選択される１以上であり、
   Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．４５〜０．８０であり、
   Ｍ／（Ｉｎ＋Ｚｎ＋Ｍ）で表される原子比が０．１０〜０．４０である半導体薄膜。
8. 非晶質である請求項７に記載の半導体薄膜。
9. ホール移動度が５ｃｍ^２／Ｖ・ｓｅｃ以上である請求項７又は８記載の半導体薄膜。
10. 前記金属ＭがＭｇである請求項７〜９のいずれか記載の半導体薄膜。
11. 前記半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする請求項７〜１０のいずれか記載の半導体薄膜の製造方法。
12. 前記交流電源の交流パワー密度を３Ｗ／ｃｍ^２以上、２０Ｗ／ｃｍ^２以下とすることを特徴とする請求項１１に記載の半導体薄膜の製造方法。
13. 請求項１〜６のいずれかに記載のスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。
14. 請求項７〜１０のいずれか記載の半導体薄膜を用いた薄膜トランジスタ。
15. 請求項７〜１０のいずれか記載の半導体薄膜の上に、少なくともＳｉＮｘを含有する保護膜を用いた薄膜トランジスタ。
16. 請求項１４又は１５に記載の薄膜トランジスタを備えた表示装置。