TWI556450B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

薄膜電晶體陣列基板及其製造方法 Download PDF

Info

Publication number
TWI556450B
TWI556450B TW100135197A TW100135197A TWI556450B TW I556450 B TWI556450 B TW I556450B TW 100135197 A TW100135197 A TW 100135197A TW 100135197 A TW100135197 A TW 100135197A TW I556450 B TWI556450 B TW I556450B
Authority
TW
Taiwan
Prior art keywords
electrode
film
conductive film
forming
gate
Prior art date
Application number
TW100135197A
Other languages
English (en)
Other versions
TW201234602A (en
Inventor
柳春基
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201234602A publication Critical patent/TW201234602A/zh
Application granted granted Critical
Publication of TWI556450B publication Critical patent/TWI556450B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體陣列基板及其製造方法
此申請案主張來自於2011年2月1日向韓國智慧財產局所提交的韓國專利申請號10-2011-0010348的優先權，其所揭露之內容全部被納入此文中以供參考。
本發明有關一種薄膜電晶體(TFT)陣列基板及其製造方法。
通常薄膜電晶體(TFT)陣列基板是指具有電容及TFT的基板，且用於生產所謂的主動矩陣平面顯示器，其中每一像素或子像素的操作係藉由電性連接至該像素或子像素的TFT控制。
TFT陣列基板包含複數個TFT，且在每一TFT中形成微細圖案。為了形成這些微細圖案，執行了很多製程。這裡，可使用各種方法來形成微細圖案。在這些方法之中，使用光罩之光蝕刻(photolithography)被廣泛使用。
光蝕刻為需要精確控制的製程。另外，使用光罩來形成圖案涉及很多製程，例如光阻的形成、暴露、顯影及蝕刻。因使用光罩之光蝕刻涉及很多製程，使得製造平面顯示器的製程複雜化且增加處理時間。此外，使用光罩之光蝕刻使製程管理困難，而造成缺陷。
本發明之目的係提供一種薄膜電晶體(TFT)陣列基板，其可以簡化製程製得且使用適用於裝置特性之配線。
本發明之目的亦提供一種以簡化製程製造TFT陣列基板的方法，此TFT陣列基板係使用適用於裝置特性之配線。
然而，本發明之目的、特徵及優點並不限於此處所陳述的內容。藉由參照本發明以下所給的詳細描述，本發明的上述及其他目的、特徵及優點對於本發明涉及之該技術領域具有通常知識者將變得更加明顯。
根據本發明之目的，提供了一種薄膜電晶體(TFT)陣列基板，其包括：基板；形成在基板上之主動層及第一電容電極(capacitor first electrode)；形成在基板、主動層及第一電容電極上之閘極絕緣膜；形成在對應主動層的閘極絕緣膜上之閘極電極，及形成在對應第一電容電極的閘極絕緣膜上之第二電容電極(capacitor second electrode)；形成在閘極絕緣膜、閘極電極及第二電容電極上之介層絕緣膜；以及形成在介層絕緣膜上之像素電極、源極電極及汲極電極，其中源極電極及汲極電極中的至少之一係形成在像素電極上。
根據本發明之另一目的，提供了一種製造TFT陣列基板的方法。 此方法包括：形成主動層及第一電容電極於基板上；形成閘極絕緣膜於基板、主動層及第一電容電極上；形成閘極電極及第二電容電極於閘極絕緣膜上；依序形成介層絕緣膜及用以形成像素電極之導電膜於閘極絕緣膜、閘極電極及第二電容電極上；藉由蝕 刻用以形成像素電極之導電膜、介層絕緣膜及閘極絕緣膜之預定區，而形成暴露主動層之預定區的接觸孔；形成用以形成源極電極及汲極電極之導電膜於用以形成像素電極之導電膜上；使用半色調網點光罩(halftone mask)來形成第一光阻圖案於用以形成源極電極及汲極電極之導電膜上；以及藉由使用第一光阻圖案作為蝕刻光罩來蝕刻用以形成源極電極及汲極電極之導電膜及用以形成像素電極之導電膜，而形成源極電極、汲極電極及像素電極。
10‧‧‧基板
100‧‧‧第一光阻膜
101‧‧‧第一光阻圖案
11‧‧‧緩衝層
110‧‧‧第二光阻膜
111‧‧‧第二光阻圖案
112‧‧‧第一子光阻圖案
113‧‧‧第二子光阻圖案
120‧‧‧第三光阻膜
121‧‧‧第三光阻圖案
13‧‧‧主動層
130‧‧‧第四光阻膜
131‧‧‧第四光阻圖案
132‧‧‧第三子光阻圖案
133‧‧‧第四子光阻圖案
15‧‧‧第一電容電極
20‧‧‧閘極絕緣膜
21‧‧‧閘極導電膜
22‧‧‧第一導電膜
23‧‧‧第二導電膜
24‧‧‧第三導電膜
200‧‧‧第一光罩
201、212、221、232‧‧‧遮光區
202、211、222、231‧‧‧透光區
210‧‧‧第二光罩
213、233‧‧‧半透光區
220‧‧‧第三光罩
230‧‧‧第四光罩
31‧‧‧閘極電極
32‧‧‧第一閘極電極膜
33‧‧‧第二閘極電極膜
34‧‧‧第三閘極電極膜
35‧‧‧第二電容電極
36‧‧‧焊墊
40‧‧‧介層絕緣膜
45、46‧‧‧接觸孔
47‧‧‧孔
50、60‧‧‧導電膜
55‧‧‧像素電極
65‧‧‧汲極電極
66‧‧‧源極電極
I‧‧‧發光區
II‧‧‧TFT區
III‧‧‧電容區
TV‧‧‧焊墊區
藉由其例示性實施例的詳細描述並參照附圖，本發明的上述及其他目的與特徵將變得更加明顯，其中：第1圖是根據本發明的一例示性實施例之薄膜電晶體(TFT)陣列基板的示意剖面圖；以及第2至17圖是依序繪示根據本發明的一例示性實施例之製造TFT陣列基板的方法的剖面圖。
本發明的優點與特徵以及實現該發明的方法可參照以下例示性實施例的詳細描述與附圖而更輕易瞭解。然而，本發明可以許多不同形式體現且不應被理解為是限於此處所陳述的實施例。相反地，提供這些實施例使得此揭露將是周密且完整的且將充分傳達本發明的概念予那些熟悉此技術領域的人，以及本發明將僅藉由所附之申請專利範圍來定義。圖式中，元件的尺寸與相對尺寸是為清晰起見而被誇大。
整份說明書中，相似的參考符號係指相似的元件。此處所使用的 ”及/或”一詞包含相關的條列項目之一或多個的任何與所有組合。
此處所使用之專門術語僅為了描述特定的實施例而非意圖限制本發明。此處所使用之單數形式除非內文清楚指出，否則亦意圖包含複數形式。將進一步理解的是當術語“包括(comprises)”及/或“由…製成(made of)”使用於此說明書中時，係具體說明所述的組件、步驟、操作及/或元件之存在，但不排除一或多個其他組件、步驟、操作、元件及/或其群組之存在或新增。
將理解的是雖然此處第一、第二、第三等術語可被使用以描述各種元件，這些元件不應受限於此些術語。此些術語僅使用以區分一元件與另一元件。因此，以下所討論的第一元件在未脫離本發明之教示下可稱為第二元件。
本發明的實施例在此處參照為本發明之理想實施例的示意圖示之平面圖示及剖面圖示來描述。就此點而論，由於例如製造技術及/或容許誤差的結果而使圖示形狀變化是被預期的。因此，本發明的實施例不應被理解為是限於此處所繪示區域的特定形狀，而是包含因例如製造而造成的形狀上的偏差。因此，圖中所繪示區域本質上為示意的且其形狀並非意圖繪示裝置的區域的實際形狀，並且非意圖限制於本發明的範疇。
除非另有定義，此處所使用的術語(包含技術及科學術語)與本發明所屬技術領域具有通常知識者一般所瞭解的意義相同。將進一步理解的是例如那些定義在一般所使用的字典中之術語，其具有的意義應解釋為與相關技術領域背景中的意義一致，而不應該解 釋為理想化或過度正式意義，除非此處明確這樣定義。
根據本發明的一例示性實施例之薄膜電晶體(TFT)陣列基板將參照第1圖來描述。第1圖是根據本發明的一例示性實施例之TFT陣列基板的示意剖面圖。
參照第1圖，根據本發明的當前例示性實施例之TFT陣列基板包含基板10、主動層13、閘極電極31、源極電極66、汲極電極65、像素電極55、第一電容電極(capacitor first electrode)15、第二電容電極(capacitor second electrode)35及焊墊36。
TFT陣列基板包含發光區I、TFT區II、電容區III及焊墊區IV。 TFT形成在TFT區II。每一像素中可形成至少一TFT。第1圖中，所說明的係一個形成在一像素中之TFT。然而，此僅為便於描述的一個例子，而本發明並不限於此例子。也就是說，每一像素中可形成複數個TFT。
基板10可由含有SiO2作為主成分的透明玻璃材料製成。然而，形成基板10的材料並不限於透明玻璃材料。基板10亦可由透明塑膠材料製成，此透明塑膠材料可以是選自於由聚醚碸(PES)、聚丙烯酸酯(PA)、聚醚醯亞胺(PEI)、聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸乙二酯(PET)、聚苯硫醚(PPS)、聚烯丙基酯(polyallylate)、聚醯亞胺、聚碳酸酯(PC)、三醋酸纖維素(TAC)及醋酸丙酸纖維素(CAP)所組成的群組之絕緣有機材料。
緩衝層11可沉積在基板10上以在基板10上形成均勻表面且防止雜質滲入基板10。緩衝層11可由SiO2及/或SiNx製成。
主動層13及第一電容電極15形成在緩衝層11上。主動層13及第一 電容電極15可由例如非晶矽或多晶矽之無機或有機半導體製成。主動層13可包含源極區、汲極區及通道區(channel region)。源極區及汲極區可藉由將雜質注入由非晶矽或多晶矽製成的主動層13中而形成。這裡，可注入例如磷(P)、砷(As)或銻(Sb)之施體雜質離子以製造N型TFT，且可注入例如硼(B)、鋁(Al)、鎵(Ga)或銦(In)之受體雜質離子以製造P型TFT。第一電容電極15可藉由注入雜質至例如非晶矽或多晶矽之無機或有機半導體而使此無機或有機半導體具有導電性來形成。
閘極絕緣膜20形成在緩衝層11、主動層13及第一電容電極15上。閘極絕緣膜20將主動層13與閘極電極31絕緣且在第一電容電極15與第二電容電極35之間形成絕緣體。閘極絕緣膜20可為由例如SiNx、SiO2或SiON製成之有機絕緣膜或無機絕緣膜。
閘極電極31、第二電容電極35及焊墊36形成在閘極絕緣膜20上。閘極電極31包含依序堆疊在閘極絕緣膜20上之第一閘極電極膜32、第二閘極電極膜33及第三閘極電極膜34。第一閘極電極膜32可由鈦(Ti)、鉭(Ta)或鉻(Cr)製成。為了減少閘極電極31的訊號延遲或電壓下降，第二閘極電極膜33可由具低電阻的金屬製成，舉例來說，像是鋁(Al)或鋁合金之鋁基金屬、像是銀(Ag)或銀合金之銀基金屬、或像是銅(Cu)或銅合金之銅基金屬。另外，第三閘極電極膜34可由像是鉬(Mo)或鉬合金之鉬基金屬製成。閘極電極31連接至傳送TFT的開關(on/off)訊號之閘極線(未顯示)。
第二電容電極35是由與閘極電極31的第一閘極電極膜32相同的薄膜製成。參照第10圖，在形成用以形成第二電容電極35的導電膜所處的狀態中，雜質被注入形成第一電容電極15的無機或有機半 導體中。因此，注入第一電容電極15中的雜質也可包含在第二電容電極35中。第二電容電極35與閘極電極31可具有不同的厚度，而第二電容電極35與閘極電極31的第一閘極電極膜32可具有相等的厚度。
焊墊36係形成在焊墊區IV。如同第二電容電極35，焊墊36是由與閘極電極31的第一閘極電極膜32相同的薄膜製成。由於焊墊36是由形成閘極電極31的第一閘極電極膜32的材料製成，例如鈦、鉭或鉻，其可不受侵蝕。焊墊36與閘極電極31可具有不同的厚度，而焊墊36與閘極電極31的第一閘極電極膜32可具有相等的厚度。
閘極電極31的第二閘極電極膜33及第三閘極電極膜34可窄於第一閘極電極膜32。也就是說，第二閘極電極膜33及第三閘極電極膜34可暴露第一閘極電極膜32末端的一預定區。
在當前例示性實施例中，由例如鋁之低電阻金屬製成的第二閘極電極膜33包含在閘極電極31，而焊墊36是由與不受侵蝕的第一閘極電極膜32相同的薄膜製成。另外，第二閘極電極膜33及第三閘極電極膜34被移除，只有第一閘極電極膜32使用作為第二電容電極35。因此，可以不使用光罩而將雜質同時注入第一電容電極15與主動層13。此外，在當前例示性實施例中，因為閘極電極31、第二電容電極35及焊墊36係使用半色調網點光罩(halftone mask)形成，可以減少所使用的光罩數量。
介層絕緣膜40形成在閘極絕緣膜20、閘極電極31、第二電容電極35及焊墊36上。分別暴露主動層13的源極區及汲極區之接觸孔45及46，以及暴露焊墊36的預定區之孔47係形成在介層絕緣膜40及 閘極絕緣膜20。在當前例示性實施例中，因為像素電極55形成在介層絕緣膜40上而與介層絕緣膜40直接接觸，介層絕緣膜40可形成具有一平坦上表面。然而，本發明並不限於此。介層絕緣膜40也可沿著下層的台階(step)形成，因而具有一平坦上表面。
介層絕緣膜40可由無機絕緣膜或有機絕緣膜製成。形成介層絕緣膜40的無機絕緣膜的例子包含SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、鈦酸鍶鋇(BST)及鈦酸鉛鋯(PZT)，而有機絕緣膜的例子包含通用高分子(例如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基之高分子衍生物、丙烯酸(acrylic)高分子、亞醯胺(imide)高分子、芳基醚(aryl ether)高分子、醯胺(amide)高分子、氟化(fluorine)高分子、對二甲苯(p-xylene)高分子、乙烯醇(vinyl alcohol)高分子、以及這些材料的摻合物。介層絕緣膜40也可由無機絕緣膜與有機絕緣膜的複合推疊製成。
像素電極55形成在介層絕緣膜40上。具體地，像素電極55形成在介層絕緣膜40上而與介層絕緣膜40直接接觸。像素電極55可由含有一或多個選自於ITO、IZO、ZnO及In2O3中的透明材料之透明導電膜製成。
源極電極66及汲極電極65形成在像素電極55上。具體地，源極電極66及汲極電極65中的任一個(例如汲極電極65)形成在像素電極55上而與像素電極55直接接觸，而源極電極66及汲極電極65中的另一個(例如源極電極66)則形成在用以形成像素電極之導電膜圖案上而與形成在介層絕緣膜40上的導電膜圖案直接接觸。要不然，源極電極66可形成在像素電極55上而與像素電極55直接接觸， 而汲極電極65可形成在用以形成像素電極之導電膜圖案上而與形成在介層絕緣膜40上的導電膜圖案直接接觸。
源極電極66及汲極電極65可為選自於由鉬(Mo)、鎢(W)、鉬鎢(MoW)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、鋁合金、銀(Ag)及銀合金所組成的群組中之材料的單層。或者，為了降低配線(wiring)電阻，源極電極66及汲極電極65可由為低電阻材料的鉬、鋁或銀之二或多層製成。也就是說，源極電極66及汲極電極65可具有選自於由鉬-鋁-鉬(Mo/Al/Mo)、鉬鎢-鋁釹-鉬鎢(MoW/AlNd/MoW)、鈦-鋁-鈦(Ti/Al/Ti)、鉬-銀-鉬(Mo/Ag/Mo)及鉬-銀合金-鉬(Mo/Ag alloy/Mo)所組成的群組中之多層結構。源極電極66及汲極電極65藉由接觸孔46及45分別連接至主動層13的源極區及汲極區。
在當前例示性實施例中，用以形成像素電極55之導電膜形成在介層絕緣膜40上，而用以形成源極電極66及汲極電極65之導電膜形成在用以形成像素電極55之導電膜上。然後，使用半色調網點光罩圖案化這些導電膜。因此，可以減少所需的光罩數量。
第1圖所示的TFT陣列基板可使用在平面顯示器。舉例來說，共同電極(未顯示)可形成在像素電極55上方，且液晶層(未顯示)可形成在像素電極55與共同電極之間，因而完成液晶顯示器(LCD)。
根據本發明的一例示性實施例之製造TFT陣列基板的方法將參照第1至17圖來描述。第2至17圖是依序繪示根據本發明的一例示性實施例之製造TFT陣列基板的方法的剖面圖。實質上與第1圖相同的那些元件係以相似的參考符號表示，因而其詳細的描述將省略 。
參照第2圖，緩衝層11與半導體膜12依序形成在基板10上。緩衝層11與半導體膜12可藉由例如化學氣相沉積(CVD)來沉積。當半導體膜12是由多晶矽製成時，其可藉由在緩衝層上11沉積非晶矽層並使用分子雷射退火(ELA)、連續橫向長晶(SLS)、金屬誘發結晶(MIC)或金屬誘發橫向結晶(MILC)來結晶此非晶矽層而形成。
第一光阻膜100形成在半導體膜12上。第一光罩200放置在第一光阻膜100上方。為了便於描述，以第一光阻膜100為正光阻的案例作為一例子來描述。然而，本發明並不限於此例子，負光阻也可使用作為第一光阻膜100。
第一光罩200包含遮光區201及透光區202。透光區202允許放射光穿過其中，而遮光區201則阻擋放射光。設置第一光罩200使得遮光區201對應待形成之主動層13(看第1圖)及第一電容電極15(看第1圖)所在的區域。
參照第2及3圖，第一光阻膜100憑藉第一光罩200曝光，然後顯影。因此，第一光阻膜100對應透光區202的區域被移除，而保留第一光阻膜100對應遮光區201的區域以形成第一光阻圖案101。
參照第3及4圖，使用第一光阻圖案101作為蝕刻光罩來蝕刻半導體膜12，因而形成主動層13及第一電容電極15。
參照第5圖，閘極絕緣膜20形成在緩衝層11、主動層13及第一電容電極15上。閘極絕緣膜20可藉由CVD由例如SiNx、SiO2或SiON之有機絕緣膜或無機絕緣膜形成。接著，用以形成閘極電極31(看第1圖)之閘極導電膜21形成在閘極絕緣膜20上。閘極導電膜21可 藉由依序堆疊第一導電膜22、第二導電膜23及第三導電膜24在閘極絕緣膜20上而形成。第一導電膜22可由鈦(Ti)、鉭(Ta)或鉻(Cr)製成，而第二導電膜23可由像是鋁(Al)或鋁合金之鋁基金屬、像是銀(Ag)或銀合金之銀基金屬、或像是銅(Cu)或銅合金之銅基金屬製成。另外，第三導電膜24可由像是鉬(Mo)或鉬合金之鉬基金屬製成。第一至第三導電膜22至24可藉由例如濺鍍方式形成。
第二光阻膜110形成在第三導電膜24上。第二光罩210放置在第二光阻膜110上方。為了便於描述，以第二光阻膜110為正光阻的案例作為一例子來描述。然而，本發明並不限於此例子，負光阻也可使用作為第二光阻膜110。
第二光罩210為包含透光區211、遮光區212及半透光區213之半色調網點光罩。半透光區213僅允許部分的放射光穿過其中。設置第二光罩210使得遮光區212對應待形成之閘極電極31(看第1圖)所在的區域且半透光區213對應待形成之第二電容電極35(看第1圖)及焊墊36(看第1圖)所在的區域。
參照第5及6圖，第二光阻膜110憑藉第二光罩210曝光，然後顯影。因此，第二光阻膜110對應透光區211的區域被移除，而保留第二光阻膜110對應遮光區212及半透光區213的區域以形成第二光阻圖案111。第二光阻圖案111包含對應遮光區212的第一子光阻圖案112以及對應半透光區213的第二子光阻圖案113。第二子光阻圖案113較第一子光阻圖案112薄。
參照第6及7圖，使用第二光阻圖案111作為蝕刻光罩來蝕刻閘極 導電膜21。閘極導電膜21的蝕刻可包含濕式蝕刻第三導電膜24與第二導電膜23以及乾式蝕刻第一導電膜22。在濕式蝕刻製程中，可使用像是磷酸、硝酸或醋酸之蝕刻劑。在乾式蝕刻製程中，可使用像是氯或三氯化硼之氯基蝕刻氣體。
參照第7及8圖，第二子光阻圖案113被移除。第二子光阻圖案113可藉由使用氧之灰化(ashing)製程移除。當第二子光阻圖案113被移除，第一子光阻圖案112也可被部分移除。因此，可減少第一子光阻圖案112的厚度及寬度。
參照第8及9圖，使用剩餘之第一子光阻圖案112作為蝕刻光罩來再次蝕刻第三導電膜24及第二導電膜23。舉例來說，第三導電膜24及第二導電膜23可被濕式蝕刻。這裡，移除了電容區III及焊墊區IV的第三導電膜24及第二導電膜23。電容區III中剩餘之第一導電膜22成為第二電容電極35，而焊墊區IV中剩餘之第一導電膜22則成為焊墊36。
TFT區II中剩餘之第一至第三導電膜22至24分別成為第一至第三閘極電極膜32至34。因第三導電膜24及第二導電膜23是使用具有經減少寬度之第一子光阻圖案112來蝕刻，第二閘極電極膜33及第三閘極電極膜34可窄於第一閘極電極膜32。也就是說，第二閘極電極膜33及第三閘極電極膜34可暴露第一閘極電極膜32末端的一預定區。
第9圖中，第三導電膜24及第二導電膜23可自焊墊區IV移除。然而，本發明並不限於此。焊墊區IV的第三導電膜24及第二導電膜23可使用光阻圖案來防止被移除。然後，舉例來說，當用以形成 源極電極66及汲極電極65之導電膜在後續製程中自焊墊區IV移除，則它們也可被移除。
參照第9及10圖，第一子光阻圖案112被移除，且雜質離子被植入主動層13及第一電容電極15。雜質離子的植入製程可不使用光罩藉由將具有閘極電極31及第二電容電極35之整個基板10暴露於雜質離子來執行。這裡，雜質離子僅植入主動層13藉由閘極電極31所暴露的區域。因第二電容電極35較閘極電極31薄，雜質離子通過第二電容電極35以待注入第一電容電極15。可注入例如磷(P)、砷(As)或銻(Sb)之施體雜質離子以製造N型TFT，且可注入例如硼(B)、鋁(Al)、鎵(Ga)或銦(In)之受體雜質離子以製造P型TFT。這裡，因第二電容電極35在雜質離子植入期間被暴露，摻入第一電容電極15之雜質也可被摻入第二電容電極35。
參照第11圖，介層絕緣膜40及用以形成像素電極55之導電膜50形成在閘極絕緣膜20、閘極電極31、第二電容電極35及焊墊36上。 介層絕緣膜40可形成具有一均勻的上表面。介層絕緣膜40可由無機絕緣膜、有機絕緣膜或此些薄膜的複合堆疊製成。用以形成像素電極55之導電膜50可形成在介層絕緣膜40上而直接與介層絕緣膜40接觸，且可為含有一或多個選自於ITO、IZO、ZnO及In2O3中的透明材料之透明導電膜。
第三光阻膜120形成在用以形成像素電極55之導電膜50上。第三光罩220放置在第三光阻膜120上方。為了便於描述，以第三光阻膜120為正光阻的案例作為一例子來描述。然而，本發明並不限於此例子，負光阻也可使用作為第三光阻膜120。
第三光罩220包含遮光區221及透光區222。設置第三光罩220使得透光區222對應待形成之接觸孔45及46(看第1圖)及焊墊區IV的孔47所在的區域。
參照第11及12圖，第三光阻膜120憑藉第三光罩220曝光，然後顯影。因此，第三光阻膜120對應透光區222的區域被移除，而保留第三光阻膜120對應遮光區221的區域以形成第三光阻圖案121。
參照第12及13圖，使用第三光阻圖案121作為蝕刻光罩來蝕刻介層絕緣膜40及用以形成像素電極55之導電膜50，因而形成接觸孔45與46以及暴露焊墊36之一預定區的孔47。這裡，可乾式蝕刻介層絕緣膜40及用以形成像素電極55之導電膜50。
參照第13及14圖，第三光阻圖案121被移除，然後用以形成源極電極66及汲極電極65之導電膜60形成在用以形成像素電極55之導電膜50上。用以形成源極電極66及汲極電極65之導電膜60填充接觸孔45與46以及暴露焊墊36之預定區的孔47。
用以形成源極電極66及汲極電極65之導電膜60可為選自於由銅(Mo)、鎢(W)、鉬鎢(MoW)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、鋁合金、銀(Ag)及銀合金所組成的群組中之材料的單層。或者，為了降低配線電阻，用以形成源極電極66及汲極電極65之導電膜60可由為低電阻材料的鉬、鋁或銀之二或多層製成。也就是說，用以形成源極電極66及汲極電極65之導電膜60可具有選自於由銅-鋁-鉬(Mo/Al/Mo)、鉬鎢-鋁釹-鉬鎢(MoW/AlNd/MoW)、鈦-鋁-鈦(Ti/Al/Ti)、鉬-銀-鉬(Mo/Ag/Mo)及鉬-銀合金-鉬(Mo/Ag alloy/Mo)所組成的群組中之多層結構。用以形成源極電極66及 汲極電極65之導電膜60可藉由例如濺鍍方式形成。
第四光阻膜130形成在用以形成源極電極66及汲極電極65之導電膜60上。第四光罩230放置在第四光阻膜130上方。為了便於描述，以第四光阻膜130為正光阻的案例作為一例子來描述。然而，本發明並不限於此例子，負光阻也可使用作為第四光阻膜130。
第四光罩230為包含透光區231、遮光區232及半透光區233之半色調網點光罩。設置第四光罩230使得遮光區232對應待形成之源極電極66及汲極電極65(看第1圖)所在的區域且半透光區233對應待形成之像素電極55(看第1圖)所在的區域。
參照第14及15圖，第四光阻膜130憑藉第四光罩230曝光，然後顯影。因此，第四光阻膜130對應透光區231的區域被移除，而保留第四光阻膜130對應遮光區232及半透光區233的區域以形成第四光阻圖案131。第四光阻圖案131包含對應遮光區232的第三子光阻圖案132以及對應半透光區233的第四子光阻圖案133。第四子光阻圖案133較第三子光阻圖案132薄。
參照第15及16圖，使用第四光阻圖案131作為蝕刻光罩來蝕刻用以形成像素電極55之導電膜50以及用以形成源極電極66及汲極電極65之導電膜60。用以形成像素電極55之導電膜50以及用以形成源極電極66及汲極電極65之導電膜60可分別被濕式蝕刻或乾式蝕刻，或可使用含有硝酸及氟離子之蝕刻劑來同時被濕式蝕刻。
參照第16及17圖，藉由使用氧之灰化製程移除第四子光阻圖案133。當第四子光阻圖案133被移除，第三子光阻圖案132也可被部分移除。因此，可減少第三子光阻圖案132的厚度及寬度。
接下來，使用剩餘之第三子光阻圖案132作為蝕刻光罩來蝕刻用以形成源極電極66及汲極電極65之導電膜60。這裡，自發光區I移除用以形成源極電極66及汲極電極65之導電膜60，因此暴露發光區I中用以形成像素電極55之導電膜50。因此，形成了像素電極55。
在TFT區II中，源極電極66及汲極電極65中的任一個(例如汲極電極65)形成在像素電極55上，而源極電極66及汲極電極65中的另一個(例如源極電極66)則形成在用以形成像素電極55之導電膜圖案上。要不然，源極電極66可形成在像素電極55上而與像素電極55直接接觸，而汲極電極65可形成在用以形成像素電極55之導電膜圖案上而與形成在介層絕緣膜40上的導電膜圖案直接接觸。
在焊墊區IV中，用以形成像素電極55之導電膜50以及用以形成源極電極66及汲極電極65之導電膜60被移除，因而暴露焊墊36之預定區。
根據當前例示性實施例中，TFT陣列基板可使用四個光罩200、210、220及230來製造。另外，由例如鋁之低電阻金屬製成的第二閘極電極膜33包含在閘極電極31中，而焊墊36及第一閘極電極膜32則由不受侵蝕之相同材料製成。
雖然本發明已參照附圖並結合本發明之例示性實施例來描述，在未脫離由本發明的範疇與精神下可做各種修改及變化對於該技術領域具有通常知識者將是明顯可知的。因此，應理解的是上述實施例在所有方面中並非為限制性而是說明性的。
10‧‧‧基板
11‧‧‧緩衝層
13‧‧‧主動層
15‧‧‧第一電容電極
20‧‧‧閘極絕緣膜
31‧‧‧閘極電極
32‧‧‧第一閘極電極膜
33‧‧‧第二閘極電極膜
34‧‧‧第三閘極電極膜
35‧‧‧第二電容電極
36‧‧‧焊墊
40‧‧‧介層絕緣膜
45、46‧‧‧接觸孔
50‧‧‧導電膜
55‧‧‧像素電極
65‧‧‧汲極電極
66‧‧‧源極電極
I‧‧‧發光區
II‧‧‧TFT區
III‧‧‧電容區
IV‧‧‧焊墊區

Claims (19)

  1. 一種薄膜電晶體(TFT)陣列基板，其包括：一基板；一主動層及一第一電容電極(capacitor first electrode)，係形成在該基板上；一閘極絕緣膜，形成在該基板、該主動層及該第一電容電極上；一閘極電極，係形成在對應該主動層的該閘極絕緣膜上，以及一第二電容電極(capacitor second electrode)，係形成在對應該第一電容電極的該閘極絕緣膜上；一焊墊，形成在該閘極絕緣膜上；一介層絕緣膜，形成在該閘極絕緣膜、該閘極電極及該第二電容電極上；以及一像素電極、一源極電極及一汲極電極，係形成在該介層絕緣膜上；其中該源極電極及該汲極電極中的至少之一係形成在該像素電極上；其中該焊墊之厚度係小於該閘極電極之厚度。
  2. 如申請專利範圍第1項所述之TFT陣列基板，其中該像素電極形成在該介層絕緣膜上而與該介層絕緣膜直接接觸。
  3. 如申請專利範圍第2項所述之TFT陣列基板，其中該汲極電極形成在該像素電極上而與該像素電極直接接觸。
  4. 如申請專利範圍第2項所述之TFT陣列基板，其中該源極電極形成 在該像素電極上而與該像素電極直接接觸。
  5. 如申請專利範圍第1項所述之TFT陣列基板，其中該閘極電極與該第二電容電極具有不同的厚度。
  6. 如申請專利範圍第5項所述之TFT陣列基板，其中該閘極電極包括依序堆疊在該閘極絕緣膜上之一第一閘極電極膜、一第二閘極電極膜及一第三閘極電極膜。
  7. 如申請專利範圍第6項所述之TFT陣列基板，其中該第二電容電極是由與該第一閘極電極膜相同的薄膜製成。
  8. 如申請專利範圍第7項所述之TFT陣列基板，其中該第二電容電極具有相等於該第一閘極電極膜的厚度。
  9. 如申請專利範圍第7項所述之TFT陣列基板，其中該焊墊是由與該第一閘極電極膜相同的薄膜製成。
  10. 如申請專利範圍第6項所述之TFT陣列基板，其中該第二閘極電極膜及該第三閘極電極膜的寬度係窄於該第一閘極電極膜的寬度。
  11. 如申請專利範圍第6項所述之TFT陣列基板，其中該第一閘極電極膜是由鈦、鉭或鉻製成，該第二閘極電極膜是由鋁、鋁合金、銀、銀合金、銅或銅合金製成，以及該第三閘極電極膜是由鉬或鉬合金製成。
  12. 如申請專利範圍第1項所述之TFT陣列基板，其中該第一電容電極係藉由植入一雜質離子於多晶矽中而形成。
  13. 如申請專利範圍第12項所述之TFT陣列基板，其中該第二電容電極含有植入於該第一電容電極中的該雜質離子。
  14. 一種製造TFT陣列基板的方法，該方法包括下述步驟：形成一主動層及一第一電容電極於一基板上；形成一閘極絕緣膜於該基板、該主動層及該第一電容電極上； 形成一閘極電極、一第二電容電極及一焊墊於該閘極絕緣膜上；依序形成一介層絕緣膜及一用以形成一像素電極之導電膜於該閘極絕緣膜、該閘極電極及該第二電容電極上；藉由蝕刻該用以形成該像素電極之導電膜、該介層絕緣膜及該閘極絕緣膜之預定區，而形成一暴露該主動層之預定區的接觸孔；形成一用以形成一源極電極及一汲極電極之導電膜於該用以形成該像素電極之導電膜上；使用一半色調網點光罩來形成一第一光阻圖案於該用以形成該源極電極及該汲極電極之導電膜上；以及藉由使用該第一光阻圖案作為蝕刻光罩來蝕刻該用以形成該源極電極及該汲極電極之導電膜及該用以形成該像素電極之導電膜，而形成該源極電極、該汲極電極及該像素電極；其中該焊墊之厚度係小於該閘極電極之厚度。
  15. 如申請專利範圍第14項所述之方法，其中該使用該半色調網點光罩來形成該第一光阻圖案於該用以形成該源極電極及該汲極電極之導電膜上的步驟包括形成一分別對應該源極電極及該汲極電極之第一子光阻圖案，以及一對應該像素電極之第二子光阻圖案。
  16. 如申請專利範圍第15項所述之方法，其中該藉由使用該第一光阻圖案作為蝕刻光罩來蝕刻該用以形成該源極電極及該汲極電極之導電膜及該用以形成該像素電極之導電膜，而形成該源極電極、該汲極電極及該像素電極的步驟包括：使用該第一子光阻圖案及該第二子光阻圖案作為蝕刻光罩來蝕刻該用以形成該源極電極及該汲極電極之導電膜及該用以形成該像素電極之導電膜；移除該第二子光阻圖案；以及 使用剩下之該第一子光阻圖案作為蝕刻光罩來再次蝕刻該用以形成該源極電極及該汲極電極之導電膜。
  17. 如申請專利範圍第14項所述之方法，其中該形成該閘極電極及該第二電容電極於該閘極絕緣膜上的步驟包括：依序形成一第一導電膜、一第二導電膜及一第三導電膜於該閘極絕緣膜上；使用一半色調網點光罩來形成一第二光阻圖案於該第三導電膜上；以及使用該第二光阻圖案作為蝕刻光罩來蝕刻該第一導電膜、該第二導電膜及該第三導電膜。
  18. 如申請專利範圍第17項所述之方法，其中該形成該第二光阻圖案的步驟包括形成一對應該閘極電極之第一子光阻圖案，以及一對應該第二電容電極之第二子光阻圖案。
  19. 如申請專利範圍第18項所述之方法，其中該使用該第二光阻圖案作為蝕刻光罩來蝕刻該第一導電膜、該第二導電膜及該第三導電膜的步驟包括：使用該第一子光阻圖案及該第二子光阻圖案作為蝕刻光罩來蝕刻該第一導電膜、該第二導電膜及該第三導電膜；移除該第二子光阻圖案；以及使用剩下之該第一子光阻圖案作為蝕刻光罩來再次蝕刻該第二導電膜及該第三導電膜。
TW100135197A 2011-02-01 2011-09-29 薄膜電晶體陣列基板及其製造方法 TWI556450B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110010348A KR101876819B1 (ko) 2011-02-01 2011-02-01 박막트랜지스터 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201234602A TW201234602A (en) 2012-08-16
TWI556450B true TWI556450B (zh) 2016-11-01

Family

ID=46563278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135197A TWI556450B (zh) 2011-02-01 2011-09-29 薄膜電晶體陣列基板及其製造方法

Country Status (4)

Country Link
US (2) US8716710B2 (zh)
KR (1) KR101876819B1 (zh)
CN (1) CN102623460B (zh)
TW (1) TWI556450B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
CN102789971A (zh) * 2012-07-31 2012-11-21 京东方科技集团股份有限公司 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置
KR102090460B1 (ko) * 2012-12-31 2020-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조 방법
CN103137497A (zh) * 2013-02-26 2013-06-05 深圳市华星光电技术有限公司 低温多晶硅晶体管的制作方法
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20140137948A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
KR102169014B1 (ko) 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102211863B1 (ko) 2013-10-15 2021-02-04 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법
CN104103646A (zh) * 2014-06-30 2014-10-15 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104282624B (zh) 2014-10-31 2018-06-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN105161505B (zh) 2015-09-28 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法
US10475847B2 (en) 2016-04-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having stress-neutralized film stack and method of fabricating same
CN106373967B (zh) * 2016-10-27 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106601669A (zh) * 2016-12-20 2017-04-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板的制造方法
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107579082B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法
US10937646B1 (en) * 2019-09-17 2021-03-02 Applied Materials, Inc. Method for isolating gates in transistors
CN112635496A (zh) * 2021-01-07 2021-04-09 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030059986A1 (en) * 2001-06-01 2003-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and displaly device
US20050056847A1 (en) * 2003-09-09 2005-03-17 Sharp Kabushiki Kaisha Active matrix substrate and display device comprising same
US20070090421A1 (en) * 2005-10-20 2007-04-26 Jin-Hyung Jung Array substrate for liquid crystal display device and method of fabricating the same
TW200805431A (en) * 2006-07-03 2008-01-16 Au Optronics Corp Method for forming an array substrate
US20090051841A1 (en) * 2006-02-10 2009-02-26 Masahiro Shimizu Liquid crystal display panel and liquid crystal display device
US20100123846A1 (en) * 2008-11-18 2010-05-20 Kim Young-Kwang Display substrate and display device having the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
KR100426031B1 (ko) 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20070078472A (ko) * 2006-01-27 2007-08-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR101265330B1 (ko) * 2006-06-27 2013-05-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이의 제조 방법
KR101322732B1 (ko) * 2006-06-30 2013-10-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4967631B2 (ja) * 2006-12-07 2012-07-04 三菱電機株式会社 表示装置
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
JP5292591B2 (ja) * 2007-10-19 2013-09-18 株式会社ジャパンディスプレイ Ｔｆｔ基板の製造方法
KR100964227B1 (ko) 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR100958640B1 (ko) 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR100964229B1 (ko) * 2008-08-19 2010-06-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5458371B2 (ja) 2009-03-25 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器
KR101074803B1 (ko) * 2009-11-24 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101889748B1 (ko) 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030059986A1 (en) * 2001-06-01 2003-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and displaly device
US20050056847A1 (en) * 2003-09-09 2005-03-17 Sharp Kabushiki Kaisha Active matrix substrate and display device comprising same
US20070090421A1 (en) * 2005-10-20 2007-04-26 Jin-Hyung Jung Array substrate for liquid crystal display device and method of fabricating the same
US20090051841A1 (en) * 2006-02-10 2009-02-26 Masahiro Shimizu Liquid crystal display panel and liquid crystal display device
TW200805431A (en) * 2006-07-03 2008-01-16 Au Optronics Corp Method for forming an array substrate
US20100123846A1 (en) * 2008-11-18 2010-05-20 Kim Young-Kwang Display substrate and display device having the same

Also Published As

Publication number Publication date
TW201234602A (en) 2012-08-16
US8716710B2 (en) 2014-05-06
US20120193624A1 (en) 2012-08-02
CN102623460B (zh) 2016-08-31
US9190431B2 (en) 2015-11-17
CN102623460A (zh) 2012-08-01
US20140197415A1 (en) 2014-07-17
KR101876819B1 (ko) 2018-08-10
KR20120089151A (ko) 2012-08-09

Similar Documents

Publication Publication Date Title
TWI556450B (zh) 薄膜電晶體陣列基板及其製造方法
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
JP5129228B2 (ja) アレイ基板及びこれの製造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9093572B2 (en) Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
US8614462B2 (en) Array substrate for organic electroluminescent device and method of fabricating the same
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
US8426259B2 (en) Array substrate and method for manufacturing the same
US20140061657A1 (en) Array substrate for organic electroluminescent display device and method of fabricating the same
US20080308795A1 (en) Thin film transistor array panel and manufacturing method thereof
US20100289023A1 (en) Array substrate for dislay device and method of fabricating the same
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
TWI540735B (zh) 薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板的有機發光顯示器及其製造方法
KR20110134687A (ko) 표시 장치 및 그 제조 방법
JP2011242745A (ja) 有機発光ディスプレイ装置及びその製造方法
TWI557894B (zh) 有機發光顯示裝置及其製造方法
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
TW201622158A (zh) 薄膜電晶體以及其製作方法
TW201611298A (zh) 雙薄膜電晶體及其製造方法
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
KR101006439B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR101200237B1 (ko) 디스플레이용 박막 트랜지스터 및 이의 제조방법
KR101822120B1 (ko) 유기 발광 표시 장치의 제조 방법
WO2013191044A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees