KR102211863B1 - 터치 패널 및 터치 패널의 제조 방법 - Google Patents

터치 패널 및 터치 패널의 제조 방법 Download PDF

Info

Publication number
KR102211863B1
KR102211863B1 KR1020130122657A KR20130122657A KR102211863B1 KR 102211863 B1 KR102211863 B1 KR 102211863B1 KR 1020130122657 A KR1020130122657 A KR 1020130122657A KR 20130122657 A KR20130122657 A KR 20130122657A KR 102211863 B1 KR102211863 B1 KR 102211863B1
Authority
KR
South Korea
Prior art keywords
pattern
interlayer insulating
insulating layer
disposed
transparent conductive
Prior art date
Application number
KR1020130122657A
Other languages
English (en)
Other versions
KR20150043798A (ko
Inventor
배주한
강성구
김진환
박희웅
전병규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130122657A priority Critical patent/KR102211863B1/ko
Priority to US14/502,512 priority patent/US9874982B2/en
Publication of KR20150043798A publication Critical patent/KR20150043798A/ko
Priority to US15/871,040 priority patent/US10915205B2/en
Application granted granted Critical
Publication of KR102211863B1 publication Critical patent/KR102211863B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/96015—Constructional details for touch switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent

Abstract

터치 패널 및 터치 패널의 제조 방법이 개시된다. 상기 터치 패널의 제조 방법에 있어서, 제1 영역 및 제2 영역을 포함하는 기판의 상기 제1 영역 상에 복수의 감지 셀들을 형성한다. 상기 기판 상에 상기 복수의 감지 셀들을 덮는 층간 절연막을 형성한다. 상기 층간 절연막을 부분적으로 제거하여 상기 복수의 감지 셀들을 부분적으로 노출하는 콘택 홀들을 형성한다. 상기 층간 절연막 상에 배치되며, 상기 복수의 감지 셀들을 전기적으로 연결하는 연결 패턴 및 상기 제2 영역 내에 배치되는 투명 도전 패턴을 동시에 형성한다.

Description

터치 패널 및 터치 패널의 제조 방법 {TOUCH PANEL AND METHOD OF MANUFACTURING A TOUCH PANEL}
본 발명은 터치 패널 및 터치 패널의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 신뢰성이 향상된 터치 패널 및 터치 패널의 제조 방법에 관한 것이다.
터치 패널은 통상적으로 사람의 손 또는 물체의 접촉을 전기적 신호로 변화하여 접촉되는 위치를 파악하는 입력장치이다. 터치 패널의 종류는 저항막방식(Resistive Type), 정전용량방식(Capacitive Type), 전기자기장방식(Electro-Magnetic Type), 소오방식(SAW Type; Surface Acoustic Wave Type) 및 인프라레드방식(Infrared Type)으로 구분된다. 현재 가장 광범위한 분야에서 사용하는 방식은 해상도 및 내구성이 우수한 정전용량방식 터치 패널이다.
이러한 터치 패널은 유기 발광 표시(OLED) 패널, 액정 표시(LCD) 패널 등과 같은 표시 패널에 부착되어 표시 장치를 구성한다. 플렉서블(flexible) 표시 장치에 대한 연구가 진행되면서, 이에 내장되는 표시 패널도 휘어지는 상황에서 내구성 및 신뢰성을 가질 수 있도록 연구가 진행되고 있다.
본 발명의 일 목적은 우수한 신뢰성을 갖는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 우수한 신뢰성을 갖는 표시 패널의 제조 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 터치 패널의 제조 방법에 있어서, 제1 영역 및 제2 영역을 포함하는 기판의 상기 제1 영역 상에 복수의 감지 셀들을 형성한다. 상기 기판 상에 상기 복수의 감지 셀들을 덮는 층간 절연막을 형성한다. 상기 층간 절연막을 부분적으로 제거하여 상기 복수의 감지 셀들을 부분적으로 노출하는 콘택 홀들을 형성한다. 상기 층간 절연막 상에 배치되며, 상기 복수의 감지 셀들을 전기적으로 연결하는 연결 패턴 및 상기 제2 영역 내에 배치되는 투명 도전 패턴을 동시에 형성한다.
예시적인 실시예들에 있어서, 상기 연결 패턴 및 상기 투명 도전 패턴을 형성하는 단계는 상기 층간 절연막의 상면 및 상기 콘택 홀들의 내벽 상에 투명 도전막을 형성하는 단계 및 상기 투명 도전막을 부분적으로 식각하는 단계를 포함한다. 상기 식각 공정 동안, 상기 복수의 감지 셀들은 상기 층간 절연막에 의해서 보호될 수 있다.
예시적인 실시예들에 있어서, 상기 연결 패턴 상에 상기 제2 영역 내에 배치되는 금속 패턴을 더 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 금속 패턴을 형성하는 단계는 상기 투명 도전막 상에 금속막을 형성하는 단계, 상기 금속막 상에 포토레지스트 패턴을 형성하는 단계 및 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속막과 상기 투명 도전막을 부분적으로 식각하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는 상기 금속막 상에 포토레지스트막을 형성하는 단계, 상기 포토레지스트막을 하프톤(halftone) 마스크 또는 슬릿(slit) 마스크를 이용하여 선택적으로 노광하는 단계 및 상기 포토레지스트막을 부분적으로 제거하여, 서로 다른 두께를 갖는 제1 두께부와 제2 두께부를 포함하는 포토레지스트 패턴을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 두께부는 상기 제1 영역 내에 배치되며, 상기 제2 두께부는 상기 제2 영역 내에 배치되고, 상기 제2 두께부는 상기 제1 두께부보다 실질적으로 두꺼운 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 감지 셀들을 형성하는 단계는 복수의 금속 나노와이어들이 배치된 금속 나노와이어층을 형성하는 단계 및 상기 금속 나노와이어층을 부분적으로 식각하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 감지 셀들을 형성하는 단계는 상기 기판의 상기 제2 영역 내에 배치되는 배선연결 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 배선연결 패턴은 상기 층간 절연막을 관통하는 상기 콘택 홀을 통해서 상기 투명 도전 패턴에 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 감지 셀들을 형성하는 단계는 상기 기판의 상기 제2 영역 내에 배치되는 배선 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 배선 패턴은 상기 투명 도전 패턴과 중첩되도록 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 기판의 상기 제2 영역 내에 패드부를 더 형성할 수 있다. 상기 배선 패턴은 상기 패드부와 직접적으로 접촉할 수 있다.
본 발명의 다른 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 터치 패널은 복수의 감지 셀들, 패드부, 층간 절연막, 연결 패턴 및 투명 도전 패턴을 포함한다. 상기 복수의 감지 셀들은 제1 영역 및 제2 영역을 포함하는 기판의 상기 제1 영역 상에 배치된다. 상기 패드부는 상기 기판의 제2 영역 상에 배치된다. 상기 층간 절연막은 상기 기판 상에 배치되며 상기 복수의 감지 셀들을 덮는다. 상기 연결 패턴은 상기 층간 절연막 상에 배치되며, 상기 층간 절연막을 관통하는 콘택 홀들을 통해서, 상기 복수의 감지 셀들을 전기적으로 연결한다. 상기 투명 도전 패턴은 상기 제2 영역 내에서 상기 층간 절연막 상에 배치되며, 상기 복수의 감지 셀들을 상기 패드부에 전기적으로 연결한다.
예시적인 실시예들에 있어서, 상기 터치 패널은 상기 제2 영역 내에서 상기 투명 도전 패턴 상에 배치되는 금속 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 연결 패턴 및 상기 투명 도전 패턴은 동일한 물질 및 동일한 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 감지 셀들은 네트워크 형태로 연결된 복수의 금속 나노와이어들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 터치 패널은 상기 제2 영역 내에 배치되며, 상기 복수의 감지 셀들 및 상기 패드부와 직접적으로 연결되는 배선 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배선 패턴은 상기 기판과 상기 층간 절연막 사이에 배치되며, 네트워크 형태로 연결된 복수의 금속 나노와이어들을 포함할 수 있다.
본 발명의 실시예들에 따른 터치 패널의 제조 방법에 있어서, 층간 절연막을 부분적으로 제거하여 복수의 감지 셀들을 노출하는 콘택 홀들을 형성한 후, 상기 층간 절연막 상에 투명 도전막을 형성하고, 상기 투명 도전막을 부분적으로 식각하여 브릿지 역할을 수행하는 연결 패턴을 형성할 수 있다. 상기 식각 과정에서 상기 층간 절연막은 상기 복수의 감지 셀들을 보호하므로, 상기 복수의 감지 셀들이 식각액에 의해서 손상되지 않을 수 있다.
다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 터치 패널을 나타내는 평면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 도 1의 터치 패널을 나타내는 단면도들이다.
도 3은 본 발명의 다른 예시적인 실시예들에 따른 터치 패널을 나타내는 평면도이다.
도 4는 본 발명의 다른 예시적인 실시예들에 따른 도 3의 터치 패널을 나타내는 단면도들이다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널을 나타내는 단면도들이다.
도 6 내지 도 16은 본 발명의 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도들이다.
도 17 내지 도 20은 본 발명의 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도이다.
도 21 내지 도 25은 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도이다.
도 26 및 도 27은 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 터치 패널을 나타내는 평면도이고, 도 2는 본 발명의 예시적인 실시예들에 따른 도 1의 터치 패널을 나타내는 단면도들이다. 도 2는 도 1의 III-III' 라인을 따라 자른 단면도와 도 1의 IV-IV' 라인을 따라 자른 단면도를 함께 도시하였다.
도 1 및 도 2를 참조하면, 예시적인 실시예에 따른 터치 패널은 기판(100), 제1 감지 전극(118), 제2 감지 전극(119), 제1 배선(174), 제2 배선(176) 및 패드부(107)를 포함할 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 기판(100)은 제1 영역(I) 및 제2 영역(II)으로 구분될 수 있다. 예시적인 실시예들에 있어서, 제1 영역(I)은 이후 설명하는 감지 전극들(118, 119)이 배치되는 감지 영역일 수 있으며, 제2 영역(II)은 배선들(174, 176) 및 패드부(107)가 배치되는 주변 영역일 수 있다. 예를 들어, 제2 영역(II)은 제1 영역(I)의 적어도 하나 이상의 측면을 둘러싸도록 배치될 수 있다.
기판(100) 상에는 버퍼층(105)이 배치될 수 있다. 예를 들어, 버퍼층(105)은 폴리카보네이트계(polycarbonate-based) 수지와 같은 투명 절연 물질을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 기판(100)이 투명 수지 기판일 경우에, 버퍼층(105)이 생략될 수도 있다.
제1 감지 전극(118) 및 제2 감지 전극(119)은 기판(100)의 제1 영역(I) 내에 배치될 수 있으며, 각기 복수 개로 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 감지 전극(118)은 제2 방향으로 연장될 수 있으며, 상기 제2 방향에 수직한 제1 방향을 따라 복수 개로 배치될 수 있고, 제2 감지 전극(119)은 상기 제1 방향으로 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 배치될 수 있다.
제1 감지 전극(118)은 각기 복수 개의 제1 감지 셀들(112), 복수 개의 제1 연결 패턴(152) 및 제1 배선 연결 패턴(122)을 포함할 수 있다. 이때, 제1 연결 패턴(152)은 제1 감지 셀들(112)을 상기 제2 방향으로 전기적으로 연결할 수 있으며, 제1 배선 연결 패턴(122)은 제2 영역(II)으로 돌출될 수 있다.
제2 감지 전극(119)은 각기 복수 개의 제2 감지 셀들(114), 복수 개의 제2 연결 패턴(116) 및 제2 배선 연결 패턴(124)을 포함할 수 있다. 이때, 제2 연결 패턴(116)은 제2 감지 셀들(114)을 상기 제2 방향으로 전기적으로 연결할 수 있으며, 제2 배선 연결 패턴(124)은 제2 영역(II)으로 돌출될 수 있다.
이때, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122)은 버퍼층(106) 상에 배치되며, 동일한 물질로 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122)은 복수의 금속 나노와이어들을 포함할 수 있다. 상기 금속 나노와이어들은 불규칙한 네트워크를 형성하거나 일정한 방향으로 정렬되어 배치될 수 있다.
예시적인 일 실시예에 있어서, 상기 금속 나노와이어들은 약 10nm 내지 약 50nm 사이의 폭을 가지며, 약 1μm 내지 약 10μm 사이의 길이를 가질 수 있다. 예를 들어, 상기 금속 나노와이어들은 은 나노와이어(Ag nanowire)를 포함할 수 있다. 상기 금속 나노와이어들은 비교적 긴 길이를 가지고 있으며, 서로 중첩되어 배치될 수 있으므로 비교적 높은 전기적 전도성 및 투명도를 가질 수 있다. 또한, 상기 금속 나노와이어들은 우수한 연성을 가지고 있으므로, 상기 터치 패널이 휘어지더라도 응력에 의해서 파괴되지 않을 수 있다.
제1 층간 절연막(130)은 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122) 상에 배치될 수 있다. 예를 들어, 제1 층간 절연막(130)은 아크릴계(acryl-based) 수지와 같은 투명 절연물질을 포함할 수 있다. 제1 층간 절연막(130)은 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122)의 상면 및 상기 금속 나노와이어들 사이의 빈 공간에 배치되어, 이를 고정하고 보호하는 역할을 수행할 수 있다.
제2 층간 절연막(140)은 제1 층간 절연막(130) 상에 배치될 수 있다. 제2 층간 절연막(140)은 아크릴계(acryl-based) 수지와 같은 투명 절연물질을 포함할 수 있다. 제2 층간 절연막(140)은 이후 설명하는 콘택 홀들을 형성하는 과정에서 제1 감지 셀들(112)을 식각액으로부터 보호하는 역할을 수행할 수 있다.
다시 도 2를 참조하면, 제1 연결 패턴(152)은 제2 층간 절연막(140) 및 제1 층간 절연막(130)을 관통하는 콘택 홀들을 통해서 제1 감지 셀들(152)에 전기적으로 연결될 수 있다. 제1 연결 패턴(152)은 기판(100)에 수직한 방향으로 볼 때, 제2 연결 패턴(116)과 중첩되도록 배치될 수 있으나, 제1 층간 절연막(130) 및 제2 층간 절연막(140)에 의해서 제2 연결 패턴(116)과 전기적으로 분리될 수 있다.
제1 연결 패턴(152)은 예를 들어, 인듐 주석 산화물(InSnO; ITO) 또는 인듐 아연 산화물(InZnO; IZO)와 같은 투명 도전 물질을 포함할 수 있다. 이에 따라, 제1 연결 패턴(152)은 우수한 전기 전도도 및 투명도를 가질 수 있다.
또한, 제1 배선(174) 및 제2 배선(176)은 제2 층간 절연막(140) 상에 배치되며, 제1 층간 절연막(130) 및 제2 층간 절연막(140)을 관통하는 콘택 홀들을 통해서 각기 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)에 전기적으로 연결될 수 있다. 이에 따라, 제1 배선(174)은 제1 감지 전극(118)을 패드부(107)에 전기적으로 연결할 수 있으며, 제2 배선(176)은 제2 감지 전극(119)을 패드부(107)에 전기적으로 연결할 수 있다. 제1 배선(174) 및 제2 배선(176)은 제1 층간 절연막(130) 및 제2 층간 절연막(140) 상에 배치될 수 있으므로, 배선들이 기판 상에 직접적으로 배치되는 경우와 비교하여 보다 향상된 내구성을 가질 수 있다. 예를 들어, 상기 터치 패널이 휘어지는 경우 유기물로 구성된 제1 층간 절연막(130) 및 제2 층간 절연막(140)이 외부의 충격을 흡수하거나 응력을 완화시킬 수도 있다.
제1 배선(174)은 순차적으로 적층된 제1 투명 도전 패턴(154) 및 제2 금속 패턴(164)을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 투명 도전 패턴(154)은 제1 연결 패턴(152)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있으며, 제2 금속 패턴(164)은 구리(Cu) 또는 알루미늄(Al)과 같이 전기적 저항이 낮은 금속을 포함할 수 있다.
도시되지는 않았으나, 제2 층간 절연막(140), 제2 연결 패턴(152) 및 제2 금속 패턴(164) 상에는 상기 터치 패널을 보호하기 위한 투명 절연층 또는 커버 기판이 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 터치 패널은 복수의 제1 감지 전극들(118)을 포함하며, 각각의 제1 감지 전극들(118)은 복수의 제1 감지 셀들(112) 및 제1 연결 패턴(152)을 포함할 수 있다. 제1 연결 패턴(152)은 제1 층간 절연막(130) 및 제2 층간 절연막(140)을 관통하는 콘택 홀들을 통해서 제1 감지 셀들(112)에 전기적으로 연결될 수 있다. 즉, 제1 연결 패턴(152)을 형성하는 식각 공정에서 제1 감지 셀들(112)은 제2 층간 절연막(140)에 의해서 보호될 수 있다. 또한, 제2 배선(174)도 제2 층간 절연막(140) 상에 배치될 수 있으므로, 외부의 충격 또는 응력이 완화될 수 있으므로 보다 우수한 내구성을 가질 수 있다.
도 3은 본 발명의 다른 예시적인 실시예들에 따른 터치 패널을 나타내는 평면도이고, 도 4는 본 발명의 다른 예시적인 실시예들에 따른 도 3의 터치 패널을 나타내는 단면도들이다. 도 4는 도 3의 III-III' 라인을 따라 자른 단면도와 도 3의 IV-IV' 라인을 따라 자른 단면도를 함께 도시하였다.
도 3 및 도 4를 참조하면, 예시적인 실시예에 따른 터치 패널은 기판(100), 제1 감지 전극(118), 제2 감지 전극(119), 제1 배선(175), 제2 배선(176) 및 패드부(107)를 포함할 수 있다. 상기 터치 패널은 제1 배선(175)을 제외하면, 도 1 및 도 2를 참조로 설명한 터치 패널과 실질적으로 동일하거나 유사할 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 기판(100)은 감지 전극들(118, 119)이 배치되는 제1 영역(I) 및 배선들(175, 176) 및 패드부(107)가 배치되는 제2 영역(II)으로 구분될 수 있다.
제1 감지 전극(118) 및 제2 감지 전극(119)은 기판(100)의 제1 영역(I) 내에 배치될 수 있으며, 각기 복수 개로 배치될 수 있다. 제1 감지 전극(118)은 각기 복수 개의 제1 감지 셀들(112) 및 복수 개의 제1 연결 패턴(152)을 포함할 수 있으며, 제2 감지 전극(119)은 각기 복수 개의 제2 감지 셀들(114) 및 복수 개의 제2 연결 패턴(116)을 포함할 수 있다.
제1 층간 절연막(130) 및 제2 층간 절연막(140)은 제1 감지 셀들(112) 및 제2 연결 패턴(116)을 고정하고 보호하는 역할을 수행할 수 있다.
또한, 제1 배선(175) 및 제2 배선(176)은 버퍼층(105) 상에 배치될 수 있다. 예를 들어, 제1 배선(175)은 제1 배선 패턴(123), 제1 투명 도전 패턴(158) 및 제2 금속 패턴(164)을 포함할 수 있으며, 제2 배선(176)도 제1 배선에 대응하는 구성을 가질 수 있다. 제1 배선 패턴(123)은 제1 감지 셀들(112) 및 패드부(107)와 직접적 연결될 수 있다. 이에 따라, 제1 배선(175) 및 제2 배선(176)은 서로 다른 3개의 도전층을 포함할 수 있으며, 우수한 전기 전도도를 가질 수 있다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널을 나타내는 단면도들이다. 상기 터치 패널은 제1 배선(177)을 제외하면, 도 3 및 도 4를 참조로 설명한 터치 패널과 실질적으로 동일하다. 이에 따라, 반복되는 구성에 대한 설명은 생략한다.
예시적인 실시예들에 있어서, 제1 배선(177)은 제1 배선 패턴(123) 및 제1 투명 도전 패턴(158)을 포함할 수 있다. 제1 배선 패턴(123)은 제1 감지 셀들(112) 및 패드부와 직접적 연결될 수 있다. 이에 따라, 제1 배선(177)은 2중층 구조를 가지고 있으므로, 단층 구조에 비해서 높은 전기 전도도를 가질 수 있다. 또한, 제1 배선 패턴(123)은 제1 감지 셀들(112)을 형성하는 과정에서 동시에 형성될 수 있으며, 제1 투명 도전 패턴(158)은 제1 연결 패턴(152)을 형성하는 과정에서 동시에 형성될 수 있다. 이에 따라, 별도의 금속 배선을 형성하는 공정을 수행하지 않고, 제1 배선(177)을 형성할 수 있다.
또한, 제1 배선 패턴(123) 및 제1 투명 도전 패턴(158)은 우수한 투명도를 가지고 있으므로, 제2 영역(II)도 실질적으로 투명할 수 있다. 이에 따라, 제2 영역(II)을 차단하기 위한 차광 패턴(예를 들어, BM 패턴)을 형성하는 공정도 생략할 수 있다.
도 6 내지 도 16은 본 발명의 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도들이다. 도 6, 도 8, 도 10, 도 11, 도 12, 도 14, 도 15 및 도 16은 각기 평면도들의 III-III' 라인을 따라 자른 단면도와 IV-IV' 라인을 따라 자른 단면도를 함께 도시한다.
도 6을 참조하면, 기판(100) 상에, 버퍼층(105), 금속 나노와이어층(110) 및 제1 층간 절연막(130)을 형성할 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 기판(100)은 제1 영역(I) 및 제2 영역(II)으로 구분될 수 있다. 예시적인 실시예들에 있어서, 제1 영역(I)은 이후 설명하는 감지 셀들(112, 114)(도 7 참조)이 배치되는 감지 영역일 수 있으며, 제2 영역(II)은 배선들이 배치되는 주변 영역일 수 있다.
버퍼층(105)은 기판(100) 상에 형성될 수 있다. 예를 들어, 버퍼층(105)은 폴리카보네이트계(polycarbonate-based) 수지와 같은 투명 절연 물질을 사용하여 형성할 수 있다. 다른 예시적인 실시예들에 있어서, 기판(100)이 투명 수지 기판일 경우에, 버퍼층(105)을 형성하는 공정이 생략될 수도 있다.
금속 나노와이어층(110)은 버퍼층(105) 상에 형성될 수 있다. 금속 나노와이어층(110)은 복수의 금속 나노와이어들을 용액 내에 분산하고, 상기 용액을 버퍼층(105) 상에 코팅한 후, 상기 용액을 건조하여 형성할 수 있다. 이에 따라, 상기 복수의 금속 나노와이어들은 불규칙한 네트워크를 형성할 수 있으며, 금속 나노와이어층(110)은 높은 도전성 및 투명도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 용액은 물, 알코올, 케톤, 에테르와 같이 금속 나노와이어들을 분산하며 이를 부식시키지 않은 액체에서 선택될 수 있다. 이들 용액은 바람직하게 100°C보다 낮은 온도에서 높은 휘발성을 가질 수 있다. 또한, 금속 나노와이어층(110)은 예를 들어 은 나노와이어(Ag nanowire)를 포함할 수 있다.
예시적인 일 실시예에 있어서, 상기 금속 나노와이어들은 약 10nm 내지 약 50nm 사이의 폭을 가지며, 약 1μm 내지 약 10μm 사이의 길이를 가질 수 있다. 상기 금속 나노와이어들은 비교적 긴 길이를 가지고 있으며, 서로 중첩되어 배치될 수 있으므로 비교적 높은 전기적 전도성 및 투명도를 가질 수 있다. 또한, 상기 금속 나노와이어들은 우수한 연성을 가지고 있으므로, 상기 터치 패널이 휘어지더라도 응력에 의해서 파괴되지 않을 수 있다.
이후, 금속 나노와이어층(110)을 덮는 제1 층간 절연막(130)을 형성할 수 있다. 예를 들어, 제1 층간 절연막(130)은 아크릴계(acryl-based) 수지와 같은 투명 절연물질을 코팅하여 형성할 수 있다. 제1 층간 절연막(130)은 금속 나노와이어층(110)의 상면 및 상기 금속 나노와이어들 사이의 빈 공간에 배치되어, 금속 나노와이어층(110)을 고정하고 보호하는 역할을 수행할 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연막(130)은 약 80nm 내지 약 120nm 사이의 비교적 얇은 두께를 가질 수 있다.
도 7 및 도 8을 참조하면, 제1 층간 절연막(130) 상에 제1 포토레지스트 패턴(135)을 형성하고, 이를 이용하여 금속 나노와이어층(110) 및 제1 층간 절연막(130)을 부분적으로 제거할 수 있다.
제1 포토레지스트 패턴(135)을 이용하는 식각 공정을 통해서 금속 나노와이어층(110) 및 제1 층간 절연막(130)을 패터닝하여, 제1 영역(I) 내에 복수의 제1 감지 셀들(112), 복수의 제2 감지 셀들(114) 및 복수의 제2 연결 패턴(116)들을 형성하고, 제2 영역(II) 내에 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)을 형성할 수 있다.
이때, 복수의 제1 감지 셀들(112)은 기판(100)의 상면에 평행한 제1 방향 및 상기 제1 방향에 수직한 제2 방향을 따라서 서로 이격되어 배치될 수 있다.
또한, 복수의 제2 감지 셀들(114)도 상기 제1 방향 및 상기 제2 방향을 따라서 서로 이격되어 배치될 수 있다. 제2 감지 셀들(114)은 제2 연결 패턴(116)에 의해서 상기 제1 방향으로 전기적으로 연결될 수 있다. 이에 따라, 상기 제1 방향으로 배치된 제2 감지 셀들(114) 및 제2 연결 패턴들(116)은 제2 감지 전극(119)을 구성할 수 있다.
예시적인 실시예들에 있어서, 제1 영역(I)의 측면 말단부에 배치된 제1 감지 셀들(112)은 제2 영역(II)에 배치된 제1 배선연결 패턴(122)에 전기적으로 연결될 수 있으며, 제1 영역(I)의 하면 말단부에 배치된 제2 감지 셀들(114)은 제2 영역(II)에 배치된 제2 배선연결 패턴(124)에 전기적으로 연결될 수 있다. 다만, 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)은 패드부(107)에 직접적으로 접촉하지 않을 수 있다.
한편, 예시적인 실시예들에 있어서, 제1 및 제2 감지 셀들(112, 114)을 형성하는 과정에서 기판(100)의 제2 영역(II)에 패드부(107)가 함께 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 패드부(107)는 제1 및 제2 감지 셀들(112, 114)과 별도로 형성될 수도 있다.
이후, 애싱(ashing) 공정 또는 스트립(strip) 공정을 수행하여 제1 포토레지스트 패턴(135)을 제거할 수 있다.
도 9 및 도 10을 참조하면, 제1 층간 절연막(130) 상에 제2 층간 절연막(140)을 형성하고, 제2 층간 절연막(140)을 부분적으로 제거하여 콘택홀들(142, 144, 146)을 형성할 수 있다.
제2 층간 절연막(140)은 아크릴계(acryl-based) 수지와 같은 투명 절연물질을 사용하여 제1 층간 절연막(130)을 덮도록 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 층간 절연막(140)은 제1 영역(I) 및 제2 영역(II)을 전체적으로 덮도록 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 층간 절연막(140)은 약 1μm 내지 약 1.5μm 사이의 두께를 가질 수 있다.
이후, 제2 층간 절연막(140)을 부분적으로 제거하는 식각 공정을 통해서 제1 감지 셀들(112), 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)에 중첩되는 제1 층간 절연막(130) 부분을 노출시키는 콘택홀들(142, 144, 146)을 형성할 수 있다. 예시적인 일 실시예에 있어서, 도 9 및 도 10에 도시된 바와 같이 제1 콘택홀들(142)은 제1 영역(I) 내에서 제1 감지 셀들(112)에 중첩되는 제1 층간 절연막(130)을 노출시키도록 형성될 수 있으며, 제2 콘택홀들(144)은 제2 영역(II) 내에서 제1 배선연결 패턴(122)에 중첩되는 제1 층간 절연막(130)을 노출시키도록 형성될 수 있으며, 제3 콘택홀들(146)은 제2 영역(II) 내에서 제2 배선연결 패턴(124)에 중첩되는 제1 층간 절연막(130)을 노출시키도록 형성될 수 있다. 다른 예시적인 일 실시예에 있어서, 콘택홀들(142, 144, 146)은 제1 감지 셀들(112), 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)을 부분적으로 노출할 수도 있다.
도 11을 참조하면, 플라즈마 처리 공정을 수행하여 제1 층간 절연막(130)을 부분적으로 제거하고, 제2 층간 절연막(140)의 표면의 거칠기를 증가시킬 수 있다.
상기 플라즈마 처리 공정은 비활성 가스를 포함하는 분위기에서 수행될 수 있다. 예를 들어, 상기 플라즈마 처리 공정은 아르곤(Ar) 가스 사용하여 수행될 수 있다.
상기 플라즈마 처리 공정은 노출된 제1 층간 절연막(130) 및 제2 층간 절연막(140)을 부분적으로 제거할 수 있다. 이에 따라, 콘택홀들(142, 144, 146)은 제1 감지 셀들(112), 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)을 노출할 수 있다. 또한, 제2 층간 절연막(140)의 표면의 거칠기가 증가하여, 제2 층간 절연막(140)의 상면에 배치되는 물질과의 접착력이 증가될 수 있다.
도 12를 참조하면, 제2 층간 절연막(140)의 상면 및 콘택홀들(142, 144, 146)의 내벽 상에 투명 도전막(150) 및 금속막(160)을 순차적으로 형성할 수 있다.
투명 도전막(150)은 인듐 주석 산화물(InSnO; ITO) 또는 인듐 아연 산화물(InZnO; IZO)을 사용하여 증착(evaporation) 공정 또는 스퍼터링(sputtering) 공정을 통해서 형성할 수 있다. 이에 따라, 투명 도전막(150)은 콘택홀들(142, 144, 146)을 통해서 제1 감지 셀들(112), 제1 배선연결 패턴(122) 및 제2 배선연결 패턴(124)에 전기적으로 연결될 수 있다. 한편, 제2 층간 절연막(140)은 거친 표면을 가지므로, 투명 도전막(150) 및 제2 층간 절연막(140)은 우수한 접착력을 가질 수 있으며, 상기 터치 패널이 휘어지더라도 리프트 오프(lift off) 현상이 일어나지 않을 수 있다. 예시적인 실시예들에 있어서, 투명 도전막(150)은 약 500Å 내지 약 1000Å 사이의 두께를 가질 수 있다. 이에 따라, 투명 도전막(150)은 우수한 전도성 및 투명도를 동시에 가질 수 있다.
금속막(160)은 구리(Cu) 또는 알루미늄(Al)과 같이 전기적 저항이 낮은 금속을 이용하여 증착(evaporation) 공정 또는 스퍼터링(sputtering) 공정을 통해서 형성할 수 있다. 예시적인 실시예들에 있어서, 금속막(160)은 약 2000Å 내지 약 4000Å 사이의 두께를 가질 수 있다.
도 13 및 도 14를 참조하면, 금속막(160) 상에 제2 포토레지스트 패턴(165)을 형성하고, 이를 이용하여 금속막(160) 및 투명 도전막(150)을 부분적으로 제거할 수 있다.
제2 포토레지스트 패턴(165)을 이용하는 식각 공정을 통해서, 금속막(160) 및 투명 도전막(150)을 부분적으로 제거할 수 있다. 예시적인 실시예들에 있어서, 금속막(160)에 대해서 높은 식각 속도를 갖는 제1 식각액을 사용하여 금속막(160)을 부분적으로 제거한 후, 투명 도전막(150)에 대해서 높은 식각 속도를 갖는 제2 식각액을 사용하여 투명 도전막(150)을 부분적으로 제거할 수 있다. 즉, 금속막(160)을 제거하는 식각 공정과 투명 도전막(150)을 제거하는 식각 공정은 별도로 진행될 수 있다.
상기 식각 공정을 통해서 투명 도전막(150)이 패터닝되어, 제1 연결 패턴(152), 제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)을 동시에 형성할 수 있다.
제1 연결 패턴(152)은 제1 영역(I) 내에 배치되며, 제1 콘택 홀들(142)을 통해서 제1 감지 셀들(112)에 전기적으로 연결될 수 있다. 이에 따라, 제1 연결 패턴(152)은 상기 제2 방향으로 인접하는 제1 감지 셀들(112)을 전기적으로 연결하는 브릿지(bridge) 역할을 수행할 수 있다. 즉, 제1 연결 패턴(152) 및 제1 감지 셀들(112)은 함께 제1 감지 전극을 구성할 수 있다.
제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)은 제2 영역(II) 내에 배치되며, 각기 제2 및 제3 콘택 홀들(144, 146)을 통해서 제1 및 제2 배선연결 패턴들(122, 124)에 전기적으로 연결될 수 있다. 이에 따라, 제1 및 제2 투명 도전 패턴(154, 156)은 각기 상기 제1 감지 전극 및 제2 감지 전극(119)을 패드부(107)에 전기적으로 연결할 수 있다.
제1 연결 패턴(152), 제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)은 각기 제1 내지 제3 콘택 홀들(142, 144, 146)의 내벽을 상에 배치되도록 형성될 수 있다. 즉, 제1 연결 패턴(152)을 형성하기 위한 식각 공정에서, 제1 감지 셀들(112)은 제1 층간 절연막(130) 및 제2 층간 절연막(140)에 의해서 보호될 수 있으며, 직접적으로 식각액에 노출되지 않을 수 있다. 이에 따라, 상기 식각 공정에서 사용되는 식각액들은 제1 감지 셀들(112)을 손상시키지 않을 수 있으며, 상기 터치 패널의 신뢰성이 향상될 수 있다.
도 15를 참조하면, 제2 포토레지스트 패턴(165)을 제거한 후, 제2 금속 패턴(164) 상에 제3 포토레지스트 패턴(166)을 형성할 수 있다.
제2 포토레지스트 패턴(165)은 애싱(ashing) 공정 또는 스트립(strip) 공정을 수행하여 제거할 수 있다.
이후, 제3 포토레지스트 패턴(166)은 제2 영역(II)에 배치된 제2 금속 패턴(164)을 커버하도록 형성할 수 있다. 즉, 제3 포토레지스트 패턴(166)은 제2 포토레지스트 패턴(165)과 달리 제1 금속 패턴(162)을 커버하지 않을 수 있다.
도 16을 참조하면, 제3 포토레지스트 패턴(166)을 이용하여 제1 금속 패턴(162)을 제거할 수 있다.
제3 포토레지스트 패턴(166)이 배치된 상태에서, 식각 공정을 수행하여 제1 금속 패턴(162)을 제거할 수 있다. 이에 따라, 제1 영역(I) 내에는 금속 패턴들이 배치되지 않을 수 있으며, 투명도를 유지할 수 있다.
예시적인 실시예들에 있어서, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122)은 네트워크로 구성된 복수의 금속 나노와이어들로 형성될 수 있다. 이에 따라, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선 연결 패턴(122)은 우수한 전기 전도도 및 투명도를 가질 수 있다. 또한, 제1 층간 절연막(130) 및 제2 층간 절연막(140)은 제1 감지 셀들(112)을 보호하고 있으므로, 브릿지(bridge) 역할을 하는 제1 연결 패턴(152)을 형성하는 식각 공정에서 제1 연결 패턴(152)이 손상되어 단락되는 것을 방지할 수 있다. 추가적으로, 제1 연결 패턴(152)은 감지 전극들(118, 119)을 패드부(107)에 전기적으로 연결하기 위한 제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)과 함께 형성될 수 있다. 제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)은 제2 층간 절연막(140) 상에 배치될 수 있으며 우수한 전기 전도도 및 신뢰성을 가질 수 있다.
도 17 내지 도 20은 본 발명의 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도이다. 상기 터치 패널의 제조 방법은 도 6 내지 도 16을 참조로 설명한 터치 패널의 제조 방법과 실질적으로 유사하다. 이에 따라, 반복되는 구성에 대한 자세한 설명은 생략한다.
우선, 도 6 내지 도 11을 참조로 설명한 공정들과 실질적으로 동일한 공정을 수행한다. 즉, 제1 영역(I) 및 제2 영역(II)을 포함하는 기판(100) 상에, 버퍼층(105), 금속 나노와이어층 및 제1 층간 절연막(130)을 형성하고, 상기 금속 나노와이어층 및 제1 층간 절연막(130)을 부분적으로 제거하여, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선연결 패턴(122) 등을 형성할 수 있다. 이후, 제1 층간 절연막(130) 상에 제2 층간 절연막(140)을 형성하고, 제2 층간 절연막(140)을 부분적으로 제거하여 콘택홀들(142, 144, 146)을 형성한 후, 플라즈마 처리 공정을 수행하여 제1 층간 절연막(130)을 부분적으로 제거하고, 제2 층간 절연막(140)의 표면의 거칠기를 증가시킬 수 있다.
도 17를 참조하면, 제2 층간 절연막(140)의 상면 및 콘택홀들(142, 144, 146)의 내벽 상에 투명 도전막(150) 및 금속막(160)을 순차적으로 형성할 수 있다. 투명 도전막(150) 및 금속막(160)은 도 12를 참조로 설명한 공정과 유사한 공정을 수행하여 형성할 수 있다.
도 18 및 도 19를 참조하면, 금속막(160) 상에 제2 포토레지스트 패턴(167)을 형성한 후, 이를 이용하여 금속막(160) 및 투명 도전막(150)을 부분적으로 제거할 수 있다.
예시적인 실시예들에 있어서, 제2 포토레지스트 패턴(167)은 금속막(160) 상에 포토레지스트막을 형성한 후에, 하프톤 마스크 또는 슬릿 마스크를 이용하여 상기 포토레지스트막을 선택적으로 노광 및 현상하여 형성할 수 있다. 이에 따라, 제2 포토레지스트 패턴(167)은 서로 상이한 두께를 가지는 부분을 포함할 수 있다. 예를 들어, 제2 포토레지스트 패턴(167)은 제1 영역(I)에 배치되는 제1 두께부(168) 및 제2 영역(II)에 배치되는 제2 두께부(169)를 포함할 수 있으며, 이때, 제2 두께부(169)는 제1 두께부(168)보다 두꺼운 두께를 가질 수 있다.
이후, 제2 포토레지스트 패턴(167)을 이용하는 식각 공정을 통해서, 투명 도전막(150)을 부분적으로 제거하여 제1 연결 패턴(152), 제1 투명 도전 패턴(154) 및 제2 투명 도전 패턴(156)을 동시에 형성할 수 있고, 금속막(160)을 부분적으로 제거하여 제1 금속 패턴(162) 및 제2 금속 패턴(164)을 동시에 형성할 수 있다.
도 20을 참조하면, 제2 포토레지스트 패턴(167)의 제1 두께부(168)를 제거한 후, 식각 공정을 수행하여 제1 금속 패턴(162)을 제거할 수 있다.
우선, 제2 포토레지스트 패턴(167)을 부분적으로 제거할 수 있다. 이때, 비교적 얇은 두께를 갖는 제1 두께부(168)는 완전히 제거될 수 있으나, 비교적 두꺼운 두께를 갖는 제2 두께부(169)는 부분적으로만 제거될 수 있다. 이에 따라, 제2 두께부(169)는 제2 금속 패턴(164)을 보호할 수 있다.
이후, 제2 포토레지스트 패턴(167)의 제2 두께부(169)를 식각 마스크로 사용하는 식각 공정을 수행하여 제1 금속 패턴(162)을 제거할 수 있다. 이때, 제2 영역(II)에 배치된 제2 금속 패턴(164)은 제거되지 않을 수 있다.
마지막으로, 애싱(ashing) 공정 또는 스트립 공정을 수행하여 잔류하는 제2 포토레지스트 패턴(167)의 제2 두께부(169)를 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 하프톤 마스크 또는 상기 슬릿 마스크를 이용하여 제2 포토레지스트 패턴(167)을 형성할 수 있다. 이에 따라, 하나의 마스크를 이용하여 서로 다른 평면 형상을 갖도록 금속층(160)과 투명 도전층(150)을 식각할 수 있다.
도 21 내지 도 25은 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들 및 평면도이다.
상기 터치 패널의 제조 방법은 도 6 내지 도 16을 참조로 설명한 터치 패널의 제조 방법과 실질적으로 유사하다. 이에 따라, 반복되는 구성에 대한 자세한 설명은 생략한다.
우선, 도 6을 참조로 설명한 공정들과 실질적으로 동일한 공정을 수행한다. 즉, 제1 영역(I) 및 제2 영역(II)을 포함하는 기판(100) 상에, 버퍼층(105), 금속 나노와이어층 및 제1 층간 절연막(130)을 형성한다.
도 21 및 도 22를 참조하면, 제1 층간 절연막(130) 상에 제1 포토레지스트 패턴(135)을 형성하고, 이를 이용하여 상기 금속 나노와이어층 및 제1 층간 절연막(130)을 부분적으로 제거할 수 있다.
제1 포토레지스트 패턴(135)을 이용하는 식각 공정을 통해서 금속 나노와이어층(110) 및 제1 층간 절연막(130)을 패터닝하여, 제1 영역(I) 내에 복수의 제1 감지 셀들(112), 복수의 제2 감지 셀들(114) 및 복수의 제2 연결 패턴들(116)을 형성하고, 제2 영역(II) 내에 제1 배선 패턴(123) 및 제2 배선 패턴(125)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 배선연결 패턴(123)은 제1 영역(I)의 측면 말단부에 배치된 제1 감지 셀들(112)을 제2 영역(II)에 배치된 패드부(107)에 전기적으로 연결할 수 있다. 또한, 제2 배선 패턴(125)은 제1 영역(I)의 하면 말단부에 배치된 제2 감지 셀들(114)을 제2 영역(II)에 배치된 패드부(107)에 전기적으로 연결할 수 있다.
한편, 복수의 제1 감지 셀들(112), 복수의 제2 감지 셀들(114) 및 복수의 제2 연결 패턴들(116)은 도 7 및 도 8을 참조로 설명한 구성들과 실질적으로 동일하거나 유사할 수 있다.
도 23을 참조하면, 제1 층간 절연막(130) 상에 제2 층간 절연막(140)을 형성하고, 제2 층간 절연막(140)을 부분적으로 제거하여 콘택홀들(142) 및 개구(145)을 형성할 수 있다. 이후, 플라즈마 처리 공정을 수행하여 제1 층간 절연막(130)을 부분적으로 제거하고, 제2 층간 절연막(140)의 표면의 거칠기를 증가시킬 수 있다.
제2 층간 절연막(140)은 아크릴계(acryl-based) 수지와 같은 투명 절연물질을 사용하여 제1 층간 절연막(130)을 전체적으로 덮도록 형성될 수 있다. 또한, 제2 층간 절연막(140)을 부분적으로 제거하는 식각 공정을 통해서 제1 감지 셀들(112), 제1 배선 패턴(123) 및 제2 배선 패턴(125)에 중첩되는 제1 층간 절연막(130) 부분을 노출시키는 콘택홀들(142) 및 개구(145)를 형성할 수 있다.
이후, 플라즈마 처리 공정을 수행하여 노출된 제1 층간 절연막(130) 및 제2 층간 절연막(140)을 부분적으로 제거할 수 있다. 이에 따라, 콘택홀들(142, 145)은 제1 감지 셀들(112), 제1 배선 패턴(123) 및 제2 배선 패턴(125)을 노출할 수 있으며, 제2 층간 절연막(140)의 표면의 거칠기가 증가할 수 있다.
도 24를 참조하면, 제2 층간 절연막(140)의 상면과 콘택홀들(142) 및 개구(145)의 내벽 상에 투명 도전막(150) 및 금속막(160)을 순차적으로 형성하고, 금속막(160) 상에 제2 포토레지스트 패턴(165)을 형성할 수 있다. 이후, 제2 포토레지스트 패턴(165)을 식각 마스크로 사용하는 식각 공정을 수행하여, 제1 연결 패턴(152), 제1 투명 도전 패턴(158), 제1 금속 패턴(162) 및 제2 금속 패턴(164)을 동시에 형성할 수 있다.
이에 따라, 제1 배선 패턴(123), 제1 투명 도전 패턴(158), 제1 금속 패턴(162) 및 제2 금속 패턴(164)은 순차적으로 적층될 수 있다. 즉, 제1 감지 셀들(112)과 패드부(107)를 연결하는 배선이 3층 구조를 가질 수 있으므로, 전기 전도도가 향상되고 신뢰성이 높아질 수 있다.
이후, 애싱 또는 스트립 공정을 수행하여 제2 포토레지스트 패턴(165)을 제거할 수 있다.
도 25를 참조하면, 제2 금속 패턴(164) 상에 제3 포토레지스트 패턴(166)을 형성하고, 제3 포토레지스트 패턴(166)을 이용하여 제1 금속 패턴(162)을 제거할 수 있다. 상기 공정은 도 15 및 도 16을 참조로 설명한 공정과 실질적으로 동일하거나 유사할 수 있다.
도 26 및 도 27은 본 발명의 또 다른 예시적인 실시예들에 따른 터치 패널의 제조 방법을 나타내는 단면도들이다. 상기 터치 패널의 제조 방법은 도 6 내지 도 16을 참조로 설명한 터치 패널의 제조 방법과 실질적으로 유사하다. 이에 따라, 반복되는 구성에 대한 자세한 설명은 생략한다.
우선, 도 6 내지 도 10을 참조로 설명한 공정들과 실질적으로 동일한 공정을 수행한다. 즉, 제1 영역(I) 및 제2 영역(II)을 포함하는 기판(100) 상에, 버퍼층(105), 금속 나노와이어층 및 제1 층간 절연막(130)을 형성하고, 상기 금속 나노와이어층 및 제1 층간 절연막(130)을 부분적으로 제거하여, 제1 감지 셀들(112), 제2 연결 패턴(116) 및 제1 배선연결 패턴(122) 등을 형성할 수 있다.
도 26을 참조하면, 제1 층간 절연막(130) 상에 제2 층간 절연막(140)을 형성하고, 제2 층간 절연막(140)을 부분적으로 제거하여 콘택홀들(142) 및 개구(145)를 형성한 후, 플라즈마 처리 공정을 수행하여 제1 층간 절연막(130)을 부분적으로 제거하고, 제2 층간 절연막(140)의 표면의 거칠기를 증가시킬 수 있다.
도 27을 참조하면, 제2 층간 절연막(140)의 상면 및 콘택홀들(142)과 개구(145)의 내벽 상에 투명 도전막(150)을 형성한 후, 투명 도전막(150) 상에 제2 포토레지스트 패턴(165)을 형성하고, 이를 이용하여 투명 도전막(150)을 부분적으로 제거할 수 있다.
이에 따라, 제1 영역(I) 내에는 제1 연결 패턴(152)이 형성될 수 있으며, 제2 영역(II) 내에는 제1 투명 도전 패턴(158)이 형성될 수 있다. 제1 투명 도전 패턴(158) 및 제1 배선 패턴(123)은 순차적으로 적층될 수 있으며, 제1 감지 셀들(112)을 패드부(107)에 전기적으로 연결하는 배선 역할을 수행할 수 있다. 제1 투명 도전 패턴(158) 및 제1 배선 패턴(123)은 2중층 구조를 가지므로, 우수한 전기 전도성 및 신뢰성을 가질 수 있으며, 별도의 금속 배선을 형성하지 않고 전기적 신호를 전달할 수 있다.
예시적인 실시예들에 있어서, 제1 배선 패턴(123)은 제1 감지 셀들(112)과 함께 형성될 수 있으며, 제1 투명 도전 패턴(158)은 제1 연결 패턴(152)과 함께 형성될 수 있다. 이에 따라, 금속 배선을 형성하는 공정을 생략하고 배선 구조를 형성할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: 기판 105: 버퍼막
107: 패드부 110: 금속 나노와이어층
112: 제1 감지 셀 114: 제2 감지 셀
116: 제2 연결 패턴 118: 제1 감지 전극
119: 제2 감지 전극 122: 제1 배선연결 패턴
123: 제1 배선 패턴 124: 제2 배선연결 패턴
125: 제2 배선 패턴 130: 제1 층간 절연막
135: 제1 포토레지스트 패턴 140: 제2 층간 절연막
142: 제1 콘택 홀 144: 제2 콘택 홀
146: 제3 콘택 홀 152: 제1 연결 패턴
154: 제1 투명 도전 패턴 156: 제2 투명 도전 패턴
162: 제1 금속 패턴 164: 제2 금속 패턴
165, 167: 제2 포토레지스트 패턴
166: 제3 포토레지스트 패턴
168: 제1 두께부 169: 제2 두께부
174: 제1 배선 176: 제2 배선

Claims (16)

  1. 제1 영역 및 제2 영역을 포함하는 기판의 상기 제1 영역 상에 복수의 감지 셀들(sensing cells)을 형성하는 단계;
    상기 기판 상에 상기 복수의 감지 셀들을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 부분적으로 제거하여, 상기 복수의 감지 셀들을 부분적으로 노출하는 콘택 홀들을 형성하는 단계; 및
    상기 층간 절연막 상에 배치되며, 상기 복수의 감지 셀들을 전기적으로 연결하는 연결 패턴 및 상기 제2 영역 내에 배치되는 투명 도전 패턴을 동시에 형성하는 단계를 포함하고,
    상기 기판의 상기 제2 영역 내에 배치되는 배선연결 패턴을 상기 감지 셀들과 동시에 형성하는 단계를 더 포함하며,
    상기 배선연결 패턴은 상기 배선연결 패턴 위에 배치되는 상기 층간 절연막을 관통하는 상기 콘택 홀을 통해서 상기 투명 도전 패턴에 전기적으로 연결되는 것을 특징으로 하는 터치 패널의 제조 방법.
  2. 제 1항에 있어서, 상기 연결 패턴 및 상기 투명 도전 패턴을 형성하는 단계는,
    상기 층간 절연막의 상면 및 상기 콘택 홀들의 내벽 상에 투명 도전막을 형성하는 단계; 및
    상기 투명 도전막을 부분적으로 식각하는 단계를 포함하고,
    상기 식각 공정 동안, 상기 복수의 감지 셀들은 상기 층간 절연막에 의해서 보호되는 것을 특징으로 하는 터치 패널의 제조 방법.
  3. 제 2항에 있어서, 상기 제2 영역 내에서 상기 투명 도전 패턴 상에 배치되는 금속 패턴을 형성하는 단계를 더 포함하는 터치 패널의 제조 방법.
  4. 제 3항에 있어서, 상기 금속 패턴을 형성하는 단계는,
    상기 투명 도전막 상에 금속막을 형성하는 단계;
    상기 금속막 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속막 및 상기 투명 도전막을 부분적으로 식각하는 단계를 포함하는 터치 패널의 제조 방법.
  5. 제 4항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는,
    상기 금속막 상에 포토레지스트막을 형성하는 단계;
    하프톤(halftone) 마스크 또는 슬릿(slit) 마스크를 이용하여, 상기 포토레지스트막을 선택적으로 노광하는 단계; 및
    상기 포토레지스트막을 부분적으로 제거하여, 서로 다른 두께를 갖는 제1 두께부 및 제2 두께부를 포함하는 상기 포토레지스트 패턴을 형성하는 단계를 포함하는 터치 패널의 제조 방법.
  6. 제 5항에 있어서, 상기 제1 두께부는 상기 제1 영역 내에 배치되며, 상기 제2 두께부는 상기 제2 영역 내에 배치되고, 상기 제2 두께부는 상기 제1 두께부보다 실질적으로 두꺼운 두께를 가지는 것을 특징으로 하는 터치 패널의 제조 방법.
  7. 제 1항에 있어서, 상기 복수의 감지 셀들을 형성하는 단계는,
    복수의 금속 나노와이어들이 배치된 금속 나노와이어층을 형성하는 단계; 및
    상기 금속 나노와이어층을 부분적으로 식각하는 단계를 포함하는 것을 특징으로 하는 터치 패널의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1 영역 및 제2 영역을 포함하는 기판의 상기 제1 영역 상에 배치되는 복수의 감지 셀들;
    상기 기판의 제2 영역 상에 배치되는 패드부;
    상기 기판 상에 배치되며 상기 복수의 감지 셀들을 덮는 층간 절연막;
    상기 층간 절연막 상에 배치되며, 상기 층간 절연막을 관통하는 콘택 홀들을 통해서, 상기 복수의 감지 셀들을 전기적으로 연결하며 투명 도전 물질을 포함하는 연결 패턴;
    상기 제2 영역 내에서 상기 층간 절연막 상에 배치되며, 상기 복수의 감지 셀들을 상기 패드부에 전기적으로 연결하는 투명 도전 패턴; 및
    상기 투명 도전 패턴 위에 배치되어 상기 투명 도전 패턴과 접촉하며, 평면도 상에서 상기 투명 도전 패턴과 동일한 형상을 갖는 금속 패턴을 포함하는 터치 패널.
  12. 삭제
  13. 제 11항에 있어서, 상기 연결 패턴 및 상기 투명 도전 패턴은 동일한 물질 및 동일한 두께를 가지는 것을 특징으로 하는 터치 패널.
  14. 제 11항에 있어서, 상기 복수의 감지 셀들은 네트워크 형태로 연결된 복수의 금속 나노와이어들을 포함하는 것을 특징으로 하는 터치 패널.
  15. 제 11항에 있어서, 상기 제2 영역 내에 배치되며, 상기 복수의 감지 셀들 및 상기 패드부와 직접적으로 연결되는 배선 패턴을 더 포함하는 것을 특징으로 하는 터치 패널.
  16. 제 15항에 있어서, 상기 배선 패턴은 상기 기판과 상기 층간 절연막 사이에 배치되며, 네트워크 형태로 연결된 복수의 금속 나노와이어들을 포함하는 것을 특징으로 하는 터치 패널.
KR1020130122657A 2013-10-15 2013-10-15 터치 패널 및 터치 패널의 제조 방법 KR102211863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130122657A KR102211863B1 (ko) 2013-10-15 2013-10-15 터치 패널 및 터치 패널의 제조 방법
US14/502,512 US9874982B2 (en) 2013-10-15 2014-09-30 Touch panels and methods of manufacturing touch panels
US15/871,040 US10915205B2 (en) 2013-10-15 2018-01-14 Touch panels and methods of manufacturing touch panels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130122657A KR102211863B1 (ko) 2013-10-15 2013-10-15 터치 패널 및 터치 패널의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150043798A KR20150043798A (ko) 2015-04-23
KR102211863B1 true KR102211863B1 (ko) 2021-02-04

Family

ID=52808720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130122657A KR102211863B1 (ko) 2013-10-15 2013-10-15 터치 패널 및 터치 패널의 제조 방법

Country Status (2)

Country Link
US (2) US9874982B2 (ko)
KR (1) KR102211863B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246485B2 (en) * 2013-01-11 2016-01-26 Stmicroelectronics Asia Pacific Pte Ltd Single layer sensor pattern
KR102313489B1 (ko) * 2015-01-21 2021-10-18 삼성디스플레이 주식회사 터치패널 및 이를 포함하는 표시장치
KR102298419B1 (ko) * 2015-05-18 2021-09-03 동우 화인켐 주식회사 표시장치
KR102049162B1 (ko) * 2015-08-05 2019-11-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 터치 필름 및 이 터치 필름을 준비하는 방법과 oled 디스플레이 패널
KR102396125B1 (ko) * 2015-08-18 2022-05-09 주식회사 엘지화학 터치 패널용 전도성 필름, 그리고 이를 포함하는 터치 패널 및 표시 장치
KR102446435B1 (ko) * 2015-12-29 2022-09-23 삼성디스플레이 주식회사 터치 패널, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
CN106961269A (zh) * 2017-05-11 2017-07-18 广东太古电器科技有限公司 操作控制装置
KR102385098B1 (ko) * 2017-05-16 2022-04-13 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
WO2019181396A1 (ja) * 2018-03-23 2019-09-26 アルプスアルパイン株式会社 入力装置および入力装置付き表示装置
CN108803952B (zh) * 2018-05-24 2021-12-07 业成科技（成都）有限公司 触控面板及触控显示装置
KR102552618B1 (ko) * 2018-07-27 2023-07-05 동우 화인켐 주식회사 고성능 필름형 터치센서 및 그 제조방법
US11822748B2 (en) * 2019-07-16 2023-11-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch display device
CN110310977A (zh) * 2019-07-16 2019-10-08 武汉华星光电半导体显示技术有限公司 Oled显示装置
EP3992763A4 (en) * 2020-05-29 2022-08-10 BOE Technology Group Co., Ltd. DISPLAY BOARD, TOUCH STRUCTURE AND DISPLAY DEVICE
CN114068070A (zh) * 2020-08-10 2022-02-18 天材创新材料科技(厦门)有限公司 透明导电薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041470A (ja) * 2011-08-17 2013-02-28 Dainippon Printing Co Ltd タッチパネル部材、タッチパネル付き表示装置およびタッチパネル
WO2013105566A1 (ja) * 2012-01-12 2013-07-18 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582169B2 (ja) * 2008-03-26 2010-11-17 ソニー株式会社 静電容量型入力装置、入力機能付き表示装置および電子機器
KR101073285B1 (ko) * 2008-12-01 2011-10-12 삼성모바일디스플레이주식회사 터치 스크린 패널
JP2010271796A (ja) 2009-05-19 2010-12-02 Optrex Corp 電極間接続構造およびタッチパネル
CN103080876A (zh) * 2010-07-05 2013-05-01 Dic株式会社 带透明导电层的基体及其制造方法、以及触控面板用透明导电膜层叠体、触控面板
KR101721259B1 (ko) 2010-07-16 2017-03-30 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널 및 그 제조방법
KR101114031B1 (ko) 2010-07-30 2012-02-22 엘지이노텍 주식회사 터치 패널의 제조 방법
KR101323033B1 (ko) 2010-10-20 2013-10-29 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널
KR20120075962A (ko) 2010-12-29 2012-07-09 한국전자통신연구원 적응형 채널 등화기 및 채널 등화방법
KR20120075982A (ko) 2010-12-29 2012-07-09 하이디스 테크놀로지 주식회사 정전용량 터치 패널 및 그 제조방법
KR20120079748A (ko) * 2011-01-05 2012-07-13 엘지이노텍 주식회사 터치 패널
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR101908492B1 (ko) 2011-04-12 2018-10-17 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치
CN102955603B (zh) * 2011-08-17 2016-05-25 宸鸿科技(厦门)有限公司 触控面板及其制造方法
KR101357585B1 (ko) 2011-12-08 2014-02-11 엘지이노텍 주식회사 터치패널의 전극 패턴 및 그 제조 방법
KR101169250B1 (ko) 2012-05-02 2012-08-02 (주)이미지스테크놀로지 단일 적층 구조를 갖는 개량된 접촉 위치 감지 패널
KR102052165B1 (ko) * 2012-11-30 2019-12-05 삼성디스플레이 주식회사 터치스크린 패널의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041470A (ja) * 2011-08-17 2013-02-28 Dainippon Printing Co Ltd タッチパネル部材、タッチパネル付き表示装置およびタッチパネル
WO2013105566A1 (ja) * 2012-01-12 2013-07-18 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置

Also Published As

Publication number Publication date
KR20150043798A (ko) 2015-04-23
US20150101919A1 (en) 2015-04-16
US10915205B2 (en) 2021-02-09
US9874982B2 (en) 2018-01-23
US20180136759A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
KR102211863B1 (ko) 터치 패널 및 터치 패널의 제조 방법
CN107919380B (zh) 一种柔性触控显示屏的制作方法
US9229555B2 (en) Touch screen panel and method of manufacturing the same
US10241604B2 (en) Touch panel, method of manufacturing the same and touch panel integrated organic light emitting display device
KR102056928B1 (ko) 터치스크린 패널 및 그의 제조방법
US10013097B2 (en) Touch screen panel including touch electrode patterns and driving circuit wirings having a low resistance wiring layer and connected thereto and manufacturing method thereof
TWI485598B (zh) 觸控面板及其製造方法
KR102188985B1 (ko) 터치 패널 및 터치 패널의 제조 방법
US11307724B2 (en) Touch substrate, display panel and display device
US20130256008A1 (en) Touch panel and method for manufacturing a touch sensor layer of the touch panel
US20130106739A1 (en) Touch device and fabrication method thereof
WO2016090896A1 (en) Touch display substrate, fabrication method and touch display device
TWI553711B (zh) 觸控面板及其製作方法
TW201528094A (zh) 觸控面板
KR102264259B1 (ko) 터치 스크린 패널의 제조방법
US10768764B2 (en) Touch structure and manufacturing method thereof, and touch device
TWI521575B (zh) 觸控電極結構及其制程工藝
WO2016095609A1 (zh) 触控面板及其制作方法、触控显示装置
JP2009117620A (ja) 画像読取装置およびその製造方法
JP6889803B2 (ja) 入力装置および入力装置付き表示装置
TWI544598B (zh) 觸控電極結構及其製造工藝
KR101551859B1 (ko) 금속 레이어를 에칭 레지스트로 이용하는 에칭 방법
JP2012089305A (ja) タッチスイッチ
KR102476214B1 (ko) 터치 스크린 패널의 제조방법
KR102156346B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant