TWI529860B - 具有埋藏位元線之半導體元件及其製造方法 - Google Patents

具有埋藏位元線之半導體元件及其製造方法 Download PDF

Info

Publication number
TWI529860B
TWI529860B TW099104021A TW99104021A TWI529860B TW I529860 B TWI529860 B TW I529860B TW 099104021 A TW099104021 A TW 099104021A TW 99104021 A TW99104021 A TW 99104021A TW I529860 B TWI529860 B TW I529860B
Authority
TW
Taiwan
Prior art keywords
layer
metal
trenches
telluride
forming
Prior art date
Application number
TW099104021A
Other languages
English (en)
Other versions
TW201115689A (en
Inventor
曹允碩
Original Assignee
海力士半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海力士半導體股份有限公司 filed Critical 海力士半導體股份有限公司
Publication of TW201115689A publication Critical patent/TW201115689A/zh
Application granted granted Critical
Publication of TWI529860B publication Critical patent/TWI529860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Description

具有埋藏位元線之半導體元件及其製造方法
本發明之例示性實施例係關於半導體製造技術，且更特定言之係關於具有埋藏位元線之半導體元件及其製造方法。
本申請案主張2009年10月30日申請之韓國專利申請案第10-2009-0104213號之優先權，該案之全文以引用的方式併入本文中。
最近，在半導體產業中，為了增大整合程度，正開發40 nm以下之DRAM。就此而言，在8F2或6F2單元架構(其中F為最小特徵大小)中所使用之平面電晶體或凹式閘極電晶體的狀況下，40 nm以下之定標有困難。因此，需要一具有一能夠在相同定標條件下將整合程度改良1.5至2倍之4F2單元架構的DRAM，且因此已提議一垂直通道電晶體。
在該垂直通道電晶體中，一環形閘極電極經形成以圍繞一在一半導體基板上垂直延伸之作用柱，且一源極區及一汲極區分別形成於該作用柱之上部分及下部分中(從該閘極電極來看)，以致在垂直方向上界定一通道。因此，即使當該電晶體之面積減少時，通道長度亦不會受不利影響。
圖1A及圖1B為說明一具有埋藏位元線之習知半導體元件的視圖，其中圖1A為橫截面圖，且圖1B為平面圖。
參看圖1A及圖1B，各自包括一主體柱12、一頭部柱13、一緩衝層圖案14、一硬式光罩層圖案15及一封蓋層16之複數個柱結構200形成於一基板11上。
主體柱12之外表面由一閘極絕緣層17及一閘極電極18圍繞。一雜質區經由雜質離子植入而形成於基板11中，以充當一源極區或一汲極區且同時充當一埋藏位元線19。一層間介電質20填充於一將相鄰位元線19彼此分開之溝槽19A中。
字線21形成於該等字線21與閘極電極18連接與埋藏位元線19交叉的方向上。
在習知技術中，由於藉由將雜質離子植入至基板11(例如，矽基板)中形成埋藏位元線19，因此埋藏位元線19並非以金屬層的形式而是以矽線路的形式形成。因此，因為與金屬層之比電阻相比，矽線路之比電阻相對較大，所以引起對埋藏位元線19之電阻增大的擔憂。
更明確地說，由於使用並非金屬層而是摻雜有雜質之矽來形成埋藏位元線19，因此埋藏位元線19之電阻增大，且歸因於此增大，半導體元件之操作速度減小，此情形引起擔憂。
為了應付此等擔憂，需要擴大如圖1B中所展示之埋藏位元線19之由參考符號「I」指定的電流路徑，且因此埋藏位元線19的間距可能會增大。然而，在此狀況下，引起對單位單元面積(4F2=2F×2F)可能會增大的另一擔憂。
本發明之實施例係針對可實現高速操作之具有埋藏位元線的半導體元件及其製造方法。
根據本發明之一實施例，一種半導體元件包括：一基板，其具有若干溝槽；若干埋藏位元線，其形成於該基板中且包括一金屬矽化物層及一金屬層，其中該金屬矽化物層接觸該等溝槽之側壁，且該金屬層形成於該等溝槽之該等側壁上且接觸該金屬矽化物層。
根據本發明之另一實施例，一種用於製造一半導體元件之方法包括：將一金屬矽化物層形成於一基板中；藉由選擇性地蝕刻該基板而形成若干第一溝槽，使得該金屬矽化物層接觸該等第一溝槽的側壁；及形成包括該金屬矽化物層及一金屬層之若干埋藏位元線，其中該金屬層形成於該等第一溝槽之該等側壁上，且該金屬層接觸該金屬矽化物層。
根據本發明之另一實施例，一種用於製造一半導體元件之方法包括：藉由選擇性地蝕刻一基板形成若干第一溝槽；在該等第一溝槽之側壁上形成一金屬層；及形成包括該金屬層及一金屬矽化物層之若干埋藏位元線，其中該金屬矽化物層係藉由執行退火而形成於該基板中，且該金屬矽化物層接觸該金屬層。
下文將參看隨附圖式更詳細描述本發明之例示性實施例。然而，本發明可以不同形式來體現，且不應被解釋為限於本文中所闡述之實施例。實情為，提供此等實施例以致本發明將透徹且完整且將向熟習此項技術者充分傳達本發明之範疇。在本發明全篇中，相同參考數字貫穿本發明之各個圖及實施例指代相同部件。
圖式未必按比例繪製，且在一些情況下，可能已放大比例以便清楚地說明該等實施例之特徵。當將第一層稱作處於第二層「上」或基板「上」時，其不僅指代該第一層直接形成於該第二層或該基板上的狀況，而且指代第三層存在於該第一層與該第二層或該基板之間的狀況。
如下文所描述的本發明之實施例提供具有埋藏位元線之半導體元件及其製造方法。為此目的，在本發明之該等實施例中，該等埋藏位元線中之每一者包括一金屬矽化物層及一金屬層。
圖2A至圖2C為說明根據本發明之一實施例之一具有埋藏位元線之半導體元件的視圖，其中圖2A為透視圖，圖2B為平面圖，且圖2C為沿著圖2B之線X-X'及Y-Y'獲得之橫截面圖。
參看圖2A至圖2C，複數個柱結構201以矩陣之形式形成於基板100(例如，矽基板)上，使得該複數個柱結構201彼此分開一預定距離且在垂直方向上延伸。如圖2C中所展示，每一柱結構201可包括一作用柱102、一緩衝層圖案103、一硬式光罩圖案104及一封蓋層105。作用柱102可為由一頭部柱102A及一主體柱102B組成的廣口瓶型(jar type)或桿型(rod type)。廣口瓶型作用柱102使得容易在用於形成埋藏位元線111之製程中確保加工範圍。將在根據本發明之另一實施例之用於製造半導體元件的方法中詳細描述緩衝層圖案103、硬式光罩層圖案104及封蓋層105。
一閘極絕緣層106形成於作用柱102之表面上，且一閘極電極107形成於該閘極絕緣層106上以圍繞該閘極絕緣層106之外表面。形成字線115以在Y-Y'方向(亦即，與埋藏位元線111交叉之方向)上連接閘極電極107。閘極絕緣層106可包括氧化物層，例如，氧化矽層(SiO2)。閘極電極107可包括多晶矽層或金屬層，且字線115可包括金屬層。字線115可包括選自由矽化鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、銅層(Cu)、金層(Au)及釕層(Ru)組成之群的任一者。一障壁金屬層(未圖示)可另外形成於閘極電極107與字線115之間。該障壁金屬層可包括選自由氮化鈦層(TiN)、碳氮化鉭層(TaCN)、碳化鉭層(TaC)、氮化鎢層(WN)、矽氮化鎢層(WSiN)、氮化鉭層(TaN)、鈦層(Ti)及矽化鎢層(WSi)組成之群的至少任一者。
一雜質區108形成於作用柱102之間的基板100中。該雜質區108可藉由將雜質離子植入至基板100中而形成且充當垂直通道電晶體之源極/汲極區。該雜質區108不僅充當源極/汲極區，而且充當埋藏位元線111之一部分。
埋藏位元線111具有界定於基板100中之溝槽112，且包括一接觸該等溝槽112之側壁的金屬矽化物層109及一接觸該金屬矽化物層109的金屬層110。此時，金屬層110可僅接觸金屬矽化物層109或接觸金屬矽化物層109及雜質區108兩者。
埋藏位元線111之金屬矽化物層109及金屬層110較佳由具有比基板100或雜質區108之比電阻低的比電阻之材料形成，其中埋藏位元線111之電阻比埋藏位元線111由習知矽線路形成時的電阻低。
可使用選自由矽化鈦層(TiSi)、矽化鉭層(TaSi)、矽化鈷層(CoSi)、矽化鎳層(NiSi)及矽化鎢層(WSi)組成之群的任一者作為埋藏位元線111之金屬矽化物層109。因為金屬矽化物具有比雜質區108(亦即，摻雜有雜質之矽)之電阻低的電阻，所以將金屬矽化物層109用作埋藏位元線111之部分。因此，在矽(亦即，雜質區108)與包括金屬矽化物之金屬矽化物層109之間形成歐姆接觸，使得可減少兩者之間的接觸電阻。
埋藏位元線111之金屬層110可為由一以金屬為主之層(metal-based layer)或一金屬氮化物層組成之一單層或其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層。根據一實例，金屬層110由以金屬為主之層及金屬氮化物層之堆疊層而非以金屬為主之層或金屬氮化物層之單層形成。當金屬層110由堆疊層形成時，可簡化用於形成金屬矽化物層109之製程，且金屬層110執行減小雜質區108與金屬氮化物層109之間的電位障階躍以藉此減小雜質區108與金屬氮化物層109之間的接觸電阻之功能。
構成埋藏位元線111之金屬層110的以金屬為主之層及金屬氮化物層可含有選自由鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)及鎢(W)組成之群的任一金屬元素。藉由將金屬層110形成為包括選定金屬元素，金屬層110在金屬矽化物層109與雜質區108之間形成歐姆接觸，使得可減少兩者之間的接觸電阻。
為了防止埋藏位元線111及基板100短路，將一隔離層120插入於溝槽112之表面(不包括金屬矽化物層109或金屬矽化物層109及雜質區108與金屬層110發生接觸之區域)與金屬層110之間。該隔離層120可由絕緣層形成且發揮電隔離該基板100與該金屬層110的作用。一般而言，在無隔離層120之情況下，肖特基結(Schottky junction)可能形成於基板100(例如，矽基板)與金屬層110之間(若隔離層120)，且因此電流可容易地自金屬層110流動至基板100並造成半導體元件之操作特性的降級。
形成於基板100之溝槽112分開相鄰埋藏位元線111。金屬矽化物層109可形成於溝槽112之一側表面上或溝槽112之兩側表面上(如圖2C中所展示)。
在金屬矽化物層109形成於溝槽112之兩側表面上之結構的狀況下，分開相鄰雜質區108及相鄰埋藏位元線111之溝槽112可包括：一第一溝槽112A，其穿過雜質區108及埋藏位元線111之金屬矽化物層109；一及第二溝槽112B，其形成於該第一溝槽112A下方以具有比該第一溝槽112A之線寬度小的線寬度且分開相鄰埋藏位元線111之金屬層110。此時，為了有效地分開相鄰埋藏位元線111之金屬層110，如所展示，可將埋藏位元線111之金屬層110定位於第一溝槽112A之兩側表面上。
因此，在本發明中，由於除了雜質區108之外亦形成包括金屬矽化物層109及金屬層110之埋藏位元線111，因此可顯著減少埋藏位元線111之電阻，且經由此電阻減少，可確保半導體元件之高速操作。又，因為埋藏位元線111的間距之增大並非必需，所以可將單位單元面積維持在限度內，且可滿足高速操作之半導體元件的特性。
此外，歸因於形成第二溝槽112B以分開相鄰埋藏位元線111之金屬層110的事實，可改良相鄰埋藏位元線111之間的絕緣特性。
圖3A至圖3H為說明根據本發明之另一實施例之一用於製造一具有埋藏位元線之半導體元件之方法的橫截面圖，其中該等視圖表示沿著圖2B之線X-X'及Y-Y'的橫截面。
參看圖3A，複數個柱結構202以某種方式形成於基板31(例如，矽基板)上，使得該複數個柱結構202以矩陣形狀彼此分開一預定距離且分別包括在垂直方向上自基板31延伸的作用柱35。如該圖式中所展示，作用柱35可形成為由一頭部柱35A及一主體柱35B組成的廣口瓶型或桿型。形成為廣口瓶型而非桿型之作用柱35使得容易在用於形成埋藏位元線之後續製程中確保加工範圍。
此後，將詳細描述用於形成由頭部柱35A及主體柱35B組成之作用柱35的製程。
緩衝層圖案32及硬式光罩層圖案33循序形成於基板31上。緩衝層圖案32可經由熱氧化製程由氧化矽層(SiO2)形成，以具有約50至約150之厚度。硬式光罩層圖案33可由氮化矽層(Si3N4)或碳化矽層(SiC)形成為約2,000的厚度。可使用光阻圖案(未圖示)經由蝕刻而形成緩衝層圖案32及硬式光罩層圖案33。
執行第一蝕刻(下文中被稱作「第一柱蝕刻」)，其中使用硬式光罩層圖案33作為蝕刻障壁按預定深度(例如，約1,100)蝕刻基板31。經由第一柱蝕刻形成充當作用區之頭部柱35A。可藉由僅使用Cl2或HBr氣體或Cl2與HBr氣體之混合氣體將用於形成頭部柱35A之基板31的蝕刻執行為各向異性蝕刻。
一封蓋層34形成於所得結構上方。可藉由僅沈積一氮化物層或藉由循序沈積一氧化物層及一氮化物層而形成該封蓋層34。氧化物層可包括氧化矽層(SiO2)，且氮化物層可包括氮化矽層(Si3N4)。藉由執行定向蝕刻製程(例如，回蝕製程)，封蓋層34保留在頭部柱35A之側壁上，且基板31之表面在頭部柱35A之間被曝露。藉由執行定向蝕刻製程，封蓋層34亦保留在硬式光罩層圖案33及緩衝層圖案32之側壁上。封蓋層34用以保護頭部柱35A之側壁免受後續製程影響，且可形成為約50至約100之厚度。
執行第二柱蝕刻，其中使用封蓋層34及硬式光罩層圖案33作為蝕刻障壁來回蝕在第一柱蝕刻之後的所得結構且接著按預定深度(例如，約2,000)另外蝕刻經曝露之基板。使用定向蝕刻作為第二柱蝕刻。藉由執行第二柱蝕刻，將主體柱35B形成於頭部柱35A下方。主體柱35B可具有比經由第一柱蝕刻形成之頭部柱35A的高度大的高度。可僅使用Cl2或HBr氣體或Cl2與HBr氣體之混合氣體經由各向異性乾式蝕刻來執行用於形成主體柱35B之第二柱蝕刻。
執行用於各向同性地蝕刻主體柱35B之側壁的第三柱蝕刻。將採用各向同性蝕刻之第三柱蝕刻執行為濕式蝕刻或化學乾式蝕刻(CDE)。將各向同性蝕刻製程稱作「柱修剪製程」。僅在主體柱35B之曝露側壁上執行各向同性蝕刻，達到約150的厚度，且並不在由封蓋層34覆蓋之頭部柱35A上執行各向同性蝕刻。
因此，已經受各向同性蝕刻之主體柱35B及形成於主體柱35B上方之頭部柱35A構成T形柱結構。主體柱35B用以圍繞隨後形成之閘極電極，且由封蓋層34覆蓋之頭部柱35A允許隨後形成之儲存節點垂直連接至其。
經由上文所描述一系列蝕刻製程，將包括作用柱35(其包括頭部柱35A及主體柱35B)、封蓋層34、緩衝層圖案32及硬式光罩層圖案33之複數個柱結構202形成於基板31上。
參看圖3B，一閘極絕緣層36形成於基板31及主體柱35B之曝露表面上。該閘極絕緣層36可由氧化物層(例如，氧化矽層)形成。該閘極絕緣層36可經由沈積製程或氧化製程形成為約50的厚度。
以某種方式形成閘極電極37以致圍繞形成有閘極絕緣層36的主體柱35B之側壁。藉由將一導電層沈積於在形成閘極絕緣層36之後的所得結構上方及執行回蝕直至基板31上之閘極絕緣層36在作用柱35之間被曝露為止，獲得閘極電極37。可使用摻雜有N型雜質之多晶矽層或摻雜有P型雜質之多晶矽層作為閘極電極37。又，閘極電極37可包括一含金屬層，諸如鍺化矽層(SiGe)、鎢層(W)、矽化鎢層(WSi)及氮化鈦層(TiN)。
藉由將雜質離子植入至作用柱35之間的基板31中，將雜質區38形成於基板31中。雜質區38充當源極/汲極區。雜質區38不僅充當源極/汲極區，而且充當埋藏位元線之部分。此處，可使用諸如磷(P)及砷(As)之N型雜質或諸如硼(B)之P型雜質作為雜質。
參看圖3C，一保護層39形成於柱結構202之側壁上。該保護層39執行在隨後執行用於形成埋藏位元線之金屬矽化物層之製程時防止先前形成之柱結構202免受損壞的功能。
保護層39可由選自由氧化物層、氮化物層、氮氧化物層及含碳層或該等層之堆疊組成之群的任一者形成。當保護層39由含碳層形成時，保護層39具有關於先前形成之結構的蝕刻選擇性且可在後續製程中容易地移除。可使用非晶形碳層(ACL)、碳化矽層(SiC)及聚合物層中之任一者作為含碳層。
使用柱結構202及保護層39作為蝕刻障壁來蝕刻閘極絕緣層36之存在於作用柱35之間的基板31上(如圖3B中所展示)的部分。舉例而言，藉由選擇性地蝕刻閘極絕緣層36，在作用柱35之間曝露基板31之表面(亦即，雜質區38之表面)。
一金屬層40形成於包括該保護層39之所得結構上方。該金屬層40用於形成埋藏位元線之金屬矽化物層。可使用選自由鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)及鎢(W)組成之群的任一者形成該金屬層40。
經由退火，基板31(例如，矽基板)與金屬層40可彼此起反應，藉此形成埋藏位元線之金屬矽化物層41。埋藏位元線之金屬矽化物層41可包括選自由矽化鈦層(TiSi)、矽化鉭層(TaSi)、矽化鈷層(CoSi)、矽化鎳層(NiSi)及矽化鎢層(WSi)組成之群的任一者。藉由形成埋藏位元線之金屬矽化物層41，其中金屬矽化物層41之電阻比雜質區38(亦即，摻雜有雜質之矽)之電阻低，在基板31(亦即，雜質區38)與包括金屬矽化物之金屬矽化物層41之間形成歐姆接觸，使得可減少兩者之間的接觸電阻。
根據一實例，可將退火執行為快速熱退火以致將強加於先前形成之結構的熱負擔減至最低。
經由上文所描述之製程程序，埋藏位元線之金屬矽化物層41可經形成以接觸形成於基板31中之雜質區38。
參看圖3D，移除在用於形成埋藏位元線之金屬矽化物層41之退火期間未反應且保留下來的金屬層40。可使用其中混合了硫酸(H2SO4)及過氧化氫(H2O2)的SPM(硫酸與過氧化氫混合物)溶液或其中混合了鹽酸及硝酸的王水來移除未反應的金屬層40。
移除保護層39。舉例而言，在保護層39由含碳層形成之狀況下，可使用O2電漿處理來移除保護層39。
一第一絕緣層42以某種方式形成於所得結構上方以填充柱結構202之間的間隙。該第一絕緣層42可由選自由氧化物層、氮化物層及氮氧化物層組成之群的任一者形成。根據一實例，可形成一具有較佳間隙填充特性之BPSG(硼磷矽玻璃)層作為該第一絕緣層42。
在形成第一絕緣層42之後，可執行諸如CMP(化學機械拋光)之平坦化製程，直至曝露硬式光罩層圖案33之表面並移除表面不平坦為止。
形成第一光阻圖案43(其形成中間有所間隔的線)且其曝露第一絕緣層42在配置於Y-Y'方向上之柱結構202之間的表面。第一絕緣層42在配置於X-X'方向上之柱結構202之間的表面由第一光阻圖案43所覆蓋。
使用第一光阻圖案43作為蝕刻障壁來循序蝕刻第一絕緣層42、埋藏位元線之金屬矽化物層41及雜質區38，且隨後部分地蝕刻基板31，其結果是形成第一溝槽44。因此，第一溝槽44經形成以穿過埋藏位元線之金屬矽化物層41及雜質區38。此後，由第一溝槽44分開的埋藏位元線之金屬矽化物層41將由參考數字41A表示，且由第一溝槽44分開之雜質區38將由參考數字38A表示。
移除第一光阻圖案43。
一隔離層90經形成以覆蓋第一溝槽44的部分。更明確地說，該隔離層90經形成以覆蓋每一第一溝槽44之不包括該第一溝槽44之在金屬矽化物層41A上方的側壁之表面部分(如所展示)，或每一第一溝槽44之不包括該第一溝槽44之在金屬矽化物層41A及雜質區38A上方的側壁之表面部分(未圖示)。該隔離層90用以電隔離埋藏位元線之金屬層(其將經由後續製程形成)與基板31，且可由絕緣層形成。
隔離層90可經由以下一系列製程形成：沿著包括第一溝槽44之所得結構的表面沈積一用於一隔離層之絕緣層(未圖示)；沈積一犧牲層(未圖示)以部分地填充第一溝槽44；移除從該犧牲層曝露出的該用於一隔離層之絕緣層；及接著移除該犧牲層。
參看圖3E，一形成埋藏位元線之金屬層的導電層45形成於包括第一溝槽44之所得結構上方。該導電層45可由一以金屬為主之層或一金屬氮化物層所組成之一單層或其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層形成。可使用選自由鈦層(Ti)、鉭層(Ta)、鈷層(Co)、鎳層(Ni)及鎢層(W)組成之群的任一者作為該以金屬為主之層。可使用選自由氮化鈦層(TiN)、氮化鉭層(TaN)、氮化鈷層(CoN)、氮化鎳層(NiN)及氮化鎢層(WN)組成之群的任一者作為該金屬氮化物層。
構成該導電層45之以金屬為主之層及金屬氮化物層的該堆疊層含有選自由鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)及鎢(W)組成之群的任一金屬元素。當含有該金屬元素之導電層45在埋藏位元線的金屬矽化物層41與雜質區38之間形成歐姆接觸時，可減少兩者之間的接觸電阻。
藉由執行第一毯覆式蝕刻製程，導電層45僅保留在第一溝槽44之兩個側壁上及存在於柱結構202之側壁上的第一絕緣層42上。可將第一毯覆式蝕刻製程執行為回蝕製程。此後，經蝕刻之導電層45將由參考數字45A表示。
執行第一毯覆式蝕刻製程以在相鄰單元之間分開用於埋藏位元線之金屬層的導電層45A。
參看圖3F，藉由執行第二毯覆式蝕刻製程，將隔離層90及基板31部分地蝕刻至第一溝槽44之底部以下，藉此形成第二溝槽46。該等第二溝槽46經形成以有效地隔離相鄰埋藏位元線之金屬層。由於剩餘導電層45A充當蝕刻障壁，因此該等第二溝槽46可具有比該等第一溝槽44之線寬度小的線寬度。
可以與第一毯覆式蝕刻製程相同的方式執行用於形成第二溝槽46的第二毯覆式蝕刻製程(亦即，執行為回蝕製程)。可在用於第一毯覆式蝕刻製程之同一腔室中在原處執行第二毯覆式蝕刻製程。
參看圖3G，一第二絕緣層47經形成以填充第一溝槽44及第二溝槽46。該第二絕緣層47可由選自由氧化物層、氮化物層及氮氧化物層組成之群的任一者形成。
儘管該第二絕緣層47可經形成以填充第一溝槽44及第二溝槽46並部分地填充柱結構202之間的間隙，但由於隨後將形成之埋藏位元線的金屬層與閘極電極37之間的寄生電容，該第二絕緣層47經形成以僅填充第一溝槽44及第二溝槽46。舉例而言，第二絕緣層47之上表面可與基板31之上表面處於同一平面上。
移除導電層45A之保留在柱結構202之側壁上且在形成第二絕緣層47之後被曝露的部分。導電層45A之形成於第一溝槽44之側壁上的部分歸因於第二絕緣層47的形成而未經移除且保留下來。導電層45A之歸因於第二絕緣層47的形成而保留在第一溝槽44之兩個側壁上的此等部分充當埋藏位元線的金屬層45B。
經由上文所描述之程序，可形成具有金屬矽化物層41A及金屬層45B的埋藏位元線111。
參看圖3H，在形成一第三絕緣層48以填充柱結構202之間的間隙之後，以某種方式形成線間隔型(亦即，形成為中間有所間隔之線)第二光阻圖案50以致在Y-Y'方向上曝露第一絕緣層42及第三絕緣層48。以某種方式形成該等第二光阻圖案50以致在X-X'方向上僅曝露柱結構202的表面但在Y-Y'方向上曝露所有結構。
使用第二光阻圖案50及柱結構202作為蝕刻障壁在Y-Y'方向上執行乾式蝕刻。歸因於此操作，在Y-Y'方向上在柱結構202之間蝕刻第一絕緣層42及第三絕緣層48。控制蝕刻深度，使得第一絕緣層42及第三絕緣層48定位成低於閘極電極37之最上表面。因此，第一絕緣層42在X-X'方向上存在於柱結構202之間，且第一絕緣層42及第三絕緣層48以某種方式保留在Y-Y'方向上以致曝露柱結構202之閘極電極37之側壁。
歸因於上文所描述之程序，以某種方式在Y-Y'方向上形成用於字線的鑲嵌圖案51以致曝露閘極電極37之外壁的上部分。舉例而言，該等鑲嵌圖案51曝露閘極電極37的三分之二。
在移除第二光阻圖案50之後，以某種方式形成字線49以致其被部分地填充至鑲嵌圖案51中且與閘極電極37電連接。藉由沈積一以金屬為主之層及接著凹式蝕刻(例如，回蝕)該以金屬為主之層而形成該等字線49。調整該等字線49之高度以致不曝露閘極電極37。
字線49可經形成以包括選自由矽化鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、銅層(Cu)、金層(Au)及釕層(Ru)組成之群的至少任一者。可將一障壁金屬層(未圖示)插入於閘極電極37與字線49之間。該障壁金屬層可包括選自由TiN、TaCN、TaC、WN、WSiN、TaN、Ti及WSi組成之群的任一者。
可使用原子層沈積(ALD)、物理氣相沈積(PVD)或化學氣相沈積(CVD)作為用於沈積該等字線49及該障壁金屬層的方法。
如上文所描述，在本發明中，藉由形成雜質區38及由金屬矽化物層41A及金屬層45B組成的埋藏位元線111，可顯著減少埋藏位元線111之電阻，且因此，可確保半導體元件之高速操作。此外，由於埋藏位元線111的間距之增大並非必需，因此可維持單位單元面積且可滿足高速操作之半導體元件的特性。
此外，藉由界定分開相鄰埋藏位元線111之金屬層45B的第二溝槽46，可有效地改良相鄰埋藏位元線111之間的絕緣特性。
與根據本發明之上述實施例的用於製造半導體元件的方法相比較，下文將描述之根據本發明之另一實施例之用於製造半導體元件的方法提供能夠進一步簡化用於形成埋藏位元線的製程步驟的製造方法。更明確地說，在根據本發明之另一實施例之用於製造半導體元件的方法中，可同時形成埋藏位元線之金屬矽化物層及金屬層。
圖4A至圖4F為說明根據本發明之另一實施例之一用於製造一具有埋藏位元線之半導體元件之方法的橫截面圖，其中該等視圖表示沿著圖2B之線X-X'及Y-Y'的橫截面。在本文中，為便於解釋起見，將省略與根據本發明之上述實施例之用於製造半導體元件之方法的製程類似的製程的詳細描述。
參看圖4A，複數個柱結構203以某種方式方式形成於基板61(例如，矽基板)上，使得該複數個柱結構203以矩陣形狀彼此分開一預定距離且在垂直方向上自基板61延伸。每一柱結構203可包括一作用柱65(其由一頭部柱65A及一主體柱65B組成)、一緩衝層圖案62、一硬式光罩層圖案63、一封蓋層64。如圖4A中所展示，作用柱65可形成為由頭部柱65A及主體柱65B組成的廣口瓶型或桿型。當作用柱65形成為廣口瓶型而非桿型時，更容易在用於形成埋藏位元線之後續製程中確保加工範圍。
一閘極絕緣層66形成於基板61及主體柱65B之曝露表面上。該閘極絕緣層66可由氧化物層形成，例如，形成為氧化矽層。該閘極絕緣層66可經由沈積製程或氧化製程形成為約50的厚度。
以某種方式形成閘極電極67以致圍繞形成有閘極絕緣層66的主體柱65B之側壁。藉由將一導電層沈積於所得結構上方及執行回蝕直至基板61上之閘極絕緣層66在作用柱65之間被曝露為止，獲得閘極電極67。可使用摻雜有N型雜質之多晶矽層或摻雜有P型雜質之多晶矽層作為閘極電極67。又，閘極電極67可包括含金屬層，諸如鍺化矽層(SiGe)、鎢層(W)、矽化鎢層(WSi)及氮化鈦層(TiN)。
藉由將雜質離子植入至作用柱65之間的基板61中，將雜質區68形成於基板61中。該等雜質區68充當源極/汲極區。該等雜質區68不僅充當源極/汲極區，而且充當埋藏位元線之部分。此處，可使用諸如磷(P)及砷(As)之N型雜質或諸如硼(B)之P型雜質作為雜質。
參看圖4B，一第一絕緣層69以某種方式形成於所得結構上方以致填充柱結構203之間的間隙。該第一絕緣層69可由選自由氧化物層、氮化物層及氮氧化物層組成之群的任一者形成。根據一實例，可形成一具有較佳間隙填充特性之BPSG層作為該第一絕緣層69。
在形成該第一絕緣層69之後，可執行諸如CMP之平坦化製程，直至曝露硬式光罩層圖案63之表面並移除表面不平坦為止。
以某種方式形成線間隔型第一光阻圖案80以致曝露第一絕緣層69在沿著Y-Y'方向之柱結構203之間的表面。第一絕緣層69在沿著X-X'方向之柱結構203之間的表面由第一光阻圖案80覆蓋。
使用第一光阻圖案80作為蝕刻障壁來循序蝕刻第一絕緣層69、閘極絕緣層66及雜質區68，且隨後部分地蝕刻基板61以形成第一溝槽70。因此，該等第一溝槽70在形成時穿過雜質區68。此後，由第一溝槽70分開之雜質區68將由參考數字68A表示。
移除第一光阻圖案80。
一隔離層90經形成以覆蓋第一溝槽70的部分。更明確地說，隔離層90經形成以覆蓋每一第一溝槽70之不包括在該第一溝槽70之側壁上方之雜質區68A的完整或局部部分的表面部分。該隔離層90隔離將經由後續製程形成之埋藏位元線的金屬層與基板61，且可由絕緣層形成。
該隔離層90可經由以下一系列製程形成：沿著包括第一溝槽70之所得結構的表面沈積一用於一隔離層之絕緣層(未圖示)；沈積一犧牲層(未圖示)以部分地填充該第一溝槽70；移除從該犧牲層曝露出的該用於一隔離層之絕緣層；及接著移除該犧牲層。
參看圖4C，一用於形成埋藏位元線之導電層71形成於包括第一溝槽70之所得結構上方。該導電層71可由一以金屬為主之層或一金屬氮化物層所組成之一單層或其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層形成。此時，可同時形成埋藏位元線之金屬矽化物層及金屬層以便改良加工效率。根據一實例，該導電層71可由其中一以金屬為主之層及一金屬氮化物層經堆疊之一堆疊層形成。
構成該導電層71之以金屬為主之層及金屬氮化物層的堆疊層可含有選自由鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)及鎢(W)組成之群的任一金屬元素。當含有該金屬元素之導電層71與雜質區68A形成歐姆接觸時，可減少兩者之間的接觸電阻。
藉由執行第一毯覆式蝕刻製程，導電層71僅保留在第一溝槽70之兩個側壁上及存在於柱結構203之側壁上的第一絕緣層69上。可將第一毯覆式蝕刻製程執行為回蝕製程。此後，經蝕刻之導電層71將由參考數字71A表示。
執行第一毯覆式蝕刻製程以在相鄰單元之間分開用於埋藏位元線的導電層71A。
參看圖4D，藉由執行第二毯覆式蝕刻製程，將隔離層90及基板61部分地蝕刻至第一溝槽70之底部以下，藉此形成第二溝槽72。該等第二溝槽72經形成以有效地隔離相鄰埋藏位元線之導電層71A。由於剩餘導電層71A充當蝕刻障壁，因此第二溝槽72可具有比第一溝槽70之線寬度小的線寬度。
可以與第一毯覆式蝕刻製程相同的方式執行用於形成第二溝槽72的第二毯覆式蝕刻製程(亦即，執行為回蝕製程)。可在用於第一毯覆式蝕刻製程之同一腔室中在原處執行第二毯覆式蝕刻製程。
參看圖4E，一第二絕緣層73經形成以填充第一溝槽70及第二溝槽72。該第二絕緣層73可由選自由氧化物層、氮化物層及氮氧化物層組成之群的任一者形成。
儘管該第二絕緣層73可經形成以填充第一溝槽70及第二溝槽72並部分地填充柱結構203之間的間隙，但由於隨後將形成之埋藏位元線與閘極電極67之間的寄生電容，該第二絕緣層73經形成以僅填充第一溝槽70及第二溝槽72。舉例而言，第二絕緣層73之上表面可與基板61之上表面置於同一平面上。
移除導電層71A之保留在柱結構203之側壁上且在形成第二絕緣層73之後被曝露的部分。導電層71A之形成於第一溝槽70之側壁上的部分歸因於第二絕緣層73的形成而未經移除且保留下來。
導電層71A之保留在第一溝槽70之兩個側壁上的此等部分充當埋藏位元線的金屬層71B。
藉由退火，形成由一金屬矽化物層74及一金屬層71B組成之埋藏位元線111。更明確地說，該金屬層71B中所包含之金屬組份(亦即，以金屬為主之層及金屬氮化物之堆疊結構中之以金屬為主之層的金屬成份)因退火期間所施加的熱能而在第一溝槽70之側壁上擴散至基板61中，且擴散之金屬成份與基板61(例如，矽基板)之矽成份反應，藉此形成金屬矽化物層74。金屬矽化物層74充當埋藏位元線。金屬矽化物層74之內邊界接觸雜質區68A。
可將退火執行為快速熱退火以致將強加於先前形成之結構的熱應力減至最低。
以此方式，根據本發明之一實施例，由於使用埋藏位元線111之金屬層71B形成金屬矽化物層74，因此可簡化用於形成埋藏位元線111之製程，且因此，可改良具有埋藏位元線111之半導體元件的生產率。
參看圖4F，在形成一第三絕緣層76以填充柱結構203之間的間隙之後，以某種方式形成線間隔型第二光阻圖案81以在Y-Y'方向上曝露第一絕緣層69及第三絕緣層76。藉由該等第二光阻圖案81，在X-X'方向上僅曝露柱結構203的表面，且在Y-Y'方向上曝露所有結構。
使用第二光阻圖案81及柱結構203作為蝕刻障壁在Y-Y'方向上執行乾式蝕刻。歸因於此操作，在Y-Y'方向上在柱結構203之間蝕刻第一絕緣層69及第三絕緣層76。控制蝕刻深度，使得第一絕緣層69及第三絕緣層76定位成低於閘極電極67之最上表面。因此，第一絕緣層69在X-X'方向上存在於柱結構203之間，且第一絕緣層69及第三絕緣層76以某種方式方式保留在Y-Y'方向上以致曝露柱結構203之閘極電極67之側壁。
歸因於上文所描述之程序，以某種方式在Y-Y'方向上形成用於字線的鑲嵌圖案75以致曝露閘極電極67之外壁的上部分。舉例而言，鑲嵌圖案75曝露閘極電極67的三分之二。
在移除第二光阻圖案81之後，以某種方式形成字線77以致其被部分地填充至鑲嵌圖案75中且與閘極電極67電連接。藉由沈積一以金屬為主之層及接著凹式蝕刻(例如，回蝕)該以金屬為主之層而形成該等字線77。調整該等字線77之高度以致不曝露閘極電極67。
該等字線77可經形成以包括選自由矽化鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、銅層(Cu)、金層(Au)及釕層(Ru)組成之群的至少任一者。可將一障壁金屬層(未圖示)插入於閘極電極67與字線77之間。該障壁金屬層可包括選自由TiN、TaCN、TaC、WN、WSiN、TaN、Ti及WSi組成之群的任一者。
可使用原子層沈積(ALD)、物理氣相沈積(PVD)或化學氣相沈積(CVD)作為用於沈積字線77及障壁金屬層的方法。
如上文所描述，在本發明中，藉由形成雜質區68A及由金屬矽化物層74及金屬層71B組成的埋藏位元線111，可顯著減少埋藏位元線111之電阻，且因此，可確保半導體元件之高速操作。此外，由於埋藏位元線111的間距之增大並非必需，因此可維持單位單元面積且可滿足高速操作之半導體元件的特性。
此外，藉由界定分開相鄰埋藏位元線111之金屬層71B的第二溝槽72，可有效地改良相鄰埋藏位元線111之間的絕緣特性。
此外，藉由使用金屬層71B形成金屬矽化物層74，可簡化埋藏位元線111之製造製程以因此改良半導體元件之生產率。
如自以上描述顯而易見，本發明提供以下優點：由於埋藏位元線由金屬矽化物層及金屬層組成，因此，與呈矽線路之形式之習知埋藏位元線相比較，可顯著減少電阻。
因此，根據本發明之一實施例，可確保半導體元件之高速操作。又，由於埋藏位元線的間距之增大並非必需，因此可維持單位單元面積且可滿足高速操作之半導體元件的特性。
此外，藉由使用金屬層形成金屬矽化物層，可簡化用於形成埋藏位元線之製程以因此改良半導體元件之生產率。
雖然已關於特定實施例描述了本發明，但熟習此項技術者將顯而易見，在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下可進行各種改變及修改。
11．．．基板
12．．．主體柱
13．．．頭部柱
14．．．緩衝層圖案
15．．．硬式光罩層圖案
16．．．封蓋層
17．．．閘極絕緣層
18．．．閘極電極
19．．．埋藏位元線
19A．．．溝槽
20．．．層間介電質
21．．．字線
31．．．基板
32．．．緩衝層圖案
33．．．硬式光罩層圖案
34．．．封蓋層
35．．．作用柱
35A．．．頭部柱
35B．．．主體柱
36．．．閘極絕緣層
37．．．閘極電極
38．．．雜質區
38A．．．雜質區
39．．．保護層
40．．．金屬層
41．．．金屬矽化物層
41A．．．金屬矽化物層
42．．．第一絕緣層
43．．．第一光阻圖案
44．．．第一溝槽
45．．．導電層
45A．．．導電層
45B．．．金屬層
46．．．第二溝槽
47．．．第二絕緣層
48．．．第三絕緣層
49．．．字線
50．．．線間隔型第二光阻圖案
51．．．鑲嵌圖案
61．．．基板
62．．．緩衝層圖案
63．．．硬式光罩層圖案
64．．．封蓋封蓋層
65．．．作用柱
65A．．．頭部柱
65B．．．主體柱
66．．．閘極絕緣層
67．．．閘極電極
68．．．雜質區
68A．．．雜質區
69．．．第一絕緣層
70．．．第一溝槽
71．．．導電層
71A．．．導電層
71B．．．金屬層
72．．．第二溝槽
73．．．第二絕緣層
74．．．金屬矽化物層
75．．．鑲嵌圖案
76．．．第三絕緣層
77．．．字線
80．．．線間隔型第一光阻圖案
81．．．線間隔型第二光阻圖案
90．．．隔離層
100．．．基板
102．．．廣口瓶型作用柱
102A．．．頭部柱
102B．．．主體柱
103．．．緩衝層圖案
104．．．硬式光罩圖案
105．．．封蓋層
106．．．閘極絕緣層
107．．．閘極電極
108．．．雜質區
109．．．金屬矽化物層/金屬氮化物層
110．．．金屬層
111．．．埋藏位元線
112．．．溝槽
112A．．．第一溝槽
112B．．．第二溝槽
115．．．字線
120．．．隔離層
200．．．柱結構
201．．．柱結構
202．．．柱結構
203．．．柱結構
圖1A及圖1B為說明一具有埋藏位元線之習知半導體元件的視圖；
圖2A至圖2C為說明根據本發明之一實施例的一具有埋藏位元線之半導體元件的視圖；
圖3A至圖3H為說明根據本發明之另一實施例的一用於製造一具有埋藏位元線之半導體元件之方法的橫截面圖；及
圖4A至圖4F為說明根據本發明之另一實施的一用於製造一具有埋藏位元線之半導體元件之方法的橫截面圖。
100．．．基板
108．．．雜質區
109．．．金屬矽化物層/金屬氮化物層
110．．．金屬層
111．．．埋藏位元線
115．．．字線
120．．．隔離層
201．．．柱結構

Claims (25)

  1. 一種半導體元件，其包含：一基板，其具有若干溝槽；若干埋藏位元線，其形成於該基板中且包括一金屬矽化物層及一金屬層，其中該金屬矽化物層接觸該等溝槽之側壁，且該金屬層形成於該等溝槽之該等側壁上且接觸該金屬矽化物層；及一隔離層，其插入於除該金屬矽化物層與該金屬層彼此接觸的區域以外該等溝槽之表面與該金屬層之間。
  2. 如請求項1之半導體元件，其進一步包含：若干雜質區，其形成於該基板中且接觸該金屬矽化物層。
  3. 如請求項2之半導體元件，其中該等埋藏位元線具有比該等雜質區之比電阻低的比電阻。
  4. 如請求項1之半導體元件，其中該等溝槽包含：若干第一溝槽，該等第一溝槽在其側壁上接觸該金屬矽化物層；及若干第二溝槽，該等第二溝槽形成於該等第一溝槽下方且具有一比該等第一溝槽之寬度小的寬度。
  5. 如請求項4之半導體元件，其中該金屬層定位於該等第一溝槽之該等側壁上。
  6. 如請求項1之半導體元件，其中該金屬矽化物層包含選自由一矽化鈦層、一矽化鉭層、一矽化鈷層、一矽化鎳層及一矽化鎢層組成之群的任一者。
  7. 如請求項1之半導體元件，其中該金屬層包含：包括一 以金屬為主之層或一金屬氮化物層之一單層，或其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層。
  8. 如請求項7之半導體元件，其中該以金屬為主之層及該金屬氮化物層之該堆疊層含有選自由鈦、鉭、鈷、鎳及鎢組成之群的任一金屬元素。
  9. 如請求項1之半導體元件，其進一步包含：複數個作用柱，其形成於該基板上；若干閘極電極，其圍繞該等作用柱之外壁；一絕緣層，其填充於該等溝槽中；及若干字線，其在一與該等埋藏位元線交叉之方向上連接該等閘極電極。
  10. 一種用於製造一半導體元件之方法，其包含：將一金屬矽化物層形成於一基板中；藉由選擇性地蝕刻該基板而形成若干第一溝槽，使得該金屬矽化物層接觸該等第一溝槽的側壁；形成包括該金屬矽化物層及一金屬層之若干埋藏位元線，其中該金屬層形成於該等第一溝槽之該等側壁上，且該金屬層接觸該金屬矽化物層；在該金屬層之該形成之前形成一隔離層以覆蓋除該等第一溝槽之該等側壁之接觸該金屬矽化物層的部分以外之該等第一溝槽之表面，及在該金屬層之該形成之後，藉由蝕刻該隔離層及在該經蝕刻之隔離層下方的該基板之一表面而形成若干第二溝槽， 其中該隔離層插入於除該金屬矽化物層與該金屬層彼此接觸的區域以外該等溝槽之表面與該金屬層之間。
  11. 如請求項10之方法，其進一步包含：在該金屬矽化物層之該形成之前，藉由將雜質離子植入至該基板中而形成若干雜質區，使得該等雜質區接觸該金屬矽化物層。
  12. 如請求項11之方法，其中該等埋藏位元線具有比該等雜質區之比電阻低的比電阻。
  13. 如請求項10之方法，其中該金屬矽化物層係以某種方式形成以致接觸該等第一溝槽中之每一者的一或兩個側壁。
  14. 如請求項10之方法，其中該金屬矽化物層由選自由一矽化鈦層、一矽化鉭層、一矽化鈷層、一矽化鎳層及一矽化鎢層組成之群的任一者形成。
  15. 如請求項10之方法，其中該金屬層由包括一以金屬為主之層或一金屬氮化物層之一單層或其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層形成。
  16. 如請求項15之方法，其中該以金屬為主之層及該金屬氮化物層之該堆疊層含有選自由鈦、鉭、鈷、鎳及鎢組成之群的任一金屬元素。
  17. 如請求項10之方法，其進一步包含：在該等埋藏位元線之該形成之前，在該基板上形成複數個作用柱；及形成分別圍繞該等作用柱之外壁的若干閘極電極，及 在該等埋藏位元線之該形成之後，形成一用以填充該等第一溝槽之絕緣層；及形成在一與該等埋藏位元線交叉之方向上連接該等閘極電極的若干字線。
  18. 一種用於製造一半導體元件之方法，其包含：藉由選擇性地蝕刻一基板形成若干第一溝槽；在該等第一溝槽之側壁上形成一金屬層；形成包括該金屬層及一金屬矽化物層之若干埋藏位元線，其中該金屬矽化物層係藉由執行一退火而形成於該基板中，且該金屬矽化物層接觸該金屬層；在該金屬層之該形成之前形成一隔離層以覆蓋除該等第一溝槽之該等側壁的部分以外之該等第一溝槽之表面，及在該金屬層之該形成之後，藉由蝕刻該隔離層及在該經蝕刻之隔離層下方的該基板而形成若干第二溝槽，其中該隔離層插入於除該金屬矽化物層與該金屬層彼此接觸的區域以外該等溝槽之表面與該金屬層之間。
  19. 如請求項18之方法，其進一步包含：在該等第一溝槽之該形成之前，藉由將雜質離子植入至該基板中而形成若干雜質區，使得該等雜質區接觸該金屬矽化物層。
  20. 如請求項19之方法，其中該等埋藏位元線具有比該等雜質區之比電阻低的比電阻。
  21. 如請求項18之方法，其中該金屬矽化物層經形成以接觸 該等第一溝槽中之每一者的一或兩個側壁。
  22. 如請求項18之方法，其中該金屬矽化物層由選自由一矽化鈦層、一矽化鉭層、一矽化鈷層、一矽化鎳層及一矽化鎢層組成之群的任一者形成。
  23. 如請求項18之方法，其中該金屬層由其中一以金屬為主之層及一金屬氮化物層經堆疊的一堆疊層形成。
  24. 如請求項23之方法，其中該以金屬為主之層及該金屬氮化物層之該堆疊層含有選自由鈦、鉭、鈷、鎳及鎢組成之群的任一金屬元素。
  25. 如請求項18之方法，其進一步包含：在該等埋藏位元線之該形成之前，形成該基板上的複數個作用柱及分別圍繞該等作用柱之外壁的若干閘極電極，及在該等埋藏位元線之該形成之後，形成一用以填充該等第一溝槽的絕緣層及在一與該等埋藏位元線交叉之方向上連接該等閘極電極的若干字線。
TW099104021A 2009-10-30 2010-02-09 具有埋藏位元線之半導體元件及其製造方法 TWI529860B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104213A KR101149043B1 (ko) 2009-10-30 2009-10-30 매립형 비트라인을 구비하는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201115689A TW201115689A (en) 2011-05-01
TWI529860B true TWI529860B (zh) 2016-04-11

Family

ID=43924468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104021A TWI529860B (zh) 2009-10-30 2010-02-09 具有埋藏位元線之半導體元件及其製造方法

Country Status (5)

Country Link
US (1) US8169020B2 (zh)
JP (1) JP2011097001A (zh)
KR (1) KR101149043B1 (zh)
CN (1) CN102054820B (zh)
TW (1) TWI529860B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101876A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 매립 비트 라인을 갖는 반도체 장치 및 반도체 장치의 제조 방법
KR101669261B1 (ko) * 2010-06-14 2016-10-25 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
KR101172272B1 (ko) * 2010-12-30 2012-08-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 제조 방법
US8987102B2 (en) * 2011-07-27 2015-03-24 Applied Materials, Inc. Methods of forming a metal silicide region in an integrated circuit
KR20130047409A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
KR20130075348A (ko) 2011-12-27 2013-07-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
KR20140012864A (ko) * 2012-07-23 2014-02-04 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101932230B1 (ko) * 2012-08-28 2018-12-26 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR101932229B1 (ko) * 2012-08-28 2019-03-21 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR20150055469A (ko) * 2013-11-13 2015-05-21 삼성전자주식회사 반도체 소자 제조 방법 및 이에 의해 제조된 반도체 소자
KR102203459B1 (ko) 2014-08-11 2021-01-15 삼성전자주식회사 반도체 소자
US9472502B1 (en) * 2015-07-14 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt interconnect techniques
JP6817796B2 (ja) * 2016-11-28 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10199267B2 (en) * 2017-06-30 2019-02-05 Lam Research Corporation Tungsten nitride barrier layer deposition
US10170588B1 (en) * 2017-10-30 2019-01-01 International Business Machines Corporation Method of forming vertical transport fin field effect transistor with high-K dielectric feature uniformity
US10943819B2 (en) * 2018-12-20 2021-03-09 Nanya Technology Corporation Semiconductor structure having a plurality of capped protrusions
TWI715335B (zh) * 2019-12-05 2021-01-01 華邦電子股份有限公司 記憶體結構及其形成方法
CN116234306B (zh) * 2022-05-31 2024-02-20 北京超弦存储器研究院 场效应管、存储器、存储器的制备方法及电子设备
CN115188737A (zh) * 2022-06-02 2022-10-14 长鑫存储技术有限公司 半导体结构及其制备方法
CN117320434A (zh) * 2022-06-13 2023-12-29 长鑫存储技术有限公司 一种半导体结构及其制作方法
CN117479526A (zh) * 2022-07-22 2024-01-30 北京超弦存储器研究院 半导体器件的制作方法、半导体器件及电子设备
CN117693192A (zh) * 2022-08-30 2024-03-12 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
US6828199B2 (en) * 2001-12-20 2004-12-07 Advanced Micro Devices, Ltd. Monos device having buried metal silicide bit line
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
US6894915B2 (en) * 2002-11-15 2005-05-17 Micron Technology, Inc. Method to prevent bit line capacitive coupling
KR20040057783A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체소자의 비트라인 형성 방법
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100660881B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
KR100734313B1 (ko) 2006-02-09 2007-07-02 삼성전자주식회사 수직 채널을 갖는 반도체 소자 및 그 제조방법
KR100739532B1 (ko) 2006-06-09 2007-07-13 삼성전자주식회사 매몰 비트라인 형성 방법
CN100539082C (zh) * 2007-04-17 2009-09-09 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
KR20080113858A (ko) * 2007-06-26 2008-12-31 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
KR100936808B1 (ko) * 2007-12-26 2010-01-14 주식회사 하이닉스반도체 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
KR100972900B1 (ko) * 2007-12-31 2010-07-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100950552B1 (ko) * 2008-03-18 2010-03-30 주식회사 하이닉스반도체 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
TWI368315B (en) * 2008-08-27 2012-07-11 Nanya Technology Corp Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
KR101552971B1 (ko) * 2009-03-26 2015-09-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101645257B1 (ko) * 2010-05-20 2016-08-16 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자

Also Published As

Publication number Publication date
US8169020B2 (en) 2012-05-01
CN102054820B (zh) 2015-07-29
KR20110047543A (ko) 2011-05-09
US20110101447A1 (en) 2011-05-05
TW201115689A (en) 2011-05-01
CN102054820A (zh) 2011-05-11
JP2011097001A (ja) 2011-05-12
KR101149043B1 (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
TWI529860B (zh) 具有埋藏位元線之半導體元件及其製造方法
KR102509322B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101986145B1 (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
US7713823B2 (en) Semiconductor device with vertical channel transistor and method for fabricating the same
US8344450B2 (en) Semiconductor device with buried bit lines and method for fabricating the same
US9419131B2 (en) Semiconductor device having vertical channel transistor and method for fabricating the same
KR100936808B1 (ko) 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
US8357969B2 (en) Semiconductor device having vertical channel transistor and manufacturing method of the same
US20090004797A1 (en) Method for fabricating semiconductor device
CN113517226A (zh) 用于制造半导体器件的方法
KR100950552B1 (ko) 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
US20240074155A1 (en) Semiconductor device
US20230371235A1 (en) Semiconductor device
US20240023319A1 (en) Semiconductor device
KR20240000897A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees