CN115188737A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115188737A
CN115188737A CN202210621768.5A CN202210621768A CN115188737A CN 115188737 A CN115188737 A CN 115188737A CN 202210621768 A CN202210621768 A CN 202210621768A CN 115188737 A CN115188737 A CN 115188737A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor substrate
trench
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210621768.5A
Other languages
English (en)
Inventor
肖德元
邵光速
邱云松
蒋懿
刘佑铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210621768.5A priority Critical patent/CN115188737A/zh
Priority to PCT/CN2022/105726 priority patent/WO2023231152A1/zh
Priority to US17/935,167 priority patent/US20230395700A1/en
Publication of CN115188737A publication Critical patent/CN115188737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本申请涉及一种半导体结构及其制备方法，半导体结构包括：基底，包括半导体衬底，半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，第一沟槽与第二沟槽交叉而在半导体衬底上形成多个半导体柱，第二沟槽内填充第一介质层，半导体柱顶部具有第二介质层，且第一沟槽侧壁具有第三介质层；隔离层，位于第一沟槽下方的半导体衬底内，且沿第二方向延伸；位线，位于隔离层上，且沿第二方向延伸，位线连接半导体柱底部。本申请实施例可以有效减少位线与衬底之间的漏电。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
随着半导体技术的发展，出现了环绕式栅极(Gate-All-Around，GAA)技术。该技术的特点是实现了栅极对沟道的四面包裹，从而使得栅极对沟道的控制能力更强。全包围栅极晶体管包括垂直全包围栅极(Vertical Gate-All-Around， VGAA)晶体管，其沟道垂直于衬底。
传统的VGAA，其位线直接制作在衬底表面，与衬底之间容易发生漏电。
发明内容
本申请实施例提供一种半导体结构及其制备方法，以减少位线与衬底之间的漏电。
一种半导体结构，包括：
基底，包括半导体衬底，所述半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第一沟槽与所述第二沟槽交叉而在所述半导体衬底上形成多个半导体柱，所述第二沟槽内填充第一介质层，所述半导体柱顶部具有第二介质层，且所述第一沟槽侧壁具有第三介质层；
隔离层，位于所述第一沟槽下方的半导体衬底内，且沿所述第二方向延伸；
位线，位于所述隔离层上，且沿第二方向延伸，所述位线连接所述半导体柱底部。
在其中一个实施例中，所述隔离层在与所述半导体柱相对的部分呈鸟嘴状。
在其中一个实施例中，所述隔离层在第二方向上连续。
在其中一个实施例中，所述半导体柱与所述位线之间具有金属硅化物，且所述第一沟槽内填充绝缘层。
一种半导体结构的制备方法，包括：
提供基底，所述基底包括半导体衬底，所述半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第一沟槽与所述第二沟槽交叉而在所述半导体衬底上形成多个半导体柱，所述第二沟槽内填充第一介质层，所述半导体柱顶部具有第二介质层，且所述第一沟槽侧壁具有第三介质层；
于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层；
于所述隔离层上形成沿第二方向延伸的位线，所述位线连接所述半导体柱底部。
在其中一个实施例中，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层之前，包括：
刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断。
在其中一个实施例中，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断，包括：
于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，所述刻蚀阻挡层位于所述半导体衬底内部，且与所述第一沟槽间隔设置；
基于所述刻蚀阻挡层刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断。
在其中一个实施例中，于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，包括：
对所述半导体衬底进行离子注入，形成所述刻蚀阻挡层。
在其中一个实施例中，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述半导体柱底表面以及与其相对的所述刻蚀阻挡层和/或所述半导体衬底的部分表面形成牺牲层；
对所述牺牲层暴露的所述刻蚀阻挡层和/或所述半导体衬底进行热氧化处理，形成所述隔离层，所述隔离层在与所述半导体柱相对的部分呈鸟嘴状；
于所述隔离层表面形成沿第二方向延伸的位线之前，还包括：
去除所述牺牲层。
在其中一个实施例中，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述第一沟槽以及所述半导体柱与所述半导体衬底之间的区域填充隔离材料层；
对所述隔离材料层回刻至所述半导体柱底部；
于所述第一沟槽侧壁再次形成补充介质层；
继续对所述隔离材料层进行回刻，于所述刻蚀阻挡层和/或所述半导体衬底上形成所述隔离层。
在其中一个实施例中，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述第一沟槽以及所述半导体柱与所述半导体衬底之间的区域填充隔离材料层；
对所述隔离材料层进行回刻，于所述刻蚀阻挡层和/或所述半导体衬底上形成所述隔离层。
在其中一个实施例中，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断，包括：
于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，所述刻蚀阻挡层与所述第一沟槽间隔设置；
对所述第一沟槽底部的半导体衬底进行刻蚀，形成第三沟槽，所述第三沟槽与所述刻蚀阻挡层间隔设置；
于所述第一沟槽的侧壁以及所述第三沟槽的侧壁形成第四介质层；
基于所述刻蚀阻挡层刻蚀所述第三沟槽下方的所述半导体衬底，以将所述半导体柱隔断；
所述于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于第三沟槽下方的所述半导体衬底与所述半导体柱之间形成所述隔离层。
在其中一个实施例中，于第三沟槽下方的所述半导体衬底与所述半导体柱之间形成所述隔离层之后，且于所述隔离层表面形成沿第二方向延伸的位线之前，包括：
去除所述第四介质层；
刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱再次隔断。
在其中一个实施例中，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断之前，包括：
对所述第一沟槽下方的所述半导体衬底进行掺杂，形成沿第二方向延伸的离子掺杂层，所述离子掺杂层连接所述半导体柱。
在其中一个实施例中，于所述隔离层表面形成沿第二方向延伸的位线之后，还包括：
对所述位线进行热处理，以于所述位线与所述半导体柱之间形成金属硅化物；
于所述第一沟槽内填充绝缘层。
在其中一个实施例中，于所述隔离层表面形成沿第二方向延伸的位线之前，还包括：
在所述隔离层表面和半导体柱底部之间形成金属材料层；
对所述金属材料层进行热处理，以于所述半导体柱底部形成金属硅化物；
去除未参与反应的金属材料层。
在其中一个实施例中，于所述第一沟槽内填充绝缘层之后，还包括：
形成晶体管结构，
上述半导体结构及其制备方法，于第一沟槽下方的半导体衬底内形成了沿第二方向延伸的隔离层。位线形成在隔离层上，从而阻断了位线与半导体衬底底部之间的电流路径，从而可以有效减少位线与半导体衬底之间的漏电。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制备方法的流程图；
图2-图16为一实施例中提供的半导体结构的制备过程中的结构示意图，其中，图6为俯视结构示意图，其余为分别沿aa’、bb’、cc’、dd’方向截图的截面结构示意图；
图17-图21为另一实施例中提供的半导体结构的制备过程中的截面结构示意图；
图22-图28为又一实施例中提供的半导体结构的制备过程中的截面结构示意图；
图29为再一实施例中提供的半导体结构的制备过程中形成离子掺杂层后的截面结构示意图。
附图标记说明：100-基底，110-半导体衬底，110a-第一沟槽，110b-第二沟槽，111-半导体柱，120-第二介质层，130-第三介质层，140-第一介质层，200- 隔离层，300-位线，301-位线材料层，401-掩膜材料层，500-刻蚀阻挡层，600- 牺牲层，700-补充介质层，800-第四介质层，900-离子掺杂层，10-金属硅化物， 20-绝缘层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
在一个实施例中，请参阅图1，本申请提供一种半导体结构的制备方法，包括如下步骤：
步骤S200，请参阅图6以及图7，提供基底100，基底100包括半导体衬底110，半导体衬底110上具有沿第一方向延伸的第一沟槽110a以及沿第二方向延伸的第二沟槽110b，第一沟槽110a与第二沟槽110b交叉而在半导体衬底110 上形成多个半导体柱111，第二沟槽110b内填充第一介质层140，半导体柱111 顶部具有第二介质层120，且第一沟槽侧壁具有第三介质层130；
步骤S400，请参阅图11，于第一沟槽110a下方的半导体衬底110内，形成沿第二方向延伸的隔离层200；
步骤S600，请参阅图15，于隔离层200上形成沿第二方向延伸的位线300，位线300连接半导体柱111底部。
在步骤S200中，基底100的形成过程可以包括：
步骤S210，提供半导体衬底110。半导体衬底110的材料可以包括硅、锗、锗硅等。
步骤S220，请参阅图2，对半导体衬底110进行刻蚀，形成多个沿第二方向延伸的第二沟槽110b。作为示例，多个第二沟槽110b可以平行且等间隔排布成一列，第二沟槽110b两侧用于形成晶体管结构的位线BL。
步骤S230，请参阅图3，于第二沟通110b内填充第一介质层140。第一介质层140的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
步骤S240，请参阅图4，于形成第二沟槽110b后的半导体衬底110表面，以及第一介质层140表面形成掩膜材料层401。掩膜材料层401可以包括单层材料膜层或者多层材料膜层。作为示例，当掩膜材料层401包括多层膜层时，其可以包括依次层叠形成的氧化物材料层、非晶形碳材料层、第一氮氧化硅(SIOH) 材料层、旋涂硬掩模(spin on hardmask，SOH)材料层以及第二氮氧化硅(SIOH) 材料层。
步骤S250，对掩膜材料层401进行图形化处理，形成掩膜层(未图示)。
步骤S260，请参阅图5，基于掩膜层，对半导体衬底110进行刻蚀，形成多个沿第一方向延伸的第一沟槽110a。作为示例，多个第一沟槽110a可以平行且等间隔排布成一行。第一沟槽110a的槽深可以小于第二沟槽110b的槽深。，第一沟槽110a两侧用于形成晶体管结构的字线WL。
这里，当掩膜材料层401包括多层材料膜层时，当对各层材料膜层进行图形化处理后，形成的掩膜层也包括多个膜层。此时，形成第一沟槽110a之后，可以保留最底层的被图形化处理后的材料膜层(如被图形化处理后的氧化物材料层)以作为第二介质层120。同时，掩膜层的其他膜层可以被去除。当然，第二介质层120的形成方式并不限于此。例如，在步骤S230中，于第二沟通110b 内填充第一介质层140，可以包括于第二沟槽110b以及半导体衬底110表面形成绝缘材料层。然后对第一介质层140材料层进行平坦化处理。剩余的第一介质层140材料层表面高于半导体衬底110表面，其位于第二沟槽110b内的绝缘材料层构成第一介质层140，而高于半导体衬底110表面的部分可以在步骤S260 被刻蚀后，形成第二介质层120。第二介质层120的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
步骤S270，请参阅图7，于第一沟槽110a侧壁形成第三介质层130。第三介质层130的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
第一沟槽110a与第二沟槽110b交叉而在半导体衬底110上形成多个半导体柱111。半导体柱111形成的顶部与底部经过重掺杂后可以分别形成源区与漏区。源区与漏区之间的部分在后续部分可以为栅极全部包围，从而可以形成导电沟道。
在步骤S400中，请参阅图12，隔离层200形成在半导体衬底110内。具体地，可以在半导体衬底110内形成多个平行的隔离层200。并且，隔离层200与第二沟槽110b均沿第二方向延伸，二者交替排布。
隔离层200的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
在步骤S600中，请参阅图15，位线300连接半导体柱111底部，从而为形成在半导体柱111底部的源区或者漏区提供电压。可以理解的是，位线300连接半导体柱111，其可以是直接连接，也可以通过中间层(如金属硅化物10) 连接，这里对比并没有限制。
位线300形成在隔离层200上。多个隔离层200上形成多个位线，因此位线也与第二沟槽110b交替排布。
位线300的材料可以包括但不限于为金属Mo、Co、W、Ti等。
在本实施例中，位线300形成在隔离层200上，从而阻断位线300与半导体衬底110底部之间的电流路径，从而可以有效减少位线300与半导体衬底110 之间的漏电。
在一个实施例中，步骤S400之前还包括：
步骤S300，请参阅图9，刻蚀第一沟槽110a下方的半导体衬底110，以将半导体柱111隔断。
通过隔断半导体柱111，从而使得半导体柱111与其下方的半导体衬底110 之间形成间隔。此时，可以便于后续在半导体柱111与其下方的半导体衬底110 之间形成隔离层200以及位线300。
在一个实施例中，步骤S300包括：
步骤S311，请参阅图8，于第一沟槽100a下方形成沿第二方向延伸的刻蚀阻挡层500，刻蚀阻挡层500位于半导体衬底110内部，且与第一沟槽110a间隔设置；
步骤S312，请参阅图9，基于刻蚀阻挡层500刻蚀第一沟槽110a下方的半导体衬底110，以将半导体柱111隔断。
在步骤S311中，请参阅图8，刻蚀阻挡层500的底部可以高于第二沟槽110b 的槽底，从而使得具有第二沟槽110b的位置不会形成刻蚀阻挡层500。因此，此时刻蚀阻挡层500也可以沿第二方向延伸，而与第二沟槽110b交替设置。
刻蚀阻挡层500与第一沟槽110a之间具有间隔，从而可以对二者之间的半导体衬底110进行刻蚀。
在步骤S312中，请参阅图9，基于刻蚀阻挡层500进行刻蚀时，纵向的刻蚀停止在刻蚀阻挡层500上，而横向的刻蚀会使得半导体柱111被隔断。
作为示例，可以于第一沟槽110a内通入刻蚀液或者刻蚀气体。此时，由于第二沟槽110b内具有第一介质层140，半导体柱111顶部具有第二介质层120，第一沟槽110a侧壁具有第三介质层130，因此刻蚀自第一沟槽110a底部漏出的半导体衬底110a开始向其周围进行。半导体柱111在第一沟槽110a下方被刻断。
图9中的虚线框中的五幅图为半导体柱111在第一沟槽110a下方被刻断时，沿aa’方向截面时，不同刻蚀条件形成的五种不同的结构示意图。
本实施例通过刻蚀阻挡层500的设置，从而可以有效实现对半导体柱111 的隔断。当然，在一些实施例中，也可以不设置刻蚀阻挡层500，这里对此并没有限制。
本实施例中，步骤S400形成的隔离层200与步骤S600形成的位线300可以共同填充在第一沟槽110a下方的被刻蚀去除的部分。步骤S400形成隔离层 200之后，隔离层200与半导体柱111之间仍然具有间隙，位线300可以填充在该间隙内。
在一个实施例中，步骤S311中，可以通过对半导体衬底110进行离子注入，从而在半导体衬底110内部形成刻蚀阻挡层500。具体地，刻蚀阻挡层500可以通过注入B离子、Be离子、Li离子、Mg离子、Ca离子等形成。
这里，在形成第一沟槽110a之后，对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。
而在其他实施例中，并不以此为限制。例如，也可以在形成第二沟槽110 且于第二沟通110b内填充第一介质层140之后，而第一沟槽110a形成之前，对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。或者，也可以在半导体衬底110还未被进行其他加工处理之前，首先对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。
在一个实施例中，步骤S312之后，步骤S400包括：
步骤S411，请参阅图10，于半导体柱111底表面以及与其相对的刻蚀阻挡层500和/或半导体衬底110的部分表面形成牺牲层600；
步骤S412，请参阅图11，对牺牲层600暴露的刻蚀阻挡层500和/或半导体衬底110进行热氧化处理，形成隔离层200，隔离层200在与半导体柱111相对的部分呈鸟嘴状。
同时，相应地，在步骤S600之前，还包括：
步骤S511，请参阅图12，去除牺牲层600。
在步骤S411中，可以首先于隔断半导体柱111后的结构各的各个表面形成牺牲材料层(未图示)。作为示例，可以通过ALD沉积方式，对隔断半导体柱 111后的结构的各个表面处沉积牺牲材料层。
然后，可以对牺牲材料层进行回刻，此时由于半导体柱111的遮挡，位于半导体柱111底表面上的牺牲材料层，以及位于与半导体柱111相对的刻蚀阻挡层500和/或半导体衬底110的部分表面上的牺牲材料层可以被保留，从而形成牺牲层600。牺牲层600的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
这里，可以理解的是，在实际工艺中，基于刻蚀阻挡层500刻蚀第一沟槽110a下方的半导体衬底110，以将半导体柱111隔断(步骤S312)的过程中，刻蚀阻挡层500可能也会被刻蚀一定程度。
作为示例一，请参阅图10，刻蚀阻挡层500可以被部分刻蚀，但是仍然遮挡其下方的半导体衬底110。此时，牺牲层600形成在半导体柱111底表面的同时，还形成在与半导体柱111相对的刻蚀阻挡层500的部分表面。
作为示例二，刻蚀阻挡层500也可以被完全刻蚀，而完全暴露其下方的半导体衬底110。此时，牺牲层600形成在半导体柱111底表面的同时，还形成在与半导体柱111相对的半导体衬底110的部分表面。
作为示例三，刻蚀阻挡层500的被部分刻蚀而断开，且刻蚀阻挡层500在与半导体柱111相对的部分的边缘被刻蚀去除，则牺牲层600形成在半导体柱 111底表面的同时，还可以形成在与半导体柱111相对的刻蚀阻挡层500和半导体衬底110的部分表面。
作为示例四，刻蚀阻挡层500的被部分刻蚀而断开，但在仍存在于半导体柱111之间的部分区域，则牺牲层600形成在半导体柱111底表面的同时，还形成在与半导体柱111相对的刻蚀阻挡层500部分表面。
在步骤S412中，具体地，对于上述示例一的情况，可以对牺牲层600暴露的刻蚀阻挡层500进行热氧化处理。对于上述示例二以及示例三的情况，可以对牺牲层600暴露的半导体衬底110进行热氧化处理。对于上述示例四的情况，可以对牺牲层600暴露半导体衬底110以及刻蚀阻挡层500同时进行热氧化处理。
同时，进行热氧化处理过程中，氧离子在膜层内可以具有扩散作用。因此，隔离层200除了可以形成在半导体柱111之间(即牺牲层600暴露处)，还可以延伸形成在与半导体柱111相对的位置处(即被牺牲层600遮盖处)。此时，隔离层200在与半导体柱相对111的部分呈鸟嘴状。此时有利于使得隔离层200 在第二方向上连续，从而可以起到良好的防止漏电的作用。
当然，在一些示例中，隔离层200在第二方向也可以不连续(例如也可以接近连续，而并未连续)，这里对此并没有限制。
具体地，步骤S400形成隔离层200之后，隔离层200与半导体柱111之间仍然具有间隙。
此时，请参阅图13或图14，步骤S600可以首先在第一沟槽110a以及隔离层200与半导体柱111之间的区域填充位线材料层301。例如可以通过原子层沉积(Atomic LayerDeposition，ALD)方式，填充位线材料层301。位线材料层301 的材料可以选自Mo、Co、W、Ti等。位线材料层301的材料填充效果可以根据实际工艺情况而不同，在一些示例中，请参阅图14，位线材料层301中间存在间隙，在另一些示例中，请参阅图13，位线材料层301也可以填充良好，而不存在中间间隙。
然后，请参阅图15，可以对位线材料层301进行回刻，从而形成位线300。
在一个实施例中，步骤S312(请参阅图9)之后，步骤S400包括：
步骤S421，于第一沟槽110a以及半导体柱111与半导体衬底110之间的区域填充隔离材料层201；
步骤S422，请参阅图17，对隔离材料层201回刻至半导体柱111底部；
步骤S423，请参阅图18，于第一沟槽110a侧壁再次形成补充介质层700；
步骤S424，请参阅图19，继续对隔离材料层201进行回刻，于刻蚀阻挡层 500和/或半导体衬底110上形成隔离层200。
在步骤S421中，隔离材料层的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
在步骤S422中，当隔离材料层与第一沟槽110a侧壁的第三介质层130的材料相同或者具有较小的刻蚀选择比时，在对隔离材料层进行回刻的同时，可能也会将第三介质层130去除。
在步骤S423中，补充介质层700的材料可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。补充介质层700的材料可以选择与隔离材料层具有较大刻蚀选择比的材料。作为示例，当隔离材料层的材料为氮化硅时，补充介质层700可以选择为二氧化硅。
在步骤S424中，继续对隔离材料层进行回刻，从而可以形成于与半导体柱 111具有间隔的隔离层200，二者之间的间隔在后续可以形成位线300。
请参阅图19，对半导体柱111进行隔断后，其底部由于工艺原因，可能呈尖角状。而尖角处容易聚集电荷。本步骤对隔离材料层进行回刻之后，还可以对半导体柱111底部的尖角进行氧化，从而将尖角去除，之后去除尖角处形成的氧化层。此时，可以有效减少尖角电荷聚集。
如上述说明，步骤S312的过程中，刻蚀阻挡层500可能也会被刻蚀一定程度。具体地，刻蚀阻挡层500可以被部分刻蚀，但是仍然遮挡其下方的半导体衬底110。或者，刻蚀阻挡层500也可以被完全刻蚀，而完全暴露其下方的半导体衬底110。或者，刻蚀阻挡层500的被部分刻蚀而断开，而部分暴露其下方的半导体衬底110。
因此，继续隔离材料层进行回刻，可以于刻蚀阻挡层500上形成隔离层200，也可以于半导体衬底110上形成隔离层200，也可以于刻蚀阻挡层500和半导体衬底110上形成隔离层200。
在本实施例中，通过对隔离材料层进行回刻的方式形成隔离层200，从而便于形成沿第二方向连续的隔离层200。
同时，本实施例对隔离材料层的回刻分为两次进行，第一此回刻后，又于第一沟槽110a侧壁再次形成补充介质层700，从而有效可以防止在对隔离材料层进行回刻的过程中，对半导体柱111产生损坏。
当然，在一些实施例中，隔离材料层的回刻也可以一次进行。具体地，步骤S312之后，步骤S400包括：
步骤S431，于第一沟槽110a以及半导体柱111与半导体衬底110之间的区域填充隔离材料层(未图示)；
步骤S432，对隔离材料层进行回刻，于刻蚀阻挡层500和/或半导体衬底110 上形成隔离层200。
此时，作为示例，形成的隔离材料层的材料可以选择与第一沟槽110a侧壁的第三介质层130具有较大的刻蚀选择比的材料。
在一个实施例中，当步骤S400之前，还包括步骤S300时，步骤S300包括：
步骤S321，请参阅图22，于第一沟槽110a下方形成沿第二方向延伸的刻蚀阻挡层500，刻蚀阻挡层500与第一沟槽110a间隔设置；
步骤S322，请继续参阅图22，对第一沟槽110a底部的半导体衬底110进行刻蚀，形成第三沟槽110c，第三沟槽110c与刻蚀阻挡层500间隔设置；
步骤S323，请参阅图23，于第一沟槽110a的侧壁以及第三沟槽110c的侧壁形成第四介质层800；
步骤S324，请参阅图24，基于刻蚀阻挡层500刻蚀第三沟槽110c下方的半导体衬底110，以将半导体柱111隔断。
同时，步骤S400包括：
步骤S441，请参阅图25，于第三沟槽下方的半导体衬底110与半导体柱111 之间形成隔离层200。
在步骤S321中，请参阅图22，刻蚀阻挡层500的底部可以高于第二沟槽 110b的槽底，从而使得具有第二沟槽110b的位置不会形成刻蚀阻挡层500。因此，此时刻蚀阻挡层500也可以沿第二方向延伸，而与第二沟槽110b交替设置。
刻蚀阻挡层500可以通过离子注入的方式形成。这里，在形成第一沟槽110a 之后，对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。
而在其他实施例中，并不以此为限制。例如，也可以在形成第二沟槽110 且于第二沟通110b内填充第一介质层140之后，而第一沟槽110a形成之前，对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。或者，也可以在半导体衬底110还未被进行其他加工处理之前，首先对半导体衬底110进行离子注入，以形成刻蚀阻挡层500。
在步骤S322中，请继续参阅图22，形成第三沟槽110c与第一沟槽110a连通。
在步骤S323中，请参阅图23，由于第一沟槽110a侧壁具有第三介质层130，因此，第四介质层800具体位于第三介质层130侧表面以及第三沟槽110c的侧壁。
在步骤S324中，请参阅图24，基于刻蚀阻挡层500进行刻蚀时，第四介质层800对半导柱体111进行保护。且刻蚀时，纵向的刻蚀停止在刻蚀阻挡层500 上，而横向的刻蚀会使得半导体柱111被隔断。
在步骤S441中，请参阅图25，可以首先于第一沟槽110a、第三沟槽110c 以及半导体柱111与半导体衬底110之间的区域填充隔离材料层(未图示)。然后对隔离材料层进行回刻，去除第一沟槽110a以及第三沟槽110c内的隔离材料层，剩余的隔离材料层构成隔离层200。
在本实施例中，隔离层200填充在第三沟槽110c下方的被刻蚀去除的部分。此时，一方面可以更加有效的保证隔离层200的连续性，另一方面隔离层200 不需要再次进行进一步刻蚀，从而降低工艺难度。
在一个实施例中，步骤S441之后，且在步骤S600之前，还包括：
步骤S521，请继续参阅图25，去除第四介质层800；
步骤S522，请参阅图26，刻蚀第一沟槽110a下方的半导体衬底110，以将半导体柱111再次隔断。
在步骤S521中，第四介质层800被去除后，第三沟槽对应的半导体衬底110 暴露。
在步骤S522中，刻蚀时，第一沟槽110a侧壁的第三介质层130对半导柱体111进行保护。且刻蚀时，纵向的刻蚀可以停止在隔离层200上，而横向的刻蚀会使得半导体柱111被隔断。
图26中的虚线框中的五幅图为半导体柱111在第一沟槽110a下方被刻断时，沿aa’方向截面时，不同刻蚀条件形成的五种不同的结构示意图。
此时，请参阅图27，步骤S600形成的位线300可以填充在第一沟槽110a 下方的被刻蚀去除的部分。
在一个实施例中，请参阅图29，步骤S300之前，包括：
对第一沟槽110a下方的半导体衬底110进行掺杂，形成沿第二方向延伸的离子掺杂层900，离子掺杂层900连接半导体柱111。
作为示例，离子掺杂层900中掺杂的离子可以为As离子，P离子，N离子等。离子掺杂层900的形成，可以加快对第一沟槽110a下方的半导体衬底110 的刻蚀速率，从而加快隔断半导体柱111。
具体地，可以通过离子注入，在第一沟槽110a下方形成离子掺杂层900。可以理解的是，形成离子掺杂层900时注入的离子与形成刻蚀阻挡层500时注入的离子不同，从而可以形成不同功能的膜层。
当然，离子掺杂层900的形成方式并不限于此。例如，其也可以通过扩散掺杂的方式形成。扩散掺杂可以包括固体扩散掺杂，也可以包括气体扩散掺杂。这里对此均没有限制。
在一个实施例中，步骤S600之后，还包括：
步骤S700，请参阅图15或图20或图27，对位线300进行热处理，以于位线300与半导体柱111之间形成金属硅化物10；
步骤S800，请参阅图16或图21或图28，于第一沟槽110a内填充绝缘层 20。
在步骤S700中，对位线300进行热处理后，其可以与接触的半导体柱111 底部进行反应，从而形成金属硅化物。金属硅化物10的形成，可以有效降低半导体柱111底部的源区或者漏区与位线之间的接触电阻。
在步骤S800中，绝缘层20可以包括但不限于为二氧化硅、氮化硅、氮氧化硅等之中的任意一种或几种。
本实施例中，通过对位线300进行热处理从而形成金属硅化物10，从而简化了工艺过程。
当然，金属硅化物10的形成方式并不限于此。例如，在一些实施例中，也可在步骤S600之前，进行如下步骤：
步骤S10，在隔离层200表面和半导体柱111底部之间形成金属材料层；
步骤S20，对金属材料层进行热处理，以于半导体柱111底部形成金属硅化物10；
步骤S30，去除未参与反应的金属材料层。
可以用作位线的金属材料有多种，而其中可以与半导体柱111进行反应而形成金属硅化物的材料相对较少。因此，此时，金属硅化物10与位线200分别形成，可以使得位线的材料选择更加灵活。
在一个实施例中，步骤800之后，还包括：
步骤S900，形成晶体管结构。
具体地，可以部分去除第一沟槽110a侧壁的第三介质层130至字线(栅极) 位置。保留的底部第三介质层130将位线300与字线隔离。然后，可以依次进行栅极金属填充以回刻等，从而形成字线。并且，将半导柱111顶部区露出来，以作为漏区(或源区)。之后，可以在各漏区(或源区)之间填充氧化物等合适材料。
当然，晶体管结构的具体形成方式并不限于此，其还可以通过其他方式形成，这是本领域技术人员所悉知的，这里不再过多赘述。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，请参阅图16或图21或图28，还提供一种半导体结构，包括基底100、隔离层200以及位线300。
基底100包括半导体衬底110。半导体衬底110上具有沿第一方向延伸的第一沟槽110a以及沿第二方向延伸的第二沟槽110b。第一沟槽110a与第二沟槽 110b交叉而在半导体衬底110上形成多个半导体柱111。第二沟槽100b内填充第一介质层140，半导体柱111顶部具有第二介质层120，且第一沟槽110a侧壁具有第三介质层130。
隔离层200位于第一沟槽110a下方的半导体衬底110内，且沿第二方向延伸。
位线300位于隔离层200上，且沿第二方向延伸，位线200连接半导体柱 111底部。
在一个实施例中，隔离层200在与半导体柱111相对的部分呈鸟嘴状。
在一个实施例中，隔离层200在第二方向上连续。
在一个实施例中，半导体柱111与位线300之间具有金属硅化物10，且第一沟槽110a内填充绝缘层20。
关于半导体结构的具体限定可以参见上文中对于半导体结构的制备方法的限定，在此不再过多赘述。
在本说明书的描述中，参考术语“一个实施例”、“其他实施例”、“一些实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种半导体结构，其特征在于，包括：
基底，包括半导体衬底，所述半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第一沟槽与所述第二沟槽交叉而在所述半导体衬底上形成多个半导体柱，所述第二沟槽内填充第一介质层，所述半导体柱顶部具有第二介质层，且所述第一沟槽侧壁具有第三介质层；
隔离层，位于所述第一沟槽下方的半导体衬底内，且沿所述第二方向延伸；
位线，位于所述隔离层上，且沿第二方向延伸，所述位线连接所述半导体柱底部。
2.根据权利要求1所述的半导体结构，其特征在于，所述隔离层在与所述半导体柱相对的部分呈鸟嘴状。
3.根据权利要求1或2所述的半导体结构，其特征在于，所述隔离层在第二方向上连续。
4.根据权利要求1所述的半导体结构，其特征在于，所述半导体柱与所述位线之间具有金属硅化物，且所述第一沟槽内填充绝缘层。
5.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括半导体衬底，所述半导体衬底上具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第一沟槽与所述第二沟槽交叉而在所述半导体衬底上形成多个半导体柱，所述第二沟槽内填充第一介质层，所述半导体柱顶部具有第二介质层，且所述第一沟槽侧壁具有第三介质层；
于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层；
于所述隔离层上形成沿第二方向延伸的位线，所述位线连接所述半导体柱底部。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层之前，包括：
刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断，包括：
于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，所述刻蚀阻挡层位于所述半导体衬底内部，且与所述第一沟槽间隔设置；
基于所述刻蚀阻挡层刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，包括：
对所述半导体衬底进行离子注入，形成所述刻蚀阻挡层。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述半导体柱底表面以及与其相对的所述刻蚀阻挡层和/或所述半导体衬底的部分表面形成牺牲层；
对所述牺牲层暴露的所述刻蚀阻挡层和/或所述半导体衬底进行热氧化处理，形成所述隔离层，所述隔离层在与所述半导体柱相对的部分呈鸟嘴状；
于所述隔离层表面形成沿第二方向延伸的位线之前，还包括：
去除所述牺牲层。
10.根据权利要求7所述的半导体结构的制备方法，其特征在于，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述第一沟槽以及所述半导体柱与所述半导体衬底之间的区域填充隔离材料层；
对所述隔离材料层回刻至所述半导体柱底部；
于所述第一沟槽侧壁再次形成补充介质层；
继续对所述隔离材料层进行回刻，于所述刻蚀阻挡层和/或所述半导体衬底上形成所述隔离层。
11.根据权利要求7所述的半导体结构的制备方法，其特征在于，于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于所述第一沟槽以及所述半导体柱与所述半导体衬底之间的区域填充隔离材料层；
对所述隔离材料层进行回刻，于所述刻蚀阻挡层和/或所述半导体衬底上形成所述隔离层。
12.根据权利要求6所述的半导体结构的制备方法，其特征在于，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断，包括：
于所述第一沟槽下方形成沿第二方向延伸的刻蚀阻挡层，所述刻蚀阻挡层与所述第一沟槽间隔设置；
对所述第一沟槽底部的半导体衬底进行刻蚀，形成第三沟槽，所述第三沟槽与所述刻蚀阻挡层间隔设置；
于所述第一沟槽的侧壁以及所述第三沟槽的侧壁形成第四介质层；
基于所述刻蚀阻挡层刻蚀所述第三沟槽下方的所述半导体衬底，以将所述半导体柱隔断；
所述于所述第一沟槽下方的半导体衬底内，形成沿所述第二方向延伸的隔离层，包括：
于第三沟槽下方的所述半导体衬底与所述半导体柱之间形成所述隔离层。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，于第三沟槽下方的所述半导体衬底与所述半导体柱之间形成所述隔离层之后，且于所述隔离层表面形成沿第二方向延伸的位线之前，包括：
去除所述第四介质层；
刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱再次隔断。
14.根据权利要求6-13任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述第一沟槽下方的所述半导体衬底，以将所述半导体柱隔断之前，包括：
对所述第一沟槽下方的所述半导体衬底进行掺杂，形成沿第二方向延伸的离子掺杂层，所述离子掺杂层连接所述半导体柱。
15.根据权利要求5所述的半导体结构的制备方法，其特征在于，于所述隔离层表面形成沿第二方向延伸的位线之后，还包括：
对所述位线进行热处理，以于所述位线与所述半导体柱之间形成金属硅化物；
于所述第一沟槽内填充绝缘层。
16.根据权利要求5所述的半导体结构的制备方法，其特征在于，于所述隔离层表面形成沿第二方向延伸的位线之前，还包括：
在所述隔离层表面和半导体柱底部之间形成金属材料层；
对所述金属材料层进行热处理，以于所述半导体柱底部形成金属硅化物；
去除未参与反应的金属材料层。
17.根据权利要求15所述的半导体结构的制备方法，其特征在于，于所述第一沟槽内填充绝缘层之后，还包括：
形成晶体管结构。
CN202210621768.5A 2022-06-02 2022-06-02 半导体结构及其制备方法 Pending CN115188737A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210621768.5A CN115188737A (zh) 2022-06-02 2022-06-02 半导体结构及其制备方法
PCT/CN2022/105726 WO2023231152A1 (zh) 2022-06-02 2022-07-14 半导体结构及其制备方法
US17/935,167 US20230395700A1 (en) 2022-06-02 2022-09-26 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210621768.5A CN115188737A (zh) 2022-06-02 2022-06-02 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115188737A true CN115188737A (zh) 2022-10-14

Family

ID=83514316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210621768.5A Pending CN115188737A (zh) 2022-06-02 2022-06-02 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN115188737A (zh)
WO (1) WO2023231152A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149043B1 (ko) * 2009-10-30 2012-05-24 에스케이하이닉스 주식회사 매립형 비트라인을 구비하는 반도체 장치 및 그 제조방법
KR101133701B1 (ko) * 2010-09-10 2012-04-06 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 제조 방법
KR20140003206A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
CN113644066B (zh) * 2020-04-27 2023-09-29 长鑫存储技术有限公司 半导体结构及其形成方法、存储器及其形成方法
CN114121818B (zh) * 2021-11-15 2023-05-26 长鑫存储技术有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2023231152A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
US6476444B1 (en) Semiconductor device and method for fabricating the same
KR101472626B1 (ko) 반도체 디바이스 및 이를 형성하는 방법
KR102279732B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20110156118A1 (en) Semiconductor device with vertical cells and fabrication method thereof
US7923334B2 (en) Method for fabricating semiconductor device having vertical-type channel
US7476584B2 (en) Method of fabricating a semiconductor device with a bit line contact plug
CN110896077A (zh) 半导体器件及其制备方法
US8928073B2 (en) Semiconductor devices including guard ring structures
US8338878B2 (en) Flash memory device with isolation structure
CN110896076A (zh) 半导体器件及其制备方法
KR101139980B1 (ko) 반도체 소자 및 그 형성 방법
KR20030044195A (ko) 게이트 콘택 구조체 및 그 형성 방법
KR20130050160A (ko) 반도체 소자의 제조 방법
CN115188737A (zh) 半导体结构及其制备方法
US5593928A (en) Method of making a semiconductor device having floating source and drain regions
KR20090121475A (ko) 수직형 반도체 소자 및 그의 제조방법
KR100900301B1 (ko) 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
KR100240682B1 (ko) 반도체장치의 제조방법
US20090134442A1 (en) Recessed channel device and method thereof
KR100364798B1 (ko) 반도체 메모리 장치 제조 방법
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
US20230395700A1 (en) Semiconductor structure and manufacturing method thereof
KR20110060864A (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20010054164A (ko) 듀얼 에스티아이(ｓｔｉ) 웰 형성방법
KR20160123550A (ko) 라인부와 패드부를 구비하는 패턴의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination