CN100539082C

CN100539082C - 快闪存储器及其制作方法

Info

Publication number: CN100539082C
Application number: CNB2007100395646A
Authority: CN
Inventors: 蔡信裕; 刘经国; 衣冠君; 陈自凡
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2007-04-17
Filing date: 2007-04-17
Publication date: 2009-09-09
Anticipated expiration: 2027-04-17
Also published as: CN101290911A

Abstract

一种快闪存储器的制作方法，包括：沿字线方向依次蚀刻所述第二多晶硅层和第二蚀刻阻挡层，直至暴露出介电层，形成字线，保留字线以外区域的三层堆叠结构；在字线两侧形成侧墙；去除第二蚀刻阻挡层，并且在第二多晶硅层和介质层上形成过渡金属，通过退火与字线反应形成硅化物层；去除多余未反应的过渡金属，形成SONOS快闪存储器。本发明在制作SONOS快闪存储器中，通过在字线以外区域保留SONOS快闪存储器的介质层-捕获电荷层-介质层的三层堆叠结构以及在字线两侧形成侧墙，充分对字线与字线之间、字线与位线之间以及字线与半导体衬底之间进行了隔离，防止形成短路通道，造成漏电流。

Description

快闪存储器及其制作方法

技术领域

本发明涉及快闪存储器的制作方法，特别涉及一种SONOS快闪存储器及其制作方法。

背景技术

通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器具有成本低、密度大的特点。因此，非易失性存储器已广泛地应用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，包括NROM快闪存储器。NROM快闪存储器具有很薄的单元，其便于制造且容易结合至例如集成电路的外围区域和/或逻辑区域中。

随着集成电路制作工艺中集成度的不断增加，提升快闪存储器的集成密度已成为趋势，然而，随着存储单元的尺寸不断缩小，避免漏电流以使电荷保存在存储器单元中变得相当重要，但是现有技术制作的快闪存储器有许多漏电会影响存储器单元中所储存的电荷，其中包括PN结漏电流，晶体管亚阈值漏电，静态漏电流等等。

专利号为6797565的美国专利提供了一种快闪存储器的制作方法，包括如下步骤，如图1A所示，包括：执行步骤6，在半导体衬底上形成浅沟槽隔离；执行步骤8，对半导体衬底进行平坦化；执行步骤10，在半导体衬底上形成氧化硅-氮化硅-氧化硅构成的ONO层；执行步骤16，在半导体衬底上的ONO层上沉积第一多晶硅层；执行步骤18，在第一多晶硅层上形成抗反射层(ARC)；执行步骤20，蚀刻ARC层和第一多晶硅层，形成快闪存储器的栅极；执行步骤24，在半导体衬底中进行离子注入形成位线，形成所述位线包括两步注入：形成低掺杂源/漏扩散区的低掺杂注入和形成源/漏极的源/漏离子注入；执行步骤26，在半导体衬底上形成介质层；执行步骤28，对介质层进行平坦化，研磨至ARC层自动停止；执行步骤30，去除ARC层；执行步骤32，沉积第二多晶硅层；执行步骤34，蚀刻第二多晶硅层，剩余的第二多晶硅层把存储单元的同一个字的栅极相连，形成字线。

采用上述制备快闪存储器的工艺之后，形成现有技术的快闪存储器，其布局示意图如图1B所示，图中图形113相应于介质层，图形114相应于第二多晶硅层，图形110相应于浅沟槽隔离，图形120相应于接触孔。相邻图形113之间构成位线，图形114构成字线。形成上述快闪存储器工艺中，相邻位线之间具有浅沟槽隔离进行隔离漏电流，但是对于字线，通常在蚀刻第二多晶硅层工艺之后，需要对字线进行硅化形成低电阻的硅化物以减小电阻-电容(RC)延迟。如图1B中的区域5内的栅介质层ONO层非常薄，在蚀刻第二多晶硅工艺中，区域5内的栅介质层ONO层会被蚀刻部分，剩余的栅介质层不足以覆盖住半导体衬底，在进行字线的硅化工艺中，沉积的金属和半导体衬底发生反应，造成如下短路通道，如图1B所示，包括：相邻位线之间的短路通道1；相邻字线之间的短路通道2；相邻位线和字线之间的短路通道3。针对上述短路通道1、2、3造成的漏电流，通常采用以下两种方案解决：一是在形成硅化物之前加一道硅化物阻挡光罩，但这会增加工艺成本；另一种是增加字线与字线、字线与位线、位线与位线之间的距离，这会增加工艺的复杂程度以及管芯(die)面积。

发明内容

本发明解决的问题是现有的制作SONOS快闪存储器工艺中，由于位线、字线和半导体衬底之间的隔离不够，形成多种短路通道。

为解决上述问题，本发明提供一种快闪存储器的制作方法，包括：提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层构成的三层堆叠结构、第一多晶硅层以及第一蚀刻阻挡层；沿位线方向依次蚀刻第一蚀刻阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，形成沿位线方向的开口，所述开口暴露出半导体衬底；通过开口位置向半导体衬底中进行离子注入，形成源/漏极，所述源/漏极形成位线；在半导体衬底和第一蚀刻阻挡层上形成介电层，并进行平坦化处理直至曝露出第一蚀刻阻挡层；去除第一蚀刻阻挡层；在介电层和第一多晶硅层上形成第二多晶硅层和第二第一蚀刻阻挡层；还包括如下步骤：沿垂直于位线的字线方向依次蚀刻第二多晶硅层、第二第一蚀刻阻挡层、第一多晶硅层，形成多晶硅栅极结构阵列和字线，保留字线以外区域的三层堆叠结构；在字线两侧形成侧墙；去除第二蚀刻阻挡层，并且在第二多晶硅层和介质层上形成过渡金属，通过退火与字线反应形成硅化物层；去除多余未反应的过渡金属，形成快闪存储器。

所述侧墙为由氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。

所述介质层-捕获电荷层-介质层的三层堆叠结构为氧化硅-氮化硅-氧化硅层。

所述第一蚀刻阻挡层材料为氮化硅层。

所述介电层材料为氧化硅。

所述过渡金属为钴、镍、钛或者钨。

相应地，本发明提供一种快闪存储器，包括：半导体衬底；位于半导体衬底上的沿位线方向的源/漏极，所述源/漏极形成位线；位于半导体衬底上的源/漏极位置的介电层；位于半导体衬底上的源/漏极以外区域的介质层-捕获电荷层-介质层构成的三层堆叠结构；位于三层堆叠结构上的由第一多晶硅层构成的多晶硅栅极结构阵列；位于多晶硅栅极结构阵列上的由第二多晶硅层构成的字线；位于字线两侧的侧墙，以及位于字线上的硅化物层，所述字线和位线以外区域的半导体衬底上具有完整的介质层-捕获电荷层-介质层构成的三层堆叠结构覆盖。

所述多晶硅栅极结构阵列通过采用HBr、He及O₂的混合气体蚀刻第一多晶硅层形成，所述HBr、He及O₂的混合气体的体积比例为100:100:(1～5)。

与现有技术相比，本发明具有以下优点：本发明通过在制作SONOS快闪存储器中，在字线以外区域保留SONOS快闪存储器的介质层-捕获电荷层-介质层的三层堆叠结构，充分对字线与字线之间、字线与位线之间进行了隔离，防止形成短路通道，造成漏电流。

附图说明

图1A是现有技术制作快闪存储器的流程图；

图1B是现有技术制作的快闪存储器的布局示意图；

图2是本发明的一个实施例的形成快闪存储器的布局示意图；

图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A是本发明的一个实施例的形成快闪存储器沿直线AA’的剖面图；

图8B、图9B、图10B是本发明的一个实施例的形成快闪存储器沿直线B-B’的剖面图；

图3B、图4B、图5B、图6B、图7B、图8C、图9C、图10C是本发明的一个实施例的形成快闪存储器沿直线C-C’的剖面图；

图11A、图12A、图13A、图14A、图15A、图16A是本发明的另一个实施例的形成快闪存储器沿直线A-A’的剖面图；

图11B、图12B、图13B、图14B、图15B、图16B是本发明的另一个实施例的形成快闪存储器沿直线B-B’的剖面图；

图11C、图12C、图13C、图14C、图15C、图16C是本发明的另一个实施例的形成快闪存储器沿直线C-C’的剖面图。

具体实施方式

本发明提供一种快闪存储器及其制作方法，本实施例在制作SONOS快闪存储器工艺中，在字线以外区域保留SONOS快闪存储器的介质层-捕获电荷层-介质层的三层堆叠结构以及在字线两侧形成侧墙，充分对字线与字线之间、位线与位线之间、字线与位线之间、围绕浅沟槽隔离以及字线与半导体衬底之间进行了隔离，防止形成短路通道，造成漏电流。

本发明首先提供一种SONOS快闪存储器的制作方法，包括：提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层构成的三层堆叠结构、第一多晶硅层以及第一蚀刻阻挡层；沿位线方向依次蚀刻第一蚀刻阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，形成沿位线方向的开口，所述开口暴露出半导体衬底；通过开口位置向半导体衬底中进行离子注入，形成源/漏极，所述源/漏极形成位线；在半导体衬底和第一蚀刻阻挡层上形成介电层，并进行平坦化处理直至曝露出第一蚀刻阻挡层；去除第一蚀刻阻挡层；在介电层和第一多晶硅层上形成第二多晶硅层和第二第一蚀刻阻挡层；还包括如下步骤：沿垂直于位线的字线方向依次蚀刻第二多晶硅层、第二第一蚀刻阻挡层、第一多晶硅层，形成多晶硅栅极结构阵列和字线，保留字线以外区域的三层堆叠结构；在字线两侧形成侧墙；去除第二蚀刻阻挡层，并且在第二多晶硅层和介质层上形成过渡金属，通过退火与字线反应形成硅化物层；去除多余未反应的过渡金属，形成快闪存储器。

图2是为本发明的一个实施例的形成SONOS快闪存储器的布局示意图；图中图形213相应于介质层，图形214相应于第二多晶硅层，图形201相应于浅沟槽隔离，图形120相应于接触孔。图形213为位线区域，图形214构成字线，所述字线与位线相垂直。图中直线A-A’、B-B’和C-C’为剖面线。本实施例分别给出沿直线A-A’、B-B’和C-C’形成所述SONOS快闪存储器的结构示意图，具体见如下描述。

首先，参照附图3A和3B，提供半导体衬底200，所述半导体衬底200为硅材料、绝缘体上硅薄膜(SOI)或者III-V族化合物半导体构成。所述半导体衬底200中形成有用于将有源器件隔离的隔离槽201，所述隔离槽201可以为浅沟槽隔离(STI)、局部氧化硅(LOCOS)等。图3A为沿直线A-A’的剖面图，图3B为沿图2中直线C-C’的剖面图，沿图2中直线B-B’的剖面图与图3A相同，所以未示出。

参照附图4A和4B，在半导体衬底200上依次形成介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210、以及第一多晶硅层211和第一蚀刻阻挡层212。所述介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210作为SONOS快闪存储器的存储单元的栅介质层，其中捕获电荷层210b作用为存储电荷，比较优化的介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210为由氧化硅-氮化硅-氧化硅构成的ONO层。所述第一多晶硅层211作为SONOS快闪存储器的存储单元的多晶硅栅极。所述第一蚀刻阻挡层212作为在平坦化工艺中研磨自动停止层，作为本实施例的一个实施方式，所述第一蚀刻阻挡层212为氮化硅。图4A为沿图2中直线A-A’的剖面图、图4B为沿图2中直线C-C’的剖面图，沿图2中直线B-B’的剖面图与图4A相同，所以未示出。

参照附图5A和5B，沿位线方向依次蚀刻第一蚀刻阻挡层212、第一多晶硅层211和介质层210a-捕获电荷层210b-介质层210c的三层堆叠结构210，形成沿位线方向的开口，所述开口暴露出半导体衬底200。图5A为沿直线A-A’的剖面图、图5B为沿图2中直线C-C’的剖面图，沿图2中直线B-B’的剖面图与图5A相同，所以未示出。

参照附图6A和6B，通过沿位线方向的开口位置向半导体衬底200中进行离子注入，形成源/漏极221。形成源/漏极221一般具体包括两步离子注入：形成浅掺杂源/漏扩散区的浅离子注入和形成源/漏极的深离子注入。形成源/漏极221为本技术领域人员公知技术，在此不作赘述。图6A为沿图2中直线A-A’的剖面图、图6B为沿图2中直线C-C’的剖面图，沿图2中直线B-B’的剖面图与图6A相同，所以未示出。

参照附图7A和7B，在半导体衬底200和第一蚀刻阻挡层212上形成介电层213，所述介电层材料为氧化硅；然后进行平坦化处理介电层213直至曝露出第一蚀刻阻挡层212；去除第一蚀刻阻挡层212，暴露出第一多晶硅层211。图7A为沿直线A-A’的剖面图、图7B为沿直线C-C’的剖面图，沿直线B-B’的剖面图与图7A相同，所以未示出。

参照附图8A、8B和8C，在介电层213和第一多晶硅层211上形成第二多晶硅层214和第二蚀刻阻挡层220，然后沿垂直于位线的字线方向依次蚀刻第二蚀刻阻挡层220、第二多晶硅层214、第一多晶硅层211直至暴露出介质层210c，形成多晶硅栅极结构阵列和字线；所述第一多晶硅层211被蚀刻形成多晶硅栅极结构阵列，第二多晶硅层214被蚀刻后残余的第二多晶硅层214把SONOS快闪存储器的同一个字的存储单元的多晶硅栅极相连，构成字线。图8A为沿图2中直线A-A’的剖面图、图8B为沿图2中直线B-B’的剖面图，图8C为沿图2中直线C-C’的剖面图。

介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210比较薄，现有技术中，在蚀刻第二蚀刻阻挡层220、第二多晶硅层214和第一多晶硅层211工艺中会蚀刻掉部分三层堆叠结构210，使得三层堆叠结构210无法覆盖住下面的半导体衬底200。本实施例中，通过使用对多晶硅/氧化硅具有较高选择比的HBr、He及O₂的混合气体，其体积比例为100:100:(1～5)，来进行蚀刻，使得三层堆叠结构210被保留，充分对字线和位线与半导体衬底200之间进行隔离，防止形成短路通道，造成漏电流。

参照附图9A、9B和9C，在字线两侧形成侧墙215；所述侧墙215为由氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。作为本发明的一个优化实施方式，所述侧墙215为氮化硅-氮化硅-氧化硅构成的ONO层，包括的具体工艺为：首先在介质层210c和介电层213上分别形成氮化硅层、氮化硅层和氧化硅层，然后采用蚀刻(etch-back)技术蚀刻氮化硅层、氮化硅层和氧化硅层，形成侧墙215。图9A为沿图2中直线A-A’的剖面图、图9B为沿图2中直线B-B’的剖面图，图9C为沿图2中直线C-C’的剖面图。

本实施例的在字线两侧形成侧墙，充分对字线与字线之间、位线与位线之间、字线与位线之间、以及围绕浅沟槽隔离进行了隔离，防止形成短路通道，造成漏电流。

参照附图10A、10B和10C，去除第二蚀刻阻挡层220；然后在第二多晶硅层214和介电层213上形成过渡金属，通过退火过渡金属与字线反应形成硅化物层216；最后去除多余未反应的过渡金属，形成SONOS快闪存储器。所述过渡金属为钴、镍、钛或者钨，通过退火与字线的第二多晶硅反应之后形成硅化钴、硅化镍、硅化钛或者硅化钨。形成所述硅化物层目的为减小字线的时间延迟(RC delay)。本发明的实施例中由于对字线与字线之间、字线与位线之间以及字线与半导体衬底之间形成充分隔离，过渡金属不会与半导体衬底形成硅化物层216或者相邻字线之间形成的硅化物层216不会形成短路通道。图10A为沿图2中直线A-A’的剖面图、图10B为沿图2中直线B-B’的剖面图，图10C为沿图2中直线C-C’的剖面图。

基于上述工艺实施后，形成本发明的SONOS快闪存储器，参照附图10A、10B和10C，包括：半导体衬底200；位于半导体衬底200上的沿位线方向的源/漏极221；位于半导体衬底200上的源/漏极221位置的介电层213；位于半导体衬底200上的源/漏极221以外区域的介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210；位于三层堆叠结构210上的由第一多晶硅层211构成的多晶硅栅极结构阵列；位于多晶硅栅极结构阵列上的由第二多晶硅层214构成的字线；位于字线两侧的侧墙215，以及位于字线上的硅化物层216，所述字线和位线以外区域的半导体衬底200上具有完整的介质层210a-捕获电荷层210b-介质层210c构成的三层堆叠结构210覆盖。

本发明还给出另一种SONOS快闪存储器的制作方法实施例，包括如下步骤：提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层构成的三层堆叠结构、第一多晶硅层以及第一蚀刻阻挡层；沿位线方向依次蚀刻第一蚀刻阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，形成沿位线方向的开口，所述开口暴露出半导体衬底；通过开口位置向半导体衬底中进行离子注入，形成源/极；沿垂直于位线的字线方向依次蚀刻第一蚀刻阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，形成多晶硅栅极结构阵列；形成覆盖多晶硅栅极结构阵列的介电层，并进行平坦化处理直至曝露出第一蚀刻阻挡层；去除第一蚀刻阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层和第二蚀刻阻挡层，并沿字线方向依次蚀刻所述第二多晶硅层和第二蚀刻阻挡层，直至暴露出介电层，形成字线；在字线两侧形成侧墙；去除第二蚀刻阻挡层；在第二多晶硅层和介电层上形成过渡金属，通过退火与字线反应形成硅化物层；去除多余未反应的过渡金属，形成SONOS快闪存储器。

本实施例中，参照附图11A、11B和11C，首先提供半导体衬底300，所述半导体衬底300上依次具有介质层310a-捕获电荷层310b-介质层310c构成的三层堆叠结构310、第一多晶硅层311以及第一蚀刻阻挡层312；沿位线方向依次蚀刻第一蚀刻阻挡层312、第一多晶硅层311和介质层310a-捕获电荷层310b-介质层310c的三层堆叠结构310，形成沿位线方向的开口，所述开口暴露出半导体衬底300；通过沿位线方向的开口位置向半导体衬底300中进行离子注入，形成源/漏极321，即形成位线。形成上述工艺可以参照附图3A-10A、8B-10B、3B-7B和8C-10C及其相关描述。

然后，沿垂直于位线的字线方向依次蚀刻第一蚀刻阻挡层312、第一多晶硅层311和介质层310a-捕获电荷层310b-介质层310c的三层堆叠结构310，形成字线方向的开口，同时形成多晶硅栅极结构阵列。

图11A为沿图2中直线A-A’的剖面图、图11B为沿图2中直线B-B’的剖面图，图11C为沿图2中直线C-C’的剖面图。

参照附图12A、12B和12C，形成覆盖多晶硅栅极结构阵列的介电层312，然后，进行平坦化处理介电层313，当研磨至第一蚀刻阻挡层时312，由于研磨速率很慢，自动停止。最后去除第一蚀刻阻挡层312，暴露出第一多晶硅层311。所述介电层313填充位线方向的开口和字线方向的开口，所述介电层313为氧化硅。图12A为沿图2中直线A-A’的剖面图、图12B为沿图2中直线B-B’的剖面图，图12C为沿图2中直线C-C’的剖面图。

参照附图13A、13B和13C，在第一多晶硅层311以及介电层313表面形成第二多晶硅层314和第二蚀刻阻挡层320。图13A为沿图2中直线A-A’的剖面图、图13B为沿图2中直线B-B’的剖面图，图13C为沿图2中直线C-C’的剖面图。

参照附图14A、14B和14C，沿字线方向依次蚀刻所述第二多晶硅层314和第二蚀刻阻挡层320，直至暴露出介电层312，形成字线。图14A为沿图2中直线A-A’的剖面图、图14B为沿图2中直线B-B’的剖面图，图14C为沿图2中直线C-C’的剖面图。

本实施例通过先形成多晶硅栅极阵列，然后沉积介电层313，使得在蚀刻形成字线工艺中，不会产生由于蚀刻第一多晶硅层311不干净，造成围绕隔离槽产生残余的第一多晶硅层从而导致的短路通道，但是随着存储器单元面积的缩小，相邻的字线之间的距离越来越小，相邻字线之间尤其在对字线硅化工艺中，容易造成短路。

参照附图15A、15B和15C，在字线两侧形成侧墙315；所述侧墙315为由氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。作为本发明的一个优化实施方式，所述侧墙315为氮化硅-氮化硅-氧化硅构成的ONO层，包括的具体工艺为：首先在介电层313上分别形成氮化硅层、氮化硅层和氧化硅层，然后采用蚀刻(etch-back)技术蚀刻氮化硅层、氮化硅层和氧化硅层，形成侧墙315。图15A为沿图2中直线A-A’的剖面图、图15B为沿图2中直线B-B’的剖面图，图15C为沿图2中直线C-C’的剖面图。

本实施例的在字线两侧形成侧墙，充分对字线与字线之间、字线与位线之间进行了隔离，防止形成短路通道，造成漏电流。

参照附图16A、16B和16C，去除第二蚀刻阻挡层30；然后在第二多晶硅层314和介电层313上形成过渡金属，通过退火过渡金属与字线反应形成硅化物层316；最后去除多余未反应的过渡金属，形成SONOS快闪存储器。所述过渡金属为钴、镍、钛或者钨，通过退火与字线的第二多晶硅反应之后形成硅化钴、硅化镍、硅化钛或者硅化钨。形成所述硅化物层目的为减小字线的时间延迟(RC delay)。本发明的实施例中由于对字线与字线之间、位线与位线之间、字线与位线之间、围绕浅沟槽隔离以及字线与半导体衬底之间形成充分隔离，相邻字线之间或者字线与位线之间形成的硅化物层216不会形成短路通道。图16A为沿图2中直线A-A’的剖面图、图16B为沿图2中直线B-B’的剖面图，图16C为沿图2中直线C-C’的剖面图。

基于上述工艺实施后，形成本发明的SONOS快闪存储器。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种快闪存储器的制作方法，包括：

提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层构成的三层堆叠结构、第一多晶硅层以及第一蚀刻阻挡层；

沿位线方向依次蚀刻第一蚀刻阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，形成沿位线方向的开口，所述开口暴露出半导体衬底；

通过开口位置向半导体衬底中进行离子注入，形成源/漏极，所述源/漏极形成位线；

在半导体衬底和第一蚀刻阻挡层上形成介电层，并进行平坦化处理直至曝露出第一蚀刻阻挡层，所述介电层位于位线上；

去除第一蚀刻阻挡层；

在介电层和第一多晶硅层上形成第二多晶硅层和第二蚀刻阻挡层；

其特征在于，还包括如下步骤：

沿垂直于位线的字线方向依次蚀刻第二多晶硅层、第二蚀刻阻挡层、第一多晶硅层，形成多晶硅栅极结构阵列和字线，保留字线和位线以外区域的三层堆叠结构；

在字线两侧形成侧墙；

去除第二蚀刻阻挡层，并且在第二多晶硅层和介质层上形成过渡金属，通过退火与字线反应形成硅化物层；

去除多余未反应的过渡金属，形成快闪存储器。

2.根据权利要求1所述快闪存储器的制作方法，其特征在于，蚀刻所述第二多晶硅层、第二蚀刻阻挡层、第一多晶硅层采用HBr、He及O₂的混合气体，所述HBr、He及O₂的混合气体的体积比例为100∶100∶(1～5)。

3.根据权利要求1所述快闪存储器的制作方法，其特征在于，所述侧墙为由氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。

4.根据权利要求1所述快闪存储器的制作方法，其特征在于，所述介质层-捕获电荷层-介质层的三层堆叠结构为氧化硅-氮化硅-氧化硅层。

5.根据权利要求1所述快闪存储器的制作方法，其特征在于，所述第一蚀刻阻挡层材料为氮化硅层。

6.根据权利要求1所述快闪存储器的制作方法，其特征在于，所述介电层材料为氧化硅。

7.根据权利要求1所述快闪存储器的制作方法，其特征在于，所述过渡金属为钴、镍、钛或者钨。

8.一种快闪存储器，包括：

半导体衬底；

位于半导体衬底上的沿位线方向的源/漏极，所述源/漏极形成位线；

位于半导体衬底上的源/漏极位置的介电层；

位于半导体衬底上的源/漏极以外区域的介质层-捕获电荷层-介质层构成的三层堆叠结构；

位于三层堆叠结构上的由第一多晶硅层构成的多晶硅栅极结构阵列；

位于多晶硅栅极结构阵列上的由第二多晶硅层构成的字线；

位于字线两侧的侧墙，以及

位于字线上的硅化物层，

其特征在于，所述字线和位线以外区域的半导体衬底上具有完整的介质层-捕获电荷层-介质层构成的三层堆叠结构覆盖。

9.根据权利要求8所述快闪存储器，其特征在于，所述多晶硅栅极结构阵列通过采用HBr、He及O₂的混合气体蚀刻第一多晶硅层形成，所述HBr、He及O₂的混合气体的体积比例为100∶100∶(1～5)。