JP2007281506A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007281506A JP2007281506A JP2007154689A JP2007154689A JP2007281506A JP 2007281506 A JP2007281506 A JP 2007281506A JP 2007154689 A JP2007154689 A JP 2007154689A JP 2007154689 A JP2007154689 A JP 2007154689A JP 2007281506 A JP2007281506 A JP 2007281506A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gate electrode
- memory
- gate line
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】メモリセル30が複数アレイ状に配置され、X方向に並ぶメモリセル30の選択ゲート電極8は選択ゲート線9によって接続され、メモリゲート電極13はメモリゲート線14によって接続される。ソース領域を介して隣接するメモリセル30のメモリゲート電極13にそれぞれ接続されたメモリゲート線14同士は電気的に接続されていない。選択ゲート線9は、X方向に延在する第1の部分9aと、一端が第1の部分9aに接続してY方向に延在する第2の部分9bを有している。メモリゲート線14は、選択ゲート線9の側壁上に絶縁膜を介して形成され、選択ゲート線9の第2の部分9b上から素子分離領域上にかけてX方向に延在するコンタクト部14aを有し、コンタクト部14a上に形成されたコンタクトホール23dを埋めるプラグを介して配線に接続される。
【選択図】図1
Description
(b)前記ドレイン領域および前記ソース領域間上の前記半導体基板の上部に形成された第1ゲート電極および第2ゲート電極であって、前記ドレイン領域側に位置する前記第1ゲート電極と、前記ソース領域側に位置し、前記第1ゲート電極に第1絶縁膜を介して隣接する前記第2ゲート電極と、
(c)前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、
(d)前記第2ゲート電極と前記半導体基板との間に形成された第2ゲート絶縁膜であって、その内部に電荷蓄積部を有する前記第2ゲート絶縁膜と、
を有するメモリセルが、複数アレイ状に配置され、
(e)前記複数のメモリセルのうち、
第1の方向に並ぶ前記メモリセルの前記第1ゲート電極を接続する第1ゲート線と、
前記第1ゲート線に第2絶縁膜を介して隣接し、前記第1の方向に並ぶ前記メモリセルの前記第2ゲート電極を接続する第2ゲート線と、
を複数有し、
(f)前記第1の方向に交差する第2の方向に前記ソース領域を介して隣り合う前記メモリセルの前記第2ゲート電極にそれぞれ接続された前記第2ゲート線同士が電気的に接続されておらず、独立に電圧を印加可能であることを特徴とする半導体装置。
前記複数のメモリセルのうちの選択メモリセルへの書込み動作時に、前記選択メモリセルの前記第2ゲート電極に接続された前記第2ゲート線と、前記選択メモリセルに前記ソース領域を介して前記第2の方向に隣り合う非選択メモリセルの前記第2ゲート電極に接続された前記第2ゲート線とに、異なる電圧を供給することを特徴とする半導体装置。
(b)前記第1半導体領域および前記第2半導体領域間上の前記半導体基板の上部に形成された第1ゲート電極および第2ゲート電極であって、前第1半導体領域側に位置する前記第1ゲート電極と、前記第2半導体領域側に位置し、前記第1ゲート電極に第1絶縁膜を介して隣接する前記第2ゲート電極と、
(c)前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、
(d)前記第2ゲート電極と前記半導体基板との間に形成された第2ゲート絶縁膜であって、その内部に電荷蓄積部を有する前記第2ゲート絶縁膜と、
を有するメモリセルが、複数アレイ状に配置され、
(e)前記複数のメモリセルのうち、
第1の方向に並ぶ前記メモリセルの前記第1ゲート電極を接続する第1ゲート線と、
前記第1ゲート線に第2絶縁膜を介して隣接し、前記第1の方向に並ぶ前記メモリセルの前記第2ゲート電極を接続する第2ゲート線と、
を複数有し、
(f)前記半導体基板上に前記第1および第2ゲート電極と前記第1および第2ゲート線とを覆うように層間絶縁膜が形成され、
(g)前記第1ゲート線は、前記第1の方向に延在する第1の部分と、一端が前記第1の部分に接続し、前記第1の方向と交差する第2の方向に延在する第2の部分とを有し、
(h)前記第2ゲート線は、前記第1ゲート線の前記第1および第2の部分に前記第2絶縁膜を介して隣接する第3の部分と、前記第1ゲート線の前記第2の部分に前記第2絶縁膜を介して隣接し、前記第2の方向と交差する第3の方向に延在する第4の部分とを有し、
(i)前記第2ゲート線の前記第4の部分上の前記層間絶縁膜に第1コンタクトホールが形成され、前記第1コンタクトホールに埋め込まれた第1導電体部と前記第2ゲート線の前記第4の部分とが電気的に接続されていることを特徴とする半導体装置。
前記第2の方向は、前記第1の方向と直交する方向であることを特徴とする半導体装置。
前記第3の方向は、前記第1の方向と平行であることを特徴とする半導体装置。
前記第1ゲート線と前記第1ゲート電極とは同層の第1導電体層からなり、前記第2ゲート線と前記第2ゲート電極とは同層の第2導電体層からなることを特徴とする半導体装置。
前記第2ゲート電極は、前記第1ゲート電極の側壁上に前記第1絶縁膜を介してサイドウォール状に形成され、
前記第2ゲート線の前記第3の部分は、前記第1ゲート線の前記第1および第2の部分の側壁上に前記第2絶縁膜を介してサイドウォール状に形成されていることを特徴とする半導体装置。
前記第1絶縁膜および前記第2絶縁膜は前記第2ゲート絶縁膜と同層の絶縁膜からなることを特徴とする半導体装置。
前記半導体基板は絶縁体からなる素子分離領域を有し、
前記第2ゲート線の前記第4の部分は、前記第1ゲート線の前記第2の部分の上部から前記素子分離領域上にかけて前記第3の方向に延在していることを特徴とする半導体装置。
前記素子分離領域上に位置する前記第4の部分上の前記層間絶縁膜に前記第1コンタクトホールが形成されていることを特徴とする半導体装置。
前記層間絶縁膜上に形成され、前記第2ゲート線の前記第4の部分に前記第1コンタクトホールに埋め込まれた前記第1導電体部を介して電気的に接続された第1配線を有することを特徴とする半導体装置。
前記第1配線は前記第1の方向と直交する方向に延在していることを特徴とする半導体装置。
前記第1半導体領域は前記ドレイン領域として機能し、前記第2半導体領域は前記ソース領域として機能することを特徴とする半導体装置。
前記第1の方向に交差する第4の方向に前記第2半導体領域を介して隣り合う前記メモリセルの前記第2ゲート電極にそれぞれ接続された前記第2ゲート線同士が電気的に接続されていないことを特徴とする半導体装置。
前記複数のメモリセルのうちの選択メモリセルへの書込み動作時に、前記選択メモリセルの前記第2ゲート電極に接続された前記第2ゲート線と、前記選択メモリセルに前記第2半導体領域を介して前記第4の方向に隣り合う非選択メモリセルの前記第2ゲート電極に接続された前記第2ゲート線とに、異なる電圧を供給することを特徴とする半導体装置。
前記第4の方向に前記第2半導体領域を介して隣り合う前記メモリセルの前記第2ゲート電極にそれぞれ接続された前記第2ゲート線は、前記第4の部分と前記第1導電体部との接続位置が前記第1の方向にずらされており、それぞれ前記層間絶縁膜上に形成された異なる配線に電気的に接続されていることを特徴とする半導体装置。
複数の前記メモリセルがアレイ状に形成されたメモリセルアレイ形成領域を複数有し、
前記複数のメモリセルアレイ形成領域間には絶縁体からなる素子分離領域が形成され、
前記第1および第2ゲート線は、前記メモリセルアレイ形成領域間の前記素子分離領域上に延在していることを特徴とする半導体装置。
前記メモリセルアレイ形成領域の外周部の前記第2半導体領域上の前記層間絶縁膜に第2コンタクトホールが形成され、前記第2コンタクトホールに埋め込まれた第2導電体部と前記第2半導体領域とが電気的に接続されていることを特徴とする半導体装置。
(b)前記ドレイン領域および前記ソース領域間上の前記半導体基板の上部に形成された第1ゲート電極および第2ゲート電極であって、前記ドレイン領域側に位置する前記第1ゲート電極と、前記ソース領域側に位置し、前記第1ゲート電極の側壁上に第1絶縁膜を介してサイドウォール状に形成された前記第2ゲート電極と、
(c)前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、
(d)前記第2ゲート電極と前記半導体基板との間に形成され、前記第1絶縁膜と同層の絶縁膜からなる第2ゲート絶縁膜であって、その内部に電荷蓄積部を有する前記第2ゲート絶縁膜と、
を有するメモリセルが、複数アレイ状に配置され、
(e)前記複数のメモリセルのうち、
第1の方向に並ぶ前記メモリセルの前記第1ゲート電極を接続し、前記第1ゲート電極と同層の第1導電体層からなる第1ゲート線と、
前記第1ゲート線に前記第1絶縁膜と同層の第2絶縁膜を介して隣接し、前記第1の方向に並ぶ前記メモリセルの前記第2ゲート電極を接続し、前記第2ゲート電極と同層の第2導電体層からなる第2ゲート線と、
を複数有し、
(f)前記半導体基板上に前記第1および第2ゲート電極と前記第1および第2ゲート線とを覆うように層間絶縁膜が形成され、
(g)前記第1ゲート線は、前記第1の方向に延在する第1の部分と、一端が前記第1の部分に接続し、前記第1の方向と直交する第2の方向に延在する第2の部分とを有し、
(h)前記第2ゲート線は、前記第1ゲート線の前記第1および第2の部分の側壁上に前記第2絶縁膜を介してサイドウォール状に形成されている第3の部分と、前記第1ゲート線の前記第2の部分に前記第2絶縁膜を介して隣接し、前記第1の方向に延在する第4の部分とを有し、
(i)前記第2ゲート線の前記第4の部分上の前記層間絶縁膜に第1コンタクトホールが形成され、前記第1コンタクトホールに埋め込まれた第1導電体部と前記第2ゲート線の前記第4の部分とが電気的に接続されていることを特徴とする半導体装置。
前記層間絶縁膜上に前記第2の方向に延在するように形成され、前記第2ゲート線の前記第4の部分に前記第1コンタクトホールに埋め込まれた前記第1導電体部を介して電気的に接続された第1配線を複数有し、
前記第2の方向に前記ソース領域を介して隣り合う前記メモリセルの前記第2ゲート電極にそれぞれ接続された前記第2ゲート線同士は、互いに電気的に接続されておらず、それぞれ異なる前記第1配線に電気的に接続されていることを特徴とする半導体装置。
前記メモリセルの書込み動作時に、前記2つのメモリセルのうち、書込みが行われる選択メモリセルのワード線に印加される電圧の値は、書込みが行われない非選択メモリセルのワード線に印加される電圧の値とは異なることを特徴とする半導体装置。
前記選択メモリセルのワード線に印加される電圧の値は、前記非選択メモリセルのワード線に印加される電圧の値よりも大きいことを特徴とする半導体装置。
本実施の形態の半導体装置の構造を図面を参照して説明する。図1は、本実施の形態の半導体装置(不揮発性半導体記憶装置)の要部平面図であり、図2および図3は本実施の形態の半導体装置の要部断面図である。図1のA−A線の断面が図2に対応し、図1のB−B線の断面が図3に対応する。また、理解を簡単にするために、図1には、選択ゲート電極8および選択ゲート線9を形成する多結晶シリコン膜6、メモリゲート電極13およびメモリゲート線14を形成する多結晶シリコン膜12、ドレイン領域19、ソース領域20およびコンタクトホール23などの平面レイアウトを図示し、他の構成要素については図示を省略している。また、図1の平面図には、側壁スペーサ18は図示を省略しており、低濃度n型半導体領域16をドレイン領域19に含め、低濃度n型半導体領域17をソース領域20に含めて図示している。
図26は、本発明の他の実施の形態の半導体装置(不揮発性半導体記憶装置)の要部平面図である。図26は、上記実施の形態1の図1にほぼ対応する平面図である。また、メモリセルの断面構造などは、上記本実施の形態1と同様の構造を有しているので、ここではその説明は省略する。
1A メモリセル領域
1B ソースダミー領域
1C ワードシャント領域
2 素子分離領域
3 p型ウエル
4 p型半導体領域
5 ゲート絶縁膜
5a 絶縁膜
6 多結晶シリコン膜
7 酸化シリコン膜
8 選択ゲート電極
9 選択ゲート線
9a 第1の部分
9b 第2の部分
9c 幅広部
10 p型半導体領域
11 絶縁膜
12 多結晶シリコン膜
13 メモリゲート電極
14 メモリゲート線
14a コンタクト部
14b コンタクト部
14c コンタクト部
15 側壁スペーサ
16 低濃度n型半導体領域
17 低濃度n型半導体領域
18 側壁スペーサ
19 ドレイン領域
20 ソース領域
21 金属シリサイド膜
22 絶縁膜
22a 窒化シリコン
22b 酸化シリコン
23 コンタクトホール
23a コンタクトホール
23b コンタクトホール
23c コンタクトホール
23d コンタクトホール
23e コンタクトホール
23f コンタクトホール
24 プラグ
24d プラグ
24e プラグ
24f プラグ
25 配線
25d 配線
30 メモリセル
BL1〜BL6 ビット線
CGL1〜CGL4 選択ゲート線
MGL1〜MGL4 メモリゲート線
MMG1,MMG2 メモリゲート配線
MSL1,MSL2 ソース線
Claims (13)
- 半導体基板に形成された複数の不揮発性メモリセルを含むメモリアレイを有する半導体装置であって、
第1不揮発性メモリセルは、第1電荷蓄積層と第1ゲート電極を有し、
第2不揮発性メモリセルは、第2電荷蓄積層と第2ゲート電極を有し、且つ、前記第1不揮発性メモリセルと第1方向において隣接して配置されており、
前記第1および第2ゲート電極は、前記第1方向と交差する第2方向に延在しており、
前記第1ゲート電極は、前記第1方向において前記第2ゲート電極に向かうように延在している第1コンタクト部を含み、
前記第2ゲート電極は、前記第1方向において前記第1ゲート電極に向かうように延在している第2コンタクト部を含み、
前記第1および第2コンタクト部は、前記第2方向にずれて形成されており、
前記第1ゲート電極と前記第1コンタクト部は、前記第2ゲート電極と前記第2コンタクト部とは電気的に分離されていることを特徴とした半導体装置。 - 半導体基板に形成された複数の不揮発性メモリセルを含むメモリアレイを有する半導体装置であって、
第1不揮発性メモリセルは、第1電荷蓄積層と第1ゲート電極を有し、
第2不揮発性メモリセルは、第2電荷蓄積層と第2ゲート電極を有し、且つ、前記第1不揮発性メモリセルと第1方向において隣接して配置されており、
前記第1および第2ゲート電極は、前記第1方向と交差する第2方向に延在しており、
前記第1ゲート電極は、前記第1方向において前記第2ゲート電極に向かうように延在している第1コンタクト部を含み、
前記第2ゲート電極は、前記第1方向において前記第1ゲート電極に向かうように延在している第2コンタクト部を含み、
前記第1および第2コンタクト部は、前記第2方向にずれて形成されており、
前記第1不揮発性メモリセルの書き換え動作時に、前記第1ゲート電極および前記第2ゲート電極には、それぞれ異なる電圧が印加されることを特徴とした半導体装置。 - 請求項1または2に記載の半導体装置において、
さらに、
前記メモリアレイ上に形成された第1絶縁膜と、
前記第1絶縁膜に形成された第1および第2プラグと、
前記第1絶縁膜上に形成された第1および第2配線とを有し、
前記第1配線は前記第1プラグを介して前記第1コンタクト部に接続されており、
前記第2配線は前記第2プラグを介して前記第2コンタクト部に接続されていることを特徴とした半導体装置。 - 請求項3に記載の半導体装置において、
前記第1および第2配線は、前記第1方向に延在していることを特徴とした半導体装置。 - 請求項3または4に記載の半導体装置において、
前記第1および第2プラグの口径は、前記第1方向における前記第1および第2ゲート電極の長さよりも大きいことを特徴とした半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体装置において、
さらに、前記半導体基板に形成された素子分離領域を有し、
前記第1および第2コンタクト部は、前記素子分離領域上に配置されていることを特徴とした半導体装置。 - 請求項6に記載の半導体装置において、
前記素子分離領域は、前記半導体基板に形成された溝内に埋め込まれた第2絶縁膜によって構成されていることを特徴とした半導体装置。 - 請求項1〜7のいずれか1項に記載の半導体装置において、
前記第1および第2ゲート電極はサイドウォール状に形成されていることを特徴とした半導体装置。 - 請求項1〜8のいずれか1項に記載の半導体装置において、
前記第1ゲート電極上、前記第2ゲート電極上、前記第1コンタクト部上および前記第2コンタクト部上には、シリサイド膜が形成されていることを特徴とした半導体装置。 - 請求項9に記載の半導体装置において、
前記シリサイド膜はコバルトシリサイド膜であることを特徴とした半導体装置。 - 請求項1〜10のいずれか1項に記載の半導体装置において、
前記第1および第2電荷蓄積層は、窒化シリコン膜を含むことを特徴とした半導体装置。 - 請求項11に記載の半導体装置において、
前記第1および第2不揮発性メモリセルは、それぞれ第3および第4ゲート電極を有し、
前記第1および第2ゲート電極は、それぞれ前記第3および第4ゲート電極の側壁にサイドウォール状に形成されており、
前記第1および第2電荷蓄積層は、それぞれ前記第1および第2ゲート電極と前記半導体基板の間に形成されていることを特徴とした半導体装置。 - 請求項1〜12のいずれか1項に記載の半導体装置において、
前記第2方向は、前記第1方向と直交する方向であることを特徴とした半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154689A JP4758951B2 (ja) | 2007-06-12 | 2007-06-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154689A JP4758951B2 (ja) | 2007-06-12 | 2007-06-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004231869A Division JP4758625B2 (ja) | 2004-08-09 | 2004-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281506A true JP2007281506A (ja) | 2007-10-25 |
JP4758951B2 JP4758951B2 (ja) | 2011-08-31 |
Family
ID=38682566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154689A Active JP4758951B2 (ja) | 2007-06-12 | 2007-06-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4758951B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124418A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
US8847301B2 (en) | 2011-03-24 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
JP2016105517A (ja) * | 2009-01-15 | 2016-06-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177263A (ja) * | 1992-07-14 | 1994-06-24 | Hyundai Electron Ind Co Ltd | ワード線分岐の金属コンタクト製造方法 |
JP2002231830A (ja) * | 2001-01-30 | 2002-08-16 | Seiko Epson Corp | 不揮発性半導体記憶装置を含む半導体集積回路装置 |
JP2003046002A (ja) * | 2001-07-26 | 2003-02-14 | Sony Corp | 不揮発性半導体メモリ装置およびその動作方法 |
JP2003100915A (ja) * | 2001-09-25 | 2003-04-04 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
2007
- 2007-06-12 JP JP2007154689A patent/JP4758951B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177263A (ja) * | 1992-07-14 | 1994-06-24 | Hyundai Electron Ind Co Ltd | ワード線分岐の金属コンタクト製造方法 |
JP2002231830A (ja) * | 2001-01-30 | 2002-08-16 | Seiko Epson Corp | 不揮発性半導体記憶装置を含む半導体集積回路装置 |
JP2003046002A (ja) * | 2001-07-26 | 2003-02-14 | Sony Corp | 不揮発性半導体メモリ装置およびその動作方法 |
JP2003100915A (ja) * | 2001-09-25 | 2003-04-04 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105517A (ja) * | 2009-01-15 | 2016-06-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2011124418A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
US8847301B2 (en) | 2011-03-24 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4758951B2 (ja) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4758625B2 (ja) | 半導体装置 | |
US10043814B2 (en) | Semiconductor substrate with a single protruding portion with multiple different widths and insulation thickness | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
JP2006186378A (ja) | ツインビットセル構造のnor型フラッシュメモリ素子及びその製造方法 | |
US11302791B2 (en) | Semiconductor device including a fin-type transistor and method of manufacturing the same | |
US11672121B2 (en) | Semiconductor memory device including separated epitaxial layers | |
US8035150B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US20190081057A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2009130136A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008135715A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2008294088A (ja) | 半導体装置およびその製造方法 | |
JP4758951B2 (ja) | 半導体装置 | |
JP2009277847A (ja) | 不揮発性半導体記憶装置 | |
US8735966B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
JP2009164349A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011171755A (ja) | 半導体装置 | |
JP2012069652A (ja) | 半導体装置およびその製造方法 | |
JP2012094790A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4758951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |