TWI512862B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI512862B
TWI512862B TW102129176A TW102129176A TWI512862B TW I512862 B TWI512862 B TW I512862B TW 102129176 A TW102129176 A TW 102129176A TW 102129176 A TW102129176 A TW 102129176A TW I512862 B TWI512862 B TW I512862B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
alignment mark
bump electrode
semiconductor
alignment
Prior art date
Application number
TW102129176A
Other languages
English (en)
Other versions
TW201438122A (zh
Inventor
Satoshi Tsukiyama
Masatoshi Fukuda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201438122A publication Critical patent/TW201438122A/zh
Application granted granted Critical
Publication of TWI512862B publication Critical patent/TWI512862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置之製造方法 [相關申請案]
本申請案享受以日本專利申請案2013-61230號(申請日：2013年3月25日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
為了實現半導體裝置之小型化或高功能化，於1個封裝體內積層並密封有複數片半導體晶片之積層型半導體裝置得到實用化。於積層型半導體裝置中，要求高速地收發半導體晶片之間的電信號。於此種情形時，對半導體晶片之間的電性連接使用微凸塊。微凸塊例如具有5~50μm左右之直徑，且以10~100μm左右之間距形成於半導體晶片之表面。於積層具有微凸塊之半導體晶片之情形時，利用相機等識別形成於半導體晶片之表面之對準標記，基於該識別結果使上下之半導體晶片位置對準後，進行熱壓接而將凸塊彼此連接。
作為使用對準標記之半導體晶片之位置對準方法，已知有以形成於最下段之半導體晶片之表面之對準標記之識別結果為基準，使積層於其上之半導體晶片位置對準之方法。於此情形時，不僅第2段半導體晶片，而且第3段以後之半導體晶片亦相對於最下段之半導體晶片而位置對準。例如，不對第2段半導體晶片之對準標記進行識別，而使第3段半導體晶片於與最下段之半導體晶片位置對準之狀態下積 層於第2段半導體晶片上。第4段以後之半導體晶片亦相同。因此，即便於凸塊彼此之連接時等在第2段以後之任一半導體晶片發生超過容許範圍之位置偏移，均無法檢測出其位置偏移，而進行積層直至最上段之半導體晶片為止。此成為半導體晶片之使用片數之增加或多段積層晶片之製造良率之降低之主要因素。
本發明所欲解決之問題在於提供一種於利用凸塊電極將半導體晶片之間連接並積層時，可抑制半導體晶片之間的位置偏移的半導體裝置之製造方法。
實施形態之半導體裝置之製造方法包括如下步驟：準備第1半導體晶片，該第1半導體晶片包含設置於第1表面之第1凸塊電極及第1對準標記；準備包含第2半導體晶片，該第2半導體晶片設置於第2表面之第2凸塊電極及第2對準標記、設置於與上述第2表面為相反側之第3表面之第3凸塊電極及第3對準標記、以及電性連接上述第2凸塊電極與上述第3凸塊電極之貫通電極；準備第3半導體晶片，該第3半導體晶片包含設置於第4表面之第4凸塊電極及第4對準標記；使上述第2半導體晶片移動至上述第1半導體晶片上，使上述第1表面與上述第2表面相對向；獲取上述第1半導體晶片之上述第1對準標記與移動至上述第1半導體晶片上之上述第2半導體晶片之上述第2對準標記之位置資訊；基於上述第1及第2對準標記之位置資訊，將上述第1半導體晶片與上述第2半導體晶片位置對準並積層；使上述第3半導體晶片移動至上述第2半導體晶片上，使上述第3表面與上述第4表面相對向；獲取上述第2半導體晶片之上述第3對準標記與移動至上述第2半導體晶片上之上述第3半導體晶片之上述第4對準標記之位置資訊；以及基於上 述第1對準標記之位置資訊與上述第3及第4對準標記之位置資訊，將上述第2半導體晶片與上述第3半導體晶片位置對準並積層。
1‧‧‧半導體裝置
2A‧‧‧第1半導體晶片
2B‧‧‧第2半導體晶片
2C‧‧‧第3半導體晶片
2D‧‧‧第4半導體晶片
3A‧‧‧第1凸塊電極
3B‧‧‧第3凸塊電極
3C‧‧‧第5凸塊電極
4A‧‧‧第2凸塊電極
4B‧‧‧第4凸塊電極
4C‧‧‧第6凸塊電極
5A‧‧‧第1對準標記
5B‧‧‧第2對準標記
5C‧‧‧第3對準標記
5D‧‧‧第4對準標記
5E‧‧‧第5對準標記
5F‧‧‧第6對準標記
6A‧‧‧連接體
6B‧‧‧連接體
6C‧‧‧連接體
7A‧‧‧貫通電極
7B‧‧‧貫通電極
7C‧‧‧貫通電極
8‧‧‧電極
9‧‧‧底填充樹脂
11‧‧‧載置台
12‧‧‧接合頭
13‧‧‧相機
20‧‧‧半導體封裝體
21‧‧‧外部連接端子
22‧‧‧內部連接端子
23‧‧‧配線基板
24‧‧‧再配線層
25‧‧‧接合線
26‧‧‧樹脂密封層
27‧‧‧第7凸塊電極
28‧‧‧第8凸塊電極
圖1係表示利用實施形態之製造方法所製造之半導體裝置之剖面圖。
圖2(a)、(b)係表示實施形態之半導體裝置之製造方法中之第2半導體晶片的位置對準步驟及積層步驟的剖面圖。
圖3(a)、(b)係表示實施形態之半導體裝置之製造方法中之第3半導體晶片的位置對準步驟及積層步驟的剖面圖。
圖4(a)、(b)係表示實施形態之半導體裝置之製造方法中之第4半導體晶片的位置對準步驟及積層步驟的剖面圖。
圖5係表示使用圖1所示之半導體裝置之第1半導體封裝體之剖面圖。
圖6係表示使用圖1所示之半導體裝置之第2半導體封裝體之剖面圖。
以下，參照圖式，對實施形態之半導體裝置之製造方法進行說明。首先，參照圖1，對應用實施形態之製造方法而製造之半導體裝置進行敍述。圖1所示之半導體裝置1包括第1半導體晶片2A、第2半導體晶片2B、第3半導體晶片2C、及第4半導體晶片2D。第2至第4半導體晶片2B~2D依序積層於第1半導體晶片2A上。此處表示積層有4片半導體晶片2之半導體裝置1，但半導體晶片2之積層數並不限定於此。構成半導體裝置1之半導體晶片2之片數(積層數)可為3片以上，亦可為3片或5片以上。
於第1半導體晶片2A之上表面(第1表面)形成有第1凸塊電極3A。於第2半導體晶片2B之下表面(第2表面)形成有第2凸塊電極4A。於第1 半導體晶片2A的第1凸塊電極3A之形成面(第1表面)設置有第1對準標記5A。於第2半導體晶片2B的第2凸塊電極4A之形成面(第2表面)設置有第2對準標記5B。第2半導體晶片2B係使第2凸塊電極4A與第1凸塊電極3A連接，並且積層於第1半導體晶片2A上。即，第1半導體晶片2A與第2半導體晶片2B係經由第1凸塊電極3A與第2凸塊電極4A之連接體6A而電性及機械連接。
於第2半導體晶片2B之上表面(第3表面)形成有第3凸塊電極3B與第3對準標記5C。第2凸塊電極4A與第3凸塊電極3B係經由設置於第2半導體晶片2B內之貫通電極(Through Silicon Via：TSV)7A而電性連接。於第3半導體晶片2C之下表面(第4表面)形成有第4凸塊電極4B與第4對準標記5D。第3半導體晶片2C係將第4凸塊電極4B與第3凸塊電極3B連接，並且積層於第2半導體晶片2B上。即，第2半導體晶片2B與第3半導體晶片2C係經由第3凸塊電極3B與第4凸塊電極4B之連接體6B而電性及機械連接。
於第3半導體晶片2C之上表面(第5表面)形成有第5凸塊電極3C與第5對準標記5E。第4凸塊電極4B與第5凸塊電極3C係經由設置於第3半導體晶片2C內之貫通電極(TSV)7B而電性連接。於第4半導體晶片2D之下表面(第6表面)形成有第6凸塊電極4C與第6對準標記5F。第4半導體晶片2D係將第6凸塊電極4C與第5凸塊電極3C連接，並且積層於第3半導體晶片2C上。即，第3半導體晶片2C與第4半導體晶片2D係經由第5凸塊電極3C與第6凸塊電極4C之連接體6C而電性及機械連接。第6凸塊電極4C係經由設置於第4半導體晶片2D之上表面之電極8及貫通電極(TSV)7C而電性連接。
作為凸塊電極3(3A、3B、3C)與凸塊電極4(4A、4B、4C)之組合，可列舉焊錫/焊錫、Au/焊錫、焊錫/Au、Au/Au等組合。作為形成凸塊電極3、4之焊錫，可例示使用對Sn添加Cu、Ag、Bi、In等而成 之Sn合金的無鉛焊錫。作為無鉛焊錫之具體例，可列舉Sn-Cu、Sn-Ag、Sn-Ag-Cu等。作為形成凸塊電極3、4之金屬，亦可使用Cu、Ni、Sn、Pd、Ag或含有該等元素之合金等來代替Au。該等金屬材料並不限於單層膜，亦可使用複數個金屬材料之積層膜。作為凸塊電極3、4之形狀，可列舉半球狀或柱狀等突起形狀，但亦可為如焊墊般之平坦形狀。作為凸塊電極3、4之組合，可列舉突起體彼此之組合、突起體與平坦體之組合等。
設置於下段側之半導體晶片2(2A、2B、2C)之上表面的凸塊電極3與設置於上段側之半導體晶片2(2B、2C、2D)之下表面之凸塊電極4係藉由例如一面加熱或施加超音波一面壓接而連接。凸塊電極3與凸塊電極4可各自連接，亦可於將半導體晶片2A、2B、2C、2D全部積層後連接。於在將所有的半導體晶片2積層後將凸塊電極3、4之間連接之情形時，於半導體晶片2之積層時將凸塊電極3、4之間暫時固定，於半導體晶片2之積層後以凸塊電極3、4之連接溫度以上之溫度將晶片積層體進行壓接或回焊。於經由凸塊電極3與凸塊電極4之連接體6而連接的半導體晶片2之間，分別填充有底填充樹脂9。並不限於對半導體晶片2之間填充底填充樹脂9之情況，亦可使用具有底填充功能之非導電性接著劑膜(NCF，Non conductive film)或接著劑膏(NCP，Non conductive paste)將半導體晶片2積層。
上述實施形態之半導體裝置1係例如以如下方式製造。參照圖2、圖3及圖4，對半導體裝置1之製造步驟(積層步驟)進行說明。如圖2(a)所示，準備具有第1凸塊電極3A之第1半導體晶片2A、與具有第2及第3凸塊電極4A、3B之第2半導體晶片2B。於第1半導體晶片2A的第1凸塊電極3A之形成面設置有第1對準標記5A。於第2半導體晶片2B的第2凸塊電極4A之形成面設置有第2對準標記5B。由於第2半導體晶片2B上積層第3半導體晶片2C，故而於第2半導體晶片2B的第3凸塊電 極3B之形成面設置有第3對準標記5C。
對準標記5之形狀或配置位置等並無特別限定。對準標記5例如利用形成於半導體晶片2之最表面的配線材料(Al配線之形成材料等)或凸塊電極3(4)之形成材料而形成。於利用配線材料形成對準標記5之情形時，將矩形狀之標記或中空且呈矩形狀之標記等用作對準標記5。於利用凸塊電極3(4)之形成材料形成對準標記5之情形時，以不同於周圍之獨特之圖案配置凸塊電極而用作對準標記5。對準標記5較佳為形成於例如矩形狀之半導體晶片2之四角中之至少1處，進而更佳為形成於四角中之對角線上之2處或相當於1個外形邊之兩端之2處。
再者，於圖1至圖4中，為方便起見，表示於半導體晶片2之1個外形邊之兩端形成有對準標記5之狀態，但於對角線上之2處形成有對準標記5之情形時亦相同。以下，基於在半導體晶片2之1個外形邊之兩端形成有對準標記5之圖式，對半導體晶片2之位置對準步驟及積層步驟進行說明，但於在半導體晶片2之對角線上之2處形成有對準標記5之情形時，亦同樣地實施半導體晶片2之位置對準步驟及積層步驟。因此，以下所述之位置對準步驟及積層步驟可適用於形成於任一位置之對準標記5。
如圖2(a)所示，使吸附保持於接合頭12之第2半導體晶片2B移動至載置且經吸附保持於載置台11上之第1半導體晶片2A的上方。使第2半導體晶片2B的第2凸塊電極4A及第2對準標記5B之形成面與第1半導體晶片2A的第1凸塊電極3A及第1對準標記5A之形成面相對向。利用相機13等圖像識別裝置識別第1半導體晶片2A之第1對準標記5A與移動至第1半導體晶片2A上之第2半導體晶片2B之第2對準標記5B，獲取座標來作為第1及第2對準標記5A、5B之位置資訊。
基於表示第1及第2對準標記5A、5B之位置之座標，使第2半導體晶片2B相對於第1半導體晶片2A進行位置對準。具體而言，獲取第1 對準標記5A之第1標記之座標(x11 ,y11 )及第2標記之座標(x12 ,y12 )與第2對準標記5B之第1標記之座標(x21 ,y21 )及第2標記之座標(x22 ,y22 )，以使第1標記之座標彼此之差((x11 ,y11 )與(x21 ,y21 )之差)與第2標記之座標彼此之差((x12 ,y12 )與(x22 ,y22 )之差)分別成為最小之方式，於xy座標方向及旋轉方向(θ方向)上調整第2半導體晶片2B之位置。此處，所謂成為最少，係指以使相對應之標記彼此之差之最大值成為最小(例如，第1標記之座標彼此之差與第2標記之座標彼此之差中之任一較大的一方最小)之方式，或相對應之標記彼此之差之合計值為最小。繼而，如圖2(b)所示，對於經位置對準之第2半導體晶片2B，使第2凸塊電極4A接觸於第1凸塊電極3A，並且積層於第1半導體晶片2A上。
繼而，一面加熱至第1及第2凸塊電極3A、4A之連接溫度以上之溫度，或一面對第1及第2凸塊電極3A、4A施加超音波，一面將第2半導體晶片2B壓接於第1半導體晶片2A。利用此種壓接步驟將第1凸塊電極3A與第2凸塊電極4A連接。所謂凸塊電極3A、4A之連接溫度，係指於利用焊錫形成凸塊電極3A、4A中之至少一者之情形時所使用的焊錫之熔點以上之溫度。此處，係對在第1半導體晶片2A與第2半導體晶片2B之積層時將第1凸塊電極3A與第2凸塊電極4A連接之情況進行敍述，但亦可如後文所詳細敍述般，於半導體晶片2之積層時將凸塊電極3A、4A之間暫時固定，於使所有半導體晶片2積層後將凸塊電極3、4之間正式連接。
此處，於對第1半導體晶片2A與第2半導體晶片2B進行位置對準時，根據對準標記5之形成精度(例如用於對準標記5之形成之曝光遮罩之形成精度或曝光精度)或相機13之識別精度等，會存在於第1半導體晶片2A與第2半導體晶片2B之間發生位置偏移之情況。只要此種半導體晶片2A、2B之間的位置偏移在半導體晶片2之封裝精度之範圍內 便無問題，亦不會使凸塊電極3A、4A之間的連接精度等降低。
其次，如圖3(a)所示，準備具有第4及第5凸塊電極4B、3C之第3半導體晶片2C。於第3半導體晶片2C，在第4凸塊電極4B之形成面設置有第4對準標記5D，又，在第5凸塊電極3C之形成面設置有第5對準標記5E。使吸附保持於接合頭12之第3半導體晶片2C移動至積層於第1半導體晶片2A上之第2半導體晶片2B的上方。使第3半導體晶片2C的第4凸塊電極4B及第4對準標記5D之形成面與第2半導體晶片2B的第3凸塊電極3B及第3對準標記5C之形成面相對向。
利用相機13識別第2半導體晶片2B之第3對準標記5C與移動至第2半導體晶片2B上之第3半導體晶片2C之第4對準標記5D，獲取座標來作為第3及第4對準標記5C、5D之位置資訊。此時，若僅基於表示第3及第4對準標記5C、5D之位置之座標，使第3半導體晶片2C相對於第2半導體晶片2B進行位置對準，則與第1半導體晶片2A和第2半導體晶片2B之積層時同樣地，根據對準標記5之形成精度或相機13之識別精度等，會存在於第2半導體晶片2B與第3半導體晶片2C之間發生位置偏移之情況。
於僅考慮第2半導體晶片2B與第3半導體晶片2C之位置對準之情形時，與第1半導體晶片2A和第2半導體晶片2B之積層時同樣地，只要半導體晶片2B、2C之間的位置偏移為半導體晶片2之封裝精度之範圍內便無問題，又，亦不會使第3凸塊電極3B與第4凸塊電極4B之間的連接精度降低。但是，即便第3半導體晶片2C之位置偏移對於第2半導體晶片2B而言為容許範圍內，但若自第1半導體晶片2A觀察，第3半導體晶片2C係配置於在半導體晶片2B、2C之間的位置偏移之上累積有半導體晶片2A、2B之間的位置偏移的位置。因半導體晶片2之間的位置偏移累積而成之位置偏移量(累積位置偏移量)會隨著半導體晶片2之積層數增加而增大。
例如，於半導體晶片2之封裝精度為2μm之情形時，容許半導體晶片2之間的位置偏移小於該值。於積層8片半導體晶片2之情形時，鄰接之半導體晶片2之間的位置偏移量最大不過2μm，相對的，於8片積層晶片中之最下段之半導體晶片2與最上段之半導體晶片2之間會產生最大14μm之位置偏移。最下段之半導體晶片2與最上段之半導體晶片2之間的位置偏移量當然會隨著半導體晶片2之積層數增加而增大，例如於積層16片半導體晶片2之情形時最大成為30μm。由於此種半導體晶片2之位置偏移，而有例如多段積層晶片之外形尺寸超過容許範圍，又或對半導體晶片2之間的樹脂之填充性降低之虞。
對此，於實施形態之製造方法中，基於第2半導體晶片2B之積層時所獲取的第1對準標記5A之座標、與新獲取之第3及第4對準標記5C、5D之座標，將第3半導體晶片2C相對於第2半導體晶片2B進行位置對準。例如，求出第1對準標記5A之座標與第3對準標記5C之座標之平均座標，相對於該平均座標將第4對準標記5D進行位置對準。藉此，即便於鄰接之半導體晶片2之間的位置偏移量為容許範圍內之最大值之情形時，亦可抑制第3半導體晶片2C相對於第1半導體晶片2A的位置偏移量之增大。
關於具體之位置對準，求出第1對準標記5A之第1標記之座標(x11 ,y11 )與第3對準標記5C之第1標記之座標(x31 ,y31 )之平均座標(xA11 ,yA11 )、及第1對準標記5A之第2標記之座標(x12 ,y12 )與第3對準標記5C之第2標記之座標(x32 ,y32 )之平均座標(xA12 ,yA12 )，以使該等平均座標與第4對準標記5D之第1及第2標記之座標之差((xA11 ,yA11 )與(x41 ,y41 )之差及(xA12 ,yA12 )與(x42 ,y42 )之差)成為最小之方式，於xy座標方向及旋轉方向上調整第3半導體晶片2C之位置。繼而，如圖3(b)所示，使第4凸塊電極4B接觸於第3凸塊電極3B，並且將經位置對準之第3半導體晶片2C積層於第2半導體晶片2B上。
繼而，一面加熱至第3及第4凸塊電極3B、4B之連接溫度以上之溫度，或一面對第3及第4凸塊電極3B、4B施加超音波，一面將第3半導體晶片2C壓接於第2半導體晶片2B，藉此將第3凸塊電極3B與第4凸塊電極4B連接。第3及第4凸塊電極3B、4B之間的連接係與第1及第2凸塊電極3A、4A之間的連接同樣地實施。因此，並不限於在第2半導體晶片2B與第3半導體晶片2C之積層時連接第3凸塊電極3B與第4凸塊電極4B，亦可於半導體晶片2之積層時將凸塊電極3B、4B之間暫時固定，於將所有的半導體晶片2(2A~2D)積層後，將所有凸塊電極3、4之間正式連接。
於將第3半導體晶片2C積層於第2半導體晶片2B上時，若不獲取第3對準標記5C之座標，而使第4對準標記5D相對於第1對準標記5A之座標進行位置對準，則雖然可維持第3半導體晶片2C相對於第1半導體晶片2A之位置對準精度，但即便例如於凸塊電極3A、4A之間的連接時發生超過容許範圍之位置偏移，亦無法檢測出此種位置偏移。此成為半導體晶片2之使用片數之增加或多段積層晶片之製造良率之降低的主要因素。與此相對，於實施形態之製造方法中，由於獲取了第3對準標記5C之座標，因此亦可檢測出發生於第2半導體晶片2B之突發之位置偏移等。
第3半導體晶片2C相對於第2半導體晶片2B之位置對準並不限於將第4對準標記5D對合於第1對準標記5A之座標與第3對準標記5C之座標的平均座標。只要於抑制半導體晶片2之位置偏移累積時，使第4對準標記5D與第1對準標記5A之座標和第3對準標記5C之座標之內側區域位置對準即可。於此情形時，以各座標之中心座標為基準，使第4對準標記5D與第1及第3對準標記5A、5C之內側區域位置對準。具體而言，使第4對準標記5D與第1對準標記5A之座標和第3對準標記5C之座標成為對角之頂點的四角形區域之內側(以中心座標為基準且除四 角形區域之各頂點及連接其等之線段之區域)位置對準。為了有效抑制半導體晶片2之累積位置偏移量之增大，較佳為使第4對準標記5D與上述四角形區域之更內側之區域內位置對準。
其次，如圖4(a)所示，準備具有第6凸塊電極4C之第4半導體晶片2D。於第4半導體晶片2D的第6凸塊電極4C之形成面設置有第6對準標記5F。使吸附保持於接合頭12之第4半導體晶片2D移動至積層於第2半導體晶片2B上之第3半導體晶片2C的上方。使第4半導體晶片2D的第6凸塊電極4C及第6對準標記5F之形成面與第3半導體晶片2C的第5凸塊電極3C及第5對準標記5E之形成面相對向。
利用相機13識別第3半導體晶片2C之第5對準標記5E與移動至第3半導體晶片2C上之第4半導體晶片2D之第6對準標記5F，獲取座標來作為第5及第6對準標記5E、5F之位置資訊。與第3半導體晶片2C之積層同樣地，基於在第2半導體晶片2B之積層時所獲取之第1對準標記5A之座標與新獲取之第5及第6對準標記5E、5F之座標，使第4半導體晶片2D相對於第3半導體晶片2C進行位置對準。第4半導體晶片2D之位置對準至少基於第1、第5及第6對準標記5A、5E、5F之座標而實施。
例如，求出第1對準標記5A之座標與第5對準標記5E之座標之平均座標，相對於該平均座標使第6對準標記5D進行位置對準。除考慮第1、第5及第6對準標記5A、5E、5F之座標外，亦可考慮第3對準標記5C之座標。例如，求出於第2半導體晶片2B之積層時所求出的第1平均座標(第1對準標記5A之座標與第3對準標記5C之座標之平均座標)與第5對準標記5E之座標之第2平均座標，相對於該第2平均座標使第6對準標記5D進行位置對準。或，求出第1對準標記5A之座標、第3對準標記5C之座標、及第5對準標記5E之座標之平均座標，相對於該平均座標使第6對準標記5D進行位置對準。藉此，即便於鄰接之半導體 晶片2之間的位置偏移量為容許範圍內之最大值之情形時，亦可抑制第4半導體晶片2D相對於第1半導體晶片2A的位置偏移量之增大。
繼而，一面加熱至第5及第6凸塊電極3C、4C之連接溫度以上之溫度，或一面對第5及第6凸塊電極3C、4C施加超音波，一面將第4半導體晶片2D壓接於第3半導體晶片2C，藉此將第5凸塊電極3C與第6凸塊電極4C連接。第5及第6凸塊電極3C、4C之間的連接係與第1及第2凸塊電極3A、4A之間的連接同樣地實施。因此，並不限於在第3半導體晶片2C與第4半導體晶片2D之積層時將第5凸塊電極3C與第6凸塊電極4C連接，亦可於半導體晶片2之積層時將凸塊電極3C、4C之間暫時固定，於使所有半導體晶片2(2A~2D)積層後將所有凸塊電極3、4之間正式連接。
第4半導體晶片2D相對於第3半導體晶片2C之位置對準並不限於將第6對準標記5F對合於如上述之平均座標。只要於抑制半導體晶片2之位置偏移累積時，使第6對準標記5F與第1對準標記5A之座標和第5對準標記5E之座標之內側區域(中心座標基準)位置對準即可。具體而言，使第6對準標記5F與第1對準標記5A之座標和第5對準標記5E之座標成為對角之頂點的四角形區域之內側(除四角形區域之各頂點及連接其等之線段之區域)位置對準。於積層5片以上之半導體晶片之情形時，只要使第5段以後之半導體晶片2與第4段半導體晶片2D同樣地進行位置對準即可。
根據實施形態之製造方法，於積層第3及第4半導體晶片2C、2D時，不僅參考第3及第4對準標記5C、5D之座標或第5及第6對準標記5E、5F之座標，亦參考於第2半導體晶片2B之積層時所獲取的第1對準標記5A之座標，使第3及第4半導體晶片2C、2D相對於其等正下方之半導體晶片2B、2C進行位置對準，故而可抑制半導體晶片2之間的因位置偏移之累積而引起的位置偏移量之增大。而且，於積層第3及 第4半導體晶片2C、2D時，亦獲取其等正下方之半導體晶片2B、2C之對準標記5C、5E之座標，故而即便於半導體晶片2B、2C突發地發生異常之位置偏移，亦可檢測出此種位置偏移。因此，根據實施形態之半導體裝置之製造方法，可抑制多段積層晶片中之半導體晶片2之累積的位置偏移量之增大，並且防止半導體晶片2之使用量之增加或多段積層晶片之製造良率之降低。
於在積層所有半導體晶片2(2A~2D)後實施凸塊電極3、4之間的正式連接之情形時，在各半導體晶片2之積層時將凸塊電極3、4之間暫時固定。以凸塊電極3、4之連接溫度以上之溫度，對將凸塊電極3、4之間暫時固定而成之晶片積層體進行壓接或回焊。藉此，將所有凸塊電極3、4之間正式連接。即便於半導體晶片2之積層時將凸塊電極3、4之間連接之情形時，亦可輔助地實施以凸塊電極3、4之連接溫度以上之溫度進行壓接或回焊的步驟。
於藉由上述實施形態之位置對準步驟及積層步驟，將凸塊電極3、4之間連接並使半導體晶片2A~2D積層後，分別對第1導體晶片2A與第2半導體晶片2B之間隙、第2半導體晶片2B與第3半導體晶片2C之間隙、及第3半導體晶片2C與第4半導體晶片2D之間隙填充底填充樹脂9並使其硬化。如此，製造實施形態之半導體裝置1。由於可抑制半導體晶片2之因位置偏移之累積而引起的位置偏移量之增大，故而即便於多段地積層半導體晶片2之情形時，亦可良好地維持底填充樹脂9對半導體晶片2之間的各間隙之填充性，進而亦可抑制外形尺寸不良之發生等。即，可提高半導體裝置1之製造良率。
藉由上述實施形態之製造方法而製造之半導體裝置1例如用作如圖5所示般之半導體封裝體20。於圖5所示之半導體封裝體20中，實施形態之半導體裝置1搭載於具有外部連接端子21及內部連接端子22之配線基板23上。配線基板23之內部連接端子22經由形成於半導體裝置 1之最上段之半導體晶片2D之上表面的再配線層24及接合線25而與半導體裝置1電性連接。於配線基板23上形成有將半導體裝置1與接合線25等一併密封之樹脂密封層26。
半導體裝置1與配線基板23之電性連接亦可藉由倒裝晶片接合(flip chip bonding)而實施。圖6表示半導體裝置1與配線基板22倒裝晶片接合之狀態。為了對半導體裝置1進行倒裝晶片接合，於第4半導體晶片2D之上表面設置有第7凸塊電極27。半導體裝置1以使積層順序中之最上段之半導體晶片2D位於配線基板22側之方式，以與積層順序相反之狀態封裝於配線基板23上。配線基板23與第4半導體晶片2D係經由設置於配線基板23之內部連接端子22上的第8凸塊電極28與第7凸塊電極27之連接體而電性及機械連接。
於構成半導體裝置1之半導體晶片2A~2D為如NAND(Not-AND，與非)型快閃記憶體般之記憶體晶片之情形時，存在於半導體裝置1上搭載有如控制器晶片或介面晶片等與外部元件之間進行資料通信之半導體晶片的情況。此種半導體晶片例如積層於半導體晶片2D上，並且經由焊錫凸塊等而與半導體裝置1電性連接。於將控制器晶片或介面晶片等搭載於半導體裝置1上之情形時，可經由接合線或設置於半導體晶片2D上之焊錫凸塊等，將此種半導體晶片與半導體裝置1及配線基板33電性連接。
再者，雖然對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並非意圖限定發明之範圍。該等實施形態能夠以其他各種形態實施，且可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變形包含於發明之範圍或主旨內，同時包含於申請專利範圍所記載之發明及其均等之範圍內。
2A‧‧‧第1半導體晶片
2B‧‧‧第2半導體晶片
2C‧‧‧第3半導體晶片
3A‧‧‧第1凸塊電極
3B‧‧‧第3凸塊電極
3C‧‧‧第5凸塊電極
4A‧‧‧第2凸塊電極
4B‧‧‧第4凸塊電極
5A‧‧‧第1對準標記
5B‧‧‧第2對準標記
5C‧‧‧第3對準標記
5D‧‧‧第4對準標記
5E‧‧‧第5對準標記
7A‧‧‧貫通電極
7B‧‧‧貫通電極
11‧‧‧載置台
12‧‧‧接合頭
13‧‧‧相機

Claims (5)

  1. 一種半導體裝置之製造方法，其特徵在於包括如下步驟：準備第1半導體晶片，該第1半導體晶片包含設置於第1表面之第1凸塊電極及第1對準標記；準備第2半導體晶片，該第2半導體晶片包含設置於第2表面之第2凸塊電極及第2對準標記、設置於與上述第2表面為相反側之第3表面之第3凸塊電極及第3對準標記、以及電性連接上述第2凸塊電極與上述第3凸塊電極之貫通電極；準備第3半導體晶片，該第3半導體晶片包含設置於第4表面之第4凸塊電極及第4對準標記；使上述第2半導體晶片移動至上述第1半導體晶片上，使上述第1表面與上述第2表面相對向；獲取第1 xy座標作為上述第1半導體晶片之上述第1對準標記之位置資訊，並獲取第2 xy座標作為移動至上述第1半導體晶片上之上述第2半導體晶片之上述第2對準標記之位置資訊；基於作為上述第1及第2對準標記之位置資訊之上述第1及第2 xy座標，將上述第1半導體晶片與上述第2半導體晶片位置對準並積層；使上述第1凸塊電極與上述第2凸塊電極接觸而進行加熱，將上述第1凸塊電極與上述第2凸塊電極連接；使上述第3半導體晶片移動至上述第2半導體晶片上，使上述第3表面與上述第4表面相對向；獲取第3 xy座標作為上述第2半導體晶片之上述第3對準標記之位置資訊，並獲取第4 xy座標作為移動至上述第2半導體晶片上之上述第3半導體晶片之上述第4對準標記之位置資訊； 求出於上述第2半導體晶片之積層時所獲取之作為上述第1對準標記之位置資訊之第1 xy座標與作為上述第3對準標記之位置資訊之第3 xy座標之平均座標，將上述第4對準標記對合於上述平均座標，藉此使上述第2半導體晶片與上述第3半導體晶片位置對準並積層；以及使上述第3凸塊電極與上述第4凸塊電極接觸而進行加熱，將上述第3凸塊電極與上述第4凸塊電極連接。
  2. 一種半導體裝置之製造方法，其特徵在於包括如下步驟：準備第1半導體晶片，該第1半導體晶片包含設置於第1表面之第1凸塊電極及第1對準標記；準備第2半導體晶片，該第2半導體晶片包含設置於第2表面之第2凸塊電極及第2對準標記、設置於與上述第2表面為相反側之第3表面之第3凸塊電極及第3對準標記、以及電性連接上述第2凸塊電極與上述第3凸塊電極之貫通電極；準備第3半導體晶片，該之第3半導體晶片包含設置於第4表面之第4凸塊電極及第4對準標記；使上述第2半導體晶片移動至上述第1半導體晶片上，使上述第1表面與上述第2表面相對向；獲取上述第1半導體晶片之上述第1對準標記與移動至上述第1半導體晶片上之上述第2半導體晶片之上述第2對準標記之位置資訊；基於上述第1及第2對準標記之位置資訊，將上述第1半導體晶片與上述第2半導體晶片位置對準並積層；使上述第3半導體晶片移動至上述第2半導體晶片上，使上述第3表面與上述第4表面相對向；獲取上述第2半導體晶片之上述第3對準標記與移動至上述第2 半導體晶片上之上述第3半導體晶片之上述第4對準標記之位置資訊；以及基於上述第1對準標記之位置資訊與上述第3及第4對準標記之位置資訊，將上述第2半導體晶片與上述第3半導體晶片位置對準並積層。
  3. 如請求項2之半導體裝置之製造方法，其中上述第3半導體晶片包含設置於與上述第4表面為相反側之第5表面之第5凸塊電極及第5對準標記、以及電性連接上述第4凸塊電極與上述第5凸塊電極之貫通電極，且進而包括如下步驟：準備第4半導體晶片，該第4半導體晶片包含設置於第6表面之第6凸塊電極及第6對準標記；使上述第4半導體晶片移動至上述第3半導體晶片上，使上述第5表面與上述第6表面相對向；獲取上述第3半導體晶片之上述第5對準標記與移動至上述第3半導體晶片上之上述第4半導體晶片之上述第6對準標記之位置資訊；以及至少基於上述第1對準標記之位置資訊與上述第5及第6對準標記之位置資訊，將上述第3半導體晶片與上述第4半導體晶片位置對準並積層。
  4. 如請求項2之半導體裝置之製造方法，其中上述第2半導體晶片與上述第3半導體晶片之位置對準係藉由將上述第4對準標記對合於如下之四角形區域之內側而進行，該四角形區域係上述第2半導體晶片之積層時所獲取之作為上述第1對準標記之位置資訊之xy座標與作為上述第3對準標記之位置資訊之xy座標成為對角之頂點而成。
  5. 如請求項2之半導體裝置之製造方法，其中上述第2半導體晶片 與上述第3半導體晶片之位置對準係藉由將上述第4對準標記對合於上述第2半導體晶片之積層時所獲取之作為上述第1對準標記之位置資訊之xy座標與作為上述第3對準標記之位置資訊之xy座標之平均座標而進行。
TW102129176A 2013-03-25 2013-08-14 Manufacturing method of semiconductor device TWI512862B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061230A JP5763116B2 (ja) 2013-03-25 2013-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201438122A TW201438122A (zh) 2014-10-01
TWI512862B true TWI512862B (zh) 2015-12-11

Family

ID=51599559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129176A TWI512862B (zh) 2013-03-25 2013-08-14 Manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP5763116B2 (zh)
CN (1) CN104078372B (zh)
TW (1) TWI512862B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721960B (zh) * 2014-12-18 2021-03-21 日商新力股份有限公司 半導體裝置、製造方法及電子機器
JP7118785B2 (ja) 2018-07-12 2022-08-16 キオクシア株式会社 半導体装置
DE102019100064B3 (de) * 2019-01-03 2020-07-09 Heinrich Georg Gmbh Maschinenfabrik Verfahren und Positioniersystem zur Herstellung von Transformatorkernen
JP2020150102A (ja) * 2019-03-13 2020-09-17 パナソニックＩｐマネジメント株式会社 部品搭載装置および部品搭載方法
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN111819689B (zh) * 2020-01-20 2024-05-31 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
US11756921B2 (en) 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for bonding semiconductor devices

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312844B (zh) * 1995-02-24 1997-08-11 Nippon Electric Co
TWI237310B (en) * 2003-03-13 2005-08-01 Toshiba Corp Semiconductor device and manufacturing method of the same
TWI254398B (en) * 2001-12-26 2006-05-01 Hitachi Ltd Semiconductor device and its manufacturing method
TW200903588A (en) * 2007-05-14 2009-01-16 Samsung Electronics Co Ltd Align mark, semiconductor chip including the same, semiconductor package including the chip and methods of fabricating the same
TWI315570B (en) * 2005-09-13 2009-10-01 Taiwan Semiconductor Mfg Electronic package
US20100001392A1 (en) * 2008-07-04 2010-01-07 Samsung Electronics Co., Ltd. Semiconductor package
TWI355034B (en) * 2007-07-17 2011-12-21 Taiwan Semiconductor Mfg Wafer level package structure and fabrication meth
TW201208004A (en) * 2010-08-13 2012-02-16 King Dragon Internat Inc Semiconductor device package structure and forming method of the same
TWI358810B (en) * 2007-10-12 2012-02-21 Chipmos Technologies Inc Alignment device for a chip package structure
TW201214657A (en) * 2010-08-12 2012-04-01 Samsung Electronics Co Ltd Stacked semiconductor device and method of fabricating the same
TWI375310B (en) * 2008-05-08 2012-10-21 Powertech Technology Inc Semiconductor chip having bumps on chip backside, its manufacturing method and its applications
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法
TW201301464A (zh) * 2011-05-26 2013-01-01 Toshiba Kk 層積型半導體裝置及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4379102B2 (ja) * 2003-12-12 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7875528B2 (en) * 2007-02-07 2011-01-25 International Business Machines Corporation Method, system, program product for bonding two circuitry-including substrates and related stage
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
CN102160177B (zh) * 2008-09-18 2015-01-21 国立大学法人东京大学 半导体装置的制造方法
KR101802173B1 (ko) * 2010-01-15 2017-11-28 도레 엔지니아린구 가부시키가이샤 3차원 실장방법 및 장치
JP2012222141A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体チップ
FR2978864B1 (fr) * 2011-08-02 2014-02-07 Soitec Silicon On Insulator Procede de correction de desalignement de positions sur une premiere plaque collee sur une deuxieme plaque
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312844B (zh) * 1995-02-24 1997-08-11 Nippon Electric Co
TWI254398B (en) * 2001-12-26 2006-05-01 Hitachi Ltd Semiconductor device and its manufacturing method
TWI237310B (en) * 2003-03-13 2005-08-01 Toshiba Corp Semiconductor device and manufacturing method of the same
TWI315570B (en) * 2005-09-13 2009-10-01 Taiwan Semiconductor Mfg Electronic package
TW200903588A (en) * 2007-05-14 2009-01-16 Samsung Electronics Co Ltd Align mark, semiconductor chip including the same, semiconductor package including the chip and methods of fabricating the same
TWI355034B (en) * 2007-07-17 2011-12-21 Taiwan Semiconductor Mfg Wafer level package structure and fabrication meth
TWI358810B (en) * 2007-10-12 2012-02-21 Chipmos Technologies Inc Alignment device for a chip package structure
TWI375310B (en) * 2008-05-08 2012-10-21 Powertech Technology Inc Semiconductor chip having bumps on chip backside, its manufacturing method and its applications
US20100001392A1 (en) * 2008-07-04 2010-01-07 Samsung Electronics Co., Ltd. Semiconductor package
TW201214657A (en) * 2010-08-12 2012-04-01 Samsung Electronics Co Ltd Stacked semiconductor device and method of fabricating the same
TW201208004A (en) * 2010-08-13 2012-02-16 King Dragon Internat Inc Semiconductor device package structure and forming method of the same
TW201301464A (zh) * 2011-05-26 2013-01-01 Toshiba Kk 層積型半導體裝置及其製造方法
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法

Also Published As

Publication number Publication date
JP2014187220A (ja) 2014-10-02
CN104078372A (zh) 2014-10-01
JP5763116B2 (ja) 2015-08-12
TW201438122A (zh) 2014-10-01
CN104078372B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
TWI512862B (zh) Manufacturing method of semiconductor device
US9224713B2 (en) Semiconductor device and manufacturing method thereof
CN106328632B (zh) 电子封装件及其制法
US9570414B2 (en) Semiconductor device and method of manufacturing the semiconductor device
TWI654730B (zh) 封裝結構及其製造方法
US20200203317A1 (en) Semiconductor device
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
TW201507098A (zh) 半導體裝置及其製造方法
KR101890483B1 (ko) 반도체 장치 및 그 제조 방법
TW201843750A (zh) 晶圓級系統級封裝方法及其半導體封裝結構
CN107204318B (zh) 半导体装置及半导体装置的制造方法
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP2013175585A (ja) 積層型半導体装置
TWI689067B (zh) 電子封裝件及其製法
JP2016048709A (ja) 半導体装置およびその製造方法
JP2011124604A (ja) 半導体装置の製造方法
JP2014239133A (ja) 半導体装置、及び半導体装置の製造方法
JP2008028015A (ja) チップスタック型マルチチップパッケージ、その組立方法及び絶縁フィルム