TWI476494B - 包含一薄膜電晶體之顯示器基板及顯示器裝置 - Google Patents

包含一薄膜電晶體之顯示器基板及顯示器裝置 Download PDF

Info

Publication number
TWI476494B
TWI476494B TW098101410A TW98101410A TWI476494B TW I476494 B TWI476494 B TW I476494B TW 098101410 A TW098101410 A TW 098101410A TW 98101410 A TW98101410 A TW 98101410A TW I476494 B TWI476494 B TW I476494B
Authority
TW
Taiwan
Prior art keywords
semiconductor pattern
display substrate
electrode
band gap
energy band
Prior art date
Application number
TW098101410A
Other languages
English (en)
Other versions
TW200947086A (en
Inventor
Kap-Soo Yoon
Sung-Hoon Yang
Sung-Ryul Kim
Hwa-Yeul Oh
Jae-Ho Choi
Yong-Mo Choi
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200947086A publication Critical patent/TW200947086A/zh
Application granted granted Critical
Publication of TWI476494B publication Critical patent/TWI476494B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/108—Materials and properties semiconductor quantum wells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

包含一薄膜電晶體之顯示器基板及顯示器裝置
本發明係關於一種顯示器基板及一種包含其之顯示器裝置。更特定言之，本發明係關於具有用於改善電子遷移率之量子井之顯示器基板及包含其之顯示器裝置。
本申請案主張2008年1月15日向韓國智慧財產局(Korean Intellectual Property Office)申請之韓國專利申請案第10-2008-0004464號之優先權，其揭示內容以全文引用之方式併入本文中。
正不斷努力以藉由增加顯示器之大小及提高其品質而改善顯示器裝置。詳言之，正努力改善通常用以驅動液晶顯示器(LCD)之薄膜電晶體(TFT)之電特性。
習知的TFT常採用借助於一氫化非晶矽(a-Si:H)圖案而形成之通道結構。習知的包含該氫化非晶矽之TFT具有相對較低之電子遷移率，且由於其電特性之劣化而在操作可靠性方面存在問題。因而，正繼續努力以改善TFT，以便改善顯示器裝置之品質及效能。
本發明之態樣提供一種顯示器基板，其包含一具有優越操作特性之薄膜電晶體(TFT)。
本發明之態樣亦提供一種具有提高之顯示品質的顯示器裝置。
然而，本發明之態樣並不侷限於本文陳述之彼等態樣。藉由參考以下給出之【實施方式】，本發明之以上及其他態樣對於熟習本發明相關技術之一般技術者而言將變得更加顯而易見。
根據本發明之一態樣，提供一種顯示器基板，其包含：閘極佈線；一第一半導體圖案，其係形成在該閘極佈線上且具有一第一能帶隙；一第二半導體圖案，其係形成在該第一半導體圖案上且具有一大於該第一能帶隙之第二能帶隙；資料佈線，其係形成在該第一半導體圖案上；及一像素電極，其係電連接至該資料佈線。
根據本發明之另一態樣，提供一種包含一薄膜電晶體之顯示器基板，該薄膜電晶體包括：一閘電極；一第一半導體圖案，其係形成在該閘電極上且包含非晶矽；一第二半導體圖案，其係形成在該第一半導體圖案上且包含氧化物；一源電極，其係形成在該第二半導體圖案上；及一汲電極，其係形成在該第二半導體圖案上而與該源電極分開。
根據本發明之另一態樣，提供一種顯示器裝置，其包含：一第一顯示器基板；一第二顯示器基板，其面向該第一顯示器基板；及一液晶層，其係插入於該第一顯示器基板與該第二顯示器基板之間，其中，該第一顯示器基板包含：閘極佈線；一第一半導體圖案，其係形成在該閘極佈線上且具有一第一能帶隙；一第二半導體圖案，其係形成在該第一半導體圖案上且具有一大於該第一能帶隙之第二能帶隙；資料佈線，其係形成在該第一半導體圖案上；及一像素電極，其係電連接至該資料佈線。
藉由參考附圖詳細描述本發明之例示性實施例，本發明之以上及其他態樣及特徵將變得更加顯而易見。
藉由參考以下例示性實施例之詳細描述及附圖，可更容易地理解本發明之優勢與特徵及實現其之方法。然而，本發明可用許多不同之形式實施，且不應視為僅限於本文陳述之實施例。實際上，提供此等實施例將使本揭示案係全面及完整的，且將向熟習此項技術者充分地傳達本發明之概念。因此，本發明僅由所附之申請專利範圍界定。在一些實施例中，將不會具體描述熟知之加工製程、熟知之結構及熟知之技術，以避免對本發明之模糊解釋。本說明書通篇中，相同之參考數字係指相同之元件。
應理解，當將一元件或層稱為"在另一元件或層上"、"，連接至"或"耦接至"另一元件或層時，其可直接在該另一元件或層上、連接或耦接至該另一元件或層，或者可能存在介入元件或層。相反，當將一元件稱為"直接在另一元件或層上"、"直接連接至"或"直接耦接至"另一元件或層時，則不存在介入元件或層。如本文中所使用，術語"及/或"包含相關聯之所列出項目中之一或多者的任何及所有組合。
應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件、組件、區域、佈線、層及/或區段，但此等元件、組件、區域、佈線、層及/或區段應不受此等術語限制。此等術語係僅用以區分一元件、組件、區域、佈線、層或區段與另一元件、組件、區域、佈線、層或區段。因而，以下論述之第一元件、組件、區域、佈線、層或區段可能被稱為第二元件、組件、區域、佈線、層或區段而不背離本發明之教示。
為便於描述，本文中可能使用諸如"在......下面"、"在......之下"、"下部"、"在......上面"、"上部"及其類似術語之空間相對位置術語來描述如圖式中所說明之一裝置或元件與另一裝置或元件之關係。應理解，該等空間相對位置術語意欲涵蓋裝置在使用或操作中除圖式中所描繪之定位外的不同定位。舉例而言，若翻轉圖中之裝置，則描述為"在其他元件或特徵下面"或"在其他元件或特徵之下"之元件則將定位"在其他元件或特徵上面"。因而，例示性術語"在......下面"或"在......之下"可涵蓋在下面及在上面兩種定位。可能以其他方式定位該裝置(旋轉90度或處於其他定位)並可相應地解釋本文中所使用之空間相對位置描述詞。
本文中所使用之術語係僅出於描述特定實施例之目的且不意欲限制本發明。除非上下文另外明確地指示，否則如本文中所使用，單數形式亦意欲包含複數形式。應進一步理解，在本說明書中使用時，術語"包括"規定存在所陳述之組件、步驟、操作及/或裝置，但並不排除存在或添加一或多個其他組件、步驟、操作、裝置及/或其群組。
除非另外定義，否則本文中使用之所有術語(包含技術及科學術語)具有與熟習本發明所屬技術之一般技術者通常所理解相同之含義。應進一步理解，諸如常用辭典中所定義之術語應解釋為具有與其在相關技術範圍中之含義相一致之含義，且不應以理想化或過於正式之意義來解釋，除非本文中明確地如此定義。
本文藉由參考橫截面圖示(即本發明之理想化實施例(及中間結構)之示意性圖示)來描述本發明之實施例。如此，可預見(例如)因製造技術及/或容許度而產生之該等圖示之形狀的變化。因而，本發明之實施例不應視為受限於本文中圖示之區域的特定形狀或尺寸，而是包含(例如)由製造過程產生之形狀及尺寸之偏差。
舉例而言，圖示為矩形之植入區域通常會具有圓形或曲線特徵。因而，圖中所示之區域本質上為示意性的且其形狀不意欲表示一裝置之一區域的實際形狀，且不意欲限制本發明之範疇。
在下文中，將作為一實例來描述其中根據本發明之顯示器裝置為液晶顯示器(LCD)之情形。然而，本發明並不限於此。
現將參考圖1至圖6來描述根據本發明之一例示性實施例之一顯示器基板及一包含其之顯示器裝置。圖1為根據本發明之一實施例之一第一顯示器基板100之布局圖。圖2為沿圖1之II-II'線而獲得之一顯示器裝置1之橫截面圖。圖3A為說明圖2中展示之一薄膜電晶體(TFT)TR1之操作的能帶圖。圖3B為圖2之A部分的放大圖。圖4至圖6為展示圖2之TFT TR1之特性的曲線圖。
參考圖1及圖2，本實施例之顯示器裝置1包含該第一顯示器基板100、一第二顯示器基板200，及一液晶層300。出於簡化之目的，圖1中僅展示該第一顯示器基板100之布局。
現將在以下描述該第一顯示器基板100。一閘極線22在一絕緣基板10上水平延伸。此外，在該絕緣基板10上形成該TFT TR1之一閘電極26，該閘電極26係連接至閘極線22且具有一凸出形狀。該閘極線22及該閘電極26共同稱為閘極佈線。
在該絕緣基板10上亦形成一儲存電極線28及一儲存電極27。該儲存電極線28水平延伸穿過一像素區域且實質上平行於該閘極線22。該儲存電極27係連接至該儲存電極線28且具有較寬之寬度。該儲存電極27重疊一連接至一像素電極82之汲電極延伸部分67(將稍後描述)以形成一提高一像素之電荷儲存容量之儲存電容器。該儲存電極27及該儲存電極線28共同稱為儲存佈線。
該儲存佈線之形狀及安置可能會變化。此外，若藉由該像素電極82與該閘極線22之重疊產生足夠的儲存電容，則不需形成專用儲存佈線。
該閘極佈線及該儲存佈線中之每一者均可由以下各物製成：鋁(Al)基金屬，諸如Al或Al合金；銀(Ag)基金屬，諸如Ag或Ag合金；銅(Cu)基金屬，諸如Cu或Cu合金；鉬(Mo)基金屬，諸如Mo或Mo合金；鉻(Cr)；鈦(Ti)；或鉭(Ta)。
此外，該閘極佈線及該儲存佈線中之每一者均可具有一包含兩個具有不同物理特性之導電層(未圖示)之多層結構。在此情況下，兩個導電層中之一者可由具有低電阻率之金屬(諸如Al基金屬、Ag基金屬或Cu基金屬)製成，以減少閘極佈線及儲存佈線中之每一者中的信號延遲或電壓降。導電層中之另一者可由不同之材料製成，詳言之，可由具有與氧化銦錫(ITO)及氧化銦鋅(IZO)之優越接觸特性之材料製成，諸如Mo基金屬、鉻、鈦或鉭。該多層結構之良好實例包含Cr下層與Al上層之組合及Al下層與Mo上層之組合。然而，本發明並不限於此。該閘極佈線及該儲存佈線可由各種金屬及導體形成。
在該閘極佈線及該儲存佈線上形成一由氮化矽(SiNx )製成之閘極絕緣薄膜30。此外，在該閘極絕緣薄膜30上形成一重疊該閘電極26之第一半導體圖案42，並在該第一半導體圖案42上形成一重疊該閘電極26之第二半導體圖案44。
該第二半導體圖案44之能帶隙可大於該第一半導體圖案42之能帶隙。亦即，該第一半導體圖案42可在該閘極絕緣薄膜30與該第二半導體圖案44之間形成一量子井。在此情況下，可提高該第一半導體圖案42內之電子遷移率(稍後將參考圖3A及圖3B詳細描述)。
該第一半導體圖案42可包含非晶矽。特定言之，該第一半導體圖案42可包含氫化非晶矽。該第二半導體圖案44可包含氧化物，該氧化物含有至少一種選自Zn、In、Ga、Sn或其組合之材料。例如，該第二半導體圖案44可包含複合氧化物，諸如InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaInZnO、In2O3Co、TiO2Co或MgOCo。若半導體圖案僅包含氧化物，則該TFT之電特性可能會因氧缺陷而劣化。但若該第一半導體圖案42包含非晶矽且若該第二半導體圖案44包含氧化物，則該TFT TR1之電特性並不劣化。因而，該TFT TR1可具有優越之穩定性及操作可靠性。此外，可提高顯示器裝置1之顯示品質。稍後將參考圖4至圖6進行更詳細之描述。
在第一半導體圖案42、第二半導體圖案44及閘極絕緣薄膜30上形成資料佈線。該資料佈線包含一資料線62、一源電極65、一汲電極66及該汲電極延伸部分67。該資料線62垂直延伸並與該閘極線22交叉，從而界定一像素。該源電極65自該資料線62分叉並延伸至該第一半導體圖案42及該第二半導體圖案44上。該汲電極66與該源電極65分開，且係形成在該第一半導體圖案42及該第二半導體圖案44上以面向該源電極65。該汲電極延伸部分67具有一自該汲電極66延伸並重疊該儲存電極27之部分。
該資料佈線可直接接觸該第二半導體圖案44以形成一歐姆接觸。為與該氧化物半導體圖案形成該歐姆接觸，該資料佈線可具有一單層結構或一包含Ni、Co、Ti、Ag、Cu、Mo、Al、Be、Nb、Au、Fe、Se或Ta之多層結構。該多層結構之實例可包含：雙層結構，諸如Ta/Al、Ni/Al、Co/Al或Mo(Mo合金)/Cu；或三層結構，諸如Ti/Al/Ti、Ta/Al/Ta、Ti/Al/TiN、Ta/Al/TaN、Ni/Al/Ni或Co/Al/Co。該資料佈線之材料並不限於以上材料。此外，該資料佈線可不直接接觸該第二半導體圖案44，且可進一步在該資料佈線與該第二半導體圖案44之間插入一歐姆接觸層(未圖示)來改善歐姆接觸。
該源電極65至少部分地重疊該閘電極26，且該汲電極66至少部分地重疊該閘電極26以面向該源電極65。該閘電極26、該第一半導體圖案42、該第二半導體圖案44、該源電極65，及該汲電極66共同形成該TFT TR1。
該汲電極延伸部分67重疊該儲存電極27，且因而該汲電極延伸部分67與該儲存電極27形成一儲存電容器，而該閘極絕緣薄膜30插入其間。當未形成該儲存電極27時，不需形成該汲電極延伸部分67。
在該資料佈線、該第一半導體圖案42及該第二半導體圖案44上形成一鈍化層70。該鈍化層70可由(例如)諸如氮化矽或氧化矽之無機材料、具有光敏感性及優越之平坦化特性之有機材料或藉由電漿增強化學氣相沈積法(PECVD)形成之低k介電材料(諸如a-Si:C:O或a-Si:O:F)製成。該鈍化層70可包含一下無機層及一上有機層以便保護該第二半導體圖案44之一暴露部分，同時利用一有機層之優越特性。
在該鈍化層70中形成一暴露該汲電極延伸部分67之接觸孔77。
該像素電極82係安置於該鈍化層70上。該像素電極82係藉由該接觸孔77而電連接至該汲電極延伸部分67。該像素電極82可由(例如)一透明導體(諸如ITO或IZO)或一反射導體(諸如Al)製成。
現將在以下描述該第二顯示器基板200。在一絕緣基板210上形成一防止光洩露之黑色矩陣220。該黑色矩陣220係形成於除像素區域外之區域中，從而界定該像素區域。該黑色矩陣220可由(例如)不透明有機材料或不透明金屬製成。
為表現顏色，在該絕緣基板210上形成紅(R)色、綠(G)色及藍(B)色濾光片230。為表現R色、G色或B色，該等R色、G色及B色濾光片230中之每一者均藉由使用其中所包含之R、G或B顏料吸收或透過預定波段中的光。該等R色、G色及B色濾光片230可藉由加和地混合透過其之R、G及B光而產生各種顏色。
在該黑色矩陣220及該等R色、G色及B色濾光片230上形成一外塗層240以平坦化其步階高度。該外塗層240可由透明有機材料製成，保護該黑色矩陣220及該等R色、G色及B色濾光片230，並使一共同電極250(將稍後描述)與該黑色矩陣220及該等R色、G色及B色濾光片230絕緣。
該共同電極250係形成於該外塗層240上。該共同電極250可由透明導電材料製成，諸如ITO或IZO。
該液晶層300係插入於該第一顯示器基板100與該第二顯示器基板200之間。該像素電極82與該共同電極250之間的電壓差決定透射率。
現將參考圖3A及圖3B更詳細地描述圖1及圖2中展示之TFT TR1。
圖3A為一能帶圖，其展示當施加一正電壓(亦即一閘導通電壓(gate-on voltage))至該閘電極26時，該閘電極26、該閘極絕緣薄膜30、該第一半導體圖案42及該第二半導體圖案44之能帶。圖3A中，第一能帶隙EBG_1為該第一半導體圖案42之導帶C.B與價帶V.B之間的能量差，且第二能帶隙EBG_2為該第二半導體圖案44之導帶C.B與價帶V.B之間的能量差。此外，參考字符EF 表示Fermi能階。由於Fermi能階在半導體領域中已被廣泛知悉，因此省略其詳細描述。
如以上所描述，該第一半導體圖案42具有該第一能帶隙EBG_1，且該第二半導體圖案44具有該大於該第一能帶隙EBG_1之第二能帶隙EBG_2。因此，在該閘極絕緣薄膜30與該第二半導體圖案44之間(亦即，在該第一半導體圖案42中)形成一量子井。亦即，如圖3A及圖3B所示，一處於該第一半導體圖案42與該第二半導體圖案44之間的邊界處的能量障壁使該第一半導體圖案42中之電子難以自該第一半導體圖案42遷移至該第二半導體圖案44。因此，該第一半導體圖案42之中可具有高電子遷移率。若該第一半導體圖案42之厚度為約200或小於200，則可降低該量子井之寬度，從而使電子更難以遷移至該第二半導體圖案44。因此，可進一步提高該第一半導體圖案42內之電子遷移率。然而，在本發明中該第一半導體圖案42之厚度並不限於約200或小於200。
如以上所描述，該第一半導體圖案42可包含氫化非晶矽，且該第二半導體圖案44可包含氧化物。根據本實施例之第一顯示器基板100之TFT TR1的電子遷移率及其他形式TFT之電子遷移率係匯總於下表中。
參考表1，第1號TFT之半導體圖案包含氧化物但不包含氫化非晶矽；而第2號TFT之半導體圖案包含氫化非晶矽但不包含氧化物。第3號TFT為圖1及圖2中所示TFT TR1之實例。亦即，第3號TFT包含一含有非晶矽之第一半導體圖案及一含有氧化物之第二半導體圖案。若各TFT之半導體圖案的寬度與長度比(W/L比)為25/4，則第1號TFT之電子遷移率為3cm2 /Vsec，第2號TFT之電子遷移率為0.5cm2 /Vsec且第3號TFT之電子遷移率為6cm2 /Vsec。亦即，若一TFT包含該第一半導體圖案42及該第二半導體圖案44(如本實施例中一般)且若在該第一半導體圖案42中形成一量子井，則可顯著提高電子遷移率。
現將參考圖4至圖6更詳細地描述該TFT TR1之其他特性。以下描述係基於測試該TFT TR1之特性之後所獲得之資料。所測試之TFT TR1包含：該第一半導體圖案42，其為氫化非晶矽；及該第二半導體圖案44，其為氧化物。此外，該第一半導體圖案42之厚度為約100，而該第二半導體圖案44之厚度為約700。
為獲得圖4之資料，藉由改變測試時間，施加20V之閘電壓Vg至閘電極26並施加10V之閘電壓至源電極65。接著，量測關於該閘電壓Vg之汲源電流Ids。
如圖4所示，當該TFT TR1包含一由氫化非晶矽製成之第一半導體圖案42及一由氧化物製成之第二半導體圖案44時，即使增加測試時間，I-V曲線亦幾乎不偏移。
為獲得圖5之資料，施加20V之閘電壓Vg至表1中第1號至第3號TFT中之每一者之閘電極，並施加10V之閘電壓Vg至其源電極。接著，在各測試時間量測臨限電壓。第一條曲線G1表示表1中第2號TFT之臨限電壓；第二條曲線G2表示表1中第1號TFT之臨限電壓；而第三條曲線G3表示表1中第3號TFT之臨限電壓。
如圖5所示，在表1中第3號TFT(包含一由氫化非晶矽製成之第一半導體圖案42及一由氧化物製成之第二半導體圖案44)情況下，即使增加測試時間，該臨限電壓亦幾乎不改變。
總而言之，該具有一由氫化非晶矽製成之第一半導體圖案42及一由氧化物製成之第二半導體圖案44的TFT TR1具有優越之穩定性及操作可靠性。
圖6展示汲源電流Ids與汲源電壓Vds之間的關係相關於閘電壓Vg之變化的資料。參考圖6，即使當汲源電壓Vds較低(例如，0V至5V)時，汲源電流Ids亦隨閘電壓Vg變化。亦即，極少發生電流擁擠(current crowding)。因此，即使當汲源電壓Vds較低時，仍產生對應於各汲源電壓Vds之汲源電流Ids並將其提供至該像素電極82。以此方式，容許藉由一較小之汲源電壓Vds控制該汲源電流Ids，使得該像素電極82之電壓之控制更加精確，從而提高顯示器裝置1之顯示品質。
現將參考圖7描述本發明之另一例示性實施例。圖7為一第一顯示器基板101之橫截面圖，用於說明根據本發明之另一例示性實施例之顯示器基板及包含其之顯示器裝置。實質上與先前實施例之彼等元件(以上參考圖2而描述)相同之元件係由相同參考數字表示，且因而省略其描述。
參考圖7，不同於先前實施例，根據本實施例之該第一顯示器基板101進一步包含一第三半導體圖案46。該第三半導體圖案46可形成於一閘極絕緣薄膜30與一第一半導體圖案42之間。該半導體圖案46可具有一大於該第一半導體圖案42之第一能帶隙EBG1之第三能帶隙。在此情況下，可在一第二半導體圖案44與該第三半導體圖案46之間(亦即，在該第一半導體圖案42中)形成一量子井。因而，可提高該第一半導體圖案42中之電子遷移率。
該第三半導體圖案46可包含氧化物。例如，該第三半導體圖案46可包含複合氧化物，諸如InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaInZnO、In2O3CO、TiO2Co或MgOCo。若該第一顯示器基板101進一步包含該第三半導體圖案46，則可省略該閘極絕緣薄膜30。亦即，該第三半導體圖案46可具有該閘極絕緣薄膜30之功能且可直接形成在一閘電極26上。
由於根據本實施例之第一顯示器基板101之TFT TR2包含該第一半導體圖案42及該第二半導體圖案44，因此可提高穩定性、操作可靠性及顯示品質(如以上於先前實施例中參考圖4至圖6所描述)。
現將參考圖8來描述本發明之另一例示性實施例。圖8為一第一顯示器基板102之橫截面圖，用於說明根據本發明之另一例示性實施例之顯示器基板及包含其之顯示器裝置。實質上與先前實施例之彼等元件(以上參考圖2而描述)相同之元件係由相同參考數字表示，且因而省略其描述。
參考圖8，不同於先前實施例，根據本實施例之第一顯示器基板102之第二半導體圖案45部分地重疊一第一半導體圖案42。例如，可在一源電極65與一汲電極66之間形成該第二半導體圖案45。此外，該第二半導體圖案45可不重疊該源電極65及該汲電極66。
在此情況下，一如圖3A所示之能帶係形成於該第一半導體圖案42之一重疊區域OL(該第一半導體圖案42與該第二半導體圖案45在此處彼此重疊)中。以此方式，可在該重疊區域OL中形成一量子井，從而提高此區域中之電子遷移率。此量子井之存在提供提高之穩定性、操作可靠性及顯示品質(如以上於先前實施例中參考圖4至圖6所描述)。
現將參考圖9來描述本發明之又一例示性實施例。圖9為一第一顯示器基板103之橫截面圖，用於說明根據本發明之另一例示性實施例之顯示器基板及包含其之顯示器裝置。實質上與先前實施例之彼等元件(以上參考圖2而描述)相同的元件係由相同參考數字表示，且因而省略其描述。
參考圖9，不同於先前實施例，該第一顯示器基板103可進一步包含一在第一半導體圖案42及第二半導體圖案45上之歐姆接觸層48。亦即，該第二半導體圖案45在一重疊區域OL中重疊該第一半導體圖案42，且該歐姆接觸層48係形成在源電極65及汲電極66與該第一半導體圖案42之間。在此情況下，可藉由一量子井(藉由圖案42及45而形成，如以上所描述)來提高該重疊區域OL中之電子遷移率。此外，該源電極65及汲電極66與該歐姆接觸層48之間的歐姆接觸改善歐姆特性，從而提高電子遷移率。該歐姆接觸層48係由(例如)n+氫化非晶矽(其摻雜有高濃度之n型雜質)製成，並降低安置於其上之該源電極65及該汲電極66與安置於其下之第一半導體圖案42及第二半導體圖案45之間的接觸電阻。
由於根據本實施例之第一顯示器基板103之TFT TR4包含該第一半導體圖案42及該第二半導體圖案45，因此可提高穩定性、操作可靠性及顯示品質(如以上於先前實施例中參考圖4至圖6所描述)。
雖然已藉由參考本發明之例示性實施例而特定地展示及描述本發明，但一般技術者應理解，在不背離如附隨申請專利範圍所界定之本發明之精神及範疇之下，可在形式及細節方面對實施例進行各種改變。該等例示性實施例應視為僅出於描述之目的而非限制本發明之目的。
1．．．顯示器裝置
10．．．絕緣基板
22．．．閘極線
26．．．閘電極
27．．．儲存電極
28．．．儲存電極線
30．．．閘極絕緣薄膜
42．．．第一半導體圖案
44．．．第二半導體圖案
45．．．第二半導體圖案
46．．．第三半導體圖案
48．．．歐姆接觸層
62．．．資料線
65．．．源電極
66．．．汲電極
67．．．汲電極延伸部分
70．．．鈍化層
77．．．接觸孔
82．．．像素電極
100、101、102、103．．．第一顯示器基板
200．．．第二顯示器基板
210．．．絕緣基板
220．．．黑色矩陣
230．．．紅色、綠色及藍色濾光片
240．．．外塗層
250．．．共同電極
300．．．液晶層
OL．．．重疊區域
TR1、TR2、TR3、TR4．．．薄膜電晶體(TFT)
圖1為根據本發明之一實施例之顯示器基板的布局圖；
圖2為沿圖1之II-II'線而獲得之顯示器裝置之橫截面圖；
圖3A為用於說明圖2中展示之薄膜電晶體(TFT)之操作的能帶圖；
圖3B為圖2之A部分的放大圖；
圖4至圖6為展示圖2之TFT之特性的曲線圖；
圖7為根據本發明之另一例示性實施例之第一顯示器基板的橫截面圖；
圖8為根據本發明之另一例示性實施例之顯示器基板的橫截面圖；及
圖9為根據本發明之另一例示性實施例之顯示器基板的橫截面圖。
22．．．閘極線
26．．．閘電極
27．．．儲存電極
28．．．儲存電極線
42．．．第一半導體圖案
44．．．第二半導體圖案
62．．．資料線
65．．．源電極
66．．．汲電極
67．．．汲電極延伸部分
77．．．接觸孔
82．．．像素電極
TR1．．．薄膜電晶體(TFT)

Claims (20)

  1. 一種顯示器基板，其包括：閘極佈線；一第一半導體圖案，其係形成在該閘極佈線上且具有一第一能帶隙；一第二半導體圖案，其係形成在該第一半導體圖案上，其中該第二半導體圖案包括一氧化物且具有一大於該第一能帶隙之第二能帶隙；資料佈線，其係形成在該第一半導體圖案上；及一像素電極，其係電連接至該資料佈線。
  2. 如請求項1之顯示器基板，其中該第二半導體圖案係安置於該資料佈線下並與該資料佈線形成一歐姆接觸。
  3. 如請求項1之顯示器基板，其中該第二半導體圖案包括O以及Ga、In、Zn、Sn、Co、Ti及Mg中之至少一者。
  4. 如請求項1之顯示器基板，其中該第一半導體圖案包括非晶矽。
  5. 如請求項1之顯示器基板，其進一步包括一形成在該閘極佈線與該第一半導體圖案之間且具有一大於該第一能帶隙之第三能帶隙的第三半導體圖案，其中於該第一半導體圖案中形成一量子井。
  6. 如請求項1之顯示器基板，其進一步包括一形成在該閘極佈線與該第一半導體圖案之間的閘極絕緣薄膜，其中於該第一半導體圖案中形成一量子井。
  7. 如請求項1之顯示器基板，其進一步包括一安置於該第 一半導體圖案上且與該資料佈線形成一歐姆接觸之歐姆接觸層。
  8. 如請求項1之顯示器基板，其中該第一半導體圖案之一厚度為約200Å或小於200Å。
  9. 一種包含一薄膜電晶體之顯示器基板，該薄膜電晶體包括：一閘電極；一第一半導體圖案，其係形成在該閘電極上且包括非晶矽；一第二半導體圖案，其係形成在該第一半導體圖案上且包括氧化物；一源電極，其係形成在該第二半導體圖案上；及一汲電極，其係形成在該第二半導體圖案上且與該源電極分開。
  10. 如請求項9之顯示器基板，其中該第二半導體圖案與該源電極及該汲電極中之每一者形成一歐姆接觸。
  11. 如請求項9之顯示器基板，其中該第一半導體圖案具有一第一能帶隙，且該第二半導體圖案具有一大於該第一能帶隙之第二能帶隙。
  12. 如請求項9之顯示器基板，其進一步包括一形成在該閘極佈線與該第一半導體圖案之間的閘極絕緣薄膜，其中於該第一半導體圖案中形成一量子井。
  13. 如請求項9之顯示器基板，其中該第二半導體圖案包括O以及Ga、In、Zn、Sn、Co、Ti及Mg中之至少一者。
  14. 如請求項9之顯示器基板，其中該第一半導體圖案之一厚度為約200Å或小於200Å。
  15. 一種顯示器裝置，其包括：一第一顯示器基板；一第二顯示器基板，其面向該第一顯示器基板；及一液晶層，其係插入於該第一顯示器基板與該第二顯示器基板之間；其中，該第一顯示器基板包括：閘極佈線；一第一半導體圖案，其係形成在該閘極佈線上且具有一第一能帶隙；一第二半導體圖案，其係形成在該第一半導體圖案上，其中該第二半導體圖案包括一氧化物且具有一大於該第一能帶隙之第二能帶隙；資料佈線，其係形成在該第一半導體圖案上；及一像素電極，其係電連接至該資料佈線。
  16. 如請求項15之顯示器裝置，其中該第二半導體圖案係安置於該資料佈線下並與該資料佈線形成一歐姆接觸。
  17. 如請求項15之顯示器裝置，其中該第二半導體圖案包括O以及Ga、In、Zn、Sn、Co、Ti及Mg中之至少一者。
  18. 如請求項15之顯示器裝置，其中該第一半導體圖案包括非晶矽。
  19. 如請求項15之顯示器裝置，其進一步包括一形成在該閘極佈線與該第一半導體圖案之間且具有一大於該第一能 帶隙之第三能帶隙的第三半導體圖案，其中於該第一半導體圖案中形成一量子井。
  20. 如請求項15之顯示器裝置，其中該第一半導體圖案之一厚度為約200Å或小於200Å。
TW098101410A 2008-01-15 2009-01-15 包含一薄膜電晶體之顯示器基板及顯示器裝置 TWI476494B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004464A KR101425131B1 (ko) 2008-01-15 2008-01-15 표시 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
TW200947086A TW200947086A (en) 2009-11-16
TWI476494B true TWI476494B (zh) 2015-03-11

Family

ID=40850327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101410A TWI476494B (zh) 2008-01-15 2009-01-15 包含一薄膜電晶體之顯示器基板及顯示器裝置

Country Status (5)

Country Link
US (1) US8319905B2 (zh)
JP (1) JP5410764B2 (zh)
KR (1) KR101425131B1 (zh)
CN (1) CN101487961B (zh)
TW (1) TWI476494B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US20120119207A1 (en) * 2009-07-27 2012-05-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102549758B (zh) 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
KR102295450B1 (ko) * 2009-10-09 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101424950B1 (ko) * 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102183102B1 (ko) 2009-11-27 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5503667B2 (ja) * 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
CN102668098B (zh) * 2009-12-28 2015-07-22 株式会社半导体能源研究所 制造半导体装置的方法
US20130092923A1 (en) * 2010-01-13 2013-04-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR102129540B1 (ko) 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN102754022B (zh) * 2010-02-26 2016-11-09 株式会社半导体能源研究所 液晶显示装置
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106098788B (zh) * 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
KR101850926B1 (ko) * 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132769A1 (ja) 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2013214537A (ja) * 2010-06-29 2013-10-17 Hitachi Ltd 半導体装置
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
US9029861B2 (en) * 2010-07-16 2015-05-12 Sharp Kabushiki Kaisha Thin film transistor and shift register
KR101820372B1 (ko) 2010-11-09 2018-01-22 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
GB2485828B (en) * 2010-11-26 2015-05-13 Plastic Logic Ltd Electronic devices
CN102184866B (zh) * 2011-04-21 2013-04-03 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR20240105514A (ko) * 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9806132B2 (en) * 2013-11-22 2017-10-31 General Electric Company Organic X-ray detector with barrier layer
KR102230619B1 (ko) * 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP6517535B2 (ja) * 2015-02-25 2019-05-22 エルジー ディスプレイ カンパニー リミテッド シリコン系薄膜半導体装置、およびシリコン系薄膜半導体装置の製造方法
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
KR20170055609A (ko) * 2015-11-11 2017-05-22 삼성디스플레이 주식회사 표시 장치
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
JP6950447B2 (ja) * 2017-10-20 2021-10-13 大同特殊鋼株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441873B2 (en) * 1998-10-02 2002-08-27 Koninklijke Philips Electronics, N.V. Reflective liquid crystal display device having an array of display pixels
US20020149057A1 (en) * 1999-04-20 2002-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and the fabricating method therefor
TW571443B (en) * 1998-06-05 2004-01-11 Lg Semicon Co Ltd Thin film transistor and method of fabricating the same
US20060255364A1 (en) * 2004-02-05 2006-11-16 Saxler Adam W Heterojunction transistors including energy barriers and related methods
US20070138941A1 (en) * 2005-12-21 2007-06-21 Jin Dong-Un Flat panel display and driving method using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242566A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 薄膜トランジスタ
JPH0262077A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタ
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
JP2004029281A (ja) * 2002-06-25 2004-01-29 National Institute Of Advanced Industrial & Technology サブピコ秒応答光スイッチおよびその光導波路素子
CN1317735C (zh) * 2003-01-23 2007-05-23 友达光电股份有限公司 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
CN1265430C (zh) * 2003-04-09 2006-07-19 友达光电股份有限公司 低温多晶硅薄膜晶体管及其多晶硅层的制造方法
CN1599072A (zh) * 2004-08-09 2005-03-23 西安电子科技大学 高速三维集成电路有源层结构及制作方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571443B (en) * 1998-06-05 2004-01-11 Lg Semicon Co Ltd Thin film transistor and method of fabricating the same
US6441873B2 (en) * 1998-10-02 2002-08-27 Koninklijke Philips Electronics, N.V. Reflective liquid crystal display device having an array of display pixels
US20020149057A1 (en) * 1999-04-20 2002-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and the fabricating method therefor
US20060255364A1 (en) * 2004-02-05 2006-11-16 Saxler Adam W Heterojunction transistors including energy barriers and related methods
US20070138941A1 (en) * 2005-12-21 2007-06-21 Jin Dong-Un Flat panel display and driving method using the same

Also Published As

Publication number Publication date
KR20090078568A (ko) 2009-07-20
TW200947086A (en) 2009-11-16
US8319905B2 (en) 2012-11-27
JP5410764B2 (ja) 2014-02-05
CN101487961A (zh) 2009-07-22
KR101425131B1 (ko) 2014-07-31
US20090180045A1 (en) 2009-07-16
JP2009170905A (ja) 2009-07-30
CN101487961B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
TWI476494B (zh) 包含一薄膜電晶體之顯示器基板及顯示器裝置
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
US9837446B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI623101B (zh) 半導體裝置及其製造方法
JP5824536B2 (ja) 半導体装置およびその製造方法
TWI538210B (zh) 半導體裝置及其製造方法
JP5824534B2 (ja) 半導体装置およびその製造方法
KR20100031374A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TW201405831A (zh) 半導體裝置及其製造方法
US9035303B2 (en) Semiconductor device and method for manufacturing same
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI532188B (zh) 半導體裝置及其製造方法
KR20150098699A (ko) 박막트랜지스터 및 이를 이용한 표시기판