TWI452838B - 基於延遲鎖定迴路之具有時脈回復單元之接收器 - Google Patents

基於延遲鎖定迴路之具有時脈回復單元之接收器 Download PDF

Info

Publication number
TWI452838B
TWI452838B TW099102481A TW99102481A TWI452838B TW I452838 B TWI452838 B TW I452838B TW 099102481 A TW099102481 A TW 099102481A TW 99102481 A TW99102481 A TW 99102481A TW I452838 B TWI452838 B TW I452838B
Authority
TW
Taiwan
Prior art keywords
clock
signal
signals
embedded
data signal
Prior art date
Application number
TW099102481A
Other languages
English (en)
Other versions
TW201115925A (en
Inventor
Hyun Kyu Jeon
Yong Hwan Moon
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of TW201115925A publication Critical patent/TW201115925A/zh
Application granted granted Critical
Publication of TWI452838B publication Critical patent/TWI452838B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Description

基於延遲鎖定迴路之具有時脈回復單元之接收器
本發明係涉及一種顯示驅動系統的接收器，尤其涉及一種基於延遲鎖定迴路之具有時脈回復單元之接收器，其中，排除相位鎖定迴路(phase locked loop，PLL)結構而利用時脈回復單元，其僅使用延遲鎖定迴路(delay locked loop，DLL)結構而不使用用於產生傳統的參考時脈信號的獨立振盪器來實現，從而嵌入資料信號之間的具有與該資料信號相同準位以及振幅的時脈信號可被回復。
通常，顯示裝置包括時序控制器，其處理影像資料並產生時序控制信號，從而驅動用於顯示影像資料的面板，以及資料驅動器，其使用影像資料和時序控制器所傳送的時序控制信號來驅動面板。
用於傳輸欲顯示之影像資料的介面，係在時序控制器和資料驅動器之間，包括多點信號傳輸介面，其中多個資料驅動器共用一資料信號線和一時脈信號線，點對點差動信號傳輸(point-to-point differential signaling，PPDS)介面，其中資料差動信號和時脈差動信號係獨立地提供至各個資料驅動器，以及介面，其中資料和時脈信號係分為多個準位，而具有時脈信號嵌入其間的資料差動信號，係透過獨立信號線從時序控制器傳輸至資料驅動器。
本申請人已在韓國專利申請第10-2008-0102492號中提出一種介面，其中使用單一準位信號，其具有相同準位嵌入資料信號之間的時脈信號，而資料和時脈信號藉由獨立的單一信號線一同傳送，從而資料和時脈信號可以藉接收器而回復。
在所述介面中，用於透過各個獨立的信號線將具有時脈信號嵌入其中的資料差動信號傳輸至資料驅動器，傳送器產生傳送信號，其對應至各個資料位元並且週期地轉變。週期的轉變可藉由預定數量的資料位元間插入的虛設位元而發生。也就是說，由於資料位元之前和之後立即傳送的部分具有與資料位元不同的值，因此發生週期的轉變。在此情況下，由於資料驅動器中所提供的接收器無法接收獨立的時脈信號，為了接收嵌有時脈信 號的資料差動信號並回復原始資料，嵌入資料信號之間的時脈信號應從所接收的差動信號回復。
因此，接收器應提供有回復電路，用於回復時脈信號，可瞭解的是，在傳統技術中，這種時脈回復電路具有PLL結構。也就是說，因為需要接收器內部的振盪器所產生之作為時脈信號的參考時脈信號以回復接收的資料，可瞭解的是時脈信號回復單元透過PLL而配置，其具有產生參考時脈信號的振盪器。
如韓國專利第868299號中所揭露的，資料驅動器中所提供的傳統接收器包括時脈產生單元，其用以產生從通過信號線所接收的差動信號的週期轉換中接受的時脈信號、以及取樣器，其用以依據接收的時脈信號和回復資料位元來取樣差動信號。
時脈產生單元包括轉換偵測電路，用以輸出對應至接收到之差動信號的週期轉換以及回饋時脈信號的轉換之間的時間差的信號、以及振盪器，用以改變回饋時脈信號和接收的時脈信號之相位，以響應從轉換偵測電路輸出的信號。
轉換偵測電路的配置方式為振盪器的振盪頻率利用初始同步後輸入的時脈信號確定，並且當之後輸入資料時，轉換偵測器的操作中斷或者再啟動。在此情況下，當初始同步後，輸入的時脈信號產生致能信號，由於在除了致能信號間隔的時間間隔期間，不存在時脈邊緣，因此在接收的時脈信號之產生上沒有影響。
因此，在時脈產生單元配置中，由虛設位元所構成之接收信號的上升邊緣或下降邊緣識別為其中致能信號具有高邏輯準位的間隔期間之轉換，而不識別為其中致能信號具有低邏輯準位的間隔期間之轉換，從而振盪器所產生之接收的時脈信號之頻率和相位利用虛設位元從週期轉換中偏離。
從而，傳統的時脈產生單元係根據PLL結構而配置，該結構具有的特徵為振盪器中的回饋信號在初始同步之後再一次輸入至振盪器，以產生致能信號。
然而，根據PLL結構而配置之傳統的時脈產生單元，所具有的問題在於作為內部回饋迴路的PLL中，顫動連續累計。
又，傳統的時脈產生單元可不僅具有DLL的特徵，其中接收的信號直 接在初始同步中輸入至振盪器以產生致能信號，還具有PLL的特徵，其中振盪器中的回饋信號在初始同步之後輸入至振盪器以產生致能信號。
然而，傳統的時脈產生單元，在初始同步中藉由DLL結構並在初始同步之後利用PLL結構操作，存在的問題是振盪頻率和相位由於在操作期間迴路的變化而易於歪曲。
再者，由於初始同步之後利用PLL結構產生致能信號，仍舊導致在內部回饋迴路的PLL中顫動連續累計的問題。
本發明要解決的技術問題是提供一具有基於延遲鎖定迴路的時脈回復單元的接收器，其藉由僅利用一延遲鎖定迴路而回復週期地嵌入時脈崁入資料(clock-embedded data，CED)信號的資料信號之間的時脈信號，以及防止由於時脈信號通過回饋迴路的連續傳送而累計的顫動。
一種具有基於延遲鎖定迴路的時脈回復單元的接收器，包括：一時脈回復單元，用於回復和輸出一時脈信號；以及一串並聯轉換器，用於回復和輸出複數個資料信號，其中該時脈回復單元的特徵在於：接收一時脈嵌入資料信號，其中在一時脈鏈(clock training)間隔期間，僅有該時脈信號被包含於該時脈嵌入資料信號中，以及在該時脈鏈間隔後，該時脈信號係週期地嵌入於該資料信號之間；在時脈鏈間隔期間，由該時脈嵌入資料信號產生一第一主要時脈信號；在該時脈鏈間隔後，由該時脈嵌入資料信號產生一第二主要時脈信號；在該時脈鏈間隔後，藉由延遲該第一主要時脈信號的一第一延遲時脈信號產生該第二主要時脈信號，以具有一相位差，以及接著藉由延遲該第二主要時脈信號的一第二延遲時脈信號產生該第二主要時脈信號，以具有一相位差；以及從該第二延遲時脈信號提供一回復時脈信號。
本發明具有下列的優點：藉由使用一基於延遲鎖定迴路而配置的時脈回復單元，回復一傳輸時崁入於資料信號之間以及具有與資料信號相同準位以及振幅的時脈信號；防止由於相位鎖定迴路內的回饋迴路而累計的顫動；以及防止因為延遲鎖定迴路以及相位鎖定迴路的混合使用所造成的振盪頻率及相位的擾亂發生。
現在並參考圖式更加詳細地描述本發明實施例。無論如何，圖式和說明書中所用的相同的符號說明代表相同或類似的部分。
第1圖為說明依照本發明實施例中用於接收具有嵌入的時脈信號的時脈嵌入資料信號之接收器的方塊圖。
參考第1圖，用於接收嵌入有時脈信號之時脈嵌入資料信號的接收器包括：串並聯轉換器100，用以從時序控制器接收通過串聯信號線所傳送的時脈嵌入資料信號，將時脈嵌入資料信號轉換為平行資料並將回復的資料傳送至顯示面板；以及時脈回復單元200，用以提取在時脈嵌入資料信號中嵌入的時脈信號，傳送採樣時脈信號至串並聯轉換器100，用於資料信號的回復，並且輸出回復的時脈信號，以用於資料的輸出。
本發明是為了解決基於PLL配置的時脈回復單元中，由於隨著時脈回復單元中產生的時脈信號穿過內部回饋迴路時顫動連續累計所引起的問題。本發明建議時脈回復單元200僅使用DLL，其中顫動不會連續累計，從而嵌入於時脈嵌入資料信號中的時脈信號可經接收器回復，而不使用產生傳統的參考時脈信號的振盪器。在這個方面，由於接受器的其他組成部分，如串並聯轉換器100，除了時脈回復單元200以外都可配置類似於接收時脈嵌入資料信號並實現回復的傳統接收器，僅基於DLL所形成之時脈回復單元200的配置，將在以下詳細描述。
由接收器所接收的時脈嵌入資料信號係其中時脈信號嵌入在傳送的資料信號之間的信號，並通過信號線從時序控制器傳送至資料驅動器。此時，雖然對於時脈嵌入資料信號來說，最佳地是具有以相同準位以及振幅嵌入在資料信號之間的時脈信號，但可理解的是時脈信號可以多準位嵌入。時脈嵌入資料信號作為由接收器通過信號線所接收的輸入信號，可包括一個差動信號或單端信號。
另外，一時脈嵌入資料信號可以只包括一時脈信號或者可以是一崁入於一資料信號中的信號。
因此，在本發明的說明書中，在一時脈信號包括於一時脈嵌入資料信號的情況下，該信號被稱為「第一時脈嵌入資料信號」，在一時脈信號崁入 於一資料信號的情況下，該信號被稱為「第二時脈嵌入資料信號」，在不需區別該等信號的情況下，該等信號被統稱為「時脈嵌入資料信號」。
第2圖為顯示依照本發明實施例中由具有嵌入時脈信號的時脈嵌入資料信號所構成的資料傳送之實例性圖示。
參考第2圖，時脈嵌入資料信號在資料位元之間週期地插入相同準位的時脈位元，以及在資料信號和時脈信號之間插入虛設位元，從而代表插入的時脈信號之上升邊緣或下降邊緣。此時，明顯可增加虛設信號和時脈信號的寬度，進而簡化電路設計。
時序控制器在傳送資料信號之前傳送僅包括時脈信號的時脈嵌入資料信號，藉以開始時脈鏈。資料驅動器產生用於回復崁入的時脈信號的第一主要時脈信號MCLK，以響應在時脈鏈間隔期間所傳輸的第一時脈嵌入資料信號。當第一主要時脈信號MCLK穩定時，鎖定信號LOCK1 ~LOCKN 被轉換為「H」狀態。
時序控制器在預定時間的間隔之後結束時脈鏈，並且開始包括資料信號以及時脈信號的第二時脈嵌入資料信號的傳輸。若鎖定信號LOCK在資料傳輸期間被轉換為「L」狀態(低邏輯狀態)，時序控制器立刻重新啟動時脈鏈，並且維持時脈鏈持續預設的時間。
第3圖為依照本發明實施例中時脈回復單元的結構圖示。
參考第3圖，時脈回復單元200係基於DLL配置並且係基於提供延遲時脈信號以從由傳送器傳送的時脈嵌入資料信號回復時脈信號的DLL而配置，並且用以產生至少一個採樣時脈信號和用於資料偵測之回復的時脈信號。
時脈回復單元200係配置以包括：時脈產生器210，用於從時脈嵌入資料信號產生主要時脈信號MCLK；延遲線220，用於延遲時脈產生器210中所產生的主要時脈信號MCLK，並輸出依延遲量而具有各種相位的延遲時脈信號；相位差偵測器230，用以比較延遲線220之延遲時脈信號，並偵測相位差或時序差；以及低通濾波器240，用以依相位差偵測器230的比較結果產生延遲的控制信號VCTRL，並將延遲的信號供應至延遲線220。
時脈產生器210用於產生遮罩信號MASK、上拉信號PU或下拉信號PD，以響應延遲線220所輸出的各種延遲時脈信號中的至少一個信號，並 回復資料信號之間所嵌入的時脈信號。因此，時脈產生器接收作為輸入從延遲線220所輸出的延遲時脈信號CK1 、CK2 ...CK2N+1 ，並在產生延遲的時脈信號CK1 、CK2 ...CK2N+1 之前，藉由在時脈鏈間隔期間輸入的時脈崁入資料信號產生第一主要時脈信號MCLK。此時，延遲時脈信號的數量應至少等於或大於2N+1，其中N係自然數，其指出週期地嵌入之時脈位元之間存在的資料位元數量。
在本發明的實施例中，在時脈鏈間隔時所產生的主要時脈信號MCLK係被稱為第一主要時脈信號MCLK，在時脈鏈間隔後所產生的主要時脈信號MCLK係被稱為第二主要時脈信號MCLK，以上兩種信號被統稱為主要時脈信號MCLK。
同時，在本發明的實施例中，由第一主要時脈信號MCLK從延遲線220所輸出的延遲時脈信號CK1 、CK2 ...CK2N+1 被稱為第一延遲時脈信號，由第二主要時脈信號MCLK從延遲線220所輸出的延遲時脈信號CK1 、CK2 ...CK2N+1 被稱第二延遲時脈信號，以上兩種信號被統稱為延遲時脈信號。
第4圖為依照本發明實施例中時脈產生器的結構圖示。
參考第4圖，時脈產生器210包括：遮罩信號產生器211，用於接收延遲時脈信號並產生遮罩信號MASK；傳送開關(pass switch)212，用於切換斷流開關213，以響應遮罩信號MASK並控制時脈崁入資料信號的傳輸狀態；斷流開關213，用以斷流時脈崁入資料信號的直接傳輸，以響應時序控制器所傳輸的鎖定信號LOCK和遮罩信號MASK；上拉部分214和下拉部分215，用以彼此補償地操作，以響應當斷流開關213關閉並產生和輸出主要時脈信號MCLK時，延遲時脈信號CK1 、CK2 ...CK2N+1 的至少一個信號；以及第一開關216，用以連接上拉部分214的一端與電源供應電壓VDD，以及第二開關217，用以連接下拉部分215的一端與接地電壓GND。此時，鎖定信號LOCK為通知時脈鏈間隔結束的信號，並指出延遲鎖定迴路的操作穩定或外部輸入信號穩定。
遮罩信號產生器211包含遮罩電路，其接收通過延遲線220中的複數個反相器延遲之後所輸出的延遲時脈信號CK1 、CK2 ...CK2N+1 ，從而回復崁入時脈崁入資料信號的時脈信號，並偵測時脈信號的上升邊緣或下降邊緣。
切換傳送開關212以響應鎖定信號LOCK，並控制斷流開關213的操 作，從而可傳送用於偵測崁入時脈崁入資料信號的時脈信號之邊緣的遮罩信號MASK。傳送開關212具有一端連接至遮罩信號產生器211，而另一端連接至斷流開關213，用於切斷作為時脈產生器210之輸出的時脈崁入資料信號之傳送。
此時，以遮罩信號MASK連接至斷流開關213，響應鎖定信號LOCK或「1」的邏輯值，即指出邏輯為高狀態的值所配置的傳送開關212，係連接至斷流開關213。換句話說，當鎖定信號LOCK在邏輯高狀態的情況下，斷流開關213利用遮罩信號MASK操作，並且當鎖定信號LOCK在邏輯低狀態的情況下，第一時脈崁入資料信號係被輸出為第一主要時脈信號MCLK。
又，斷流開關213具有一端與連接接收器的信號線連接，而另一端連接至延遲線220。斷流開關213控制作為第一主要時脈信號MCLK的第一時脈崁入資料信號直接傳送至延遲線220，並從傳送開關212接收遮罩信號MASK用於偵測一崁入於第二時脈崁入資料信號的時脈信號的邊緣。
斷流開關213的另一端也連接至上拉部分214和連接至延遲線220的下拉部分215的連接點，並切斷第二時脈崁入資料信號的輸出，並輸出經上拉或下拉操作所回復的第二主要時脈信號MCLK。
從而，斷流開關213藉由傳送開關212所傳送的遮罩信號MASK操作，並當鎖定信號LOCK在邏輯高狀態時，經控制以偵測崁入於第二時脈崁入資料信號的時脈信號的上升邊緣或下降邊緣，而當鎖定信號LOCK在邏輯低狀態時，經邏輯值「1」操作並允許第一時脈崁入資料信號被輸出為第一主要時脈信號MCLK。
由於鎖定信號LOCK處於邏輯低(L)狀態的狀態對應至時脈鏈間隔，傳送開關212連接至邏輯值「1」，並且斷流開關213傳送第一時脈崁入資料信號作為第一主要時脈信號MCLK，而與遮罩信號MASK的邏輯狀態無關。因此，在時脈鏈間隔期間由時脈產生器210所傳送的第一時脈崁入資料信號的時脈信號作為第一主要時脈信號MCLK被轉移至延遲線220。
即是，當時序控制器傳送信號時，需要具有對應插入至資料信號之間之時脈信號週期的週期之信號，以回復崁入於第二時脈崁入資料信號的時脈信號的邊緣，藉由依原狀輸出，在時脈鏈間隔期間從時脈產生器210傳 送的第一時脈崁入資料信號，可不使用產生參考時脈信號的獨立振盪器而獲得該信號。此時所獲得的信號是第一主要時脈信號MCLK。第一主要時脈信號MCLK被轉移到延遲線220，其包括電壓控制延遲線(voltage-controlled delay line，VCDL)或電流控制延遲線(current-controlled delay line，CCDL)。
然而，當鎖定信號LOCK在邏輯高(H)狀態的情況下，時脈崁入資料信號的傳輸透過由遮罩信號產生器211所產生的遮罩信號MASK控制，而崁入於時脈崁入資料信號的時脈信號的上升邊緣或下降邊緣被偵測。也就是說，在遮罩信號MASK在邏輯高(H)狀態的間隔期間，崁入於時脈崁入資料信號的時脈信號的該邊緣在被偵測的同時被轉移。然而，在遮罩信號MASK在邏輯低(L)狀態的間隔期間，操作斷流開關213以防止時脈崁入資料信號依原狀轉移，並且除了崁入於時脈崁入資料的時脈信號之邊緣以外的剩餘部分，係使用至少一個延遲時脈信號透過上拉部分214或下拉部分215的操作而回復。
當鎖定信號LOCK處於邏輯高狀態而遮罩信號MASK處於邏輯低狀態時，上拉部分214和下拉部分215使用或結合延遲時脈信號CK1 、CK2 ...CK2N+1 的至少一個信號產生上拉信號PU或下拉信號PD，藉以實現上拉和下拉操作，並回復除了崁入於時脈崁入資料信號的時脈信號之邊緣以外的剩餘部分。
上拉部分214在一端透過第一開關216連接至電源供應電壓VDD，而下拉部分215透過第二開關217的接地電壓GND連接。第一開關216和第二開關217藉由鎖定信號LOCK控制，從而當鎖定信號LOCK在邏輯低(L)狀態時關閉，而當鎖定信號LOCK在邏輯高(H)狀態時開啟。
因此，當鎖定信號LOCK在邏輯低狀態時，第一開關216防止上拉部分214連接至電源供應電壓VDD，第二開關217防止下拉部分215連接至接地電壓GND。又，當鎖定信號LOCK在邏輯高狀態時，第一開關216將上拉部分214連接至電源供應電壓VDD，第二開關217將下拉部分215連接至接地電壓GND。
依照這種方式，由於第一開關216和第二開關217的操作經鎖定信號LOCK控制，因此當DLL的鎖定信號LOCK在邏輯低(L)狀態時，可防止 主要時脈信號MCLK由於上拉部分214和下拉部分215的錯誤操作而錯誤地產生。
從而，當輸入對應於邏輯低輸出時，由於上拉部分214關閉，而電源供應電壓VDD和接地電壓GND之間沒有形成路徑，因此下拉信號PD隨著輸出接地電壓GND的電壓值而輸出，並且當輸入對應於邏輯高輸出時，由於輸出節點的電位升高至電源供應電壓，下拉部分215關閉，且從電源供應電壓VDD至和接地電壓GND沒有通道形成，因此上拉信號PU隨著電源供應電壓VDD的電壓值輸出而輸出。上拉部分214和下拉部分215的切換操作所確定的值係輸出作為第二主要時脈信號MCLK並轉移至延遲線220。
延遲線220可包括VCDL或CCDL。延遲線220基於DLL配置，配置方式是不具有輸出的延遲時脈信號再一次輸入的回饋迴路，而是具有複數個延遲工具，能夠接收、延遲進而從時脈產生器210輸出主要時脈信號MCLK。
以下，描述延遲線，但不限於電壓控制延遲線220。又，如第3圖中所示，延遲工具包括反相器，可瞭解的是延遲工具不限於反相器，但可包括其他延遲單元或延遲元件。
延遲線220藉由在時脈鏈間隔期間延遲時脈產生器210所輸出的第一主要時脈信號MCLK而產生第一延遲時脈信號。另外，當時脈鏈週期結束之後，透過上拉部分和下拉部分的操作，使用主要時脈信號MCLK，延遲線220透過接收和延遲一信號而產生第二延遲時脈信號，其中該信號係通過回復包括在第二延遲時脈資料信號中的除了時脈信號的邊緣以外的剩餘部分所獲得。
提供給延遲線220的複數個反相器，具有延遲單元，由一對反相器所組成，並透過成對的反相器產生和輸出延遲時脈信號CK1 、CK2 、CK3 ...CK2N+1 。
此時，當從延遲線220所輸出的延遲時脈信號傳輸至時脈產生器210時，除了插入資料之間的部分以外之剩餘部分可回復。也就是，延遲時脈信號包括延遲而穿過成對反相器的時脈信號，並且選自延遲時脈信號中的可選的時脈信號被輸入至時脈產生器210，從而，當鎖定信號LOCK在邏 輯高狀態時，而遮罩信號MASK在邏輯低狀態時，除了崁入於時脈嵌入資料信號的時脈信號的邊緣以外的剩餘部分可透過操作上拉部分214或下拉部分215而回復。
在主要時脈信號MCLK中作為延遲線220的輸入信號以及經延遲線220延遲的延遲時脈信號之中的可選二個時脈信號係傳送至相位差偵測器230，從而可比較時脈信號通過反相器延遲的延遲量。
相位差偵測器230具有在主要時脈信號MCLK中作為延遲線220的輸入信號以及經延遲線220延遲的時脈信號的可選的二個時脈信號作為其輸入，並且該相位差偵測器230係用以產生上/下信號UP/DN，作為對應於二個時脈信號之間的時間差的延遲量控制信號，並輸出上/下信號UP/DN至低通濾波器240。
此時，當鎖定信號LOCK在邏輯高狀態並且DLL鎖定時，相位差偵測器230具有其輸入作為比較目標，從時脈產生器210輸出的主要時脈信號MCLK中的二個可選信號以及時間差等於插入的時脈位元週期的延遲時脈信號CK1 、CK2 、CK3 ...CK2N+1 。而如第4圖中所示，相位差偵測器230具有其二個輸入第一延遲的第一延遲時脈信號CK1 和穿過延遲線中所提供的所有複數個成對反相器的第2N+1延遲的延遲時脈信號CK2N+1 ，並基於這二個輸入時脈信號之間的時間差而產生上/下信號，可瞭解的是選擇作為相位差偵測器230輸入的二個延遲時脈信號並不限於這二個時脈信號。
意味著，當第一延遲時脈信號CK1 和第2N+1延遲時脈信號CK2N+1 之間的時間差對應於作為正信號的上信號UP時，作為電荷幫浦的低通濾波器240充入電荷，並當時間差對應於作為負信號的下信號DN時，作為電荷幫浦的低通濾波器240釋放電荷，從而控制延遲線220中的延遲量。
低通濾波器240透過去除或減少由上/下信號UP/DN的高頻成分提供能夠調節延遲線之延遲量的信號。雖然如實施例中所述，低通濾波器240包括電荷幫浦，但可理解的是低通濾波器240並不限於此，並且可包括各種迴路濾波器。
在第3圖中，為了使低通濾波器240接收上/下信號UP/DN並輸出電壓控制信號VCTRL，用於調節延遲線220的延遲量，低通濾波器240的輸出端連接至提供於延遲線220的反相器。因此，低通濾波器240去除或減少 由相位差偵測器230中的二個時脈信號之間的時間差所產生的上/下信號的高頻成分，並輸出電壓控制信號VCTRL。
第5圖為說明依照本發明實施例中時脈回復單元操作的時序圖。
參考第5圖，為了回復插入在時脈嵌入資料之間的時脈信號之上升邊緣或下降邊緣，當初始回復時，需要包括具有對應於要被回復的時脈信號的週期的時脈信號之週期的第一時脈嵌入資料信號。因此，在時脈鏈間隔期間，其中鎖定信號LOCK在邏輯低狀態，從傳送器傳輸的第一時脈嵌入資料信號依其現狀由時脈產生器210輸出作為第一主要時脈信號MCLK，並且被轉移至電壓控制延遲線220。在時脈鏈間隔期間，鎖定信號LOCK從邏輯低(L)狀態改變至邏輯高(H)狀態。即使不提供單獨的振盪器，在時脈鏈間隔期間，可產生用於時脈信號之回復的第一主要時脈信號MCLK。
為了回復崁入於時脈嵌入資料信號的時脈信號，使用至少一個經延遲線220延遲的延遲信號、用於偵測時脈嵌入資料信號之上升邊緣或下降邊緣的遮罩信號MASK、以及用於驅動上拉部分214和下拉部分215的上拉信號PU和下拉信號PD，以產生除了遮罩信號MASK所偵測的部分之外的時脈信號剩餘部分。
如第5圖所示，如果延遲時脈信號在各個延遲工具中一點一點地延遲，並且第一延遲時脈信號CK1 和第2N+1延遲時脈信號CK2N+1 的轉移時序彼此對應，則不需要上/下信號並且可維持目前狀態。然而，如果二個信號的轉移時序彼此不對應，而在二個信號之間出現相位差，則通過低通濾波器240中充電和放電所產生的電壓控制信號VCTRL調節延遲量。
第5圖顯示遮罩信號MASK係藉由與第2N-1延遲時脈信號CK2N-1 以及第2N+1延遲時脈信號CK2N+1 的上升邊緣同步以及結合所產生。換言之，第5圖顯示藉由在延遲時脈信號CK1 、CK2 、CK3 ...CK2N+1 中選擇兩個其邊緣位於兩信號的一相位差內的延遲時脈信號所產生的遮罩信號MASK。
另外，第5圖顯示上拉信號PU係藉由與第2N+1延遲時脈信號CK2N+1 的上升邊緣同步所產生以及下拉信號PD係藉由與第2N-1延遲時脈信號CK2N-1 的上升邊緣同步所產生。換言之，第5圖顯示上拉信號PU利用第2N+1延遲時脈信號CK2N+1 用於產生在一邊緣之後的信號，該第2N+1延遲時脈信號CK2N+1 具有與遮罩信號MASK的結束時序相同的上升邊緣，以及 第5圖顯示下拉信號PD利用第2N-1延遲時脈信號CK2N-1 用於完成時脈信號的回復，該第2N-1延遲時脈信號CK2N-1 具有與被作為上拉信號PU的第2N+1延遲時脈信號CK2N+1 的結束時序相同的上升邊緣。
只有當鎖定信號LOCK和遮罩信號產生器211中所產生的遮罩信號MASK二者在邏輯高狀態時，崁入於時脈嵌入資料信號的時脈信號的邊緣被偵測，並且如果遮罩信號MASK在邏輯低狀態時，時脈信號除了邊緣的剩餘部分，利用用於操作上拉部分214和下拉部分215的上拉信號PU和下拉信號PD來回復。
從而，在藉由未用獨立相位固定迴路以及沒有使用獨立的內部振盪器防止顫動的累計時，在時脈嵌入資料信號中回復具有與資料信號相同的準位以及振幅的崁入時脈信號是可能的，以及回復的時脈信號可被輸出。
第6圖為說明依照本發明實施例中時脈回復單元另一操作的時序圖。
參考第6圖，如上所述，為了回復嵌入於時脈嵌入資料信號中的時脈信號，在時脈鏈間隔期間由延遲線220通過延遲和輸出輸入信號，產生遮罩信號MASK，使用至少一個延遲時脈信號用於偵測崁入於時脈嵌入資料信號的時脈信號之上升邊緣或下降邊緣，以及產生上拉信號PU和下拉信號PD，用於產生除了遮罩信號MASK所偵測的部分之外的剩餘部分。
如第6圖中所示的時脈嵌入資料信號具有時脈信號之前的虛設位元。當鎖定信號LOCK和遮罩信號MASK二者都在邏輯高狀態時，察覺虛設位元之後嵌入之時脈信號的轉移，以使崁入於時脈嵌入資料信號的時脈信號的上升邊緣或下降邊緣被偵測到。此時，依所偵測的時脈嵌入資料信號的上升邊緣或下降邊緣而定，可改變用於驅動上拉部分214和下拉部分215的上拉信號PU和下拉信號PD。
依照這些方式，在本發明中，接收器產生用於接收器中的初始主要時脈信號，在時脈鏈間隔期間使用所傳送的第一時脈嵌入資料信號，利用初始時脈信號，偵測嵌入於資料信號之間的時脈信號邊緣至相同準位，使用由初始的第一主要時脈信號產生的遮罩信號MASK，藉由回復除了以這種方式所偵測的部分以外的時脈信號之剩餘部分而產生第二主要時脈信號，並選擇延遲第二主要時脈信號的第二延遲時脈信號以輸出回復的時脈信號。結果，時脈信號可從輸出信號輸出，換言之，電壓控制延遲線220的 延遲時脈信號係基於延遲鎖定迴路(DLL)，而不使用用於產生內部振盪時脈信號的相位鎖定迴路(PLL)。
可理解的是，以上所述僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明作任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
100‧‧‧串並聯轉換器
200‧‧‧時脈回復單元
210‧‧‧時脈產生器
211‧‧‧遮罩信號產生器
212‧‧‧傳送開關
213‧‧‧斷流開關
214‧‧‧上拉部分
215‧‧‧下拉部分
216‧‧‧第一開關
217‧‧‧第二開關
220‧‧‧延遲線
230‧‧‧相位差偵測器
240‧‧‧低通濾波器/電荷幫浦
CK1 ,CK2 ,...CK2N+1 ‧‧‧延遲時脈信號
DN‧‧‧下信號
GND‧‧‧接地電壓
LOCK‧‧‧鎖定信號
MASK‧‧‧遮罩信號
MCLK‧‧‧主要時脈信號
PD‧‧‧下拉信號
PU‧‧‧上拉信號
UP‧‧‧上信號
VCTRL‧‧‧電壓控制信號
VDD‧‧‧電源供應電壓
所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且與描述一同提供對於本發明實施例之原則的解釋。圖式中：第1圖為說明依照本發明之一較佳實施例的一具有基於一延遲鎖定迴路的一時脈回復單元之接收器的方塊圖；第2圖為顯示依照本發明實施例中由具有嵌入時脈信號的時脈嵌入資料信號所構成的資料傳送之實例性圖示；第3圖為依照本發明實施例中時脈回復單元的結構圖示；第4圖為依照本發明實施例中時脈產生器的結構圖示；以及第5圖和第6圖為說明依照本發明實施例中時脈回復單元操作的時序圖。
100‧‧‧串並聯轉換器
200‧‧‧時脈回復單元

Claims (16)

  1. 一種接收器，包括：一時脈回復單元，用於回復和輸出一時脈信號；以及一串並聯轉換器，用於回復和輸出複數個資料信號，其中該時脈回復單元係用於：接收一時脈嵌入資料信號，其中在一時脈鏈間隔期間，僅有該時脈信號被包含於該時脈嵌入資料信號中，以及在該時脈鏈間隔後，該時脈信號係週期地嵌入於該等資料信號之間；在時脈鏈間隔期間，由該時脈嵌入資料信號產生一第一主要時脈信號；在該時脈鏈間隔後，由該時脈嵌入資料信號產生一第二主要時脈信號；在該時脈鏈間隔後，藉由延遲該第一主要時脈信號的一第一延遲時脈信號產生該第二主要時脈信號，以具有一相位差，以及接著藉由延遲該第二主要時脈信號的一第二延遲時脈信號產生該第二主要時脈信號，以具有一相位差；以及從該等第二延遲時脈信號提供一回復時脈信號，以及其中，該時脈回復單元係基於一延遲鎖定迴路而配置。
  2. 依據申請專利範圍第1項所述的接收器，其中該時脈回復單元包括：一時脈產生器，用以輸出在該時脈鏈間隔期間輸入的該時脈嵌入資料信號，以作為該第一主要時脈信號，以及用以藉由在該時脈 鏈間隔後順序地產生的該等第一延遲時脈信號以及該等第二延遲時脈信號，回復及輸出崁入於輸入的該時脈崁入資料信號的該等資料信號中的該時脈信號，以作為該第二主要時脈信號；一延遲線，具有複數個延遲工具，藉由延遲該第一主要時脈信號，輸出具有一相位差的該等第一延遲時脈信號，以及藉由延遲該第二主要時脈信號，輸出具有一相位差的該等第二延遲時脈信號；一相位差偵測器，用以產生一上/下信號，該上/下信號偵測兩個信號間的一相位差或一時間差，其中該兩個信號係選自任一該第一主要時脈信號以及該等第一延遲時脈信號或者該第二主要時脈信號以及該等第二延遲時脈信號；以及一低通濾波器，用以提供一用於控制該延遲線的一延遲量的電壓控制信號，以響應該相位差偵測器中的該上/下信號。
  3. 依據申請專利範圍第2項所述的接收器，其中該時脈產生器包括：一遮罩信號產生器，用以接收該等第一延遲時脈信號以及該等第二延遲時脈信號，並產生一遮罩信號，用於偵測在該時脈嵌入資料信號的該等資料信號中所嵌入的該時脈信號的一邊緣；一傳送開關，藉由辨別該時脈鏈間隔的一鎖定信號，輸出該遮罩信號或一固定的邏輯狀態數值；一斷流開關，用以藉由從該傳送開關施加的該固定的邏輯狀態數值，輸出該時脈嵌入資料信號以作為該第一主要時脈信號，以響應該時脈鏈間隔，以及在該時脈鏈間隔後，藉由該遮罩信號偵測崁入於該時脈嵌入資料信號的該等資料信號中的該等時脈信號的一邊緣，輸出以作為該第二主要時脈信號；以及 一上拉部分和一下拉部分，用以藉由該第一主要時脈信號以及該等第一延遲時脈信號或者該第二主要時脈信號以及該等第二延遲時脈信號的至少一個信號，互補地操作，並當該斷流開關被該遮罩信號關閉時，回復該邊緣後的該信號，以及輸出以作為該第二主要時脈信號。
  4. 依據申請專利範圍第3項所述的接收器，其中該傳送開關將該鎖定信號的一邏輯低狀態視為該時脈鏈間隔，並將代表一邏輯高狀態的一數值作為該固定的邏輯狀態數值施加至該斷流開關；以及其中該斷流開關藉由該傳送開關所代表的該邏輯高狀態的該數值，將該時脈嵌入資料信號依其現狀輸出以作為該第一主要時脈信號，並且將該時脈嵌入資料信號傳送至該延遲線。
  5. 依據申請專利範圍第3項所述的接收器，其中當該鎖定信號在該邏輯高狀態時，該傳送開關施加該遮罩信號至該斷流開關；以及其中在該遮罩信號處於該邏輯高狀態中的一間隔期間，該斷流開關偵測該時脈嵌入資料信號的該邊緣，並將一偵測結果輸出至該延遲線，並當該遮罩信號處於一邏輯低狀態時，防止該時脈嵌入資料信號被轉移。
  6. 依據申請專利範圍第2項所述的接收器，其中該等延遲工具具有等於或大於2N+1的一數量，以及其中該N係一自然數，該自然數係表示存在於週期地嵌入該時脈嵌入資料信號中的複數個時脈位元中的複數個資料位元的一數量。
  7. 依據申請專利範圍第2項所述的接收器，其中該延遲線包括一電壓控制延遲線或一電流控制延遲線。
  8. 依據申請專利範圍第2項所述的接收器，其中該等延遲工具包括反相器。
  9. 依據申請專利範圍第2項所述的接收器，其中該低通濾波器包括一電荷幫浦，該電荷幫浦具有一連接至該延遲線的輸出端。
  10. 依據申請專利範圍第1項所述的接收器，其中在該時脈嵌入資料信號內，與該等資料信號具有相同振幅以及準位的該時脈信號係週期地嵌入於該等資料信號之間。
  11. 一時脈回復電路，包括：一時脈產生器，用以當一包括一時脈信號的第一時脈嵌入資料信號被輸入或者當一第二時脈嵌入資料信號被輸入時，輸出一主要時脈信號，其中在該第二時脈嵌入資料信號中，該時脈信號係崁入於資料信號中；以及一延遲線，用以當該主要時脈信號被輸入時，從該主要時脈信號產生複數個延遲時脈信號，以及其中，該時脈回復電路係用以藉由使用該等延遲時脈信號的至少其中之一而偵測該第一時脈嵌入資料信號或者該第二時脈嵌入資料信號的一轉換邊緣，回復包括於該第一時脈嵌入資料信號或者該第二時脈嵌入資料信號內的一時脈信號。
  12. 依據申請專利範圍第11項所述的時脈回復電路，其中該時脈產生器係用於：當該第一時脈嵌入資料信號被輸入時，輸出一第一主要時脈信號；當該第二時脈嵌入資料信號被輸入時，輸出一第二主要時脈信號；藉由使用該等延遲時脈信號的至少其中之一而偵測該第一時脈嵌 入資料信號的一轉換邊緣，執行一第一回復操作，以輸出從該第一時脈嵌入資料信號回復的該第一主要時脈信號；或者藉由使用該等延遲時脈信號的至少其中之一而偵測該第二時脈嵌入資料信號的一轉換邊緣，執行一第二回復操作，以輸出從該第二時脈嵌入資料信號回復的該第二主要時脈信號。
  13. 依據申請專利範圍第12項所述的時脈回復電路，其中該第一回復操作係在該時脈信號的一鏈間隔期間被執行。
  14. 依據申請專利範圍第11項所述的時脈回復電路，其中該回復的時脈信號係該等延遲時脈信號或該主要時脈信號的其中之一。
  15. 依據申請專利範圍第11項所述的時脈回復電路，其中該時脈嵌入資料信號只包括時脈信號。
  16. 一時脈回復單元，包括：一時脈產生器，用以當一包括一時脈信號的第一時脈嵌入資料信號被輸入或者當一第二時脈嵌入資料信號被輸入時，輸出一主要時脈信號；一延遲線，用以從該主要時脈信號產生複數個延遲時脈信號，其中在該第二時脈嵌入資料信號中，該時脈信號係崁入於資料信號中；以及一相位差偵測電路，用以比較該等延遲時脈信號中可選的兩個信號，以及用以控制該延遲線的延遲量，以響應一相位差，以及其中，該時脈回復單元係用以藉由使用該等延遲時脈信號的至少其中之一而偵測該第一時脈嵌入資料信號或者該第二時脈嵌入資料信號的一轉換邊緣，回復包括於該第一時脈嵌入資料信號或者該第二時脈嵌入資料信號內的一時脈信號。
TW099102481A 2009-02-13 2010-01-28 基於延遲鎖定迴路之具有時脈回復單元之接收器 TWI452838B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090011727A KR101169210B1 (ko) 2009-02-13 2009-02-13 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치

Publications (2)

Publication Number Publication Date
TW201115925A TW201115925A (en) 2011-05-01
TWI452838B true TWI452838B (zh) 2014-09-11

Family

ID=42562171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102481A TWI452838B (zh) 2009-02-13 2010-01-28 基於延遲鎖定迴路之具有時脈回復單元之接收器

Country Status (6)

Country Link
US (1) US8611484B2 (zh)
JP (1) JP5579625B2 (zh)
KR (1) KR101169210B1 (zh)
CN (1) CN101999144B (zh)
TW (1) TWI452838B (zh)
WO (1) WO2010093158A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR101681782B1 (ko) * 2010-09-02 2016-12-02 엘지디스플레이 주식회사 액정표시장치
CN102769430B (zh) * 2011-05-04 2015-03-18 智原科技股份有限公司 时钟产生方法、无参考频率接收器以及无晶体振荡器系统
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
US8779815B2 (en) 2012-06-25 2014-07-15 Intel Corporation Low power oversampling with delay locked loop implementation
US8797075B2 (en) * 2012-06-25 2014-08-05 Intel Corporation Low power oversampling with reduced-architecture delay locked loop
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
TWI567705B (zh) * 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
US9881579B2 (en) * 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus
KR102112089B1 (ko) * 2013-10-16 2020-06-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI547102B (zh) 2014-08-08 2016-08-21 瑞昱半導體股份有限公司 多通道時序回復裝置
JP6468763B2 (ja) * 2014-09-08 2019-02-13 ラピスセミコンダクタ株式会社 データ処理装置
KR102167139B1 (ko) * 2014-09-17 2020-10-19 엘지디스플레이 주식회사 표시장치
KR102303914B1 (ko) * 2015-03-06 2021-09-17 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法
KR102366952B1 (ko) 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
KR102273191B1 (ko) * 2017-09-08 2021-07-06 삼성전자주식회사 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR101930532B1 (ko) 2017-09-26 2018-12-19 주식회사 티엘아이 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로
KR102518935B1 (ko) * 2018-07-03 2023-04-17 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
JP7224831B2 (ja) * 2018-09-28 2023-02-20 キヤノン株式会社 撮像装置
KR102621926B1 (ko) * 2018-11-05 2024-01-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR20220087752A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치
CN113886300A (zh) * 2021-09-23 2022-01-04 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007035015A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, column driver integrated circuit, and multi-level detector, and multi-level detection method
US20080080649A1 (en) * 2006-09-28 2008-04-03 Tom Gibbons Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186433B1 (ko) 1996-12-30 1999-04-15 구자홍 데이타 통신장치의 클럭주파수 및 위상 복원회로
KR100319890B1 (ko) 1999-01-26 2002-01-10 윤종용 지연동기루프 및 이에 대한 제어방법
KR100400043B1 (ko) 2001-06-11 2003-09-29 삼성전자주식회사 데이터 복원 회로 및 방법
KR20030052667A (ko) 2001-12-21 2003-06-27 주식회사 하이닉스반도체 지연 고정 루프 회로
US7705841B2 (en) 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100661828B1 (ko) 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR100818729B1 (ko) 2006-07-31 2008-04-01 삼성전자주식회사 지연 동기 루프 회로 및 클럭 신호 발생 방법
JP4878969B2 (ja) 2006-09-15 2012-02-15 株式会社リコー 遅延ロックループ回路
KR101266067B1 (ko) 2007-01-12 2013-05-22 삼성디스플레이 주식회사 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
TWI364219B (en) 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
KR101174768B1 (ko) 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US7692462B2 (en) * 2008-01-25 2010-04-06 Himax Technologies Limited Delay-locked loop and a stabilizing method thereof
JP4990315B2 (ja) 2008-03-20 2012-08-01 アナパス・インコーポレーテッド ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
KR100868299B1 (ko) 2008-03-20 2008-11-11 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR100986041B1 (ko) 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007035015A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, column driver integrated circuit, and multi-level detector, and multi-level detection method
US20080080649A1 (en) * 2006-09-28 2008-04-03 Tom Gibbons Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. Coban et al.,"A 2.5–3.125 GB/s quad transceiver with second order analog DLL-based CDRs," IEEE J. Solid-State Circuits, vol. 40, no. 9, pp. 1940–1947, Sep. 2005. *

Also Published As

Publication number Publication date
JP2011514560A (ja) 2011-05-06
US20110286562A1 (en) 2011-11-24
CN101999144A (zh) 2011-03-30
WO2010093158A3 (ko) 2010-10-28
JP5579625B2 (ja) 2014-08-27
WO2010093158A2 (ko) 2010-08-19
US8611484B2 (en) 2013-12-17
KR101169210B1 (ko) 2012-07-27
CN101999144B (zh) 2014-05-28
KR20100092562A (ko) 2010-08-23
TW201115925A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
TWI452838B (zh) 基於延遲鎖定迴路之具有時脈回復單元之接收器
KR20110073341A (ko) 클록 데이터 복원 회로, 디스플레이 디바이스를 위한 데이터 전송 디바이스, 및 디스플레이를 위한 데이터 전송 방법
US8036333B2 (en) Clock and data recovery circuit and method of recovering clocks and data
KR101270916B1 (ko) 클록 데이터 복원 회로 및 디스플레이 디바이스
KR101718857B1 (ko) 높은 지터 내성 및 빠른 위상 로킹을 갖는 클록 및 데이터 복원
KR101438478B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법
US9984655B2 (en) Apparatus and method for transmitting display signal having a protocol including a dummy signal and a clock signal
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
WO2016026667A1 (en) Circuit arrangement and method for clock and data recovery
TWI533608B (zh) 資料接收器及資料接收方法
WO2016134524A1 (en) Phase tracking for clock and data recovery
KR100998773B1 (ko) 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법
WO2007059488A2 (en) Data clock recovery system using digital arrival-time detector
JP2016021629A (ja) Ｃｄｒ回路及び半導体装置
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
KR101470599B1 (ko) 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치
CN116260450A (zh) 用于显示器的时钟恢复电路
US7359461B2 (en) Apparatus and method for recovering clock signal from burst mode signal
JP5923730B2 (ja) クロックデータ復元装置
KR102366952B1 (ko) 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
JP2016134786A (ja) Ｄｌｌ回路及びディスプレイドライバ
US20100052754A1 (en) Input-signal recovery circuit and asynchronous serial bus data reception system using the same
JP2014027329A (ja) クロックデータリカバリ回路及び半導体装置
JP2010206735A (ja) 位相制御装置及び位相制御方法
TWI442705B (zh) 資料時脈回復電路之資料閂鎖裝置及方法