TWI435418B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI435418B
TWI435418B TW097123746A TW97123746A TWI435418B TW I435418 B TWI435418 B TW I435418B TW 097123746 A TW097123746 A TW 097123746A TW 97123746 A TW97123746 A TW 97123746A TW I435418 B TWI435418 B TW I435418B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor film
bonding
bonded
semiconductor
Prior art date
Application number
TW097123746A
Other languages
English (en)
Other versions
TW200917426A (en
Inventor
Akihisa Shimomura
Tatsuya Mizoi
Hidekazu Miyairi
Koichiro Tanaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200917426A publication Critical patent/TW200917426A/zh
Application granted granted Critical
Publication of TWI435418B publication Critical patent/TWI435418B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Description

半導體裝置的製造方法
本發明係關於一種使用SOI(絕緣體上矽片)基板的半導體裝置的製造方法。本發明特別關於結合SOI技術，並且關於一種半導體裝置的製造方法，所述半導體裝置使用藉由中間夾著絕緣膜將單晶或多晶半導體膜結合在基板上而獲得的SOI基板。
對於半導體積體電路的高整合化、高速化、高功能化、低耗電量化的要求越來越增長，為了實現這些要求，作為替代大塊電晶體的有效單元，使用SOI基板的電晶體引人注目。與大塊電晶體相比，對使用SOI基板的電晶體來說，可以進一步期待實現高速化、低耗電量化，這是因為由於在絕緣膜上形成半導體膜，所以可以降低寄生電容並且抑制流過基板的漏電流的產生的緣故。並且由於可以減少用作啟動層的半導體膜的厚度，所以可以抑制短通道效應，而可以實現元件的細緻化及半導體積體電路的高整合化。另外，使用SOI基板的電晶體是完全無封閉的，所以沒有元件被起因於閉鎖的發熱損壞的擔憂。而且，由於沒有如大塊電晶體的那樣進行利用阱的元件分離的需要，所以具有可以縮短元件之間的距離而實現高整合化之類的優點。
作為SOI基板的製造方法之一，有中間夾著絕緣膜將 半導體膜結合在基板上的結合法諸如以智慧剝離(商標)為典型的UNIBOND(商標)、ELTRAN(磊晶層轉置法)、介電質隔離法、PACE(電漿輔助化學蝕刻)法等。藉由使用上述結合法，可以將使用單晶半導體膜的高功能積體電路形成在廉價的玻璃基板上。
作為使用SOI基板的半導體裝置的一個例子，可參照本申請人所提供的已知文獻(參照專利文獻1)。
[專利文獻1]日本專利申請公開2000－012864號公報
用於製造平面顯示器等半導體裝置的玻璃基板逐年進行大型化諸如第七代(1900mm×2200mm)、第八代(2160mm×2460mm)，預測今後進一步進展大面積化諸如第九代(2400mm×2800mm、2450mm×3050mm)、第十代(2950mm×3400mm)。藉由玻璃基板的大型化，可以利用一個玻璃基板來產生更多個半導體裝置，而可以削減生產成本。
另一方面，對半導體基板之一的矽基板來說，一般知道其直徑為5英寸(125mm)的、其直徑為6英寸(150mm)的、其直徑為8英寸(200mm)的、其直徑為12英寸(300mm)的，而其大小顯著小於玻璃基板。因此，當從半導體基板將半導體膜轉置在大型玻璃基板上時，需要在多個地方進行上述轉置。然而，有如下情況：半導體基板具有翹曲、彎曲；半導體基板的端部多少為弧形。此外，還有如下情況：當為了從半導體基板剝離半導體膜而添加氫離子時，不能對端部十分進行氫離子的添加。因此，有如下問題：半導體膜中的位於上述端部的部分難以轉置在玻璃基板上， 並且當為了不使半導體基板彼此重疊而在多個地方進行轉置時，轉置的半導體膜之間的縫隙擴大，而難以製造跨越該縫隙的半導體裝置。
鑒於上述問題，本發明的目的在於抑制轉置在多個地方的半導體膜之間的間隔。
在本發明中，進行多次從半導體基板(結合基板)到支持基板(支撐基板)的半導體膜的轉置。並且，當使先轉置的半導體膜和後轉置的半導體膜相鄰時，藉由利用其端部被部分地去掉了的結合基板來進行後轉置。對用於後轉置的結合基板來說，其端部被去掉了的區域的在垂直於結合基板的方向(深度方向)上的寬度大於先轉置的半導體膜的厚度。此外，不但在後轉置中，而且在先轉置中，也可以使用其端部被部分地去掉了的結合基板。但是，對用於先轉置的結合基板來說，其端部被去掉了的區域的在垂直於結合基板的方向(深度方向)上的寬度等於或大於先轉置的半導體膜的厚度。
具體地說，上述轉置藉由如下製程而進行：在利用接合將第一結合基板結合在支撐基板上之後，分離第一結合基板，將第一結合基板的一部分的第一半導體膜轉置而殘留在支撐基板上。接著，利用接合將藉由部分地去掉端部而形成凸部的第二結合基板結合在支撐基板上。當將第二結合基板結合在支撐基板上時，該凸部朝向支撐基板一側 。在垂直於第二結合基板的方向上的凸部的第二結合基板的寬度大於第一半導體膜的厚度。此外，將第二結合基板結合在支撐基板上，以使在凸部以外的區域中部分地重疊於先轉置的第一半導體膜。並且，分離第二結合基板，將第二結合基板的凸部的一部分的第二半導體膜轉置而殘留在支撐基板上。第二半導體膜被轉置在與第一半導體膜被轉置的區域不同的區域。
藉由使用其端部被部分地去掉了的結合基板，可以以不接觸於先轉置的半導體膜的方式並且以使先轉置的半導體膜和結合基板部分地重疊的方式進行半導體膜的後轉置。因此，可以將先轉置的半導體膜和後轉置的半導體膜的間隔抑制得小，而可以跨越轉置的半導體膜之間的縫隙地製造半導體裝置。
下面，參照附圖而說明本發明的實施例模式。但是，本發明可以以多個不同方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。
實施例模式1
在本實施例模式中，將說明本發明的半導體裝置的製 造方法，在該製造方法中進行多次從結合基板到支撐基板的半導體膜的轉置。
首先，如圖1A所示，在結合基板100上形成絕緣膜101。作為結合基板100，可以使用矽、鍺等單晶半導體基板或者多晶半導體基板。此外，可以使用由鎵砷、銦磷等化合物半導體形成的單晶半導體基板或者多晶半導體基板作為結合基板100。此外，作為結合基板100，還可以使用在晶格中具有畸變的矽、在矽中添加有鍺的矽鍺等半導體基板。具有畸變的矽可以藉由在其晶格常數大於矽的矽鍺或者氮化矽上的成膜來形成。
絕緣膜101藉由使用氧化矽、氮氧化矽、氧氮化矽、氮化矽等具有絕緣性的材料來形成。絕緣膜101可以是使用一個絕緣膜而成的、或者層疊多個絕緣膜而成的。例如，在本實施例模式中，使用如下的絕緣膜101：從接近於結合基板100一側依次層疊氧的含量高於氮的含量的氧氮化矽、氮的含量高於氧的含量的氮氧化矽。
例如，在使用氧化矽作為絕緣膜101的情況下，絕緣膜101可以藉由使用矽烷和氧、TEOS(四乙氧基矽烷)和氧等混合氣體且利用熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD等氣相成長法來形成。在此情況下，也可以藉由利用氧電漿處理來使絕緣膜101的表面細緻化。此外，在使用氮化矽作為絕緣膜101的情況下，可以藉由使用矽烷和氨的混合氣體且利用電漿CVD法等氣相成長法來形成。此外，在使用氮氧化矽作為絕緣膜101的情況下，可以 藉由使用矽烷和氨的混合氣體、或者矽烷和氧化氮的混合氣體且利用電漿CVD法等氣相成長法來形成。
此外，作為絕緣膜101，也可以使用藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽。作為有機矽烷氣體，可以使用如矽酸乙酯(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(SiH(N(CH3 )2 )3 )等的含矽化合物。
接著，如圖1A所示，如箭頭所示那樣對結合基板100添加氫或稀有氣體、或者氫離子或稀有氣體離子，來在離結合基板100的表面有一定深度的區域中形成具有微孔的易碎層102。易碎層102的形成位置取決於上述添加的加速電壓。並且，由於從結合基板100轉置在支撐基板104上的半導體膜的厚度取決於易碎層102的位置，因此，考慮上述半導體膜的厚度來設定添加的加速電壓。此外，除了上述添加的加速電壓以外，還根據絕緣膜101的厚度，可以改變易碎層102的位置。因此，例如藉由將絕緣膜101的厚度變更大，可以將半導體膜的厚度變更小。該半導體膜的厚度例如為10nm至200nm、較佳的為10nm至50nm。例如，當對結合基板100添加氫時，劑量較佳的為1×1016 /cm2 至1×1017 /cm2 。在本實施例模式中，將劑量設定為1.75×1016 /cm2 且將加速電壓設定為40kV，來進行氫或氫離子的添加。
另外，在形成易碎層102的上述製程中，對結合基板100添加高濃度的氫或稀有氣體、或者氫離子或稀有氣體離子，因此，結合基板100的表面變粗，而有時在與支撐基板104接合上不能獲得十分大的接合強度。藉由設置絕緣膜101，當添加氫或稀有氣體、或者氫離子或稀有氣體離子時保護結合基板100的表面，而可以良好地接合支撐基板104和結合基板100。
接著，如圖1B所示，在絕緣膜101上形成絕緣膜103。與絕緣膜101同樣，絕緣膜103藉由利用氧化矽、氮氧化矽、氧氮化矽、氮化矽等具有絕緣性的材料來形成。絕緣膜103可以是使用一個絕緣膜而成的、或者層疊多個絕緣膜而成的。此外，作為絕緣膜103，也可以使用藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽。在本實施例模式中，作為絕緣膜103，使用藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽。
此外，藉由使用氮化矽、氮氧化矽等阻擋性質高的絕緣膜作為絕緣膜101或者絕緣膜103，可以防止鹼金屬或鹼土金屬等雜質從支撐基板104進入到轉置在支撐基板104上的半導體膜106a以及半導體膜106b。
注意，在本實施例模式中，在形成易碎層102之後形成絕緣膜103，但是不一定需要設置絕緣膜103。但是，由於絕緣膜103在形成易碎層102之後形成，所以其表面的平坦性高於在形成易碎層102之前形成的絕緣膜101。因此，藉由形成絕緣膜103，可以進一步提高以後進行的接合的 強度。
接著，部分地去掉結合基板100的端部。在本實施例模式中，如圖1C所示，藉由跟絕緣膜101及絕緣膜103的端部一起部分地去掉結合基板100的端部，來形成具有凸部105a的結合基板100a以及具有凸部105b的結合基板100b。
結合基板100a使用於先轉置。並且，結合基板100a的其端部被去掉了的區域的在垂直於結合基板100a的方向(深度方向)上的寬度dA 等於或大於從結合基板100a轉置的半導體膜106a的厚度。此外，結合基板100b使用於後轉置。並且，結合基板100b的其端部被去掉了的區域的在垂直於結合基板100b的方向(深度方向)上的寬度dB 大於先轉置的半導體膜106a的厚度。
具體地說，考慮到半導體膜106a的厚度，將其端部被去掉了的區域的在深度方向上的寬度dA 、即凸部105a的在垂直於結合基板100a的方向上的寬度dA 例如設定為10nm以上、較佳的為200nm以上。此外，考慮到半導體膜106a的厚度，將其端部被去掉了的區域的在深度方向上的寬度dB 、即凸部105b的在垂直於結合基板100b的方向上的寬度dB 例如設定為幾μm以上、較佳的為10 μm以上。
此外，將其端部被去掉了的區域的在平行於結合基板100a以及結合基板100b的方向上的寬度例如設定為幾mm至幾十mm，即可。
注意，在本實施例模式中，不但部分地去掉在後轉置中使用的結合基板100b的端部，而且部分地去掉在先轉置中使用的結合基板100a的端部，但是本發明不局限於該結構。在本發明中，在進行多次的轉置中的至少後進行的轉置中使用其端部被部分地去掉了的結合基板，即可。但是，半導體膜中的位於結合基板的端部的部分難以轉置在支撐基板上。因此，對在先轉置中使用的結合基板100a來說，與當採用其端部不被部分地去掉了的基板時相比，當採用其端部被部分地去掉了的基板時，轉置的半導體膜的形狀的再現性更提高。因此，可以容易進行以後結合的結合基板100b的位置對準，而可以將半導體膜之間的間隔抑制得更小。
此外，在本實施例模式中，寬度dA 小於寬度dB ，但是本發明不局限於該結構。寬度dA 可以等於或大於寬度dB 。
接著，也可以在藉由利用接合將結合基板100a及結合基板100b和支撐基板104結合在一起之前，對結合基板100a及結合基板100b進行氫化處理。例如在氫氣氛中在350℃下進行兩個小時左右的氫化處理。
並且，如圖2A所示，將結合基板100a和支撐基板104結合在一起，以使凸部105a朝向支撐基板104一側，就是說以將絕緣膜101以及絕緣膜103夾在中間。藉由使絕緣膜103和支撐基板104在凸部105a中接合，可以將結合基板100a和支撐基板104結合在一起。
由於利用範德瓦耳斯力而形成接合，所以在室溫下也形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板104可以使用各種基板。例如，作為支撐基板104，除了使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板之外，還可以使用石英基板、藍寶石基板等的基板。而且，作為支撐基板104，可以使用矽、鎵砷、銦磷等的半導體基板等。或者，也可以使用包括不銹鋼基板的金屬基板作為支撐基板104。
另外，也可以在將支撐基板104和結合基板100a結合在一起之後，進行加熱處理或加壓處理。藉由進行加熱處理或加壓處理，可以提高接合的強度。
藉由在利用接合將結合基板100a和支撐基板104貼在一起之後進行熱處理，在易碎層102中相鄰的微孔彼此結合，而微孔的體積增大。結果，如圖2B所示，結合基板100a在易碎層102中裂開或分離，而結合基板100a的一部分的半導體膜106a從結合基板100a剝離。較佳的在支撐基板104的耐熱溫度以下的溫度進行熱處理，例如，在400℃至600℃的範圍內進行熱處理即可。藉由該剝離，半導體膜106a與絕緣膜101及絕緣膜103一起被轉置在支撐基板104上。然後，較佳的進行400℃至600℃的熱處理，以便使絕緣膜103和支撐基板104進一步強固地接合。
接著，如圖2C所示，將結合基板100b和支撐基板104結合在一起，以使凸部105b朝向支撐基板104一側，就是說以將絕緣膜101以及絕緣膜103夾在中間。藉由使絕緣膜 103和支撐基板104在凸部105b中接合，可以將結合基板100b和支撐基板104結合在一起。
另外，進行上述結合基板100b的結合，以便將凸部105b配置在先轉置的半導體膜106a以外的區域。如當著眼於虛線107所圍繞的部分時可以知道，由於在本發明中，結合基板100b的端部被部分地去掉，所以可以將凸部105b配置在半導體膜106a的附近，以使結合基板100b和半導體膜106a部分地重疊，而不使結合基板100b接觸於半導體膜106a。
另外，與先轉置同樣，由於利用範德瓦耳斯力而形成接合，所以在室溫下也形成強固的接合。但是，也可以在將支撐基板104和結合基板100b結合在一起之後，進行加熱處理或加壓處理。藉由進行加熱處理或加壓處理，可以提高接合的強度。
藉由在利用接合將結合基板100b和支撐基板104貼在一起之後，進行熱處理，在易碎層102中相鄰的微孔彼此結合，而微孔的體積增大。結果，如圖2D所示，結合基板100b在易碎層102中裂開或分離，而結合基板100b的一部分的半導體膜106b從結合基板100b剝離。較佳的在支撐基板104的耐熱溫度以下的溫度進行熱處理，例如，在400℃至600℃的範圍內進行熱處理即可。藉由該剝離，半導體膜106b與絕緣膜101及絕緣膜103一起被轉置在支撐基板104上。然後，較佳的進行400℃至600℃的熱處理，以便使絕緣膜103和支撐基板104進一步強固地接合。
可以根據結合基板100a和結合基板100b的平面取向來分別控制半導體膜106a和半導體膜106b的晶面取向。適當地選擇具有與要形成的半導體元件適合的晶面取向的結合基板100a、結合基板100b來使用即可。另外，電晶體的遷移率根據半導體膜106a和半導體膜106b的晶面取向而不同。在要獲得遷移率更高的電晶體的情況下，考慮到通道方向和晶面取向而設定結合基板100a和結合基板100b的結合方向。
另外，也可以在支撐基板104的表面上形成有絕緣膜。此時，藉由利用形成在支撐基板104的表面上的絕緣膜和絕緣膜103的接合，來進行支撐基板104和結合基板100a及結合基板100b的結合。藉由在支撐基板104的表面上形成絕緣膜，可以防止鹼金屬、鹼土金屬等雜質從支撐基板104進入到半導體膜106a和半導體膜106b。
接著，如圖3A所示，使轉置的半導體膜106a及半導體膜106b的表面平坦化。平坦化不是一定需要的，但是藉由進行平坦化，可以提高以後形成的電晶體中的在半導體膜106a及半導體膜106b和閘極絕緣膜之間的介面的特性。具體而言，平坦化可以藉由化學機械拋光(CMP)或液體噴射拋光等來進行。藉由上述平坦化，使半導體膜106a及半導體膜106b的厚度薄膜化。
另外，在本實施例模式中，雖然示出了採用智慧剝離法(商標)的情況，其中藉由形成易碎層102將半導體膜106a和半導體膜106b從結合基板100a和結合基板100b分 別剝離，但是也可以採用其他結合法如ELTRAN(磊晶層轉置法)、介電質隔離法、PACE(電漿輔助化學蝕刻)法等.
接著，如圖3B所示，藉由將平坦化了的半導體膜106a以及半導體膜106b加工(構圖)為所希望的形狀，來形成島狀半導體膜108。另外，也可以藉由利用選擇氧化法(LOCOS：矽局部氧化法)、淺溝分離法(STI)等進行元件分離，而不藉由利用半導體膜的構圖進行。
在本發明中，可以藉由使用經過上述製程而形成的島狀半導體膜108，來形成電晶體等各種半導體元件。
在本發明中，藉由使用其端部被部分地去掉了的結合基板100b，可以以不接觸於先轉置的半導體膜106a且使先轉置的半導體膜106a和結合基板100b部分地重疊的方式進行半導體膜106b的後轉置。因此，可以將先轉置的半導體膜106a和後轉置的半導體膜106b的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜106a和半導體膜106b的縫隙地製造半導體裝置。
另外，本發明可以應用於各種各樣的半導體裝置的製造，例如微處理器、圖像處理電路等的積體電路、能夠與詢問器無接觸地進行資料的發送/接收的RF標籤、半導體顯示裝置等。半導體顯示裝置在其範疇包括液晶顯示裝置、各像素中具有以有機發光元件(OLED)為典型的發光元件的發光裝置、DMD(數位微鏡裝置)、PDP(電漿顯示面板)、FED(場致發射顯示器)等、以及具有將使用半導體膜的電路元件用於驅動電路的其他半導體顯示裝置。
實施例模式2
在本實施例模式中，將說明轉置在支撐基板上的半導體膜的配置。
圖4A是結合有多個結合基板201的支撐基板200的俯視圖。多個 結合基板201以不重疊的方式配置在彼此不同的區域。並且，多個結合基板201分別具有虛線所示的凸部202，而且被結合在支撐基板200上以使該凸部202朝向支撐基板200一側。
另外，雖然在圖4A中使用具有如矩形的四角被砍掉的形狀的結合基板201，但是本發明不局限於該結構。結合基板201可以具有矩形或者如矩形的四角是圓形的形狀。但是，藉由使結合基板201具有如矩形的四角被砍掉的形狀或者如矩形的四角是圓形的形狀，如從虛線203所圍繞的部分的放大圖可以知道，可以縮短在角落中相鄰的結合基板201具有的凸部202之間的距離。因此，從結果來看，可以將從上述相鄰的結合基板201分別轉置的半導體膜之間的間隔抑制得小。
另外，在結合基板201具有用於指示平面取向或基板的方向的定向平面或平面的情況下，較佳的以不重疊於定向平面或平面的方式形成凸部202。
如圖4A所示，藉由在將結合基板201結合在支撐基板200上之後，分離結合基板201，如圖4B所示，將半導體 膜204轉置在支撐基板200上。接著，將多個結合基板205結合在支撐基板200上。
與結合基板201同樣，多個結合基板205以不重疊的方式配置在彼此不同的區域。此外，多個結合基板205分別具有虛線所示的凸部206，並且被結合在支撐基板200上以使該凸部206朝向支撐基板200一側。並且，結合基板205和半導體膜204可以部分地重疊，但是各結合基板205具有的凸部206配置在不同於半導體膜204被轉置的區域的區域。
另外，雖然在圖4B中，與結合基板201同樣，結合基板205具有如矩形的四角被砍掉的形狀，但是本發明不局限於該結構。結合基板205可以具有矩形或者如矩形的四角是圓形的形狀。但是，藉由使結合基板205具有如矩形的四角被砍掉的形狀或者如矩形的四角是圓形的形狀而不是矩形，可以縮短在角落中相鄰的結合基板205具有的凸部206之間的距離。因此，從結果來看，可以將從上述相鄰的結合基板205分別轉置的半導體膜之間的間隔抑制得小。
另外，在結合基板205具有用於指示平面取向或基板的方向的定向平面或平面的情況下，較佳的以不重疊於定向平面或平面的方式形成凸部206。
藉由在如圖4B所示地將結合基板205結合在支撐基板200上之後，分離結合基板205，如圖4C所示，可以將半導體膜207轉置在支撐基板200上。
在本發明中，藉由使用其端部被部分地去掉了的結合基板205，可以以不接觸於先轉置的半導體膜204且使先轉置的半導體膜204和結合基板205部分地重疊的方式進行半導體膜207的後轉置。因此，可以將先轉置的半導體膜204和後轉置的半導體膜207的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜204和半導體膜207的縫隙地製造半導體裝置。
另外，在本實施例模式中，不但部分地去掉在後轉置中使用的結合基板205的端部，而且部分地去掉在先轉置中使用的結合基板201的端部，但是本發明不局限於該結構。在本發明中，在進行多次的轉置中的至少以後進行的轉置中使用其端部被部分地去掉了的結合基板，即可。但是，半導體膜中的位於結合基板的端部的部分難以再現性好地轉置在支撐基板上。因此，對在先轉置中使用的結合基板201來說，與當採用其端部不被部分地去掉了的基板時相比，當採用其端部被部分地去掉了的基板時，可以再現性更好地轉置半導體膜204。因此，可以容易進行以後結合的結合基板205的位置對準，而可以將半導體膜204和半導體膜207之間的間隔抑制得更小。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式3
在本實施例模式中，將說明轉置在支撐基板上的半導 體膜的配置。
圖5A是結合有多個具有圓形的結合基板301的支撐基板300的俯視圖。多個結合基板301以不重疊的方式配置在彼此不同的區域。並且，多個結合基板301分別具有虛線所示的凸部302，而且被結合在支撐基板300上以使該凸部302朝向支撐基板300一側。
另外，雖然在圖5A中凸部302具有如矩形的四角被砍掉的形狀，但是本發明不局限於該結構。凸部302可以具有矩形或者如矩形的四角是圓形的形狀。但是，藉由使凸部302具有如矩形的四角被砍掉的形狀或者如矩形的四角是圓形的形狀而不是矩形，可以容易進行從凸部302轉置的半導體膜彼此的在各角落中的位置對準。
另外，在結合基板301具有用於指示平面取向的槽口或平面的情況下，較佳的以不重疊於槽口或平面的方式形成凸部302。
藉由在如圖5A所示地將結合基板301結合在支撐基板300上之後，在凸部302中分離結合基板301，如圖5B所示地將半導體膜304轉置在支撐基板300上。接著，將多個結合基板305結合在支撐基板300上。
與結合基板301同樣，多個結合基板305以不重疊的方式配置在彼此不同的區域。此外，多個結合基板305分別具有虛線所示的凸部306，並且被結合在支撐基板300上以使該凸部306朝向支撐基板300一側。並且，結合基板305和半導體膜304可以部分地重疊，但是各結合基板305具有 的凸部306配置在不同於半導體膜304被轉置的區域的區域。
另外，雖然在圖5B中結合基板305的凸部306具有矩形，但是本發明不局限於該結構。結合基板305的凸部306可以具有如矩形的四角被砍掉的形狀或者如矩形的四角是圓形的形狀。
如圖5B所示，藉由在將結合基板305結合在支撐基板300上之後，在凸部306中分離結合基板305，如圖5C所示，可以將半導體膜307轉置在支撐基板300上。
從虛線303所圍繞的部分的放大圖可以知道，與凸部302同樣，在角落中相鄰的半導體膜304彼此具有如矩形的四角被砍掉的形狀。因此，當進行轉置時，可以容易進行上述半導體膜304彼此的在各角落中的位置對準。
另外，在結合基板305具有用於指示平面取向的槽口或平面的情況下，較佳的以不重疊於槽口或平面的方式形成凸部306。
在本發明中，藉由使用其端部被部分地去掉了的結合基板305，可以以不接觸於先轉置的半導體膜304且使先轉置的半導體膜304和結合基板305部分地重疊的方式進行後的半導體膜307的轉置。因此，可以將先轉置的半導體膜304和後轉置的半導體膜307的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜304和半導體膜307的縫隙地製造半導體裝置。
另外，在本實施例模式中，不但部分地去掉在後轉置中使用的結合基板305的端部，而且部分地去掉在先轉置中使用的結合基板301的端部，但是本發明不局限於該結構。在本發明中，在進行多次的轉置中的至少以後進行的轉置中使用其端部被部分地去掉了的結合基板，即可。但是，半導體膜中的位於結合基板的端部的部分難以再現性好地轉置在支撐基板上。因此，對在先轉置中使用的結合基板301來說，與當採用其端部不被部分地去掉了的基板時相比，當採用其端部被部分地去掉了的基板時，可以再現性好地轉置半導體膜304。因此，可以容易進行以後結合的結合基板305的位置對準，而可以將半導體膜304和半導體膜307之間的間隔抑制得更小。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式4
在本實施例模式中，將說明轉置在支撐基板上的半導體膜的配置。
圖6A是結合有多個具有圓形的結合基板401的支撐基板400的俯視圖。多個結合基板401以不重疊的方式配置在彼此不同的區域。並且，多個結合基板401分別具有虛線所示的凸部402，而且被結合在支撐基板400上以使該凸部402朝向支撐基板400一側。注意，在本實施例模式中，例示凸部402的形狀是正六角形的情況。
另外，在結合基板401具有用於指示平面取向的槽口或平面的情況下，較佳的以不重疊於槽口或平面的方式形成凸部402。
藉由在如圖6A所示地將結合基板401結合在支撐基板400上之後，在凸部402中分離結合基板401，如圖6B所示地將半導體膜404轉置在支撐基板400上。接著，將多個結合基板405結合在支撐基板400上。
與結合基板401同樣，多個結合基板405以不重疊的方式配置在彼此不同的區域。此外，多個結合基板405分別具有虛線所示的凸部406，並且被結合在支撐基板400上以使該凸部406朝向支撐基板400一側。並且，結合基板405和半導體膜404可以部分地重疊，但是各結合基板405具有的凸部406配置在不同於半導體膜404被轉置的區域的區域。注意，在本實施例模式中，例示凸部406的形狀是正六角形的情況。
另外，在結合基板405具有用於指示平面取向的槽口或平面的情況下，較佳的以不重疊於槽口或平面的方式形成凸部406。
如圖6B所示，藉由在將結合基板405結合在支撐基板400上之後，在凸部406中分離結合基板405，如圖6C所示，可以將半導體膜407轉置在支撐基板400上。接著，將結合基板408結合在支撐基板400上。
結合基板408具有虛線所示的凸部409，並且被結合在 支撐基板400上以使該凸部409朝向支撐基板400一側。並且，結合基板408和半導體膜404、半導體膜407可以部分地重疊，但是結合基板408具有的凸部409配置在不同於半導體膜404、半導體膜407被轉置的區域的區域。注意，在本實施例模式中，例示凸部409的形狀是正六角形的情況。
另外，在結合基板408具有用於指示平面取向的槽口或平面的情況下，較佳的以不重疊於槽口或平面的方式形成凸部409。
如圖6D所示，藉由在將結合基板408結合在支撐基板400上之後，在凸部409中分離結合基板408，如圖6D所示，可以將半導體膜410轉置在支撐基板400上。
在本發明中，藉由使用其端部被部分地去掉了的結合基板405，可以以不接觸於先轉置的半導體膜404且使先轉置的半導體膜404和結合基板405部分地重疊的方式進行半導體膜407的後轉置。再者，在本發明中，藉由使用其端部被部分地去掉了的結合基板408，可以以不接觸於先轉置的半導體膜404、半導體膜407且使先轉置的半導體膜404、半導體膜407和結合基板408部分地重疊的方式進行半導體膜410的後轉置。因此，可以將先轉置的半導體膜404和後轉置的半導體膜407、半導體膜410的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜404、半導體膜407和半導體膜410的縫隙地製造半導體裝置。
另外，在本實施例模式中，不但部分地去掉在後轉置中使用的結合基板405、結合基板408的端部，而且部分地去掉在先轉置中使用的結合基板401的端部，但是本發明不局限於該結構。在本發明中，在進行多次的轉置中的至少以後進行的轉置中使用其端部被部分地去掉了的結合基板，即可。但是，半導體膜中的位於結合基板的端部的部分難以再現性好地轉置在支撐基板上。因此，對在先轉置中使用的結合基板401來說，與當採用其端部不被部分地去掉了的基板時相比，當採用其端部被部分地去掉了的基板時，可以再現性好地轉置半導體膜404。因此，可以容易進行以後結合的結合基板405、結合基板408的位置對準，而可以將半導體膜404、半導體膜407和半導體膜410之間的間隔抑制得更小。
注意，雖然在本實施例模式中，例示凸部402、凸部406、凸部409的形狀是正六角形的情況，但是本發明不局限於該結構。凸部402、凸部406、凸部409可以具有邊數為3、4、5或7以上的多角形或者圓形、橢圓形等包括曲線的形狀。但是，在使凸部402、凸部406、凸部409具有正三角形、正方形、長方形或者正六角形的情況下，可以以鋪滿的方式將半導體膜轉置在支撐基板400上，而在半導體膜之間不製造無用的空間。特別在凸部402、凸部406、凸部409具有正六角形的情況下，不但可以在支撐基板400上沒有無用的空間地鋪滿半導體膜，而且可以使從一個圓形結合基板轉置在支撐基板上的半導體膜的面積最大。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式5
在本實施例模式中，將說明本發明的半導體裝置的製造方法，其中進行多次從結合基板到支撐基板的半導體膜的轉置。
首先，如圖7A所示，在結合基板500上形成絕緣膜501。作為結合基板500，可以使用矽、鍺等的單晶半導體基板或多晶半導體基板。除此之外，可以使用由鉀砷、銦磷等的化合物半導體形成的單晶半導體基板或多晶半導體基板作為結合基板500。另外，作為結合基板500，還可以使用具有晶格畸變的矽、對矽添加了鍺的矽鍺等的半導體基板。具有晶格畸變的矽可以藉由在其晶格常數大於矽的矽鍺或氮化矽上進行成膜來形成。
絕緣膜501藉由使用氧化矽、氮氧化矽、氮化矽等具有絕緣性的材料來形成。絕緣膜501可以是使用一個絕緣膜而成的、或者層疊多個絕緣膜而成的。例如，在本實施例模式中，使用如下的絕緣膜501：從接近於結合基板500一側依次層疊氧的含量高於氮的含量的氧氮化矽、氮的含量高於氧的含量的氮氧化矽。
例如，在使用氧化矽作為絕緣膜501的情況下，絕緣膜501可以藉由使用矽烷和氧、TEOS(四乙氧基矽烷)和氧等混合氣體且利用熱CVD、電漿CVD、常壓CVD、偏壓 ECRCVD等氣相成長法來形成。在此情況下，也可以藉由利用氧電漿處理來使絕緣膜501的表面細緻化。或者，在使用矽作為結合基板500的情況下，藉由對結合基板500的表面進行熱氧化，可以形成利用氧化矽的絕緣膜501。此外，在使用氮化矽作為絕緣膜501的情況下，可以藉由使用矽烷和氨的混合氣體且利用電漿CVD法等氣相成長法來形成。此外，在使用氮氧化矽作為絕緣膜501的情況下，可以藉由使用矽烷和氨的混合氣體、或者矽烷和氧化氮的混合氣體且利用電漿CVD法等氣相成長法來形成。
此外，作為絕緣膜501，也可以使用藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽。作為有機矽烷氣體，可以使用如矽酸乙酯(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(SiH(N(CH3 )2 )3 )等的含矽化合物。
接著，如圖7A所示，如箭頭所示那樣對結合基板500添加氫或稀有氣體、或者氫離子或稀有氣體離子，來在離結合基板500的表面有一定深度的區域中形成具有微孔的易碎層502。易碎層502被形成的位置取決於上述添加的加速電壓。並且，由於從結合基板500轉置在支撐基板504上的半導體膜的厚度取決於易碎層502的位置，因此，考慮到上述半導體膜的厚度來設定添加的加速電壓。此外，除了上述添加的加速電壓以外，還根據絕緣膜501的厚度， 可以改變易碎層502的位置。因此，例如藉由將絕緣膜501的厚度變更大，可以將半導體膜的厚度變更小。該半導體膜的厚度例如為10nm至200nm、較佳的為10nm至50nm。例如，當對結合基板500添加氫時，劑量較佳的為1×1016 /cm2 至1×1017 /cm2 。
另外，在形成易碎層502的上述製程中，對結合基板500添加高濃度的氫或稀有氣體、或者氫離子或稀有氣體離子，因此，結合基板500的表面變粗，而有時在與支撐基板504接合上不能獲得十分大的接合強度。藉由設置絕緣膜501，當添加氫或稀有氣體、或者氫離子或稀有氣體離子時保護結合基板500的表面，而可以良好地接合支撐基板504和結合基板500。
接著，部分地去掉結合基板500的端部。在本實施例模式中，如圖7B所示，藉由跟絕緣膜501的端部一起部分地去掉結合基板500的端部，來形成具有凸部505a的結合基板500a以及具有凸部505b的結合基板500b。
結合基板500a被使用於先轉置。並且，結合基板500a的其端部被去掉了的區域的在垂直於結合基板500a的方向(深度方向)上的寬度dA 等於或大於從結合基板500a轉置的半導體膜506a的厚度。此外，結合基板500b被使用於後轉置。並且，結合基板500b的其端部被去掉了的區域的在垂直於結合基板500b的方向(深度方向)上的寬度dB 大於先轉置的半導體膜506a的厚度。
具體地說，考慮到半導體膜506a的厚度，將其端部 被去掉了的區域的在深度方向上的寬度dA 、即凸部505a的在垂直於結合基板500a的方向上的寬度dA 例如設定為10nm以上、較佳的為200nm以上。此外，考慮到半導體膜506a的厚度，將其端部被去掉了的區域的在深度方向上的寬度dB 、即凸部505b的在垂直於結合基板500b的方向上的寬度dB 例如設定為幾μm以上、較佳的為10 μm以上。
此外，將其端部被去掉了的區域的在平行於結合基板500a以及結合基板500b的方向上的寬度例如設定為幾mm至幾十mm，即可。
注意，在本實施例模式中，不但部分地去掉在後轉置中使用的結合基板500b的端部，而且部分地去掉在先轉置中使用的結合基板500a的端部，但是本發明不局限於該結構。在本發明中，在進行多次的轉置中的至少後進行的轉置中使用其端部被部分地去掉了的結合基板，即可。但是，半導體膜中的位於結合基板的端部的部分難以轉置在支撐基板上。因此，對在先轉置中使用的結合基板500a來說，與當採用其端部不被部分地去掉了的基板時相比，當採用其端部被部分地去掉了的基板時，轉置的半導體膜的形狀的再現性提高。因此，可以容易進行以後結合的結合基板500b的位置對準，而可以將轉置的半導體膜之間的間隔抑制得更小。
此外，在本實施例模式中，寬度dA 小於寬度dB ，但是本發明不局限於該結構。寬度dA 可以等於或大於寬度 dB 。
接著，如圖7C所示，去掉形成在凸部505a、凸部505b上的絕緣膜501。絕緣膜501不一定需要去掉，但是在由於為了形成上述易碎層502的摻雜而絕緣膜501的表面變粗糙的情況下，藉由去掉絕緣膜501，可以將平坦性更高的凸部505a、凸部505b的表面使用于接合，因此可以進一步提高接合的強度。
此外，在使用離子淋浴類型的離子摻雜裝置進行上述氫或稀有氣體、或者氫離子或稀有氣體離子的添加的情況下，有時在絕緣膜501中殘存重金屬等雜質。藉由去掉絕緣膜501，可以與絕緣膜501一起去掉上述雜質。
此外，也可以在去掉絕緣膜501之後，在凸部505a及凸部505b上形成絕緣膜。此時，該絕緣膜較佳的藉由使用氧化矽、氮氧化矽、氮化矽等具有絕緣性的材料以1nm至50nm的厚度來形成。此外，也可以使用藉由利用有機矽烷氣體且利用化學氣相成長法而製造的氧化矽作為該絕緣膜。該絕緣膜可以是使用一個絕緣膜而成的、或者層疊多個絕緣膜而成的。另外，藉由利用羥基化或電漿氧化而形成的絕緣膜，與藉由利用氣相沉積法而形成的絕緣膜不同，難以產生起因於塵埃的表面上的凹凸，而可以獲得高平坦性。因此，藉由利用羥基化或電漿氧化在凸部505a及凸部505b上形成上述絕緣膜，可以進一步提高以後進行的接合的強度。
接著，也可以在藉由利用接合將結合基板500a及結 合基板500b和支撐基板504結合在一起之前，對結合基板500a及結合基板500b進行氫化處理。氫化處理例如在氫氣氛中在350℃下進行兩個小時左右。
接著，如圖8A所示，在支撐基板504上形成絕緣膜503。與絕緣膜501同樣，絕緣膜503藉由利用氧化矽、氮氧化矽、氮化矽等具有絕緣性的材料來形成。絕緣膜503可以是使用一個絕緣膜而成的、或者層疊多個絕緣膜而成的。此外，作為絕緣膜503，也可以使用藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽。
此外，藉由使用氮化矽、氮氧化矽等阻擋性質高的絕緣膜作為絕緣膜503，可以防止鹼金屬或鹼土金屬等雜質從支撐基板504進入到轉置在支撐基板504上的半導體膜506a以及半導體膜506b。
在本實施例模式中，使用如下的絕緣膜503：從接近於支撐基板504一側依次層疊有氮的含量高於氧的含量的氮氧化矽膜、氧的含量高於氮的含量的氧氮化矽膜、藉由使用有機矽烷氣體且利用化學氣相成長法來製造的氧化矽膜。
並且，如圖8A所示，將結合基板500a和支撐基板504結合在一起，以使凸部505a朝向支撐基板504一側，就是說以將絕緣膜503夾在中間。藉由使絕緣膜503和結合基板500a在凸部505a中接合，可以將結合基板500a和支撐基板504結合在一起。
由於利用範德瓦耳斯力而形成接合，所以在室溫下也 形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板504可以使用各種基板。例如，作為支撐基板504，除了使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板之外，還可以使用石英基板、藍寶石基板等的基板。而且，作為支撐基板504，可以使用矽、鎵砷、銦磷等的半導體基板等。或者，也可以使用包括不銹鋼基板的金屬基板作為支撐基板504。
另外，也可以在將支撐基板504和結合基板500a結合在一起之後，進行加熱處理或加壓處理。藉由進行加熱處理或加壓處理，可以提高接合的強度。
藉由在利用接合將結合基板500a和支撐基板504貼在一起之後，進行熱處理，在易碎層502中相鄰的微孔彼此結合，而微孔的體積增大。結果，如圖8B所示，結合基板500a在易碎層502中裂開或分離，而結合基板500a的一部分的半導體膜506a從結合基板500a剝離。較佳的在支撐基板504的耐熱溫度以下的溫度進行熱處理，例如在400℃至600℃的範圍內進行熱處理即可。藉由該剝離，半導體膜506a被轉置在支撐基板504上。然後，較佳的進行400℃至600℃的熱處理，以便使絕緣膜503和半導體膜506a進一步強固地接合。
接著，如圖8C所示，將結合基板500b和支撐基板504結合在一起，以使凸部505b朝向支撐基板504一側，就是說以將絕緣膜503夾在中間。藉由使絕緣膜503和結合基板500b在凸部505b中接合，可以將結合基板500b和支撐基 板504結合在一起。
另外，進行上述結合基板500b的結合，以便將凸部505b配置在先轉置的半導體膜506a以外的區域。由於在本發明中，結合基板500b的端部被部分地去掉，所以可以將凸部505b配置在半導體膜506a的附近，以使結合基板500b和半導體膜506a部分地重疊，而不使結合基板500b接觸於半導體膜506a。
另外，與先轉置同樣，由於利用範德瓦耳斯力而形成接合，所以在室溫下也形成強固的接合。但是，也可以在將支撐基板504和結合基板500b結合在一起之後，進行加熱處理或加壓處理。藉由進行加熱處理或加壓處理，可以提高接合的強度。
藉由在利用接合將結合基板500b和支撐基板504貼在一起之後，進行熱處理，在易碎層502中相鄰的微孔彼此結合，而微孔的體積增大。結果，如圖8D所示，結合基板500b在易碎層502中裂開或分離，而結合基板500b的一部分的半導體膜506b從結合基板500b剝離。較佳的在支撐基板504的耐熱溫度以下的溫度進行熱處理，例如在400℃至600℃的範圍內進行熱處理即可。藉由該剝離，半導體膜506b被轉置在支撐基板504上。然後，較佳的進行400℃至600℃的熱處理，以便使絕緣膜503和半導體膜506b進一步強固地接合。
可以根據結合基板500a和結合基板500b的平面取向來分別控制半導體膜506a和半導體膜506b的晶面取向。 適當地選擇具有與要形成的半導體元件適合的晶面取向的結合基板500a、結合基板500b來使用即可。另外，電晶體的遷移率根據半導體膜506a和半導體膜506b的晶面取向而不同。在要獲得更高遷移率的電晶體的情況下，考慮到通道方向和晶面取向而設定結合基板500a和結合基板500b的結合方向。
另外，也可以不一定在支撐基板504的表面上形成有絕緣膜503。此時，藉由直接接合支撐基板504、結合基板500a及結合基板500b，來進行支撐基板504、結合基板500a及結合基板500b的結合。但是，藉由在支撐基板504的表面上形成絕緣膜，可以防止鹼金屬、鹼土金屬等雜質從支撐基板504進入到半導體膜506a和半導體膜506b。此外，當在支撐基板504的表面上形成絕緣膜503時，由於在絕緣膜503和結合基板500a及結合基板500b之間進行接合，所以可以進行接合而不取決於支撐基板504的種類。
接著，如圖9A所示，使轉置的半導體膜506a及半導體膜506b的表面平坦化。平坦化不是一定需要的，但是藉由進行平坦化，可以提高在以後形成的電晶體中的半導體膜506a及半導體膜506b和閘極絕緣膜之間的介面的特性。具體而言，平坦化可以藉由化學機械拋光(CMP)或液體噴射拋光等來進行。藉由上述平坦化，使半導體膜506a及半導體膜506b的厚度薄膜化。
另外，在本實施例模式中，雖然示出採用智慧剝離法(商標)的情況，其中藉由形成易碎層502將半導體膜506a 和半導體膜506b從結合基板500a和結合基板500b分別剝離，但是也可以採用其他結合法如ELTRAN(磊晶層轉置法)、介電質隔離法、PACE(電漿輔助化學蝕刻)法等.
接著，如圖9B所示，藉由將平坦化了的半導體膜506a以及半導體膜506b加工(構圖)為所希望的形狀，來形成島狀半導體膜508。另外，也可以藉由利用選擇氧化法(LOCOS：矽局部氧化法)、淺溝分離法(STI)等進行元件分離，而不藉由利用半導體膜的構圖進行。
在本發明中，可以藉由使用經過上述製程而形成的島狀半導體膜508，來形成電晶體等各種半導體元件。
在本發明中，藉由使用其端部被部分地去掉了的結合基板500b，可以以不接觸於先轉置的半導體膜506a且使先轉置的半導體膜506a和結合基板500b部分地重疊的方式進行半導體膜506b的後轉置。因此，可以將先轉置的半導體膜506a和後轉置的半導體膜506b的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜506a和半導體膜506b的縫隙地製造半導體裝置。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式6
在本實施例模式中，將說明如下製程：在形成到實施例模式5的圖8D之後，填充半導體膜506a、半導體膜506b之間地形成半導體膜，然後使該半導體膜晶化。
首先，在完了到實施例模式5的圖8D的製程之後，如圖10A所示，覆蓋半導體膜506a及半導體膜506b地在支撐基板504上形成半導體膜510。但是，在本實施例模式中，如圖7C的製程所示，較佳的去掉在結合基板500a及結合基板500b上的絕緣膜501。半導體膜510既可以覆蓋半導體膜506a及半導體膜506b的整個表面，又可以填充半導體膜506a及半導體膜506b的縫隙地部分地覆蓋半導體膜506a及半導體膜506b。並且，使半導體膜510的厚度等於或大於半導體膜506a及半導體膜506b。
接著，如圖10B所示，藉由使用具有結晶性的半導體膜506a及半導體膜506b且利用磊晶生長來使半導體膜510晶化。藉由使半導體膜510晶化，由半導體膜506a、半導體膜506b及半導體膜510形成具有結晶性的半導體膜511。磊晶生長可以藉由熱處理、光照射、電子束照射等來進行。在本實施例模式中，藉由利用雷射器且利用磊晶生長來使半導體膜510晶化。
在使用脈衝振盪的雷射器例如受激準分子雷射器的情況下，以1J/cm2 至2J/cm2 的能量密度進行雷射光束的照射，即可。此外，在使用連續振盪的雷射器例如Nd：YVO4 雷射器的二次諧波的情況下，將射束的寬度設定得長於半導體膜506a和半導體膜506b的縫隙，且以15m/sec的掃描速度進行雷射光束的照射，即可。
另外，作為脈衝振盪的雷射器，例如可以使用Ar雷射器、Kr雷射器、受激準分子雷射器、CO2 雷射器、YAG 雷射器、Y2 O3 雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、玻璃雷射器、紅寶石雷射器、變石雷射器、Ti：藍寶石雷射器、銅蒸氣雷射器、或金蒸氣雷射器。
作為連續振盪的氣體雷射器，可以使用Ar雷射器、Kr雷射器等。另外，作為連續振盪的固體雷射器，可以使用YAG雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、鎂橄欖石(Mg2 SiO4 )雷射器、GdVO4 雷射器、Y2 O3 雷射器、玻璃雷射器、紅寶石雷射器、變石雷射器、Ti：藍寶石雷射器等。
此外，雷射光束可以照射到半導體膜506a、半導體膜506b以及半導體膜510的整個表面，或者除了照射到整個表面以外，還可以照射到半導體膜510中的位於半導體膜506a和半導體膜506b之間的部分。
此外，雖然在本實施例模式中說明了在半導體膜510中使結晶固相生長的實例，但是本發明不局限於該結構。也可以將包括用於結晶的原子的氣體供應在加熱了的支撐基板504上，且使具有結晶性的半導體膜從半導體膜506a及半導體膜506b氣相生長。
接著，如圖10C所示，藉由化學機械拋光(CMP)或液體噴射拋光等，來使半導體膜511平坦化。此外，在只對半導體膜510中的位於半導體膜506a和半導體膜506b之間的部分進行晶化的情況下，可以藉由上述拋光去掉半導體膜510中的在半導體膜506a及半導體膜506b上的未晶化的部分。
接著，如圖10D所示，藉由將平坦化了的半導體膜511加工(構圖)為所希望的形狀，來形成島狀半導體膜512。另外，也可以藉由利用選擇氧化法(LOCOS：矽局部氧化法)、淺溝分離法(STI)等進行元件分離，而不藉由利用半導體膜的構圖進行。
在本發明中，可以藉由使用經過上述製程而形成的島狀半導體膜512，來形成電晶體等各種半導體元件。
在本實施例模式中，由於可以填充半導體膜506a和半導體膜506b之間的縫隙地形成半導體膜511，所以可以清除起因於上述縫隙的半導體元件的佈局上的限制。此外，在本發明中，因為可以將半導體膜506a和半導體膜506b之間的縫隙抑制得小為幾十μm左右，所以可以縮短利用上述磊晶生長的半導體膜510的晶化所需要的時間。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式7
在本實施例模式中，將說明在實施例模式1、實施例模式6所示的半導體裝置的製造方法中使用的分離結合基板的方法的一個方式。
首先，對結合基板添加氫或稀有氣體、或者氫離子或稀有氣體離子，來在離結合基板的表面有一定深度的區域中形成具有微孔的易碎層。並且，在本實施例模式中，在 利用接合將結合基板和支撐基板結合在一起之後，藉由利用由於微波等高頻的介電加熱對結合基板選擇性地進行加熱處理，而不對結合基板及支撐基板的全體進行熱處理。
上述利用介電加熱的加熱處理可以藉由對結合基板照射產生在高頻發生裝置中的頻率為300MHz至3THz的高頻來進行。在本實施例模式中，藉由以900W照射14分鐘2.45GHz的微波，在易碎層中使相鄰的微孔彼此結合，而最後分離結合基板。
在本實施例模式中，作為支撐基板，使用容易透過上述高頻而不吸收的基板。例如，作為支撐基板，可以使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板、碳化矽等陶瓷基板、藍寶石基板等。
當為了使結合基板在易碎層中分離而對結合基板及支撐基板的全體進行熱處理時，根據其種類而有時在支撐基板中發生收縮等變質。如本發明那樣，在支撐基板上進行多次結合基板的分離的情況下，藉由對結合基板選擇性地進行加熱，可以防止支撐基板的變質，並且可以防止起因於支撐基板的變質而在二次以後的半導體膜的轉置中發生故障。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例模式8
在本實施例模式中，將說明用於本發明的電晶體的具 體製造方法的一個例子。
首先，如圖11A所示，在支撐基板601上形成島狀半導體膜603、島狀半導體膜604。在支撐基板601和島狀半導體膜603及島狀半導體膜604之間設置有絕緣膜602。絕緣膜602既可以藉由層疊多個絕緣膜來形成，又可以藉由利用一個絕緣膜來形成。
島狀半導體膜603、604也可以添加有雜質元素，以便控制臨界值電壓。例如，在作為賦予p型的雜質元素添加硼的情況下，以5×1017 cm－3 以上且1×1018 cm－3 以下的濃度添加即可。以控制臨界值電壓為目的的雜質元素的添加可以在將半導體膜轉置在支撐基板601上之前或在轉置之後進行。
另外，也可以在形成島狀半導體膜603、604之後且在形成閘極絕緣膜606之前進行氫化處理。氫化處理例如在氫氣氣氛中以350℃進行兩個小時左右。
接著，如圖11B所示，以覆蓋島狀半導體膜603、604的方式形成閘極絕緣膜606。閘極絕緣膜606可以藉由進行高密度電漿處理使島狀半導體膜603、604的表面氧化或氮化來形成。高密度電漿處理例如使用He、Ar、Kr、Xe等的稀有氣體與氧、氧化氮、氨、氮、氫等的混合氣體來進行。在此情況下，可以藉由導入微波來激發電漿，而產生低電子溫度且高密度的電漿。藉由使用由這種高密度的電漿產生的氧基(也有包括OH基的情況)或氮基(也有包括NH基的情況)使半導體膜的表面氧化或氮化，1nm至20nm 、較佳的為5nm至10nm的絕緣膜形成為與半導體膜接觸。該5nm至10nm的絕緣膜用作閘極絕緣膜606。
上述的利用高密度電漿處理的半導體膜的氧化或氮化以固相反應進行，從而可以使閘極絕緣膜606和島狀半導體膜603、604之間的介面態密度極為低。另外，藉由利用高密度電漿處理直接使半導體膜氧化或氮化，可以抑制被形成的絕緣膜的厚度的不均勻性。另外，在半導體膜具有結晶性的情況下，藉由利用高密度電漿處理以固相反應使半導體膜的表面氧化，可以抑制僅在晶粒介面快速進行氧化，並且形成均勻性好且介面態密度低的閘極絕緣膜。在閘極絕緣膜的一部分或全部包括利用高密度電漿處理來形成的絕緣膜而成的電晶體可以抑制特性的不均勻性。
或者，也可以藉由對島狀半導體膜603、604進行熱氧化，來形成閘極絕緣膜606。此外，也可以藉由利用電漿CVD法或濺射法等且使用單層或疊層的包括氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或者氧化鉭的膜，來形成閘極絕緣膜606。
接著，如圖11C所示，藉由在閘極絕緣膜606上形成導電膜，然後將該導電膜加工(構圖)為預定的形狀，來在島狀半導體膜603、604的上方形成電極607。可以使用CVD法、濺射法等來形成導電膜。作為導電膜可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等。另外，既可以使用以上述金屬為主要成分的合金，又可以使用包括上述金屬的化合物。或者，也 可以使用對半導體膜摻雜了賦予導電性的雜質元素如磷等而成的多晶矽等半導體來形成。
作為兩個導電膜的搭配，可以使用氮化鉭或鉭(Ta)作為第一層，並且使用鎢(W)作為第二層。除了上述實例以外，還可以舉出氮化鎢和鎢、氮化鉬和鉬、鋁和鉭、以及鋁和鈦等。由於鎢、氮化鉭具有高耐熱性，所以在形成兩層導電膜之後的製程中可以進行以熱啟動為目的的加熱處理。另外，作為兩個導電膜的搭配，例如可以使用摻雜有賦予n型的雜質元素的矽和NiSi(鎳矽化物)、摻雜有賦予n型的雜質元素的Si和WSix 等。
另外，雖然在本實施例模式中由一個導電膜形成電極607，但本實施例模式不局限於該結構。電極607也可以由被層疊的多個導電膜形成。在採用層疊三個以上的導電膜而成的三層結構的情況下，較佳的採用鉬膜、鋁膜和鉬膜的疊層結構。
另外，作為當形成電極607時使用的掩模，也可以使用氧化矽、氧氮化矽等而替代抗蝕劑。在此情況下，雖然還添加進行構圖來形成氧化矽、氧氮化矽等的掩模的製程，但是由於當蝕刻時的掩模的厚度的減少比使用抗蝕劑的情況少，所以可以形成具有所希望的寬度的電極607。另外，也可以藉由使用液滴噴射法選擇性地形成電極607，而不使用掩模。
注意，液滴噴射法是指從細孔噴射或噴出包括預定組成物的液滴來形成預定圖案的方法，並且噴墨法等包括在 其範疇內。
另外，藉由在形成導電膜之後使用ICP(感應耦合電漿)蝕刻法並且適當地調節蝕刻條件(施加到線圈型電極層的電力量、施加到基板一側的電極層的電力量、基板一側的電極溫度等)，可以將電極607蝕刻為具有所希望的錐形形狀。另外，還可以根據掩模形狀來控制錐形形狀的角度等。另外，作為蝕刻用氣體，可以適當地使用氯類氣體諸如氯、氯化硼、氯化矽或者四氯化碳等；氟類氣體諸如四氟化碳、氟化硫磺或者氟化氮等；或者氧。
接著，如圖11D所示，以電極607作為掩模對半導體膜603、604添加賦予一種導電類型的雜質元素。在本實施例模式中，對半導體膜604添加賦予p型的雜質元素(例如硼)，而對半導體膜603添加賦予n型的雜質元素(例如磷或砷)。另外，當將賦予p型的雜質元素添加到半導體膜604時，使用掩模等覆蓋要添加n型雜質元素的半導體膜603，來選擇性地添加賦予p型的雜質元素。反而，當將賦予n型的雜質元素添加到半導體膜603時，使用掩模等覆蓋要添加賦予p型的雜質元素的半導體膜604，來選擇性地添加賦予n型的雜質元素。或者，還可以首先對半導體膜603及半導體膜604添加賦予p型或n型的雜質元素，然後僅對一個半導體膜以更高濃度選擇性地添加賦予p型及n型中的另一個的雜質元素。藉由上述雜質元素的添加，在半導體膜603中形成雜質區域608，而在半導體膜604中形成雜質區域609。
接著，如圖12A所示，在電極607的側面形成側壁610。例如可以藉由以覆蓋閘極絕緣膜606及電極607的方式形成新的絕緣膜，並且進行以垂直方向為主體的各向異性蝕刻而部分地蝕刻新形成的絕緣膜，來形成側壁610。藉由上述各向異性蝕刻，部分地蝕刻新形成的絕緣膜，在電極607的側面形成側壁610。另外，也可以藉由上述各向異性蝕刻，部分地蝕刻閘極絕緣膜606。可以藉由電漿CVD法或濺射法等且使用單層或疊層的矽膜、氧化矽膜、氧氮化矽膜、氮氧化矽膜、或者包括有機樹脂等的有機材料的膜，來形成用來形成側壁610的絕緣膜。在本實施例模式中，藉由電漿CVD法形成厚度為100nm的氧化矽膜。另外，作為蝕刻氣體，可以使用CHF3 和氦的混合氣體。另外，形成側壁610的製程不局限於這些。
接著，如圖12B所示，以電極607及側壁610為掩模對半導體膜603、604添加賦予一種導電類型的雜質元素。另外，將具有與在上述製程中添加的雜質元素相同導電類型的雜質元素以更高濃度分別添加到半導體膜603、604。另外，當將賦予p型的雜質元素添加到半導體膜604時，使用掩模等覆蓋要添加n型雜質元素的半導體膜603，來選擇性地添加賦予p型的雜質元素。反而，當將賦予n型的雜質元素添加到半導體膜603時，使用掩模等覆蓋要添加p型雜質元素的半導體膜604，來選擇性地添加賦予n型的雜質元素。
藉由上述雜質元素的添加，在半導體膜603中形成一 對高濃度雜質區域611、一對低濃度雜質區域612、以及通道形成區613。另外，藉由上述雜質元素的添加，在半導體膜604中形成一對高濃度雜質區域614、一對低濃度雜質區域615、以及通道形成區616。高濃度雜質區域611、614用作源極或汲極，而低濃度雜質區域612、615用作LDD(輕摻雜汲極)區域。
另外，形成在半導體膜604上的側壁610和形成在半導體膜603上的側壁610既可以形成為在載流子移動的方向上的寬度彼此相同，又可以形成為該寬度彼此不同。將用作p型電晶體的半導體膜604上的側壁610的寬度較佳的比用作n型電晶體的半導體膜603上的側壁610的寬度長。這是因為如下緣故：在p型電晶體中為了形成源極及汲極而注入的硼容易擴散，從而容易引起短通道效應。藉由在p型電晶體中將側壁610的寬度設定為更長，可以將高濃度的硼添加到源極及汲極，而可以使源極及汲極低電阻化。
接著，也可以藉由將半導體膜603、604成為矽化物來形成矽化物層，以便進一步使源極及汲極低電阻化。藉由使金屬接觸於半導體膜，並且利用加熱處理、GRTA法、LRTA法等使半導體膜中的矽和金屬反應來形成矽化物。作為矽化物層，使用鈷矽化物或鎳矽化物即可。在半導體膜603、604的厚度薄時，也可以直到該區域的半導體膜603、604的底部進行矽化物反應。作為用於形成矽化物的金屬材料，可以使用鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr) 、鉑(Pt)、鈀(Pd)等。另外，也可以藉由鐳射照射或光燈等的光照射來形成矽化物。
藉由上述的一連串的製程，形成n通道型電晶體617和p通道型電晶體618。
接著，如圖12C所示，覆蓋電晶體617、618地形成絕緣膜619。絕緣膜619不一定需要設置，但是藉由形成絕緣膜619，可以防止鹼金屬或鹼土金屬等雜質進入到電晶體617、618中。具體地，作為絕緣膜619，較佳的使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氧化鋁、氧化矽等。在本實施例模式中，使用厚度為600nm左右的氧氮化矽膜作為絕緣膜619。在此情況下，也可以在形成該氧氮化矽膜之後進行上述氫化製程。
接著，覆蓋電晶體617、618地在絕緣膜619上形成絕緣膜620。作為絕緣膜620可以使用具有耐熱性的有機材料諸如聚醯亞胺、丙烯、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low－k材料)、矽氧烷類樹脂、氧化矽、氮化矽、氧氮化矽、氮氧化矽、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)、礬土等。矽氧烷類樹脂除了氫之外也可以具有氟、烷基、和芳香烴中的至少一種作為取代基。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣膜620。也可以藉由CMP法或液體噴射拋光等使絕緣膜620的表面平坦化。
另外，在島狀半導體膜603和島狀半導體膜604由以不 同時序轉置的半導體膜形成的情況下，根據製造方法，有時如圖12C所示，在島狀半導體膜603和島狀半導體膜604之間絕緣膜602分離。然而，例如藉由使用上述聚醯亞胺、矽氧烷類樹脂等且利用塗布法來形成絕緣膜620，可以防止由於形成在絕緣膜602之間的步階而損壞絕緣膜620的表面上的平坦性。因此，可以防止如下事實：由於在絕緣膜602和支撐基板601之間的步階而在絕緣膜620的表面上發生凹凸，因此以後形成在絕緣膜620上的導電膜621、導電膜622部分地成為極端薄，或者在最壞時發生步階狀。從而，藉由利用塗布法形成絕緣膜620，結果可以提高使用本發明而形成的半導體裝置的成品率以及可靠性。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包括Si－O－Si鍵的樹脂。矽氧烷類樹脂除了氫之外也可以具有氟、烷基、和芳香烴中的至少一種作為取代基。
絕緣膜620可以根據其材料而藉由使用CVD法、濺射法、SOG法、旋轉塗敷、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠印刷等)、刮刀、輥式塗布、幕塗、刮刀塗布等來形成。
接著，如圖13所示，使島狀半導體膜603、604的一部分分別露出地在絕緣膜619及絕緣膜620中形成接觸孔。然後，形成藉由該接觸孔與島狀半導體膜603、604接觸的導電膜621、622。雖然使用CHF3 和He的混合氣體作為用於當形成接觸孔時的蝕刻製程的氣體，但不局限於此。
導電膜621、622可以藉由CVD法或濺射法等來形成。具體地，作為導電膜621、622，可以使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)等。另外，既可以使用以上述金屬為主要成分的合金，又可以使用包含上述金屬的化合物。導電膜621、622可以藉由使用單層或疊層的使用了上述金屬的膜來形成。
作為以鋁為主要成分的合金的實例，可以舉出以鋁為主要成分且包括鎳的合金。另外，也可以舉出以鋁為主要成分且包括鎳以及碳和矽中的一方或雙方的合金作為實例。由於鋁、鋁矽的電阻值很低且其價格低廉，所以作為形成導電膜621、622的材料最合適。尤其，與鋁膜相比，鋁矽(Al－Si)膜當對導電膜621、622進行構圖時，可以進一步防止在進行抗蝕劑焙燒時產生的小丘。另外，也可以在鋁膜中混入0.5重量%左右的Cu而替代矽(Si)。
導電膜621、622例如較佳的採用阻擋膜、鋁矽(Al－Si)膜和阻擋膜的疊層結構；阻擋膜、鋁矽(Al－Si)膜、氮化鈦膜和阻擋膜的疊層結構。另外，阻擋膜就是使用鈦、鈦的氮化物、鉬、或鉬的氮化物來形成的膜。當以中間夾著鋁矽(Al－Si)膜的方式形成阻擋膜時，可以進一步防止鋁或鋁矽的小丘的產生。另外，當藉由使用具有高還原性的元素的鈦來形成阻擋膜時，即使在島狀半導體膜603、604上形成有薄的氧化膜，包括在阻擋膜中的鈦也還原該氧化膜，而導電膜621、622和島狀半導體膜603、604可以良好地接 觸。另外，也可以層疊多個阻擋膜來使用。在此情況下，例如，可以使導電膜621、622具有按順序層疊Ti、氮化鈦、Al－Si、Ti、氮化鈦的五層結構。
另外，導電膜621連接到n通道型電晶體617的高濃度雜質區域611。導電膜622連接到p通道型電晶體618的高濃度雜質區域614。
圖13示出了n通道型電晶體617及p通道型電晶體618的俯視圖。但是，圖13示出了省略導電膜621及622、絕緣膜619、絕緣膜620的圖。
另外，雖然在本實施例模式中例示了n通道型電晶體617和p通道型電晶體618分別具有一個用作閘極的電極607的情況，但是本發明不局限於該結構。在本發明中製造的電晶體也可以具有多個用作閘極的電極，並且還可以具有該多個電極彼此電連接的多閘極結構。
另外，在本發明中製造的半導體裝置具有的電晶體也可以具有閘極平面結構。
本實施例模式可以與上述實施例模式適當地組合來實施。
實施例1
在本實施例中，將說明藉由將半導體膜轉置在一個支撐基板上多次，來形成半導體裝置之一的半導體顯示裝置的次序。
首先，如圖14A所示，藉由利用接合將多個結合基板 1801結合在支撐基板1800上。接著，如圖14B所示，在從結合基板1801將半導體膜1802轉置在支撐基板1800上之後，藉由利用接合將多個結合基板1803結合在支撐基板1800上。另外，對結合基板1803來說，藉由部分地去掉其端部而形成凸部，並且結合在支撐基板1800上，以使凸部朝向支撐基板1800一側。然後，如圖14C所示，從結合基板1803將半導體膜1804轉置在支撐基板1800上。
接著，藉由形成使用轉置在支撐基板1800上的半導體膜1802及半導體膜1804的半導體元件，可以形成如圖14D所示的半導體顯示裝置的元件基板。注意，元件基板相當於形成有控制像素的驅動的半導體元件的基板。用來顯示灰度的顯示元件既可以如液晶元件那樣形成在元件基板和相對基板之間，又可以如發光元件那樣形成在元件基板一側。元件基板也包括在本發明的半導體裝置的範疇內。
在本發明中，可以將先轉置的半導體膜1802和後轉置的半導體膜1804之間的間隔抑制得小為幾十μm左右，而可以跨越轉置的半導體膜1802和半導體膜1804之間的縫隙地製造半導體裝置。
圖15A表示跨越半導體膜1802和半導體膜1804之間的縫隙地形成的液晶顯示裝置的像素的放大圖作為一個例子。圖15A是與像素1805相鄰的週邊像素的俯視圖，而圖15B相當於圖15A所示的俯視圖的沿著虛線A－A’的截面圖。
像素1805至少包括掃描線1810、信號線1811、用作開 關元件的電晶體1812、以及像素電極1813。此外，區域1806是半導體膜1802被轉置的區域，並區域1807是半導體膜1804被轉置的區域，且區域1808是相當於半導體膜1802和半導體膜1804之間的縫隙的區域。
像素1805所包括的電晶體1812包括藉由對轉置在區域1806的半導體膜1802進行構圖而形成的島狀半導體膜1814。並且，像素1805與區域1808重疊。但是，在圖15A和15B所示的液晶顯示裝置中，電晶體彼此之間的距離長於區域1808的寬度，所以可以重疊於區域1808地形成像素1805。
本實施例可以與上述實施例模式適當地組合來實施。
實施例2
在本實施例中，將說明在本發明中製造的半導體裝置之一的主動矩陣型的半導體顯示裝置的結構。
對主動矩陣型的發光裝置來說，在各像素中設置有相當於顯示元件的發光元件。因為發光元件親自發光，所以其可見度高，並且不需要液晶顯示裝置所需要的背光燈，而最適合薄型化，同時對視角也沒有限制。雖然在本實施例中，說明使用發光元件之一的有機發光元件(OLED：有機發光二極體)的發光裝置，但是在本發明中製造的半導體顯示裝置也可以是使用其他發光元件的發光裝置。
OLED具有包括能夠獲得藉由施加電場而發生的發光(電致發光)的材料的層(以下，寫為場致發光層)、陽極層 、陰極層。雖然電致發光包括：當從單態激發態返回到基底態時的發光(螢光)；當從三重態激發態返回到基底態時的發光(磷光)，但是在本發明中製造的發光裝置既可以使用上述發光中的一方，又可以使用上述發光中的雙方。
圖16A表示本實施例的發光裝置的截面圖。圖16A所示的發光裝置在元件基板1600上具有：用於驅動電路的電晶體1601、電晶體1602；用於像素的驅動電晶體1604、開關電晶體1603。此外，圖16A所示的發光裝置，在元件基板1600上，在像素中具有發光元件1605。
發光組件1605包括像素電極1606、場致發光層1607、以及相對電極1608。像素電極1606和相對電極1608中的一個是陽極，而另一個是陰極。
作為陽極，可以使用包括氧化矽的氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等透光性氧化物導電材料。此外，作為陽極，除了透光性氧化物導電材料以外，例如還可以使用：由氮化鈦、氮化鋯、Ti、W、Ni、Pt、Cr、Ag、Al等中的一個或多個構成的單層膜；由氮化鈦膜和以鋁為主要成分的膜構成的疊層；由氮化鈦膜、以鋁為主要成分的膜以及氮化鈦膜構成的三層結構；等等。但是，當使用透光性氧化物導電材料以外的材料且從陽極一側取出光時，以透過光的程度的厚度(較佳的為5nm至30nm左右)來形成。
另外，也可以使用包括導電高分子(也稱為導電聚合物)的導電組成物作為陽極。對導電組成物來說，用作陽 極的導電膜的薄層電阻較佳的為10000Ω/□以下，並且在波長550nm中的透光率較佳的為70%以上。此外，包括的導電高分子的電阻率較佳的為0.1Ω．cm以下。
作為導電高分子，可以使用所謂π電子共軛類導電高分子。例如，作為π電子共軛類導電高分子，可以舉出：聚苯胺及/或其衍生物；聚吡咯及/或其衍生物；聚噻吩及/或其衍生物；由這些兩種以上構成的共聚物；等等。
作為共軛導電高分子的具體例子，可以舉出：聚吡咯；聚(3－甲基吡咯)；聚(3－丁基吡咯)；聚(3－辛基吡咯)；聚(3－癸基吡咯)；聚(3,4－二甲基吡咯)；聚(3，4－二丁基吡咯)；聚(3－羥基吡咯)；聚(3－甲基－4－羥基吡咯)；聚(3－甲氧基吡咯)；聚(3－乙氧基吡咯)；聚(3－辛氧基吡咯)；聚(3－羧基吡咯)；聚(3－甲基－4－羧基吡咯)；聚N－甲基吡咯；聚噻吩；聚(3－甲基噻吩)；聚(3－丁基噻吩)；聚(3－辛基噻吩)；聚(3－癸基噻吩)；聚(3－十二烷基噻吩)；聚(3－甲氧基噻吩)；聚(3－乙氧基噻吩)；聚(3－辛氧基噻吩)；聚(3－羧基噻吩)；聚(3－甲基－4－羧基噻吩)；聚(3，4－乙烯二氧噻吩)；聚苯胺；聚(2－甲基苯胺)；聚(2－辛基苯胺)；聚(2－異丁基苯胺)；聚(3－異丁基苯胺)；聚(2－苯胺磺酸)；聚(3－苯胺磺酸)；等等。
可以將上述導電高分子作為導電組成物單獨使用於陽極。上述導電高分子也可以藉由添加有機樹脂以調整導電組成物的膜厚的均勻性、膜強度等的膜特性來使用。
作為有機樹脂，只要能夠與導電高分子互相溶化或混 合分散，就可以使用熱固性樹脂、熱可塑性樹脂、光固性樹脂。例如，可以舉出：聚對苯二甲酸乙二醇酯、聚對苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等聚酯類樹脂；聚醯亞胺、聚醯胺－醯亞胺等聚醯亞胺類樹脂；聚醯胺6、聚醯胺6，6、聚醯胺12、聚醯胺11等聚醯胺樹脂；聚偏二氟乙烯、聚氟化乙烯、聚四氟乙烯、乙烯－四氟乙烯共聚物、聚含氯三氟乙烯等氟樹脂；聚乙烯醇、聚乙烯醚、聚乙烯醇縮丁醛、聚乙酸乙烯、聚氯乙烯等乙烯樹脂；環氧樹脂；二甲苯樹脂；芳族聚醯胺(aramid)樹脂；聚氨酯類樹脂；聚脲類樹脂；蜜胺樹脂；酚醛類樹脂；聚醚；丙烯酸類樹脂；以及由這些構成的共聚物；等等。
再者，在要調整導電組成物的導電率時，也可以藉由對導電組成物摻雜受主或施主摻雜劑，使共軛導電高分子的共軛電子的氧化還原電位變化。
作為受主摻雜劑，可以使用鹵素化合物、路易斯酸(Lewis acid)、質子酸(protonic aeid)、有機氰化合物、有機金屬化合物等。作為鹵素化合物，可以舉出氯、溴、碘、氯化碘、溴化碘、氟化碘等。作為路易斯酸，可以舉出五氟化磷、五氟化砷、五氟化銻、三氟化硼、三氯化硼、三溴化硼等。作為質子酸，可以舉出：鹽酸、硫酸、硝酸、磷酸、硼氟化氫酸、氟化氫酸、過氯酸等無機酸；以及有機羧酸、有機磺酸等有機酸。作為有機羧酸以及有機磺酸，可以使用所述羧酸化合物以及磺酸化合物。作為有機氰化合物，可以使用在共軛鍵中包括兩個以上的氰基的化 合物。例如，可以舉出四氰基乙烯、四氰基乙烯氧化物、四氰基苯、四氰基對醌二甲烷、四氰基氮雜萘(tetracyanoazanaphthalene)等。
作為施主摻雜劑，可以舉出鹼金屬、鹼土金屬、季胺化合物等。
可以藉由使導電組成物溶解於水或有機溶劑(醇類溶劑、銅類溶劑、酯類溶劑、碳化氫類溶劑、芳香類溶劑等)並且利用濕法，來形成成為陽極的薄膜。
對溶解導電組成物的溶媒沒有特別的限制，使用溶解上述導電高分子及有機樹脂等高分子樹脂化合物的溶媒即可。例如，使導電組成物溶解于水、甲醇、乙醇、丙烯碳酸酯、N－甲基吡咯烷酮、二甲基甲醯胺、二甲基乙醯胺、環己酮、丙酮、甲乙酮、甲異丁酮、甲苯等中或者由這些構成的混合溶劑中，即可。
可以在如上述那樣使導電組成物溶解於溶媒中之後，利用塗布法、塗敷法、液滴噴射法(也稱為噴墨法)、印刷法等濕法，來形成由導電組成物構成的膜。當要使溶媒乾燥時，既可以進行熱處理，又可以在減壓下進行乾燥。此外，當有機樹脂是熱固性時，還進行加熱處理，而當有機樹脂是光固性時，進行光照射處理，即可。
作為陰極，一般可以使用功函數小的金屬、合金、導電化合物、以及這些的混合物等。具體地說，也可以藉由使用：Li、Cs等鹼金屬；Mg、Ca、Sr等鹼土金屬；以及包括這些的合金(Mg：Ag、Al：Li等)來形成。除此以外 ，還可以藉由使用Yb、Er等稀土元素來形成。此外，藉由接觸于陰極地形成包括電子注入性高的材料的層，也可以使用利用鋁、透光性氧化物導電材料等的普通導電膜。
場致發光層1607既可以由一個層構成，又可以由多個層的疊層構成。並且，各層不但可以包括有機材料，而且可以包括無機材料。在場致發光層1607中的發光包括：當從單態激發態返回到基底態時的發光(螢光)；當從三重態激發態返回到基底態時的發光(磷光)。在由多個層構成場致發光層1607的情況下，若像素電極1606是陰極，則在像素電極1606上依次層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，在像素電極1606相當於陽極的情況下，藉由依次層疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層來形成場致發光層1607。
此外，即使使用高分子類有機化合物、中分子類有機化合物(沒有昇華性，並且連鎖的分子的長度為10 μm以下的有機化合物)、低分子類有機化合物、以及無機化合物中的任一個，也可以藉由利用液滴噴射法來形成場致發光層1607。此外，也可以藉由利用氣相沉積法來形成中分子類有機化合物、低分子類有機化合物、無機化合物。
此外，開關電晶體1603、驅動電晶體1604也可以具有多閘極結構諸如雙閘極結構、三閘極結構等，而不具有單閘極結構。
接著，圖16B表示本實施例的液晶顯示裝置的截面圖 。圖16B所示的液晶顯示裝置在元件基板1610上具有：用於驅動電路的電晶體1611、電晶體1612；在像素中用作開關元件的電晶體1613。此外，圖16B所示的液晶顯示裝置在元件基板1610和相對基板1614之間具有液晶元件1615。
液晶元件1615包括形成在元件基板1610的像素電極1616、形成在相對基板1614的相對電極1617、設置在像素電極1616和相對電極1617之間的液晶1618。例如可以將包括氧化矽的氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等使用於像素電極1616。
本實施例可以與上述實施例模式或實施例適當地組合來實施。
實施例3
在本實施例中，將說明在本發明中製造的半導體顯示裝置的整體結構。
圖17表示在本發明中製造的半導體顯示裝置的方塊圖作為一個例子。
圖17所示的半導體顯示裝置包括：具有多個像素的像素部900；根據每個線選擇各像素的掃描線驅動電路910；控制對於選擇了的線的像素的視頻信號的輸入的信號線驅動電路920。
在圖17中，信號線驅動電路920包括移位暫存器921、第一鎖存器922、第二鎖存器923、DA(數位－類比)轉換電 路924。時鐘信號S－CLK、起始脈衝信號S－SP輸入到移位暫存器921。移位暫存器921根據這些時鐘信號S－CLK以及起始脈衝信號S－SP，產生脈衝依次移動的時序信號，而輸出到第一鎖存器922。也可以根據掃描方向切換信號來轉換時序信號的脈衝出現的順序。
當時序信號輸入到第一鎖存器922時，根據該時序信號的脈衝，視頻信號依次寫入到第一鎖存器922且被保持。另外，雖然可以對第一鎖存器922具有的多個儲存電路依次寫入視頻信號，但是也可以進行所謂分割驅動，其中將第一鎖存器922具有的多個儲存電路區別為幾個組，並且對每個組同時輸入視頻信號。此時的組數稱為分割數。例如，當以每個儲存電路將鎖存器區別為四個組時，以四分割的方式進行分割驅動。
一直到對第一鎖存器922中的所有儲存電路的視頻信號的寫入都結束的時間稱為線週期。實際上，有時將上述線週期加上水平回掃期間的期間包括在線週期中。
當一線週期結束時，根據輸入到第二鎖存器923的鎖存信號S－LS的脈衝，保持在第一鎖存器922中的視頻信號一齊寫入在第二鎖存器923中且被保持。再次根據來自移位暫存器921的時序信號，對將視頻信號發送到第二鎖存器923了的第一鎖存器922依次進行下一個視頻信號的寫入。在該第二次的一線週期中，寫入且保持在第二鎖存器923中的視頻信號輸入到DA轉換電路924。
並且，DA轉換電路924將輸入了的數位視頻信號轉換 為類比視頻信號，並且藉由信號線將該信號輸入到像素部900中的各像素。
另外，信號線驅動電路920可以使用能夠輸出脈衝依次移動的信號的其他電路，而替代移位暫存器921。
另外，雖然在圖17中像素部900直接連接到DA轉換電路924的下一級，但是本發明不局限於該結構。可以在像素部900的上一級設置對於從DA轉換電路924輸出的視頻信號進行信號處理的電路。作為進行信號處理的電路的一個例子，例如可以舉出能夠對波形進行整形的緩衝器等。
接著，將說明掃描線驅動電路910的工作。在本發明中製造的半導體顯示裝置中，在像素部900的各像素中設置有多個掃描線。掃描線驅動電路910藉由產生選擇信號，並且將該選擇信號輸入到多個掃描線的每一個，根據每個線而選擇像素。當利用選擇信號而選擇像素時，閘極連接到掃描線之一的電晶體接通，而進行對於像素的視頻信號的輸入。
在本發明中，可以將轉置的多個半導體膜之間的間隔抑制得小，所以可以在一個支撐基板上形成像素部900、掃描線驅動電路910、信號線驅動電路920。
本實施例可以與上述實施例模式或實施例適當地組合來實施。
實施例4
在本實施例中，參照圖18進行說明本發明中製造的半導體顯示裝置的外觀。圖18A是使用密封材料將形成在支撐基板上的電晶體及發光元件密封在支撐基板和密封用基板之間的面板的俯視圖。圖18B相當於圖18A的沿A－A'的截面圖。
圍繞設置在支撐基板4001上的像素部4002、信號線驅動電路4003、掃描線驅動電路4004地設置有密封材料4020。另外，在像素部4002、信號線驅動電路4003及掃描線驅動電路4004上設置有密封用基板4006。因此，在支撐基板4001和密封用基板4006之間，使用密封材料4020與填充材料4007一起密封像素部4002、信號線驅動電路4003及掃描線驅動電路4004。
此外，設置在支撐基板4001上的像素部4002、信號線驅動電路4003及掃描線驅動電路4004分別具有多個電晶體。在圖18B中，例示包括在信號線驅動電路4003的電晶體4008和包括在像素部4002的驅動電晶體4009及開關電晶體4010。
另外，發光元件4011將連接到驅動電晶體4009的源區域或汲區域的佈線4017的一部分用作其像素電極。此外，發光組件4011除了像素電極之外還包括相對電極4012和電場發光層4013。注意，發光元件4011的結構不局限於本實施例所示的結構。根據從發光元件4011取出的光的方向及驅動電晶體4009的極性可以適當地改變發光元件4011的結構。
此外,雖然在圖18B所示的截面圖中，不圖示供應到信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電壓，但是藉由引出佈線4014及4015,從連接端子4016供應該各種信號及電壓。
在本實施例中，連接端子4016由與發光元件4011具有的相對電極4012相同的導電膜形成。此外,引出佈線4014由與佈線4017相同的導電膜形成。另外，引出佈線4015由與驅動電晶體4009、開關電晶體4010、電晶體4008分別具有的閘極電極相同的導電膜形成。
連接端子4016藉由各向異性導電膜4019電連接到FPC4018具有的端子。
此外，作為密封用基板4006，可以使用玻璃、金屬(一般為不銹鋼)、陶瓷或塑膠。但是位於從發光元件4011取出光的方向的密封用基板4006需要具有透光性。因此，作為密封用基板4006，較佳的使用如玻璃板、塑膠板、聚酯膜、或丙烯膜的具有透光性的材料。
此外,除了氮、氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂作為填充材料4007。在本實施例中，示出使用氮作為填充材料4007的例子。
本實施例可以與上述實施例模式或實施例適當地組合而實施。
實施例5
在本發明中，可以以低成本製造螢幕尺寸更大的半導 體顯示裝置。因此，本發明中製造的半導體顯示裝置較佳的地使用於顯示裝置、筆記型個人電腦、具有記錄媒體的圖像再現裝置(典型地說，能夠播放記錄媒體比如數位通用光碟(DVD)等並且具有能夠顯示其圖像的顯示器的裝置)。此外,作為可以使用在本發明中製造的半導體裝置的電子設備，可以舉出行動電話、可擕式遊戲機、電子書、影像拍攝裝置、靜態數位相機、護目鏡型顯示器(頭盔顯示器)、導航系統、音響再生裝置(例如，汽車音響、組合音響等)。這些電子設備的具體例子示於圖19A至19C。
圖19A示出顯示裝置,包括框體2001、顯示部2002、揚聲器部2003等。在本發明中製造的半導體顯示裝置可以用於顯示部2002。此外,顯示裝置包括用於個人電腦、TV播放接收、廣告顯示等的所有用於資訊顯示用顯示裝置。另外，在本發明中製造的半導體裝置可以使用於信號處理電路。
圖19B示出筆記型個人電腦，其包括主體2201、框體2202、顯示部2203、鍵盤2204、滑鼠2205等。在本發明中製造的半導體顯示裝置可以用於顯示部2203。另外，在本發明中製造的半導體裝置可以使用於信號處理電路。
圖19C示出具有記錄媒體的可擕式圖像再現裝置(具體地說,DVD再現裝置)，包括主體2401、框體2402、顯示部2403、記錄媒體(DVD等)讀取部2404、操作鍵2405、揚聲器部2406等。具有記錄媒體的圖像再現裝置包括家用遊戲機等。在本發明中製造的半導體顯示裝置可以用於顯示 部2403。另外，在本發明中製造的半導體裝置可以使用於信號處理電路。
如上所述，本發明的應用範圍非常廣泛，因此可以應用於所有領域的電子設備。
本實施例可以與上述實施例模式或實施例適當地組合而實施。
100‧‧‧結合基板
100a‧‧‧結合基板
100b‧‧‧結合基板
101‧‧‧絕緣膜
102‧‧‧易碎層
103‧‧‧絕緣膜
104‧‧‧支撐基板
105a‧‧‧凸部
105b‧‧‧凸部
106a‧‧‧半導體膜
106b‧‧‧半導體膜
107‧‧‧虛線
108‧‧‧半導體膜
200‧‧‧支撐基板
201‧‧‧結合基板
202‧‧‧凸部
203‧‧‧虛線
204‧‧‧半導體膜
205‧‧‧結合基板
206‧‧‧凸部
207‧‧‧半導體膜
300‧‧‧支撐基板
301‧‧‧結合基板
302‧‧‧凸部
303‧‧‧虛線
304‧‧‧半導體膜
305‧‧‧結合基板
306‧‧‧凸部
307‧‧‧半導體膜
400‧‧‧支撐基板
401‧‧‧結合基板
402‧‧‧凸部
404‧‧‧半導體膜
405‧‧‧結合基板
406‧‧‧凸部
407‧‧‧半導體膜
408‧‧‧結合基板
409‧‧‧凸部
410‧‧‧半導體膜
500‧‧‧結合基板
500a‧‧‧結合基板
500b‧‧‧結合基板
501‧‧‧絕緣膜
502‧‧‧易碎層
503‧‧‧絕緣膜
504‧‧‧支撐基板
505a‧‧‧凸部
505b‧‧‧凸部
506a‧‧‧半導體膜
506b‧‧‧半導體膜
508‧‧‧半導體膜
510‧‧‧半導體膜
511‧‧‧半導體膜
512‧‧‧半導體膜
601‧‧‧支撐基板
602‧‧‧絕緣膜
603‧‧‧半導體膜
604‧‧‧半導體膜
606‧‧‧閘極絕緣膜
607‧‧‧電極
608‧‧‧雜質區域
609‧‧‧雜質區域
610‧‧‧側壁
611‧‧‧高濃度雜質區域
612‧‧‧低濃度雜質區域
613‧‧‧通道形成區
614‧‧‧高濃度雜質區域
615‧‧‧低濃度雜質區域
616‧‧‧通道形成區
617‧‧‧電晶體
618‧‧‧電晶體
619‧‧‧絕緣膜
620‧‧‧絕緣膜
621‧‧‧導電膜
622‧‧‧導電膜
900‧‧‧像素部
910‧‧‧掃描線驅動電路
920‧‧‧信號線驅動電路
921‧‧‧移位暫存器
922‧‧‧鎖存器
923‧‧‧鎖存器
924‧‧‧DA轉換電路
1600‧‧‧組件基板
1601‧‧‧電晶體
1602‧‧‧電晶體
1603‧‧‧開關電晶體
1604‧‧‧驅動電晶體
1605‧‧‧發光組件
1606‧‧‧像素電極
1607‧‧‧場致發光層
1608‧‧‧相對電極
1610‧‧‧組件基板
1611‧‧‧電晶體
1612‧‧‧電晶體
1613‧‧‧電晶體
1614‧‧‧相對基板
1615‧‧‧液晶組件
1616‧‧‧像素電極
1617‧‧‧相對電極
1618‧‧‧液晶
1800‧‧‧支撐基板
1801‧‧‧結合基板
1802‧‧‧半導體膜
1803‧‧‧結合基板
1804‧‧‧半導體膜
1805‧‧‧像素
1806‧‧‧區域
1807‧‧‧區域
1808‧‧‧區域
1810‧‧‧掃描線
1811‧‧‧信號線
1812‧‧‧電晶體
1813‧‧‧像素電極
1814‧‧‧半導體膜
2001‧‧‧框體
2002‧‧‧顯示部
2003‧‧‧揚聲器部
2201‧‧‧主體
2202‧‧‧框體
2203‧‧‧顯示部
2204‧‧‧鍵盤
2205‧‧‧滑鼠
2401‧‧‧主體
2402‧‧‧框體
2403‧‧‧顯示部
2404‧‧‧記錄媒體讀取部
2405‧‧‧操作鍵
2406‧‧‧揚聲器部
4001‧‧‧支撐基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4006‧‧‧密封用基板
4007‧‧‧填充材料
4008‧‧‧電晶體
4009‧‧‧驅動電晶體
4010‧‧‧開關電晶體
4011‧‧‧發光組件
4012‧‧‧相對電極
4013‧‧‧電場發光層
4014‧‧‧引出佈線
4015‧‧‧引出佈線
4016‧‧‧連接端子
4017‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧密封材料
在附圖中：圖1A至1C是表示本發明的半導體裝置的製造方法的截面圖；圖2A至2D是表示本發明的半導體裝置的製造方法的截面圖；圖3A和3B是表示本發明的半導體裝置的製造方法的截面圖；圖4A至4C是表示本發明的半導體裝置的製造方法的俯視圖；圖5A至5C是表示本發明的半導體裝置的製造方法的俯視圖；圖6A至6D是表示本發明的半導體裝置的製造方法的俯視圖；圖7A至7C是表示本發明的半導體裝置的製造方法的截面圖；圖8A至8D是表示本發明的半導體裝置的製造方法的 截面圖；圖9A和9B是表示本發明的半導體裝置的製造方法的截面圖；圖10A至10D是表示本發明的半導體裝置的製造方法的截面圖；圖11A至11D是表示本發明的半導體裝置的製造方法的截面圖；圖12A至12C是表示本發明的半導體裝置的製造方法的截面圖；圖13是表示本發明的半導體裝置的製造方法的截面圖；圖14A至14D是表示本發明的半導體顯示裝置的製造方法的立體圖；圖15A和15B是利用本發明而製造的半導體顯示裝置的像素的俯視圖及截面圖；圖16A和16B是利用本發明而製造的半導體顯示裝置的像素的截面圖；圖17是表示利用本發明而製造的半導體顯示裝置的結構的方塊圖；圖18A和18B是利用本發明而製造的半導體顯示裝置的俯視圖及截面圖；圖19A至19C是使用藉由利用本發明而製造的半導體裝置的電子設備的圖。
本發明的選擇圖是圖2A至2D。
100b‧‧‧結合基板
104‧‧‧支撐基板
105b‧‧‧凸部
106a‧‧‧半導體膜
107‧‧‧虛線

Claims (14)

  1. 一種半導體裝置的製造方法，包括如下步驟：將第一結合基板結合至一支撐基板；分離該第一結合基板，以將該第一結合基板的一部分的第一半導體膜設置在該支撐基板上；將藉由部分地去掉端部而形成了凸部的第二結合基板結合至該支撐基板，以使該第二結合基板的該凸部以外的區域與該第一半導體膜重疊；以及分離該第二結合基板，以在該支撐基板上設置該凸部的一部分的第二半導體膜。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中，在垂直於該第二結合基板的方向上的該凸部的寬度大於該第一半導體膜的厚度。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，進一步包括如下步驟：至少在該第一半導體膜和該第二半導體膜之間形成第三半導體膜；以及藉由利用磊晶生長使該第三半導體膜晶化。
  4. 如申請專利範圍第1至3項中任一項的半導體裝置的製造方法，其中藉由利用羥基化或電漿氧化來在該第一結合基板 上形成絕緣膜，和其中該第一結合基板以中間夾著該絕緣膜的方式結合至該支撐基板。
  5. 如申請專利範圍第1至3項中任一項的半導體裝置的製造方法，其中藉由利用羥基化或電漿氧化來在該凸部上形成絕緣膜，和其中該第二結合基板以中間夾著該絕緣膜的方式結合至該支撐基板。
  6. 一種半導體裝置的製造方法，包括如下步驟：將藉由部分地去掉端部而形成了第一凸部的第一結合基板結合至一支撐基板；分離該第一結合基板，以將該第一凸部的一部分的第一半導體膜設置在該支撐基板上；將藉由部分地去掉端部而形成了第二凸部的第二結合基板結合至該支撐基板，以使該第二結合基板的該第二凸部以外的區域與該第一半導體膜重疊；以及分離該第二結合基板，以在該支撐基板上設置該第二凸部的一部分的第二半導體膜。
  7. 如申請專利範圍第6項的半導體裝置的製造方法，其中，在垂直於該第二結合基板的方向上的該第二凸部的寬度大於該第一半導體膜的厚度。
  8. 如申請專利範圍第6項的半導體裝置的製造方法，進一步包括如下步驟： 至少在該第一半導體膜和該第二半導體膜之間形成第三半導體膜；以及藉由利用磊晶生長使該第三半導體膜晶化。
  9. 如申請專利範圍第6項的半導體裝置的製造方法，進一步包括如下步驟：將藉由部分地去掉端部而形成了第三凸部的第三結合基板結合至該支撐基板，以使該第三結合基板的該第三凸部以外的區域與該第一半導體膜及該第二半導體膜重疊；以及分離該第三結合基板，以在該支撐基板上設置該第三凸部的一部分的第三半導體膜，其中，該第一凸部、該第二凸部、該第三凸部具有正六角形。
  10. 如申請專利範圍第6項的半導體裝置的製造方法，進一步包括如下步驟：將藉由部分地去掉端部而形成了第三凸部的第三結合基板結合至該支撐基板，以使該第三結合基板的該第三凸部以外的區域與該第一半導體膜及該第二半導體膜重疊；以及分離該第三結合基板，以在該支撐基板上設置該第三凸部的一部分的第三半導體膜，其中，在垂直於該第二結合基板的方向上的該第二凸部的寬度和在垂直於該第三結合基板的方向上的該第三凸部的寬度大於該第一半導體膜的厚度，和 其中，該第一凸部、該第二凸部以及該第三凸部具有正六角形。
  11. 如申請專利範圍第6至10項中任一項的半導體裝置的製造方法，其中藉由利用羥基化或電漿氧化來在該第一凸部上形成絕緣膜，和其中該第一結合基板以中間夾著該絕緣膜的方式結合至該支撐基板。
  12. 如申請專利範圍第6至10項中任一項的半導體裝置的製造方法，其中藉由利用羥基化或電漿氧化來在該第二凸部上形成絕緣膜，和其中該第二結合基板以中間夾著該絕緣膜的方式結合至該支撐基板。
  13. 如申請專利範圍第9或10項的半導體裝置的製造方法，其中藉由利用羥基化或電漿氧化來在該第三凸部上形成絕緣膜，和其中該第三結合基板以中間夾著該絕緣膜的方式結合至該支撐基板。
  14. 如申請專利範圍第1至3項和第6至10項中任一項的半導體裝置的製造方法，其中該第一結合基板的分離藉由在利用摻雜在該第一結合基板中形成易碎層之後，以利用微波的介質加熱對該 第一結合基板選擇性地進行加熱，而在該易碎層中進行。
TW097123746A 2007-06-28 2008-06-25 半導體裝置的製造方法 TWI435418B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170087 2007-06-28

Publications (2)

Publication Number Publication Date
TW200917426A TW200917426A (en) 2009-04-16
TWI435418B true TWI435418B (zh) 2014-04-21

Family

ID=40161088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123746A TWI435418B (zh) 2007-06-28 2008-06-25 半導體裝置的製造方法

Country Status (7)

Country Link
US (1) US8283238B2 (zh)
EP (1) EP2174343A1 (zh)
JP (1) JP5294724B2 (zh)
KR (1) KR101404781B1 (zh)
CN (1) CN101743616B (zh)
TW (1) TWI435418B (zh)
WO (1) WO2009001836A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2924275B1 (fr) * 2007-11-27 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'affichage electronique recouvert d'une plaque de protection
US8048773B2 (en) * 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2445988B1 (en) 2009-06-24 2015-11-25 Ben-Gurion University of the Negev Research and Development Authority Manufacturing transparent yttrium aluminum garnet by spark plasma sintering
BRPI1006058B1 (pt) 2009-11-25 2024-01-23 Anitox Corporation Método de fermentação de um amido a etanol e caldo de fermentação
TW201237963A (en) 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
JP2013082995A (ja) * 2011-09-26 2013-05-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法、半導体装置および基板処理装置
US9073930B2 (en) 2012-02-17 2015-07-07 Merck Sharp & Dohme Dipeptidyl peptidase-IV inhibitors for the treatment or prevention of diabetes
EP2874622A4 (en) 2012-07-23 2015-12-30 Merck Sharp & Dohme TREATMENT OF DIABETES WITH DIPEPTIDYLPEPTIDASE IV INHIBITORS
AU2013296470B2 (en) 2012-08-02 2016-03-17 Merck Sharp & Dohme Corp. Antidiabetic tricyclic compounds
US9453038B2 (en) 2012-12-17 2016-09-27 Merck Sharp & Dohme Corp. Glucokinase activator compounds, compositions containing such compounds, and methods of treatment
WO2015051496A1 (en) 2013-10-08 2015-04-16 Merck Sharp & Dohme Corp. Antidiabetic tricyclic compounds
EP3209682B1 (en) 2014-10-24 2020-12-30 Merck Sharp & Dohme Corp. Co-agonists of the glucagon and glp-1 receptors
TW201625635A (zh) 2014-11-21 2016-07-16 默沙東藥廠 作為可溶性鳥苷酸環化酶活化劑之三唑并吡基衍生物
US10245264B2 (en) 2015-05-27 2019-04-02 Merck Sharp & Dohme Corp. Substituted imidazo[1,2-a]pyrazines as soluble guanylate cyclase activators
WO2016191335A1 (en) 2015-05-28 2016-12-01 Merck Sharp & Dohme Corp. Imidazo-pyrazinyl derivatives useful as soluble guanylate cyclase activators
US10800826B2 (en) 2015-10-05 2020-10-13 Merck Sharp & Dohme Corp. Antibody peptide conjugates that have agonist activity at both the glucagon and glucagon-like peptide 1 receptors
WO2017107052A1 (en) 2015-12-22 2017-06-29 Merck Sharp & Dohme Corp. Soluble guanylate cyclase stimulators
US11137504B2 (en) * 2016-02-05 2021-10-05 General Electric Company Tiled radiation detector
WO2017197555A1 (en) 2016-05-16 2017-11-23 Merck Sharp & Dohme Corp. Fused pyrazine derivatives useful as soluble guanylate cyclase stimulators
WO2017201683A1 (en) 2016-05-25 2017-11-30 Merck Sharp & Dohme Corp. Substituted tetrahydroisoquinoline compounds useful as gpr120 agonists
DE102016006295A1 (de) 2016-05-27 2017-11-30 Azur Space Solar Power Gmbh Leuchtdiode
US11008313B2 (en) 2016-09-20 2021-05-18 Merck Sharp & Dohme Corp. Substituted 1-methyl-1,2,3,4-tetrahydroisoquinoline molecules as PCSK9 allosteric binders
WO2018093698A1 (en) 2016-11-18 2018-05-24 Merck Sharp & Dohme Corp. Indole derivatives useful as inhibitors of diacylglyceride o-acyltransferase 2
WO2018107415A1 (en) 2016-12-15 2018-06-21 Merck Sharp & Dohme Corp. Hydroxy isoxazole compounds useful as gpr120 agonists
JP7295888B2 (ja) * 2018-05-30 2023-06-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半導体層を半導体基板から取り外す方法
JOP20190150A1 (ar) 2018-06-21 2019-12-21 Merck Sharp & Dohme مركبات مناهضة لـ pcsk9
WO2021041770A1 (en) 2019-08-30 2021-03-04 Merck Sharp & Dohme Corp. Pcsk9 antagonist compounds
EP3842061A1 (en) 2019-12-23 2021-06-30 Merck Sharp & Dohme Corp. Stapled triazole co-agonists of the glucagon and glp-1 receptors
EP3842060A1 (en) 2019-12-23 2021-06-30 Merck Sharp & Dohme Corp. Stapled lactam co-agonists of the glucagon and glp-1 receptors
EP3842449A1 (en) 2019-12-23 2021-06-30 Merck Sharp & Dohme Corp. Stapled olefin co-agonists of the glucagon and glp-1 receptors
WO2021236401A1 (en) 2020-05-18 2021-11-25 Merck Sharp & Dohme Corp. Novel diacylglyceride o-acyltransferase 2 inhibitors
MX2023003842A (es) 2020-10-08 2023-04-14 Merck Sharp & Dohme Llc Preparacion de derivados de benzoimidazolona como nuevos inhibidores de la diacilglicerol o-aciltransferasa 2.
KR20240050369A (ko) 2021-08-19 2024-04-18 머크 샤프 앤드 돔 엘엘씨 Pcsk9 활성과 관련된 상태를 치료하기 위한 화합물
TW202404574A (zh) 2022-06-15 2024-02-01 美商默沙東有限責任公司 用於捕捉介白素-1 β之環狀肽

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461943A (en) 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
JP2560765B2 (ja) * 1988-01-20 1996-12-04 富士通株式会社 大面積半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
AU4510801A (en) * 1999-12-02 2001-06-18 Teraconnect, Inc. Method of making optoelectronic devices using sacrificial devices
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP3960762B2 (ja) 2001-07-19 2007-08-15 シャープ株式会社 表示装置およびその製造方法
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
US7052974B2 (en) * 2001-12-04 2006-05-30 Shin-Etsu Handotai Co., Ltd. Bonded wafer and method of producing bonded wafer
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP4182323B2 (ja) * 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
KR100902244B1 (ko) * 2002-12-31 2009-06-11 엘지디스플레이 주식회사 박막 트랜지스터형 액정 표시 장치
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
US7329440B2 (en) * 2004-11-09 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal composition and liquid crystal electro-optical device
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
KR101216377B1 (ko) 2004-12-06 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2007008897A1 (en) * 2005-07-12 2007-01-18 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-induced ion cleaving and patternless transfer of semiconductor films
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
US20070228463A1 (en) * 2006-04-03 2007-10-04 Jun Cai Self-aligned complementary ldmos
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN101681807B (zh) * 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
JP5294724B2 (ja) 2013-09-18
CN101743616B (zh) 2012-02-22
US20090004823A1 (en) 2009-01-01
CN101743616A (zh) 2010-06-16
EP2174343A1 (en) 2010-04-14
WO2009001836A1 (en) 2008-12-31
TW200917426A (en) 2009-04-16
KR101404781B1 (ko) 2014-06-12
JP2009033137A (ja) 2009-02-12
US8283238B2 (en) 2012-10-09
KR20100047849A (ko) 2010-05-10

Similar Documents

Publication Publication Date Title
TWI435418B (zh) 半導體裝置的製造方法
JP5205012B2 (ja) 表示装置及び当該表示装置を具備する電子機器
JP5507063B2 (ja) 半導体装置の作製方法
JP7214917B1 (ja) 半導体装置
JP5460984B2 (ja) 半導体装置の作製方法
JP5728049B2 (ja) 半導体装置
JP5268305B2 (ja) 半導体装置の作製方法
JP5255801B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees