JP7214917B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7214917B1
JP7214917B1 JP2022174362A JP2022174362A JP7214917B1 JP 7214917 B1 JP7214917 B1 JP 7214917B1 JP 2022174362 A JP2022174362 A JP 2022174362A JP 2022174362 A JP2022174362 A JP 2022174362A JP 7214917 B1 JP7214917 B1 JP 7214917B1
Authority
JP
Japan
Prior art keywords
conductive film
power supply
film
line
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022174362A
Other languages
English (en)
Other versions
JP2023017870A (ja
Inventor
舜平 山崎
潤 小山
好文 棚田
博之 三宅
圭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2023005583A priority Critical patent/JP7466012B2/ja
Application granted granted Critical
Publication of JP7214917B1 publication Critical patent/JP7214917B1/ja
Publication of JP2023017870A publication Critical patent/JP2023017870A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】画素間の輝度むらを抑えることができる、発光素子を用いた表示装置を提供する。【解決手段】第１の配線は、膜厚が大きい第１の領域と、膜厚が小さい第２の領域とを有し、その上方の発光素子が有する第１の電極は、第１の絶縁膜に設けられたコンタクトホールを介して、第１の配線と接続されており、膜厚が大きい第１の領域は、コンタクトホールと重なる領域を有し、膜厚が大きい第１の領域の端部における勾配角度θｔを、０°＜θｔ＜９０°とする。【選択図】図１７

Description

本発明は、発光素子が各画素に設けられた半導体表示装置に関する。
アクティブマトリクス型の半導体表示装置は、マトリクス状に配列された数十～数百万個
の各画素に、スイッチング素子と表示素子とが設けられている。該スイッチング素子によ
り、ビデオ信号を画素へ入力した後も表示素子への電圧の印加または電流の供給がある程
度維持されるので、アクティブマトリクス型は半導体表示装置の大型化、高精細化に柔軟
に対応することができ、今後の半導体表示装置の主流となりつつある。
半導体表示装置の大型化に伴って浮上する問題の一つに、抵抗値の増大に起因する、配線
の電位の降下が挙げられる。例えば、スイッチング素子として機能するトランジスタのゲ
ート電極に接続された配線（走査線）の電位が降下してしまうと、走査線に入力された信
号の波形に乱れが生じ、該トランジスタのスイッチングを的確なタイミングで制御できな
くなってしまう。特に、走査線には、水平方向の全ての画素が有するトランジスタのゲー
ト電極が接続されている。半導体表示装置が高精細化されることで画素数が増えると、一
つの走査線に接続されるトランジスタの数も増大する。そのため、走査線の電位の降下が
より著しくなってしまい、トランジスタのスイッチングを的確に制御することがより困難
になる。
走査線をより抵抗率の低い材料で形成することができれば、電位の降下を抑えることがで
きる。しかし、画素が有するトランジスタのゲート電極と走査線とは、通常、一つの層上
に形成された導電膜を、エッチング等により所望の形状に加工（パターニング）すること
で形成されている。ゲート電極には、トランジスタの作製工程において施される加熱処理
に耐えうる程度の耐熱性が要求されるため、ゲート電極及び走査線に用いることができる
材料の種類には、制限があった。
下記の特許文献１には、走査線とは異なる層上において形成された補助配線と、走査線と
を接続することで、走査線の電位の降下を抑える液晶表示装置について記載されている。
特開平１０－１９８２９２号公報
ところで、発光素子を表示素子として用いた半導体表示装置は視認性が高く、薄型化に最
適であると共に、視野角にも制限が無いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂ
ｅ）や液晶表示装置に替わる半導体表示装置として注目されている。発光素子を用いたア
クティブマトリクス型の半導体表示装置は、具体的に提案されている構成がメーカーによ
って異なるが、通常、少なくとも発光素子と、画素へのビデオ信号の入力を制御するトラ
ンジスタ（スイッチング用トランジスタ）と、該発光素子に供給する電流値を制御するト
ランジスタ（駆動用トランジスタ）とが、各画素に設けられている。
液晶素子は一対の電極間に印加される電圧の大きさに従って階調を表示する表示素子であ
るのに対し、発光素子は一対の電極間に流れる電流の大きさに従って階調を表示する表示
素子である。そのため、発光素子を用いた半導体表示装置は、液晶表示装置に比べて画素
に供給する電流が大きい。よって、半導体表示装置が大型化されることで、電流を供給す
るべき表示素子の総面積が増大すると、表示する階調によっては画素に供給する電流値が
著しく大きくなる。そのため、画素に電流を供給するための配線（電源線）の電位が大幅
に降下してしまい、表示領域内の画素間において輝度の高さにむらが生じてしまう。
上述した問題に鑑み、配線の電位の降下に起因する画素間の輝度むらを抑えることを目的
とする。
上記問題を解決するために、電源電位が与えられる電源線どうしを、画素が複数配列され
ている表示領域内において、電気的に接続する。さらに、電源線どうしを表示領域内にお
いて電気的に接続するための配線（補助電源線）と、画素が有するトランジスタのゲート
電極との上には層間絶縁膜が形成されており、電源線は、補助電源線及びゲート電極より
も更に上層に位置する、上記層間絶縁膜上に形成されている。そして、補助電源線には、
層間絶縁膜上に形成された配線（補助配線）が電気的に、或いは直接、接続されている。
なお、本明細書において、電気的に接続という場合には、特別に断りがない限り、直接接
続される状態も含むものとする。
なお、電源線どうしの電気的な接続は、隣り合う全ての電源線どうしで行っても良いし、
全ての電源線を幾つかのグループに分けて、各グループに属する電源線どうしで行っても
良い。特に、各画素から得られる光の色ごとに、電源線に与えられる電源電位の高さが異
なっている場合、共通の電源電位が与えられる電源線どうしを、補助電源線を介して電気
的に接続する。なお、画素から得られる光の色は、発光素子に用いられる電界発光層の種
類を変えることで、異ならせることができるし、或いは、発光素子から発せられる光のう
ち、特定の波長の光のみを透過することができるカラーフィルターを用いることで、異な
らせることができる。
また、スイッチング素子として機能するトランジスタのゲート電極に接続された走査線上
に層間絶縁膜を形成し、上記層間絶縁膜上に形成された配線（走査線用補助配線）を、該
走査線と、電気的に、或いは直接接続するようにしても良い。
また、層間絶縁膜上に形成される電源線、補助配線、または走査線用補助配線は、その厚
さが０．８μｍ以上１．５μｍ以下であることが望ましい。
また、層間絶縁膜上に形成される電源線、補助配線、または走査線用補助配線は、層間絶
縁膜上に形成された単数の導電膜または積層された複数の導電膜を所望の形状に加工（パ
ターニング）することで、形成される。層間絶縁膜の下に形成されるゲート電極、補助電
源線、または走査線は、層間絶縁膜の前に形成された単数の導電膜または積層された複数
の導電膜を、所望の形状に加工（パターニング）することで、形成される。なお、電源線
、補助配線、または走査線用補助配線に用いられる少なくとも１つの導電膜の電気伝導率
は、ゲート電極、補助電源線、または走査線に用いられる少なくとも１つの導電膜の電気
伝導率よりも、高いことが望ましい。
開示する発明において、電源線どうしを、より下層に形成された補助電源線を用いて電気
的に接続することで、電源線の電位の降下に起因する表示領域内の輝度むらを防ぐことが
できる。また、補助電源線を、電源線が形成されている層と同じ層上の補助配線と直接、
或いは電気的に接続することで、補助電源線の電位の降下、延いては電源線の電位の降下
を、より効果的に防ぐことができる。よって、配線の電位の降下に起因する画素間の輝度
むらを抑えることができるので、大型の表示領域を有する高画質な半導体表示装置を提供
することができる。
また、走査線より上層に形成された走査線用補助配線と、走査線とを電気的に、或いは直
接接続することで、走査線の電位の降下により、スイッチング用トランジスタのスイッチ
ングを、的確なタイミングで制御できなくなってしまうことを、防ぐことができる。
実施の形態１に係る半導体表示装置が有する表示領域の拡大図と、その断面図。 実施の形態１に係る半導体表示装置が有する表示領域の回路図。 実施の形態１に係る半導体表示装置が有する表示領域の回路図。 実施の形態１に係る半導体表示装置が有する表示領域の拡大図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態２に係る半導体表示装置の作製方法を示す図。 実施の形態３に係る半導体表示装置が有する画素の回路図。 実施の形態３に係る半導体表示装置が有する画素の上面図。 実施の形態３に係る半導体表示装置が有する画素の断面図。 実施の形態３に係る半導体表示装置が有する表示領域の拡大図。 実施の形態４に係る半導体表示装置の作製方法を示す図。 実施の形態５に係る半導体表示装置の発光素子及び配線の断面図。 実施例１に係る半導体表示装置の作製方法を示す図。 実施例１に係る半導体表示装置の作製方法を示す図。 実施例２に係る半導体表示装置のブロック図。 実施例３に係る半導体表示装置の上面図及び断面図。 実施例４に係る半導体表示装置を用いた電子機器の図。
以下、実施の形態及び実施例について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。
なお、半導体表示装置は、発光素子が形成されたパネルと、該パネルにコントローラを含
むＩＣ等を実装した状態にあるモジュールとを含む。さらに本実施の形態で示す半導体表
示装置は、該半導体表示装置を作製する過程における、発光素子が完成する前の一形態に
相当する素子基板をも、その範疇に含む。具体的に素子基板は、発光素子が有する一対の
電極のうち、一方の電極のみが形成された状態であっても良いし、該一方の電極となる導
電膜を成膜した後であって、パターニングして前記一方の電極を形成する前の状態であっ
ても良い。
（実施の形態１）
図１を用いて、半導体表示装置が有する画素の構成について説明する。図１（Ａ）は、本
発明の半導体表示装置が有する、表示領域の一部を拡大した上面図の一例である。また、
図１（Ａ）の破線Ａ１－Ａ２における断面図、及び破線Ｂ１－Ｂ２における断面図を図１
（Ｂ）に示す。また、図１（Ａ）の破線Ｃ１－Ｃ２における断面図を図１（Ｃ）に示す。
図１に示す半導体表示装置は、表示領域内に複数の信号線１０１、複数の電源線１０２、
複数の走査線１０３、複数の補助電源線１０４を有している。表示領域内に設けられた複
数の各画素１００は、信号線１０１の一つと、電源線１０２の一つと、走査線１０３の一
つとを、少なくとも有している。
そして、任意の画素１００が有する電源線１０２は、補助電源線１０４を介して、上記電
源線１０２とは別の電源線１０２と、電気的に接続されている。図１では、２つの電源線
１０２と補助電源線１０４とが直接接続されることで、電源線１０２どうしを電気的に接
続している例を示しているが、電源線１０２の一つと補助電源線１０４とが、別の配線を
介して電気的に接続されていても良い。また、図１では、隣り合う電源線１０２どうしを
電気的に接続しているが、表示領域内の電源線１０２が全て電気的に接続されている必要
はない。
開示する発明においては、少なくとも２つの電源線１０２を、補助電源線１０４を介して
電気的に接続することで、画素に供給するべき電流の大きさが電源線１０２ごとに大幅に
異なる場合でも、電位が降下することによって電源線１０２内に生じる電位差が、電源線
１０２どうしで異なるのを防ぐことができる。よって、電位の降下に起因する表示領域内
の輝度むらを防ぐことができる。
また、各画素１００は、発光素子１０５と、画素１００へのビデオ信号の入力を制御する
スイッチング用トランジスタ１０６と、発光素子１０５に供給する電流値を制御する駆動
用トランジスタ１０７とを、少なくとも有する。なお図１（Ａ）では、発光素子１０５と
なる領域を破線で示している。なお、図１では、各画素にトランジスタが２つ設けられた
画素１００を例に挙げて説明するが、本発明はこの構成に限定されない。本発明の半導体
表示装置は、各画素１００に少なくとも、画素１００へのビデオ信号の入力を制御するト
ランジスタと、発光素子に供給する電流値を制御するトランジスタとを有していればよい
。
スイッチング用トランジスタ１０６が有するゲート電極１０８は、走査線１０３と、直接
、或いは電気的に接続されている。なお、本明細書においてゲート電極とは、ゲート絶縁
膜に接している単数の導電膜または複数の積層された導電膜のうち、ゲート絶縁膜を間に
挟んで活性層である半導体膜と重なっている部分を意味する。図１（Ａ）では、一続きの
導電膜が走査線１０３及びゲート電極１０８として機能しており、走査線１０３とゲート
電極１０８とが直接接続されている状態である。しかし、走査線１０３とゲート電極１０
８とが、互いに分離した導電膜で形成されており、走査線１０３とゲート電極１０８とが
別の配線を介して電気的に接続されていても良い。または、走査線１０３とゲート電極１
０８とが、互いに異なる導電膜で形成されており、走査線１０３とゲート電極１０８とが
直接、或いは別の配線を介して電気的に接続されていても良い。
さらに、各画素１００は、補助電源線１０４に直接接続された補助配線１０９と、走査線
１０３に直接接続された走査線用補助配線１１０とを有する。なお、図１では、補助電源
線１０４が直接補助配線１０９に接続されているが、補助電源線１０４が別の異なる配線
を介して、補助配線１０９と電気的に接続されていても良い。また図１では、走査線１０
３が直接走査線用補助配線１１０に接続されているが、走査線１０３が別の異なる配線を
介して、走査線用補助配線１１０と電気的に接続されていても良い。
本実施の形態で示す半導体表示装置では、補助電源線１０４に直接、或いは電気的に接続
された補助配線１０９を設けることで、補助電源線１０４と、補助配線１０９との合成抵
抗を下げることができる。よって、補助電源線１０４の電位の降下を防ぎ、延いては電源
線１０２の電位の降下を防ぐことができる。
また、図１に示す半導体表示装置では、走査線用補助配線１１０を有する構成を示してい
るが、本実施の形態で示す半導体表示装置では少なくとも補助配線１０９を有していれば
良く、必ずしも走査線用補助配線１１０を有していなくとも良い。ただし、走査線用補助
配線１１０を設けることで、走査線１０３と、走査線用補助配線１１０との合成抵抗を下
げることができる。よって、走査線１０３の電位の降下により、スイッチング用トランジ
スタ１０６のスイッチングを、的確なタイミングで制御できなくなってしまうことを、防
ぐことができる。
また本実施の形態では、少なくとも電源線１０２、補助配線１０９、走査線用補助配線１
１０を、層間絶縁膜１１１の上に形成する。図１では、電源線１０２、補助配線１０９、
走査線用補助配線１１０に加えて、信号線１０１も層間絶縁膜１１１の上に形成している
例を示している。よって本実施の形態では、電源線１０２、補助配線１０９、走査線用補
助配線１１０、信号線１０１を、層間絶縁膜の上に形成された単数の導電膜または積層さ
れた複数の導電膜を所望の形状に加工（パターニング）することで形成できる。従って、
電源線１０２、補助配線１０９、走査線用補助配線１１０及び信号線１０１は、１つのマ
スクで形成することができる。また本実施の形態では、少なくともゲート電極１０８、補
助電源線１０４、走査線１０３を、層間絶縁膜１１１の下に形成する。よって本実施の形
態では、ゲート電極１０８、補助電源線１０４、走査線１０３を、層間絶縁膜を形成する
前に、単数の導電膜または積層された複数の導電膜を所望の形状に加工することで形成で
きる。従って、ゲート電極１０８、補助電源線１０４、走査線１０３は、１つのマスクで
形成することができる。このため、本実施の形態の半導体表示装置は、マスク数を従来よ
りも増やすことなく作製することができる。
なお、ゲート電極１０８には、スイッチング用トランジスタ１０６の作製工程において施
される加熱処理に耐えうる程度の耐熱性が要求される。よって、単数の導電膜または積層
された複数の導電膜を所望の形状に加工（パターニング）することでゲート電極１０８と
共に走査線１０３及び補助電源線１０４を形成する場合、ゲート電極１０８、走査線１０
３及び補助電源線１０４に用いることができる材料の種類には、制限が生じる。そのため
、ゲート電極１０８、走査線１０３及び補助電源線１０４をより抵抗率の低い材料で形成
することが難しい。しかし本実施の形態では、スイッチング用トランジスタ１０６及び駆
動用トランジスタ１０７上に形成された層間絶縁膜１１１の、更に上において電源線１０
２、補助配線１０９、走査線用補助配線１１０を形成する。よって、電源線１０２、補助
配線１０９、走査線用補助配線１１０は、スイッチング用トランジスタ１０６を作製した
後に形成されるので、ゲート電極１０８、走査線１０３及び補助電源線１０４ほど高い耐
熱性は要求されない。そのため、電源線１０２、補助配線１０９、走査線用補助配線１１
０に用いることができる材料は比較的自由度が高く、ゲート電極１０８、走査線１０３及
び補助電源線１０４より抵抗率の低い材料を選択することが可能である。抵抗率の低い材
料で補助配線１０９、走査線用補助配線１１０を作製することで、補助電源線１０４と補
助配線１０９の合成抵抗、走査線１０３と走査線用補助配線１１０の合成抵抗をより下げ
ることができる。従って、電源線１０２の電位の降下、走査線１０３の電位の降下を防ぐ
ことができる。
なお、図１に示した半導体表示装置では、層間絶縁膜１１１の下に形成された補助電源線
１０４、走査線１０３などの配線に、層間絶縁膜１１１の上に形成された補助配線１０９
、走査線用補助配線１１０などの合成抵抗を下げるための配線を接続している。しかし、
本実施の形態では、層間絶縁膜１１１の上に形成された信号線１０１などの配線に、層間
絶縁膜１１１の下で形成された合成抵抗を下げるための配線を接続するようにしても良い
。
次に、各画素から得られる光の色ごとに、電源線に与えられる電源電位の高さが異なって
いる場合において、共通の電源電位が与えられる電源線どうしを、補助電源線を介して電
気的に接続する場合について説明する。
まず、図２に、隣り合う電源線どうしを全て電気的に接続した場合の、表示領域の回路図
を示す。図２に示す表示領域では、信号線Ｓ１～信号線Ｓ６と、電源線Ｖ１～電源線Ｖ６
と、走査線Ｇ１～走査線Ｇ３が設けられている。なお、表示領域に設けられる信号線、電
源線、走査線の数は、図２に示した構成に限定されない。表示領域に設けられた各画素２
００は、信号線Ｓ１～信号線Ｓ６の１つと、電源線Ｖ１～電源線Ｖ６の１つと、走査線Ｇ
１～走査線Ｇ３の１つとを少なくとも有する。
また各画素２００は、少なくとも１つのスイッチング用トランジスタ２０１と、少なくと
も１つの駆動用トランジスタ２０２と、発光素子２０３とを有している。スイッチング用
トランジスタ２０１のゲート電極は、走査線Ｇ１～走査線Ｇ３の１つと接続されており、
スイッチング用トランジスタ２０１のソース領域とドレイン領域は、一方が信号線Ｓ１～
信号線Ｓ６の１つに接続され、他方が駆動用トランジスタ２０２のゲート電極に接続され
ている。駆動用トランジスタ２０２のソース領域とドレイン領域は、一方が電源線Ｖ１～
電源線Ｖ６の１つに接続され、他方が発光素子２０３の画素電極に接続されている。また
、画素２００は保持容量２０４を有しており、該保持容量２０４は、一方の電極が電源線
Ｖ１～電源線Ｖ６の１つに接続され、他方の電極が駆動用トランジスタ２０２のゲート電
極に接続されている。なお、図２に示す画素２００の構成は、本発明の半導体表示装置が
有する画素のほんの一例であり、本発明は図２に示す画素の構成に限定されない。
図２に示す表示領域では、全ての電源線Ｖ１～電源線Ｖ６が、補助電源線２０５を介して
電気的に接続されている。さらに図２に示す表示領域では、補助電源線２０５が、隣り合
う電源線どうしを複数箇所において電気的に接続している例を示している。隣り合う電源
線どうしを１箇所においてのみ電気的に接続するよりも、図２に示すように、複数箇所に
おいて電気的に接続する方が、画素２００に供給するべき電流の大きさが電源線ごとに大
幅に異なる場合でも、電位が降下することによって電源線内に生じる電位差が、電源線ど
うしで異なるのをより防ぐことができる。よって、電位の降下に起因する表示領域内の輝
度むらを防ぐことができる。
次に、図３に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応する電源線どうしを電気的に
接続した場合の、表示領域の回路図を示す。図３に示す表示領域の構成は、補助電源線２
０５以外、全て図２に示す構成と同じであるものとする。図３に示す表示領域では、電源
線Ｖ１と電源線Ｖ４が、Ｒ（赤）に対応する画素２００に電流を供給している。また、電
源線Ｖ２と電源線Ｖ５が、Ｇ（緑）に対応する画素２００に電流を供給している。また、
電源線Ｖ３と電源線Ｖ６が、Ｂ（青）に対応する画素２００に電流を供給している。
そして、Ｒ（赤）に対応する電源線Ｖ１と電源線Ｖ４とが、補助電源線２０５によって電
気的に接続されている。また、Ｇ（緑）に対応する電源線Ｖ２と電源線Ｖ５とが、補助電
源線２０５によって電気的に接続されている。また、Ｂ（青）に対応する電源線Ｖ３と電
源線Ｖ６とが、補助電源線２０５によって電気的に接続されている。
図３に示す表示領域を有する半導体表示装置では、各色に対応する電源線ごとに与えられ
る電源電位が異なっている場合でも、電位が降下することによって電源線内に生じる電位
差が、各色に対応する電源線どうしで異なるのをより防ぐことができる。よって、電位の
降下に起因する表示領域内の輝度むらを色ごとに防ぐことができる。
なお、画素から得られる光の色は、発光素子２０３に用いられる電界発光層の種類を変え
ることで、異ならせることができる。この場合、発光素子２０３から発せられる光の波長
の範囲自体が、各色に対応する画素２００ごとに異なる。或いは、発光素子２０３から発
せられる光のうち、特定の範囲内の波長の光を優先的に透過させることができるカラーフ
ィルターを用いることで、画素２００から得られる光の色を異ならせることもできる。こ
の場合、発光素子２０３から発せられる光の波長の範囲は、全ての画素２００において同
じであるか、複数の色に対応する画素２００において同じであっても良い。或いは、発光
素子２０３から発せられる光の波長の範囲が、各色に対応する画素２００ごとに異なって
いても、カラーフィルターを用いていても良い。発光素子２０３から発せられる光の波長
の範囲が、各色に対応する画素２００ごとに異なっていても、カラーフィルターを併用す
ることで、画素２００から得られる光の色純度を高めることができる。
また、図３では、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光が得られる画素２００を有する半導
体表示装置を例に挙げて説明したが、本発明はこの構成に限定されない。シアン（青緑）
、マゼンタ（赤紫）、イエロー（黄）の光が得られる画素２００を有する半導体表示装置
であっても良い。或いは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に加えてＷ（白）の光が得られ
る画素２００を有する半導体表示装置であっても良い。
また、図３に示す表示領域では、補助電源線２０５が、各色に対応する電源線どうしを複
数箇所において電気的に接続している例を示している。隣り合う電源線どうしを１箇所に
おいてのみ電気的に接続するよりも、図３に示すように、複数箇所において電気的に接続
する方が、画素２００に供給するべき電流の大きさが電源線ごとに大幅に異なる場合でも
、電位が降下することによって電源線内に生じる電位差が、各色に対応する電源線どうし
で異なるのをより防ぐことができる。よって、電位の降下に起因する表示領域内の輝度む
らを色ごとに防ぐことができる。
図４に、図３に回路図で示した表示領域の上面図を、一例として示す。
図４に示す本実施の形態の半導体表示装置は、表示領域内に複数の信号線３０１、電源線
３０２ａ、電源線３０２ｂ、電源線３０２ｃ、複数の走査線３０３、補助電源線３０４ａ
、補助電源線３０４ｂ、補助電源線３０４ｃを有している。表示領域内に設けられた複数
の各画素３００は、信号線３０１の一つと、電源線３０２ａ、電源線３０２ｂ、電源線３
０２ｃのいずれか一つと、走査線３０３の一つとを、少なくとも有している。
そして、図４では、電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃに与えられる電源
電位が、互いに異なっている。さらに、電源線３０２ａは、補助電源線３０４ａを介して
、隣接する他の電源線３０２ａに電気的に接続される。また、電源線３０２ｂは、補助電
源線３０４ｂを介して、隣接する他の電源線３０２ｂに電気的に接続される。また、電源
線３０２ｃは、補助電源線３０４ｃを介して、隣接する他の電源線３０２ｃに電気的に接
続される。
なお図４では、電源線３０２ａと補助電源線３０４ａ、電源線３０２ｂと補助電源線３０
４ｂ、電源線３０２ｃと補助電源線３０４ｃとが、それぞれ直接接続されることで、隣接
する電源線３０２ａどうし、または隣接する電源線３０２ｂどうし、または隣接する電源
線３０２ｃどうしを電気的に接続している例を示している。しかし、電源線３０２ａ、電
源線３０２ｂ、電源線３０２ｃと、補助電源線３０４ａ、補助電源線３０４ｂ、補助電源
線３０４ｃとが、それぞれ別の配線を介して電気的に接続されていても良い。
さらに、各画素３００は、補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０４
ｃにそれぞれ直接接続された補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃと
、走査線３０３に直接接続された走査線用補助配線３１０とを有する。なお、図４では、
補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０４ｃが直接補助配線３０９ａ
、補助配線３０９ｂ、補助配線３０９ｃにそれぞれ接続されているが、補助電源線３０４
ａ、補助電源線３０４ｂ、補助電源線３０４ｃが別の異なる配線を介して、補助配線３０
９ａ、補助配線３０９ｂ、補助配線３０９ｃとそれぞれ電気的に接続されていても良い。
また図４では、走査線３０３が直接走査線用補助配線３１０に接続されているが、走査線
３０３が別の異なる配線を介して、走査線用補助配線３１０と電気的に接続されていても
良い。
本実施の形態の半導体表示装置では、補助電源線３０４ａ、補助電源線３０４ｂ、補助電
源線３０４ｃに直接、或いは電気的にそれぞれ接続された補助配線３０９ａ、補助配線３
０９ｂ、補助配線３０９ｃを設けることで、補助電源線３０４ａと補助配線３０９ａの合
成抵抗、補助電源線３０４ｂと補助配線３０９ｂの合成抵抗、補助電源線３０４ｃと補助
配線３０９ｃの合成抵抗を、それぞれ下げることができる。よって、補助電源線３０４ａ
、補助電源線３０４ｂ、補助電源線３０４ｃの電位の降下を防ぎ、延いては電源線３０２
ａ、電源線３０２ｂ、電源線３０２ｃの電位の降下を防ぐことができる。
また、図４に示す半導体表示装置では、走査線用補助配線３１０を有する構成を示してい
るが、本実施の形態の半導体表示装置では少なくとも補助配線３０９ａ、補助配線３０９
ｂ、補助配線３０９ｃを有していれば良く、必ずしも走査線用補助配線３１０を有してい
なくとも良い。ただし、走査線用補助配線３１０を設けることで、走査線３０３と、走査
線用補助配線３１０との合成抵抗を下げることができる。よって、走査線３０３の電位の
降下により、トランジスタのスイッチングを、的確なタイミングで制御できなくなってし
まうことを、防ぐことができる。
また本実施の形態では、少なくとも電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃ、
補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３１０を、
層間絶縁膜の上に形成する。図４では、電源線３０２ａ、電源線３０２ｂ、電源線３０２
ｃ、補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３１０
に加えて、信号線３０１も層間絶縁膜の上に形成している例を示している。よって本実施
の形態では、電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃ、補助配線３０９ａ、補
助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３１０、信号線３０１を、層間絶
縁膜の上に形成された単数の導電膜または積層された複数の導電膜を所望の形状に加工（
パターニング）することで形成できる。従って、電源線３０２ａ、電源線３０２ｂ、電源
線３０２ｃ、補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配
線３１０及び信号線３０１は、１つのマスクで形成することができる。
また本実施の形態では、少なくともゲート電極３０８、補助電源線３０４ａ、補助電源線
３０４ｂ、補助電源線３０４ｃ、走査線３０３を、層間絶縁膜の下に形成する。よって本
実施の形態では、ゲート電極３０８、補助電源線３０４ａ、補助電源線３０４ｂ、補助電
源線３０４ｃ、走査線３０３を、層間絶縁膜を形成する前に、単数の導電膜または積層さ
れた複数の導電膜を所望の形状に加工することで形成できる。従って、ゲート電極３０８
、補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０４ｃ、走査線３０３は、１
つのマスクで形成することができる。このため、本実施の形態の半導体表示装置は、マス
ク数を従来よりも増やすことなく作製することができる。
なお、ゲート電極３０８には、トランジスタの作製行程において施される加熱処理に耐え
うる程度の耐熱性が要求される。よって、単数の導電膜または積層された複数の導電膜を
所望の形状に加工（パターニング）することでゲート電極３０８と共に走査線３０３及び
補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０４ｃを形成する場合、ゲート
電極３０８、走査線３０３、補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０
４ｃに用いることができる材料の種類には、制限が生じる。そのため、ゲート電極３０８
、走査線３０３、補助電源線３０４ａ、補助電源線３０４ｂ、補助電源線３０４ｃをより
抵抗率の低い材料で形成することが難しい。しかし本実施の形態では、トランジスタ上に
形成された層間絶縁膜の、更に上において電源線３０２ａ、電源線３０２ｂ、電源線３０
２ｃ、補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３１
０を形成する。よって、電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃ、補助配線３
０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３１０は、トランジス
タを作製した後に形成されるので、ゲート電極３０８、走査線３０３、補助電源線３０４
ａ、補助電源線３０４ｂ、補助電源線３０４ｃほど高い耐熱性は要求されない。そのため
、電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃ、補助配線３０９ａ、補助配線３０
９ｂ、補助配線３０９ｃ、走査線用補助配線３１０に用いることができる材料は比較的自
由度が高く、ゲート電極３０８、走査線３０３、補助電源線３０４ａ、補助電源線３０４
ｂ、補助電源線３０４ｃより抵抗率の低い材料を選択することが可能である。抵抗率の低
い材料で補助配線３０９ａ、補助配線３０９ｂ、補助配線３０９ｃ、走査線用補助配線３
１０を作製することで、補助電源線３０４ａと補助配線３０９ａの合成抵抗、補助電源線
３０４ｂと補助配線３０９ｂの合成抵抗、補助電源線３０４ｃと補助配線３０９ｃの合成
抵抗、走査線３０３と走査線用補助配線３１０の合成抵抗をより下げることができる。従
って、電源線３０２ａ、電源線３０２ｂ、電源線３０２ｃの電位の降下、走査線３０３の
電位の降下を防ぐことができる。
（実施の形態２）
次に、半導体表示装置の作製方法について詳しく述べる。なお、本実施の形態では、薄膜
トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の半導体表示装置に用
いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード
、抵抗、容量、インダクタなどを用いることができる。
まず図５（Ａ）に示すように、耐熱性を有する基板４００上に、絶縁膜４０１、半導体膜
４０２を順に形成する。絶縁膜４０１及び半導体膜４０２は連続して形成することが可能
である。
基板４００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基
板を含む金属基板の表面に絶縁膜を形成したものまたはシリコン基板の表面に絶縁膜を形
成したものを用いても良い。プラスチック等の合成樹脂を含む、可撓性を有する基板は、
一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に
耐え得るのであれば用いることが可能である。
プラスチック基板として、ポリエチレンテレフタラート（ＰＥＴ）に代表されるポリエス
テル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカ
ーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホ
ン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレ
ンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、
ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
絶縁膜４０１は基板４００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、
半導体膜４０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを
防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜４０２への拡散を
抑えることができる窒化珪素や窒化酸化珪素などを用いて絶縁膜４０１を形成する。なお
、ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカ
リ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観
点から基板４００と半導体膜４０２との間に絶縁膜４０１を設けることは有効である。し
かし、石英基板など不純物の拡散がさして問題とならない基板４００を用いる場合は、必
ずしも設ける必要はない。
絶縁膜４０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いた
ものであっても良い。絶縁膜４０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪
素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０
）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成
する。
本実施の形態では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、
膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜４０１を形成するが、各膜の材質
、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代
えて、膜厚０．５～３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、
液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて
、窒化珪素膜（ＳｉＮｘ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層の酸化窒化珪素膜
に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５～３μｍ
とするのが望ましく、その範囲から自由に選択することができる。
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせ
の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の
方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモ
ニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化
珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラ
ズマＣＶＤによって形成することができる。
半導体膜４０２は、絶縁膜４０１を形成した後、大気に曝さずに形成することが望ましい
。半導体膜４０２の膜厚は２０～２００ｎｍ（望ましくは４０～１７０ｎｍ、好ましくは
５０～１５０ｎｍ）とする。なお半導体膜４０２は、非晶質半導体であっても良いし、多
結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用い
ることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１～
４．５ａｔｏｍｉｃ％程度であることが好ましい。
なお半導体膜４０２は、公知の技術により結晶化しても良い。公知の結晶化方法としては
、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元
素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板
４００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結
晶化法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃
程度の高温アニールを組み合わせた結晶法を用いても良い。
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜４０２
の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜４０２に対して行なう
。そして連続発振が可能な固体レーザを用い、基本波の第２高調波～第４高調波のレーザ
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：Ｙ
ＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５
ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、
好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体
膜４０２に照射する。このときのエネルギー密度は０．０１～１００ＭＷ／ｃｍ２程度（
好ましくは０．１～１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０～２００
０ｃｍ／ｓｅｃ程度とし、照射する。
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また
連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ
３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レ
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレー
ザなどを用いることが出来る。
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ
２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数
十Ｈｚ～数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜４０２に照射してから半導体膜４０２が完全に
固化するまでの時間は数十ｎｓｅｃ～数百ｎｓｅｃと言われている。よって上記周波数帯
を用いることで、半導体膜４０２がレーザ光によって溶融してから固化するまでに、次の
パルスのレーザ光を照射できる。したがって、半導体膜４０２中において固液界面を連続
的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する
半導体膜４０２が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０
～３０μｍ、走査方向に対して垂直な方向における幅が１～５μｍ程度の結晶粒の集合を
形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成する
ことで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜４
０２の形成が可能となる。
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値のばらつきを抑えることができる。
上述したレーザ光の照射により、結晶性がより高められた半導体膜４０２が形成される。
なお、予め半導体膜４０２に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成し
た多結晶半導体を用いるようにしても良い。
また本実施の形態では半導体膜４０２を結晶化しているが、結晶化せずに非晶質珪素膜ま
たは微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導
体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを
抑え、歩留まりを高くすることができるというメリットを有している。
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪
素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水
素、水素及びヘリウムで希釈して用いても良い。
次に半導体膜４０２に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素
を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜４０２全体に対し
て行っても良いし、半導体膜４０２の一部に対して選択的に行っても良い。ｐ型を付与す
る不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用
いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を
用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが
１×１０１６～５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
次に図５（Ｂ）に示すように、半導体膜４０２を所定の形状に加工（パターニング）し、
島状の半導体膜４０３、半導体膜４０４を形成する。図８は、半導体膜４０３、半導体膜
４０４が形成された画素の上面図に相当し、図８の破線Ａ１－Ａ２における断面図、破線
Ｂ１－Ｂ２における断面図、破線Ｃ１－Ｃ２における断面図が、図５（Ｂ）に図示されて
いる。図８において半導体膜４５０は、保持容量の一方の電極として機能する。
そして、図５（Ｃ）に示すように、半導体膜４０３、半導体膜４０４を用いて、トランジ
スタ４０５、トランジスタ４０６を形成する。そしてトランジスタ４０５、トランジスタ
４０６と共に、補助電源線４０７も形成する。
具体的には、半導体膜４０３、半導体膜４０４を覆うようにゲート絶縁膜４０８を形成す
る。そして、ゲート絶縁膜４０８上に、所望の形状に加工（パターニング）された複数の
導電膜４０９及び導電膜４１０を形成する。半導体膜４０３と重なる導電膜４０９及び導
電膜４１０が、トランジスタ４０５のゲート電極４１１として機能する。半導体膜４０４
と重なる導電膜４０９及び導電膜４１０が、トランジスタ４０６のゲート電極４１２とし
て機能する。また、半導体膜４０３、半導体膜４０４とは異なる領域に形成された導電膜
４０９及び導電膜４１０が、補助電源線４０７として機能する。
そして、導電膜４０９、導電膜４１０、あるいはレジストを成膜しパターニングしたもの
をマスクとして用い、半導体膜４０３、半導体膜４０４にｎ型またはｐ型を付与する不純
物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域として機能する不純物領域
等を形成する。なおここでは、トランジスタ４０５をｎ型、トランジスタ４０６をｐ型と
する。
図９は、トランジスタ４０５、トランジスタ４０６、補助電源線４０７が形成された画素
の上面図に相当し、図９の破線Ａ１－Ａ２における断面図、破線Ｂ１－Ｂ２における断面
図、破線Ｃ１－Ｃ２における断面図が、図５（Ｃ）に図示されている。図９において、導
電膜４０９及び導電膜４１０のうち、半導体膜４５０と重なっている部分が、保持容量の
他方の電極４５１に相当する。そして、図９において電極４５１とトランジスタ４０６の
ゲート電極４１２とは、一続きの導電膜４０９及び導電膜４１０で形成されている。半導
体膜４５０と電極４５１との間にゲート絶縁膜４０８が挟まれている領域が、保持容量と
して機能する。また、図９に示す走査線４５２は、補助電源線４０７と同様に、導電膜４
０９及び導電膜４１０で形成されている。そして、図９において走査線４５２とトランジ
スタ４０５のゲート電極４１１とは、一続きの導電膜４０９及び導電膜４１０で形成され
ている。
なおゲート絶縁膜４０８には、例えば酸化珪素、窒化珪素、窒化酸化珪素または酸化窒化
珪素等を単層で、または積層させて用いる。積層する場合には、例えば、基板４００側か
ら酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。また形成方法は
、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、酸化珪素を用いた
ゲート絶縁膜をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏ
ｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２を混合したガスを用い、反応圧力４０Ｐａ、基板温度
３００～４００℃、高周波（１３．５６ＭＨｚ）及び電力密度０．５～０．８Ｗ／ｃｍ２
とし、形成する。
ゲート絶縁膜４０８は、高密度プラズマ処理を行うことにより半導体膜４０３、半導体膜
４０４の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例え
ばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素など
の混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うこ
とで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラ
ズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨ
ラジカルを含む場合もある）によって、半導体膜４０３、半導体膜４０４の表面を酸化ま
たは窒化することにより、１～２０ｎｍ、代表的には５～１０ｎｍの絶縁膜が半導体膜４
０３、半導体膜４０４に接するように形成される。この５～１０ｎｍの絶縁膜をゲート絶
縁膜４０８として用いる。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
また窒化アルミニウムをゲート絶縁膜４０８として用いることができる。窒化アルミニウ
ムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができ
る。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミ
ニウムを積層したものをゲート絶縁膜として用いても良い。
また、本実施の形態では積層された２つの導電膜４０９、導電膜４１０を用いて、ゲート
電極４１１、ゲート電極４１２、補助電源線４０７、電極４５１、走査線４５２を形成し
ているが、本発明はこの構成に限定されない。導電膜４０９、導電膜４１０の代わりに、
単層の導電膜を用いていても良いし、３つ以上の導電膜を積層して用いていても良い。３
つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデ
ン膜の積層構造を採用するとよい。
ゲート電極４１１、ゲート電極４１２、補助電源線４０７、電極４５１、走査線４５２を
形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モ
リブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ
）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金
属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元
素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
本実施の形態では、１層目の導電膜４０９として窒化タンタルまたはタンタル（Ｔａ）を
、２層目の導電膜４１０としてタングステン（Ｗ）を用いる。２つの導電膜の組み合わせ
として、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モリブ
デンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タ
ングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程にお
いて、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合
わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイ
ド、ｎ型を付与する不純物がドーピングされた珪素とタングステンシリサイド等も用いる
ことが出来る。
導電膜４０９、導電膜４１０の形成にはＣＶＤ法、スパッタリング法等を用いることが出
来る。本実施の形態では１層目の導電膜４０９を２０～１００ｎｍの厚さで形成し、２層
目の導電膜４１０を１００～４００ｎｍの厚さで形成する。
なお、ゲート電極４１１、ゲート電極４１２、補助電源線４０７、電極４５１、走査線４
５２を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等
をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等の
マスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストより
も少ないため、所望の形状を有するゲート電極４１１、ゲート電極４１２、補助電源線４
０７、電極４５１、走査線４５２を形成することができる。またマスクを用いずに、液滴
吐出法を用いて選択的にゲート電極４１１、ゲート電極４１２、補助電源線４０７、電極
４５１、走査線４５２を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴
を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジ
ェット法などがその範疇に含まれる。
なお、ゲート電極４１１、ゲート電極４１２、補助電源線４０７、電極４５１、走査線４
５２を形成する際に、用いる導電膜の材料によって、最適なエッチングの方法、エッチャ
ントの種類を適宜選択すれば良い。以下、１層目の導電膜４０９として窒化タンタルを、
２層目の導電膜４１０としてタングステンを用いる場合のエッチングの方法の一例につい
て、具体的に説明する。
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そ
して、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチング
では、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１の
エッチング条件では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２とＯ２
とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力で
コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６
ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチン
グ条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエ
ッチングすることができる。
次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッ
チング用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ
）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ４とＣｌ２を混合した第２のエッチング条件ではタングステン膜及び窒化タ
ンタル膜とも同程度にエッチングされる。
上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加
するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５～
４５°程度のテーパー形状となる。なお、ゲート絶縁膜４０８のうち、第１のエッチング
により露出した部分は、その他の窒化タンタル膜及びタングステン膜で覆われている部分
よりも、２０～５０ｎｍ程度エッチングされ薄くなる。
次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチン
グガスにＣＦ４とＣｌ２とＯ２とを用い、タングステン膜を選択的にエッチングする。こ
の時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タ
ンタル膜はほとんどエッチングされない。
上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜４
０９と、導電膜４０９よりも幅の狭い、タングステンを用いた導電膜４１０とを、形成す
ることができる。
そして、上述した第１のエッチング及び第２のエッチングにより形成される導電膜４０９
及び導電膜４１０をマスクとして用いることで、マスクを新たに形成せずとも、ソース領
域、ドレイン領域、ＬＤＤ領域として機能する不純物領域を半導体膜４０３、半導体膜４
０４内に作り分けることができる。
不純物領域を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、
５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加
熱処理を行えばよい。
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒
素雰囲気中において加熱処理を行ない、半導体膜４０３、半導体膜４０４を水素化しても
良い。或いは、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
、４００～７００℃（好ましくは５００～６００℃）で加熱処理を行ない、さらに、３～
１００％の水素を含む雰囲気中で、３００～４５０℃で１～１２時間の加熱処理を行うこ
とで、半導体膜４０３、半導体膜４０４を水素化するようにしても良い。この工程により
、熱的に励起された水素によりダングリングボンドを終端することができる。水素化の他
の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良
い。また活性化処理は、後の絶縁膜４１３が形成された後に行っても良い。
加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法または
ラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。加熱処理により、
水素化のみならず、半導体膜４０３、半導体膜４０４に添加された不純物元素の活性化も
行うことが出来る。
上記一連の工程によって、ｎチャネル型トランジスタ４０５と、発光素子に供給する電流
を制御するｐチャネル型トランジスタ４０６とを形成することができる。なお、トランジ
スタの作製方法は、上述した工程に限定されない。
次に図６（Ａ）に示すように、トランジスタ４０５、トランジスタ４０６、補助電源線４
０７を覆うように、また図６（Ａ）には図示されていないが、さらに電極４５１、走査線
４５２を覆うように、絶縁膜４１３を形成する。絶縁膜４１３は必ずしも設ける必要はな
いが、絶縁膜４１３を形成することで、アルカリ金属やアルカリ土類金属などの不純物が
、トランジスタ４０５、トランジスタ４０６へ侵入するのを防ぐことが出来る。具体的に
絶縁膜４１３として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、
酸化珪素、酸化窒化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎｍ
程度の酸化窒化珪素膜を、絶縁膜４１３として用いる。この場合、上記水素化の工程は、
該酸化窒化珪素膜形成後に行っても良い。
次に、トランジスタ４０５、トランジスタ４０６、補助電源線４０７を覆うように、また
図６（Ａ）には図示されていないが、さらに電極４５１、走査線４５２を覆うように、絶
縁膜４１３上に絶縁膜４１４を形成する。絶縁膜４１４は、アクリル、ポリイミド、ベン
ゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることがで
きる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、
酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（
リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン
（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素
の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素基）のうち、少
なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層さ
せることで、絶縁膜４１４を形成しても良い。
絶縁膜４１４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピン
コート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。
本実施の形態では、絶縁膜４１３及び絶縁膜４１４が層間絶縁膜として機能しているが、
単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた三層以上の絶縁膜を層間絶
縁膜として用いても良い。
次に、半導体膜４０３、半導体膜４０４がそれぞれ一部露出するように絶縁膜４１３及び
絶縁膜４１４にコンタクトホールを形成する。コンタクトホール開口時のエッチングに用
いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いるのが好ましいが、これに限定される
ものではない。そして、図６（Ｂ）に示されるように、該コンタクトホールを介して半導
体膜４０３に接する導電膜４１５及び導電膜４１６と、該コンタクトホールを介して補助
電源線４０７に接する導電膜４１７及び導電膜４１８と、該コンタクトホールを介して半
導体膜４０４に接する導電膜４１９及び導電膜４１８とを形成する。
図１０は、導電膜４１５～導電膜４１９が形成された画素の上面図に相当し、図１０の破
線Ａ１－Ａ２における断面図、破線Ｂ１－Ｂ２における断面図、破線Ｃ１－Ｃ２における
断面図が、図６（Ｂ）に図示されている。図１０に示すように、導電膜４１６は、その一
部がゲート電極４１２として機能する導電膜４０９及び導電膜４１０に、接続されている
。導電膜４１５は信号線として機能する。また、導電膜４１７は、補助配線として機能す
る。また、導電膜４１８は電源線として機能し、他の電源線として機能する導電膜４１８
に、補助電源線４０７を介して電気的に接続されている。そして図１０に示すように、導
電膜４１５～導電膜４１９と共に、導電膜４２０が、コンタクトホールを介して走査線４
５２に接続するように、形成されている。導電膜４２０は、走査線用補助配線として機能
する。
導電膜４１５～導電膜４２０は、ＣＶＤ法やスパッタリング法等により形成することがで
きる。具体的に導電膜４１５～導電膜４２０として、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（
Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記元素を主成分とす
る合金を用いても良いし、上記元素を含む化合物を用いても良い。導電膜４１５～導電膜
４２０は、上記元素を有する単数の膜を、または上記元素を有する積層された複数の膜を
、用いることが出来る。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含む
ものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一
方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウム
シリコンは抵抗値が低く、安価であるため、導電膜４１５～導電膜４２０を形成する材料
として最適である。特にアルミニウムシリコンは、導電膜４１５～導電膜４２０をパター
ニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止
することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣ
ｕを混入させても良い。
導電膜４１５～導電膜４２０は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜
の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を
採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリ
ブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むように
バリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防
止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成する
と、半導体膜４０３、半導体膜４０４上に薄い酸化膜ができていたとしても、バリア膜に
含まれるチタンがこの酸化膜を還元し、導電膜４１５、導電膜４１６、導電膜４１８、導
電膜４１９と、半導体膜４０３、半導体膜４０４とが良好なコンタクトをとることができ
る。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜４
１５～導電膜４２０を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒
化チタンの５層構造とすることが出来る。
導電膜４１５～導電膜４２０に用いられる少なくとも１つの導電膜の電気伝導率は、絶縁
膜４１３及び絶縁膜４１４の下層に形成されている、ゲート電極４１１、ゲート電極４１
２、補助電源線４０７、電極４５１及び走査線４５２に用いられる少なくとも１つの導電
膜の電気伝導率よりも高いことが望ましい。或いは、導電膜４１５～導電膜４２０のいず
れかの部分の膜厚は、その厚さがゲート電極４１１、ゲート電極４１２、補助電源線４０
７、電極４５１及び走査線４５２のいずれかの部分の膜厚よりも厚いことが望ましい。具
体的に導電膜４１５～導電膜４２０のいずれかの部分の膜厚は、０．８μｍ以上１．５μ
ｍ以下であることが望ましい。このように導電膜４１５～導電膜４２０の膜厚をとること
によって、電気伝導率を高め、補助電源線と補助配線の合成抵抗及び走査線と走査線用補
助配線の合成抵抗を低下させることができる。
本実施の形態では、絶縁膜４１４に近い側から、膜厚１００ｎｍ程度のチタン膜、膜厚７
００ｎｍ～１０００ｎｍ程度のアルミニウム膜、膜厚１００ｎｍ程度のチタン膜を積層し
、これらの積層された膜をパターニングすることで、導電膜４１５～導電膜４２０を形成
する。
次に図７（Ａ）に示すように、導電膜４１５～導電膜４１９を覆うように、また図示しな
いが導電膜４２０を覆うように、絶縁膜４２１を形成し、その後、導電膜４１９の一部が
露出するように、該絶縁膜４２１にコンタクトホールを形成する。そして該コンタクトホ
ールにおいて導電膜４１９と接するように、画素電極４２２を形成する。
絶縁膜４２１は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成するこ
とができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、
ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜なら
ば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代
表される炭素を含む膜などを用いることができる。また絶縁膜４２１はその材料に応じて
、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法などで形成することが出来る。なお、
絶縁膜４２１は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の
絶縁膜と比較して透過させにくい膜を用いることがより望ましい。この場合、ＲＦスパッ
タ法で形成された窒化珪素、ダイヤモンドライクカーボン（ＤＬＣ）、窒化アルミニウム
などを絶縁膜４２１として用いることが望ましい。
また、本実施の形態では、スパッタ法で、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ
）を用いて透光性を有する導電膜を形成した後、該導電膜をパターニングすることで画素
電極４２２を形成する。なおＩＴＳＯの他、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（
ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など
、ＩＴＳＯ以外の透光性酸化物導電材料を、画素電極４２２に用いても良い。また画素電
極４２２として、透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、
Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化
チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分
とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電
材料以外の材料で画素電極４２２側から光を取り出す場合、光が透過する程度の膜厚（好
ましくは、５ｎｍ～３０ｎｍ程度）で形成する。
ＩＴＳＯを画素電極４２２に用いる場合、ターゲットとしてＩＴＯに酸化珪素が２～１０
重量％含まれたものを用いることができる。本実施の形態では、Ｉｎ２Ｏ３と、ＳｎＯ２
と、ＳｉＯ２とを８５：１０：５の重量％の割合で含むターゲットを用い、Ａｒの流量を
５０ｓｃｃｍ、Ｏ２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッタ電力を１
ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、画素電極４２２となる導電
膜を形成することができる。
なお、導電膜４１９のうち画素電極４２２に接する部分に、アルミニウムなどのイオン化
傾向が比較的大きい金属を用いる場合、透光性酸化物導電材料を画素電極４２２に用いる
と、導電膜４１９が電蝕を起こしやすい。しかし、本実施の形態では、絶縁膜４１４に近
い側からチタン膜、アルミニウム膜、チタン膜を順に積層した導電膜で導電膜４１９を形
成し、なおかつ導電膜４１９を絶縁膜４２１で覆っており、導電膜４１９のうち最上部の
チタン膜と画素電極４２２とが、絶縁膜４２１に形成されたコンタクトホールを介して接
している。よって、イオン化傾向が比較的小さい金属であるチタン膜などの金属膜で、イ
オン化傾向が比較的大きい金属であるアルミニウム膜などの金属膜を挟み込み、さらに絶
縁膜４２１で導電膜４１９を覆うことで、導電膜４１９が画素電極４２２やその他の導電
体と接触することにより電蝕を起こすのを防ぐことができる。なおかつ、導電率の比較的
高いアルミニウム膜などの金属膜を導電膜４１９に用いることで、導電膜４１９の抵抗値
を下げることができる。
なお、画素電極４２２となる導電膜に、導電性高分子（導電性ポリマーともいう）を含む
導電性組成物を用いることもできる。導電性組成物は、画素電極４２２となる導電膜のシ
ート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であるこ
とが好ましい。シート抵抗は、より低いことが好ましい。また、導電性組成物に含まれる
導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ばπ電子共役系導電性高分子として、ポリアニリン及びまたはその誘導体、ポリピロール
及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重
合体などがあげられる。
π共役系導電性高分子の具体例としては、ポリピロ－ル、ポリ（３－メチルピロ－ル）、
ポリ（３－ブチルピロ－ル）、ポリ（３－オクチルピロ－ル）、ポリ（３－デシルピロ－
ル）、ポリ（３，４－ジメチルピロ－ル）、ポリ（３，４－ジブチルピロ－ル）、ポリ（
３－ヒドロキシピロ－ル）、ポリ（３－メチル－４－ヒドロキシピロ－ル）、ポリ（３－
メトキシピロ－ル）、ポリ（３－エトキシピロ－ル）、ポリ（３－オクトキシピロ－ル）
、ポリ（３－カルボキシルピロ－ル）、ポリ（３－メチル－４－カルボキシルピロ－ル）
、ポリ（Ｎ－メチルピロール）、ポリチオフェン、ポリ（３－メチルチオフェン）、ポリ
（３－ブチルチオフェン）、ポリ（３－オクチルチオフェン）、ポリ（３－デシルチオフ
ェン）、ポリ（３－ドデシルチオフェン）、ポリ（３－メトキシチオフェン）、ポリ（３
－エトキシチオフェン）、ポリ（３－オクトキシチオフェン）、ポリ（３－カルボキシル
チオフェン）、ポリ（３－メチル－４－カルボキシルチオフェン）、ポリ（３，４－エチ
レンジオキシチオフェン）、ポリアニリン、ポリ（２－メチルアニリン）、ポリ（２－オ
クチルアニリン）、ポリ（２－イソブチルアニリン）、ポリ（３－イソブチルアニリン）
、ポリ（２－アニリンスルホン酸）、ポリ（３－アニリンスルホン酸）等が挙げられる。
上記π共役系導電性高分子を、単独で導電性組成物として画素電極４２２に使用してもよ
いし、導電性組成物の膜の厚さの均一性、膜強度等の膜特性を調整するために有機樹脂を
添加して使用することができる。
有機樹脂としては、導電性高分子と相溶または混合分散が可能であれば熱硬化性樹脂であ
ってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリ
エチレンテレフタレ－ト、ポリブチレンテレフタラ－ト、ポリエチレンナフタレ－ト等の
ポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド
６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ
化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオ
ロエチレンコポリマ－、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルア
ルコ－ル、ポリビニルエ－テル、ポリビニルブチラ－ル、ポリ酢酸ビニル、ポリ塩化ビニ
ル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、
ポリウレア系樹脂、メラミン樹脂、フェノ－ル系樹脂、ポリエ－テル、アクリル系樹脂及
びこれらの共重合体等が挙げられる。
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性また
はドナー性ド－パントをド－ピングすることにより、π共役系導電性高分子の共役電子の
酸化還元電位を変化させてもよい。
アクセプタ性ド－パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ
化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭
素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては
五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼
素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸
、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を
挙げることができる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合
物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合
に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テト
ラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テト
ラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等を
挙げることができる。
導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤
、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により画素電極４２２とな
る導電膜を形成することができる。
導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子
及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタ
ノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルム
アミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メ
チルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に導電性組成物を溶解すれ
ばよい。
導電性組成物の成膜は上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐
出法（インクジェット法ともいう）、印刷法等の湿式法を用いて成膜することができる。
溶媒の乾燥は、熱処理を行ってもよいし、減圧下で行ってもよい。また、有機樹脂が熱硬
化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。
画素電極４２２となる導電膜を形成した後、その表面が平坦化されるように、ＣＭＰ法、
ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。
次に、図７（Ａ）に示すように、画素電極４２２の一部を覆うように、絶縁膜４２１上に
、開口部を有する隔壁４２３を形成する。隔壁４２３の開口部において画素電極４２２は
その一部が露出している。隔壁４２３は、有機樹脂膜、無機絶縁膜またはシロキサン系絶
縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、
ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。
特に感光性の有機樹脂膜を隔壁４２３に用い、画素電極４２２上に開口部を形成し、その
開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、画
素電極４２２と後に形成される共通電極４２５とが接続してしまうのを防ぐことができる
。このとき、マスクを液滴吐出法または印刷法で形成することができる。また隔壁４２３
自体を、液滴吐出法または印刷法で形成することもできる。
図１１は、画素電極４２２及び隔壁４２３が形成された画素の上面図に相当し、図１１の
破線Ａ１－Ａ２における断面図、破線Ｂ１－Ｂ２における断面図、破線Ｃ１－Ｃ２におけ
る断面図が、図７（Ａ）に図示されている。なお図１１では、隔壁４２３が有する開口部
の位置を、破線で示している。図１１に示すように、隔壁４２３は、絶縁膜４１４上に形
成された導電膜４１５～導電膜４２０を全て覆うように形成されている。上記構成により
、抵抗値を下げるために導電膜４１５～導電膜４２０の膜厚を０．８μｍ以上１．５μｍ
以下程度に大きくした場合においても、後に形成される電界発光層４２４が、導電膜４１
５～導電膜４２０と絶縁膜４１４との間に形成される段差により、膜厚が極端に薄くなる
、或いは段切れを起こすのを防ぐことができる。
次に、電界発光層４２４を形成する前に、隔壁４２３及び画素電極４２２に吸着した水分
や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真
空ベーク）を行なっても良い。具体的には、基板の温度を２００℃～４５０℃、好ましく
は２５０～３００℃で、０．５～２０時間程度、真空雰囲気下で加熱処理を行なう。望ま
しくは３×１０－７Ｔｏｒｒ以下とし、可能であるならば３×１０－８Ｔｏｒｒ以下とす
るのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層４２４
を成膜する場合、電界発光層４２４を成膜する直前まで当該基板を真空雰囲気下に置いて
おくことで、信頼性をより高めることができる。また真空ベークの前または後に、画素電
極４２２に紫外線を照射してもよい。
そして、図７（Ｂ）に示すように、隔壁４２３の開口部において画素電極４２２と接する
ように、電界発光層４２４を形成する。電界発光層４２４は、単数の層で構成されていて
も、複数の層が積層されるように構成されていても良く、各層には有機材料のみならず無
機材料が含まれていても良い。電界発光層４２４におけるルミネッセンスには、一重項励
起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発
光（リン光）とが含まれる。複数の層で構成されている場合、陰極に相当する画素電極４
２２上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層す
る。なお画素電極４２２が陽極に相当する場合は、電界発光層４２４を、ホール注入層、
ホール輸送層、発光層、電子輸送層、電子注入層の順に積層して形成する。
また電界発光層４２４は、高分子系有機化合物、中分子系有機化合物（昇華性を有さず、
連鎖する分子の長さが１０μｍ以下の有機化合物）、低分子系有機化合物、無機化合物の
いずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合
物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。
そして、図７（Ｂ）に示すように、電界発光層４２４を覆うように共通電極４２５を形成
する。共通電極４２５は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、お
よびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金
属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａ
ｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。
また、電子注入性の高い材料を含む層を共通電極４２５に接するように形成することで、
アルミニウムや、透光性酸化物導電材料等を用いた、通常の導電膜も用いることができる
。
隔壁４２３の開口部において、画素電極４２２と電界発光層４２４と共通電極４２５が重
なり合うことで、発光素子４２６が形成される。
なお、発光素子４２６からの光の取り出しは、画素電極４２２側からであっても良いし、
共通電極４２５側からであっても良いし、その両方からであっても良い。上記３つの構成
にうち、目的とする構成に合わせて、画素電極４２２、共通電極４２５ぞれぞれの材料及
び膜厚を選択するようにする。
なお発光素子４２６を形成したら、共通電極４２５上に、絶縁膜を形成しても良い。該絶
縁膜は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と
比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦス
パッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素など
の物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜と
を積層させて、上記絶縁膜として用いることも可能である。
なお実際には、図７（Ｂ）に示す状態まで完成したら、さらに外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
上記プロセスを経て、半導体表示装置が作製できる。
なお、本実施の形態では、表示領域内のトランジスタ４０５、トランジスタ４０６の作製
方法について述べたが、上記表示領域内のトランジスタに加え、駆動回路やその他の集積
回路に用いられるトランジスタも、共に形成することが可能である。この場合、表示領域
内のトランジスタと、駆動回路やその他の集積回路に用いられるトランジスタとにおいて
、ゲート絶縁膜４０８の膜厚を全て同じにする必要はない。例えば、高速動作が要求され
る駆動回路やその他の集積回路に用いられるトランジスタにおいて、表示領域内のトラン
ジスタよりも、ゲート絶縁膜４０８の膜厚が小さくなるようにしても良い。
また、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を利用することで、単
結晶半導体を半導体膜４０２、半導体膜４０３として用いることも出来る。ＳＯＩ基板は
、例えば、スマートカットに代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉ
ａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓ
ｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの貼り合わせ方法や、ＳＩＭ
ＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法などを用い
て作製することができる。
また、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基
板上に転写することで、半導体表示装置を形成しても良い。転写方法としては、次のよう
なものがある。基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により
脆弱化して半導体素子を剥離し、転写する方法。基板と半導体素子の間に水素を含む非晶
質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去すること
で基板と半導体素子とを剥離し、転写する方法。半導体素子が形成された基板を機械的に
削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し
、転写する方法等、様々な方法を用いることができる。なお転写は、発光素子を作製する
前に行なうことが望ましい。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、画素の有するトランジスタの数及びその接続関係が実施の形態１とは
異なる場合の、半導体表示装置の構成について説明する。
図１２に、本実施の形態の半導体表示装置が有する、画素の回路図を示す。図１２に示す
画素は、信号線Ｓｉ（ｉ＝１～ｘ）と、第１の電源線Ｖａｉ（ｉ＝１～ｘ）と、第２の電
源線Ｖｂｉ（ｉ＝１～ｘ）と、第１の走査線Ｇａｊ（ｊ＝１～ｙ）と、第２の走査線Ｇｂ
ｊ（ｊ＝１～ｙ）とを少なくとも有している。さらに、図１２に示す画素は、トランジス
タ５０１～トランジスタ５０５と、発光素子５０６とを、少なくとも有している。また、
図１２に示す画素は、トランジスタ５０５のゲート電極と第２の電源線Ｖｂｉとの間に保
持容量５０７を有しているが、保持容量５０７は必ずしも設ける必要はない。
トランジスタ５０１のゲート電極は、信号線Ｓｉに接続されている。また、トランジスタ
５０１のソース領域とドレイン領域は、一方が第１の電源線Ｖａｉに接続されており、他
方がトランジスタ５０２のソース領域とドレイン領域の一方に接続されている。トランジ
スタ５０２のゲート電極は、第１の走査線Ｇａｊに接続されている。また、トランジスタ
５０２のソース領域とドレイン領域の他方は、トランジスタ５０３のソース領域とドレイ
ン領域の一方及びトランジスタ５０４のソース領域とドレイン領域の一方に、接続されて
いる。トランジスタ５０３のゲート電極は、第１の走査線Ｇａｊに接続されている。また
、トランジスタ５０３のソース領域とドレイン領域の他方は、第２の電源線Ｖｂｉに接続
されている。トランジスタ５０４のゲート電極は、第２の走査線Ｇｂｊに接続されている
。また、トランジスタ５０４のソース領域とドレイン領域の他方は、トランジスタ５０５
のゲート電極に接続されている。トランジスタ５０５のソース領域とドレイン領域は、一
方が第２の電源線Ｖｂｉに接続されており、他方が発光素子５０６の画素電極に接続され
ている。
また、トランジスタ５０２とトランジスタ５０３は、互いに逆の極性を有しており、一方
がオンの時に他方はオフとなる。
次に、図１２に回路図で示した表示領域の上面図を、図１３に一例として示す。また、図
１３の破線Ａ１－Ａ２における断面図を図１４（Ａ）に、破線Ｂ１－Ｂ２における断面図
を図１４（Ｂ）に、破線Ｃ１－Ｃ２における断面図を図１４（Ｃ）に示す。なお、発光素
子５０６は、画素電極と、共通電極と、画素電極及び共通電極によって電流が供給される
電界発光層とを有している。ただし、図１３と図１４では、各種配線やトランジスタの配
置を明確にするために、発光素子５０６のうち、画素電極５２２のレイアウトのみを示し
ている。
図１３及び図１４に示す本実施の形態の半導体表示装置では、発光素子５０６に電流を供
給するための第２の電源線Ｖｂｉが、補助電源線５０８に直接接続されている。そして、
図１３及び図１４では図示していないが、上記補助電源線５０８は、図１３及び図１４に
図示されている第２の電源線Ｖｂｉとは別の第２の電源線Ｖｂｉに接続されており、これ
らの２つの第２の電源線Ｖｂｉどうしは、補助電源線５０８を介して電気的に接続されて
いる。なお、図１３及び図１４では、第２の電源線Ｖｂｉと補助電源線５０８とが直接接
続されることで、第２の電源線Ｖｂｉどうしを電気的に接続している例を示しているが、
第２の電源線Ｖｂｉの一つと補助電源線５０８とが、別の配線を介して電気的に接続され
ていても良い。
本実施の形態では、少なくとも２つの第２の電源線Ｖｂｉを、補助電源線５０８を介して
電気的に接続することで、画素に供給するべき電流の大きさが第２の電源線Ｖｂｉごとに
大幅に異なる場合でも、電位が降下することによって第２の電源線Ｖｂｉ内に生じる電位
差が、第２の電源線Ｖｂｉどうしで異なるのを防ぐことができる。よって、電位の降下に
起因する表示領域内の輝度むらを防ぐことができる。
さらに、図１３及び図１４に示す本実施の形態の半導体表示装置では、補助電源線５０８
に直接接続された補助配線５０９と、第１の走査線Ｇａｊに直接接続された走査線用補助
配線５１０と、第２の走査線Ｇｂｊに直接接続された走査線用補助配線５１１とを有する
。なお、図１３及び図１４では、補助電源線５０８が直接補助配線５０９に接続されてい
るが、補助電源線５０８が別の異なる配線を介して、補助配線５０９と電気的に接続され
ていても良い。また図１３及び図１４では、第１の走査線Ｇａｊが直接走査線用補助配線
５１０に接続されているが、第１の走査線Ｇａｊが別の異なる配線を介して、走査線用補
助配線５１０と電気的に接続されていても良い。また図１３及び図１４では、第２の走査
線Ｇｂｊが直接走査線用補助配線５１１に接続されているが、第２の走査線Ｇｂｊが別の
異なる配線を介して、走査線用補助配線５１１と電気的に接続されていても良い。
本実施の形態の半導体表示装置では、補助電源線５０８に直接、或いは電気的に接続され
た補助配線５０９を設けることで、補助電源線５０８と、補助配線５０９との合成抵抗を
下げることができる。よって、補助電源線５０８の電位の降下を防ぎ、延いては第２の電
源線Ｖｂｉの電位の降下を防ぐことができる。
また、図１３及び図１４に示す半導体表示装置では、走査線用補助配線５１０及び走査線
用補助配線５１１を有する構成を示しているが、本実施の形態の半導体表示装置では少な
くとも補助配線５０９を有していれば良く、必ずしも走査線用補助配線５１０及び走査線
用補助配線５１１を有していなくとも良い。ただし、走査線用補助配線５１０または走査
線用補助配線５１１を設けることで、第１の走査線Ｇａｊと、走査線用補助配線５１０と
の合成抵抗を下げる、或いは第２の走査線Ｇｂｊと、走査線用補助配線５１１との合成抵
抗を下げることができる。よって、第１の走査線Ｇａｊの電位の降下により、トランジス
タ５０２のスイッチングまたはトランジスタ５０３のスイッチングを、的確なタイミング
で制御できなくなってしまうことを、防ぐことができる。また、第２の走査線Ｇｂｊの電
位の降下により、トランジスタ５０４のスイッチングを、的確なタイミングで制御できな
くなってしまうことを、防ぐことができる。
また本実施の形態では、少なくとも第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助
配線５１０、走査線用補助配線５１１を、層間絶縁膜５１２の上に形成する。図１３及び
図１４では、第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助配線５１０、走査線用
補助配線５１１に加えて、第１の電源線Ｖａｉの一部５２０と、信号線Ｓｉも、層間絶縁
膜５１２の上に形成している例を示している。よって本実施の形態では、第２の電源線Ｖ
ｂｉ、補助配線５０９、走査線用補助配線５１０、走査線用補助配線５１１、信号線Ｓｉ
、第１の電源線Ｖａｉの一部５２０を、層間絶縁膜５１２の上に形成された単数の導電膜
または積層された複数の導電膜を所望の形状に加工（パターニング）することで形成でき
る。従って、第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助配線５１０、走査線用
補助配線５１１、信号線Ｓｉ及び第１の電源線Ｖａｉの一部５２０は、１つのマスクで形
成することができる。
また本実施の形態では、トランジスタ５０１が有するゲート電極５１３、トランジスタ５
０２が有するゲート電極５１４、トランジスタ５０３が有するゲート電極５１５、トラン
ジスタ５０４が有する２つのゲート電極５１６、トランジスタ５０５が有するゲート電極
５１７、保持容量５０７が有する一方の電極５１８、補助電源線５０８、第１の走査線Ｇ
ａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉの一部５２１を、層間絶縁膜５１２の下
に形成する。よって本実施の形態では、ゲート電極５１３～ゲート電極５１７、電極５１
８、補助電源線５０８、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉ
の一部５２１を、層間絶縁膜５１２を形成する前に、単数の導電膜または積層された複数
の導電膜を所望の形状に加工することで形成できる。従って、ゲート電極５１３～ゲート
電極５１７、電極５１８、補助電源線５０８、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ
、第１の電源線Ｖａｉの一部５２１は、１つのマスクで形成することができる。このため
、本実施の形態の半導体表示装置は、マスク数を従来よりも増やすことなく作製すること
ができる。
なお、第２の電源線Ｖｂｉの一部は保持容量５０７が有する他方の電極として機能し、第
２の電源線Ｖｂｉと、ゲート絶縁膜５１９と、電極５１８とが重なっている領域が、保持
容量５０７として機能する。電極５１８と、トランジスタ５０５のゲート電極５１７とは
、一続きの導電膜で形成されている。
なお、ゲート電極５１３～ゲート電極５１７には、トランジスタ５０１～トランジスタ５
０５の作製行程において施される加熱処理に耐えうる程度の耐熱性が要求される。よって
、単数の導電膜または積層された複数の導電膜を所望の形状に加工（パターニング）する
ことでゲート電極５１３～ゲート電極５１７と共に補助電源線５０８、第１の走査線Ｇａ
ｊ、第２の走査線Ｇｂｊを形成する場合、ゲート電極５１３～ゲート電極５１７、補助電
源線５０８、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊに用いることができる材料の種類
には、制限が生じる。そのため、ゲート電極５１３～ゲート電極５１７、補助電源線５０
８、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊをより抵抗率の低い材料で形成することが
難しい。しかし本実施の形態では、トランジスタ５０１～トランジスタ５０５上に形成さ
れた層間絶縁膜５１２の、更に上において第２の電源線Ｖｂｉ、補助配線５０９、走査線
用補助配線５１０、走査線用補助配線５１１を形成する。よって、第２の電源線Ｖｂｉ、
補助配線５０９、走査線用補助配線５１０、走査線用補助配線５１１は、トランジスタ５
０１～トランジスタ５０５を作製した後に形成されるので、ゲート電極５１３～ゲート電
極５１７、補助電源線５０８、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊほど高い耐熱性
は要求されない。そのため、第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助配線５
１０、走査線用補助配線５１１に用いることができる材料は比較的自由度が高く、ゲート
電極５１３～ゲート電極５１７、補助電源線５０８、第１の走査線Ｇａｊ、第２の走査線
Ｇｂｊより抵抗率の低い材料を選択することが可能である。抵抗率の低い材料で補助配線
５０９、走査線用補助配線５１０、走査線用補助配線５１１を作製することで、補助電源
線５０８と補助配線５０９の合成抵抗、第１の走査線Ｇａｊと走査線用補助配線５１０の
合成抵抗、第２の走査線Ｇｂｊと走査線用補助配線５１１の合成抵抗を、より下げること
ができる。従って、第２の電源線Ｖｂｉの電位の降下、第１の走査線Ｇａｊの電位の降下
、第２の走査線Ｇｂｊの電位の降下を防ぐことができる。
なお、図１３及び図１４では、画素電極５２２の一部、第２の電源線Ｖｂｉ、補助配線５
０９、走査線用補助配線５１０、走査線用補助配線５１１、第１の電源線Ｖａｉの一部５
２０、信号線Ｓｉが、隔壁５２３によって覆われている。そして、画素電極５２２が形成
されている領域のうち、画素電極５２２が隔壁５２３によって覆われていないで一部露出
している領域５２４において、隔壁５２３の後に形成される電界発光層及び共通電極が、
画素電極５２２上に直接積層される。よって、画素電極５２２と、電界発光層及び共通電
極とが直接重なる領域５２４において、発光素子５０６が形成される。
図１３及び図１４に示すように、隔壁５２３は、層間絶縁膜５１２上に形成された第２の
電源線Ｖｂｉ、補助配線５０９、走査線用補助配線５１０、走査線用補助配線５１１、第
１の電源線Ｖａｉの一部５２０、信号線Ｓｉを全て覆うように形成されている。上記構成
により、抵抗値を下げるために第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助配線
５１０、走査線用補助配線５１１、第１の電源線Ｖａｉの一部５２０、信号線Ｓｉの膜厚
を０．８μｍ以上１．５μｍ以下程度に大きくした場合においても、後に形成される電界
発光層が、第２の電源線Ｖｂｉ、補助配線５０９、走査線用補助配線５１０、走査線用補
助配線５１１、第１の電源線Ｖａｉの一部５２０、信号線Ｓｉと層間絶縁膜５１２との間
に形成される段差により、膜厚が極端に薄くなる、或いは段切れを起こすのを防ぐことが
できる。
また、図１３では、補助電源線５０８が複数並んで配置されている例を示している。第２
の電源線Ｖｂｉに与えられる電源電位の高さが、他の第２の電源線Ｖｂｉに与えられる電
源電位と異なっている場合において、共通の電源電位が与えられる第２の電源線Ｖｂｉど
うしを、補助電源線を介して電気的に接続する。図１３に示す第２の電源線Ｖｂｉと接続
されている補助電源線５０８以外の他の補助電源線５０８は、他の共通の電源電位が与え
られる第２の電源線Ｖｂｉどうしを電気的に接続するのに用いることができる。
図１５に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応する第２の電源線Ｖｂｉどうしを
電気的に接続した場合の、表示領域の上面図を一例として示す。図１５では、Ｒ（赤）に
対応する第２の電源線Ｖｂ（Ｒ）、Ｇ（緑）に対応する第２の電源線Ｖｂ（Ｇ）、Ｂ（青
）に対応する第２の電源線Ｖｂ（Ｂ）に、それぞれ与えられる電源電位が、互いに異なっ
ている。さらに、第２の電源線Ｖｂ（Ｒ）は、補助電源線５０８ｒを介して、隣接する他
のＲ（赤）に対応する第２の電源線Ｖｂ（Ｒ）に電気的に接続される。また、第２の電源
線Ｖｂ（Ｇ）は、補助電源線５０８ｇを介して、隣接する他のＧ（緑）に対応する第２の
電源線Ｖｂ（Ｇ）に電気的に接続される。また、第２の電源線Ｖｂ（Ｂ）は、補助電源線
５０８ｂを介して、隣接する他のＢ（青）に対応する第２の電源線Ｖｂ（Ｂ）に電気的に
接続される。
なお図１５では、第２の電源線Ｖｂ（Ｒ）、第２の電源線Ｖｂ（Ｇ）、第２の電源線Ｖｂ
（Ｂ）と、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電源線５０８ｂとが、それぞ
れ直接接続されることで、隣接する第２の電源線Ｖｂ（Ｒ）どうし、または隣接する第２
の電源線Ｖｂ（Ｇ）どうし、または隣接する第２の電源線Ｖｂ（Ｂ）どうしを電気的に接
続している例を示している。しかし、第２の電源線Ｖｂ（Ｒ）、第２の電源線Ｖｂ（Ｇ）
、第２の電源線Ｖｂ（Ｂ）と、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電源線５
０８ｂとが、それぞれ別の配線を介して電気的に接続されていても良い。
さらに図１５では、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電源線５０８ｂにそ
れぞれ直接接続された補助配線５０９ｒ、補助配線５０９ｇ、補助配線５０９ｂを示して
いる。なお、図１５では、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電源線５０８
ｂが直接補助配線５０９ｒ、補助配線５０９ｇ、補助配線５０９ｂにそれぞれ接続されて
いるが、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電源線５０８ｂが別の異なる配
線を介して、補助配線５０９ｒ、補助配線５０９ｇ、補助配線５０９ｂとそれぞれ電気的
に接続されていても良い。
本実施の形態の半導体表示装置では、補助電源線５０８ｒ、補助電源線５０８ｇ、補助電
源線５０８ｂに直接、或いは電気的にそれぞれ接続された補助配線５０９ｒ、補助配線５
０９ｇ、補助配線５０９ｂを設けることで、補助電源線５０８ｒと補助配線５０９ｒの合
成抵抗、補助電源線５０８ｇと補助配線５０９ｇの合成抵抗、補助電源線５０８ｂと補助
配線５０９ｂの合成抵抗を、それぞれ下げることができる。よって、補助電源線５０８ｒ
、補助電源線５０８ｇ、補助電源線５０８ｂの電位の降下を防ぎ、延いては第２の電源線
Ｖｂ（Ｒ）、第２の電源線Ｖｂ（Ｇ）、第２の電源線Ｖｂ（Ｂ）の電位の降下を防ぐこと
ができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、層間絶縁膜上に形成される各種配線の膜厚を、部分的に異ならせるこ
とができる、半導体表示装置の作製方法について説明する。
まず図１６（Ａ）に示すように、トランジスタ１６０１と、トランジスタ１６０１を覆っ
ている層間絶縁膜１６０２と、層間絶縁膜１６０２を覆っている導電膜１６０３とを形成
する。導電膜１６０３は、層間絶縁膜１６０２に形成されたコンタクトホールを介して、
トランジスタ１６０１が有する半導体膜１６０４に接続されている。トランジスタ１６０
１、層間絶縁膜１６０２、導電膜１６０３は、例えば、実施の形態２に示した作製方法を
用いて形成することができる。
なお、図１６では、導電膜１６０３は、３つの積層された導電膜で形成されている例を示
している。ただし本実施の形態では、導電膜１６０３が１つの導電膜で形成されていても
良いし、２つの積層された導電膜または４つ以上の積層された導電膜を用いて形成されて
いても良い。導電膜１６０３に用いられる少なくとも１つの導電膜の電気伝導率は、層間
絶縁膜１６０２の下層に形成されている、トランジスタ１６０１のゲート電極１６０５に
用いられる少なくとも１つの導電膜の電気伝導率よりも高いことが望ましい。或いは、導
電膜１６０３のいずれかの部分の膜厚は、その厚さがゲート電極１６０５のいずれかの部
分の膜厚よりも厚いことが望ましい。具体的に導電膜１６０３のいずれかの部分の膜厚は
、０．８μｍ以上１．５μｍ以下であることが望ましい。このように導電膜１６０３の膜
厚をとることによって、電気伝導率を高めることができる。
本実施の形態では、層間絶縁膜１６０２に近い側から、膜厚１００ｎｍ程度のチタン膜、
膜厚７００ｎｍ～１０００ｎｍ程度のアルミニウム膜、膜厚１００ｎｍ程度のチタン膜を
積層したものを、導電膜１６０３として用いる。
次に、図１６（Ａ）に示すように、導電膜１６０３上にレジスト１６０６を塗布する。レ
ジスト１６０６は、ポジ型レジストまたはネガ型レジストを用いることができる。本実施
の形態では、ポジ型レジストを用いて示す。そして、多階調マスク１６０７を用いてレジ
スト１６０６を部分的に露光する。
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行う
ことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）
の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マ
スクを用いることで、フォトマスクの枚数を削減することが可能である。
多階調マスクの代表例としては、グレートーンマスク、ハーフトーンマスクがある。グレ
ートーンマスクは、透光性を有する基板及びその上に形成される遮光部並びに回折格子で
構成される。遮光部においては、光の透過率が０％である。一方、回折格子はスリット、
ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とする
ことにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット
、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いること
ができる。透光性を有する基板は、石英等の透光性を有する基板を用いることができる。
遮光部及び回折格子は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成する
ことができる。グレートーンマスクに露光光を照射した場合、遮光部においては、光の透
過率は０％であり、遮光部及び回折格子が設けられていない領域では光の透過率は１００
％である。また、回折格子においては、１０～７０％の範囲で光の透過率を調整すること
が可能である。回折格子における光の透過率の調整は、回折格子のスリット、ドット、ま
たはメッシュの間隔及びピッチの調整により可能である。
一方、ハーフトーンマスクは、透光性を有する基板及びその上に形成される半透過部並び
に遮光部で構成される。半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ
、ＣｒＳｉなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する
遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、
遮光部においては、光の透過率は０％であり、遮光部及び半透過部が設けられていない領
域では光の透過率は１００％である。また、半透過部においては、１０～７０％の範囲で
光の透過率を調整することが可能である。半透過部に於ける光の透過率の調整は、半透過
部の材料により調整により可能である。
多階調マスクを用いて露光した後、現像することで、図１６（Ｂ）に示すように、膜厚の
異なる領域を有するレジストマスク１６０８を形成することができる。そして、レジスト
マスク１６０８を用いて導電膜１６０３をエッチングすることで、図１６（Ｂ）に示すよ
うに、導電膜１６０９と導電膜１６１０とを形成する。導電膜１６０９と導電膜１６１０
とは、それぞれコンタクトホールを介して半導体膜１６０４に接続されている。
次に、レジストマスク１６０８をアッシングする。この結果、レジストの面積が縮小し、
厚さが薄くなる。そして、レジストマスク１６０８のうち、導電膜１６０９上の膜厚の薄
い領域のレジストが部分的に除去されることで、図１６（Ｃ）に示すようにレジストマス
ク１６１１が形成される。
次に、レジストマスク１６１１を用いて、導電膜１６０９をさらにエッチングする。この
結果、図１６（Ｃ）に示すように、膜厚が部分的に薄い導電膜１６１２を導電膜１６０９
から形成することができる。なお、レジストマスク１６０８のアッシングの量が多いと、
導電膜１６１０上のレジストマスク１６１１の面積が導電膜１６１０の面積よりも小さく
なるため、レジストマスク１６１１を用いた上記エッチングにおいて、導電膜１６１０の
端部もエッチングされることがある。
また、図１６（Ｃ）では、導電膜１６０９をエッチングする際、最も層間絶縁膜１６０２
に近い導電膜のみが部分的に残存する例を示しているが、本発明はこの構成に限定されな
い。上層の２つの導電膜も、部分的に残存していても良い。
そして図１６（Ｄ）に示すように、レジストマスク１６１１を除去した後、導電膜１６１
２及び導電膜１６１０を覆うように、層間絶縁膜１６０２上に絶縁膜１６１３を形成する
。そして絶縁膜１６１３にコンタクトホールを形成し、該コンタクトホールにおいて導電
膜１６１２の膜厚の薄い部分と接続する画素電極１６１４を、絶縁膜１６１３上に形成す
る。
そして、画素電極１６１４の一部を覆うように、絶縁膜１６１３上に隔壁１６１５を形成
する。隔壁１６１５は開口部を有しており、該開口部において画素電極１６１４が一部露
出している。また、隔壁１６１５は、少なくとも導電膜１６１２の膜厚の厚い部分と、導
電膜１６１０と、重なるように形成する。上記構成により、抵抗値を下げるために、導電
膜１６１２の膜厚の厚い部分及び導電膜１６１０の膜厚を、０．８μｍ以上１．５μｍ以
下程度に大きくした場合においても、後に形成される電界発光層１６１６が、導電膜１６
１２の膜厚の厚い部分及び導電膜１６１０と層間絶縁膜１６０２との間に形成される段差
により、膜厚が極端に薄くなる、或いは段切れを起こすのを防ぐことができる。
さらに、画素電極１６１４が、導電膜１６１２の膜厚の薄い部分と接続されているので、
画素電極１６１４が、導電膜１６１２の膜厚の薄い部分と層間絶縁膜１６０２との間に形
成される段差により、膜厚が極端に薄くなる、或いは段切れを起こすのを防ぐことができ
る。
次に、画素電極１６１４及び隔壁１６１５上に、電界発光層１６１６と、共通電極１６１
７とを、順に積層するように形成する。画素電極１６１４と、電界発光層１６１６と、共
通電極１６１７とが直接重なっている部分が、発光素子１６１８として機能する。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、層間絶縁膜上に形成された各種配線を用いて、発光素子から発せられ
る光を効率的に半導体表示装置の外部に取り出すことができる構成について、説明する。
図１７に、本実施の形態の半導体表示装置が有する発光素子と、該発光素子の近傍に設け
られた配線との断面図を、一例として示す。発光素子１７００は、画素電極１７０１と、
電界発光層１７０２と、共通電極１７０３とを有している。また、配線１７０４は、その
膜厚が異なる複数の領域で構成されている。具体的に、図１７では、配線１７０４が、膜
厚の大きい領域１７０４ａと、膜厚の小さい領域１７０４ｂとを有している。
配線１７０４は絶縁膜１７０５で覆われており、絶縁膜１７０５に形成されたコンタクト
ホールを介して、配線１７０４と、絶縁膜１７０５上に形成された画素電極１７０１とが
接続されている。なお図１７では、配線１７０４のうち、膜厚の大きい領域１７０４ａと
コンタクトホールとが重なっている場合を例示しているが、本発明はこの構成に限定され
ない。配線１７０４のうち、膜厚の小さい領域１７０４ｂとコンタクトホールとが重なっ
ていても良い。
また、画素電極１７０１の一部と、配線１７０４のうち膜厚の大きい領域１７０４ａとは
、隔壁１７０６によって覆われている。そして、画素電極１７０１のうち隔壁１７０６に
よって覆われずに露出している部分と、電界発光層１７０２と、共通電極１７０３とが重
なり合っている部分が、発光素子１７００として機能している。そして、該発光素子１７
００として機能している部分は、配線１７０４のうち、膜厚の小さい領域１７０４ｂと重
なっている。
配線１７０４のうち膜厚の大きい領域１７０４ａが、隔壁１７０６によって覆われている
ことで、抵抗値を下げるために配線１７０４のうち領域１７０４ａにおける膜厚を０．８
μｍ以上１．５μｍ以下程度に大きくした場合においても、後に形成される電界発光層１
７０２が、領域１７０４ａと領域１７０４ｂとの間に形成される段差により、膜厚が極端
に薄くなる、或いは段切れを起こすのを防ぐことができる。
なお、膜厚の大きい領域１７０４ａと膜厚の小さい領域１７０４ｂとを有する配線１７０
４は、グレートーンマスク、ハーフトーンマスクなどの多階調マスクを用いることで、マ
スク数を増やさずに形成することができる。
また、基板１７０７上には半導体膜１７０９が形成されており、半導体膜１７０９はゲー
ト絶縁膜１７１０及び層間絶縁膜１７１１で覆われている。配線１７０４は層間絶縁膜１
７１１上に形成されており、ゲート絶縁膜１７１０及び層間絶縁膜１７１１に形成された
コンタクトホールを介して配線１７０４と半導体膜１７０９が接続されている。なお、配
線１７０４の種類によっては、ゲート電極と共にゲート絶縁膜１７１０上に形成された配
線と、配線１７０４とが、層間絶縁膜１７１１に形成されたコンタクトホールを介して接
続されていても良い。
また、図１７では、画素電極１７０１及び共通電極１７０３が透光性を有しており、配線
１７０４が光を反射する材料を用いて形成されている。そして、配線１７０４のうち、膜
厚の小さい領域１７０４ｂと、膜厚の大きい領域１７０４ａの領域１７０４ｂに隣接して
いる端部１７０８において、電界発光層１７０２から発せられる光を、基板１７０７とは
反対の方向に向けて反射させることができる。よって、本実施の形態で示す半導体表示装
置では、半導体表示装置から取り出される光は、電界発光層１７０２から直接基板１７０
７とは反対の方向に発せられる光と、電界発光層１７０２から発せられた後、配線１７０
４による反射を経て基板１７０７とは反対の方向に発せられる光とを含んでいる。
さらに本実施の形態では、配線１７０４のうち、膜厚の大きい領域１７０４ａの端部１７
０８における勾配角度、すなわち端部１７０８で形成される面と、基板１７０７との間の
角度θｔを、０°＜θｔ＜９０°、より好ましくは５０°＜θｔ＜６０°とする。上記構
成により、電界発光層１７０２から発せられる光のうち、横方向（基板１７０７の最大面
積となる面と平行な方向）に向かっている光を、配線１７０４の端部１７０８において反
射させ、基板１７０７と反対の方向に放出させることができる。
なお、領域１７０４ａの端部１７０８及び領域１７０４ｂにおいて、電界発光層１７０２
から発せられる光が反射するように、配線１７０４に用いる材料を適宜選択する。例えば
配線１７０４として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タ
ンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、
金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓ
ｉ）等を用いることが出来る。また上記元素を主成分とする合金を用いても良いし、上記
元素を含む化合物を用いても良い。配線１７０４は、上記元素を有する単数の膜を、また
は上記元素を有する積層された複数の膜を、用いることが出来る。
なお、絶縁膜１７０５に酸化珪素を用いる場合、配線１７０４に用いる材料によっては、
配線１７０４の表面が酸化してしまい、光が配線１７０４の表面において反射しにくくな
ることがある。絶縁膜１７０５として窒化珪素を用いるようにすることで、配線１７０４
の表面における酸化を防ぎ、光を配線１７０４の表面において反射しやすくすることがで
きる。或いは、配線１７０４に白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）などの酸化されに
くい材料を用いることで、配線１７０４の表面における酸化を防ぐことができる。酸化さ
れにくい材料を配線１７０４に用いる場合、窒化珪素よりも透光性の高い酸化珪素を絶縁
膜１７０５に用いることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、半導体基板（ボンド基板）から支持基板（ベース基板）に転置した半導体
膜を用いて半導体素子を形成する、半導体表示装置の作製方法について説明する。
まず図１８（Ａ）に示すように、ボンド基板９００上に絶縁膜９０１を形成する。絶縁膜
９０１は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を
用いて形成する。絶縁膜９０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜
を積層して用いたものであっても良い。例えば本実施例では、ボンド基板９００に近い側
から、窒素よりも酸素の含有量が高い酸化窒化珪素、酸素よりも窒素の含有量が高い窒化
酸化珪素の順に積層された絶縁膜９０１を用いる。
例えば酸化珪素を絶縁膜９０１として用いる場合、絶縁膜９０１はシランと酸素、ＴＥＯ
Ｓ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常
圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場
合、絶縁膜９０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁
膜９０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の
気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜９０１として用
いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、
プラズマＣＶＤ等の気相成長法によって形成することができる。
また絶縁膜９０１として、有機シランガスを用いて化学気相成長法により作製される酸化
珪素を用いていても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：
化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４
）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシ
ロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（
ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３
）等のシリコン含有化合物を用いることができる。
次に図１８（Ａ）に示すように、ボンド基板９００に、矢印で示すように水素又は希ガス
、或いは水素イオン又は希ガスイオンを照射し、ボンド基板９００の表面から一定の深さ
の領域に、微小ボイドを有する脆化層９０２を形成する。脆化層９０２が形成される位置
は、上記照射の加速電圧によって決まる。そして脆化層９０２の位置により、ボンド基板
９００からベース基板９０４に転置する半導体膜９０８の厚さが決まるので、照射の加速
電圧は半導体膜９０８の厚さを考慮して設定する。当該半導体膜９０８の厚さは１０ｎｍ
乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基
板９００に照射する場合、ドーズ量は３×１０１６乃至１×１０１７／ｃｍ２とするのが
望ましい。
なお、脆化層９０２を形成する上記工程において、ボンド基板９００に高い濃度の水素又
は希ガス、或いは水素イオン又は希ガスイオンを照射するので、ボンド基板９００の表面
が粗くなってしまい、ベース基板９０４との間における接合で十分な強度が得られない場
合がある。絶縁膜９０１を設けることで、水素又は希ガス、或いは水素と希ガスのイオン
を照射する際にボンド基板９００の表面が保護され、ベース基板９０４とボンド基板９０
０の間における接合を良好に行うことが出来る。
次に図１８（Ｂ）に示すように、絶縁膜９０１上に絶縁膜９０３を形成する。絶縁膜９０
３は、絶縁膜９０１と同様に、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素等の絶
縁性を有する材料を用いて形成する。絶縁膜９０３は、単数の絶縁膜を用いたものであっ
ても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜９０３として、有
機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本
実施例では、絶縁膜９０３として、有機シランガスを用いて化学気相成長法により作製さ
れる酸化珪素を用いる。
なお絶縁膜９０１または絶縁膜９０３に窒化珪素、窒化酸化珪素などのバリア性の高い絶
縁膜を用いることで、後に形成される半導体膜９０９にアルカリ金属やアルカリ土類金属
などの不純物がベース基板９０４から入るのを防ぐことができる。
なお本実施例では、脆化層９０２を形成した後に絶縁膜９０３を形成しているが、絶縁膜
９０３は必ずしも設ける必要はない。ただし絶縁膜９０３は脆化層９０２を形成した後に
形成されるので、脆化層９０２を形成する前に形成される絶縁膜９０１よりも、その表面
の平坦性は高い。よって、絶縁膜９０３を形成することで、後に行われる接合の強度をよ
り高めることができる。
次に、ボンド基板９００とベース基板９０４とを接合により貼り合わせる前に、ボンド基
板９００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中に
おいて３５０℃、２時間程度行う。
そして図１８（Ｃ）に示すように、ボンド基板９００と、ベース基板９０４とを、絶縁膜
９０３を間に挟むように重ねて、図１８（Ｄ）に示すように貼り合わせる。絶縁膜９０３
とベース基板９０４とが接合することで、ボンド基板９００とベース基板９０４とを貼り
合わせることができる。
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合
が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板９０４は
様々なものを用いることが可能である。例えばベース基板９０４としては、アルミノシリ
ケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板
の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板９
０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いるこ
とができる。
なお、ベース基板９０４の表面にも絶縁膜を形成しておき、該絶縁膜と絶縁膜９０３との
間で接合を行うようにしても良い。この場合、ベース基板９０４として上述したものの他
に、ステンレス基板を含む金属基板を用いても良い。また、プラスチック等の可撓性を有
する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが
、作製工程における処理温度に耐え得るのであればベース基板９０４として用いることが
可能である。プラスチック基板として、ポリエチレンテレフタラート（ＰＥＴ）に代表さ
れるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスル
ホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチ
レンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂
、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
ボンド基板９００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶
半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合
物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板９００と
して用いることができる。またボンド基板９００として、結晶格子に歪みを有するシリコ
ン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を
用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコン
ゲルマニウムまたは窒化珪素膜上における成膜により、形成することができる。
なおベース基板９０４とボンド基板９００とを貼り合わせた後に、加熱処理又は加圧処理
を行っても良い。加熱処理又は加圧処理を行うことで接合の強度を向上させることができ
る。
上記接合を行った後、熱処理を行うことにより、脆化層９０２において隣接する微小ボイ
ドどうしが結合して、微小ボイドの体積が増大する。その結果、図１９（Ａ）に示すよう
に、脆化層９０２においてボンド基板９００が劈開し、ボンド基板９００の一部であった
半導体膜９０８が乖離する。熱処理の温度はベース基板９０４の耐熱温度以下で行うこと
が好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離によ
り、半導体膜９０８が、絶縁膜９０１及び絶縁膜９０３と共にベース基板９０４に転置さ
れる。その後、絶縁膜９０３とベース基板９０４の接合をさらに強固にするため、４００
℃乃至６００℃の熱処理を行うのが好ましい。
半導体膜９０８の結晶面方位はボンド基板９００の面方位によって制御することができる
。形成する半導体素子に適した結晶面方位を有するボンド基板９００を、適宜選択して用
いればよい。またトランジスタの移動度は半導体膜９０８の結晶面方位によって異なる。
より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、
ボンド基板９００の貼り合わせの方向を定めるようにする。
次に、転置された半導体膜９０８の表面を平坦化する。平坦化は必ずしも必須ではないが
、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜９０８とゲート絶
縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（Ｃ
ＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、行うこ
とができる。半導体膜９０８の厚さは、上記平坦化により薄膜化される。
なお本実施例では、脆化層９０２の形成により半導体膜９０８をボンド基板９００から剥
離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａ
ｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓ
ｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて
半導体膜９０８をベース基板９０４に貼り合わせるようにしても良い。
次に、図１９（Ｂ）に示すように、半導体膜９０８を所望の形状に加工（パターニング）
することで、島状の半導体膜９０９を形成する。
上記工程を経て形成された半導体膜９０９を用い、トランジスタ等の各種半導体素子を形
成することが出来る。図１９（Ｃ）には、半導体膜９０９を用いて形成されたトランジス
タ９１０を例示している。
上述した作製方法を用いることで、上記実施の形態の半導体表示装置が有する半導体素子
を作製することができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、半導体表示装置の全体的な構成ついて説明する。図２０（Ａ）に、本実施
例の半導体表示装置のブロック図を、一例として示す。
図２０（Ａ）に示す半導体表示装置は、発光素子を備えた画素を複数有する画素部（表示
領域）７００と、各画素をラインごとに選択する走査線駆動回路７１０と、選択されたラ
インの画素へのビデオ信号の入力を制御する信号線駆動回路７２０とを有する。
図２０（Ａ）において信号線駆動回路７２０は、シフトレジスタ７２１、第１の記憶回路
７２２、第２の記憶回路７２３、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回
路７２４を有している。シフトレジスタ７２１には、クロック信号Ｓ－ＣＬＫ、スタート
パルス信号Ｓ－ＳＰが入力される。シフトレジスタ７２１は、これらクロック信号Ｓ－Ｃ
ＬＫ及びスタートパルス信号Ｓ－ＳＰに従って、パルスが順次シフトするタイミング信号
を生成し、第１の記憶回路７２２に出力する。タイミング信号のパルスの出現する順序は
、走査方向切り替え信号に従って切り替えるようにしても良い。
第１の記憶回路７２２にタイミング信号が入力されると、該タイミング信号のパルスに従
って、ビデオ信号が順に第１の記憶回路７２２に書き込まれ、保持される。なお、第１の
記憶回路７２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の
記憶回路７２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに
並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグル
ープ数を分割数と呼ぶ。例えば４つずつ記憶素子をグループに分けた場合、４分割で分割
駆動することになる。
第１の記憶回路７２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
１ライン期間が終了すると、第２の記憶回路７２３に入力される信号Ｓ－ＬＳのパルスに
従って、第１の記憶回路７２２に保持されているビデオ信号が、第２の記憶回路７２３に
一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路７２３に送出し終えた第１
の記憶回路７２２には、再びシフトレジスタ７２１からのタイミング信号に従って、次の
ビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回
路７２３に書き込まれ、保持されているビデオ信号が、Ｄ／Ａ変換回路７２４に入力され
る。
そしてＤ／Ａ変換回路７２４は、入力されたデジタルのビデオ信号をアナログのビデオ信
号に変換し、信号線を介して画素部７００内の各画素に入力する。
なお、Ｄ／Ａ変換回路７２４を設けずに、ビデオ信号をデジタルのまま画素部７００に入
力しても良い。
また、信号線駆動回路７２０は、シフトレジスタ７２１の代わりに、パルスが順次シフト
する信号を出力することができる別の回路を用いても良い。
また図２０（Ａ）では、Ｄ／Ａ変換回路７２４の後段に画素部７００が直接接続されてい
るが、本発明はこの構成に限定されない。画素部７００の前段に、Ｄ／Ａ変換回路７２４
から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す
回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
次に、走査線駆動回路７１０の動作について説明する。走査線駆動回路７１０は選択信号
を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する
。選択信号により画素が選択されると、走査線の一つにゲートが接続されたトランジスタ
がオンになり、画素へのビデオ信号の入力が行われる。
なお、本実施例では複数の走査線に入力される選択信号を、全て一の走査線駆動回路７１
０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線
駆動回路７１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
また、各画素に走査線が複数設けられている場合、各走査線に対応する走査線駆動回路を
複数設けるようにしても良い。
なお、画素部７００、走査線駆動回路７１０、信号線駆動回路７２０は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。
次に、図２０（Ａ）とは異なる半導体表示装置のブロック図を、図２０（Ｂ）に一例とし
て示す。図２０（Ｂ）に示す半導体表示装置は、複数の画素を有する画素部（表示領域）
６００と、複数の画素をラインごとに選択することができる走査線駆動回路６１０と、選
択されたライン内の画素へのビデオ信号の入力を制御する信号線駆動回路６２０とを有す
る。
信号線駆動回路６２０は、シフトレジスタ６２１と、サンプリング回路６２２と、アナロ
グ信号を記憶することができる記憶回路６２３とを少なくとも有する。シフトレジスタ６
２１にクロック信号Ｓ－ＣＬＫと、スタートパルス信号Ｓ－ＳＰが入力される。シフトレ
ジスタ６２１はこれらクロック信号Ｓ－ＣＬＫ及びスタートパルス信号Ｓ－ＳＰに従って
、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６２２に入力する
。サンプリング回路６２２では、入力されたタイミング信号に従って、信号線駆動回路６
２０に入力された１ライン期間分のアナログのビデオ信号をサンプリングする。そして１
ライン期間分のビデオ信号が全てサンプリングされると、サンプリングされたビデオ信号
は信号Ｓ－ＬＳに従って一斉に記憶回路６２３に出力され、保持される。記憶回路６２３
に保持されるビデオ信号は、信号線を介して画素部６００に入力される。
なお本実施例では、サンプリング回路６２２において１ライン期間分のビデオ信号を全て
サンプリングした後に、一斉に下段の記憶回路６２３にサンプリングされたビデオ信号を
入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング
回路６２２において各画素に対応するビデオ信号をサンプリングしたら、１ライン期間を
待たずに、その都度下段の記憶回路６２３にサンプリングされたビデオ信号を入力しても
良い。
またビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画
素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い
。
なお図２０（Ｂ）では記憶回路６２３の後段に直接画素部６００が接続されているが、本
発明はこの構成に限定されない。画素部６００の前段に、記憶回路６２３から出力された
アナログのビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路
の一例として、例えば波形を整形することができるバッファなどが挙げられる。
そして、記憶回路６２３から画素部６００にビデオ信号が入力されるのと並行して、サン
プリング回路６２２は次のライン期間に対応するビデオ信号を再びサンプリングすること
ができる。
次に、走査線駆動回路６１０の動作について説明する。走査線駆動回路６１０は選択信号
を生成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する
。選択信号により画素が選択されると、走査線の一つにゲートが接続されたトランジスタ
がオンになり、画素へのビデオ信号の入力が行われる。
なお、本実施例では複数の走査線に入力される選択信号を、全て一の走査線駆動回路６１
０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走査線
駆動回路６１０で複数の走査線に入力される選択信号の生成を行うようにしても良い。
また、各画素に走査線が複数設けられている場合、各走査線に対応する走査線駆動回路を
複数設けるようにしても良い。
なお、画素部６００、走査線駆動回路６１０、信号線駆動回路６２０は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である
。
本実施例では、半導体表示装置の外観について、図２１を用いて説明する。図２１（Ａ）
は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の
間にシール材で封止したパネルの上面図であり、図２１（Ｂ）は、図２１（Ａ）のＡ１－
Ａ２における断面図に相当する。
第１の基板４００１上に設けられた画素部（表示領域）４００２と、信号線駆動回路４０
０３と、走査線駆動回路４００４とを囲むように、シール材４０２０が設けられている。
また画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４の上に、第２
の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、走
査線駆動回路４００４は、第１の基板４００１と第２の基板４００６の間において、シー
ル材４０２０により、充填材４００７と共に密封されている。
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３、走査
線駆動回路４００４は、それぞれトランジスタを複数有している。図２１（Ｂ）では、信
号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれるト
ランジスタ４００９、トランジスタ４０１０とを例示している。
また発光素子４０１１は、配線４０１７を介してトランジスタ４００９のソース領域また
はドレイン領域に電気的に接続されている画素電極４０３０と、電界発光層４０１３と、
共通電極４０１２とを有している。なお発光素子４０１１の構成は、本実施例に示した構
成に限定されない。発光素子４０１１から取り出す光の方向や、トランジスタ４００９の
極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられ
る各種信号及び電圧は、図２１（Ｂ）に示す断面図では図示されていないが、引き出し配
線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
本実施例では、接続端子４０１６が、発光素子４０１１が有する共通電極４０１２と同じ
導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜
から形成されている。また引き出し配線４０１５は、トランジスタ４００９、トランジス
タ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成
されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステ
ンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１
からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければな
らない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィル
ムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用
いる例を示している。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である
。
上記実施の形態及び実施例で示した半導体表示装置を用いることで、大型の表示領域を有
する高画質な表示装置を提供することができる。よって、上記実施の形態及び実施例で示
した半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた
画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の
記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが好
ましい。その他に、上記実施の形態及び実施例で示した半導体表示装置を用いることがで
きる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタ
ルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）
、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、な
どが挙げられる。これら電子機器の具体例を図２２に示す。
図２２（Ａ）は表示装置であり、筐体５００１、表示部５００２、スピーカー部５００３
等を含む。上記実施の形態及び実施例で示した半導体表示装置は、表示部５００２に用い
ることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広
告表示用などの全ての情報表示用表示装置が含まれる。
図２２（Ｂ）はノート型パーソナルコンピュータであり、本体５２０１、筐体５２０２、
表示部５２０３、キーボード５２０４、マウス５２０５等を含む。上記実施の形態及び実
施例で示した半導体表示装置は、表示部５２０３に用いることができる。
図２２（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体５４０１、筐体５４０２、表示部５４０３、記録媒体（ＤＶＤ等）読み込み部
５４０４、操作キー５４０５、スピーカー部５４０６等を含む。記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。上記実施の形態及び実施例で示した半導体
表示装置は、表示部５４０３に用いることができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可
能である。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる
。
１００ 画素
１０１ 信号線
１０２ 電源線
１０３ 走査線
１０４ 補助電源線
１０５ 発光素子
１０６ スイッチング用トランジスタ
１０７ 駆動用トランジスタ
１０８ ゲート電極
１０９ 補助配線
１１０ 走査線用補助配線
１１１ 層間絶縁膜
２００ 画素
２０１ スイッチング用トランジスタ
２０２ 駆動用トランジスタ
２０３ 発光素子
２０４ 保持容量
２０５ 補助電源線
３００ 画素
３０１ 信号線
３０２ａ 電源線
３０２ｂ 電源線
３０２ｃ 電源線
３０３ 走査線
３０４ 補助電源線
３０４ａ 補助電源線
３０４ｂ 補助電源線
３０４ｃ 補助電源線
３０８ ゲート電極
３０９ａ 補助配線
３０９ｂ 補助配線
３０９ｃ 補助配線
３１０ 走査線用補助配線

Claims (8)

  1. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第３の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタを有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有する半導体装置。
  2. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第３の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタと、前記第１のトランジスタのゲートへの、ビデオ信号応じた電位の供給を制御する第２のトランジスタと、を有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有する半導体装置。
  3. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタを有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有する半導体装置。
  4. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタと、前記第１のトランジスタのゲートへの、ビデオ信号応じた電位の供給を制御する第２のトランジスタと、を有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有する半導体装置。
  5. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタを有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有し、
    前記一の画素が有するトランジスタのうち、チャネルが前記第１の導電膜と重なりを有するのは、前記第１のトランジスタだけである半導体装置。
  6. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタと、前記第１のトランジスタのゲートへの、ビデオ信号応じた電位の供給を制御する第２のトランジスタと、を有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有し、
    前記一の画素が有するトランジスタのうち、チャネルが前記第１の導電膜と重なりを有するのは、前記第１のトランジスタだけである半導体装置。
  7. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタを有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有し、
    前記一の画素が有するトランジスタのうち、チャネルが前記第１の導電膜と重なりを有するのは、前記第１のトランジスタだけである半導体装置。
  8. 第１の方向に延伸する第１の電源線及び第２の電源線と、
    前記第１の方向と交差する第２の方向に延伸し、かつ、前記第１の電源線と前記第２の電源線とを電気的に接続する第３の電源線及び第４の電源線と、を画素部に有し、
    前記画素部が有する少なくとも一の画素は、ソースまたはドレインの一方が前記第１の電源線乃至前記第４の電源線と電気的に接続され、ソースまたはドレインの他方が発光素子と電気的に接続される第１のトランジスタと、前記第１のトランジスタのゲートへの、ビデオ信号応じた電位の供給を制御する第２のトランジスタと、を有し、
    前記第１の電源線としての機能を有する第１の導電膜は、前記第２の電源線としての機能を有する第２の導電膜と同層に配置され、
    前記第１の導電膜は、前記第３の電源線としての機能を有する第３の導電膜と、絶縁膜が有する第１のコンタクトホールにおいて接しており、
    前記第２の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第２のコンタクトホールにおいて接しており、
    平面視において、前記第１の導電膜と前記第２の導電膜の間に第４の導電膜が配置され、
    前記第４の導電膜は、前記第１の導電膜及び前記第２の導電膜と同層に配置され、
    前記第４の導電膜は、前記第３の導電膜と、前記絶縁膜が有する第３のコンタクトホールにおいて接しており、
    前記第４の導電膜は、前記第４の電源線としての機能を有する第５の導電膜と重なりを有さず、
    前記画素部の前記第１の導電膜と前記第３の導電膜とが重ならない領域において、前記第１の導電膜は、前記第１の導電膜の前記第２の方向における幅が、前記第１の方向における前記第３の導電膜の幅よりも、広い領域を有し、
    前記一の画素が有するトランジスタのうち、チャネルが前記第１の導電膜と重なりを有するのは、前記第１のトランジスタだけである半導体装置。
JP2022174362A 2007-12-21 2022-10-31 半導体装置 Active JP7214917B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023005583A JP7466012B2 (ja) 2007-12-21 2023-01-18 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007329579 2007-12-21
JP2007329579 2007-12-21
JP2019153890A JP7008668B2 (ja) 2007-12-21 2019-08-26 表示装置
JP2021106935A JP7170095B2 (ja) 2007-12-21 2021-06-28 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021106935A Division JP7170095B2 (ja) 2007-12-21 2021-06-28 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023005583A Division JP7466012B2 (ja) 2007-12-21 2023-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP7214917B1 true JP7214917B1 (ja) 2023-01-30
JP2023017870A JP2023017870A (ja) 2023-02-07

Family

ID=40787519

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2008322043A Active JP5341495B2 (ja) 2007-12-21 2008-12-18 表示装置
JP2013164974A Active JP5603469B2 (ja) 2007-12-21 2013-08-08 表示装置
JP2014168083A Active JP6139482B2 (ja) 2007-12-21 2014-08-21 表示装置
JP2016059460A Active JP6259851B2 (ja) 2007-12-21 2016-03-24 表示装置
JP2017236696A Active JP6318297B1 (ja) 2007-12-21 2017-12-11 表示装置
JP2018070584A Active JP6578403B2 (ja) 2007-12-21 2018-04-02 表示装置
JP2019153890A Active JP7008668B2 (ja) 2007-12-21 2019-08-26 表示装置
JP2021106935A Active JP7170095B2 (ja) 2007-12-21 2021-06-28 表示装置
JP2022174362A Active JP7214917B1 (ja) 2007-12-21 2022-10-31 半導体装置
JP2023005583A Active JP7466012B2 (ja) 2007-12-21 2023-01-18 半導体装置

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2008322043A Active JP5341495B2 (ja) 2007-12-21 2008-12-18 表示装置
JP2013164974A Active JP5603469B2 (ja) 2007-12-21 2013-08-08 表示装置
JP2014168083A Active JP6139482B2 (ja) 2007-12-21 2014-08-21 表示装置
JP2016059460A Active JP6259851B2 (ja) 2007-12-21 2016-03-24 表示装置
JP2017236696A Active JP6318297B1 (ja) 2007-12-21 2017-12-11 表示装置
JP2018070584A Active JP6578403B2 (ja) 2007-12-21 2018-04-02 表示装置
JP2019153890A Active JP7008668B2 (ja) 2007-12-21 2019-08-26 表示装置
JP2021106935A Active JP7170095B2 (ja) 2007-12-21 2021-06-28 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023005583A Active JP7466012B2 (ja) 2007-12-21 2023-01-18 半導体装置

Country Status (3)

Country Link
US (2) US7977678B2 (ja)
JP (10) JP5341495B2 (ja)
KR (6) KR101573209B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114404A1 (ja) * 2010-03-19 2011-09-22 シャープ株式会社 アクティブマトリクス基板
KR101294853B1 (ko) * 2010-10-21 2013-08-08 엘지디스플레이 주식회사 유기전계발광표시장치
JP2013250319A (ja) * 2012-05-30 2013-12-12 Sharp Corp アクティブマトリクス基板、製造方法、及び表示装置
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6326006B2 (ja) * 2014-06-20 2018-05-16 富士フイルム株式会社 転写材料、液晶パネルの製造方法および液晶表示装置の製造方法
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
CN107357105A (zh) * 2017-09-05 2017-11-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
KR102456352B1 (ko) * 2017-12-18 2022-10-19 엘지디스플레이 주식회사 유기발광 표시장치
CN208173203U (zh) * 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
KR20210045431A (ko) 2018-08-29 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
JP7264694B2 (ja) * 2019-03-29 2023-04-25 株式会社ジャパンディスプレイ 表示装置
KR102350760B1 (ko) 2021-05-25 2022-01-14 (주)케이엠에스 안정성이 향상된 이물질 여과장치 및 이의 관리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342457A (ja) 2003-05-15 2004-12-02 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
US20050218794A1 (en) 2004-03-23 2005-10-06 Chang-Su Seo Top-emission type organic electroluminescence display device and method for fabricating the same
JP2007226184A (ja) 2006-01-24 2007-09-06 Seiko Epson Corp 発光装置および電子機器

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209514A (ja) 1986-03-11 1987-09-14 Seiko Epson Corp アクテイブマトリクス基板
JPS6342144A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd 多層配線構造体
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH0430475A (ja) * 1990-05-25 1992-02-03 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板
JPH04313729A (ja) 1991-04-09 1992-11-05 Mitsubishi Electric Corp 液晶表示装置
JPH06160904A (ja) 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5440208A (en) * 1993-10-29 1995-08-08 Motorola, Inc. Driver circuit for electroluminescent panel
JPH07199215A (ja) * 1993-11-25 1995-08-04 Sanyo Electric Co Ltd 表示装置及び液晶ディスプレイ
JP3541026B2 (ja) * 1995-08-11 2004-07-07 シャープ株式会社 液晶表示装置、およびアクティブマトリクス基板
US5965363A (en) * 1996-09-19 1999-10-12 Genetrace Systems Inc. Methods of preparing nucleic acids for mass spectrometric analysis
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN100362552C (zh) * 1997-02-17 2008-01-16 精工爱普生株式会社 电流驱动型发光显示装置
JP4207979B2 (ja) * 1997-02-17 2009-01-14 セイコーエプソン株式会社 表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2000194322A (ja) * 1998-12-28 2000-07-14 St Microelectronics Kk Ｅｌドライバ回路
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4860293B2 (ja) * 1999-02-12 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000242196A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4359959B2 (ja) * 1999-04-13 2009-11-11 株式会社デンソー 容量性負荷の駆動装置
JP4501206B2 (ja) * 1999-04-14 2010-07-14 株式会社デンソー 表示装置用駆動回路
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP3770368B2 (ja) * 1999-06-14 2006-04-26 セイコーエプソン株式会社 表示装置、回路基板、回路基板の製造方法
JP4472073B2 (ja) * 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TW465122B (en) * 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method
JP2001305583A (ja) * 2000-04-24 2001-10-31 Sharp Corp 液晶表示装置
TW554638B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Light emitting device
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP4637873B2 (ja) * 2000-05-12 2011-02-23 株式会社半導体エネルギー研究所 表示装置
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP4096585B2 (ja) * 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
JP3706107B2 (ja) * 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP4094863B2 (ja) * 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP4409196B2 (ja) * 2002-04-09 2010-02-03 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法
JP4156431B2 (ja) * 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4683825B2 (ja) * 2002-04-24 2011-05-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2004192935A (ja) * 2002-12-11 2004-07-08 Hitachi Displays Ltd 有機ｅｌ表示装置
US7408196B2 (en) * 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
US7557779B2 (en) * 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4515051B2 (ja) 2003-06-30 2010-07-28 株式会社半導体エネルギー研究所 素子基板及び発光装置
US7187421B2 (en) * 2003-07-11 2007-03-06 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display having a source driver and scanning line drive circuit that is shutdown
KR100544123B1 (ko) * 2003-07-29 2006-01-23 삼성에스디아이 주식회사 평판표시장치
KR100560782B1 (ko) * 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100611147B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치
KR100611153B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판 표시 소자
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR100573132B1 (ko) * 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
JP4849821B2 (ja) * 2004-04-28 2012-01-11 株式会社半導体エネルギー研究所 表示装置、電子機器
JP4315058B2 (ja) * 2004-06-09 2009-08-19 カシオ計算機株式会社 表示パネル及びその製造方法
KR100611652B1 (ko) * 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
KR100570998B1 (ko) * 2004-06-30 2006-04-13 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 형성 방법
JP4720115B2 (ja) * 2004-07-02 2011-07-13 セイコーエプソン株式会社 自発光装置及び電子機器
JP4974500B2 (ja) * 2004-09-15 2012-07-11 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
JP4254675B2 (ja) 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP4715197B2 (ja) 2004-12-27 2011-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5170964B2 (ja) * 2005-02-18 2013-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
JP5008323B2 (ja) * 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
TW200701167A (en) * 2005-04-15 2007-01-01 Seiko Epson Corp Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof
JP2006337713A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
JP5137342B2 (ja) * 2005-06-30 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI301670B (en) * 2005-07-21 2008-10-01 Ind Tech Res Inst Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2007148215A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP4126666B2 (ja) * 2007-06-20 2008-07-30 セイコーエプソン株式会社 電気光学装置、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342457A (ja) 2003-05-15 2004-12-02 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
US20050218794A1 (en) 2004-03-23 2005-10-06 Chang-Su Seo Top-emission type organic electroluminescence display device and method for fabricating the same
JP2007226184A (ja) 2006-01-24 2007-09-06 Seiko Epson Corp 発光装置および電子機器

Also Published As

Publication number Publication date
KR20150132823A (ko) 2015-11-26
JP2014002399A (ja) 2014-01-09
JP2016145991A (ja) 2016-08-12
JP7170095B2 (ja) 2022-11-11
KR101643534B1 (ko) 2016-07-28
JP7008668B2 (ja) 2022-01-25
JP5603469B2 (ja) 2014-10-08
KR20140145103A (ko) 2014-12-22
KR20160095648A (ko) 2016-08-11
JP6259851B2 (ja) 2018-01-10
JP6578403B2 (ja) 2019-09-18
JP2018077492A (ja) 2018-05-17
KR20170037595A (ko) 2017-04-04
KR101858089B1 (ko) 2018-05-15
JP6318297B1 (ja) 2018-04-25
KR101970130B1 (ko) 2019-04-18
JP2018138998A (ja) 2018-09-06
JP7466012B2 (ja) 2024-04-11
US20110266564A1 (en) 2011-11-03
JP2023041729A (ja) 2023-03-24
KR101721408B1 (ko) 2017-03-30
JP6139482B2 (ja) 2017-05-31
US8294154B2 (en) 2012-10-23
KR101590328B1 (ko) 2016-02-01
JP2021167961A (ja) 2021-10-21
JP2009169410A (ja) 2009-07-30
JP5341495B2 (ja) 2013-11-13
US7977678B2 (en) 2011-07-12
JP2019204126A (ja) 2019-11-28
JP2023017870A (ja) 2023-02-07
KR20090068143A (ko) 2009-06-25
KR20180052113A (ko) 2018-05-17
JP2014222368A (ja) 2014-11-27
US20090159890A1 (en) 2009-06-25
KR101573209B1 (ko) 2015-12-01

Similar Documents

Publication Publication Date Title
JP7214917B1 (ja) 半導体装置
JP5728049B2 (ja) 半導体装置
JP5294724B2 (ja) 半導体装置の作製方法
JP5507063B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221031

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230118

R150 Certificate of patent or registration of utility model

Ref document number: 7214917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150