TWI429763B - Copper alloy for electronic materials and method for manufacturing the same - Google Patents

Copper alloy for electronic materials and method for manufacturing the same Download PDF

Info

Publication number
TWI429763B
TWI429763B TW100109511A TW100109511A TWI429763B TW I429763 B TWI429763 B TW I429763B TW 100109511 A TW100109511 A TW 100109511A TW 100109511 A TW100109511 A TW 100109511A TW I429763 B TWI429763 B TW I429763B
Authority
TW
Taiwan
Prior art keywords
less
particle diameter
copper alloy
crystal grains
range
Prior art date
Application number
TW100109511A
Other languages
English (en)
Other versions
TW201139703A (en
Inventor
Kuwagaki Hiroshi
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201139703A publication Critical patent/TW201139703A/zh
Application granted granted Critical
Publication of TWI429763B publication Critical patent/TWI429763B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/02—Alloys based on copper with tin as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

電子材料用銅合金及其製造方法
本發明係有關於一種適合作為要求優異鍍覆性之電子材料之銅合金及其製造方法。
對於用於電子器械之銅合金，除了實施利用電性質或磁性質等鍍覆膜本身的物性之功能材料鍍覆之外，還會實施用於打線(wire bonding)或構裝印刷基板之接合鍍覆。例如，對端子、連接器、開關及繼電器等導電性彈簧材料，會為了改善接觸電阻、焊性及插拔性等而實施鍍Ni、鍍Cu及鍍Sn等，對引線框架，會實施用於打線之鍍Ag和鍍Cu以及用於構裝基板之焊接鍍覆等。
當在卡遜合金(Corson alloy)或磷青銅等幾類銅合金的表面實施鍍覆時，鍍覆膜有時會不均勻地形成(圖2)。當利用高倍率顯微鏡來觀察這種鍍覆膜表面時，在鍍覆膜較薄的位置能夠看到島狀凹陷(以下稱為「島狀鍍覆」。)(圖3)。如果鍍覆膜不均勻，除了會造成外觀上的問題之外，還將出現鍍覆膜所賦予之各種功能無法充分發揮之問題。
另外，在鑄造之後適當組合熱處理、熱軋、冷軋及擦光而製造之銅合金的表層，通常存在與內部不同之所謂的加工變質層。加工變質層係由位於最外部的非晶組織的比耳拜層(Beilby layer)和位於其內側之微細結晶層構成。晶粒會隨著深入內部而逐漸增大，最終達到與母相晶粒同等之大小。
以往就已知加工變質層對鍍覆性有不良影響，因而於鍍覆前會預先除去加工變質層。
例如，於日本特開平11-29894號公報(專利文獻1)中，記載了由於加工變質層會妨礙鍍覆膜與母材之密接性，因此應藉由於苛性鈉水等鹼性水溶液中之電解蝕刻處理來除去表面的加工變質層(約30～40μm之厚度)後再進行鍍鎳。
於日本特開2006-2233號公報(專利文獻2)中，記載了：為了提供一種在彎曲加工等中鍍覆層不會產生破裂之成型加工性優異的被鍍覆物，而將加工變質層除去；又記載了：利用硫酸、硝酸、鹽酸、過氧化氫水及氫氟酸等酸之溶解法、在電解液中進行之通電溶解法、濺鍍法以及蝕刻法等除去加工變質層之方法。
於日本特開2007-39804號公報(專利文獻3)中，記載了：為提供一種不會出現鍍覆異常析出或氧化膜密接性降低之鍍覆性優異的電子器械用銅合金，而將表層的加工變質層(非晶～晶粒徑未達0.2μm之組織)厚度控制在0.2μm以下之電子器械用銅合金。此處之加工變質層厚度，係在放大觀察之視野內對加工變質層最厚位置的厚度進行測量，並將五個觀察位置的測量值進行平均而得。並且記載了加工變質層係藉由化學性溶解處理或電化學性溶解處理、濺鍍等物理性處理而除去，於其實施例中記載了藉由浸漬至硫酸與過氧化氫水之混酸中、於氫還原環境加熱爐中進行熱處理、於含有磷酸之水溶液中進行電解溶解來除去加工變質層。
專利文獻1：日本特開平11-29894號公報
專利文獻2：日本特開2006-2233號公報
專利文獻3：日本特開2007-39804號公報
於先前技術文獻中，記載了為抑制鍍覆膜與母材之密接性降低或鍍覆異常析出而除去加工變質層，但鍍覆膜的均勻性尚存在改善之餘地。因此，本發明的課題在於提供一種鍍覆膜均勻性優異的電子材料用銅合金。並且，本發明的另一課題在於提供此種電子材料用銅合金的製造方法。
本發明者為解決上述課題經努力研究發現，與其完全除去加工變質層，不如僅除去加工變質層內的比耳拜層，僅殘留特定厚度之微細結晶層，而可提升鍍覆膜的均勻性。具體而言，本發明者發現粒徑為0.1μm以上且未達0.2μm之晶粒有助於提升鍍覆膜的均勻性，因此，使具有一定比率以上之具有該範圍粒徑之晶粒之層僅殘留特定厚度極為重要。
基於上述認識而完成之本發明的一方面係一種電子材料用銅合金，其係當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒所佔之面積率為1%以下，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為47.5%以上。
於本發明電子材料用銅合金的一實施形態中，當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度未達0.2μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為57.5%以上。
於本發明電子材料用銅合金的另一實施形態中，銅合金係磷青銅、鈦銅或卡遜合金。
本發明的另一方面係一種電子材料用銅合金之製造方法，其包括步驟1：使用具有#600～8000之粒度之研磨材料對銅合金基材的表面實施研磨，而形成足夠厚度之加工變質層，以使於步驟2之後，當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例達到47.5%以上；以及步驟2：繼而使用具有0.01～0.5μm之粒度(d50)之研磨材料來實施研磨而自加工變質層除去非晶組織和粒徑未達0.1μm之微細晶粒，以使當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒所佔之面積率為1%以下，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例達到47.5%以上。
於本發明之電子材料用銅合金之製造方法的一實施形態中，在步驟1中所使用之研磨材料係碳化矽製，在步驟2中所使用之研磨材料係氧化鋁或膠質氧化矽(colloidal silica)製。
於本發明之電子材料用銅合金之製造方法的一實施形態中，步驟1和步驟2之研磨係藉由擦光來實施。
本發明進而另一方面，係一種於本發明銅合金的表面設置有鍍覆膜之被鍍覆物。
於本發明被鍍覆物的一實施形態中，鍍覆膜含有Ni、Sn及Ag的任何一種以上。
根據本發明，可提升施於銅合金表面之鍍覆膜的均勻性，並減少島狀鍍覆。
<1.銅合金的組成>
本發明適用於具有各種組成之銅合金，並無特別限制，能夠較好地用於容易產生島狀鍍覆問題之磷青銅、卡遜合金、黃銅、德銀及鈦銅。
於本發明中，磷青銅係指以銅為主要成分且含有Sn和比Sn質量少之P之銅合金。作為一例，磷青銅係具有下述組成：含有3.5～11質量%之Sn、0.03～0.35質量%之P，剩餘部分由銅和不可避免的雜質構成。
於本發明中，卡遜合金係指下述銅合金：添加有與Si形成化合物之元素(例如Ni、Co及Cr的任何一種以上)，並且上述元素於母相中作為第二相粒子而析出。作為一例，卡遜合金係具有下述組成：含有1.0～4.0質量%之Ni、0.2～1.3質量%之Si，剩餘部分由銅和不可避免的雜質構成。作為另一例，卡遜合金係具有下述組成：含有1.0～4.0質量%之Ni、0.2～1.3質量%之Si及0.03～0.5質量%之Cr，剩餘部分由銅和不可避免的雜質構成。進而作為另一例，卡遜合金係具有下述組成：含有1.0～4.0質量%之Ni、0.2～1.3質量%之Si及0.5～2.5質量%之Co，剩餘部分由銅和不可避免的雜質構成。進而作為另一例，卡遜合金係具有下述組成：含有1.0～4.0質量%之Ni、0.2～1.3質量%之Si、0.5～2.5質量%之Co及0.03～0.5質量%之Cr，剩餘部分由銅和不可避免的雜質構成。進而作為另一例，卡遜合金係具有下述組成：含有0.2～1.3質量%之Si、0.5～2.5質量%之Co，剩餘部分由銅和不可避免的雜質構成。
於卡遜合金中亦可任意添加其他元素(例如Mg、Sn、B、Ti、Mn、Ag、P、Zn、As、Sb、Be、Zr、Al及Fe)。通常，這些其他元素大約總計最多添加2.0質量%。例如，進而作為另一例，卡遜合金係具有下述組成：含有1.0～4.0質量%之Ni、0.2～1.3質量%之Si、0.01～2.0質量%之Sn及0.01～2.0質量%之Zn，剩餘部分由銅和不可避免的雜質構成。
於本發明中，黃銅係指銅與鋅之合金，尤其指含有20質量%以上之鋅之銅合金。
於本發明中，德銀係指以銅為主要成分，且含有60質量%～75質量%之銅、8.5質量%～19.5質量%之鎳及10質量%～30質量%之鋅之銅合金。
於本發明中，鈦銅係指以銅為主要成分且含有1.0質量%～4.0質量%之Ti之銅合金。作為一例，鈦銅係具有下述組成：含有1.0～4.0質量%之Ti，剩餘部分由銅和不可避免的雜質構成。作為另一例，鈦銅係具有下述組成：含有1.0～4.0質量%之Ti、0.01～1.0質量%之Fe，剩餘部分由銅和不可避免的雜質構成。
<2.剖面組織>
當使用SIM觀察本發明的銅合金的與壓延方向為平行方向之剖面時，發現其具有以下特徵性組織形態。
首先，應除去非晶組織和粒徑未達0.1μm之微細晶粒。這種組織係「島狀鍍覆」之原因所在，會對鍍覆膜的均勻性造成不良影響。
具體而言，在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒所佔之面積率為1%以下，較佳為0.5%以下，更佳為0%。之所以規定距表層為0.5μm之深度，係因為在比其更深之位置，對鍍覆膜均勻性之影響較小。該面積率係藉由以下方法測量。具體而言，係設定自表層起深度方向為0.5μm、寬度方向為15μm之測量區域，並對粒徑為0.1μm以上之晶粒進行標記，藉由影像處理而對已標記之晶粒和其以外之組織，亦即是非晶組織和粒徑未達0.1μm之晶粒進行二值化(binarization)以加以區別。藉此，計算出非晶組織和未達0.1μm之晶粒相對於測量視野面積整體所佔之面積率。將5處視野的平均值作為測量值。
另一方面，粒徑為0.1μm以上且未達0.2μm之晶粒有助於提升鍍覆膜的均勻性，因此，應積極地使其殘留下來。於以往之認識中，由於該範圍之粒徑係屬於構成微細結晶層之晶粒，故較理想為將其除去，然而根據本發明者之研究，為了提高鍍覆膜的均勻性，積極地使其形成反而較理想。又，若連該尺寸之晶粒也除去，則殘留的將為更大尺寸之晶粒，這種大尺寸晶粒對鍍覆膜的均勻性幾乎毫無益處。
因此，於本發明銅合金的一實施形態中，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為50%，此個數比例較理想為更高，例如可設為50～90%。但是，若提高該粒徑範圍之晶粒的殘留比例，則非晶組織和粒徑未達0.1μm之微細晶粒之比例亦會逐漸升高，使得鍍覆膜的均勻性提升效果變弱。因此，個數比例較佳為80%以下，更佳為70%以下。
又，於本發明銅合金的另一實施形態中，在距表層之深度未達0.2μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為60%以上，此個數比例較理想為更高，例如可為60～90%。但是，根據與上述相同之理由，此個數比例若過高則膜的均勻性提升效果將變弱，因此，個數比例較佳為90%以下，更佳為80%以下。
於本發明中，在各深度範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例係利用以下方法進行測量。首先，利用聚FIB切斷作為測量對象之銅合金的與壓延方向為平行方向之剖面，藉此露出剖面後，利用SIM以倍率為8000～15000倍來觀察剖面。繼而，分為距表層未達0.2μm之深度範圍、和距表層為0.2～0.5μm之深度範圍，對存在於視野中的所有晶粒的粒徑逐個進行測量，並計算粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例。總共對5處視野進行此程序。對橫切視野框而僅能看到一部分的粒子不進行計數。將5處視野的平均值作為測量值。
於本發明中，各晶粒的粒徑係定義為：可橫切晶粒內部的深度方向上的最長線段、與和深度方向成直角之方向上的最長線段的平均值。
又，於本發明中，上述個數比例係對所得之測量值進行尾數處理，以每隔5%表示。例如，當測量值為47.5%以上且未達52.5%時，表示為50%。因此，於將下限值設定為50%之情形下，測量值若為48.2%、50.0%、51.2%，均在本發明的範圍內。
<3.製造方法>
本發明的銅合金可通過下述方法製造而成，即，於鑄造之後，組合熱處理、熱軋及冷軋等慣用手段來製造具有所需之組成之銅合金基材，然後，實施特定的表面處理。
為了除去附著於材料表面之油脂性污漬以進行清潔，較理想為於表面處理之前進行脫脂和酸洗。脫脂方法並無特別限制，可以列舉鹼脫脂、溶劑脫脂及電解脫脂之方法。酸洗方法並無特別限制，可以於含有硫酸之酸洗槽中浸漬一定的時間。
表面處理包括步驟1：使用具有#600～8000之粒度之研磨材料對銅合金基材的表面實施研磨；以及，步驟2：繼而使用具有0.01～0.2μm之粒度之研磨材料來實施研磨。
步驟1的目的在於形成加工變質層。於藉由慣用手段來製造銅合金之過程中，亦會多少形成加工變質層，但較理想為藉由步驟1來形成足夠厚度之加工變質層。其目的在於使粒徑為0.1μm以上且未達0.2μm之晶粒存在於足夠之深度範圍內。對於形成加工變質層之有效研磨材料的粒度，係處於JIS6001(1998)所規定之#600～#8000之範圍內，較佳為#1200～#4000之範圍內，更佳為#1500～#3000之範圍內。於步驟1中所使用之研磨材料的材質並無特別限定，例如可以列舉：碳化矽、氧化鋁及金剛石等，只要在上述規定之粒度內則並無特別限定。
步驟2的目的在於自步驟1所製成之加工變質層除去最外部的比耳拜層(於本發明中相當於非晶組織和粒徑未達0.1μm之微細晶粒)。對於自加工變質層選擇性地除去比耳拜層之有效研磨材料的粒度，係藉由雷射繞射散射法來進行測量而d50為0.01～0.5μm之範圍，較佳為0.05～0.4μm之範圍，更佳為0.1～0.3μm之範圍。若粒度大於0.5μm，則容易連粒徑為0.1μm以上且未達0.2μm之晶粒也除去。於步驟2中所使用之研磨材料的材質並無特別限定，氧化鋁或膠質氧化矽具由於有較小粒度，因此較佳。
較佳為步驟1和步驟2之研磨係藉由擦光來實施。於本發明中，擦光係指使研磨材料成為糊狀或懸浮液(漿料)並滲入至研磨布而進行之研磨，雖然不限擦光輪是否有旋轉動作，但考量提高研磨精度並使粒徑為0.1μm以上且未達0.2μm之晶粒之分布均勻化，較理想為一邊使擦光輪高速旋轉，一邊以一定的壓力按壓至銅合金基板來進行。
於步驟1和步驟2之間亦可實施酸洗，以使於第2研磨中易於僅除去比耳拜層。另外，此時的酸洗係使用硫酸，較佳為使用濃度為10～200g/L之硫酸。其原因在於：若為硫酸與過氧化氫之混酸，則容易連粒徑為0.1μm以上且未達0.2μm之晶粒也除去。
<4.鍍覆種類>
可對本發明的銅合金實施各種鍍覆，其種類並無特別限制。例如可鍍覆Ni、Sn及Ag等。其中，Ni易於形成島狀鍍覆，因此尤其適合用於本發明。因此，於本發明的一實施形態中，鍍覆膜係含有Ni、Sn及Ag的任何一種以上。
鍍覆方法並無特別限制，例如可藉由如電鍍或無電鍍般之濕式鍍覆、或如CVD、PVD般之乾式鍍覆而獲得。就生產性與成本之觀點而言，較佳為電鍍。
<5.用途>
本發明的銅合金能夠以例如加工為板、條、管、棒及線之形態提供各種伸銅品，能夠適用於引線框架、連接器、銷、端子、繼電器、開關及二次電池用箔材等電子零件等中。
[實施例]
以下，一併示出本發明的實施例和比較例，提供這些實施例係為了更好地理解本發明及其優點，並非旨在限定發明。
於鑄造表1所示之組成之銅合金之後，適當重複熱處理、熱軋及冷軋，分別製造厚度為0.1mm之銅合金板。藉由鹼脫脂對這些銅合金板進行脫脂，繼而藉由浸漬於含有100g/L的硫酸之酸洗槽中來進行酸洗，之後，按照表1所述之順序進行表面處理。於表1中，在「擦光(1)」中，係使用碳化矽作為研磨材料。「酸洗」中的「硫酸」係將試驗板於濃度為100g/L之硫酸中浸漬10秒鐘之處理，「混酸」係將試驗板於含有100g/L之硫酸和10g/L之過氧化氫之水溶液中浸漬10秒鐘之處理。「擦光(2)」的「#3000」係使用碳化矽來作為研磨材料。於擦光(2)中所使用之研磨材料的粒度(d50)，係利用(股)島津製作所製造之雷射繞射式粒度分布測量裝置SALD-2100來進行測量。
對經表面處理之銅合金板，藉由上述方法，求出：A)在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒的面積率；B)在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例；以及C)在距表層之深度未達0.2μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例。
表中，關於B和C的值，係對測量值進行尾數處理，記載每隔5%之值。例如，62.5%以上且未達67.5%則記載為65%。
之後，在以下條件下鍍Ni。
<鍍Ni條件>
鍍浴組成：NiSO4 -6H2 O　280g/L
鍍覆條件：電流密度：5A/dm2
鍍覆時間：15s
之後，對各鍍覆表面拍攝光學顯微鏡照片(倍率：×100，視野面積0.15mm2 )，測量並觀察島狀鍍覆的面積率。評價如下所述。
S：無島狀鍍覆
A：島狀鍍覆的面積率為10%以下
B：島狀鍍覆的面積率超過10%且為20%以下
C：島狀鍍覆的面積率超過20%且為50%以下
D：島狀鍍覆的面積率超過50%
藉由影像分析裝置對健全部和島狀鍍覆部進行二值化，並計算島狀鍍覆的面積率。
將結果記載於表1中。圖1係No.14的鍍覆表面的SEM照片。
透過表1可知，本發明的銅合金No.1～27的島狀鍍覆得以降低，均勻鍍覆性優異。
另一方面，於比較例No.28、33、35、37、39、41、43、45、47、49、51及53中，由於未進行擦光，因此，未形成加工變質層本身。從而未能獲得優異的鍍覆性。
於比較例No.29、34、36、38、40、42、44、46、48、50、52及54中，由於進行了第一次擦光，因此形成加工變質層，但因為未將其去除，使得比耳拜層殘留。其結果為未能獲得優異的鍍覆性。
比較例No.30係利用強力的酸洗來除去經第一次擦光而形成之加工變質層，因此，不僅比耳拜層被除去，甚至粒徑為0.1μm以上且未達0.2μm之晶粒亦被過度除去。其結果為鍍覆性比發明例差。
比較例No.31係利用強力的酸洗來除去經第一次擦光而形成之加工變質層，然後再進行第二次擦光，因此，不僅比耳拜層被除去，甚至粒徑為0.1μm以上且未達0.2μm之晶粒亦被完全除去。其結果為鍍覆性比發明例差。
比較例No.32係利用強力的酸洗來除去經第一次擦光而形成之加工變質層，並再進行與第一次相同之擦光。其結果為特性與比較例29相同。
圖1係施於本發明銅合金表面之均勻鍍覆膜的SEM照片之例。
圖2係施於銅合金表面之不均勻鍍覆膜的SEM照片之例。
圖3係放大部分圖1中的島狀鍍覆後的SEM照片。
圖4係本發明銅合金剖面示意圖(出自：「金屬表面技術便覽」，金屬表面技術協會編　修訂版)。

Claims (8)

  1. 一種電子材料用銅合金，其係當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒所佔之面積率為1%以下，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為47.5%以上。
  2. 如申請專利範圍第1項之電子材料用銅合金，其中，當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度未達0.2μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例為57.5%以上。
  3. 如申請專利範圍第1或2項之電子材料用銅合金，其中，銅合金係磷青銅、鈦銅或卡遜合金。
  4. 一種電子材料用銅合金之製造方法，其包括下步驟：步驟1：使用具有#600～8000之粒度之研磨材料對銅合金基材的表面實施研磨，而形成足夠厚度之加工變質層，以使得於步驟2之後，當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例達到47.5%以上；步驟2：繼而使用具有0.01～0.5μm之粒度(d50)之研磨材料來實施研磨而自加工變質層除去非晶組織和粒徑未達0.1μm之微細晶粒，以使得當使用SIM觀察與壓延方向為平行方向之剖面時，在距表層之深度為0.5μm以下之範圍內，非晶組織和粒徑未達0.1μm之晶粒所佔之面積率為1%以下，在距表層之深度為0.2～0.5μm之範圍內，粒徑為0.1μm以上且未達0.2μm之晶粒相對於粒徑為0.1μm以上之晶粒整體所佔之個數比例達到47.5%以上。
  5. 如申請專利範圍第4項之製造方法，其中，在步驟1中所使用之研磨材料係碳化矽製，在步驟2中所使用之研磨材料係氧化鋁或膠質氧化矽(colloidal silica)製。
  6. 如申請專利範圍第4或5項之製造方法，其中，步驟1和步驟2之研磨係藉由擦光來實施。
  7. 一種被鍍覆物，其係於申請專利範圍第1至3項中任一項之銅合金的表面設置有鍍覆膜。
  8. 如申請專利範圍第7項之被鍍覆物，其中，鍍覆膜含有Ni、Sn及Ag的任何一種以上。
TW100109511A 2010-03-23 2011-03-21 Copper alloy for electronic materials and method for manufacturing the same TWI429763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066397A JP4629154B1 (ja) 2010-03-23 2010-03-23 電子材料用銅合金及びその製造方法

Publications (2)

Publication Number Publication Date
TW201139703A TW201139703A (en) 2011-11-16
TWI429763B true TWI429763B (zh) 2014-03-11

Family

ID=43638543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109511A TWI429763B (zh) 2010-03-23 2011-03-21 Copper alloy for electronic materials and method for manufacturing the same

Country Status (7)

Country Link
EP (1) EP2551384A4 (zh)
JP (1) JP4629154B1 (zh)
KR (1) KR101335201B1 (zh)
CN (1) CN102803574B (zh)
MX (1) MX2012010887A (zh)
TW (1) TWI429763B (zh)
WO (1) WO2011118650A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831552B1 (ja) * 2011-03-28 2011-12-07 Ｊｘ日鉱日石金属株式会社 Ｃｏ−Ｓｉ系銅合金板
JP5961371B2 (ja) * 2011-12-06 2016-08-02 Ｊｘ金属株式会社 Ｎｉ−Ｃｏ−Ｓｉ系銅合金板
JP6141708B2 (ja) * 2013-07-09 2017-06-07 三菱伸銅株式会社 光沢度に優れためっき付き銅合金板
JP6085536B2 (ja) * 2013-08-05 2017-02-22 株式会社Ｓｈカッパープロダクツ 銅条、めっき付銅条、リードフレーム及びｌｅｄモジュール
WO2015022916A1 (ja) 2013-08-14 2015-02-19 三菱レイヨン株式会社 ナノインプリント用モールドの製造方法、および反射防止物品
JP6320759B2 (ja) * 2014-01-06 2018-05-09 三菱伸銅株式会社 Ｃｕ−Ｆｅ−Ｐ系銅合金板の製造方法
JP6228941B2 (ja) * 2015-01-09 2017-11-08 Ｊｘ金属株式会社 めっき層を有するチタン銅
KR102503365B1 (ko) * 2015-09-01 2023-02-24 후루카와 덴키 고교 가부시키가이샤 내열성이 우수한 도금재 및 그 제조방법
JP6271626B2 (ja) * 2016-03-31 2018-01-31 Ｊｘ金属株式会社 めっき層を有するチタン銅箔
JP6662685B2 (ja) * 2016-03-31 2020-03-11 Ｊｘ金属株式会社 めっき層を有するチタン銅箔
JP2016211078A (ja) * 2016-07-26 2016-12-15 Ｊｘ金属株式会社 Ｃｕ−Ｎｉ−Ｓｉ系合金及びその製造方法
JP6793005B2 (ja) * 2016-10-27 2020-12-02 Ｄｏｗａメタルテック株式会社 銅合金板材およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516415A (en) * 1993-11-16 1996-05-14 Ontario Hydro Process and apparatus for in situ electroforming a structural layer of metal bonded to an internal wall of a metal tube
JP3550482B2 (ja) 1997-07-09 2004-08-04 三島光産株式会社 連続鋳造に用いる鋳型片のめっき方法
FR2781922B1 (fr) * 1998-07-31 2001-11-23 Clariant France Sa Procede de polissage mecano-chimique d'une couche en un materiau a base de cuivre
JP4001491B2 (ja) * 2001-02-20 2007-10-31 日鉱金属株式会社 高強度チタン銅合金及びその製造法並びにそれを用いた端子・コネクター
JP2006002233A (ja) * 2004-06-18 2006-01-05 Furukawa Electric Co Ltd:The 成形加工性に優れた被めっき物
JP2007039804A (ja) * 2005-07-05 2007-02-15 Furukawa Electric Co Ltd:The 電子機器用銅合金及びその製造方法
US7946022B2 (en) * 2005-07-05 2011-05-24 The Furukawa Electric Co., Ltd. Copper alloy for electronic machinery and tools and method of producing the same
JP5128152B2 (ja) * 2007-03-14 2013-01-23 古河電気工業株式会社 ベアボンディング性に優れるリードフレーム用銅合金及びその製造方法
CN100560797C (zh) * 2007-12-28 2009-11-18 天津大学 一种在紫铜表面制备纳米厚度的薄膜表面的方法
US20100316879A1 (en) * 2008-02-08 2010-12-16 Kuniteru Mihara Copper alloy material for electric/electronic components
CN101509850A (zh) * 2009-03-20 2009-08-19 北京科技大学 一种制备电铸铜金相样品及显示组织的方法

Also Published As

Publication number Publication date
KR20120114341A (ko) 2012-10-16
JP4629154B1 (ja) 2011-02-09
JP2011195927A (ja) 2011-10-06
CN102803574B (zh) 2015-09-02
EP2551384A1 (en) 2013-01-30
EP2551384A4 (en) 2017-07-19
WO2011118650A1 (ja) 2011-09-29
MX2012010887A (es) 2012-12-17
CN102803574A (zh) 2012-11-28
KR101335201B1 (ko) 2013-11-29
TW201139703A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
TWI429763B (zh) Copper alloy for electronic materials and method for manufacturing the same
TWI330202B (en) Copper alloy sheet material for electric and electronic parts
JP5319101B2 (ja) 電子部品用Ｓｎめっき材
KR101336495B1 (ko) 전자기기용 석출형 구리합금의 제조방법
JP5170881B2 (ja) 電気・電子機器用銅合金材およびその製造方法
TWI392753B (zh) Ni-Si-Co-based copper alloy and a method for producing the same
KR20130102492A (ko) 감합형 접속 단자용 Sn 피복층 부착 구리 합금판 및 감합형 접속 단자
JP2007039804A (ja) 電子機器用銅合金及びその製造方法
KR20150050397A (ko) 주석 도금 구리 합금 단자재
WO2011122235A1 (ja) 光沢ニッケルめっき材、光沢ニッケルめっき材を用いた電子部品、及び、光沢ニッケルめっき材の製造方法
TWI422693B (zh) Cu-Co-Si alloy sheet and method for producing the same
US20130004793A1 (en) Copper alloy for electronic material and method of manufacture for same
JP6210910B2 (ja) 強度、耐熱性及び曲げ加工性に優れたＦｅ−Ｐ系銅合金板
JP6210887B2 (ja) 強度、耐熱性及び曲げ加工性に優れたＦｅ−Ｐ系銅合金板
JP6193687B2 (ja) 銀めっき材およびその製造方法
TWI774682B (zh) 銅合金輥軋材料及其製造方法以及電氣電子零件
JP6141708B2 (ja) 光沢度に優れためっき付き銅合金板
JP2013213249A (ja) Ｓｎめっき材
JP2010150647A (ja) はんだ濡れ性、挿抜性に優れた銅合金すずめっき条
JP2015151608A (ja) コネクタ端子用銅合金材料、及びコネクタ端子用銅合金材料の製造方法
JP6767147B2 (ja) 薄膜めっき用金属材料
JP7263203B2 (ja) 表面被覆層付き銅又は銅合金板条
WO2020152967A1 (ja) 銅合金板材およびその製造方法
JP2014145092A (ja) Ｎｉめっき付き銅又は銅合金板の製造方法