TWI411106B - 非對稱半導體裝置中用於增強效能之方法及設備 - Google Patents
非對稱半導體裝置中用於增強效能之方法及設備 Download PDFInfo
- Publication number
- TWI411106B TWI411106B TW094126428A TW94126428A TWI411106B TW I411106 B TWI411106 B TW I411106B TW 094126428 A TW094126428 A TW 094126428A TW 94126428 A TW94126428 A TW 94126428A TW I411106 B TWI411106 B TW I411106B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- current
- semiconductor device
- semiconductor
- alloy
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 41
- 239000000956 alloy Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 22
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 10
- 229910001339 C alloy Inorganic materials 0.000 claims description 5
- OLDOGSBTACEZFS-UHFFFAOYSA-N [C].[Bi] Chemical compound [C].[Bi] OLDOGSBTACEZFS-UHFFFAOYSA-N 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical group [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- KCFIHQSTJSCCBR-UHFFFAOYSA-N [C].[Ge] Chemical compound [C].[Ge] KCFIHQSTJSCCBR-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910001362 Ta alloys Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NCPHGZWGGANCAY-UHFFFAOYSA-N methane;ruthenium Chemical compound C.[Ru] NCPHGZWGGANCAY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本發明係關於半導體裝置，且更特定言之，本發明係關於具有增強效能之非對稱半導體裝置。
在半導體裝置之製造中，矽已成為到目前為止用於半導體材料之最受歡迎的選擇。電晶體效能經由多種方法改良而經常性地得到增強了。一改良已用於改變矽中之應力以改良遷移率。一些技術已包括使用其他材料(除了矽之外)以產生應力及隨後的遷移率改良。舉例而言，添加了鍺之矽層導致了處於壓應力之下的矽鍺層的產生。處於壓應力之下之矽鍺層促進改良P通道電晶體之載體的遷移率。同樣，找到產生張應力的方法促進改良N通道電晶體之載體的遷移率。
為了以對稱方式達成單軸張力或壓應力，已開發了多種技術。然而，此對稱單軸應力之達成導致了能帶之空間變動，該空間變動阻礙該裝置中之電子傳輸且因此對裝置效能不利。因此，需要一改良的裝置，在該改良的裝置中能帶之空間變動促進電子傳輸，從而允許增強效能。
本發明之一實施例係關於一半導體裝置，該半導體裝置具有一半導體基板、一第一電流區(其中該電流區之至少一部分係在該半導體基板內)、水平鄰接第一電流區之至少一部分之一通道區及水平鄰接該通道區之一第二電流區。第二電流區中合金的第一元素的含量大於第一電流區中第一元素的含量。第二電流區中第一元素的含量大於通道區中第一元素的含量。該合金進一步包括一第二元素。第一元素具有一第一價數，第二元素具有一第二價數且第一價數與第二價數之和為八。
本發明之另一實施例係關於一半導體裝置，該半導體裝置具有一半導體基板、一第一電流區(其中該電流區之至少一部分係在該半導體基板內)及一第二電流區。第一電流區之至少一部分在半導體基板中。第二電流區具有一合金之第一元素的含量。該合金進一步包含一第二元素。第一元素具有一第一價數，第二元素具有一第二價數且第一價數與第二價數之總數為八。半導體裝置進一步包括在第一電流區與第二電流區之間之一通道區，其中該通道區大體上不含該第一元素。
另一實施例係關於一種形成一半導體基板之方法。該方法包括提供一半導體基板、在該半導體基板上形成一閘極絕緣物、在該閘極絕緣物上形成一控制電極、在該閘極絕緣物之下方提供一通道區、在半導體基板中形成一第一電流電極之至少一部分(其中第一電流電極橫向鄰接於該通道區之第一側)、移除橫向鄰接該通道區之第二側之半導體基板之一部分以形成一凹陷及在該凹陷中形成一第二電流電極區之至少一部分。該通道區具有一第一側及一第二側，且第二側與第一側橫向相對。第二電流電極區包含一合金之一第一元素。第二電流區具有一合金之一第一元素的含量。該合金進一步包含一第二元素。該第一元素具有一第一價數、該第二元素具有一第二價數且第一價數與第二價數之和為八。第二電流區中合金的第一元素的含量大於第一電流區中第一元素的含量。第二電流區中第一元素的含量大於通道區中第一元素的含量。
在一態樣中，一半導體裝置具有非對稱源極區及汲極區，其中該非對稱源極區及汲極區之應力導致了能帶之空間變動，該空間變動促進電子傳輸。此參考諸圖及以下說明可更好的理解。
圖1中展示一半導體結構50，該半導體結構包含一絕緣層52、在絕緣層52上之一半導體層54、包圍半導體層54之一溝渠隔離56、在半導體層54上之一閘極介電62(亦稱為一閘極絕緣物62)、在閘極介電62上之一閘極58(亦稱為一控制電極58)、包圍閘極58之一側壁間隔物60、在閘極58之一側在半導體層54中之一源極區64(其中源極區64包含在側壁間隔物60之下方延伸之一延伸區及與該延伸區相比較更深的延伸至半導體層54中之一深植入區)及在閘極58之另一側在半導體層54中之一汲極區66(其中汲極區66包括在側壁間隔物60之下方延伸之一延伸區及與該延伸區相比較更深的延伸至半導體層54中之一深植入區)。
應注意習知材料及處理技術可用於形成圖1中所說明之處理階段之半導體結構50。同樣，應注意閘極58可為由任何材料或材料之堆疊形成的電晶體閘極之任何類型。在所說明之實施例中，半導體層54為絕緣物上半導體(SOI)基板之一部分。在一替代實施例中，半導體層54可為主體半導體基板之一部分，在該主體半導體基板之一部分中不存在絕緣層52。在一實施例中，半導體層54由一第一元素(例如矽)形成。
圖2中展示在蝕刻穿過汲極區66之多個部分且進入半導體層54之後之一半導體結構50，在閘極58之一側留下一凹陷70。該蝕刻亦可在間隔物60及閘極58之下方留下汲極區66之一部分。
圖3中展示用一半導體填充物74填充凹陷70之後的半導體結構50。在一實施例中，半導體填充物74磊晶生長，從而具有與半導體層54相同之晶體結構。在一實施例中，半導體填充物74之材料為至少兩種元素之合金。亦應注意該合金包含具有與半導體層54之晶格常數不同之晶格常數之至少一種元素。亦應注意在一實施例中，該合金包含與半導體層54中之一元素相同之至少一種元素。該合金(例如)可為矽碳(silicon carbon)、矽鍺(silicon germanium)及矽鍺碳(silicon germanium carbon)。因此，該合金包括一第一元素(如矽)、一第二元素(如碳或鍺)且可包括一第三元素(如鍺或碳)或更多元素。第一元素及第二元素均包括價數。舉例而言，矽、碳及鍺之每一者皆具有一價數4。第一元素與第二元素之價數之和為8。在一實施例中，該合金為矽鍺碳。第一元素可為矽、鍺或碳，且第二元素可為剩餘兩種元素之一者。在此實施例中，由於該等三個元素之每一者皆具有一價數四，故第一與第二元素之價數之和為八。
舉例而言，在一半導體層54為矽之實施例中，若半導體結構50為一P通道裝置(意即一PMOS裝置)，則半導體填充物74可為矽(其與半導體層54中之元素相同)與鍺(具有與半導體層54之元素不同的晶格常數)之合金；或若半導體結構50為一N通道裝置(意即一NMOS裝置)，則半導體填充物74可為矽(與半導體層54中之元素相同)與碳(其具有與半導體層54之元素不同的晶格常數)之合金。然而，應注意額外元素可用於每一合金。舉例而言，具有式Si1 － x － y
Gex
Cy
之一矽鍺碳合金可用於PMOS或NMOS情形下。在一實施例中，x等於10y。若x大於10y，則矽鍺碳可具有與矽鍺差不多之晶格(如用於PMOS裝置)且若x小於10y，則矽鍺碳可具有與矽碳差不多之晶格(如用於NMOS裝置)。壓應力隨著鍺含量的增加而增加，且張應力隨著碳含量的增加而增加。
在圖3所說明之實施例中，在半導體層54中之通道區(在閘極介電62之下方)包括半導體填充物74之合金的一種元素(例如矽)且該通道區大體不含半導體填充物74之合金的另一元素。舉例而言，在上述半導體層54為矽之實例中，該通道區大體不含P通道裝置情形下之鍺且大體不含N通道裝置情形下之碳。在一實施例中，大體不含指小於0.1%之晶格密度(lattice density)。
仍參看圖3，半導體填充物74可原位(in situ)摻雜或由植入而摻雜以成為一汲極區75(具有對應於區66之剩餘部分之一延伸區及在半導體填充物74內之一深汲極區)。請注意，源極區64及汲極區75之每一者可稱為一電流區。源極區64與汲極區75之間的區域(在閘極介電62之下方)可稱為通道區。因此，通道區水平鄰接於源極區64之至少一部分與汲極區74。亦應注意，在所說明之實施例中，該通道區具有一第一側及一第二側，其中該第二側與該第一側橫向相對。在所說明之實施例中，源極區64之至少一部分係在半導體層54內並橫向鄰接於通道區之第一側，且汲極區75之至少一部分係在半導體層54內並橫向鄰接於通道區之第二側。因此，應注意，在一實施例中，半導體結構50可稱為一水平裝置。
使用晶格常數不同於半導體層54之一元素的合金，導致產生有助於改良載體遷移率之壓應力通道區或張應力通道區。歸因於由非對稱源極及汲極區引入之應力所產生的能帶亦導致產生促進電子傳輸之能帶。舉例而言，在PMOS情形下，諸如SiGe合金之使用導致產生有助於改良電洞(hole)遷移率之壓應力通道區。同樣，由於半導體結構50之源極及汲極區為非對稱的(歸因於半導體填充物74)，故所產生的價帶梯度促進電洞傳輸。參看圖8，圖中繪示關於將SiGe用於半導體填充物74之PMOS裝置的一實例價帶梯度Ev
80。應注意，Ev
80以起始位準開始於一裝置之源極84，在穿過該裝置之通道區86過程中增加(相對於真空位準)，並以高於起始位準之較高位準終止於該裝置之汲極88。因此，在通道區86內之價帶的梯度(歸因於裝置自源極至汲極、自Si至SiGe之變化)促進電洞傳輸，從而導致裝置效能增強。應注意，若使用對稱源極及汲極區(諸如對稱SiGe源極及汲極區)以壓迫通道區，則可改良電洞遷移率；然而，通道區之源極側中所產生的能帶梯度阻礙電洞傳輸，此將不利地影響裝置效能。
在NMOS情形下，諸如SiC合金之使用導致了有助於改良電子遷移率之張應力通道區的產生。同樣，由於半導體結構50之源極及汲極區為非對稱的(歸因於半導體填充物74)，故所得之導電帶梯度(conduction band gradient)促進電子傳輸。參看圖8，一實例導電帶梯度Ec
82說明用於將SiC用於半導體填充物74之NMOS裝置。應注意Ec
82在起始位準處自一裝置之源極84中開始，在穿過該裝置之通道區86過程中減少(相對於真空位準)，並在低於起始位準之較低位準處在該裝置之汲極88中終止。因此，在通道區86中之導電帶的梯度(歸因於裝置自源極至汲極、自Si至SiGe之變化)促進電子傳輸，從而導致裝置效能增強。應注意若使用對稱源極及汲極區(諸如對稱SiC源極及汲極區)以壓迫通道區，則可改良電子遷移率；然而，通道區之源極側中所產生的導電帶梯度阻礙電子傳輸，此將不利地影響裝置效能。
圖4中展示與圖3相似之一替代實施例，在該替代實施例中形成加高源極(raised source)及汲極(亦稱為高架源極(elevated source)及汲極)。圖4中之半導體填充物74導致一加高汲極區75之產生，且具有源極區64之加高部分76導致一加高源極區的產生。上文提供用於半導體填充物74之描述亦應用於此實施例。在一實施例中，加高部分76之材料與源極區64之材料相同。然而，在一替代實施例中，加高部分76之材料可與半導體填充物74之材料相同。在此情況下，亦可改良薄層電阻。舉例而言，在PMOS情形下，加高部分76亦可為SiGe。由於加高部分76在半導體層54上而未凹陷其中，故其引入了通道區上之微弱應力，因此，仍允許存在如圖8中所示之價帶梯度。在此情況下，加高部分76之SiGe之使用可減小薄層電阻並進一步增強半導體結構50之效能。同樣，應注意源極區64及加高部分76一起可稱為一電流區，且加高源極區75亦可稱為一電流區。源極區64與汲極區75之間之區域(在閘極介電62之下方)可稱為通道區。因此，通道區水平鄰接於源極區64之至少一部分與汲極區75。
圖5至7說明根據本發明之一替代實施例之一半導體結構10。圖5中展示一半導體結構10，其包含一絕緣層12、在絕緣層12上之一半導體層14、在絕緣層12之上並包圍半導體層14之一渠溝隔離16、在半導體層14上之一半導體層18、在半導體層18上之一閘極介電20(亦稱為一閘極絕緣物20)、在閘極介電20之上方之一閘極22(亦稱為一控制電極22)、包圍閘極22之一側壁間隔物24、在閘極22之一側之一源極區23(其中源極區23包括在側壁間隔物24之下方延伸之一延伸區及與該延伸區相比更深地延伸至半導體層14中之一深植入區)及在閘極22之另一側之一汲極區25(其中汲極區25包含在側壁間隔物24之下方延伸之一延伸區及與該延伸區相比較更深地延伸至半導體層14中之一深植入區)。半導體層18在半導體層14上磊晶生長。半導體層18與半導體層14之晶體結構匹配並近乎與其晶體間距匹配。歸因於磊晶生長所導致的晶體間距之強迫的近乎匹配，半導體層14與半導體層18之間之材料的變化在半導體層18中產生一應力，同時半導體層14至少部分地被釋放。晶體間距在半導體層14與半導體層18之間係不同的(雖然差值量相對較小)意謂存在應力差異。
應注意習知材料及處理技術可用於形成圖5中所說明的之處理階段之半導體結構10。同樣，應注意閘極22可為由任何材料或材料之堆疊形成的電晶體閘極之任何類型。在所說明之實施例中，半導體層14為絕緣物上半導體(SOI)基板之一部分。在一替代實施例中，半導體層14可為其中不存在絕緣層12之主體半導體基板之一部分。
對於NMOS情形，半導體層14較佳為矽且半導體層18較佳為矽碳。較佳釋放矽從而導致矽碳處於雙軸張應力之下。或者，半導體層14可為至少部分地被釋放之矽鍺且半導體層18可為任一者處於雙軸張應力下之矽或矽碳。
對於PMOS情形，半導體層14較佳為矽且半導體層18較佳為矽鍺。釋放矽從而導致矽鍺處於雙軸壓應力之下。或者，半導體層14可為另一半導體材料，在該另一半導體材料上半導體層18可生長為處於雙軸壓應力之下。
圖6中展示半導體結構10，在蝕刻該半導體結構10穿過汲極區25、半導體層18及半導體層14之多個部分之後，在閘極22之一側留下一凹陷28。該蝕刻亦可在間隔物24及閘極22之下方留下汲極區25之一部分。
圖7中展示用一半導體填充物32填充凹陷28之後的半導體結構10。在一實施例中，磊晶生長半導體填充物32，從而具有與半導體層18相同之一晶體結構。在一實施例中，半導體填充物32之材料為至少兩種元素之合金。亦應注意，該合金之有效晶格常數不同於半導體層18之有效晶格常數。舉例而言，在一半導體層18為矽鍺合金(例如用於PMOS裝置)之實施例中，半導體填充物32亦可為矽鍺合金；然而，與通道區(位於閘極介電20之下)及源極區23相比，半導體填充物32之鍺含量較多。在一實施例中，半導體填充物32中之鍺含量可多達1.5倍，或者多達2倍。從而，較多的含量導致在半導體填充物32中之SiGe之有效晶格常數與通道區及源極區23中之SiGe之有效晶格常數不同。類似地，對於NMOS裝置，半導體層18及半導體填充物32之每一者可為矽碳合金，其中半導體填充物32中之矽碳合金之有效晶格常數與半導體層18中之矽碳合金之有效晶格常數不同。
應注意，上文所提供之可能合金及上文相對於半導體填充物74所提供之價數的描述亦應用於此處之半導體填充物32。
仍參看圖7，半導體填充32可原位摻雜或藉由植入摻雜以成為一汲極區33(具有對應於區25之剩餘部分之一延伸區及在半導體填充物32內之一深汲極區)。應注意，源極區23與汲極區33之每一者可稱為一電流區。源極區23與汲極區33之間的區域(在閘極介電20之下方)可稱為通道區。因此，通道區水平鄰接源極區23之至少一部分及汲極區33。亦應注意，在所說明之實施例中，該通道區具有一第一側及一第二側，其中該第二側與該第一側橫向相對。在所說明之實施例中，源極區23之至少一部分係在半導體層18內並橫向鄰接於該通道區之第一側，且汲極區33之至少一部分係半導體層18內並橫向鄰接於通道區之第二側。因此，應注意，在一實施例中，半導體結構10可稱為一水平裝置。
有效晶格常數與半導體層18不同之一合金的使用(其中在汲極區中之合金元素之至少一者的含量高於在源極及通道區中之合金元素的含量)，導致了具有有助於改良載體遷移率之壓應力通道區或張應力通道區之非對稱裝置的產生。由於由非對稱源極及汲極區引入之應力所產生的能帶亦導致了促進電子傳輸之能帶的產生。
舉例而言，與圖8中所說明的類似，如圖7中具有一非對稱源極及汲極之用於PMOS裝置中之價帶梯度將在源極處自一起始位準穿過通道區大體增大(相對於真空位準)至在汲極處之一終止位準，該終止位準高於該起始位準。通道區中之價帶梯度(歸因於裝置自源極至汲極之合金元素之含量(如鍺)的變化)促進電洞傳輸，從而導致了裝置效能增強。類似地，如圖7中具有一非對稱源極及汲極之用於NMOS裝置之導電帶梯度將在源極處自一起始位準穿過通道區大體減小至在汲極處之一終止位準，該終止位準低於該起始位準。通道區中之導電帶梯度(歸因於裝置自源極至汲極之合金元素之含量(如碳)的變化)促進電子傳輸，從而導致了裝置效能增強。
在上述說明書中，已參考特定實施例描述了本發明。然而一般熟習此項技術者應瞭解在不偏離本發明之範疇(如下文申請專利範圍所闡述)的情況下可進行各種修正及修改。因此，說明書及諸圖應當作說明性意義而非限制性意義，且所有該等修正傾向於包含於本發明之範疇中。
上文相對於特定實施例已對益處、其他優點及問題的解決方案進行了描述。然而，益處、優點或問題之解決方案及可引起益處、優點或解決問題發生或變為更明顯之任何元素不應理解為任何或所有申請專利範圍之一關鍵、必需或本質的特徵或元素。本文所使用之術語"包含"係用以涵蓋非排他式包括，以便包含一元件清單之過程、方法、物品或設備，並不僅僅包括彼等元件而是可包含未清楚列出或該過程、方法、物品或設備所固有之其他元素。
10．．．半導體結構
12．．．絕緣層
14．．．半導體層
16．．．溝渠隔離
18．．．半導體層
20．．．閘極介電
22．．．控制電極
23．．．源極區
24．．．側壁間隔物
25．．．汲極區
28．．．凹陷
32．．．半導體填充物
33．．．汲極區
50．．．半導體結構
52．．．絕緣層
54．．．半導體層
56．．．溝渠隔離
58．．．控制電極
60．．．側壁間隔物
62．．．閘極介電
64．．．源極區
66．．．汲極區
70．．．凹陷
74．．．半導體填充物
75．．．汲極區
76．．．加高部分
80．．．價帶梯度Ev
82．．．導電帶梯度Ec
84．．．源極
86．．．通道區
88．．．汲極
圖1為根據本發明之一實施例在處理中之第一階段的半導體結構的橫截面；圖2為根據本發明之一實施例在處理中之隨後階段的圖1之半導體結構的橫截面；圖3為根據本發明之一實施例在處理中之隨後階段的圖2之半導體結構的橫截面；圖4為根據本發明之一替代實施例在處理中之隨後階段的圖2之半導體結構的橫截面；圖5為根據本發明之另一替代實施例在處理中之第一階段的半導體結構的橫截面；圖6為根據本發明之一實施例在處理中之隨後階段的圖5之半導體結構的橫截面；圖7為根據本發明之一實施例在處理中之隨後階段的圖6之半導體結構的橫截面；及圖8說明根據本發明之一實施例之能帶。
熟習此項技術者應瞭解為了說明之簡單及清晰起見，在諸圖式中之元素不必按比例繪製。舉例而言，在諸圖式中，相對於其他元件誇示了一些元件之尺寸以有助於增強對本發明之實施例的理解。
50．．．半導體結構
52．．．絕緣層
54．．．半導體層
56．．．溝渠隔離
58．．．控制電極
60．．．側壁間隔物
62．．．閘極介電
64．．．源極區
66．．．汲極區
74．．．半導體填充物
75．．．汲極區
76．．．加高部分
Claims (22)
- 一種半導體裝置，其包含：一半導體基板；一第一電流區，其中該第一電流區之至少一部分係在該半導體基板內；一通道區，其水平鄰接該第一電流區之至少一部分；及一第二電流區，其水平鄰接該通道區，其中：該第二電流區中一合金之一第一元素的一含量大於該第一電流區中該第一元素的一含量；該第二電流區中該第一元素的一含量大於該通道區中該第一元素的一含量；該合金進一步包含一第二元素；該第一元素具有一第一價數；該第二元素具有一第二價數；且該第一價數與該第二價數之一總和為八，其中該第一電流區係為一高架源極區且該第二電流區為一高架汲極區，以及該第一電流區包含在該半導體基板中之一第一區及在該第一區上方之一第二區，其中該第二區包含該合金且該第一區包含該第二元素。
- 如請求項1之半導體裝置，其中該合金為一半導體材料。
- 如請求項1之半導體裝置，其中該通道區包含一第三元素且該第三元素與該合金之該第二元素相同。
- 如請求項3之半導體裝置，其中該通道區及該半導體基板為一相同材料。
- 如請求項3之半導體裝置，其中該通道區及該半導體基板為不同材料。
- 如請求項1之半導體裝置，其中該第二電流區為一汲極區。
- 如請求項6之半導體裝置，其中該第一元素為鍺且該第二元素為矽。
- 如請求項7之半導體裝置，其中該通道區為P型。
- 如請求項6之半導體裝置，其中該第一元素為碳且該第二元素為矽。
- 如請求項9之半導體裝置，其中該通道區為N型。
- 一種形成一半導體基板之方法，該方法包含：提供一半導體基板；在該半導體基板上形成一閘極絕緣物；在該閘極絕緣物上形成一控制電極；在該閘極絕緣物下方提供一通道區，其中：該通道區具有一第一側及一第二側；且該第二側與該第一側橫向相對；在該半導體基板內形成一第一電流電極之至少一部分，其中該第一電流電極橫向鄰接於該通道區之該第一側；移除橫向鄰接於該通道區之該第二側的該半導體基板之一部分，以形成一凹陷；及 在該凹陷中形成一第二電流電極區之至少一部分，其中：該第二電流電極區包含一合金之一第一元素，其中：該合金進一步包含一第二元素；該第一元素具有一第一價數；該第二元素具有一第二價數；該第一價數與該第二價數之一總和為八；該合金之該第一元素的一含量大於該第一電流電極區中該第一元素的一含量；且該合金之該第一元素之一含量大於該通道區中該第一元素的一含量，其中該第一電流區係為一高架源極區且該第二電流區為一高架汲極區，以及該第一電流區包含在該半導體基板中之一第一區及在該第一區上方之一第二區，其中該第二區包含該合金且該第一區包含該第二元素。
- 一種半導體裝置，其包含：一半導體基板；一第一電流區，其中該第一電流區之至少一部分係在該半導體基板內；一通道區，其水平鄰接該第一電流區之至少一部分；及一第二電流區，其水平鄰接該通道區，其中：該第二電流區中一合金之一第一元素的一含量大於 該第一電流區中該第一元素的一含量；該第二電流區中該第一元素的一含量大於該通道區中該第一元素的一含量；該合金進一步包含一第二元素；該第一元素具有一第一價數；該第二元素具有一第二價數；該第一價數與該第二價數之一總和為八；及該合金係一矽鍺碳合金。
- 如請求項12之半導體裝置，其中該通道區包含一第三元素且該第三元素與該合金之該第二元素相同。
- 如請求項13之半導體裝置，其中該通道區及該半導體基板為一相同材料。
- 如請求項13之半導體裝置，其中該通道區及該半導體基板為不同材料。
- 如請求項12之半導體裝置，其中該第二電流區為一汲極區。
- 如請求項16之半導體裝置，其中該第一元素為鍺且該第二元素為矽。
- 如請求項17之半導體裝置，其中該通道區為P型。
- 如請求項16之半導體裝置，其中該第一元素為碳且該第二元素為矽。
- 如請求項19之半導體裝置，其中該通道區為N型。
- 如請求項12之半導體裝置，其中該第一電流區為一高架源極區且該第二電流區為一高架汲極區。
- 如請求項21之半導體裝置，其中該第一電流區包含在該半導體基板中之一第一區及在該第一區上方之一第二區，其中該第二區包含該合金且該第一區包含該第二元素。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/924,650 US7166897B2 (en) | 2004-08-24 | 2004-08-24 | Method and apparatus for performance enhancement in an asymmetrical semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200629540A TW200629540A (en) | 2006-08-16 |
| TWI411106B true TWI411106B (zh) | 2013-10-01 |
Family
ID=35941869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094126428A TWI411106B (zh) | 2004-08-24 | 2005-08-03 | 非對稱半導體裝置中用於增強效能之方法及設備 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7166897B2 (zh) |
| JP (1) | JP2008511169A (zh) |
| KR (1) | KR101174994B1 (zh) |
| CN (1) | CN100502032C (zh) |
| TW (1) | TWI411106B (zh) |
| WO (1) | WO2006023183A2 (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2868207B1 (fr) * | 2004-03-25 | 2006-09-08 | Commissariat Energie Atomique | Transistor a effet de champ a materiaux de source, de drain et de canal adaptes et circuit integre comportant un tel transistor |
| KR100642747B1 (ko) * | 2004-06-22 | 2006-11-10 | 삼성전자주식회사 | Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터 |
| US20070090406A1 (en) * | 2005-10-26 | 2007-04-26 | International Business Machines Corporation | Structure and method for manufacturing high performance and low leakage field effect transistor |
| US8441000B2 (en) * | 2006-02-01 | 2013-05-14 | International Business Machines Corporation | Heterojunction tunneling field effect transistors, and methods for fabricating the same |
| US7943471B1 (en) * | 2006-05-15 | 2011-05-17 | Globalfoundries Inc. | Diode with asymmetric silicon germanium anode |
| US7799644B2 (en) * | 2006-07-28 | 2010-09-21 | Freescale Semiconductor, Inc. | Transistor with asymmetry for data storage circuitry |
| WO2008123352A1 (ja) * | 2007-03-28 | 2008-10-16 | Nec Corporation | 半導体装置 |
| JP5286701B2 (ja) * | 2007-06-27 | 2013-09-11 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| US7741658B2 (en) * | 2007-08-21 | 2010-06-22 | International Business Machines Corporation | Self-aligned super stressed PFET |
| JP2009164364A (ja) * | 2008-01-08 | 2009-07-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7964465B2 (en) * | 2008-04-17 | 2011-06-21 | International Business Machines Corporation | Transistors having asymmetric strained source/drain portions |
| US8384122B1 (en) * | 2008-04-17 | 2013-02-26 | The Regents Of The University Of California | Tunneling transistor suitable for low voltage operation |
| US20110049582A1 (en) * | 2009-09-03 | 2011-03-03 | International Business Machines Corporation | Asymmetric source and drain stressor regions |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| US8928094B2 (en) | 2010-09-03 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained asymmetric source/drain |
| US8637871B2 (en) * | 2010-11-04 | 2014-01-28 | International Business Machines Corporation | Asymmetric hetero-structure FET and method of manufacture |
| CN103377940B (zh) * | 2012-04-25 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 一种用于sram的p型传输栅极晶体管及其制作方法 |
| US10103226B2 (en) | 2012-04-30 | 2018-10-16 | International Business Machines Corporation | Method of fabricating tunnel transistors with abrupt junctions |
| CN103426756B (zh) * | 2012-05-15 | 2016-02-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8836041B2 (en) * | 2012-11-16 | 2014-09-16 | Stmicroelectronics, Inc. | Dual EPI CMOS integration for planar substrates |
| US9520494B2 (en) * | 2013-09-26 | 2016-12-13 | Intel Corporation | Vertical non-planar semiconductor device for system-on-chip (SoC) applications |
| US9525027B2 (en) * | 2014-03-13 | 2016-12-20 | Globalfoundries Inc. | Lateral bipolar junction transistor having graded SiGe base |
| US9391204B1 (en) | 2015-03-12 | 2016-07-12 | International Business Machines Corporation | Asymmetric FET |
| US10026830B2 (en) * | 2015-04-29 | 2018-07-17 | Stmicroelectronics, Inc. | Tunneling field effect transistor (TFET) having a semiconductor fin structure |
| WO2017111874A1 (en) * | 2015-12-23 | 2017-06-29 | Intel Corporation | Dual threshold voltage (vt) channel devices and their methods of fabrication |
| WO2018063335A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Tunneling transistors including source/drain regions employing carbon-based etch stop layer |
| WO2018063310A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Tunneling transistors including source/drain regions employing different semiconductor material |
| WO2018063315A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Tunneling transistors including source/drain regions employing contact resistance reducing layer |
| WO2018063333A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Tunneling transistors including source/drain regions processed through contact trenches |
| CN108122973B (zh) | 2016-11-28 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、以及sram |
| JP2018125518A (ja) * | 2017-02-03 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | トランジスタ、製造方法 |
| CN108417489B (zh) * | 2017-02-10 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN108470734A (zh) * | 2017-02-23 | 2018-08-31 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN108987399A (zh) * | 2017-06-05 | 2018-12-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| TWI788487B (zh) * | 2018-12-21 | 2023-01-01 | 聯華電子股份有限公司 | 半導體元件 |
| US11201246B2 (en) | 2019-11-12 | 2021-12-14 | International Business Machines Corporation | Field-effect transistor structure and fabrication method |
| US11621340B2 (en) * | 2019-11-12 | 2023-04-04 | International Business Machines Corporation | Field-effect transistor structure and fabrication method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286420A (ja) * | 1999-03-30 | 2000-10-13 | Canon Inc | 絶縁ゲート型トランジスタの製造方法および絶縁ゲート型トランジスタ |
| US20040061191A1 (en) * | 2002-09-30 | 2004-04-01 | Advanced Micro Devices, Inc. | Mosfets incorporating nickel germanosilicided gate and methods for their formation |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3144032B2 (ja) * | 1992-03-30 | 2001-03-07 | ソニー株式会社 | 薄膜トランジスタ及びその製造方法 |
| US5789306A (en) | 1996-04-18 | 1998-08-04 | Micron Technology, Inc. | Dual-masked field isolation |
| US5849440A (en) | 1996-07-02 | 1998-12-15 | Motorola, Inc. | Process for producing and inspecting a lithographic reticle and fabricating semiconductor devices using same |
| US5858830A (en) | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
| US6197632B1 (en) | 1999-11-16 | 2001-03-06 | International Business Machines Corporation | Method for dual sidewall oxidation in high density, high performance DRAMS |
| JP2001284598A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6541382B1 (en) | 2000-04-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Company | Lining and corner rounding method for shallow trench isolation |
| JP2002134741A (ja) * | 2000-10-20 | 2002-05-10 | Seiko Epson Corp | 半導体装置とその製造方法 |
| US7312485B2 (en) | 2000-11-29 | 2007-12-25 | Intel Corporation | CMOS fabrication process utilizing special transistor orientation |
| US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| US6605498B1 (en) | 2002-03-29 | 2003-08-12 | Intel Corporation | Semiconductor transistor having a backfilled channel material |
| JP3963462B2 (ja) * | 2003-12-24 | 2007-08-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US7413957B2 (en) * | 2004-06-24 | 2008-08-19 | Applied Materials, Inc. | Methods for forming a transistor |
-
2004
- 2004-08-24 US US10/924,650 patent/US7166897B2/en active Active
-
2005
- 2005-07-15 JP JP2007529858A patent/JP2008511169A/ja active Pending
- 2005-07-15 WO PCT/US2005/025535 patent/WO2006023183A2/en active Application Filing
- 2005-07-15 KR KR1020077004356A patent/KR101174994B1/ko active IP Right Grant
- 2005-07-15 CN CNB2005800272611A patent/CN100502032C/zh not_active Expired - Fee Related
- 2005-08-03 TW TW094126428A patent/TWI411106B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286420A (ja) * | 1999-03-30 | 2000-10-13 | Canon Inc | 絶縁ゲート型トランジスタの製造方法および絶縁ゲート型トランジスタ |
| US20040061191A1 (en) * | 2002-09-30 | 2004-04-01 | Advanced Micro Devices, Inc. | Mosfets incorporating nickel germanosilicided gate and methods for their formation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101174994B1 (ko) | 2012-08-17 |
| CN100502032C (zh) | 2009-06-17 |
| CN101002328A (zh) | 2007-07-18 |
| US20060043498A1 (en) | 2006-03-02 |
| US7166897B2 (en) | 2007-01-23 |
| TW200629540A (en) | 2006-08-16 |
| KR20070051866A (ko) | 2007-05-18 |
| JP2008511169A (ja) | 2008-04-10 |
| WO2006023183A2 (en) | 2006-03-02 |
| WO2006023183A3 (en) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI411106B (zh) | 非對稱半導體裝置中用於增強效能之方法及設備 | |
| US10217842B2 (en) | Method for making a semiconductor device with self-aligned inner spacers | |
| US6882025B2 (en) | Strained-channel transistor and methods of manufacture | |
| US7772071B2 (en) | Strained channel transistor and method of fabrication thereof | |
| JP5704817B2 (ja) | 半導体デバイスを製造する方法及び半導体デバイス | |
| US7164163B2 (en) | Strained transistor with hybrid-strain inducing layer | |
| JP5147403B2 (ja) | 歪みチャネルを備える二重ゲートデバイス | |
| US8912603B2 (en) | Semiconductor device with stressed fin sections | |
| US9293583B2 (en) | Finfet with oxidation-induced stress | |
| US7335929B2 (en) | Transistor with a strained region and method of manufacture | |
| US20070269952A1 (en) | Method of fabricating a transistor structure | |
| US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
| US20080157200A1 (en) | Stress liner surrounded facetless embedded stressor mosfet | |
| JP2008515188A (ja) | 歪みチャネル、及びヘテロ接合ソース／ドレインを有する半導体素子を形成する方法 | |
| US20080283918A1 (en) | Ultra Thin Channel (UTC) MOSFET Structure Formed on BOX Regions Having Different Depths and Different Thicknesses Beneath the UTC and SourceDrain Regions and Method of Manufacture Thereof | |
| JPWO2008123352A1 (ja) | 半導体装置 | |
| JP2007123898A (ja) | チップ、ｆｅｔ製造方法（誘電体ストレッサ要素を有するトランジスタ） | |
| JP2006332243A (ja) | 半導体装置及びその製造方法 | |
| JP5666451B2 (ja) | アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板 | |
| US7268362B2 (en) | High performance transistors with SiGe strain | |
| US7863141B2 (en) | Integration for buried epitaxial stressor | |
| JP2011066042A (ja) | 半導体装置とその製造方法 | |
| US11646196B2 (en) | Method for germanium enrichment around the channel of a transistor | |
| JP2009016423A (ja) | 半導体装置及びその製造方法 | |
| JP2007053336A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |