TWI397946B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI397946B
TWI397946B TW95126762A TW95126762A TWI397946B TW I397946 B TWI397946 B TW I397946B TW 95126762 A TW95126762 A TW 95126762A TW 95126762 A TW95126762 A TW 95126762A TW I397946 B TWI397946 B TW I397946B
Authority
TW
Taiwan
Prior art keywords
layer
gate
impurity region
type impurity
mask
Prior art date
Application number
TW95126762A
Other languages
English (en)
Other versions
TW200707548A (en
Inventor
Hideto Ohnuma
Masayuki Sakakura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200707548A publication Critical patent/TW200707548A/zh
Application granted granted Critical
Publication of TWI397946B publication Critical patent/TWI397946B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
對用於半導體裝置或顯示裝置等的薄膜電晶體所要求的特性，根據其半導體裝置的目的或功能不同。滿足於所述要求而控制薄膜電晶體的特性很重要，從而對製造薄膜電晶體以使它具有適合使用目的的技術進行研究開發。
已經提出了一種技術，其中在薄膜電晶體中藉由蝕刻將閘極層處理成具有不同形狀的疊層或錐形的形狀，並且使用其形狀添加雜質元素，而在半導體層中以自對準的方式形成不同濃度的雜質區域(例如，參照專利文獻1)。
[專利文獻1]日本專利申請公開第2002－203862公報
然而，藉由如上所述的蝕刻而控制閘極的形狀，就有一個問題，即以相同的步驟形成的佈線或電容器電極等也具有與閘極相同的錐形的形狀。
本發明的目的在於提供一種技術，該技術能夠以高成品率製造高精細而且高可靠性的半導體裝置和顯示裝置，而不使步驟和裝置複雜化。
注意，在本說明書中，半導體裝置就是可以藉由利用半導體特性而工作的裝置。藉由使用本發明，能夠製造多層佈線層或ID晶片等半導體裝置。
此外，藉由使用本發明還能夠製造顯示裝置。可以適用於本發明的顯示裝置有發光顯示裝置和液晶顯示裝置等，所述發光顯示裝置中含有被稱作電致發光(以下也稱作EL)的呈現發光的有機物、無機物、或有機物和無機物的混合層夾在電極之間的發光元件和薄膜電晶體(以下也稱作TFT)彼此連接，所述液晶顯示裝置中將具有液晶材料的液晶元件當成顯示元件。
根據本發明的半導體裝置的製造方法，形成第一半導體層和第二半導體層；在第一半導體層和第二半導體層上形成閘極絕緣層；在閘極絕緣層上形成第一導電膜；在第一導電膜上形成第二導電膜；使用以多個強度透光的曝光掩模在第一半導體層上和在第二半導體層上分別形成第一掩模層和第二掩模層，該第一掩模層和第二掩模層在第二導電膜上；使用第一掩模層和第二掩模層蝕刻第一導電膜和第二導電膜；使用第一掩模層形成第一閘極層和第二閘極層，並且使用第二掩模層形成第三閘極層和第四閘極層；使用第一閘極層和第二閘極層作為掩模，將賦予一個導電類型的雜質元素添加到第一半導體層中，並且使用第三閘極層和第四閘極層作為掩模，將賦予一個導電類型的雜質元素添加到第二半導體層中，因此，在第一半導體層中形成第一高濃度雜質區域和重疊於第一閘極層的第一低濃度雜質區域，並且在第二半導體層中形成第二高濃度雜質區域和重疊於第三閘極層的第二低濃度雜質區域；在第二半導體層、第三閘極層、以及第四閘極層上形成第三掩模層；並且使用第三掩模層和第二閘極層作為掩模，去除第一閘極層中的重疊於第一低濃度雜質區域的區域。
根據本發明的半導體裝置的製造方法，形成第一半導體層、第二半導體層、以及第三半導體層；在第一半導體層、第二半導體層、以及第三半導體層上形成閘極絕緣層；在閘極絕緣層上形成第一導電膜；在第一導電膜上形成第二導電膜；使用以多個強度透光的曝光掩模在第一半導體層上、在第二半導體層上、以及在第三半導體層上分別形成第一掩模層、第二掩模層、以及第三掩模層，該第一掩模層、第二掩模層、以及第三掩模層在第二導電膜上；使用第一掩模層、第二掩模層、以及第三掩模層蝕刻第一導電膜和第二導電膜；使用第一掩模層形成第一閘極層和第二閘極層，使用第二掩模層形成第三閘極層和第四閘極層，並且使用第三掩模層形成第五閘極層和第六閘極層；在第三半導體層、第五閘極層、以及第六閘極層上形成第四掩模層；使用第四掩模層、第一閘極層、以及第二閘極層作為掩模將賦予n型的雜質元素添加到第一半導體層中，並且使用第四掩模層、第三閘極層、以及第四閘極層作為掩模，將賦予n型的雜質元素添加到第二半導體層中，因此，在第一半導體層中形成第一n型高濃度雜質區域和重疊於第一閘極層的第一n型低濃度雜質區域，而在第二半導體層中形成第二n型高濃度雜質區域和重疊於第三閘極層的第二n型低濃度雜質區域；在第一半導體層、第二半導體層、第一閘極層、第二閘極層、第三閘極層、以及第四閘極層上形成第五掩模層；使用第五掩模層、第五閘極層、以及第六閘極層作為掩模，將賦予p型的雜質元素添加到第三半導體層中，因此，在第三半導體層中形成p型雜質區域；在第一半導體層、第三半導體層、第一閘極層、第二閘極層、第五閘極層、以及第六閘極層上形成第六掩模層；並且使用第六掩模層和第四閘極層作為掩模，去除第三閘極層中的重疊於第二低濃度雜質區域的區域。
在上述結構中，作為以多個強度透光的曝光掩模，可以使用使透過的光的強度降低的半透光膜(也稱作半透明膜)或具有曝光裝置的解析度(分辨極限)或更小的寬度的開口和非開口部分的衍射光柵圖形。
藉由使用本發明，可以以簡化了的步驟製造高可靠性的半導體裝置和顯示裝置。因此，可以以低成本而且高成品率製造高精細而且高功能的半導體裝置和顯示裝置。
下面，關於本發明的實施例模式將參照附圖給予詳細的說明。但是，本發明可能藉由多種不同的方式來實施，所述領域的普通人員可以很容易的理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施例模式所記載的內容中。注意，在下面說明的本發明的結構中，對在不同附圖中的相同部分或具有相同功能的部分使用相同的符號，而省略其重復說明。
實施例模式1
以下使用圖1A至1D詳細的說明本實施例模式中的薄膜電晶體的製造方法。注意，在本實施例模式中雖然著眼於一個薄膜電晶體而進行說明，但是當然可以將多個薄膜電晶體同時形成在同一基板上。
在基板300上形成絕緣層301作為底膜，並且在絕緣層301上形成半導體層302。在本實施例模式中，將結晶半導體層當成半導體層302。在半導體層302上形成閘極絕緣層303，並且在其上層疊第一導電膜304和第二導電膜305。在本實施例模式中，形成在閘極絕緣層上的閘極層以疊層結構形成，從而層疊第一導電膜304和第二導電膜305。可以將微量的雜質元素(硼或磷)摻雜到半導體層302中，以便控制薄膜電晶體的臨限值電壓。
形成用於將第一導電膜304和第二導電膜305蝕刻成所要求的形狀的掩模層306(參照圖1A)。掩模層306為使用曝光掩模蝕刻抗蝕劑使它成為所要求的形狀而得到的抗蝕劑圖形。在本實施例模式中所使用的曝光掩模為設置有輔助圖形的曝光掩模，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低功能。衍射光柵圖形就是設置有狹縫(slit)、點(dot)等開口圖形中的至少一個或更多個的圖形。在具有多個開口的情況下，其開口可以有秩序而且有規則(周期)的配置，也可以無秩序(非周期)的配置。藉由使用微細的衍射光柵圖形，該衍射光柵圖形具有曝光裝置的解析度或更小的寬度的開口和非開口部分，而可以改變實際上的曝光量，可以調整被曝光了的抗蝕劑膜的顯影後的膜厚度，從而可以將抗蝕劑處理成更精密的形狀。因此，藉由使用這種掩模層可以以同一步驟並且以適合於所要求的功能的不同的形狀進行對導電膜和絕緣膜的處理。因此，可以製造不同種類的薄膜電晶體和不同尺寸的佈線等，而不增加步驟。
使用掩模層306分別蝕刻第一導電膜304和第二導電膜305，以形成第一閘極層307和第二閘極層308(參照圖1B)。反映掩模層306的形狀而形成第一閘極層307和第二閘極層308的形狀。在本實施例模式中，第一閘極層307的寬度比第二閘極層308大，第一閘極層307延伸於第二閘極層308的側端部外側。此外，藉由當形成閘極層時的蝕刻步驟，有一種情況，即閘極絕緣層的一部分被蝕刻(也稱作膜厚度的降低)而膜厚度變薄。因此，在本實施例模式中，藉由對第一導電膜304和第二導電膜305的蝕刻步驟，由第一閘極層307或第二閘極層308沒有覆蓋的區域的閘極絕緣層303部分的被蝕刻而膜厚度變薄。乾蝕刻或濕蝕刻等可以用於該蝕刻。注意，在對第一導電膜和第二導電膜進行蝕刻的步驟中，掩模層306也被蝕刻而成為掩模層309。
此外，還可以藉由與形成第一閘極層307和第二閘極層308相同的步驟，將第一導電膜304和第二導電膜305蝕刻成所要求的形狀，以形成佈線層。在此情況下，藉由使用如掩模層306的掩模，可以形成根據被設置的的方和功能任意設定其形狀的佈線層，所述掩模使用設置有具有光強度降低功能的輔助圖形的曝光掩模而被形成。為了提高層疊在佈線層上部的絕緣層等的覆蓋性，佈線層也可以與第一閘極層307和第二閘極層308相同在其端部分具有斷坡(或者錐形)而形成，也可以使第一佈線層和第二佈線層具有大致相同的寬度且精密的層疊而形成佈線層。如果疊層的寬度相同，疊層之間的佈線間電容量就減少。
將賦予一個導電類型的雜質元素引入到半導體層302中，以形成雜質區域。在本實施例模式中，使用賦予n型的雜質元素(本實施例模式中使用磷(P))作為賦予一個導電類型的雜質元素，以便形成n通道型的薄膜電晶體。將賦予n型的雜質元素312添加到設有掩模層309、第一閘極層307、以及第二閘極層308的半導體層302中，以形成第一n型雜質區域314a、第一n型雜質區域314b、第二n型雜質區域313a、以及第二n型雜質區域313b(參照圖1C)。此外，半導體層302中的沒添加有雜質元素312的區域成為通道形成區域315。
可以藉由離子摻雜法或離子注入法將賦予n型的雜質元素312添加到半導體層302中。將賦予n型的雜質元素312添加到由第一閘極層307、第二閘極層308、以及掩模層309沒有覆蓋的半導體層302的區域中而形成的第二n型雜質區域313a和第二n型雜質區域313b成為高濃度n型雜質區域。另一方面，將賦予n型的雜質元素312藉由由第二閘極層308沒有覆蓋的第一閘極層307的區域添加到半導體層302中而形成的第一n型雜質區域314a和第一n型雜質區域314b成為低濃度n型雜質區域。
在本實施例模式中，閘極層具有疊層結構。藉由利用不同形狀的第一閘極層307和第二閘極層308一次添加賦予n型的雜質元素312，以自對準的方式形成第一n型雜質區域314a、第一n型雜質區域314b、第二n型雜質區域313a、以及第二n型雜質區域313b。在本實施例模式中，藉由進行一次雜質元素的添加步驟而形成第二n型雜質區域313a、第二n型雜質區域313b、第一n型雜質區域314a、以及第一n型雜質區域314b，然而也可以藉由控制第一閘極層307、第二閘極層308、以及閘極絕緣層303各個的膜厚度與雜質元素的添加條件，而以多次添加步驟形成上述雜質區域。
第二n型雜質區域313a和第二n型雜質區域313b為高濃度n型雜質區域並且當成源極和汲極。另一方面，第一n型雜質區域314a和第一n型雜質區域314b為低濃度n型雜質區域並且成為LDD(輕摻雜汲極)區域。在本說明書中，將雜質區域中間夾著閘極絕緣層重疊於閘極層的區域示為Lov區域，而將雜質區域中間夾著閘極絕緣層沒重疊於閘極層的區域示為Loff區域。
在圖1C中，雖然由影線和空白表示雜質區域，但是這不表示著在空白部分中沒添加有雜質元素，而使得可以直覺瞭解此區域的雜質元素的濃度分佈反映著掩模或摻雜條件。注意，此情形在本說明書的其他附圖上也是相同的。
使用第二閘極層308作為掩模蝕刻第一閘極層307，以形成第一閘極層316(參照圖1D)。第一閘極層316反映了第二閘極層308的形狀，從而成為第一閘極層307的延伸於第二閘極層308外側的區域被去除了的形狀。因此，第一閘極層316的側端部分和第二閘極層308的側端部分大致一致。在本實施例模式中，在第一閘極層307的蝕刻步驟中去除掩模層309。掩模層309可以在形成第一閘極層307和第二閘極層308之後去除，然而，如本實施例模式那樣當形成第一閘極層316時以相同的步驟去除掩模層309，就可以使步驟簡化。
由於形成第一閘極層316，從而第一n型雜質區域314a和第一n型雜質區域314b形成為中間夾著閘極絕緣層303由第一閘極層316和第二閘極層308沒有覆蓋的Loff區域。作為Loff區域形成在汲極一側的第一n型雜質區域314a或第一n型雜質區域314b具有緩和汲極附近的電場並防止因熱載子注入導致的劣化的同時降低截止(OFF)電流的效果。結果，可以製造高可靠性而且低耗電量的半導體裝置。
形成電連接到當成源極區域或汲極區域的第二n型雜質區域313a、第二n型雜質區域313b的佈線層(也稱作源極層、汲極層，並且沒有示出於圖1A至1D中)，以製造n通道型薄膜電晶體。
通常，在不以自對準的方式而形成半導體層中形成不同濃度的雜質的情況下，因處理用於形成雜質區域的掩模層時的對準偏差，有一種情況，即不能得到所要求的雜質區域的長度和面積。如果不能形成與所設定一樣的雜質區域，就不能得到所要求的薄膜電晶體的裝置特性，並且在多個薄膜電晶體中發生裝置特性的不均勻性。因此，所獲得的半導體裝置的可靠性也降低。
此外，如果去除掩模層309，就發生這樣的情況，即不能保護半導體層302免受雜質元素的摻雜的影響。
藉由使用本發明可以以簡化的步驟製造高可靠性的半導體裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式2
以下參照圖2A至2F詳細的說明根據本實施例模式的薄膜電晶體的製造方法。在本實施例模式中，顯示以相同的步驟而製造閘極層的結構不同的兩種薄膜電晶體的實例。
與實施例模式1相同，在基板320上形成成為底膜的絕緣層321，並且形成半導體層322a、半導體層322b、覆蓋半導體層322a和半導體層322b的閘極絕緣層323(參照圖2A)。可以將微量的雜質元素(硼(B)或磷(P))摻雜到半導體層322a和半導體層322b中，以便控制薄膜電晶體的臨限值電壓。
在閘極絕緣層323上形成第一導電膜324和第二導電膜325，並且形成由抗蝕劑構成的掩模層326a和掩模層326b，該掩模層用於將第一導電膜324和第二導電膜325處理成所要求的形狀(參照圖2B)。與實施例模式1所示的掩模層306相同，掩模層326a和掩模層326b也使用設置有輔助圖形的曝光掩模來形成，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低功能。這種曝光掩模可以更正確的進行多種多樣的曝光的抑制，從而可以將抗蝕劑處理成更精密的形狀。由此，藉由使用這種掩模層，可以以相同的步驟將導電膜和絕緣膜處理成適合於所要求的功能的不同形狀。因此，可以製造具有不同特性的薄膜電晶體和不同尺寸和形狀的佈線等，而不增加步驟。
使用掩模層326a和掩模層326b分別蝕刻第一導電膜324和第二導電膜325，以形成第一閘極層327a、第一閘極層327b、第二閘極層328a、以及第二閘極層328b(參照圖2C)。注意，在蝕刻第一導電膜324和第二導電膜325的步驟中，掩模層326a和掩模層326b也分別被蝕刻而成為掩模層329a和掩模層329b。第一閘極層327a、第一閘極層327b、第二閘極層328a、以及第二閘極層328b的形狀反映了掩模層326a和掩模層326b的形狀。在本實施例模式中，第一閘極層327a和第一閘極層327b的寬度比第二閘極層328a和第二閘極層328b的寬度大，第一閘極層327a和第一閘極層327b分別延伸於第二閘極層328a和第二閘極層328b的側端部外側。可以使用乾蝕刻、濕蝕刻等用於該蝕刻。
形成覆蓋半導體層322a、第一閘極層327a、以及第二閘極層328a的掩模層397a，並且將賦予一個導電類型的雜質元素引入到半導體層322b中，以形成雜質區域。在圖2D的步驟中，將賦予n型的雜質元素(本實施例模式中為磷(P))當成賦予一個導電類型的雜質元素，以便形成n通道型的薄膜電晶體。
將賦予n型的雜質元素330添加到設有第一閘極層327b、第二閘極層328b、以及掩模層329b的半導體層322b，以形成第一n型雜質區域334a、第一n型雜質區域334b、第二n型雜質區域333a、以及第二n型雜質區域333b(參照圖2D)。此外，沒添加有雜質元素330的半導體層322b的區域成為通道形成區域335。注意，由掩模層397a覆蓋半導體層322a，避免雜質元素330添加到半導體層322a中。
藉由將賦予n型的雜質元素330添加到半導體層322b的由第一閘極層327b、第二閘極層328b、以及掩模層329b沒有覆蓋的區域中而形成的第二n型雜質區域333a和第二n型雜質區域333b成為高濃度n型雜質區域。另一方面，使將賦予n型的雜質元素330藉由第一閘極層327b的由第二閘極層328b沒有覆蓋的區域添加到半導體層322b中而形成的第一n型雜質區域334a和第一n型雜質區域334b成為低濃度n型雜質區域。在本實施例模式中，閘極層具有疊層結構，可以藉由利用不同形狀的第一閘極層327b和第二閘極層328b一次添加賦予n型的雜質元素330，以自對準的方式形成第一n型雜質區域334a、第一n型雜質區域334b、第二n型雜質區域333a、以及第二n型雜質區域333b。
賦予n型的雜質元素330的添加步驟，可以多次進行，也可以藉由一次添加步驟形成各個雜質區域。藉由控制當添加雜質元素時的摻雜條件，可以選擇以一次添加步驟形成第一n型雜質區域334a、第一n型雜質區域334b、第二n型雜質區域333a、以及第二n型雜質區域333b，或者以多次添加步驟形成上述雜質區域。
第二n型雜質區域333a和第二n型雜質區域333b為高濃度n型雜質區域，並且當成源極區域、汲極區域。另一方面，第一n型雜質區域334a和第一n型雜質區域334b為低濃度n型雜質區域，並且成為LDD區域。在本實施例模式中，第一閘極層327b中間夾著閘極絕緣層323覆蓋第一n型雜質區域334a和第一n型雜質區域334b，所以第一n型雜質區域334a和第一n型雜質區域334b為Lov區域，從而可以緩和汲極區域附近的電場，並且可以抑制由熱載子導致的導通電流的劣化。
在本實施例模式中，在去除掩模層397a和掩模層329b之後，形成覆蓋第一閘極層327b、第二閘極層328b、以及半導體層322b的掩模層397b。作為賦予一個導電類型的雜質元素，將賦予p型的雜質元素(本實施例模式中使用硼(B))添加到半導體層322a中，以形成雜質區域。在本實施例模式中，將賦予p型的雜質元素332添加到設有第一閘極層327a和第二閘極層328a的半導體層322a中，以形成第一p型雜質區域387a、第一p型雜質區域387b、第二p型雜質區域386a、以及第二p型雜質區域386b(參照圖2E)。此外，半導體層322a的沒添加有雜質元素332的區域成為通道形成區域388。注意，由掩模層397b覆蓋半導體層322b，避免雜質元素332添加到半導體層322b中。
將賦予p型的雜質元素332添加到半導體層322a的由第一閘極層327a和第二閘極層328a沒有覆蓋的區域中而形成的第二p型雜質區域386a和第二p型雜質區域386b成為高濃度p型雜質區域。另一方面，將賦予p型的雜質元素332藉由第一閘極層327a的由第二閘極層328a沒有覆蓋的區域添加到半導體層322a中而形成的第一p型雜質區域387a和第一p型雜質區域387b成為低濃度p型雜質區域。
對半導體層322a的賦予p型的雜質元素332的添加步驟，可以多次進行，也可以以一次添加步驟形成各個雜質區域。在本實施例模式中，顯示第一p型雜質區域387a和第一p型雜質區域387b中的賦予p型的雜質元素的濃度比第二p型雜質區域386a和第二p型雜質區域386b中的濃度低的情況。然而，根據雜質的添加條件，也有第一閘極層327a下面的雜質區域的雜質的濃度比由第一閘極層327a沒有覆蓋的雜質區域高的情況。因此，也有這樣的情況，即第一p型雜質區域387a和第一p型雜質區域387b中的賦予p型的雜質元素的濃度比第二p型雜質區域386a和第二p型雜質區域386b高，或者它們的濃度相同。
使用第二閘極層328a作為掩模蝕刻第一閘極層327a，以形成第一閘極層336。第一閘極層336反映了第二閘極層328a的形狀，其形狀為延伸於第二閘極層328a的外側的第一閘極層327a的區域被去除了的形狀。因此，第一閘極層336的側端部和第二閘極層328a的側端部大致一致。
第二p型雜質區域386a和第二p型雜質區域386b為高濃度p型雜質區域，並且當成源極、汲極。另一方面，第一p型雜質區域387a和第一p型雜質區域387b為低濃度p型雜質區域，並且成為LDD區域。由於形成第一閘極層336，從而第一p型雜質區域387a和第一p型雜質區域387b形成為中間夾著閘極絕緣層323由第一閘極層336和第二閘極層328a沒有覆蓋的Loff區域。作為Loff區域形成在汲極一側的第一p型雜質區域387a或第一p型雜質區域387b具有降低截止電流的效果。
在形成絕緣層331並且在絕緣層331中形成到達每個源極區域或汲極區域的開口之後，形成分別電連接到當成源極區域或汲極區域的第二p型雜質區域386a和第二p型雜質區域386b的源極層或汲極層369a和源極層或汲極層369b、以及分別電連接到當成源極區域或汲極區域的第二n型雜質區域333a和第二n型雜質區域333b的源極層或汲極層369c和源極層或汲極層369d(參照圖2F)。藉由上述步驟，製造p通道型薄膜電晶體339a和n通道型薄膜電晶體339b。藉由將p通道型薄膜電晶體339a和n通道型薄膜電晶體339b電連接，可以製造CMOS結構。
藉由使用本發明可以以簡化的步驟製造高可靠性的半導體裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式3
以下參照圖3A至3E詳細的說明根據本實施例模式的薄膜電晶體的製造方法。在本實施例模式中，顯示以相同的步驟而製造閘極層的結構不同的兩種薄膜電晶體的實例。
與實施例模式1相同，在基板340上形成成為底膜的絕緣層341，並且形成半導體層342a、半導體層342b、以及覆蓋半導體層342a和半導體層342b的閘極絕緣層343。可以將微量的雜質元素(硼(B)或磷(P))摻雜到半導體層342a和半導體層342b中，以便抑制薄膜電晶體的臨限值電壓。
在閘極絕緣層343上形成第一導電膜344和第二導電膜345，並且形成由抗蝕劑構成的掩模層346a和掩模層346b，該掩模層用於將第一導電膜344和第二導電膜345處理成所要求的形狀(參照圖3A)。掩模層346a和掩模層346b也與實施例模式1所示的掩模層306一樣，使用設置有輔助圖形的曝光掩模來形成，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低功能。這種曝光掩模可以更正確的進行多種多樣的曝光的控制，從而可以將抗蝕劑處理成更精密的形狀。由此，可以藉由使用這種掩模層，以相同的步驟將導電膜和絕緣膜處理成適合於所要求的功能的不同形狀。因此，可以製造具有不同特性的薄膜電晶體和不同尺寸和形狀的佈線等，而不增加步驟。
使用掩模層346a和掩模層346b分別蝕刻第一導電膜344和第二導電膜345而進行處理，以形成第一閘極層347a、第一閘極層347b、第二閘極層348a、以及第二閘極層348b(參照圖3B)。注意，在蝕刻第一導電膜344和第二導電膜345的步驟中，掩模層346a和掩模層346b也被蝕刻而成為掩模層349a和掩模層349b。反映掩模層346a和掩模層346b的形狀而形成第一閘極層347a、第一閘極層347b、第二閘極層348a、以及第二閘極層348b的形狀。在本實施例模式中，第一閘極層347a和第一閘極層347b的寬度比第二閘極層348a和第二閘極層348b大，第一閘極層347a和第一閘極層347b分別延伸於第二閘極層348a和第二閘極層348b的側端部外側。乾蝕刻、濕蝕刻等可以用於第一導電膜344和第二導電膜345的蝕刻。
將賦予一個導電類型的雜質元素引入到半導體層342a和半導體層342b中，以形成雜質區域。在本實施例模式中，作為賦予一個導電類型的雜質元素使用賦予n型的雜質元素(本實施例模式中使用磷(P))，以便形成n通道型的薄膜電晶體。將賦予n型的雜質元素352添加到設有第一閘極層347a、第一閘極層347b、第二閘極層348a、以及第二閘極層348b的半導體層342a和半導體層342b中，以形成第一n型雜質區域354a、第一n型雜質區域354b、第一n型雜質區域354c、第一n型雜質區域354d、第二n型雜質區域353a、第二n型雜質區域353b、第二n型雜質區域353c、以及第二n型雜質區域353d(參照圖3C)。此外，半導體層342a和半導體層342b的沒添加有雜質元素352的區域成為通道形成區域355a或通道形成區域355b。
藉由將賦予n型的雜質元素352添加到半導體層342a和半導體層342b的由第一閘極層347a、第一閘極層347b、第二閘極層348a、第二閘極層348b、掩模層349a、以及掩模層349b沒有覆蓋的區域中而形成的第二n型雜質區域353a、第二n型雜質區域353b、第二n型雜質區域353c、以及和第二n型雜質區域353d成為高濃度n型雜質區域。另一方面，藉由使將賦予n型的雜質元素352藉由第一閘極層347a或第一閘極層347b的由第二閘極層348a或第二閘極層348b沒有覆蓋的區域添加到半導體層342a或半導體層342b中而形成的第一n型雜質區域354a、第一n型雜質區域354b、第一n型雜質區域354c、以及第一n型雜質區域354d成為低濃度n型雜質區域。在本實施例模式中，閘極層具有疊層結構，可以藉由利用不同形狀的第一閘極層347ba、第一閘極層347b、第二閘極層348a、以及第二閘極層348b，一次添加賦予n型的雜質元素352就可以以自對準的方式形成第一n型雜質區域354a、第一n型雜質區域354b、第一n型雜質區域354c、第一n型雜質區域354d、第二n型雜質區域353a、第二n型雜質區域353b、第二n型雜質區域353c、以及第二n型雜質區域353d。
賦予n型的雜質元素352的添加步驟，可以多次進行，也可以藉由一次添加步驟形成各個雜質區域。藉由控制當添加雜質元素時的摻雜條件，可以選擇以一次添加步驟形成第一n型雜質區域354a、第一n型雜質區域354b、第一n型雜質區域354c、第一n型雜質區354d、第二n型雜質區域353a、第二n型雜質區域353b、第二n型雜質區域353c、以及第二n型雜質區域353d，或者以多次添加步驟形成上述雜質區域。
形成覆蓋第一閘極層347b、第二閘極層348b、以及半導體層342b的掩模層357，並且使用第二閘極層348a作為掩模蝕刻第一閘極層347a，以形成第一閘極層356(參照圖3D)。第一閘極層356反映了第二閘極層348a的形狀，其形狀為延伸於第二閘極層348a外側的第一閘極層347a的區域被去除了的形狀。因此，第一閘極層356的側端部和第二閘極層348a的側端部大致一致。
此外，在本實施例模式中，將掩模層349a和掩模層349b當成添加雜質元素352的步驟中的第二閘極層348a和第二閘極層348b的保護層，在添加雜質元素352的步驟之後去除它。
第二n型雜質區域353a、第二n型雜質區域353b、第二n型雜質區域353c、以及第二n型雜質區域353d為高濃度n型雜質區域，並且當成源極區域、汲極區域。另一方面，第一n型雜質區域354a、第一n型雜質區域354b、第一n型雜質區域354c、以及第一n型雜質區域354d為低濃度n型雜質區域，並且成為LDD區域。
由於形成第一閘極層356，所以第一n型雜質區域354a和第一n型雜質區域354b形成為中間夾著閘極絕緣層343沒有由第一閘極層356和第二閘極層348a覆蓋的Loff區域。作為Loff區域形成在汲極一側的第一n型雜質區域354a或第一n型雜質區域354b具有緩和汲極區域附近的電場並且防止因熱載子注入導致的劣化的同時降低截止電流的效果。結果，可以製造高可靠性而且低耗電量的半導體裝置。
另一方面，第一閘極層347b中間夾著閘極絕緣層343覆蓋第一n型雜質區域354c和第一n型雜質區域354d，所以第一n型雜質區域354c和第一n型雜質區域354d為Lov區域，從而可以緩和汲極區域附近的電場，並且可以抑制因熱載子導致的導通電流的劣化。
在形成絕緣層398並且在絕緣層398中形成到達每個源極區域或汲極區域的開口之後，形成分別電連接到當成源極區域或汲極區域的第二n型雜質區域353a和第二n型雜質區域353b的源極層或汲極層358a和源極層或汲極層358b、以及分別電連接到當成源極區域或汲極區域的第二n型雜質區域353c和第二n型雜質區域353d的源極層或汲極層358c和源極層或汲極層358d。藉由上述步驟，製造n通道型薄膜電晶體359a和n通道型薄膜電晶體359b(參照圖3E)。藉由將n通道型薄膜電晶體359a和n通道型薄膜電晶體359b電連接，可以製造NMOS結構的電路。
此外，如本實施例模式，作為賦予一個導電類型的雜質元素添加賦予n型的雜質元素(例如磷(P))就可以製造包括具有n型的雜質區域的n通道型薄膜電晶體，而作為賦予一個導電類型的雜質元素添加賦予p型的雜質元素(例如硼(B))就可以同樣的製造包括具有p型的雜質區域的p通道型薄膜電晶體。
藉由使用本發明，可以以簡化的步驟製造高可靠性的半導體裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式4
以下參照圖4A至4F詳細的說明本實施例模式中的薄膜電晶體的製造方法。在本實施例模式中，顯示以相同的步驟製造閘極層的結構不同的兩種薄膜電晶體和電容的實例。
與實施例模式1相同，在基板360上形成成為底膜的絕緣層361，並且形成半導體層362a、半導體層362b、半導體層362c、以及覆蓋半導體層362a、半導體層362b和半導體層362c的閘極絕緣層363(參照圖4A)。可以將微量的雜質元素(硼(B)或磷(P))摻雜到半導體層362a和半導體層362b中，以便抑制薄膜電晶體的臨限值電壓。
在閘極絕緣層363上形成第一導電膜364和第二導電膜365，以形成由抗蝕劑構成的掩模層366a、掩模層366b、以及掩模層366c，它們用於將第一導電膜364和第二導電膜365處理成所要求的形狀(參照圖4A)。如實施例模式1所示的掩模層306一樣，使用設置有輔助圖形的曝光掩模形成掩模層366a、掩模層366b、以及掩模層366c，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低的功能。
將使用圖19A和19B說明設置有輔助圖形的曝光掩模，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低的功能。利用因半透膜的光強度降低功能，可以使通過的光的強度成為10至70%。
圖19A為當進行形成掩模層366a、掩模層366b、以及掩模層366c的曝光步驟時的截面圖。圖19A和19B對應於圖4A，在基板360和絕緣層361上形成半導體層362a、半導體層362b、以及半導體層362c，並且覆蓋半導體層362a、半導體層362b、以及半導體層362c的形成閘極絕緣層363、第一導電膜364、第二導電膜365、以及抗蝕劑膜760。在本實施例模式中，示出使用去除曝光區域的正性抗蝕劑的情況。
在抗蝕劑膜760的上部設置有曝光掩模，而光學系統設置在其間，且曝光掩模設置有由Cr等金屬膜構成的遮光部分752a、遮光部分752b和遮光部分752c、以及當成輔助圖形的半透膜751a、半透膜751b和半透膜751c。
在圖19A中，曝光掩模在具有透光性的基板750上提供由MoSiN構成的半透膜751a、半透膜751b、以及半透膜751c，與半透膜751a、半透膜751b、以及半透膜751c分別層疊的提供由Cr等金屬膜構成的遮光部分752a、遮光部分752b、以及遮光部分752c。除了上述以外，還可以使用MoSi、MoSiO、MoSiON、CrSi等形成半透膜751a、半透膜751b、以及半透膜751c。
使用圖19A所示的曝光掩模進行對抗蝕劑膜的曝光，就形成曝光區域762和非曝光區域761a、非曝光區域761b、以及非曝光區域761c。當曝光時，光返回遮光部分或經由半透膜而形成如圖19A所示的曝光區域762。
然後，進行顯影，去除曝光區域762，而得到如圖19B(對應於圖4A)所示的抗蝕劑圖形的掩模層366a、掩模層366b、以及掩模層366c。
此外，作為其他曝光掩模的實例，可以使用將具有多個狹縫(slit)的衍射光柵提供在遮光部分和遮光部分之間的曝光掩模。衍射光柵圖形就是一個圖形，其中設置有狹縫(slit)、點等開口圖形中的至少一個。在具有多個開口的情況下，其開口可以有秩序而且有規則(周期)的配置，也可以無秩序(非周期)的配置。藉由使用衍射光柵圖形，其具有與曝光裝置的解析度相同或更小的微細的寬度的非開口部分(line，線)和開口部分(space，空間)，就可以改變實際上的曝光量，並且可以調整在顯影被曝光了的抗蝕劑膜之後的膜厚度。解析度就是由曝光裝置能夠形成的最小線寬度，解析度R在投影曝光裝置中示為R＝Kλ/NA。K為定數，λ為用於曝光的光的波長，以及NA為投影透鏡的開口數。因此，藉由圖19A和19B所示的方法處理抗蝕劑膜，就可以選擇性的進行微細的處理，而不增加步驟，以可以獲得多種多樣的抗蝕劑圖形(掩模層)。在本實施例模式中，使用這種抗蝕劑圖形(掩模層)形成閘極層的形狀不同的兩種薄膜電晶體和電容。
在圖4A中，形成第一導電膜364和第二導電膜365，然後形成如圖19A和19B所示那樣製造的不同形狀的掩模層366a、掩模層366b、以及掩模層366c。
掩模層366a具有沒有斷坡也沒有凹凸的近似長方體的形狀，掩模層366b具有在其側端部分有緩坡的形狀，而掩模層366c具有在側端部分附近有凸部的形狀。
使用掩模層366a、掩模層366b、以及掩模層366c進行蝕刻處理的處理，以形成第一閘極層367a、第二閘極層368a、第一閘極層367b、第二閘極層368b、第一導電層765、以及第二導電層766(參照圖4B)。第一閘極層367a的側端部和第二閘極層368a的側端部大致一致並且具有連續性。另一方面，第一閘極層367b和第二閘極層368b具有第一閘極層367b的寬度比第二閘極層368b大的形狀，並且第一閘極層367b延伸於第二閘極層368b的側端部外側。反映了掩模層366c的形狀的第一導電層765和第二導電層766也與第一閘極層367b和第二閘極層367b相同，第一導電層765的寬度比第二導電層766大，並且第一導電層765的一個側端部延伸於第二導電層766的一個側端部外側。第一導電層765的一個上端部分和第二導電層766的一個下端部分大致一致。如圖4B所示，第二導電層766的寬度比第一閘極層368b小，並且覆蓋第一導電層765的面積也小，從而第一導電層765的露出面積大。
形成覆蓋半導體層362a、第一閘極層367a、以及第二閘極層368a的掩模層396a，將賦予一個導電類型的雜質元素引入到設有第一閘極層367b和第二閘極層368b的半導體層362b及設有第一導電層765和第二導電層766的半導體層362c中，以形成雜質區域。在圖4C所示的步驟中，作為賦予一個導電類型的雜質元素使用賦予n型的雜質元素(本實施例模式中使用磷(P))。
將賦予n型的雜質元素380添加到設有第一閘極層367b和第二閘極層368b的半導體層362b及設有第一導電層765和第二導電層766的半導體層362c中，以形成第一n型雜質區域374a、第一n型雜質區域374b、第二n型雜質區域373a、第二n型雜質區域373b、第一n型雜質區域394、以及第二n型雜質區域393(參照圖4C)。此外，半導體層362b的沒添加有雜質元素380的區域成為通道形成區域377。與此相同，半導體層362c的沒添加有雜質元素380的區域成為非添加區域319。注意，由掩模層396a覆蓋半導體層362a，避免雜質元素380添加到半導體層362a中。
第二n型雜質區域373a、第二n型雜質區域373b、以及第二n型雜質區域393成為高濃度n型雜質區域，該區域是將賦予n型的雜質元素380添加到半導體層362b和半導體層362c的由第一閘極層367b、第二閘極層368b、第一導電層765、以及第二導電層766沒有覆蓋的區域中而形成的。另一方面，第一n型雜質區域374a、第一n型雜質區域374b、以及第一n型雜質區域394成為低濃度n型雜質區域，該區域是將賦予n型的雜質元素380藉由第一閘極層367b或第一導電層765的由第二閘極層368b或第二導電層766沒有覆蓋的區域添加到半導體層362b或半導體層362c中而形成的。在本實施例模式中，閘極層具有疊層結構，所以藉由利用第一閘極層367b、第二閘極層368b、第一導電層765、以及第二導電層766的不同形狀一次添加賦予n型的雜質元素380，就可以以自對準的方式形成第一n型雜質區域374a、第一n型雜質區域374b、第一n型雜質區域394、第二n型雜質區域373a、第二n型雜質區域373b、以及第二n型雜質區域393。
賦予n型的雜質元素380的添加步驟，可以多次進行，也可以以一次添加步驟形成各個雜質區域。藉由控制當添加雜質元素時的摻雜條件，可以選擇以一次添加步驟形成第一n型雜質區域374a、第一n型雜質區域374b、第一n型雜質區域394、第二n型雜質區域373a、第二n型雜質區域373b、以及第二n型雜質區域393，或者以多次添加步驟形成上述雜質區域。
第二n型雜質區域373a和第二n型雜質區域373b為高濃度n型雜質區域，並且當成源極區域、汲極區域。另一方面，第一n型雜質區域374a和第一n型雜質區域374b為低濃度n型雜質區域，並且成為LDD區域。
形成覆蓋半導體層362b和半導體層362c的掩模層396b，作為賦予一個導電類型的雜質元素將賦予p型的雜質元素382(本實施例模式中為硼(B))添加到半導體層362a中，以形成p型雜質區域381a和p型雜質區域381b(參照圖4D)。在本實施例模式中，以第一閘極層367a和第二閘極層368a作為掩模，以自對準的方式形成p型雜質區域381a和p型雜質區域381b，從而可以使所有的雜質區域成為高濃度雜質區域，而故意的在半導體層362a中不形成低濃度雜質區域。
形成覆蓋半導體層362a、第一閘極層367a、以及第二閘極層368a的掩模層396d及覆蓋半導體層362c、第一導電層765、以及第二導電層766的掩模層396c，使用第二閘極層368b作為掩模，蝕刻第一閘極層367b，以形成第一閘極層376(參照圖4E)。第一閘極層376反映了第二閘極層368b的形狀，其形狀成為延伸於第二閘極層368b的外側的第一閘極層367b的區域被去除了的形狀。因此，第一閘極層376的側端部和第二閘極層368b的側端部大致一致。
由於形成第一閘極層376，從而第一n型雜質區域374a和第一n型雜質區域374b形成為中間夾著閘極絕緣層363由第一閘極層376和第二閘極層368b沒有覆蓋的Loff區域。作為Loff區域形成在汲極一側的第一n型雜質區域374a或第一n型雜質區域374b具有緩和汲極附近的電場並防止因熱載子注入導致的劣化的同時降低截止電流的效果。結果，可以製造高可靠性而且低耗電量的半導體裝置。
在形成絕緣層399，並且在該絕緣層399中形成到達每個源極區域或汲極區域的開口及到達第二n型雜質區域393的開口之後，形成分別電連接到當成源極區域或汲極區域的p型雜質區域381a和p型雜質區域381b的源極層或汲極層383a及源極層或汲極層383b、以及分別電連接到當成源極區域或汲極區域的第二n型雜質區域373a、第二n型雜質區域373b、以及第二n型雜質區域393的源極層或汲極層383c、源極層或汲極層383d、以及佈線層767。藉由上述步驟，製造沒有LDD區域的(所謂的單汲極型)p通道型薄膜電晶體385、在Loff區域具有LDD區域的n通道型薄膜電晶體375、以及電容395(參照圖4F)。
作為賦予一個導電類型的雜質元素添加賦予n型的雜質元素(例如磷(P))，就可以製造包括具有n型的雜質區域的n通道型薄膜電晶體，而作為賦予一個導電類型的雜質元素添加賦予p型的雜質元素(例如硼(B))，就可以製造包括具有p型的雜質區域的p通道型薄膜電晶體。
此外，如果控制添加賦予一個導電類型的雜質元素的摻雜條件，就可以使所有的雜質區域成為高濃度雜質區域，而不形成低濃度雜質區域。
以相同的步驟可以製造閘極層和雜質區域的結構不同的薄膜電晶體。此外，在以相同的步驟製造佈線等的情況下，可以製造目的於進一步低電阻化的而且尺寸小的佈線。因此，可以實現微細化，而達到半導體裝置的精密化、高功能化、以及輕量化等。
在電容395中，由於可以將第一導電層765形成為比第二導電層766寬的形狀，從而可以將第一n型雜質區域394的區域形成得寬。由於在雜質區域和閘極之間形成的電容比在沒添加有雜質元素的非添加區域319和閘極之間形成的電容大，所以如果將第一導電層765下面的第一n型雜質區域394形成得寬，就可以獲得大電容。
如上所述，藉由使用本發明，可以以相同的步驟而且以適合於所要求的功能的不同形狀進行對導電膜和絕緣膜的處理。因此，可以製造具有不同特性的薄膜電晶體以及不同尺寸和形狀的佈線等，而不增加步驟。本實施例模式可以與上述的各個實施例模式1至3任意組合。
藉由使用本發明，可以以簡化的步驟製造高可靠性的半導體裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式5
以下使用圖5A至10B和圖20A至圖21B詳細的說明根據本實施例模式的顯示裝置的製造方法。
圖20A為示出根據本發明的顯示面板的結構的俯視圖，其中在具有絕緣表面的基板2700上形成有將像素2702以矩陣排列的像素部分2701、掃描線側輸入端2703、以及訊號線側輸入端2704。像素的數量根據各種標準而提供即可。XGA的像素數量可以是1024×768×3(RGB)，UXGA的像素數量可以是1600×1200×3(RGB)，以及對應於全規格高清晰畫質的像素數量可以是1920×1080×3(RGB)。
像素2702藉由交叉從掃描線側輸入端2703延伸的掃描線和從訊號線側輸入端2704延伸的訊號線而呈矩陣排列。每個像素2702具有開關元件和連接到開關元件的像素電極層。開關元件的典型實例是TFT。TFT的閘極層一側和掃描線彼此連接，且源極或汲極一側與訊號線彼此連接，據此，可以由從外部輸入的訊號獨立的控制每個像素。
圖20A所示為將輸入到掃描線和訊號線的訊號由提供在外部的驅動電路控制的顯示面板的結構。然而，還可以藉由如圖21A所示的COG(晶片在玻璃上)法將驅動器IC 2751安裝在基板2700上。作為另一安裝方式，也可使用如圖21B所示的TAB(帶自動粘接)法。驅動器IC可以形成在單晶半導體基板上，也可以在玻璃基板上由TFT形成電路。在圖21A和21B中，驅動器IC 2751連接到FPC(柔性印刷電路)2750。
此外，當提供在像素中的TFT由具有結晶性的半導體形成時，可以如圖20B所示將掃描線側驅動電路3702形成在基板3700上。在圖20B中，與連接到訊號線側輸入端3704的圖20A相同，由提供在外部的驅動電路控制像素部分3701。當提供在像素中的TFT由具有高遷移率的多晶(微晶)半導體、單晶半導體等形成時，如附圖20C，像素部分4701、掃描線驅動電路4702和訊號線驅動電路4704可以被整合的形成在基板4700上。
在具有絕緣表面的基板100上藉由濺射法、PVD(物理氣相沉積)法、如減壓CVD(LPCVD)法或電漿CVD法等的CVD(化學氣相沉積)法等並使用氮氧化矽(SiNO)膜形成膜厚度為10至200nm(較佳的為50至150nm)的底膜101a，並且使用氧氮化矽(SiON)膜層疊膜厚度為50至200nm(較佳的為100至150nm)的底膜101b作為底膜。或者，還可以使用丙烯酸、甲基丙烯酸、以及它們的衍生物，聚醯亞胺、芳香族聚醯胺、聚苯並咪唑(polybenzimidazole)等耐熱性高分子，或矽氧烷樹脂。注意，矽氧烷樹脂相當於含有Si－O－Si鍵的樹脂。矽氧烷的骨架結構由矽(Si)和氧(O)的結合構成。使用至少含有氫的有機基(例如烷基、芳香族碳化氫)作為取代基。還可以使用氟基作為取代基。或者，作為取代基，可以使用至少含有氫的有機基和氟基。此外，還可以使用聚乙烯醇和聚乙烯醇縮丁醛等乙烯樹脂、環氧樹脂、酚醛樹脂、酚醛清漆樹脂、丙烯酸樹脂、三聚氯胺樹脂、聚氨酯樹脂等樹脂材料。此外，還可以使用苯並環丁烯、聚對二甲苯、氟芳香醚(fluorinated－arylene－ether)、聚醯亞胺等有機材料，含有溶於水的均聚物和溶於水的共聚物的組成物材料等。此外，也可以使用惡唑樹脂，例如可以使用感光性聚苯並惡唑等。感光性聚苯並惡唑為這樣一種材料，即低介電常數(在常溫並1MHz時介電常數為2.9)、高耐熱性(在熱重力分析儀(TGA)溫度上升5℃/min時，熱分解溫度為550℃)、低吸水率(在常溫24小時，吸水率為0.3%)的材料。注意，吸水率就是將一定尺寸的樣品在一定時間中浸漬在蒸餾水中，以百分率示出的重量增量和原重的比率。
此外，可以使用液滴噴射法、印刷法(絲網印刷或膠印刷等形成圖形的方法)、旋轉塗敷法等塗敷法、以及浸漬法等。在本實施例模式中，使用電漿CVD法形成底膜101a和底膜101b。作為基板100，可以使用玻璃基板、石英基板、矽基板、金屬基板、或在其表面上形成絕緣膜的不銹鋼基板。此外，也可以使用具有能夠受得住本實施例模式的處理溫度的耐熱性的塑膠基板或柔性基板比如薄膜。作為塑膠基板，可以使用由PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、或PES(聚醚碸)構成的基板。作為柔性基板，可以使用聚丙烯等合成樹脂。根據本實施例模式製造的顯示裝置由於具有通過基板100從發光元件取光的結構，所以基板100必須具有透光性。
作為底膜，可以使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等，並且可以採用單層結構或者雙層、三層之類的疊層結構。注意，在本說明書中，氧氮化矽是氧的組成比率大於氮的組成比率的物質，這可以稱之為含氮的氧化矽。類似的，氮氧化矽是氮的組成比率大於氧的組成比率的物質，可以稱之為含氧的氮化矽。在本實施例模式中，以SiH4 、NH3 、N2 O、N2 和H2 作為反應氣體，在基板上形成50nm厚的氮氧化矽膜，並且以SiH4 和N2 O作為反應氣體，形成100nm厚的氧氮化矽膜。此外，也可以形成140nm厚的氮氧化矽膜並層疊100nm厚的氧氮化矽膜。
接下來，在底膜上形成半導體膜。半導體膜可以藉由公知的方法(濺射法、LPCVD法或電漿CVD法等)以25至200nm(較佳的以30至150nm)的厚度形成。在本實施例模式中，較佳的使用藉由雷射晶化使非晶半導體膜結晶化而形成的晶體半導體膜。
作為形成半導體膜的材料，可以使用藉由氣相生長法或濺射法，使用以矽烷或鍺烷為代表的半導體材料氣體而製造的非晶體半導體(以下也稱作非晶半導體：AS)、藉由利用光能或熱能使該非晶半導體結晶化而形成的多晶半導體或者半晶(也稱作微晶，以下也稱作SAS)半導體等。
SAS具有介於非晶結構和結晶結構(包括單晶和多晶)之間的中間結構，它是具有自由能穩定的第三狀態的半導體，並且包括具有短範圍階和晶格畸變的結晶區域。藉由採用含矽的氣體進行輝光放電分解(電漿CVD)來形成SAS。作為含矽的氣體，可以使用SiH4 ，還可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、以及SiF4 等。此外，還可以在含矽的氣體中混合F2 或GeF4 。該含矽的氣體也可以採用H2 或者採用H2 和選自He、Ar、Kr和Ne中的一種或多種稀有氣體元素的化合物進行稀釋。此外，藉由包含稀有氣體元素比如氦、氬、氪、氖等進一步促進晶格畸變從而增加穩定性而可以獲得優良的SAS。此外，由氫類氣體形成的SAS層可以層疊在由氟類氣體形成的SAS層上作為半導體膜。
作為非晶半導體可以典型的使用氫化非晶矽，而作為晶體半導體可以典型的使用多晶矽等。多晶矽的實例包括：所謂的高溫多晶矽，該多晶矽使用藉由800℃或更高的處理溫度而形成的多晶矽作為其主要材料；所謂的低溫多晶矽，該多晶矽使用藉由600℃或更低的處理溫度而形成的多晶矽作為其主要材料；以及藉由添加例如促進結晶化的元素等進行結晶化而形成的多晶矽。顯然，如上所述，也可使用在半非晶半導體或在半導體膜的一部分中包含晶相的半導體。
在使用晶體半導體膜作為半導體膜時，公知的方法(雷射晶化法、熱晶化法、或使用促進結晶化的元素比如鎳等的熱晶化法等)當成製造所述晶體半導體膜的方法即可。此外，作為SAS的微晶半導體也可以藉由雷射輻射結晶化以增強結晶度。在不引入促進結晶化的元素的情況下，在對非晶半導體膜執行雷射輻射之前，在氮氣氛中以500℃的溫度加熱一個小時，釋放氫直到包含在非晶半導體膜中的氫濃度成為等於或低於1×102 0 原子/cm3 。這是因為在對包含大量的氫的非晶半導體膜執行雷射輻射時會損壞非晶半導體膜的緣故。作為結晶化的加熱處理，可以使用加熱爐、雷射輻射、由燈發射的光輻射(也稱作燈退火)等。作為加熱方法，可以使用RTA法，例如GRTA(氣體快速熱退火)法或LRTA(燈快速熱退火)法等。GRTA就是利用高溫氣體進行加熱處理的方法，LRTA就是利用燈光進行加熱處理的方法。
在使非晶半導體層結晶化並且形成晶體半導體層的結晶化步驟中，將促進結晶化的元素(也示為催化劑元素、金屬元素)添加到非晶半導體層中，藉由進行熱處理(在550至750℃的溫度下進行3分鐘至24個小時)來進行結晶化。作為促進該矽的結晶化的金屬元素，可以使用選自鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、鐒(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)以及金(Au)中的一種或多種。
對於將金屬元素引入非晶半導體膜中的方法，只要為能夠使該金屬元素存在於非晶半導體膜的表面或裏面的方法，就沒有特別的限制。例如，可以使用濺射法、CVD法、電漿處理法(包括電漿CVD法)、吸附法或塗敷金屬鹽溶液的方法。在這些方法中，使用溶液的方法簡單而方便並且可以容易調節金屬元素的濃度，所以很有用。此外，較佳的藉由在氧氣氛中進行UV光照射、熱氧化法、使用包含羥基的臭氧水或過氧化氫的處理等來形成氧化膜，以便改善非晶半導體膜表面的可濕性從而將水性溶液散佈在非晶半導體膜的整個表面上。
為了從晶體半導體層中去除或減少促進結晶化的元素，以與晶體半導體層接觸的形成包含雜質元素的半導體層，將它當成吸雜裝置。可以使用賦予n型的雜質元素、賦予p型的雜質元素或稀有氣體元素等作為雜質元素。例如，可使用選自磷(P)、氮(N)、砷(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、以及氙(Xe)中的一種或多種。包含稀有氣體元素的半導體層形成於包含促進結晶化的元素的晶體半導體層上，並且進行熱處理(在550到750℃的溫度下進行3分鐘到24個小時)。晶體半導體層中所包含的促進結晶化的元素移動到包含稀有氣體元素的半導體層中，包含在晶體半導體層中的促進結晶化的元素被去除或減少。此後，去除成為吸雜裝置的包含稀有氣體元素的半導體層。
藉由相對的掃描雷射光束和半導體膜，可以執行雷射輻射。在執行雷射輻射中，由於以良好的精度重疊光束或者控制雷射輻射的開始位置和結束位置，從而可以形成標記。標記可以與非晶半導體膜同時形成在基板上。
在採用雷射輻射的情況下，可以使用連續振盪雷射光束(CW雷射光束)或脈衝振盪雷射光束(脈衝雷射光束)。在此，作為雷射光束可以採用由如下的一種或多種雷射器振盪的雷射光束，即氣體雷射器諸如Ar雷射器、Kr雷射器、受激準分子雷射器；將在單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜物而獲得的材料當成介質的雷射器；玻璃雷射器；紅寶石雷射器；變石雷射器；Ti：藍寶石雷射器；銅蒸氣雷射器；和金蒸氣雷射器。藉由照射這種雷射光束的基波以及所述基波的二次到四次諧波，可以獲得大粒徑的晶體。例如，可以採用Nd：YVO4 雷射器(基波為1064nm)的二次諧波(532nm)或者三次諧波(355nm)。該雷射光束可以以CW發射，也可以以脈衝振盪發射。當以CW發射時，需要大約0.01至100MW/cm2 (較佳的為0.1至10MW/cm2 )的雷射能量密度。而且，以大約10至2000cm/sec的掃描速度來照射雷射。
注意，將在單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜劑而獲得的材料當成介質的雷射器、Ar離子雷射器、或Ti：藍寶石雷射器可以進行連續振盪，而且，藉由Q開關動作或鎖模等可以以10MHz或更高的振盪頻率進行脈衝振盪。當以10MHz或更高的振盪頻率振盪雷射光束時，在用雷射光束熔化半導體膜之後，並在凝固半導體膜之前，向半導體膜發射下一個脈衝的雷射光束。因此，與使用振盪頻率低的脈衝雷射的情況不同，由於可以在半導體膜中連續的移動固相和液相之間的介面，而可以獲得沿掃描方向連續生長的晶粒。
藉由使用陶瓷(多晶)作為介質，可以以短時間和低成本將介質形成為任何形狀。當採用單晶時，通常使用直徑為幾mm、長度為幾十mm的圓柱形的介質，然而，當採用陶瓷時可以形成更大的介質。
在直接有助於發光的介質中的Nd、Yb等摻雜劑的濃度由於在單晶中也好在多晶中也好不能大幅度的更改，因此，藉由增加濃度而提高雷射輸出就有一定的界限。然而，在採用陶瓷的情況下，與單晶相比，可以顯著增大介質的尺寸，所以可以期待大幅度的提高輸出。
再者，在採用陶瓷的情況下，可以容易的形成平行六面體形狀或長方體形狀的介質。藉由使用這種形狀的介質使振盪光在介質內部以之字型前進，可以增加振盪光路的距離。因此，增加幅度變大，可以以大輸出進行振盪。另外，由於從這種形狀的介質發射的雷射光束在發射時的截面形狀是四角形狀，所以與圓形狀的雷射光束相比有利於將其成形為線狀。藉由利用光學系統成形這種被發射的雷射光束，可以容易的獲取短邊長度為1mm或更短、長邊長度為幾mm到幾m的線狀雷射光束。另外，藉由將雷射光均勻的照射在介質上，線狀雷射光束沿著長邊方向具有均勻的能量分佈。此外，較佳的對半導體膜具有入射角θ(0<0<90度)的照射雷射光束。這是因為可以防止雷射光束的干擾的緣故。
藉由將上述線狀雷射光束照射在半導體膜上，可以對半導體膜的整個表面更均勻的進行退火。當需要對到線狀光束的兩端均勻的進行退火時，需要採用一種方法，即在其兩端佈置狹縫以遮斷能量的衰變部分等。
藉由使用根據上述步驟而得到的具有均勻強度的線狀雷射光束對半導體膜進行退火並且使用該半導體膜製造半導體裝置，其半導體裝置的特性良好且均勻。
此外，雷射光束可以在例如稀有氣體或氮等的惰性氣體氣氛中被照射。由此，可以抑制由雷射光束的照射造成的半導體表面的不均勻性，而可以抑制由介面態密度的波動導致的臨限值的波動。
非晶半導體膜的結晶化可以藉由組合熱處理和雷射輻射來實現，或者可以單獨的多次執行熱處理或雷射輻射來實現。
在本實施例模式中，在底膜101b上形成非晶半導體膜，並且使非晶半導體膜結晶化，以形成晶體半導體膜。使用SiH4 和H2 的反應氣體形成的非晶矽可當成非晶半導體膜。在本實施例模式中，底膜101a、底膜101b、以及非晶半導體膜藉由在相同的室中，在330℃的相同溫度下改變反應氣體同時不打破真空連續的形成。
在去除形成在非晶半導體膜上的氧化膜後，在氧氣氛下，藉由UV光輻射、熱氧化法、使用含羥基根團的臭氧水或過氧化氫等的處理形成1nm至5nm厚的氧化膜。在本實施例模式中，使用Ni作為促進結晶化的元素。將含有10ppm的Ni醋酸鹽的水溶液藉由旋轉塗敷法塗敷。
在本實施例模式中，在750℃下，藉由RTA法實施熱處理3分鐘。此後，去除形成在半導體膜上的氧化膜，並且以雷射輻射半導體膜。非晶半導體膜藉由上述的結晶化處理被結晶化而被形成為晶體半導體膜。
在實施使用金屬元素的結晶化的情況下，實施吸雜處理以減少或去除金屬元素。在本實施例模式中，以非晶半導體膜作為吸雜裝置來俘獲金屬元素。首先在氧氣氛中藉由UV光輻射、熱氧化法、使用含羥基根團的臭氧水或過氧化氫等的處理在晶體半導體膜上形成氧化膜。較佳的藉由加熱處理使氧化膜厚膜化。接著，50nm厚的非晶半導體膜藉由電漿CVD法(在本實施例模式中的條件是350W、35Pa、成膜氣體SiH4 (流量5sccm)、Ar(流量1000sccm))形成。
此後，在744℃下藉由RTA法實施3分鐘的熱處理以減少或去除金屬元素。熱處理可以在氮氣氛中實施。當成吸雜裝置的非晶半導體膜和形成在非晶半導體膜上的氧化膜使用氫氟酸等去除，由此獲得了金屬元素被減少或去除了的晶體半導體膜102(參照圖5A)。在本實施例模式中，TMAH(四甲基氫氧化銨)被當成去除作為吸雜裝置的非晶半導體膜。
這樣獲得了的半導體膜中可以摻雜微量的雜質元素(硼或磷)以控制薄膜電晶體的臨限值電壓。雜質元素的這種摻雜處理可以對在結晶化之前的非晶半導體膜實施。如果雜質元素摻雜到非晶半導體膜中，使其結晶化的加熱處理則還可以被用來執行雜質元素的啟動。此外，還可以改善在摻雜時產生的缺陷等。
接下來，將晶體半導體膜102處理成所要求的形狀。在本實施例模式中，在去除形成在晶體半導體膜102上的氧化膜後形成新的氧化膜。然後，將它蝕刻成所要求的形狀，以形成半導體層103、半導體層104、半導體層105、以及半導體層106。
作為蝕刻處理都可以採用電漿蝕刻(乾蝕刻)或濕蝕刻，然而，電漿蝕刻適合於處理大尺寸的基板。使用氟化氣體比如CF4 或NF3 等或氯化氣體比如Cl2 或BCl3 等作為蝕刻氣體，還可以適當的添加惰性氣體比如He或Ar等。此外，當採用大氣壓力下的放電的蝕刻處理時，可以形成局部放電，從而不需要在基板的整個表面上形成掩模層。
在本發明中，形成佈線層或電極層的導電層、形成預定圖形的掩模層等可以藉由可選擇性的形成圖形的方法比如液滴噴射法形成。液滴噴射(噴出)法(根據它的方式也被稱作噴墨法)可以藉由有選擇性的噴射(噴出)為特定目的而改變的組合物的微滴，以形成預定的圖形(導電層、絕緣層等)。在此時，也可執行控制被形成區域的可濕性或粘性的處理。此外，轉印或繪製圖形的方法例如印刷法(形成圖形的方法，例如絲網印刷或膠印等)等都可以使用。
在本實施例模式中，樹脂材料比如環氧樹脂、丙烯酸樹脂、酚醛樹脂、酚醛清漆樹脂、三聚氯胺樹脂或聚氨酯樹脂等當成掩模。此外，還可以使用苯並環丁烯、聚對二甲苯、氟化芳基醯胺、具有透光性的聚醯亞胺等有機材料、藉由矽氧烷系聚合體等的聚合作用而得到的化合物材料、含有溶於水的均聚物和溶於水的共聚物的組成物材料等。或者，也可以使用包括感光劑的商品化抗蝕劑材料，例如，可以使當成為典型正性抗蝕劑的酚醛環氧樹脂和作為感光劑的萘酚醌亞胺二疊氮基化合物(naphthoquinonediazide)、作為負性抗蝕劑的基礎樹脂、二苯矽化物、以及酸產生劑等。在使用液滴噴射法的情況下，任一材料的表面張力和粘性都可以藉由調整溶劑的濃度以及添加介面活性劑等進行適當的調整。
去除在半導體層上的氧化膜，然後形成覆蓋半導體層103、半導體層104、半導體層105、以及半導體層106的閘極絕緣層107。藉由電漿CVD法或濺射法形成10至150nm厚的含矽的絕緣膜作為閘極絕緣層107。閘極絕緣層可以由公知的材料比如以氮化矽、氧化矽、氧氮化矽或氮氧化矽為代表的矽的氧化物材料或氮化物材料形成，並且可以具有疊層結構或單層結構。此外，絕緣層可以為層疊氮化矽膜、氧化矽膜、以及氮化矽膜三層的疊層結構、氧氮化矽膜的單層結構或雙層結構。再者，在半導體層和閘極絕緣層之間形成具有1至100nm厚、較佳的為1至10nm厚、更較佳的為2至5nm厚的膜厚度薄的氧化矽膜。作為形成薄的氧化矽膜的方法，使用GRTA法、LRTA法等藉由氧化半導體區域的表面形成熱氧化膜，可以形成具有膜厚度薄的氧化矽膜。注意，為了在低溫下形成具有更小閘極汲極漏電流的細密的絕緣膜，較佳的在要形成的絕緣膜中混合包含稀有氣體元素比如氬等的反應氣體。在本實施例模式中，作為閘極絕緣層107形成110nm厚的氧氮化矽膜。
接著，將當成閘極層的20至100nm厚的第一導電膜108和100至400nm厚的第二導電膜109層疊形成在閘極絕緣層107上(參照圖5B)。第一導電膜108和第二導電膜109可以藉由公知的方法比如濺射法、氣相沈積法或CVD法等形成。第一導電膜108和第二導電膜109可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和釹(Nd)中的元素或以上述元素為主要成分的合金材料或化合物材料形成。作為第一導電膜108和第二導電膜109，還可以使用摻雜了磷等雜質元素的以多晶矽膜為代表的半導體膜或AgPdCu合金。此外，其結構不局限於兩層結構，例如還可以為按順序層疊50nm厚的鎢膜作為第一導電膜、500nm厚的鋁與矽的合金膜(Al－Si)作為第二導電膜、30nm厚的氮化鈦膜作為第三導電膜的三層結構。當採用三層結構時，第一導電膜亦可使用氮化鎢來取代鎢，第二導電膜亦可使用鋁與鈦的合金膜(Al－Ti)來取代鋁與矽的合金膜(Al－Si)，並且第三導電膜亦可使用鈦膜來取代氮化鈦膜。在本實施例模式中，形成30nm厚的氮化鉭(TaN)作為第一導電膜108，並且形成370nm厚的鎢(W)作為第二導電膜109。
在閘極絕緣層107、第一導電膜108、以及第二導電膜109上形成由抗蝕劑構成的掩模層157a、掩模層157b、掩模層157c、掩模層157d、以及掩模層157e，該掩模層用於將閘極絕緣層107、第一導電膜108、以及第二導電膜109處理成所要求的形狀(參照圖5C)。掩模層157a、掩模層157b、掩模層157c、掩模層157d、以及掩模層157e也與實施例模式1和實施例模式4所示的掩模層306、掩模層366a、掩模層366b、掩模層366c一樣，使用設置有輔助圖形的曝光掩模來形成，所述輔助圖形由衍射光柵圖形或半透膜構成並且具有光強度降低功能。這種曝光掩模可以更正確的進行多種多樣的曝光的控制，從而可以將抗蝕劑處理成更精密的形狀。由此，藉由使用這種掩模層，可以以相同的步驟將導電膜和絕緣層處理成適合於所要求的功能的不同形狀。因此，可以製造具有不同特性的薄膜電晶體和不同尺寸和形狀的佈線等，而不增加步驟。
接下來，使用掩模層157a、掩模層157b、掩模層157c、掩模層157d、以及掩模層157e將第一導電膜108和第二導電膜109蝕刻成所要求的形狀，以形成第一閘極層121、第一閘極層122、第一閘極層124、第一閘極層125、以及第一閘極層126、並且形成第二閘極層131、第二閘極層132、第二閘極層134、第二閘極層135、以及第二閘極層136(參照圖5D)。藉由對第一導電膜108和第二導電膜109的蝕刻步驟分別蝕刻掩模層157a、掩模層157b、掩模層157c、掩模層157d、以及掩模層157e，而成為掩模層110a、掩模層110b、掩模層110c、掩模層110d、以及掩模層110e，然後被去除。
作為蝕刻法，可以使用電漿蝕刻法、反應性離子蝕刻法或ICP(電感耦合電漿)蝕刻法。在本實施例模式中，使用ICP蝕刻法。蝕刻條件(施加到線圈型電極層的電能、施加到基板一側的電極層的電能、基板一側的電極溫度等)可以適當的調節。可以進行多次蝕刻步驟，也可以如本實施例模式那樣進行一次步驟。注意，作為蝕刻用氣體可以適當的使用以Cl2 、BCl3 、SiCl4 或CCl4 等為代表的氯化氣體、以CF4 、CF5 、SF6 或NF3 等代表的氟化氣體或者O2 。在本實施例模式中以乾蝕刻形成閘極層，然而也可以以濕蝕刻形成閘極層。
在本實施例模式中，第一閘極電極層和第二閘極電極層具有錐形。然而，本發明不局限於此，也可以是閘極電極層的僅僅一個層具有錐形，而另一層具有垂直側面。像本實施例模式，錐形角度在要層疊的閘極層之間可以不同或者相同。由於具有錐形，所以提高了在其上層疊的膜的覆蓋性，並且缺陷減少，從而提高可靠性。像本實施例模式，由圖19A和19B所示的曝光處理所形成的抗蝕劑掩模控制如錐形的微細而且精密的閘極層的形狀。
藉由在形成閘極電極層時的蝕刻步驟，閘極絕緣層107在一定程度上被蝕刻，其厚度有可能變薄(所謂的膜厚度的降低)。
接下來，形成覆蓋第一閘極層121、第二閘極層131和半導體層103的掩模層153a以及覆蓋第一閘極層126、第二閘極層136和半導體層106的掩模層153b。然後將賦予一個導電類型的雜質元素引入到半導體層104和半導體層105中，以形成雜質區域。在圖6A的步驟中，將賦予n型的雜質元素當成賦予一個導電類型的雜質元素(本實施例模式中使用磷)，以便形成n通道型的薄膜電晶體。
將賦予n性的雜質元素152添加到設有第一閘極層122和第二閘極層132的半導體層104及設有第一閘極層124、第一閘極層125、第二閘極層134、以及第二閘極層135的半導體層105中，以形成第一n型雜質區域145a、第一n型雜質區域145b、第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、第一n型雜質區域148d、第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、第二n型雜質區域147b、以及第二n型雜質區域147c(參照圖6A)。此外，半導體層104和半導體層105的沒添加有雜質元素152的區域成為通道形成區域146、通道形成區域149a、以及通道形成區域149b。注意，由掩模層153a或掩模層153b覆蓋半導體層103和半導體層106，避免雜質元素152添加到半導體層103和半導體層106中。
將賦予n型的雜質元素152添加到半導體層104或半導體層105的由第一閘極層122、第一閘極層124、第一閘極層125、第二閘極層132、第二閘極層134、以及第二閘極層135沒有覆蓋的區域中而形成的第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、第二n型雜質區域147b、以及第二n型雜質區域147c成為高濃度n型雜質區域。另一方面，使賦予n型的雜質元素152藉由第一閘極層122、第一閘極層124或第一閘極層125的由第二閘極層132、第二閘極層134或第二閘極層135沒有覆蓋的區域添加到半導體層104或半導體層105中而形成的第一n型雜質區域145a、第一n型雜質區域145b、第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、以及第一n型雜質區域148d成為低濃度n型雜質區域。
在本實施例模式中，閘極層具有疊層結構，所以藉由利用不同形狀的第一閘極層122、第一閘極層124、第一閘極層125、第二閘極層132、第二閘極層134、以及第二閘極層135，將賦予n型的雜質元素152添加一次，從而以自對準的方式形成第一n型雜質區域145a、第一n型雜質區域145b、第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、第一n型雜質區域148d、第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、第二n型雜質區域147b、以及第二n型雜質區域147c。
賦予n型的雜質元素152的添加步驟，可以一次進行，也可以藉由多次添加步驟形成各個雜質區域。藉由控制當添加雜質元素時的摻雜條件，可以選擇以一次添加步驟形成所述不同濃度的雜質區域，或者以多次添加步驟形成上述雜質區域。
第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、第二n型雜質區域147b、以及第二n型雜質區域147c為高濃度n型雜質區域，並且當成源極區域或汲極區域。另一方面，第一n型雜質區域145a、第一n型雜質區域145b、第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、以及第一n型雜質區域148d為低濃度n型雜質區域，並且成為LDD區域。在本實施例模式中，由於中間夾著閘極絕緣層107被第一閘極層122覆蓋，所以第一n型雜質區域145a和第一n型雜質區域145b為Lov區域，該區域能夠緩和汲極附近的電場並且可以抑制因熱載子導致的導通電流的劣化。結果，可以形成能夠高速工作的薄膜電晶體。
在本實施例模式中，雜質區域中間夾著閘極絕緣層重疊於閘極層的區域示為Lov區域，而雜質區域中間夾著閘極絕緣層沒有重疊於閘極層的區域示為Loff區域。在圖6A和6B中，雜質區域由影線和空白表示，然而這不意味著在空白部分中沒添加有雜質元素，而是使得可以直覺瞭解該區域的雜質元素的濃度分佈反映著掩模或摻雜條件。注意，此情況在本說明書中的其他附圖上也是相同的。
在本實施例模式中，使用PH3 作為含有雜質元素的摻雜氣體(摻雜氣體為使用氫(H2 )稀釋PH3 的，並且氣體中的PH3 的比率為5%)，以氣體流量80sccm、束電流540μA/cm、加速電壓70kV、要添加的劑量5.0×101 5 離子/cm2 進行摻雜。賦予n型的雜質元素大致以1×101 7 至5×101 8 /cm3 的濃度包含在第一n型雜質區域145a、第一n型雜質區域145b、第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、以及第一n型雜質區域148d中。賦予n型的雜質元素大致以5×101 9 至5×102 0 /cm3 的濃度包含在第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、第二n型雜質區域147b、以及第二n型雜質區域147c中。
接下來，去除掩模層153a和掩模層153b，以形成覆蓋第一閘極層122、第二閘極層132和半導體層103的掩模層155a以及覆蓋第一閘極層124、第一閘極層125、第二閘極層134、第二閘極層135和半導體層105的掩模層155b。作為賦予一個導電類型的雜質元素，將賦予p型的雜質元素(本實施例模式中使用硼(B))添加到半導體層103和半導體層106中，以形成雜質區域。在本實施例模式中，將賦予p型的雜質元素154添加到設有第一閘極層121和第二閘極層131的半導體層103以及設有第一閘極層126和第二閘極層136的半導體層106中，以形成第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、第一p型雜質區域164b、第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b(參照圖6B)。此外，半導體層103或半導體層106的沒添加有雜質元素154的區域成為通道形成區域162或通道形成區域165。注意，由掩模層155a或掩模層155b覆蓋半導體層104和半導體層105，避免雜質元素154添加到半導體層104和半導體層105中。
藉由將賦予p型的雜質元素154添加到半導體層103和半導體層106的由第一閘極層121、第一閘極層126、第二閘極層131、以及第二閘極層136沒有覆蓋的區域中而形成的第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b成為高濃度p型雜質區域。另一方面，使賦予p型的雜質元素154藉由第一閘極層121和第一閘極層126的由第二閘極層131和第二閘極層136沒有覆蓋的區域並且添加到半導體層103和半導體層106中而形成的第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b成為低濃度p型雜質區域。
對半導體層103和半導體層106的賦予p型的雜質元素154的添加步驟，可以多次進行，也可以以一次添加步驟形成各個雜質區域。在本實施例模式中顯示一個情況，即第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b中的賦予p型的雜質元素的濃度比第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b中的濃度低。然而，根據雜質的添加條件也有這樣的情況，即第一閘極層121和第一閘極層126下面的雜質區域中的雜質濃度比由第一閘極層121和第一閘極層126沒有覆蓋的雜質區域的濃度高。因此，也有這樣的情況，即第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b中的賦予p型的雜質元素的濃度比第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b的濃度高，或者它們的濃度相同。
在本實施例模式中，由於將硼(B)當成雜質元素，使用乙硼烷(B2 H6 )作為含有雜質元素的摻雜氣體(摻雜氣體使用氫(H2 )稀釋B2 H6 ，氣體中的B2 H6 的比率為15%)，以氣體流量70sccm、束電流180μA/cm、加速電壓80kV、要添加的劑量2.0×101 5 離子/cm2 進行摻雜。在此，將賦予p型的雜質元素添加到第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b中，以便其濃度大致為1×102 0 至5×102 1 /cm3 。此外，將賦予p型的雜質元素添加到第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b中，以便其濃度大致為5×101 8 至5×101 9 /cm3 。在本實施例模式中，反映第一閘極層121、第一閘極層126、第二閘極層131、以及第二閘極層136的形狀以自對準的方式形成第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b，以便它們的濃度比第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、以及第二p型雜質區域163b低。
第二p型雜質區域160a、第二p型雜質區域160b、第二b型雜質區域163a、第二p型雜質區域163b為高濃度p型雜質區域，並且當成源及或汲極。另一方面，第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b為低濃度p型雜質區域，並且成為LDD區域。中間夾著閘極絕緣層107被第一閘極層121和第一閘極層126覆蓋，所以第一p型雜質區域161a、第一p型雜質區域161b、第一p型雜質區域164a、以及第一p型雜質區域164b為Lov區域，該區域可以緩和汲極附近的電場。
形成覆蓋第一閘極層121、第二閘極層131、半導體層103、第一閘極層122、第二閘極層132、以及半導體層104的掩模層156a和覆蓋第一閘極層126、第二閘極層136、以及半導體層106的掩模層156b，然後使用第二閘極層134和第二閘極層135作為掩模，蝕刻第一閘極層124和第一閘極層125，以形成第一閘極層120a和第一閘極層120b(參照圖7A)。第一閘極層120a和第一閘極層120b反映了第二閘極層134和第二閘極層135的形狀，而成為延伸於第二閘極層134和第二閘極層135外側的第一閘極層124和第一閘極層125的區域被去除了的形狀。因此，第一閘極層120a的側端部分和第二閘極層134的側端部分、第一閘極層120b的側端部分和第二閘極層135的側端部分大致一致。
由於形成第一閘極層120a和第一閘極層120b，從而第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c、以及第一n型雜質區域148d形成為中間夾著閘極絕緣層107由第一閘極層120a或第一閘極層120b沒有覆蓋的Loff區域。被形成在汲極一側的Loff區域的第一n型雜質區域148a、第一n型雜質區域148b、第一n型雜質區域148c或第一n型雜質區域148d緩和汲極附近的電場而防止因熱載子注入導致的劣化，同時具有降低截至電流的效果。結果，可以製造高可靠性而且低耗電量的半導體裝置。
使用O2 灰化或抗蝕劑剝離液體去除掩模層156a和掩模層156b。
可以實施加熱處理、強光輻射或雷射光束輻射以啟動雜質元素。在啟動的同時可以恢復電漿對閘極絕緣層或在閘極絕緣層和半導體層之間的介面的電漿損壞。
接下來，形成第一層間絕緣層以覆蓋閘極層和閘極絕緣層。在本實施例模式中，應用絕緣膜167和絕緣膜168的疊層結構(參照圖7B)。形成200nm厚的氮氧化矽膜作為絕緣膜167，形成800nm厚的氧氮化矽膜作為絕緣膜168，以成為疊層結構。此外，還可以使用三層結構，例如層疊50nm厚的氧氮化矽膜、140nm厚的氮氧化矽膜、以及800nm厚的氧氮化矽膜以覆蓋閘極層和閘極絕緣層。在本實施例模式中，絕緣膜167和絕緣膜168以與底膜相同的方式藉由電漿CVD法連續的形成。絕緣膜167和絕緣膜168可以由藉由濺射法或電漿CVD形成的氮化矽膜、氮氧化矽膜、氧氮化矽膜或氧化矽膜等形成，並且可以使用其他含矽的絕緣膜的單層或三層或更多層的疊層結構。
再者，在氮氣氛中，在300至550℃的溫度下，藉由進行1至12小時的熱處理，以執行半導體層的氫化步驟。這個步驟較佳的在400至500℃的溫度下執行。這個步驟是根據作為層間絕緣層的絕緣膜167中所包含的氫來終結半導體層的懸垂鍵的步驟。在本實施例模式中，在410℃下執行加熱處理。
絕緣膜167和絕緣膜168可以使用選自氮化鋁(AlN)、氧氮化鋁(AlON)、氮的含量比氧的含量多的氮氧化鋁(AlNO)或氧化鋁、類金剛石碳(DLC)、含氮的碳(CN)、聚矽氮烷、以及包含其他無機絕緣材料的物質中的材料形成。此外，可以使用矽氧烷樹脂。此外，還可以使用有機絕緣材料。作為有機材料可以使用聚醯亞胺、聚丙烯、聚醯胺、聚醯亞胺－醯胺、抗蝕劑或苯並環丁烯。此外，還可以使用惡唑樹脂，例如可以使用感光性聚苯並惡唑等。感光性聚苯並惡唑為低介電常數(在常溫1MHz下，介電常數為2.9)、高耐熱性(在熱重分析儀(TGA)升溫5℃/min下，熱分解溫度為550℃)、低吸水率(在常溫下24小時，為0.3%)的材料。可以使用藉由塗敷法形成的平坦性好的塗敷膜。
此後，使用由抗蝕劑構成的掩模在絕緣膜167、絕緣膜168、以及閘極絕緣層107中形成到達半導體層的接觸孔(開口)。可以根據要使用的材料的選擇比實施蝕刻一次或多次。去除絕緣膜168、絕緣膜167、以及閘極絕緣層107，以形成到達作為源極區域或汲極區域的第二p型雜質區域160a、第二p型雜質區域160b、第二p型雜質區域163a、第二p型雜質區域163b、第二n型雜質區域144a、第二n型雜質區域144b、第二n型雜質區域147a、以及第二n型雜質區域147b的開口。濕蝕刻、乾蝕刻都可以用於蝕刻，並且可以組合濕蝕刻和乾蝕刻兩個方法進行蝕刻。作為蝕刻氣體，可以適當的使用以Cl2 、BCl3 、SiCl4 或CCl4 等為代表的氯化氣體、以CF4 、SF6 或NF3 等為代表的氟化氣體或O2 。此外，惰性氣體可以添加到要使用的蝕刻氣體中。作為要添加的惰性元素，可以使用選自He、Ne、Ar、Kr和Xe中的一種或多種元素。
覆蓋開口的形成導電膜，然後蝕刻導電膜以形成分別電連接到每個源極區域或汲極區域的一部分的源極層或汲極層169a、源極層或汲極層169b，源極層或汲極層170a、源極層或汲極層170b、源極層或汲極層171a、源極層或汲極層171b、源極層或汲極層172a、以及源極層或汲極層172b。這些源極層或汲極層可以在藉由PVD法、CVD法、氣相沈積法等形成導電膜之後，蝕刻成所要求的形狀而形成。此外，可以藉由液滴噴射法、印刷法、電鍍法等在預定的位置上有選擇性的形成導電層。此外，還可以使用軟焊法或鑲嵌法。作為源極層或汲極層的材料，可以使用如下材料：金屬比如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr或Ba等；這些金屬的合金；或者這些金屬的金屬氮化物。此外，還可以採用這些材料的疊層結構。在本實施例模式中，層疊形成100nm厚的鈦(Ti)、700nm厚的鋁和矽的合金(Al－Si)、200nm厚的鈦(Ti)，並且將它處理成所要求的形狀。
藉由上述步驟，可以製造主動矩陣基板，其中在週邊驅動電路區域204中的Lov區域中形成具有p型雜質區域的p通道薄膜電晶體173和在Lov區域中形成具有n通道型雜質區域的n通道薄膜電晶體174；在像素區域206的Loff區域中形成具有n型雜質區域的多通道型n通道型薄膜電晶體175，並且在Lov區中具有p型雜質區的p通道型薄膜電晶體176(參照圖7C)。
主動矩陣基板可以用於具有自發光元件的發光裝置、具有液晶元件的液晶顯示裝置以及其他顯示裝置中。此外，主動矩陣基板也可以用於以CPU(中央處理單元)為代表的各種處理器和半導體裝置比如搭載ID晶片的卡等。
薄膜電晶體不局限於本實施例模式，可以是形成有一個通道形成區域的單閘結構，也可以是形成有兩個通道形成區域的雙閘結構，或者形成有三個通道形成區域的三閘結構。另外週邊驅動電路區域的薄膜電晶體也可以採用單閘結構、雙閘結構或三閘結構。
接下來，作為第二層間絕緣層形成絕緣膜181和絕緣膜182(參照圖8A)。圖8A和8B所示為顯示裝置的製造步驟，並且為用於由劃線分離的分離區域201、作為FPC的貼合部分的外部端連接區域202、作為週邊部分的引線區域的佈線區域203、週邊驅動電路區域204、以及像素區域206。在佈線區域203中提供有佈線179a和佈線179b，而在外部端連接區域202中提供有與外部端連接的端電極層178。
絕緣膜181和絕緣膜182可以由選自氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁(AlN)、含氮的氧化鋁(也稱作氧氮化鋁)(AlON)、含氧的氮化鋁(也稱作氮氧化鋁)(AlNO)、氧化鋁、類金剛石碳(DLC)、含氮碳膜(CN)、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)、礬土膜、以及含有其他無機絕緣材料的物質中的材料形成。還可以使用矽氧烷樹脂。此外，還可以使用有機絕緣材料。感光材料和非感光材料都可以當成有機材料，例如可以使用聚醯亞胺、丙烯、聚醯胺、聚醯亞胺－醯胺、抗蝕劑或苯並環丁烯、聚矽氮烷、低介電常數(Low－k)材料。此外，還可以使用惡唑樹脂，例如可以使用感光性聚苯並惡唑等。感光性聚苯並惡唑是低介電常數(在常溫1MHz下，介電常數為2.9)、高耐熱性(在熱重力分析儀(TGA)升溫5℃/min下，熱分解溫度為550℃)、並且低吸水率(在常溫下24個小時，為0.3%)的材料。
作為為了實現平坦性而設置的層間絕緣層被要求的是耐熱性和絕緣性高並且平坦化率高的層間絕緣層，從而較佳的將以旋轉塗敷法為代表的塗敷法當成絕緣膜181的形成方法。在本實施例模式中，形成使用矽氧烷樹脂材料的塗敷膜作為絕緣膜181，藉由CVD法形成氮氧化矽膜作為絕緣膜182。
浸塗法、噴塗、刮刀、輥塗機、幕塗機、刮刀塗機、CVD法、氣相沈積法等可用於形成絕緣膜181和絕緣膜182。絕緣摸181和絕緣膜182還可以藉由液滴噴射法形成。在採用液滴噴射法時可以節省材料溶液。此外，如液滴噴射法那樣能夠轉印或描繪圖形的方法例如印刷法(形成圖形的方法，比如絲網印刷或膠印等)等也可以使用。
接下來，如圖8B所示，在作為層間絕緣層的絕緣膜181和絕緣膜182中形成開口183。在連接區域205(參照圖10A)、週邊驅動電路區域204、佈線區域203、外部端連接區域202，分離區域201等中需要寬面積的蝕刻絕緣膜181和絕緣膜182。注意，連接區域205就是圖10A的俯視圖中所示的區域，並且是佈線層和第二電極層電連接的區域，所述佈線層以與源極層或汲極層相同的步驟製造，所述第二電極層之後成為發光元件的上部電極層。在圖8A和8B中省略連接區域205而未圖示。因此，在連接區域205中也需要在絕緣膜181和絕緣膜182中提供開口。然而，在像素區域206與週邊驅動電路區域204等相比，其開口面積極為小並且微細。由此，如果提供用於形成像素區域中的開口的光微影步驟和用於形成連接區域中的開口的光微影步驟，就可以使蝕刻條件的界限寬。結果，可以提高成品率。此外，藉由使蝕刻條件的界限寬，可以在像素區域中高精度的形成接觸孔。
具體的，在設置在連接區域205、週邊驅動電路區域204、佈線區域203、外部端連接區域202、以及分離區域201的絕緣膜181和絕緣膜182中形成大面積的開口。為了形成此開口，形成一掩模以覆蓋像素區域206、連接區域205、週邊驅動電路區域204、佈線區域203、以及外部端連接區域202中的非開口區域的絕緣膜181和絕緣膜182。平行平板RIE裝置或ICP蝕刻裝置可以用於蝕刻。注意，較佳的將蝕刻時間設定為佈線層和絕緣膜168被過蝕刻的程度。像這樣設定為被過蝕刻的程度，就可以減少基板中的膜厚度的不均勻性和蝕刻速率的不均勻性。像這樣，在連接區域205、週邊驅動電路區域204、佈線區域203、外部端連接區域202、以及分離區域201中分別形成開口。在外部端連接區域202中形成開口183，從而端電極層178曝露出。
之後，在像素區域206的絕緣膜181和絕緣膜182中形成微細的開口，即形成接觸孔。此時，形成掩模以覆蓋在像素區域206的非開口區域、連接區域205、週邊驅動電路區域204、佈線區域203、以及外部端連接區域202的絕緣膜181和絕緣膜182。掩模是用於形成像素區域206中的開口的掩模，其中在預定的的方中設有微細的開口。作為這種掩模，例如可以使用抗蝕劑掩模。
然後，使用平行平板RIE裝置蝕刻絕緣膜181和絕緣膜182。注意，蝕刻時間較佳的設定為佈線層和絕緣膜168被過蝕刻的程度。像這樣設定為被過蝕刻的程度，就可以減少基板中的膜厚度的不均勻性和蝕刻速率的不均勻性。
此外，ICP裝置可以當成蝕刻裝置。藉由上述步驟，在像素區域206中形成到達源極層或汲極層172b的開口184(參照圖8B)。
形成開口的蝕刻可以在同一的方多次進行。例如，由於連接區域205中的開口具有大面積，所以要蝕刻的數量也多。這種大面積的開口可以多次蝕刻。此外，在與其他開口相比，要形成更深的開口的情況下，也可以同樣的進行多次蝕刻。
在本實施例模式中雖然顯示分多次進行對在絕緣膜181和182中形成開口的實例，然而，可以僅僅實施一次蝕刻步驟而形成。在這種情況下，使用ICP裝置以7000W的ICP功率、1000W的偏壓功率、0.8Pa的壓力並使用240sccm的CF4 和160sccm的O2 作為蝕刻氣體進行蝕刻。偏壓功率較佳的為1000至4000W。藉由該步驟，因以一次蝕刻步驟就可以形成開口，所以有簡化步驟的優勢。
在以一次步驟形成對絕緣膜181和絕緣膜182的所有的開口的情況下，如上述實施例模式所示，較佳的使用由設置有輔助圖形的曝光掩模形成的掩模層，所述曝光掩模由衍射光柵或半透膜構成並且具有光強度降低功能。當採用這種曝光掩模，就可以形成具有不同膜厚度的區域的掩模層。因此，在像開口184那樣開口的深度小的區域中掩模層的膜厚可以設定得厚，在像開口183那樣開口的深度大的區域中掩模層的膜厚度可以設定得薄。如果使用由於這種所要求的蝕刻深度而膜厚度具有坡度的掩模層，就可以以一次蝕刻步驟進行不同深度的蝕刻。因此，在深度小的開口中對露出的佈線層等不會進行長時間的蝕刻處理，從而可以防止由多量的過蝕刻對佈線層的影響。
接下來，與源極層或汲極層172b接觸的形成第一電極層185(也稱作像素電極層)。第一電極層當成陽極或陰極，並且可以使用總膜厚度為100至800nm的範圍內以如下材料為主要成分的膜或它們的疊層膜：選自Ti、Ni、W、Cr、Pt、Zn、Sn、In或Mo中的元素；TiN、TiSiX NY 、WSiX 、WNX 、WSiX NY 、NbN等以上述元素為主要成分的合金材料或化合物材料。
在本實施例模式中，將發光元件當成顯示元件，來自發光元件的光從第一電極層185一側抽取，從而第一電極層185具有透光性。藉由形成透明導電膜作為第一電極層185，並且使它蝕刻成所要求的形狀，而獲得了第一電極層185(參照圖9A)。在本實施例模式中，藉由在絕緣膜182上將透明導電膜蝕刻成所要求的形狀，當第一電極層185被蝕刻時，絕緣膜182也當成蝕刻阻止層。
在本發明中，作為透明電極層的第一電極層185可以採用由具有透光性的導電材料構成的透明導電膜，即可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。當然，也可以使用銦錫氧化物(ITO)、銦鋅氧化物(IZO)、添加有氧化矽的銦錫氧化物(ITSO)等。
以下說明各種具有透光性的導電材料的組成比。含有氧化鎢的銦氧化物的組成比可以為1.0wt%的氧化鎢和99.0wt%的銦氧化物。含有氧化鎢的銦鋅氧化物的組成比可以為1.0wt%的氧化鎢、0.5wt%的氧化鋅和98.5wt%的銦氧化物。含有氧化鈦的銦氧化物的組成比可以為1.0至5.0wt%的氧化鈦和99.0至95.0wt%的銦氧化物。銦錫氧化物(ITO)的組成比可以為10.0wt%的氧化錫和90.0wt%的銦氧化物。銦鋅氧化物(IZO)的組成比可以為10.7wt%的氧化鋅和89.3wt%的銦氧化物。含有氧化鈦的銦錫氧化物的組成比可以為5.0wt%的氧化鈦、10.0wt%的氧化錫和85.0wt%的銦氧化物。上述組成比只是個例子，從而可以適當的設定該組成比。
此外，即使使用如金屬膜那樣的沒有透光性的材料，也藉由其膜厚度形成得薄(較佳的形成為5至30nm左右的厚度)使它成為能夠透光的狀態，而可以從第一電極層185發射光。此外，作為用於第一電極層185的金屬薄膜，可以使用由鈦、鎢、鎳、金、鉑、銀、鋁、鎂、鈣、鋰、以及它們的合金構成的導電膜等。
可以藉由氣相沈積法、濺射法、CVD法、印刷法或液滴噴射法等形成第一電極層185。在本實施例模式中，使用含有氧化鎢的銦鋅氧化物藉由濺射法製造第一電極層185。第一電極層185較佳的使用在總膜厚度為100至800nm的範圍內，在本實施例模式中其膜厚度為125nm。
第一電極層185可以藉由CMP法，用聚乙烯醇之類的多孔體洗滌而抛光，以便使其表面平坦化。此外，可以在進行使用CMP法的抛光後，對第一電極層185的表面上照射紫外線、進行氧電漿處理等。
在形成了第一電極層185之後，可以執行加熱處理。藉由這種加熱處理，包含在第一電極層185中的水分被釋放。因此，第一電極層185中不產生脫氣等，從而即使在第一電極層上形成容易被水分劣化的發光材料，也不會使發光材料劣化，因此，可以製造高可靠性的顯示裝置。
接著，形成覆蓋第一電極層185的端部和源極層或汲極層的絕緣層186(也稱作分隔壁、屏障)(參照圖9B)。而且，以相同的步驟在外部端連接區域202形成絕緣層187a和絕緣層187b。
如果第一電極層185的材料與絕緣層186的材料的選擇比率高，當為了形成當成覆蓋第一電極層185的一部分的分隔壁的絕緣層186對它進行蝕刻並且獲得所要求的形狀時，第一電極層185當成蝕刻阻止層。
絕緣層186可以使用如下材料形成：氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、以及其他無機絕緣材料；丙烯酸、甲基丙烯酸、以及它們的衍生物；聚醯亞胺、芳香族聚醯胺、聚苯並咪唑(polybenzimidazole)等耐熱性高分子；或矽氧烷樹脂。還可以使用丙烯酸、聚醯亞胺等感光性或非感光性材料來形成。此外，還可以使用惡唑樹脂，例如可以使用感光性聚苯並惡唑等。感光性聚苯並惡唑是低介電常數(在常溫1MHz下，介電常數為2.9)、高耐熱性(在熱重力分析儀(TGA)升溫5(℃/min下，熱分解溫度為550℃)、並且低吸水率(在常溫下24個小時，為0.3%)的材料。絕緣層186較佳的具有曲率半徑連續變化的形狀。因而，其上形成的電致發光層188和第二電極層189的覆蓋性可以提高。
在圖10A所示的連接區域205中，以與第二電極層相同的步驟而且相同的材料形成的佈線層電連接到以與閘極層相同的步驟而且相同的材料形成的佈線層。由於所述連接，雖然形成了使以與閘極層相同的步驟而且相同的材料形成的佈線層露出的開口，然而，藉由絕緣層186覆蓋該開口周圍的斷坡並使其斷坡緩和，從而可以提高要層疊的第二電極層189的覆蓋性。
而且，為了進一步提高可靠性，較佳的在形成電致發光層188之前，藉由真空加熱進行脫氣。例如，在進行氣相沈積了有機化合物材料之前，較佳的在減壓氣氛或惰性氣氛中，以200至400℃，較佳的以250至350℃進行加熱處理，去除包含在基板內的氣體。而且，較佳的藉由真空氣相沈積法或在減壓下的液滴噴射法形成電致發光層188，而不使基板暴露於空氣中。藉由上述熱處理，可以釋放出包含於或附著於將成為第一電極層的導電膜或絕緣層(分隔壁)的水分。只要在不中斷真空的條件下，基板可以在真空室中遷移，所述加熱處理就可以與在前的加熱步驟結合使用，並且在形成絕緣層(分隔壁)以後，在前的加熱處理僅僅進行一次即可。在此，藉由使用高耐熱性物質形成層間絕緣膜和絕緣層(分隔壁)，可以充分進行為了提高可靠性的加熱處理步驟。
電致發光層188形成在第一電極層185上。注意，儘管圖10B中僅僅顯示了一個像素，但是在本實施例模式中，分別形成對應於R(紅)、G(綠)和B(藍)的每種顏色的電致電極層。
所述的顯示紅(R)、綠(G)和藍(B)每種顏色發光的材料(低分子量或高分子量材料等)，也可以藉由液滴噴射法形成。
接著，由導電膜形成的第二電極層189設置在電致發光層188上。作為第二電極層189，可以使用具有低功函數的材料(Al、Ag、Li、Ca、Mg、In或它們的合金和化合物，如MgAg、MgIn、AlLi、CaF2 ，或者氮化鈣)。像這樣，形成了由第一電極層185、電致發光層188、以及第二電極層189形成的發光元件190(參照圖10B)。
如圖10A和10B所示的本實施例模式的顯示裝置中，從發光元件190發出的光從第一電極層185一側沿圖10B所示的箭頭方向透過而發出。
在本實施例模式中，可以在第二電極層189上設置絕緣層作為鈍化膜(保護膜)。像這樣，覆蓋第二電極層189的設置鈍化膜是有用的。所述的鈍化膜由含有氮化矽、氧化矽、氧氮化矽(SiON)、氮氧化矽(SiNO)、氮化鋁(AlN)、氧氮化鋁(AlON)、氮的含有量比氧的含有量多的氮氧化鋁(AlNO)或氧化鋁、類金剛石碳(DLC)或含氮碳膜(CN)的絕緣膜構成，並且可以使用上述絕緣膜的單層或疊層。或者，也可以使用矽氧烷樹脂。
這時，較佳的使用覆蓋度好的膜作為鈍化膜，從而使用碳膜、特別是DLC膜是有效的。由於在室溫至100℃或更低的溫度範圍內可以形成DLC膜，所以在低耐熱性的電致發光層188上也可以容易形成。DLC膜可以藉由電漿CVD法(典型為RF電漿CVD法、微波CVD法、電子迴旋共振(ECR)CVD法、熱絲CVD法等)、燃燒火焰法、濺射法、離子束氣相沈積法、雷射氣相沈積法等形成。作為用於形成膜的反應氣體，使用氫氣和基於氫化碳的氣體(例如，CH4 、C2 H2 、C6 H6 等)，藉由輝光放電使它離子化，並且離子加速碰撞施加了負自偏電壓的陰極而形成膜。此外，CN膜可以藉由使用C2 H4 和N2 作為反應氣體來形成。DLC膜對氧氣具有高阻擋效果，因而可以抑制電致發光層188的氧化。因而，可以防止一個問題，即在進行後續的密封步驟之間電致發光層188被氧化。
像這樣，藉由使用密封材料192，牢固的固定其上形成有發光元件190的基板100和密封基板195，以密封發光元件(參照圖10A和10B)。在本發明的顯示裝置中，密封材料192和絕緣層186不接觸的分開形成。像這樣，藉由彼此分開形成密封材料和絕緣層186，即使當使用具有高吸水性能的有機材料作為絕緣材料用於絕緣層186時，水分也不容易進入，從而可以防止發光元件的劣化，並且提高顯示裝置的可靠性。作為密封材料192，典型較佳的使用可見光固化樹脂、紫外線固化樹脂或熱固化樹脂。例如，可以使用雙酚A液體樹脂、雙酚A固體樹脂、含混環氧樹脂、雙酚F樹脂、雙酚AD樹脂、酚樹脂、甲酚樹脂、酚醛清漆樹脂、環脂族環氧樹脂、表－雙(epi－bis)型環氧樹脂、縮水甘油酯樹脂、縮水甘油胺樹脂、雜環環氧樹脂、以及改性環氧樹脂等環氧樹脂。注意，密封材料所包圍的區域可以填充有填充材料193，藉由在氮氣氣氛中密封，可以封入氮氣等。由於本實施例模式利用了底部發射型，填充材料193不需要透光性。但是，當光穿過填充材料193透出時，則填充材料需要透光性。典型的，使用可見光固化、紫外線固化或熱固化環氧樹脂即可。藉由上述步驟，完成了本實施例模式中所示的具有實用發光元件的顯示功能的顯示裝置。而且，還可以以液態滴落填充材料，將它填充在顯示裝置中。
將參照圖24說明使用分配器方式的滴注法。圖24所示的滴注法包括控制裝置40、影像拾取單元42、頂蓋43、填充材料33、標記35、標記45、阻擋層34、密封材料32、TFT基板30、以及相對基板20。由密封材料32形成閉環，在其中從頂蓋43一次或多次滴落填充材料33。當填充材料具有高粘度時，所述填充材料被連續釋放並且沒有中斷的附著到被形成區域。另一方面，當填充材料具有低粘度時，所述填充材料被間斷的釋放出並滴落，如圖24所示。此時，可以提供阻擋層34，以便防止密封材料32與填充材料33反應。接著，在真空中基板相互粘合，然後藉由紫外線固化來用所述填充材料填充。作為該填充材料，如果使用乾燥劑等具有吸水性能的物質，就可以得到進一步高的吸水效果，從而可以防止元件的劣化。
在EL顯示面板中提供乾燥劑來防止水分帶來的元件的劣化。在本實施例模式中，乾燥劑設置在圍繞像素區域的形成在密封基板上的凹陷部分，而具有不妨礙薄型化的結構。此外，乾燥劑也形成在對應於閘極佈線層的區域內，使得吸水面積變大，所以吸水效果高。此外，如果乾燥劑形成在直接不發光的閘極佈線層上，就可以防止光透出效率的降低。
注意，在本實施例模式中，顯示使用玻璃基板密封發光元件的情況，但是，密封處理就是保護發光元件免受水分的影響的處理，所以下述方法中的任一種均可以使用：使用覆蓋材料來機械密封發光元件的方法，使用熱固化樹脂或紫外線固化樹脂來密封發光元件的方法，或者使用具有高阻擋性能的諸如金屬氧化物、金屬氮化物等的薄膜來密封發光元件的方法等。作為覆蓋材料，可以使用玻璃、陶瓷、塑膠或金屬，但是當光發射至覆蓋材料一側時，需要使用能透光的材料。此外，藉由使用諸如熱固化樹脂或紫外線固化樹脂等的密封材料，粘合覆蓋材料和形成有上述發光元件的基板，並且藉由熱處理或紫外線輻照處理來固化樹脂，形成密封空間。在該密封空間內設置以氧化鋇為典型的吸濕材料也是有效的。可以與密封材料接觸的設置所述吸濕材料，還可以分隔壁上或在其週邊，這樣不會阻擋從發光元件發出的光。而且，在覆蓋材料和其上形成有發光元件的基板之間的空間可以用熱固化樹脂或紫外線固化樹脂填充。在此情況下，在熱固化樹脂或紫外線固化樹脂中添加以氧化鋇為典型的吸濕材料也是有效的。
圖14顯示了根據本實施例模式製造的圖10A和10B的顯示裝置的一個實例，其中源極層或汲極層172b與第一電極層不是相互直接接觸而電連接，而是中間夾著佈線層來連接。在圖14的顯示裝置中，驅動發光元件的薄膜電晶體的源極層或汲極層與第一電極層790中間夾著佈線層199電連接。而且，在圖14中，第一電極層790的一部分層疊在佈線層199上的連接，然而，也可以為這樣的結構，即首先形成第一電極層790，然後接觸於該第一電極層790上的形成佈線層199。
在本實施例模式中，在外部端連接區域202中FPC 194藉由各向異性導電層196連接到端電極層178，以使與外部電連接的結構。如作為顯示裝置的俯視圖的圖10A所示，根據本實施例模式製造的顯示裝置除了包括訊號線驅動電路的週邊驅動電路區域204和週邊驅動電路區域209以外，還設置有包括掃描線驅動電路的週邊驅動電路區域207和週邊驅動電路區域208。
在本實施例模式中，由上述那樣的電路形成，但是，本發明不局限於此，也可以藉由上述的COG方式或TAB方式安裝IC晶片作為週邊驅動電路。而且，閘極線驅動電路和源極線驅動電路可以為單數或複數。
此外，在本發明的顯示裝置中，對影像顯示的驅動方法沒有特別的限定，例如可以使用點順序驅動法、線順序驅動法、面順序驅動法等。典型的使用線順序驅動法，並且適當的使用分時灰度驅動法和區域灰度驅動法即可。而且，輸入到顯示裝置的源極線的視頻訊號可以為類比訊號也可以為數位訊號。按照視頻訊號適當設計驅動電路等即可。
再者，視頻訊號為數位訊號的顯示裝置有兩種，即輸入到像素的視頻訊號為恒定電壓(CV)的一種和恒定電流(CC)的一種。視頻訊號為恒電壓的顯示裝置(CV)有施加到發光元件的電壓為恒定的顯示裝置(CVCV)和施加到發光元件的電流為恒定的顯示裝置(CVCC)。此外，視頻訊號為恒定電流的顯示裝置(CC)有施加到發光元件的電壓為恒定的顯示裝置(CCCV)和施加到發光元件的電流為恒定的顯示裝置(CCCC)。
本實施例模式可以分別與實施例模式1至4任意組合。
使用本發明，可以以簡化了的步驟製造高可靠性的半導體裝置。因此，以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式6
以下使用圖11A至13說明本發明的實施例模式。本實施例模式顯示在根據實施例模式5製造的顯示裝置中沒有形成第二層間絕緣層(絕緣膜181和絕緣膜182)的實例。因此，對相同的部分或具有同樣的功能的部分省略其重復說明。
如實施例模式5所示，在基板100上形成薄膜電晶體173、薄膜電晶體174、薄膜電晶體175、以及薄膜電晶體176，然後形成絕緣膜167和絕緣膜168。在各個薄膜電晶體中形成有連接到半導體層的源極區域或汲極區域的源極層或汲極層。以與設置在像素區域206中的薄膜電晶體176的源極層或汲極層172b接觸的形成第一電極層770(參照圖11A)。
第一電極層770當成像素電極，並且以實施例模式5中所示的第一電極層185相同的材料和步驟形成即可。與實施例模式1相同，本實施例模式中也使用具有透光性的材料作為第一電極層770，以便使光藉由第一電極層770而取出。在本實施例模式中，使用透明導電膜的ITSO並且將它蝕刻成所要求的形狀形成第一電極層770。
覆蓋第一電極層770的端部和薄膜電晶體的形成絕緣層186。在本實施例模式中，將使用矽氧烷材料(無機矽氧烷或有機矽氧烷)的塗敷膜當成絕緣層186的材料。
在第一電極層上形成電致發光層188並且在其上層疊第二電極層189，以形成發光元件190。在外部端連接區域202中，FPC194經由各向異性導電層196而連接至端電極層178。由密封材料192貼合基板100和密封基板195，並且在顯示裝置中充滿了填充材料193(參照圖12)。在本實施例模式的顯示裝置中不接觸的分開形成密封材料192和絕緣層186。像這樣，如果將密封材料192和絕緣層186分開形成，即使使用將吸水性高的有機材料用於絕緣層186，水分也不容易侵入，可以防止發光元件的劣化，從而提高顯示裝置的可靠性。
此外，圖13所示為顯示裝置的一個實例，即在形成源極層或汲極層781之前，將第一電極層780選擇性的形成在絕緣膜168上，所述源極層或汲極層781相當於連接到薄膜電晶體176的源極層或汲極層172b，並且所述第一電極層780相當於第一電極層770。在此情況下，本實施例模式中的源極層或汲極層781與第一電極層780的疊層結構為源極層或汲極層781層疊在第一電極層780上的結構。如果在形成源極層或汲極層781之前形成第一電極層780，就可以形成平坦的形成區域，所以其覆蓋性良好，並且CMP等抛光處理也可以充分進行。因而具有可以平坦性好的形成第一電極層780的優點。
此外，圖33所示為顯示裝置的一個實例，其中在形成源極層或汲極層172b之後形成覆蓋源極層或汲極層172b和絕緣膜168上面的絕緣膜771。絕緣膜771除了當成鈍化膜之外，也當成平坦化膜。可以以與絕緣膜168相同的材料和方法來形成絕緣膜771。在圖33中，藉由電漿CVD法以50至500nm、較佳的以100至300nm(在本實施例模式中以100nm)的膜厚度形成氧氮化矽膜。在絕緣膜771中形成到達源極層或汲極層172b的開口，而在外部端連接區域202中形成到達端電極層178的開口。覆蓋該開口的形成第一電極層772，以使源極層或汲極層172b和第一電極層772電連接。
藉由使用本發明，就可以以簡化了的步驟製造高可靠性的半導體裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的半導體裝置和顯示裝置。
實施例模式7
藉由應用本發明形成具有發光元件的顯示裝置，由該發光元件發射的光執行底面發射、頂面發射、雙面發射中的任何一種。在本實施例模式中將使用圖15和16說明雙面發射型和頂面發射型的實例。
圖16的顯示裝置由元件基板1300、薄膜電晶體1355、薄膜電晶體1365、薄膜電晶體1375、薄膜電晶體1385、佈線層1324a、佈線層1324b、第一電極層1317、電致發光層1319、第二電極層1320、填充材料1322、密封材料1325、絕緣膜1301a、絕緣膜1301b、閘極絕緣層1310、絕緣膜1311、絕緣膜1312、絕緣層1314、密封基板1323、佈線層1345a、佈線層1345b、端電極層1381a、端電極層1381b、各向異性導電層1382、以及FPC 1383構成。顯示裝置具有外部端連接區域222、佈線區域223、週邊驅動電路區域224、以及像素區域226。填充材料1322可以如在圖24中的滴落法那樣將組合物以液體藉由滴落法形成。將元件基板1300和密封基板1323貼合在一起而密封發光顯示裝置，該元件基板1300上藉由滴落法形成填充材料。
連接到薄膜電晶體1355、薄膜電晶體1365、薄膜電晶體1375、以及薄膜電晶體1385的佈線層(當成源極層或汲極層)具有雙層結構。佈線層1324a和佈線層1324b也層疊，然而佈線層1324b從佈線層1324a的端部延伸，並且佈線層1324b和第一電極層1317彼此接觸的形成。此外，在佈線區域223中，閘極絕緣層1310、絕緣膜1311、以及絕緣膜1312的端部蝕刻成錐形，並且覆蓋其端部的形成佈線層1345a和佈線層1345b。如此，使用由能夠將抗蝕劑掩模層形成為微細的形狀的曝光掩模形成的掩模層，即使在以相同的步驟進行蝕刻也可以任意蝕刻處理成各個不同的形狀，所述曝光掩模設置有由衍射光柵或半透膜構成並且具有光強度降低功能的輔助圖形。
圖16所示的顯示裝置為雙面發射型，其中，從元件基板1300一側也好從密封基板1323一側也好向箭頭方向發射光。因此，使用透光性電極層作為第一電極層1317和第二電極層1320。
在本實施例模式中，作為透光性電極層的第一電極層1317和第二電極層1320，可以使用由具有透光性的導電材料構成的透明導電膜，具體的，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。當然，還可以使用銦錫氧化物(ITO)、銦鋅氧化物(IZO)、添加了氧化矽的銦錫氧化物(ITSO)等。
下面說明具有透光性的各個導電材料的組成比的實例。含有氧化鎢的銦氧化物的組成比設定為氧化鎢1.0wt%、銦氧化物99.0wt%即可。含有氧化鎢的銦鋅氧化物的組成比設定為氧化鎢1.0wt%、氧化鋅0.5wt%、銦氧化物98.5wt%即可。含有氧化鈦的銦氧化物的組成比設定為氧化鈦1.0至5.0wt%、銦氧化物99.0至95.0wt%即可。銦錫氧化物(ITO)的組成比設定為氧化錫10.0wt%、銦氧化物90.0wt%即可。銦鋅氧化物(IZO)的組成比設定為氧化鋅10.7wt%、銦氧化物89.3wt%即可。含有氧化鈦的銦錫氧化物的組成比設定為氧化鈦5.0wt%、氧化錫10.0wt%、銦氧化物85.0wt%即可。上述組成比為一個實例，其組成比可以適當的設定。
此外，即使使用如沒有透光性的金屬膜那樣的材料，也藉由將膜厚度形成得薄(較佳的大致為5至30nm的厚度)並使它成為能夠透光的狀態，而可以從第一電極層1317和第二電極層1320發射光。此外，作為可以用於第一電極層1317和第二電極層1320的金屬薄膜，可以使用由鈦、鎢、鎳、金、鉑、銀、鋁、鎂、鈣、鋰、以及它們的合金構成的導電膜等。
如上所述，圖16所示的顯示裝置具有從發光元件1305發射的光經由第一電極層1317和第二電極層1320的雙方而從雙面發射光的結構。
在圖16所示的顯示裝置中，薄膜電晶體1355的作為源極層或汲極層的佈線層1324a和作為像素電極層的發光元件的第一電極層1317不是直接層疊而電連接的，佈線層1324a和第一電極層1317而是藉由形成在佈線層1324a下面的佈線層1324b電連接的。藉由具有這種結構，即使使用當佈線層1324a和第一電極層1317直接接觸時不容易電連接的材料或如果接觸就發生電蝕等劣化的材料，也因為其中間夾有佈線層1324a所以可以使用。因此，可以用於佈線層1324a和第一電極層1317的材料的選擇性大。由於無須考慮到層疊佈線層1324a和第一電極層1317而發生的問題，所以可以自由的選擇具有佈線層1324a或汲極層、第一電極層1317各個所要求的特性的材料。因此，可以以高成品率製造進一步實現高功能和高可靠性的顯示裝置。此外，上述源極層或汲極層與第一電極層的連接結構與圖15所示的顯示裝置相同。
圖15所示的顯示裝置具有向箭頭方向進行頂面發射的結構。圖15中的顯示裝置由元件基板1600、薄膜電晶體1655、薄膜電晶體1665、薄膜電晶體1675、薄膜電晶體1685、佈線層1624a、佈線層1624b、第一電極層1617、電致發光層1619、第二電極層1620、保護膜1621、填充材料1622、密封材料1625、絕緣膜1601a、絕緣膜1601b、閘極絕緣層1610、絕緣膜1611、絕緣膜1612、絕緣層1614、密封基板1623、佈線層1633a、佈線層1633b、端電極層1681a、端電極層1681b、各向異性導電層1682、以及FPC1683構成。
在圖15所示的顯示裝置中，層疊在端電極層1681上的絕緣層藉由蝕刻而被去除。如圖15和圖16那樣具有在端電極層的周圍沒設置具有透濕性的絕緣層的結構，可靠性則進一步提高。此外，顯示裝置具有外部端連接區域232、佈線區域233、週邊驅動電路區域234、以及像素區域236。此外，在佈線區域233中，閘極絕緣層1610、絕緣膜1611、以及絕緣膜1612的端部被蝕刻成錐形，並且覆蓋其端部的形成佈線層1633a和佈線層1633b。如此，使用由能夠將抗蝕劑掩模形成為微細的形狀的曝光掩模形成的掩模層，即使在以相同的步驟進行蝕刻也可以任意蝕刻處理成各個不同的形狀，所述曝光掩模設置有由衍射光柵或半透膜構成並且具有光強度降低功能的輔助圖形。
圖15所示的顯示裝置，在所述圖16所示的雙面發射型的顯示裝置中，作為具有反射性的金屬層的佈線層1624b形成在第一電極層1317的下面。在佈線層1624b上形成作為透明導電膜的第一電極層1617。作為佈線層1624b的材料具有反射性即可，從而可以使用由鈦、鎢、鎳、金、鉑、銀、銅、鉭、鉬、鋁、鎂、鈣、鋰、以及它們的合金構成的導電膜等。較佳的使用在可見光的區域具有高反射性的物質，在本實施例模式中使用TiN膜。
將由具有透光性的導電材料構成的透明導電膜用於第一電極層1617和第二電極層1620即可，具體的，可以使用含有氧化鎢的銦氧化物含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。當然，也可以使用銦錫氧化物(ITO)、銦鋅氧化物(IZO)、添加了氧化矽的銦錫氧化物(ITSO)等。
此外，即使使用沒有透光性的金屬膜等材料，也藉由將膜厚度形成得薄(較佳的大致為5至30nm的厚度)並使它成為能夠透光的狀態，可以從第二電極層1620發射光。此外，作為可以用於第二電極層1620的金屬薄膜，可以使用由鈦、鎢、鎳、金、鉑、銀、鋁、鎂、鈣、鋰、以及它們的合金構成的導電膜等。
將使用圖18A至18D詳細的說明可以適用於本實施例模式的發光元件190的結構。
圖18A至18D顯示了發光元件的元件結構，其中混合有機化合物和無機化合物而形成的電致發光層860夾在第一電極層870和第二電極層850之間。如圖所示，電致發光層860由第一層804、第二層803、以及第三層802構成。尤其是，第一層804和第三層802具有特殊的特徵。
首先，第一層804為具有向第二層803傳輸電洞的功能的層，並且至少包括第一有機化合物和對第一有機化合物能夠呈現出電子接收性能的第一無機化合物。重要的是第一無機化合物不僅與第一有機化合物混合，而且第一無機化合物對第一有機化合物呈現出電子接收性能。藉由具有這種結構，在本來幾乎沒有固有的載子的第一有機化合物中產生大量的電洞載子，從而呈現出優異的電洞注入性能及電洞傳輸性能。
因而，第一層804不僅獲得據認為是藉由混合無機化合物而獲得的效果(耐熱性的提高等)，而且能夠獲得優異的導電性(在第一層804中，尤其是電洞注入性能和傳輸性能)。該優異的導電性是不能從習知的電洞傳輸層得到的效果，習知的電洞傳輸層中只混合了互相沒有電子相互作用的有機化合物和無機化合物。所述的效果可以使得驅動電壓比以前降低。另外，由於可以在不導致驅動電壓的上升的情況下將第一層804形成得厚，從而也可以抑制由灰塵等造成的元件的短路。
如上所述，由於在第一有機化合物中產生電洞載子，所以較佳的使用具有電洞傳輸性能的有機化合物作為第一有機化合物。作為具有電洞傳輸性能的有機化合物，例如可以舉出酞菁染料(縮寫：H2 Pc)、酞菁銅(縮寫：CuPc)、酞菁氧釩(縮寫：VOPc)、4,4,’4”－三(N,N－二苯氨)三苯胺(縮寫：TDATA)、4,4’,4”－三[N－(3－甲基苯基)－N－苯氨]－三苯胺(縮寫：MTDATA)、1,3,5－三[N,N－二(m－甲苯基)氨基]苯(縮寫：m－MTDAB)、N,N’－二苯基－N,N’－雙(3－甲基苯基)－1,1’－聯苯－4,4’－二胺(縮寫：TPD)、4,4’－雙[N－(1－萘基)－N－苯氨]聯苯(縮寫：NPB)、4,4’－雙{N－[4－二(m－甲苯基)氨基]苯基－N－苯氨}聯苯(縮寫：DNTPD)、以及4,4’,4”－三(N－哢唑基)三苯胺(縮寫：TCTA)等，然而不局限於此。另外，在上述化合物中，以TDATA、MTDATA、m－MTDAB、TPD、NPB、DNTPD和TCATA等為代表的芳香族胺化合物容易產生電洞載子，所以為適宜當成第一有機化合物的化合物。
另一方面，第一無機化合物可以為任何材料，只要該材料容易從第一有機化合物接收電子，從而可以使用各種金屬氧化物或金屬氮化物。但是，由於容易呈現出電子接收性能，從而較佳的使用周期表中第4族至第12族中任一種的過渡金屬氧化物。具體的，所述過渡金屬氧化物包括氧化鈦、氧化鋯、氧化釩、氧化鉬、氧化鎢、氧化錸、氧化釕、以及氧化鋅等。此外，在上述金屬氧化物中，周期表中第4族至第8族中任一種的許多過渡金屬氧化物具有更高電子接收性能，它們為較佳的化合物。特別的，氧化釩、氧化鉬、氧化鎢和氧化錸為較佳的，這是因為上述氧化物可以用於真空沈積並且容易使用的緣故。
注意，所述第一層804可以藉由層疊多個層來形成，每層包括上述有機化合物和無機化合物的組合。或者也可以還包括其他有機化合物或其他無機化合物。
接著，將說明第三層802。第三層802為具有向第二層803傳輸電子的功能的層，並且至少包括第三有機化合物和對第三有機化合物呈現出電子給予性能的第三無機化合物。重要的是第三無機化合物不僅與第三有機化合物混合，而且對第三有機化合物呈現出電子給予性能。藉由具有這種結構，在本來幾乎沒有固有載子的第三有機化合物中產生大量的電子載子，從而呈現出優異的電子注入性能及電子傳輸性能。
因而，第三層802不僅獲得據認為是藉由混合無機化合物而獲得的效果(耐熱性的提高等)，而且能夠獲得優異的導電性(在第三層802中，尤其是電子注入性能和傳輸性能)。該優異的導電性是不能從習知的電子傳輸層得到的效果，習知的電子傳輸層中只混合了互相沒有電子相互作用的有機化合物和無機化合物。所述的效果可以使得驅動電壓比以前降低。另外，由於可以在不導致驅動電壓的上升的情況下將第三層802形成得厚，從而也可以抑制由灰塵等造成的元件的短路。
如上所述，由於在第三有機化合物中產生電子載子，所以較佳的使用具有電子傳輸性能的有機化合物作為第三有機化合物。作為具有電子傳輸性能的有機化合物，例如可以舉出三(8－喹啉醇合)鋁(縮寫：Alq3 )、三(4－甲基－8－喹啉醇合)鋁(縮寫：Almq3 )、雙(10－羥基苯並[h]喹啉)鈹(縮寫：BeBq2 )、雙(2－甲基－8－喹啉醇合)(4－苯基苯酚)鋁(縮寫：BAlq)、雙[2－(2’－羥基苯基)－苯並惡唑]鋅(縮寫：Zn(BOX)2 )、雙[2－(2’－羥基苯基)－苯並噻唑]鋅(縮寫：Zn(BTZ)2 )、紅菲咯啉(縮寫：BPhen)、浴銅靈(縮寫：BCP)、2－(4－聯苯基)－5－(4－特－丁基苯基)－1,3,4－惡二唑(縮寫：PBD)、1,3－雙[5－(4－特－丁基苯基)－1,3,4－惡二唑－2－基]苯(縮寫：OXD－7)、2,2’,2”－(1,3,5－苯三基(benzenetriyl))三(1－苯基－1H－苯並咪唑)(縮寫：TPBI)、3－(4－聯苯基)－4－苯基－5－(4－特－丁基苯基)－1,2,4－三唑(縮寫：TAZ)、以及3－(4－聯苯基)－4－(4－乙基苯基)－5－(4－特－丁基苯基)－1,2,4－三唑(縮寫：p－EtTAZ)等，然而不局限於此。另外，在上述化合物中，容易產生電子載子的有：具有包括芳環的螯合配體的螯合金屬配合物，典型為Alq3 、Almq3 、BeBq2 、BAlq、Zn(BOX)2 以及Zn(BTZ)2 等；具有菲咯啉骨架的有機化合物，典型為BPhen和BCP等；以及具有惡二唑骨架的有機化合物，典型為PBD和OXD－7等，它們適宜當成第三有機化合物的化合物。
另一方面，第三無機化合物可以為任何材料，只要該材料容易對第三有機化合物給予電子即可，從而可以使用各種金屬氧化物和金屬氮化物。但是，由於容易呈現出電子給與性能，從而鹼金屬氧化物、鹼土金屬氧化物、稀土金屬氧化物、鹼金屬氮化物、鹼土金屬氮化物、以及稀土金屬氮化物是較佳的。具體的，所述金屬氧化物和金屬氮化物包括氧化鋰、氧化鍶、氧化鋇、氧化鉺、氮化鋰、氮化鎂、氮化鈣、氮化釔和氮化鑭等。特別的，氧化鋰、氧化鋇、氮化鋰、氮化鎂和氮化鈣為較佳的，這是因為這些氧化物和氮化物可以用於真空沈積並且容易使用的緣故。
注意，所述第三層802可以藉由層疊多個層來形成，每層包括上述有機化合物和無機化合物的組合。或者也可以還包括其他有機化合物或其他無機化合物。
接著，將說明第二層803。所述第二層803為具有發光功能的層，並且包括具有發光性的第二有機化合物。此外，還可以為包括第二無機化合物的結構。第二層803可以使用各種具有發光性的有機化合物和無機化合物來形成。但是，由於與第一層804或第三層802相比，據認為是在第二層803中難以流過電流，因此其厚度較佳的大致為10至100nm。
對於第二有機化合物沒有特別的限定，只要是具有發光性的有機化合物即可，例如可以舉出9,10－二(2－萘基)蒽(縮寫：DNA)、9,10－二(2－萘基)－2－特－丁基蒽(縮寫：t－BuDNA)、4,4’－雙(2,2－二苯基乙烯基)聯苯(縮寫：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、二萘嵌苯、紅熒烯、吡啶醇、2,5,8,11－四(特－丁基)二萘嵌苯(縮寫：TBP)、9,10－二苯基蒽(縮寫：DPA)、5,12－二苯基蒽、4－(二氰基亞甲基)－2－甲基－[p－(二甲基氨)苯乙烯基]－4H－吡喃(縮寫：DCM1)、4－(二氰基亞甲基)－2－甲基－6－[2－(久洛尼定－9－基)乙烯基]－4H－吡喃(縮寫：DCM2)、以及4－(二氰基亞甲基)－2,6－雙[p－(二甲基氨)苯乙烯基]－4H－吡喃(縮寫：BisDCM)等。另外，也可以使用能發射磷光的化合物，例如雙[2－(4’,6’－二氟苯基)吡啶－N,C2 ’ ]銥(吡啶甲酸鹽)(縮寫：FIrpic)、雙{2－[3’,5’－雙(三氟甲基)苯基]吡啶－N,C2 ’ }銥(吡啶甲酸鹽)(縮寫：Ir(CF3 ppy)2 (pic))、三(2－苯基吡啶－N,C2 ’ )銥(縮寫：Ir(ppy)3 )、雙(2－苯基吡啶－N,C2 ’ )銥(乙醯基丙酮鹽)(縮寫：Ir(ppy)2 (acac))、雙[2－(2’－噻吩基)吡啶－N,C3 ’ ]銥(乙醯基丙酮鹽)(縮寫：Ir(thp)2 (acac))、雙(2－苯基喹啉－N,C2 ’ )銥(乙醯基丙酮鹽)(縮寫：Ir(pq)2 (acac))、以及雙[2－(2’－苯基噻吩基)吡啶－N,C3 ’ ]銥(乙醯基丙酮鹽)(縮寫：Ir(btp)2 (acac))等。
除了單重態激發發光材料之外，還可以將含有金屬配合物等的三重態激發發光材料用於第二層803。例如，在發出紅、綠和藍光的像素中，亮度半衰時間相當短的發出紅光的像素由三重態發光材料形成，並且餘下的由單重態激發發光材料形成。三重態激發發光材料具有良好的發光效率，從而得到相同的亮度時具有更低的能耗。亦即，當三重態激發發光材料當成紅色像素時，僅需要給發光元件提供小量的電流。因而，可以提高可靠性。為了得到低能耗，還可以發出紅光的像素和發出綠光的像素可以由三重態激發發光材料形成，而發出藍光的像素可以由單重態激發發光材料形成。藉由由三重態激發發光材料形成發出高可見度的綠光的發光元件，而可以進一步實現低能耗化。
此外，第二層803不僅包括呈現上述發光的第二有機化合物，還可以添加有其他有機化合物。作為可以添加的有機化合物，可以使用上述的TDATA、MTDATA、m－MTDAB、TPD、NPB、DNTPD、TCTA、Alq3 、Almq3 、BeBq2 、BAlq、Zn(BOX)2 、Zn(BTZ)2 、BPhen、BCP、PBD、OXD－7、TPBI、TAZ、p－EtTAZ、DNA、t－BuDNA以及DPVBi等，還有4,4’－雙(N－哢唑基)－聯苯(縮寫：CBP)和1,3,5－三[4－(N－哢唑基)－苯基]苯(縮寫：TCPB)等，然而，不局限於此。注意，如此添加到第二有機化合物以外的有機化合物較佳的具有比第二有機化合物的激發能更大的激發能，並且其添加量比第二有機化合物大，以使第二有機化合物有效的發光(由此可以防止第二有機化合物的濃縮猝滅)。此外，作為另一種功能，可以與第二有機化合物一起發光(由此還可以發光白色光)。
第二層803可以具有在每個像素中形成發光波長帶不同的發光層而當成進行彩色顯示的結構。典型的是形成與R(紅)、G(綠)、B(藍)各色對應的發光層。這時，也藉由在像素的光發射一側設置透過其發射波長帶的光的濾波器的結構，能夠提高彩色純度和防止像素部分的鏡面化(映入)。藉由設置濾波器，能夠省略以往必需的環狀偏光板等，能夠不損失發光層發出的光。而且，能夠降低從傾斜方向看像素部分(螢幕面)時發生的色調變化。
低分子量有機發光材料或高分子量有機發光材料都可以當成第二層803的材料。高分子量有機發光材料與低分子量有機材料相比，物理性強度大，元件的耐久性高。另外，由於能夠藉由塗敷成膜，所以元件的製作比較容易。
發光顏色取決於形成發光層的材料，因而可以藉由選擇發光層材料來形成顯示所要求的發光的發光元件。作為用於形成發光層的高分子量電致發光材料，可以舉出基於聚對亞苯基亞乙烯基的材料、基於聚對亞苯基的材料、基於聚噻吩的材料或者基於聚芴的材料。
作為基於聚對亞苯基亞乙烯基的材料，可以使用聚(對亞苯基亞乙烯基)[PPV]的衍生物，例如，聚(2,5－二烷氧基－1,4－亞苯基亞乙烯基)[RO－PPV]、聚(2－(2’－乙基－己氧基)－5－甲氧基－1,4－亞苯基亞乙烯基)[MEH－PPV]、聚(2－(二烷氧基苯基)－1,4－亞苯基亞乙烯基)[ROPh－PPV]等。作為基於聚對亞苯基的材料，可以使用聚對亞苯基[PPP]的衍生物，例如，聚(2,5－二烷氧基－1,4－亞苯基)[RO－PPP]、聚(2,5－二己氧基－1,4－亞苯基)等。作為基於聚噻吩的材料，可以使用聚噻吩[PT]的衍生物，例如，聚(3－烷基噻吩)[PAT]、聚(3－己基噻吩)[PHT]、聚(3－環己基噻吩)[PCHT]、聚(3－環己基－4－甲基噻吩)[PCHMT]、聚(3,4.二環己基噻吩)[PDCHT]、聚[3－(4－辛基苯基)噻吩][POPT]、聚[3－(4－辛基苯基)－2,2－雙噻吩][PTOPT]等。作為基於聚芴的材料，可以使用聚芴[PF]的衍生物，例如，聚(9,9－二烷基芴)[PDAF]、聚(9,9－二辛基芴)[PDOF]等。
作為所述第二無機化合物可以使用任何無機材料，只要第二有機化合物的發光不易被該無機化合物猝滅即可，可以使用各種金屬氧化物、金屬氮化物。特別是，由於第二有機化合物的發光不易被淬滅，所以屬於周期表第13族或第14族的金屬氧化物為較佳的，具體而言，氧化鋁、氧化鎵、氧化矽和氧化鍺是較佳的。但是，第二無機化合物不局限於此。
注意，第二層803可以層疊多個層而形成，每層包括上述有機化合物和無機化合物的組合，或者也可以還包括另一種有機化合物或無機化合物。發光層的層結構可以變化，只要在不脫離本發明的要旨的範圍內，可以允許一些變形，例如代替不具有特定的電子注入區域和發光區域，可以具有專門用於此目的的電極層或將發光性材料分散等。
由上述材料形成的發光元件，藉由順向偏壓來發光。使用發光元件形成的顯示裝置的像素，可以由單純矩陣方式或主動矩陣方式驅動。無論是哪一個，每個像素都是由某個特定的定時，施加順向偏壓來發光，某個規定時間段為非發光狀態。藉由在該非發光時間段內施加逆向的偏壓，能夠提高發光元件的可靠性。發光元件中有在一定驅動條件下發光強度降低的劣化和像素內非發光區域擴大、表觀上亮度降低的劣化模式，藉由順向及逆向施加偏壓，進行交流驅動，能夠延遲劣化的進行，提高發光顯示裝置的可靠性。此外，數位驅動、類比驅動都可以適用。
當採用頂面發射型顯示裝置和雙面發射型顯示裝置時，彩色濾光片(著色層)可以在密封基板上形成。該彩色濾光片(著色層)可以藉由氣相沈積法或液滴噴射法形成。藉由使用彩色濾光片(著色層)，也可以進行高清晰度的顯示。這是因為藉由濾光片(著色層)在每個RGB的發光光譜上的寬峰可以被校正為陡峭的緣故。
全色顯示可以藉由形成顯示單一色彩發光的材料並結合彩色濾光片以及彩色轉換層來完成。所述的彩色濾光片(著色層)或彩色轉換層例如，可以形成在第二基板(密封基板)上，並可以與基板附著。
當然，顯示也可以在單色發光下完成。例如，藉由使用單色發光，可以形成區域彩色型顯示裝置。所述區域彩色型適宜於被動矩陣型顯示部分，且可以主要顯示文字和符號。
選擇第一電極層870和第二電極層850的材料時，需要考慮其功函數。取決於像素結構，第一電極層870和第二電極層850都可以為陽極或陰極。當驅動薄膜電晶體的極性為p通道型時，如圖18A所示，較佳的將第一電極層870當成陽極，並且將第二電極層850當成陰極。此外，當驅動薄膜電晶體的極性為n通道型時，如圖18B所示，較佳的將第一電極層870當成陰極，並且將第二電極層850當成陽極。以下說明可以用於第一電極層870和第二電極層850的材料。當第一電極層870和第二電極層850當成陽極時，較佳的使用具有較大功函數的材料(具體的，功函數為4.5eV或更大的材料)，而當第一電極層870和第二電極層850當成陰極時，較佳的使用具有較小功函數(具體的，功函數為3.5eV或更小)的材料。但是，由於第一層804的電洞注入和傳輸性能以及第三層802的電子注入和傳輸性能卓越，第一電極層870或第二電極層850的功函數很少有限定，可以使用各種各樣的材料。
在圖18A和18B中的發光元件具有從第一電極層870取光的結構，所以第二電極層850未必需要具有透光性。作為第二電極層850，在總膜厚度為100至800nm的範圍內使用以如下材料為主要成分的膜或其疊層膜：選自Ti、Ni、W、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、Li或Mo中的元素或者TiN、TiSiX NY 、WSiX 、WNX 、WSiX NY 、NbN等以所述元素為主要成分的合金材料或化合物材料。
第二電極層850可以使用氣相沈積法、濺射法、CVD法、印刷法或液滴噴射法等來形成。
此外，如果將像用於第一電極層870的材料那樣具有透光性的導電材料用於第二電極層850，其結構為從第二電極層850也取光的結構，從而可以使它具有由發光元件發射的光從第一電極層870和第二電極層850的雙方發出的雙面發射結構。
注意，藉由改變第一電極層870和第二電極層850的種類，根據本發明的發光元件具有不同的變化形式。
圖18B所示為從第一電極層870一側依次設置第三層802、第二層803以及第一層804而形成電致發光層860的情形。
如上所述，在根據本發明的發光元件中，夾在第一電極層870和第二電極層850之間的層由電致發光層860構成，所述電致發光層860包括組合了有機化合物和無機化合物的層。所述發光元件為新型有機－無機組合型發光元件，其中設置有藉由混合有機化合物和無機化合物來得到高載子注入和載子傳輸性能的功能的層(即，第一層804和第三層802)，所述功能不能僅從有機化合物或僅從無機化合物得來。而且，當設置在第一電極層870一側時，上述第一層804和第三層802特別需要是結合有機化合物和無機化合物的層，當設置在第二電極層850一側時，可以僅僅含有有機化合物或無機化合物。
注意，電致發光層860為混合有有機化合物和無機化合物的層，作為其形成方法可以使用各種已知的方法。例如，可以舉出藉由電阻加熱，使有機化合物和無機化合物雙方蒸發來共同沈積的方法。此外，還可以藉由電阻加熱蒸發有機化合物，而藉由電子束(EB)蒸發無機化合物，來將它們共同沈積。此外，還可以舉出在藉由電阻加熱蒸發有機化合物的同時濺射無機化合物，來同時沈積二者。另外，可以藉由濕處理來成膜。
此外，對於第一電極層870和第二電極層850，藉由電阻加熱的氣相沈積法、EB氣相沈積法、濺射、濕處理等也同樣可以使用。
圖18C示出在圖18A的結構中將具有反射性的電極層用於第一電極層870並且將具有透光性的電極層用於第二電極層850，其中由電致發光層發射的光被第一電極層870反射，然後透過第二電極層850而發射。相同的，圖18D示出在圖18B的結構中將具有反射性的電極層用於第一電極層870並且將具有透光性的電極層用於第二電極層850，其中由電致發光層發射的光被第一電極層870反射，然後透過第二電極層850而發射。
本實施例模式可以與上述實施例模式1至6任意組合。
藉由使用本發明，可以以簡化了的步驟製造高可靠性的顯示裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的顯示裝置。
實施例模式8
以下使用圖17A和17B說明本發明的實施例模式。本實施例模式顯示一種液晶顯示裝置的實例，該液晶顯示裝置在實施例模式5製造的顯示裝置中具有使用液晶材料的液晶顯示元件作為顯示元件。因此，省略對同一部分或具有同樣功能的部分的重復說明。
圖17A為液晶顯示裝置的俯視圖，而圖17B為沿圖17A中的虛線C－D的截面圖。
圖17A和17B的顯示裝置由元件基板600、薄膜電晶體620、薄膜電晶體621、薄膜電晶體622、電容623、像素電極層630、定向膜631、液晶層632、定向膜633、相對電極層634、濾色器635、相對基板695、偏振板636a、偏振板636b、密封劑692、絕緣膜604a、絕緣膜604b、閘極絕緣層611、絕緣膜612、絕緣膜615、絕緣膜616、端電極層678、各向異性導電層696、FPC 694、以及間隔物637構成。顯示裝置具有分離區域601、外部端連接區域602、密封區域603、驅動電路區域608a、驅動電路區域608b、以及像素區域606。
像素電極層630和相對電極層634可以使用與實施例模式5中的發光元件的第一電極層185相同的材料並且以相同的步驟形成。在透射型液晶顯示裝置的情況下，將具有透光性的材料用於像素電極層630和相對電極層634即可。此外，在從相對電極層634一側取光的反射型液晶顯示裝置的情況下，將具有反射性的材料用於像素電極層630即可。
藉由印刷法或旋轉塗敷法，覆蓋像素電極層630及薄膜電晶體的形成定向膜631。採用絲網印刷法或膠印法可以選擇性的形成定向膜631。之後，實施磨擦。接著，由液滴噴射法在形成像素的周圍區域形成密封材料692。
隨後，藉由夾著間隔體637將相對基板695貼附到具有TFT的元件基板600上，在其空隙中提供液晶層632來製造液晶顯示裝置，該相對基板695設置有定向膜633、相對電極層634、濾色器635、以及偏振板636b。此外，由於本實施例模式的液晶顯示裝置為透射性，所以在基板600的沒有TFT的一側也形成偏振板636a。密封材料可以混合有填充物，此外，相對基板695可以設置有遮罩膜(黑矩陣)等。注意的是，作為形成液晶層的方法，可以使用分配型(滴落型)、在貼附相對基板695之後利用毛細現象注入液晶的浸漬型(泵型)。
採用分配型的液晶的滴落注入法，與在實施例模式5中示出於圖24的填充劑的注入法同樣的進行即可。接著，在真空中與基板粘貼，然後進行紫外固化，以使空間充滿液晶。此外，還可以在TFT基板一側形成密封劑來滴落液晶。
間隔體可以藉由散佈幾μm的粒子來設置，但在本實施例模式中在整個基板上形成樹脂膜後，將此處理成所要求的形狀來形成間隔體。在藉由旋塗器塗敷用於間隔體的這種材料後，藉由曝光和顯影處理將此形成為預定圖形。進一步，藉由用乾淨的烤爐等以150到200℃加熱並固化。這樣形成的間隔體可根據曝光和顯影處理的條件而具有不同形狀，較佳的是，如果間隔體的形狀是頂部平坦的柱狀，當將相對一側的基板貼在TFT基板時，可確保作為液晶顯示裝置的機械強度。間隔體的形狀可以是圓錐、錐形等而沒有特別的限制。
形成連接部分以便連接藉由上述步驟形成的顯示裝置內部和外部的佈線基板。在大氣壓或接近於大氣壓的壓力下，藉由使用氧氣的灰化處理去除連接部分的絕緣體層。藉由使用氧氣以及選自氫、CF4 、NF3 、H2 O和CHF3 中的一種或多種氣體進行該處理。在本步驟中，為了防止由靜電引起的損壞或破壞，在使用相對基板密封後進行灰化處理，但在靜電的影響少的情況下，在任何時機進行灰化處理也可以。
接著，與像素部分電連接的端電極層678上，夾著各向異性導電物層696的提供用於連接的佈線基板FPC 694。FPC 694具有傳達來自外部的訊號和電位的作用。藉由上述步驟，可以製造具有顯示功能的液晶顯示裝置。
如圖17A所示，像素區域606、當成掃描線驅動電路的驅動電路區域608a和驅動電路區域608b藉由密封材料692被密封於元件基板600和相對基板695之間，並且將由IC驅動器形成的當成訊號線驅動電路的驅動電路區域607設置在基板600上。將具有薄膜電晶體620和薄膜電晶體621的驅動電路設置在驅動區域中。
在根據本實施例模式的週邊驅動電路中，薄膜電晶體620為P通道型薄膜電晶體，而薄膜電晶體621為n通道型薄膜電晶體，所以設置有由薄膜電晶體620和薄膜電晶體621構成的CMOS電路。
可以與實施例模式4所示的電容395同樣的製造電容623。在電容623中，由於第一導電層652a形成得比第二導電層652b更寬的形狀，從而可以使n型雜質區域651的區域形成得寬。在雜質區域和電極之間形成的電容比在沒有添加雜質元素的區域和閘極之間形成的電容大，所以如果第一導電層652a下形成寬的n型雜質區域651，則可以得到很大的電容。
薄膜電晶體622為在Loff區域具有LDD的雙閘型的n通道型薄膜電晶體。形成在Loff區域的n型雜質區域緩和汲極區域附近的電場並防止由熱載子注入導致的劣化，同時具有降低截止電流的效果。結果，可以製造高可靠性而且低耗電量的顯示裝置。
實施例模式9
將參照圖23說明其中對掃描線側輸入端部分和訊號線側輸入端部分提供保護性二極體的一種模式。在圖23中，TFT 501、TFT 502、電容器元件504和像素電極層503提供在像素2702中。
對訊號線側輸入端部分提供保護性二極體561和保護性二極體562。這些保護性二極體以與TFT 501或TFT 502相同的步驟製造，並且藉由連接閘極與汲極或源極中的一個而作為二極體工作。圖22所示為在圖23中所示的俯視圖的等效電路圖。
保護性二極體561由閘極層、半導體層和佈線層構成。保護性二極體562也具有類似的結構。連接到該保護性二極體的共同電位線554和共同電位線555與閘極層相同的層形成。因此，需要在絕緣層中形成觸孔以電連接到佈線層。
形成掩模層並進行蝕刻處理以在絕緣層中形成觸孔。在這種情況下，在應用大氣壓放電的蝕刻時，可以執行局部放電處理，並且不需要在基板的整個表面上形成掩模層。
訊號佈線層由與TFT 501中的源極或汲極佈線層505相同的層形成，並且具有連接到源極或汲極505的訊號佈線層連接到源極或汲極一側的結構。
掃描訊號線一側的輸入端部分也具有類似的結構。保護性二極體563由閘極層、半導體層、佈線層構成。保護性二極體564也具有類似的結構。與該保護性二極體連接的共同電位線556和共同電位線557在與源極層和汲極層相同的層形成。可以同時形成提供在輸入級中的保護性二極體。注意，插入保護性二極體的位置不局限於本實施例模式，也可以將其提供在驅動電路和像素之間。
如圖23的俯視圖所示，佈線層具有這樣的一種圖形，即在直角三角形的彎曲成L字形的各個棱角部分，將其棱角部分以其直角三角形的一邊長為10μm或更短，或者佈線的線寬度的五分之一或更長至二分之一或更短的尺寸清除，以棱角部分具有弧形。亦即，當從上面看時，佈線的棱角部分的外周成弧形。藉由以五分之一或更長至二分之一或更短的佈線的寬度清除角落部分，而棱角部分具有弧形。具體而言，為了使棱角部的週邊具有弧形，佈線層的一部分被清除，該佈線層相當於由夾棱角部分且互相垂直的兩條第一直線以及與這些兩條第一直線成大約45度的角度的第二直線形成的等腰直角三角形。去除三角形，兩個鈍角被形成在佈線中。此時，佈線層較佳的藉由適當的設定掩模設計和蝕刻條件被蝕刻，以便在每個鈍角部分形成與第一直線以及第二直線雙方接觸的曲線。注意，所述等腰直角三角形的互相相同的兩個邊的長度設為佈線寬度的五分之一或更長至二分之一或更短。此外，棱角部分的內周也形成得沿棱角部分的外周具有弧形。
在這種佈線層中，藉由使彎曲部分或佈線寬度變化的部分的角部平滑並且使該部分具有圓度，在採用電漿的乾蝕刻中，能夠抑制由於異常放電產生的細粉。此外，即使當容易在凹陷部分的角落處聚集的細粉產生時，也能夠清洗細小的顆粒，從而能夠期望顯著的提高成品率。亦即，能夠解決製造步驟中的塵埃和細粉的問題。而且，佈線的角部具有圓度，使得能夠導電。此外，能夠有效的清洗多個平行佈線中的塵埃。
實施例模式10
藉由根據本發明形成的顯示裝置可以完成電視裝置。圖26所示為顯示電視裝置(本實施例模式中為EL電視裝置)的主要結構的方塊圖。顯示面板可以以如下的任何方式形成：如在附圖20A中所示的結構，僅僅形成像素部分，之後藉由如附圖21B所示的TAB法安裝掃描線側驅動電路和訊號線側驅動電路；如附圖20A所示的結構，僅僅形成像素部分，之後藉由如附圖21A所示的COG法安裝掃描線側驅動電路和訊號線側驅動電路；如附圖20B所示那樣，由SAS形成TFT，像素部分和掃描線側驅動電路被整合的形成在基板上，以及單獨安裝訊號線側驅動電路作為驅動器IC；如附圖20C所示那樣，像素部分、訊號線側驅動電路和掃描線側驅動電路被整合的形成在基板上等。
作為其他的外部電路的結構，在視頻訊號的輸入一側包括：視頻訊號放大器電路705，該電路放大由調諧器704接收的視頻訊號；視頻訊號處理電路706，該電路將從所述視頻訊號放大器電路705輸出的訊號轉換為對應於紅、綠和藍每種顏色的色度訊號；控制電路707，該電路用於將視頻訊號轉換為驅動器IC的輸入規格；等等。控制電路707將訊號分別輸出到掃描線一側和訊號線一側。在數位驅動的情況下，可以在訊號線一側設置訊號分割電路708，從而具有這樣的結構，其中提供輸入數位訊號並將它分割成m個。
在從調諧器704接收的訊號中，音頻訊號被傳輸到音頻訊號放大器電路709，其輸出藉由音頻訊號處理電路710輸送給揚聲器713。控制電路711從輸入部分712接收接收站(接收頻率)或音量的控制資訊並將訊號發送給調諧器704或者音頻訊號處理電路710。
如圖27A和27B所示，可以藉由將顯示模組併入框體而完成電視裝置。其中連接了FPC的如圖1所示的顯示面板一般稱為EL顯示模組。由此，如使用如圖1所示的EL顯示模組，可以完成EL電視裝置。主螢幕2003藉由使用顯示模組形成，揚聲器部分2009、操作開關等作為其他附件而被提供。這樣，根據本發明可以完成電視裝置。
此外，從外部進入的光的反射光可以藉由使用相位差片和偏振板遮蔽。在頂面發射型顯示裝置的情況下，將成為分隔壁的絕緣層著色以當成黑矩陣。該分隔壁藉由液滴噴射法等也可以形成，以及可以將碳黑等混合到染料的黑色樹脂或樹脂材料諸如聚醯亞胺中，以及還可以採用它的疊層。藉由液滴噴射法，在相同的區域上排放多次不同的材料以形成分隔壁也好。相位差片λ/4板、λ/2板都可當成相位差片並且能夠控制光的設計它們即可。作為該結構，按順序層疊TFT元件基板、發光元件、密封基板(密封劑)、相位差片(λ/4板、λ/2板)、偏振板，從發光元件發射的光經由上述部件從偏振板一側發射到外面。該相位差片或偏振板可以提供在發射光一側，在光從雙面發射的雙面發射型顯示裝置的情況下在兩側都可以提供。此外，抗反射膜可以提供在偏振板的外側。因此，可以顯示更高精細和更高精度的影像。
如圖27A所示，使用顯示元件的顯示面板2002併入到框體2001中。藉由使用接收器2005，除了接收一般的TV廣播之外，經由數據機2004藉由有線或無線連接到通信網路在一個方向(從發射器到接收器)或兩個方向(在發射器和接收器之間或者在接收器之間)也可以實施資訊通信。電視裝置的操作可以藉由併入在框體中的開關或者藉由與主機分離的遙控操作器2006進行。在該遙控裝置中也可以提供顯示要輸出的資訊的顯示部分2007。
此外，在電視裝置中，除了主螢幕2003之外，還可以形成子螢幕2008作為第二螢幕，並且附加提供顯示頻道、音量等的結構。在這種結構中，主螢幕2003由視角優良的EL顯示面板形成，子螢幕可以由能夠以低耗電量顯示的液晶顯示面板形成。此外，為了優先低耗電量化，也可以應用如下的結構：其中主螢幕2003由液晶顯示面板形成，子螢幕由EL顯示面板形成，且子螢幕能夠點亮和熄滅。根據本發明，即使使用較大尺寸的基板，且使用大量的TFT和電子元件，也可以製造具有高可靠性的顯示裝置。
圖27B所示為具有例如20至80英寸的大型顯示部分的電視裝置，它包括框體2010、作為操作部分的鍵盤2012、顯示部分2011、揚聲器部分2013等。本發明可用於製造顯示部分2011。圖27B所示為具有彎曲的顯示部分的電視裝置，因為可彎曲的材料用於顯示部分。像這樣，可以自由設計顯示部分的形狀，所以可以製造具有要求的形狀的電視裝置。
根據本發明，可以藉由簡單的步驟而製造顯示裝置，並且可以降低製造成本。因此，即使具有較大尺寸的顯示部分的電視裝置，也可以藉由應用本發明以低成本製造。因此，可以以高成品率製造高性能且高可靠性的電視裝置。
當然，本發明並不局限於電視裝置，還可用於各種用途，例如個人電腦的監視器以及用於具有較大面積的顯示媒體比如在車站、機場等的資訊顯示板或者在街道上的廣告顯示板。
實施例模式11
將參照圖28A和28B說明本實施例模式。本實施例模式說明一種模組的實例，其中包含在實施例模式1至9中所製造的具有顯示裝置的面板。
圖28A所示的資訊終端的模組在印刷線路板986上安裝有控制器901、中央處理裝置(CPU)902、記憶體911、電源電路903、音頻處理電路929以及傳輸/接收電路904，除此之外，還安裝有電阻、緩衝器、電容器元件等的元件。並且，面板900藉由柔性線路板(FPC)908連接到印刷線路板986上。
在面板900上提供有將發光元件提供在每個像素中的像素部分905、選擇上述像素部分905所具有的像素的第一掃描線側驅動電路906a和第二掃描線側驅動電路906b、以及向被選擇了的像素提供視頻訊號的訊號線驅動電路907。
藉由安裝在印刷線路板986上的介面(I/F)部分909進行各種控制訊號的輸入和輸出。並且，印刷線路板986上設有用於進行與天線之間的訊號的發射和接收的天線埠910。
注意，雖然本實施例模式中印刷線路板986藉由FPC 908連接到面板900上，但不必限定於此結構。也可以使用COG(玻璃上晶片)方式，將控制器901、音頻處理電路929、記憶體911、CPU 902或電源電路903直接安裝在面板900上。並且，在印刷線路板986上設置電容器元件、緩衝器等各種元件，以便防止電源電壓或訊號產生噪音或使訊號圓滑上升。
圖28B顯示圖28A所示的模組的方塊圖。該模組999包括作為記憶體911的VRAM 932、DRAM 925，快閃記憶體926等。VRAM 932保存有顯示在面板上的影像的資料，在DRAM 925保存有影像資料或音頻資料，在快閃記憶體926保存有各種程式。
在電源電路903中產生提供給面板900、控制器901、CPU 902、音頻處理電路929、記憶體911、傳輸/接收電路931的電源電壓。此外，根據面板900的規格，也有在電源電路903中具備電流源的情況。
CPU 902包括控制訊號產生電路920、解碼器921、暫存器922、計算電路923、RAM 924、CPU用介面935等。經由介面935被輸入到CPU 902的各種訊號，暫時保持在暫存器922中後，就輸入到計算電路923、解碼器921等。在計算電路923，基於被輸入了的訊號進行計算，並指定各種命令的發射的點。另一方面，輸入到解碼器921的訊號被解碼，並輸入到控制訊號產生電路920。控制訊號產生電路920基於被輸入了的訊號，產生包含各種指令的訊號，並發射到計算電路923所指定的的點，具體的發射到記憶體911、傳輸/接收電路931、音頻處理電路929、控制器901等。
記憶體911、傳輸/接收電路931、音頻處理電路929、控制器901根據各自接收到的指令工作。下面簡單的說明其工作。
由輸入單元930輸入的訊號，經由介面909被發射到安裝在印刷線路板986上的CPU 902。控制訊號產生電路920，根據由定位設備或鍵盤等的輸入單元930發射來的訊號，將保存在VRAM 932的影像資料變換為預定的格式，發射到控制器901。
控制器901，按照面板的規格對由CPU 902發射來的包括影像資料的訊號實施資料處理，並提供給面板900。並且，控制器901，以從電源電路903輸入的電源電壓或從CPU 902輸入的各種訊號為基礎，產生Hsync訊號、Vsync訊號、時鐘訊號CLK、交流電壓(AC Cont)、轉換訊號L/R並提供給面板900。
傳輸/接收電路904在天線933中處理作為電波被收發的訊號，具體說來其包括隔離器、帶通濾波器、VCO(電壓控制振盪器)、LPF(低通濾波器)、耦合器、平衡－不平衡轉換器等的高頻電路。在傳輸/接收電路904中被收發的訊號中包括音頻資訊的訊號，根據CPU 902發出的指令，被發射到音頻處理電路929。
將包括根據CPU 902的指令被發射來的音頻資訊的訊號，在音頻處理電路929解調為音頻訊號，並發射到揚聲器928。並且，由微音器927發射來的音頻訊號，在音頻處理電路929被改變，並根據CPU 902發出的指令，被發射到傳輸/接收電路904。
可以將控制器901、CPU 902、電源電路903、音頻處理電路929、記憶體911作為本實施例模式的封裝件安裝。本實施例模式可以適用於隔離器、帶通濾波器、VCO(電壓控制振盪器)、LPF(低通濾波器)、耦合器、平衡－不平衡轉換器(balun)等的高頻電路以外的任何電路。
實施例模式12
將參照圖29說明根據本實施例模式的半導體裝置的結構。如圖29所示，本發明的半導體裝置28具有無線的進行資料通信的功能，包括電源電路11、時鐘產生電路12、資料解調/調制電路13、控制其他電路的控制電路14、介面電路15、儲存電路16、資料匯流排17、天線(天線線圈)18、感測器26、以及感測器電路27。
電源電路11根據從天線18輸入的交流訊號來產生向半導體裝置28內部的各個電路提供的各種電源。時鐘產生電路12根據從天線18輸入的交流訊號來產生向半導體裝置28內部的各個電路提供的各種時鐘訊號。資料解調/調制電路13具有對與讀取/寫入裝置19通信的資料進行解調/調制的功能。控制電路14具有控制儲存電路16的功能。天線18具有發射/接收電磁波或電波的功能。讀取/寫入裝置19與半導體裝置通信，控制半導體裝置，並控制處理半導體裝置的資料。注意，半導體裝置的結構不局限於上述結構，還可以具有其他元件，例如電源電壓的限制電路以及用於加密的硬體。
儲存電路16具有記憶元件，在該記憶元件中，在一對導電層之間夾有有機化合物層或相變層。注意，儲存電路16可以只包括在一對導電層之間夾有有機化合物層或相變層的記憶元件，也可以包括其他具有不同構造的儲存電路。具有不同構造的儲存電路就是例如DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM、以及快閃記憶體中的一種或多種。
感測器26由電阻元件、電容耦合元件、電感耦合元件、光電動勢元件、光電轉換元件、熱電動勢元件、電晶體、熱敏電阻、以及二極體等的半導體元件形成。感測器電路27檢測阻抗、電抗、感抗、電壓、或電流的變化，並進行類比/數位轉換以將訊號向控制電路14輸出。
實施例模式13
將參照圖25說明本實施例模式。圖25表示包含實施例模式11中所製造的模組且利用無線的攜帶型小型電話機(手機)的一個實例。此外，顯示在小型電話機中還安裝有使用本發明的半導體裝置的實例。面板900以可拆卸的方式安裝在外殼981上，以便與模組999容易組合。根據安裝的電子裝置，外殼981的形狀和尺寸可以適當的改變。
固定有面板900的外殼981被嵌入在印刷線路板986中以作為模組被組裝。在印刷線路板986上安裝有被包裝了的多個半導體裝置，並且可以使用本發明的半導體裝置作為該半導體裝置的一個。安裝在印刷線路板986上的多個半導體裝置具有控制器、中央處理單元(CPU)、記憶體、電源電路，除此之外，電阻、緩衝器、電容器元件等中任何一個功能。而且，還提供有包括微音器994和揚聲器995的音頻處理電路、傳輸/接收電路等的訊號處理電路993。面板900藉由FPC 908連接到印刷線路板986。
這種模組999、外殼981、印刷線路板986、輸入裝置998、電池997被收容在框體996中。調整配置面板900的像素部分，以便能夠從框體996的開口窗看到影像。本發明的半導體裝置由於容易實現高整合化，從而可以提供使用具有大容量的儲存電路的半導體裝置的電子裝置。此外，可以以高生產率製造高可靠性的電子裝置。
圖25所示的框體996表示電話機的外觀形狀的一個實例。然而，根據其功能和用途可以將根據本實施例模式的電子裝置更改為各種各樣的形式。在下文的實施例模式中，將說明其形式的一個實例。
實施例模式14
藉由應用本發明可以製造各種顯示裝置。換句話說，本發明可以應用於各種電子裝置，其中這些顯示裝置被組合在顯示部分中。
作為上述電子裝置，可以舉出影像拍攝裝置比如視頻相機和數位照相機等、投影儀、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統、汽車音響系統、個人電腦、遊戲機、攜帶型資訊終端(移動電腦、手機、電子書等)、具有記錄媒體的影像再生裝置(具體的，能夠播放記錄媒體比如數位視頻光碟(DVD)等並且具有能夠顯示其影像的顯示裝置的設備)等。圖32A至32D所示為它的實例。
圖32A為電腦，包括主體2101、框體2102、顯示部分2103、鍵盤2104、外部連接埠2105、以及滑鼠2106等。在本電腦中顯示部分2103包括上述實施例模式的結構。因此，可以提高電腦的顯示部分2103中的開口率。此外，可以提供顯示高可靠性且高品質的影像的電腦。
圖32B為具有記錄媒體的影像再生裝置(具體的，DVD再生裝置)，包括主體2201、框體2202、顯示部分A 2203、顯示部分B 2204、記錄媒體(DVD等)讀取部分2205、操作鍵2206、以及揚聲部分2207等。顯示部分A 2203主要顯示影像資訊，而顯示部分B 2204主要顯示文字資訊。在該具有記錄媒體的影像再生裝置中，顯示部分A 2203和顯示部分B 2204包括上述實施例模式的結構。因此，可以提高具有記錄媒體的影像再生裝置的顯示部分A 2203和顯示部分B 2204中的開口率。此外，可以提供一種影像再生裝置，該影像再生裝置具有顯示高可靠性且具高品質的影像的記錄媒體。
圖32C為手機，包括主體2301、音頻輸出部分2302、音頻輸入部分2303、顯示部分2304、操作開關2305、以及天線2306等。在該手機中，顯示部分2304包括上述實施例模式的結構。因此，可以提高手機的顯示部分2304中的開口率。此外，可以提供顯示高可靠性且高品質的影像的手機。
圖32D為視頻相機，包括主體2401、顯示部分2402、框體2403、外部連接埠2404、遙控接受部分2405、影像接收部份2406、電池2407、音頻輸入部分2408、取景框2409、以及操作鍵2410等。在該視頻相機中，顯示部分2402包括上述實施例模式的結構。因此，可以提高視頻相機的顯示部分2402中的開口率。此外，可以提供顯示高可靠性且高品質的影像的視頻相機。本實施例模式可以與上述實施例模式任意組合。
實施例模式15
根據本發明，能夠形成當成處理器晶片(也稱為無線晶片、無線處理器、無線記憶體、或無線標籤)的半導體裝置。本發明的半導體裝置能夠被廣泛使用，可以被組合在各種物件中，例如鈔票、硬幣、有價證券、證書、無記名債券、包裝容器、書籍、記錄媒體、個人物品、交通工具、食品、服裝、保健品、日用品、藥品、以及電子裝置等。
鈔票和硬幣指的是市場上流通的錢，包括特定的區內作為錢的現金紙幣(現金憑證)和紀念幣等。有價證券指的是支票、證券、期票等，可以配備有處理器晶片90(參照圖30A)。證書指的是駕駛執照、居住證等，可以配備有處理器晶片91(參照圖30B)。個人物品指的是提包、眼鏡等，可以配備有處理器晶片97(參照圖30C)。無記名債券指的是郵票、米票、各種禮品票等。包裝容器指的是盒飯等的包裝紙、塑膠瓶等，可以配備有處理器晶片93(參照圖30D)。書籍指的是資料、合釘本等，可以配備有處理器晶片94(參照圖30E)。記錄媒體的是DVD軟體、錄影帶等，可以配備有處理器晶片95(參照圖30F)。交通工具指的是諸如自行車之類的車輛、船隻等，可以配備有處理器晶片96(參照圖30G)。食品指的是糧食、飲料等。服裝指的是衣服、鞋等。保健品指的是醫療器械、保健用具等。日用品指的的家具、照明裝置等。藥品指的是醫藥品、農藥等。電子裝置指的是液晶顯示裝置、EL顯示裝置、電視裝置(電視接收機，薄型電視接收機)、手機等。
藉由安裝在印刷板上，貼合到產品的表面上，或嵌入在產品中，本發明的半導體裝置被固定到產品上。例如，半導體裝置可以被嵌入在書籍的紙中或封裝件的有機樹脂中，以固定在各個物品上。由於本發明的半導體裝置小而薄且輕，所以能夠被固定到產品而不會有損於產品本身的設計。此外，藉由將本發明的半導體裝置提供在鈔票、硬幣、有價證券、無記名債券、證書等，能夠具有鑒別功能。如果利用該鑒別功能，就可以防止偽造。此外，藉由將本發明的半導體裝置提供在包裝容器、記錄媒體、個人物品、食品、服裝、日用品、電子裝置等，能夠更有效的執行檢查系統。
將參照圖31A和31B說明能夠應用於產品管理和流通系統的一個實例。在此說明將處理器晶片安裝在商品中的實例。如圖31A所示，用標籤3401將處理器晶片3402安裝在啤酒瓶3400中。
處理器晶片3402儲存製造日期、製造的區、以及使用材料等的基本資訊。這種基本資訊不需要被重寫，因此可以使用不能重寫的記憶元件(記憶體)諸如掩模ROM或本發明的記憶元件等來記錄。製造日期、製造的區、以及使用材料等的基本資訊是消費者在購買商品時可能要求準確得到的資訊。當這種資訊被儲存在不能重寫的記憶元件中時，能夠防止資訊的偽造等，從而能夠將高可靠性並且準確的資訊傳遞給消費者。另外，記憶體晶片3402儲存個體資訊，諸如啤酒瓶的配送地址和配送日期等。例如，如圖31B所示，當啤酒瓶3400在傳送帶3412上移動經由寫入器裝置3413時，各個配送位址和配送日期就能夠被儲存在處理器晶片3402中。這種個體資訊較佳的使用EEPROM等的可以重寫和消除的記憶體來記錄。
另外，較佳的構成以下系統，即被購買的商品資訊藉由網路從配送地址傳送到物流管理中心時，寫入器裝置或者控制該寫入器裝置的個人電腦等根據該商品資訊計算出配送地址或配送日，然後將此記錄到處理器晶片。
此外，由於啤酒瓶是成箱搬運的，所以可以在每箱或多箱中安裝一個處理器晶片以記錄個體資訊。
如此有可記錄多個配送位址的商品，藉由安裝處理器晶片就可以減少手工輸入所需要的時間，並且可以降低起因於此的輸入錯誤。進一步，可以減少在物流管理領域中最昂貴的勞動力成本。因此，藉由安裝處理器晶片而能夠以錯誤少而成本低的進行物流管理。
進一步，在配送地址可以記錄關於啤酒的應用資訊，諸如適合啤酒的食品或使用啤酒的烹飪方法等。結果是可以同時兼食品等的廣告，從而促進消費者的購買意欲。這種應用資訊較佳的用EEROM等可以重寫和消除的記憶體來記錄。如上所述藉由安裝處理器晶片，可以增加提供給消費者的資訊，因此消費者可以放心的購買商品。
實施例模式16
在本實施例模式中，將參照圖34A至35C說明可以應用本發明的發光元件的其他機構。
利用電致發光的發光元件根據其發光材料為有機化合物或無機化合物來區別，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
無機EL元件根據其元件結構分成分散性無機EL元件和薄膜型無機EL元件。前者具有在粘合劑中分散有發光材料的粒子的電致發光層，後者具有由發光材料的薄膜構成的電致發光層，這是它們的不同處。然而它們都需要在高電場加速了的點子。注意，獲得的發光的機構有利用施主級和受主級的施主－受主複合發光、利用金屬離子的內殼層電子遷移的局限發光。通常在很多情況下，分散型無機EL為施主－受主複合發光，而薄膜型無機EL元件為局限發光。
可以用於本發明的發光材料由母體材料和稱為發光中心的雜質元素構成。藉由改變要包含的雜質元素，可以得到各種各樣的顏色的發光。作為發光材料的製造方法，可以使用固相法或液相法(共沈澱法)等各種各樣的方法。此外，噴霧熱分解法、複分解法、藉由先驅體的熱分解反應的方法、反膠束法，或組合上述方法和高溫焙燒的方法、冷凍乾燥法等的液相法等也可以使用。
固相法為一種方法，即，秤母體材料和雜質元素或含有雜質元素化合物的重量，在研缽中混合，並且在電爐中進行加熱和焙燒而使它反應，以使雜質元素包含在母體材料中。被燒溫度較佳的為700至1500℃。這是因為當溫度過低時固相反應進展得不順利，而當溫度過高時母體材料會分解的緣故。注意，也可以以粉末狀態進行焙燒，但是較佳的以小球狀態進行焙燒。以小球狀態進行焙燒雖然需要以較高溫度進行焙燒，然而這是簡單的方法，所以其生產性高，而適宜大量生產。
液相法(共沈澱法)為一種方法，即，在將母體材料或含有母體材料的化合物與雜質元素或含有雜質元素的化合物反應在溶液中並使它乾燥後進行焙燒。藉由這種方法，發光材料的粒子均勻的分佈並且其粒徑小，所以即使在低焙燒溫度下也可以反應。
作為當成發光材料的母體材料，可以使用硫化物、氧化物、以及氮化物。作為硫化物，可以使用硫化鋅(ZnS)、硫化鎘(CdS)、硫化鈣(CaS)、硫化釔(Y2 S3 )、硫化鎵(Ga2 S3 )、硫化鍶(SrS)、硫化鋇(BaS)等。作為氧化物，例如可以使用氧化鋅(ZnO)、氧化釔(Y2 O3 )等。作為氮化物，例如可以使用氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)等。而且，可以使用硒化鋅(ZnSe)、硫化鋅(ZnTe)等，還可以為硫化鈣－鎵(CaGa2 S4 )、硫化鍶－鎵(SrGa2 S4 )、硫化鋇－鎵(BaGa2 S4 )等的三元系混晶。
作為局限發光的發光中心，可以使用錳(Mn)、銅(Cu)、釤(Sm)、鋱(Tb)、鉺(Er)、銩(Tm)、銪(Eu)、鈰(Ce)、鋪(Pr)等。注意，可以添加有氟(F)、氯(Cl)等的鹵素作為電荷補償。
另一方面，作為施主－受主複合發光的發光中心，可以使用包含形成施主級的第一雜質元素和形成受主級的第二雜質元素的發光材料。例如氟(F)、氯(Cl)、鋁(Al)等可以當成第一雜質元素。而例如銅(Cu)、銀(Ag)等可以當成第二雜質元素。
在藉由固相法合成施主－受主複合發光的發光材料時，分別秤母體材料、第一雜質元素或含有第一雜質元素的化合物、以及第二雜質元素或含有第二雜質元素的化合物的重量，在研缽中混合它們，之後在電爐中進行加熱和焙燒。上述母體材料可以當成母體材料，例如氟(F)、氯(Cl)、硫化鋁(Al2 S3 )等可以當成第一雜質元素或含有第一雜質元素的化合物，並且例如銅(Cu)、銀(Ag)、硫化銦(Cu2 S)、硫化銀(Ag2 S)等可以當成第二雜質元素或含有第二雜質元素的化合物。焙燒溫度較佳的為700至1500℃。這是因為當溫度過低時固相反應進展得不順利，而當溫度過高時母體材料會分解的緣故。注意，可以以粉末狀態進行焙燒，但是較佳的以小球狀態進行焙燒。
作為利用固相反應時的雜質元素，可以組合由第一雜質元素和第二雜質元素構成的化合物而使用。在此情況下，由於雜質元素容易被擴散，並且固相反應容易進展，所以可以得到均勻的發光材料。再者，由於多餘的雜質元素不進入，從而可以得到高純度的發光材料。作為由第一雜質元素和第二雜質元素構成的化合物，例如可以使用氯化銅(CuCl)、氯化銀(AgCl)等。
注意，這些雜質元素的濃度對於母體材料為0.01至10atom%即可，較佳的在0.05至5atom%的範圍內。
當採用薄膜無機EL時，電致發光層為含有上述發光材料的層，並且藉由真空沈積法比如電阻加熱沈積法和電子束沈積法(EB沈積)等、物理氣相生長法(PVD)比如濺射法等、化學氣相生長法(CVD)比如有機金屬CVD法、氫化物傳輸減壓CVD法等、以及原子外延法(ALE)等形成。
將可以當成發光元件的薄膜無機EL元件的一個實例顯示於圖34A至34C。在圖34A至34C中，發光元件包括第一電極層50、電致發光層51、以及第二電極層53。
圖34B和34C的發光元件具有在圖34A的發光元件中電極層和電致發光層之間提供有絕緣層的結構。圖34B的發光元件在第一電極層50和電致發光層52之間具有絕緣層54，而圖34C的發光元件在第一電極層50和電致發光層52之間具有絕緣層54a並且在第二電極層53和電致發光層52之間具有絕緣層54b。像這樣，絕緣層可以提供在中間夾有電致發光層的一對電極層之中的一個之間或雙方之間。此外，絕緣層可以為單層，也可以為由多個層構成的疊層。
此外，在圖34B中，與第一電極層50接觸的提供絕緣層54，然而，也可以將絕緣層和電致發光層的順序反過來，與第二電極層53接觸的提供絕緣層54。
當採用分散無機EL元件時，使粒子狀的發光材料分散在粘合劑中而形成膜狀的電致發光層。在根據發光材料的製造方法不能得到十分具有所要求的尺寸的粒子時，藉由使用研缽粉碎而處理成粒子狀即可。粘合劑就是用於在分散的狀態下固定粒狀的發光材料並且保持作為電致發光層的形狀的物質。發光材料被粘合劑均勻的分散在電致發光層中而固定。
當採用分散無機EL元件時，可以選擇性的形成電致發光層的液滴噴射法、印刷法(絲網印刷、膠印等)、旋轉塗敷法等塗敷法、浸漬法、分配器方法等可以當成電致發光層的形成方法。對於膜厚度沒有特別的限定，然而，較佳的在10至1000nm的範圍內。此外，在含有發光材料和粘合劑的電致發光層中，發光材料的比率較佳的為50wt%或更多80wt%或更少。
在圖35A至35C中示出可以當成發光元件的分散型無機EL元件的一個實例。在圖35A中的發光元件具有第一電極層60、電致發光層62、以及第二電極層63的疊層結構，並且包括由粘合劑保持在電致發光層62中的發光材料61。
作為可以用於本實施例模式的粘合劑，可以使用絕緣材料、有機材料或無機材料、以及有機材料和無機材料的混合材料。作為有機絕緣材料，可以使用像氰乙基纖維素樹脂那樣介電常數較高的聚合物、聚乙烯、聚丙烯、聚苯乙烯樹脂、矽酮樹脂、環氧樹脂、偏二氟乙烯等的樹脂。此外，還可以使用芳香族聚醯胺、聚苯並咪唑(polybenzimidazole)等的耐熱性高分子或矽氧烷樹脂。注意，矽氧烷樹脂相當於包含Si－O－Si鍵的樹脂。在矽氧烷中由矽(Si)和氧(O)的結合構成骨架結構。至少含有氫的有機基(例如烷基、芳香族碳化氫)當成取代基。作為取代基，可以使用氟基團。或者，作為取代基可以使用至少含有氫的有機基和氟基團。此外，還可以使用樹脂材料，例如聚乙烯醇和聚乙烯醇縮丁醛等乙烯基樹脂、酚醛樹脂、酚醛清漆樹脂、丙烯酸樹脂、三聚氯胺樹脂、聚氨基甲酸酯樹脂、惡唑樹脂(聚苯並惡唑)等。還可以將高介電常數的微粒子比如鈦酸鋇(BaTiO3 )和酞酸鍶(SrTiO3 )等適度混合在上述樹脂中而調整介電常數。
作為包含在粘合劑的無機絕緣材料，可以由選自氧化矽(SiOx )、氮化矽(SiNx )、含有氧和氮的矽、氮化鋁(AlN)、含有氧和氮的鋁或氧化鋁(Al2 O3 )、氧化鈦(TiO2 )、BaTiO3 、SrTiO3 、酞酸鈀(PbTiO3 )、鈮酸鉀(PbNbO3 )、氧化鉭(Ta2 O5 )、鉭酸鋇(BaTa2 O6 )、鉭酸鋰(LiTaO3 )、氧化釔(Y2 O3 )、氧化鋯(ZrO2 )、以及含有其他無機絕緣材料的物質的材料形成。藉由將介電常數高的無機材料(藉由添加等)包含在有機材料可以進一步控制由發光材料和粘合劑構成的電致發光層的介電常數，從而可以使介電常數變大。將無機材料和有機材料的混合層當成粘合劑，使它具有高介電常數，就可以由發光材料導致大電荷。
在製造步驟中，發光材料被分散在含有粘合劑的溶液中。然而，作為可以用於本實施例模式的含有粘合劑的溶液的溶劑，適當的選擇這樣的溶劑，即可以製造具有適合於形成電致發光層的方法(各種濕處理)和所要求的膜厚度的粘度的溶液。作為該溶劑可以使用有機溶劑等，例如當使用矽氧烷樹脂作為粘合劑時，可以使用丙二醇單甲醚、丙二醇甲醚醋酸酯(也稱作PGMEA)、3－甲氧基－3甲基－1－丁醇(也稱作MMB)等。
圖35B和圖35C的發光元件具有在圖35A的發光元件中的電極層和電致發光層之間提供有絕緣層的結構。示出於圖35B的發光元件在第一電極層60和電致發光層62之間具有絕緣層64，而圖35C的發光元件在第一電極層60和電致發光層62之間具有絕緣層64a，並且在第二電極層63和電致發光層62之間具有絕緣層64b。像這樣，絕緣層可以提供在中間夾有電致發光層的一對電極層之中的一個之間或雙方之間。此外，絕緣層可以為單層，也可以為由多個層構成的疊層。
在圖35B中，與第一電極層60接觸的提供絕緣層64，然而也可以將絕緣層和電致發光層的順序反過來，與第二電極層63接觸的提供絕緣層64。
對像圖34中的絕緣層54和圖35中的絕緣層64那樣的絕緣層沒有特別的限定，然而它們較佳的具有高絕緣耐性和緻密的膜品質，更有選還具有高介電常數。例如可以使用氧化矽(SiO2 )、氧化釔(Y2 O3 )、氧化鈦(TiO2 )、氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、鈦酸鋇(BaTiO3 )、酞酸鍶(SrTiO3 )、酞酸鋅(PbTiO3 )、氮化矽(Si3 N4 )、氧化鋯(ZrO2 )等、這些化合物的混合膜或兩種或更多的疊層膜。這些絕緣膜可以藉由濺射、氣相沈積、CVD等形成。此外，還可以將上述絕緣材料的粒子分散在粘合劑中而形成絕緣層。藉由使用與包含在電致發光層中的粘合劑相同的材料和方法形成粘合劑材料即可。對其膜厚度沒有特別的限定，然而較佳的在10至1000nm的範圍內。
在本實施例模式中所示的發光元件藉由將電壓施加到中間夾有電致發光層的一對電極層之間，而得到發光。所述發光元件在直流驅動或交流驅動都可以工作。
藉由使用本發明，可以以簡單的方法製造驅動本實施例模式中所示的發光元件的薄膜電晶體，並且使它具有高可靠性。由此，可以以簡化了的步驟製造高可靠性的顯示裝置。因此，可以以低成本而且高成品率製造高精細而且高影像品質的顯示裝置。
300．．．基板
301．．．絕緣層
302．．．半導體層
303．．．閘極絕緣層
304．．．第一導電膜
305．．．第二導電膜
306．．．掩模層
307．．．第一閘極層
308．．．第二閘極層
309．．．掩模層
312．．．雜質元素
313a、313b．．．第二n型雜質區
314a、314b．．．第一n型雜質區
315．．．通道形成區
316．．．第一閘極層
321．．．絕緣層
320．．．基板
322a、322b．．．半導體層
323．．．閘極絕緣層
324．．．第一導電膜
325．．．第二導電膜
326a、326b．．．掩模層
327a、327b．．．第一閘極層
328a、328b．．．第二閘極層
329a、329b．．．掩模層
397a、397b．．．掩模層
330．．．雜質元素
333a、333b．．．第二n型雜質區
334a、334b．．．第一n型雜質區
335．．．通道形成區
387a、387b．．．第一p型雜質區
386a、386b．．．第二p型雜質區
388．．．通道形成區
332．．．雜質元素
336．．．第一閘極層
331．．．絕緣層
369a、369b．．．源極層或汲極層
339a、339b．．．p通道型薄膜電晶體
340．．．基板
341．．．絕緣層
342a、342b．．．半導體層
343．．．閘極絕緣層
344．．．第一導電膜
345．．．第二導電膜
346a、346b．．．掩模層
347a、347b．．．第一閘極層
348a、348b．．．第二閘極層
349a、349b．．．掩模層
352．．．雜質元素
354a、354b、354c、354d．．．第一n型雜質區
353a、353b、353c、533d．．．第二n型雜質區
355a、355b．．．通道形成區
357．．．掩模層
356．．．第一閘極層
398．．．絕緣層
359a、359b．．．n通道型薄膜電晶體
360．．．基板
361．．．絕緣層
362a、362b、362c．．．半導體層
363．．．閘極絕緣層
364．．．第一導電膜
365．．．第二導電膜
366a、366b、366c．．．掩模層
760．．．抗蝕劑膜
752a、752b、752c．．．遮光部分
751a、751b、751c．．．半透膜
750．．．透光基板
762．．．曝光區
761a、761b、761c．．．非曝光區
367a、367b．．．第一閘極層
368a、368b．．．第二閘極層
765．．．第一導電膜
766．．．第二導電膜
380．．．雜質區
373a、373b．．．第二n型雜質區
374a、374b．．．第一n型雜質區
394．．．第一n型雜質區
393．．．第二n型雜質區
377．．．通道形成區
396a、396b、396c、396d．．．掩模層
382．．．雜質元素
381a、381b．．．p型雜質區
399．．．絕緣層
383a、383b、383c、383d．．．源極層或汲極層
2700．．．基板
2701．．．像素部分
2702．．．像素
2703．．．掃描線側輸入端
2704．．．訊號線側輸入端
2751．．．驅動器IC
3700．．．基板
3701．．．像素部分
3702．．．掃描線側驅動電路
3704．．．訊號線側輸入端
4702．．．掃描線驅動電路
4700．．．基板
4704．．．訊號線驅動電路
100．．．基板
101a、101b．．．底膜
102．．．晶體半導體膜
103．．．半導體層
104．．．半導體層
105．．．半導體層
106．．．半導體層
107．．．閘極絕緣層
108．．．第一導電膜
109．．．第二導電膜
157a－e．．．掩模層
108．．．第一導電膜
109．．．第二導電膜
121、122、124、125、126．．．第一閘極層
131、132、134、135、136．．．第二閘極層
110a－e．．．掩模層
153a、153b．．．掩模層
152．．．雜質元素
145a、145b、148a－d．．．第一n型雜質區
144a、144b、147a－c．．．第二n型雜質區
146、149a、149b．．．通道形成區
155a、155b．．．掩模層
154．．．雜質元素
161a、161b、164a、164b．．．第一p型雜質區
160a、160b、163a、163b．．．第二p型雜質區
156a、156b．．．掩模層
120a、120b．．．第一閘極層
167．．．絕緣層
168．．．絕緣層
169a、169b、171a、171b、170a、170b、172a、172b．．．源極層或汲極層
173、176．．．p通道薄膜電晶體
174、175．．．n通道薄膜電晶體
204．．．週邊驅動電路區
206．．．像素區
181、182．．．絕緣膜
201．．．分離區
202．．．外部端連接區
203．．．佈線區
178．．．端電極層
179a、179b．．．佈線
205．．．連接區
183．．．開口
185．．．第一電極層
182．．．絕緣膜
186．．．絕緣層
189．．．第二電極層
188．．．電致發光層
190．．．發光元件
195．．．密封基板
192．．．密封材料
193．．．填充材料
40．．．控制裝置
42．．．影像拾取單元
43．．．頂蓋
33．．．填充材料
35．．．標記
45．．．標記
34．．．阻擋層
32．．．密封材料
30．．．TFT基板
20．．．相對基板
194．．．FPC
196．．．各向異性導電層
204．．．週邊驅動電路區
207．．．週邊驅動電路區
208．．．週邊驅動電路區
209．．．週邊驅動電路區
770．．．第一電極層
780．．．第二電極層
781．．．源極層或汲極層
771．．．絕緣膜
772．．．第一電極層
1300．．．元件基板
1355、1365、1375、1385．．．薄膜電晶體
1324a、1324b．．．佈線層
1317．．．第一電極層
1319．．．電致發光層
1320．．．第二電極層
1322．．．填充材料
1325．．．密封材料
1301a、1301b．．．絕緣層
1310．．．閘極絕緣層
1311、1312．．．絕緣膜
1314．．．絕緣層
1323．．．密封基板
1345a、1345b．．．佈線層
1381a、1381b．．．端電極層
1382．．．各向異性導電層
1383．．．FPC
222．．．外部端連接區
223．．．佈線區
224．．．週邊驅動電路區
226．．．像素區
1305．．．發光元件
1600．．．元件基板
1655．．．薄膜電晶體
1665．．．薄膜電晶體
1675．．．薄膜電晶體
1685．．．薄膜電晶體
1624a．．．佈線層
1624b．．．佈線層
1617．．．第一電極層
1619．．．電致發光層
1620．．．第二電極層
1621．．．保護膜
1622．．．填充材料
1625．．．填充材料
1601a．．．絕緣膜
1601b．．．絕緣膜
1610．．．閘極絕緣膜
1611．．．絕緣膜
1612．．．絕緣膜
1614．．．絕緣層
1623．．．密封基板
1633a．．．佈線層
1633b．．．佈線層
1681a．．．端電極層
1681b．．．端電極層
1682．．．各向異性導電層
1683．．．FPC
232．．．外部端連接區
233．．．佈線區
234．．．週邊驅動電路區
236．．．像素區
190．．．發光元件
860．．．電致發光層
870．．．第一電極層
850．．．第二電極層
802．．．第三層
803．．．第二層
804．．．第一層
600．．．基板
620．．．薄膜電晶體
621．．．薄膜電晶體
622．．．薄膜電晶體
623．．．電容器
630．．．像素電極層
631．．．定向膜
632．．．液晶層
633．．．定向膜
634．．．相對電極層
635．．．濾色器
695．．．相對基板
636a．．．偏振板
636b．．．偏振板
692．．．密封材料
604a．．．絕緣膜
604b．．．絕緣膜
611．．．閘極絕緣膜
612．．．絕緣膜
615．．．絕緣膜
616．．．絕緣膜
678．．．端電極層
696．．．各向異性導電層
694．．．FPC
637．．．間隔體
601．．．分離區
602．．．外部端連接區
608a．．．驅動電路區
608b．．．驅動電路區
606．．．像素區
603．．．密封區
652a．．．第一導電層
652b．．．第二導電層
651．．．n型雜質區
501、502．．．TFT
504．．．電容器
503．．．像素電極層
2702．．．像素
561．．．保護二極體
562．．．保護二極體
554、555．．．共同電位線
563．．．保護二極體
564．．．保護二極體
556、557．．．共同電位線
704．．．調諧器
705．．．視頻訊號放大器電路
706．．．視頻訊號處理電路
707．．．控制電路
708．．．訊號分割電路
709．．．音頻訊號放大器電路
710．．．音頻訊號處理電路
711．．．控制電路
712．．．輸入部分
713．．．揚聲器
2003．．．主螢幕
2009．．．揚聲器部分
2001．．．框體
2002．．．顯示面板
2004．．．數據機
2005．．．接收器
2006．．．分離遙控操作器
2007．．．顯示部分
2008．．．子螢幕
2010．．．框體
2011．．．顯示部分
2012．．．鍵盤部分
2013．．．揚聲器部分
986．．．印刷線路板
901．．．控制器
902．．．CPU
903．．．電源電路
904．．．傳輸/接收電路
900．．．面板
911．．．記憶體
929．．．音頻處理電路
908．．．柔性線路板(FPC)
905．．．像素部分
906a．．．第一掃描線側驅動電路
906b．．．第二掃描線側驅動電路
907．．．訊號線驅動電路
909．．．介面部分
910．．．天線埠
999．．．模組
932．．．VRAM
925．．．DRAM
926．．．快閃記憶體
920．．．控制訊號產生電路
921．．．解碼器
922．．．暫存器
923．．．計算電路
924．．．RAM
935．．．介面
931．．．傳輸/接收電路
930．．．輸入單元
933．．．天線
929．．．音頻處理電路
928．．．揚聲器
927．．．微音器
28．．．半導體裝置
11．．．電源電路
12．．．時鐘產生電路
13．．．資料解調/調制電路
14．．．控制電路
15．．．介面電路
16．．．儲存電路
17．．．資料匯流排
18．．．天線
26．．．感測器
27．．．感測器電路
19．．．讀取/寫入裝置
993．．．訊號處理電路
994．．．微音器
995．．．揚聲器
981．．．外殼
998．．．輸入單元
997．．．電池
996．．．框體
2101．．．主體
2102．．．框體
2103．．．顯示部分
2104．．．鍵盤
2105．．．外部連接埠
2106．．．滑鼠
2201．．．主體
2202．．．框體
2203．．．顯示部分A
2204．．．顯示部分B
2205．．．記錄媒體讀取部分
2206．．．操作鍵
2207．．．揚聲部分
2301．．．主體
2302．．．音頻輸出部分
2303．．．音頻輸入部分
2304．．．顯示部分
2305．．．操作開關
2306．．．天線
2401．．．主體
2402．．．顯示部分
2403．．．框體
2404．．．外部連接埠
2405．．．遙控接受部分
2406．．．影像接收部分
2407．．．電池
2408．．．音頻輸入部分
2409．．．取景框
2410．．．操作鍵
3400．．．啤酒瓶
3401．．．標籤
3402．．．處理器晶片
3412．．．傳送帶
3413．．．寫入器裝置
50．．．第一電極層
51．．．電致發光層
53．．．第二電極層
52．．．電致發光層
54、54a、54b．．．絕緣層
60．．．第一電極層
63．．．第二電極層
61．．．發光材料
62．．．電致發光層
64、64a、64b．．．絕緣層
90．．．處理器晶片
91．．．處理器晶片
97．．．處理器晶片
93．．．處理器晶片
94．．．處理器晶片
95．．．處理器晶片
96．．．處理器晶片
圖1A至1D為說明本發明的半導體裝置的製造步驟的圖；圖2A至2F為說明本發明的半導體裝置的製造步驟的圖；圖3A至3E為說明本發明的半導體裝置的製造步驟的圖；圖4A至4F為說明本發明的半導體裝置的製造步驟的圖；圖5A至5D為說明本發明的顯示裝置的製造方法的圖；圖6A和6B為說明本發明的顯示裝置的製造方法的圖；圖7A至7C為說明本發明的顯示裝置的製造方法的圖；圖8A和8B為說明本發明的顯示裝置的製造方法的圖；圖9A和9B為說明本發明的顯示裝置的製造方法的圖；圖10A和10B為說明本發明的顯示裝置的圖；圖11A和11B為說明本發明的顯示裝置的製造方法的圖；圖12為說明本發明的顯示裝置的圖；圖13為說明本發明的顯示裝置的圖；圖14為說明本發明的顯示裝置的圖；圖15為說明本發明的顯示裝置的圖；圖16為說明本發明的顯示裝置的圖；圖17A和17B為說明本發明的顯示裝置的圖；圖18A至18D為說明可以適用於本發明的發光元件的結構的圖；圖19A和19B為說明本發明的半導體裝置的製造步驟的圖；圖20A至20C為本發明的顯示裝置的俯視圖；圖21A和21B為本發明的顯示裝置的俯視圖；圖22為圖23中所說明的顯示裝置的等效電路圖；圖23為說明本發明的顯示裝置的圖；圖24為說明能適用於本發明的滴落注入法的圖；圖25為示出應用本發明的電子裝置的圖；圖26為說明應用本發明的電子裝置的圖；圖27A和27B為示出應用本發明的電子裝置的圖；圖28A和28B為說明本發明的半導體裝置的適用實例的圖；圖29為說明本發明的半導體裝置的適用實例的圖；圖30A至30G為說明本發明的半導體裝置的適用實例的圖；圖31A和31B為說明本發明的半導體裝置的適用實例的圖；圖32A至32D為示出應用本發明的電子裝置的圖；圖33為說明本發明的顯示裝置的圖；圖34A至34C為說明能適用於本發明的發光元件的結構的圖；圖35A至35C為說明能適用於本發明的發光元件的結構的圖。
本發明的選擇圖為圖4。
360．．．基板
361．．．絕緣層
362a、362b、362c．．．半導體層
363．．．閘極絕緣層
364．．．第一導電膜
365．．．第二導電膜
366a、366b、366c．．．掩模層
367a、367b．．．第一閘極層
368a、368b．．．第二閘極層
765．．．第一導電膜
766．．．第二導電膜
380．．．雜質區
373a、373b．．．第二n型雜質區
374a、374b．．．第一n型雜質區
319．．．非添加區域
394．．．第一n型雜質區
393．．．第二n型雜質區
375．．．n通道型薄膜電晶體
376．．．第一閘極層
377．．．通道形成區
396a、396b、396c、396d．．．掩模層
381a、381b．．．p型雜質區
399．．．絕緣層
383a、383b、383c、383d．．．源極層或汲極層
385．．．p通道型薄膜電晶體
395．．．電容
767．．．佈線層

Claims (7)

  1. 一種半導體裝置的製造方法，包含：形成第一半導體層、第二半導體層、以及第三半導體層；在該第一半導體層、該第二半導體層、以及該第三半導體層上形成閘極絕緣層；在該閘極絕緣層上形成第一導電膜；在該第一導電膜上形成第二導電膜；在該第二導電膜上，使用以多個強度透光的曝光掩模而在該第一半導體層上形成第一掩模層、該第二半導體層上形成第二掩模層、以及第三半導體層上形成第三掩模層；使用該第一掩模層、該第二掩模層、以及該第三掩模層蝕刻該第一導電膜和該第二導電膜，以分別形成第一閘極層和第二閘極層、第三閘極層和第四閘極層、以及第五閘極層和第六閘極層；在該第三半導體層、該第五閘極層、以及該第六閘極層上形成第四掩模層；使用該第四掩模層、該第一閘極層、以及該第二閘極層作為掩模將賦予n型導電性的雜質元素添加到該第一半導體層中，並且使用該第四掩模層、該第三閘極層、以及該第四閘極層作為掩模將賦予n型導電性的雜質元素添加到該第二半導體層中，以在該第一半導體層中形成第一n型高濃度雜質區域和重疊於該第一閘極層的第一n型低濃 度雜質區域，而在該第二半導體層中形成第二n型高濃度雜質區域和重疊於該第三閘極層的第二n型低濃度雜質區域；在該第一半導體層、該第二半導體層、該第一閘極層、該第二閘極層、該第三閘極層、以及該第四閘極層上形成第五掩模層；使用該第五掩模層、該第五閘極層、以及該第六閘極層作為掩模，將賦予p型導電性的雜質元素添加到該第三半導體層中，以在該第三半導體層中形成p型雜質區域；在該第一半導體層、該第三半導體層、該第一閘極層、該第二閘極層、該第五閘極層、以及該第六閘極層上形成第六掩模層；和使用該第六掩模層和該第四閘極層作為掩模去除重疊於該第二低濃度雜質區域的該第三閘極層的一部分。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中，藉由使用以多個強度透光的曝光掩模形成該第三掩模層。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中，形成高濃度p型雜質區域和低濃度p型雜質區域作為該p型雜質區域。
  4. 如申請專利範圍第1項的半導體裝置的製造方法，其中，該第五閘極層的上端部分和該第六閘極層的下端部分是互相對應的。
  5. 如申請專利範圍第3項的半導體裝置的製造方法， 其中，低濃度p型雜質區域形成在該第三半導體層中以和該第五閘極層重疊。
  6. 如申請專利範圍第1項的半導體裝置的製造方法，其中，使用半透光膜作為該曝光掩模，該半透光膜降低通過的光的強度。
  7. 如申請專利範圍第1項的半導體裝置的製造方法，其中，該曝光掩模具有衍射光柵圖形，該衍射光柵圖形具有曝光裝置的解析度或更小的寬度的開口和非開口部分。
TW95126762A 2005-07-29 2006-07-21 半導體裝置的製造方法 TWI397946B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005221983 2005-07-29

Publications (2)

Publication Number Publication Date
TW200707548A TW200707548A (en) 2007-02-16
TWI397946B true TWI397946B (zh) 2013-06-01

Family

ID=37674377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95126762A TWI397946B (zh) 2005-07-29 2006-07-21 半導體裝置的製造方法

Country Status (4)

Country Link
US (3) US7867791B2 (zh)
KR (1) KR101201443B1 (zh)
CN (1) CN1905165B (zh)
TW (1) TWI397946B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813076B (zh) * 2021-09-02 2023-08-21 日商鎧俠股份有限公司 儲存系統

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7402469B1 (en) * 2007-01-12 2008-07-22 Applied Micro Circuits Corporation System and method for selectivity etching an integrated circuit
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
JP5291617B2 (ja) * 2007-03-28 2013-09-18 旭化成ケミカルズ株式会社 リチウムイオン二次電池用、電気二重層キャパシタ用又は燃料電池用の電極、並びに、それを用いたリチウムイオン二次電池、電気二重層キャパシタ及び燃料電池
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5137798B2 (ja) 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101455308B1 (ko) * 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
WO2009075123A1 (ja) * 2007-12-12 2009-06-18 Sharp Kabushiki Kaisha 照明装置、表示装置、及びテレビ受信装置
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
FR2932012B1 (fr) * 2008-06-02 2011-04-22 Centre Nat Rech Scient Transistor supraconducteur a effet de champ et procede de fabrication d'un tel transistor.
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
KR101913995B1 (ko) * 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
US8785933B2 (en) 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9673037B2 (en) * 2011-05-31 2017-06-06 Law Research Corporation Substrate freeze dry apparatus and method
US20130126467A1 (en) * 2011-11-18 2013-05-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing conductive lines with small line-to-line space
US20130334168A1 (en) * 2012-06-16 2013-12-19 Leading Tech Communications Inc. Manufacturing method of circuit pattern
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
JP6391917B2 (ja) 2013-07-03 2018-09-19 株式会社ジャパンディスプレイ 発光素子表示装置及びその製造方法
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR102233669B1 (ko) * 2014-07-28 2021-03-31 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 유기 발광 표시 장치
TWI584703B (zh) * 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN106257621B (zh) * 2015-06-17 2019-12-03 华邦电子股份有限公司 栅极导电体及其制造方法
CN105304470A (zh) * 2015-09-29 2016-02-03 武汉华星光电技术有限公司 一种ltps阵列基板及其制造方法、显示装置
IL254452B (en) * 2017-09-12 2019-12-31 Senstation Tech Ltd A method and system for target detection by a passive radar system that utilizes sources of multi-channel quality according to provider
WO2019123826A1 (ja) * 2017-12-19 2019-06-27 Ｊｘ金属株式会社 半導体ウェハ、及びその製造方法
JP6463536B1 (ja) * 2018-05-09 2019-02-06 株式会社エスケーエレクトロニクス プロキシミティ露光用フォトマスクとその製造方法
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN109343811B (zh) * 2018-09-30 2022-06-24 维沃移动通信有限公司 一种显示调整方法及终端设备
CN109994426B (zh) * 2019-04-08 2021-02-09 合肥鑫晟光电科技有限公司 阵列基板及其制备方法
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111739841B (zh) * 2020-05-08 2023-10-03 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
CN112271192B (zh) * 2020-09-29 2023-07-04 京东方科技集团股份有限公司 显示基板及其显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
US6020598A (en) * 1996-11-08 2000-02-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including crossing gate wiring
US20020013020A1 (en) * 2000-07-27 2002-01-31 Sang-Gab Kim Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US20020011597A1 (en) * 2000-07-31 2002-01-31 Etsuko Fujimoto Light emitting device
US20030020065A1 (en) * 2001-07-27 2003-01-30 Semiconductor Energy Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832071A (ja) 1994-07-13 1996-02-02 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0936378A (ja) 1995-07-25 1997-02-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR100202234B1 (ko) 1996-06-10 1999-06-15 구자홍 박막트랜지스터 및 그 제조방법
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP5046452B2 (ja) 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002134756A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4801262B2 (ja) 2001-01-30 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
US6773944B2 (en) 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4401641B2 (ja) 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
US6020598A (en) * 1996-11-08 2000-02-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including crossing gate wiring
US20020013020A1 (en) * 2000-07-27 2002-01-31 Sang-Gab Kim Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US20020011597A1 (en) * 2000-07-31 2002-01-31 Etsuko Fujimoto Light emitting device
US20030020065A1 (en) * 2001-07-27 2003-01-30 Semiconductor Energy Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813076B (zh) * 2021-09-02 2023-08-21 日商鎧俠股份有限公司 儲存系統

Also Published As

Publication number Publication date
US20120202331A1 (en) 2012-08-09
TW200707548A (en) 2007-02-16
US20110111585A1 (en) 2011-05-12
CN1905165B (zh) 2015-09-16
US7867791B2 (en) 2011-01-11
US8168523B2 (en) 2012-05-01
US9006043B2 (en) 2015-04-14
KR20070015050A (ko) 2007-02-01
US20070023790A1 (en) 2007-02-01
KR101201443B1 (ko) 2012-11-14
CN1905165A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
TWI397946B (zh) 半導體裝置的製造方法
TWI472037B (zh) 半導體裝置，電子裝置，和半導體裝置的製造方法
KR101261222B1 (ko) 반도체장치 제조방법
KR101403312B1 (ko) 반도체 장치의 제작 방법
TWI427682B (zh) 顯示裝置的製造方法
KR101398917B1 (ko) 표시장치 및 표시장치의 제작 방법
JP4777078B2 (ja) 半導体装置の作製方法
TWI411486B (zh) 半導體裝置的製造方法
TWI395028B (zh) 顯示裝置和其製造方法
TWI427702B (zh) 顯示裝置的製造方法
JP4700484B2 (ja) 半導体装置の作製方法
JP5036241B2 (ja) 半導体装置の作製方法
JP5210594B2 (ja) 半導体装置の作製方法
TW201423983A (zh) 半導體裝置及其製造方法
JP5110785B2 (ja) 表示装置の作製方法
TW200824000A (en) Method for manufacturing display device
JP4845491B2 (ja) 半導体装置の作製方法
JP4777203B2 (ja) 半導体装置
JP4754798B2 (ja) 表示装置の作製方法
JP2006344584A (ja) 表示装置及び表示装置の作製方法
JP5089036B2 (ja) 半導体装置の作製方法及び発光装置の作製方法
JP5177971B2 (ja) 半導体装置の作製方法、及び半導体装置
JP2008034829A (ja) 表示装置及び表示装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees