TWI377647B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI377647B
TWI377647B TW097108666A TW97108666A TWI377647B TW I377647 B TWI377647 B TW I377647B TW 097108666 A TW097108666 A TW 097108666A TW 97108666 A TW97108666 A TW 97108666A TW I377647 B TWI377647 B TW I377647B
Authority
TW
Taiwan
Prior art keywords
film
tantalum
etching
condition
forming
Prior art date
Application number
TW097108666A
Other languages
English (en)
Other versions
TW200845298A (en
Inventor
Mitsugu Tajima
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200845298A publication Critical patent/TW200845298A/zh
Application granted granted Critical
Publication of TWI377647B publication Critical patent/TWI377647B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

九、發明說明： 相關申請案之對照參考資料 本申請案主張2007年3月20曰提申的曰本專利申請案 第2007-072343號之優先權，且其全部内容被併入在此供參 考。 【發明所屬之技術領域3 發明領域 本發明有關一種半導體裝置與其製造方法，並更特別 是一種具有一導電圖案之半導體裝置及其製造方法 【先前技術；1 發明背景 在從一矽薄膜來形成一MOS電晶體，其構成一半導體 裝置，的閘極電極的步驟中，一η型或p型雜質被植入到該 矽薄膜中。 為了確保導電率及當作一載子移動區的源極/汲極 區，一閘極電極所要求的一雜質濃度分佈、一深度等分別 是不同的。為此原因，此一程序現被研究，施加至構成該 閘極電極的矽薄膜的雜質離子植入與一為形成一矽基材中 該等源極/汲極區的雜質離子植入是不同時實行。 此程序包含個別的步驟有：：經由一閘極絕緣薄膜，生 長一多晶矽薄膜在一矽基材上；然後將該雜質離子植入到 該多晶矽薄膜；並且然後藉由光微影法，將該多晶矽薄膜 圖案化成一閘極形狀。 當該多晶矽薄膜的薄膜厚度變厚時，該卞層部分中的 1377647 4 9 雜質濃度是不足的，於是一空乏層在該閘極電極中被增 加，且因此該閘極絕緣薄膜的一有效薄膜厚度被增加。結 果，導致該MOS電晶體之性能的減少。 對比下，當加速能量被提高，以便將一雜質導入到該 5 該厚的多晶矽薄膜在一足夠的深度時，打破該閘極絕緣薄 • 膜的雜質量是增加的。因此，存在有此一問題是，一漏電 流係容易流自該閘極電極。 同時，亦考慮到形成在其側表面上的側壁間隔物之寬 度與薄膜厚度之最佳化來設定該閘極電極的薄膜厚度。因 10 此，當該多晶矽薄膜變薄時，加寬該側壁間隔物的寬度是 困難的。 該側壁間隔物是藉由形成一絕緣薄膜在該閘極電極與 該矽基材上並然後非等向性蝕刻該絕緣薄膜以便將它留在 該閘極電極的側表面上之步驟而形成。此側壁間隔物被用 15 來保護該等源極/汲極區的擴大區，該側壁間隔物的寬度取 • 決於該閘極電極的高度。 【發明内容】 發明概要 根據發明的一觀點，一種製造一半導體裝置之方法， ' 20 具有步驟有形成一第一矽薄膜在該第一絕緣薄膜上、形成 一第二矽薄膜在該第一矽薄膜上、在一第一條件下，將該 第二矽薄膜第一蝕刻有一不致使該第一矽薄膜露出之深 度、在一第二條件下，其給予一高於該第一條件的垂直蝕 刻成分比，將該第二矽薄膜的一剩下部分與該第一矽薄膜 6 1377647 第一蝕刻有一不致使該第一絕緣薄膜露出之深度、及在一 - 第三條件下，其中該第一矽薄膜的蝕刻率和該第一絕緣薄 膜的蝕刻率之比是大於該第二條件中者，將該第一矽薄膜 的一剩下部分第三蝕刻，其中第一矽薄膜中一第一導電型 5 之雜質濃度是高於該第二矽薄膜中該第一導電型之雜質濃 . 度。 圖式簡單說明 參考該等附圖，將連結非限制的實施例來說明發明。 • 第1A至第1U圖是顯示形成一種根據本發明一實施例 10 之半導體裝置之步驟的截面圖； 第2圖是一標繪圖，其顯示在圖案化一構成根據本發明 ' 之實施例的半導體裝置之矽薄膜所使用的C H x F y氣體之流 率比ct與一圖案剖面之間的關係；及 第3圖是一顯示構成一 MOS電晶體之閘極電極之截面 15 圖。 C實施方式3 ® 雛冑施狀象細說明 本發明的一實施例將參考該等圖式被詳細說明如下。 " 在以下說明中，為了解釋，特定命名被提出以提供於此所 * 20 揭露之不同發明觀念的完全理解。然而，對於嫻熟以技藝 • 者而言，明顯的是，為了實踐於此所揭露的不同發明觀念 . 可能不需這些特定細節。 本發明之發明人發現到的事實是，當構成一閘極電極 之多晶矽薄膜之下層部分中的雜質濃度被提高以抑制該閘 7 =極中的工乏層的擴大時於此下層部分中可增加該側 ㈣，錢得該閘極她的—有效長度被減小。 此之原因可被視為，當雜質濃度被增加超出—預定範 圍時，一蝕刻率被増加。 β〆閘極電極的寬度被減少到幾十個nm時’增加了因 該閑極電極之舰—在該電晶體特性上的影響。 本發月的目標是提供一種半導體裝置及其製造方 法，其能夠提供由砂形成之導電圖案的一下層部分與一上 層部分之大小一致的寬度。 一八^據本發明的—實施例，n薄膜，其被形成在 一3有在1濃度下的第-導電型雜質的第-石夕薄膜上， 在一暴露自—遮罩的區域中，被_有-不致使該第-石夕 薄膜露出在外的深度，然後該第二石夕薄膜的剩下部分虫大 部分的第1薄膜，在垂直方向上顯示—高非等向性的钱 刻條件下被飯刻，並且然後該第一石夕薄膜的剩下部分，在 對於在該第-㈣膜下方的絕緣薄膜給卜高選擇性_ 之條件下被蝕刻。 結果’該第一石夕薄膜的側關能被抑制，由該第一與 第二石夕薄膜所形成的該等圖案之寬度能夠變成實質上」 致’或者在厚度方向上的任何位置幾乎相等，而且該等圖 案的一目標線寬度能被獲得。 本發明的—實施例將參考該等圖式被詳細說明如下。 第1A至第⑴圖是顯示形成一種根據本發明一實施例 之半導體裝置之步驟的截面圖。在該較佳實施例中，有關 1377647 製造該半導體裝置之範例，一改良的方法將詳細被說明。 應注意的是，發明並不限於一半導體裝置。 首先’如第1Α圖所示，一ρ井2、一N井3、及元件隔離 層4被形成在一半導體基材，例如一矽基材丨上。 5 藉由形成一於—Ρ井中有一開口之抗蝕劑圖案（未示) 在該矽基材1上、並且然後，經由該開口，離子植入一ρ型 摻雜物於該矽基材1之步驟，該卩井]被形成。例如，硼(Β) 被使用作為該ρ型摻雜物。例如，加速能量被設定至12〇 keV 且一摻雜量被設定至lxl〇13 /cm2,當作硼的離子植入條件。 10 同樣地，藉由利用該抗蝕劑圖案，將一η型摻雜物離子 值入到一Ν井區而形成該ν井3。例如，填(ρ)被使用，當作 該η型摻雜物。例如，加速能量被設定至3〇〇 keV且一摻雜 量被設定至lxl013/cm2，當作磷的離子植入條件。 在形成该P井2與該N井3之後，淺溝渠隔離(STI)被形成 15於該矽基材1中，作為該元件隔離層4。該STI形成程序包含 個別的步驟有形成一在元件隔離區中具有開口的氮化矽薄 膜(未示)在該矽基材1上、藉由蝕刻未覆蓋有該氮化矽薄膜 之部分，形成溝渠4a於該矽基材卜藉由磷酸，除去該氮化 矽薄膜、及將一氡化矽薄膜埋入該溝渠乜中。形成在該矽 20基材1之上表面上的氧化矽薄膜是藉化學機械研磨(CMP)法 由或此類者來去除。 在此情況下，代替形成該STI，氧化矽薄膜可藉由局部 碎氧化(LOCOS)法被形成作為該元件隔離層4。 最後’例如，1 nm至2 nm厚度的一氧化矽薄膜，藉由 9 化學氣4 吼相沉積(CVD)法，被形成在該矽基材丨之上表面上， —閘極絕緣薄膜5。在此情況下，其它元件可被加至該 氡化矽薄膜，並且就該氧化矽薄膜來說，它的厚度可被設 定至1 nm至2 nm。 然後，如第1B圖所示，一第一矽薄膜6是藉由該cVD 法，被形成以便具有例如30 nm或更大但60 nm或更小的一 厚度。單矽烷、二氯矽烷、或此類者被使用作為一用來生 長該第一矽薄膜6之反應氣體。於生長大氣中的一壓力被設 定到約40 Pa(帕）。 然後’一非結晶形石夕薄膜與一多晶石夕薄膜中任何一個 可被利用，作為該第一矽薄膜6。例如，當該多晶矽薄膜生 長時，一生長溫度被設定到約62(TC，而當該非結晶形矽薄 膜生長時’一生長溫度被設定到約580°C或更低。 然後’一光阻劑被塗在該閘極絕緣薄膜5上且然後被曝 光/顯影。因此，如第1C圖所示，一第一抗蝕劑圖案7被形 成。於是，在該N井3上的第一矽薄膜6被覆蓋有該第一抗蝕 劑圖案7，但在該p井2上的第一矽薄膜6被露出。 然後’一 η型雜質被離子植入到該露出自該第一抗蝕劑 圖案的第一矽薄膜6中。磷(ρ)或砷(As)被使用作為該η型雜 質。例如，一摻雜量被設定至4xl0i5 atoms/cm2，且加速能 量被設定至1 〇 keV。 因此，該第一石夕薄膜6中的η型雜質濃度，於該ρ井2上 的一區域是超過lxlO1» atQms/ern2。 在該第一抗蝕劑圖案7被去除後，該光阻劑再度被塗在 該第一矽薄膜6上且被曝光/顯影。因此，如第1〇圖所示， 一第二抗蝕劑圖案8被形成來覆蓋在該p井2上的第一矽薄 膜6並露出在該N井3上的第一石夕薄膜6。 然後，一P型雜質被離子植入到該露出自該第二抗蝕劑 圖案8的第一矽薄膜6中。硼(B)被利用作為該p型雜質。例 如，一摻雜量被設定至5xl015atoms/cm2,且加速能量被設 定至2 keV。 於是，該第一矽薄膜6中的p型雜質濃度，於該N,3上 的一區域是超過lxl〇18 atoms/cm2。 然後’一第二抗蝕劑圖案8被去除。然後，如第1E圖所 示’ H薄膜9是藉由該CDV法，被形成在該第_石夕薄 膜上’以便具有例如5 〇 n m或更大但8 〇 n m或更小的一厚度。 該第二石夕薄膜9的生長條件可被設定成與該第一砂薄 膜6的完全-致，除了薄膜厚度外。然後，該非結晶形砂薄 膜或該多㈣賴可被用來作為該第二料膜9，且個別的 生長溫度被設定等於該第一矽薄膜6的生長溫度。 在本實施例中，該離子植入雜質之步驟未被施加至該 第二石夕薄W ’且該第二㈣膜9是_在它的未_狀態 直到它被圖案化。然而，該第二石夕薄膜9中的第一導電型雜 質可在-低於該第4賴6中該第_導電㈣f的濃度 下被離子植人4此情況下，在完成該離子植人後的—雜 質濃度被設定到lxlO18 atoms/cm2之下。 此處，該第一石夕薄膜6與該第二石夕薄膜9的總厚度是根 據考慮到碰步射所形成之側壁<側寬度的大小、閑極 1377647 電極的一電阻值等來決定。 導入到該第一矽薄膜6中的雜質，可在該第二矽薄膜的 生長JL或該生長豫，被活性化。該n型雜質與該p型雜質可 在每次它們被導入時被活性化。例如，一活化的溫度可被 5 設定制約900至100°C。 然後，如第1F圖所示，一硬薄膜1〇被形成在該第二矽 薄膜9上。一氮化鈦(TiN)薄膜，例如藉由濺鍍，被形成在 該第二矽薄膜9上，作為該硬薄膜1〇，並且同樣地一氧化矽 薄膜，藉由使用一四乙基矽氧烷(TE〇s)氣體的CVD法，被 10 形成在該硬薄膜10上。 然後，如第1G圖所示，一光阻劑被塗在該硬薄膜1〇上 並然後被曝光/顯影。因此，一第三抗蝕劑圖案u，其具有 閘極電極形狀在該p井2與該N井上，被形成。在此情況下， 在閘極電極方向上該第三抗蝕劑圖案^的長度，例如被設 15 定至30 nm至60 nm，在該p井2與該N井3上。 然後，如第1Η圖所示，該硬薄膜1 〇是藉由银刻並利用 該第三抗蝕劑圖案11作為一遮罩的使用來圖案化。因此， 留在該第三抗蝕劑圖案11之下的硬薄膜10被用作—硬遮罩 10m，即一缺刻遮罩。 20 在此情況下，該硬遮罩10m並非必要的，且該第三抗 蝕劑圖案11可被直接形成在該第二矽薄膜9上。 然後，該第一矽薄膜6與該第二矽薄膜9是藉由在以下 條件下分別地電漿蝕刻，被圖案化。這些蝕刻在同一閥室 中被執行。 12 1377647 - f先’如第ii圖所示’在未覆蓋有該硬遮罩】〇m之部分 • 中的第二㈣膜9，在該等第一_條件下，被_達到: 的厚度的_間。-_深度被設定至該第二石夕_9之厚度 的70%或更高，以致於該亦-石夕薄膜不被暴露至外部。$ ' 5是，該第一矽薄膜係可稍微暴露至外部。 ' 例如，—由溴化氫(ΗΒΓ)與氧(〇2)組成的混合氣體、— 由氯㈣，ΗΒΐ*與A組成的混合氣體、及—由四敦化碳 (CF4)，Cl2，册與〇2組成㈣合氣財的任何—個氣體可 • 被選擇作為此情況中的钱刻氣體。同樣地，該银刻大氣令 10的一壓力被設定至數個1111'01·1·，或者在數個mT〇rr或更多但 • 10 mTorr或更小的一範圍中。 - 該第一蝕刻條件是可由兩個子步驟來建構。即，當一 氧化物薄膜被細薄地形成在該第二石夕薄膜9的表面上時田使 用如Cb或CF4的條件可被利用作為該初始步驟。 15 接著’蝕刻的條件’從該第-蝕刻條件，被改變成— f二敍刻條件。然後，如第Π圖所示，於未覆蓋有該硬薄 •膜l〇m的區域中，該第二石夕薄膜9的—剩下部分，在該第二 侧條件下触刻。此後，該第_料臈6被_達該厚1 的中間。 20 在該第二触刻條件下’該第一石夕薄膜6的姓刻深度被設 定至20 nm或更大以致於該閘極絕緣薄膜5不被暴露至外 面。然而，該閘極絕緣薄膜可能是稍微暴露至外面。若大 於上述的_深度被設定，則其厚度為薄的閘 容易被去除，且—次财基材1的表面亦被㈣。、為專此原 13 因，有必要防止該閘極絕緣薄膜5的去除。 在該第二姓刻條件下，藉由將ciixFy(x，y分別為原子 的數量)加至Cl2 ’ HBr，碘化氫(HI)與溴(ΒΓ2)中至少一個氣 冑而獲得的-氣體被用來作為—反應氣體。例如，一含有
. 5 CH2F2 ’ CHF3與CH3F中至少—個的氣體可被用作該CHxF ^ 氣體。 y • 纽料下，該_大氣的i力分顺設定成低的 ^ 諸如〇.6 Pa’並且同樣地施加至相對於該基材之電極的—高 頻電源的功率，例如被設定至600 ”的_高能量。結果，在 1〇垂直於該基材的方向之蝕刻成分是増加的。 該CHxFy的流率被設定至一總氣體流率的2至5流率 %。同樣地，該HBr氣體的流率被設定至例如25() sccm。該 cHxFy的流率之細節稍後將被說明。 接著，银刻條件是從該第二姓刻條件被改變到一第三 15蝕剡條件。因此，如第1K圖所示，該第一矽薄膜6的一剩下 φ 。卩分’在一未覆蓋有該硬遮罩1〇m以露出該閘極絕緣薄膜的 區域中，被蝕刻。 該第三蝕刻條件被設定至該條件，其能將該第一矽薄 膜6和構成該閘極絕緣薄膜5的氧化物薄膜，例如，該氧化 20矽薄膜’之選擇性蝕刻比高度地設定至如1〇〇倍。因此，於 5亥第一石夕薄膜6之蝕刻的最後階段’該矽基材1的表面被露 .. 出之如此情況能防止。 - 在此情泥下，HBr，〇2與氦(He)的一混合氣體被用來作 為該姓刻氣體’且該蝕刻大氣的壓力被設定至一高壓力， 14 1377647 例如差不多10.7 Pa。 該第三蝕刻條件可進一步被分成兩個子步驟。在此情 況下，一第二子步驟中，該矽薄膜和該氧化矽薄膜的一蝕 刻比被提高，而不是一第一子步驟。 5 這是因為由一最後過度蝕刻條件所導致之該第一矽薄 膜6的側蝕刻時間，必須藉由在露出該閘極絕緣薄膜5之前 立即改變該條件’儘可能短地被減少。 當該第一矽薄膜6與該第二矽薄膜9在上述蝕刻條件中 被圖案化時，在該閘極長度方向之圖案寬度的誤差能被抑 10 制在10%中。 然後，該第二抗蝕劑圖案11被氧電漿或溶劑去除。隨 後，如第1L圖所示，構成該硬遮罩1〇m之該氧化矽薄膜被 一緩衝氫氟酸去除，且位於下面的TiN薄膜被一熱磷酸去 除。在此情況下，該TiN薄膜可藉由非等向性蝕刻，其被應 15用來在稍後步驟中形成該側壁間隔物，被去除。 由於上述，形成在該P井2與該N井3上該第一矽薄膜6 與該第二賴膜9的圖案分別被用來作為-閘極電極12a與 一閘極電極12b。 於未覆蓋有該閘極電極12a，12b的區域中該間極絕緣 薄膜5 ’在相同於構成該硬遮罩1〇m之氧化石夕薄膜被去除實 的時間，被去除。在此之後，-氧化石夕薄膜(未示)是藉由熱 氧化法，生長在該矽基材1的表面上。 然後，如第1M圖所示，-„型擴大區以被形成在該間 極電極^兩侧上邮井2中。同樣地，一P型擴大區Ha被形 15 1377647 成在該閘極電極12b兩側上的N井3中。 例如，在該N井3上之區域是覆蓋有一光阻劑（未示）的 清況下，該η型擴大區13a是藉由將砷植入到該卩井2中而形 成。在此情況下，例如，1 keV的加速能量與lxl〇i5/cm2的 5摻雜量被設定作為該As離子植入的條件。 d後，用於覆蓋該N井3的光阻劑被去除，並且然後該 P井2被覆蓋有另一光阻劑(未示）。然後，硼被離子植入到該 路出的N井3中。因此，該p型擴大區14a被形成在該間極電 極12b兩側上的!^井3中。例如，〇 5 keV的加速能量與ΐχΐ〇0 10 /Cm2的摻雜量被設定作為該B離子植入的條件。 然後’用於覆蓋該P井2的光阻劑被去除。然後，該氧 化石夕薄膜(未示）’例如藉由一氫款酸，從該石夕基材！的表面 被除去，除了位於下面之該等閘極電極12a，12b之區域外。 然後，如第1N圖所示，例如一90 mn厚度的絕緣薄膜 15 15 ’藉由該CVD法’被形成在該石夕基材嗅該等間極電極 仏’ 12b上。在此情況下，—氧化砂薄膜的—層或一氣化 石夕薄膜的兩層及-氮化石夕薄膜被形成作為該絕緣薄膜。 當該第-㈣臈6或該第二砂薄膜9在—非結晶形狀態 下被形成時，該非結晶形石夕可在第1N圖的步驟後藉由快 2〇速熱退火(RTA)被結晶化以改變體積。因此一應力被施加 ^在該等閘極電極12a，12b之通道區且載子的遷移率被提 两° 然後，如第10圖所示，該絕緣薄膜15被回钱刻，以致 於此絕緣薄膜15分別被留在該等閑極電極12a，12b的兩側 16 1377647 4刀上’作為一側壁間隔物15s。 然後該N井3與該P井2係交替地覆蓋有一光阻劑（未 不）。然後，一相反導電型的雜質分別被離子植入到在露出 區域上的叫3與？井2中。於是，n型源極/沒極區13與p型源 5極/汲極區14分別被形成在該等未覆蓋有該等閘極電極12a 與12b與該等側壁間隔物15s的區域中。 例如，該等η型源極/汲極區13是藉由離子植、As到該p 井2中，被形成在該閘極電極12|3的兩側上。在此情況下， 例如’ 6keV的加速能量與6xl〇15/cm2的摻雜量被設定作為 10該B離子植入的條件。 然後’分別被注入到該P井2與該N井3中的該等摻雜量 是藉由退火該矽基材1而被活性化。 然後，如第1P圖所示，一鎳(Ni)薄膜16，藉由使用一 Ni目標的濺鑛，以20 nm之厚度，被形成在該石夕基材1上。 15因此，該等閘極電極12a ’ 12b、該P井2、及該N井3被覆蓋 有該Ni薄膜。此處，一耐火金屬諸如NiPt或此類者可被形 成來取代Ni。該Ni薄膜16或NiPt薄膜的厚度可被設定至8 nm或更大，但該厚度最大被設定至200 nm。 然後，一由TiN所製成的保護薄膜，藉由濺鍍，被形成 20 在該Ni薄膜上。該TiN是藉由使用一鈦(Ti)目標與一氖氣而 形成。此處，Ti可被形成作為該保護薄膜17，取代TiN。同 樣地，該保護薄膜17的形成可被省略。 此處，在形成該Ni薄膜16之前，該矽基材1的表面被一 緩衝氫氟酸清潔。此清潔是，在施加以便’在該熱氧化薄 17 膜方面’擬m料5 nm之厚度的條件下，被完成。 然後’如第1Q圖所示，藉由將該矽基材1在22(TC至 280 C的溫度(例如’ 26〇。〇下退火30秒，導致該鎳與該第二 石夕薄膜9一起反應。因此，矽化物層18與19分別被形成在該 P井2中該等η型源極/汲極區13與該閘極電極12a上。同樣 地’碎化物層20與21分別被形成在該n井3中該等p型源極/ 汲極區14與該閘極電極121)上。當該Ni薄膜被使用時，該等 矽化物層18至21被形成作為一矽化鎳層。 該等形成在該閘極電極12a，12b上的矽化物層19，21 降低了該第二矽薄膜9的電阻。在此情況下，該第一矽薄膜 6中的雜質，藉由退火，係可擴散到該第二矽薄膜的下層 中，以降低一電阻。 然後，如第1R圖所示，該保護薄膜17與未反應的Ni薄 膜16，藉由使用硫酸與過氧化氫的一混合溶液、氫氣酸與 過氧化氫的一混合溶液或此類者，被除去。然後，藉由在 300至500的一溫度範園中將該等矽化物層18至21退火，導 致該鎳與該矽一起反應。 在此情況下，該等矽化物層18至21的基本材料並不限 於該矽鎳或鎳合金矽化物。一矽化鈷（CoSi2)或一矽化鈦 (TiSi2)可藉由使用一鈷(Co)薄膜或一Ti薄膜，取代該Ni薄膜 16，來形成。 由於上述，一具有該閘極電極12a、該等n型源極/汲極 區13等的NM0S電晶體Τι被形成於該Ρ井2中。同樣地，一 具有該閘極電極12b、該等Ρ型源極/汲極區14等的NMOS電 1377647 晶體Τ2被形成於該N井3中。 然後，如第is圖所示，一氮化矽薄膜(SiNyi薄膜(yl; 成分比)）22與一氧化矽薄膜23，藉由該電漿CVD法，被形 成在該矽基材1上，以便分別具有5〇 nm之厚度與6〇〇 〇111之 5厚度。在此情況下，該氮化矽薄膜22與該氧化矽薄膜23的 生長溫度被設定至例如40(TC。該氮化矽薄膜22與該氧化矽 薄膜23當作一介層絕緣薄膜^為了該通道部分中的應力控 制之目的，一具有一拉張應力的氨化物薄膜或一具有一壓 縮應力的氮化物薄膜可被用來作為該氮化矽薄膜22。 10 然後，該氧化矽薄膜23藉由CMP被磨光，以便平坦化 它的上表面。 然後，一光阻劑（未示)被塗在該氧化矽薄膜2 3上，並且 然後被曝光/顯影。目此，開口（未示）分別被產生在該等閉 極電極12a與12b、該等_源極/汲極區13、及該等p型源極/ 15汲極區14上所形成的該等石夕化物層18至21上的光阻劑中。 然後，該氧化石夕薄膜23與該氮化石夕薄膜22，經由該光 阻劑中的該等開口，被钱刻。因此，如第ιτ圖所示，接觸 孔23a-23f被形成於該氧化㈣膜2埃該氮化㈣膜如。 此步驟中’該氧切薄肋，藉由制—Cx2Fy2/Ar/〇2 為基礎(x2，y2;原子的數量)之氣體的乾餘刻，祕刻。同 樣地’該氮化石夕薄膜22，藉由使用—c為VO#為基礎 (x3，y3;原子的數量)之氣體的乾蝕刻，被蝕刻。 然後，2nm至8肺厚度的一終藉由該電漿cvd法， 被形成在該等接觸孔23a至23f㈣絲面與絲面及該氧 19 1377647 化梦薄膜23上，作為一膠層》然後，1 nm至2〇 nm厚度的— ，藉由濺鍍，被形成在該Ti層上，作為一阻障金屬層。 然後，該W層、該TiN層、及該Ti層，藉由該CMp ,從 6玄氧化石夕薄膜23的一上表面被除去。結果，留在該等接觸 5孔233至23£中之該W層、該TiN層、及該Ti層扮演導電栓24a 至 24f。 然後，如第1U圖所示，一由例如一阻障金屬與鋁構成 的多層結構所形成的導電薄膜被形成在該氧化矽薄膜幻 上。然後，藉由利用光微影法來圖案化該導電薄膜，形成 10 配線25a至25f。 然後，一介層絕緣薄膜、配線、導電栓等被形成在該 等配線25a至25f及該氧切薄膜23上。鮮程序的細節: 此將被省略。 同時，在圖案化該等閘極電極之步驟中，為何該第二 15姓刻條件中所用之CHxFy氣體的—流率被設定到H體 流率的2至5流率％的原因是由於第2圖所示之實驗結果的 效應。 第2圖顯示該C H x F y氣體之流率比α與該等間極 與12b的一圖案剖面之間的關係。 帛2圖中，-縱座標代表，於第3圖所示的閘極電極⑵ 或12b中，在該第-石夕薄膜6與該第二石夕薄膜9之間的邊界， 例如於-高度的中心位置，該絲面的—寬度^和—寬度 w2的-圖案比(Wl/w2)，並且一橫座標代表該ch^氣體= 流率比α。 20 1377647 ^ 當一圖案比為1時，該閘極電極12a或12b的寬度從頂部 ' 至底部實質上被形成一致。因此，該閘極電極12a或12b的 一目標線能被獲得。 該圖案比是希望它達到近1。但所察知的是，因為該圖 5 案化誤差的容忍度是在例如10%中，所以根據第2圖所示之 . 實驗結果，一流率比α最好應被設定至2流率％至5流率0/〇。 . 此方式中，當該CHxFy氣體的一流率比α被設定至一總 氣體流率的2至5流率％時’在利用一高雜質濃度的第一矽 ® 薄膜6的蝕刻期間，一沉積層，在其最佳條件下，被形成在 10 因蝕刻所形成的側表面上。因此，該側蝕刻被防止且該錐 、 形的形狀是難以被形成。 於是，最好的是，在構成該閘極電極12a或12b之第一 妙薄膜6與該第二矽薄膜9之間的邊界之寬度應被設定到該 第一矽薄膜6之底表面寬度的90%或更大。 15 順便，若該第一蝕刻條件被完全相同地設定至該第二 φ 餘刻條件，當該第二矽薄膜9自該上表面被除去時，該第二 石夕薄膜9和該第三抗蝕劑圖案η的一選擇性蝕刻比被降 ， 低’或者貼附至該側壁的氟碳聚合物之量對於使一圖案精 確度惡化是太多了。 2〇 如以上所述，根據本實施例，施加來蝕刻未摻雜或具 有—低雜質濃度之該第二矽薄膜9上至其厚度的中間的第 - 一蝕刻條件、施加來蝕刻該第一矽薄膜6從該第二矽薄膜9 的中間上至其厚度的中間之第二蝕刻條件、及施加來從該 第—矽薄膜6的中間完全蝕刻該第一矽薄膜6的第三蝕刻條 21 1377647 件的該等錄刻條件分別被改變β 因為該第二矽薄膜9是未摻雜的 度’所以與該第-石夕薄膜6相比 =一低雜質濃 第二伽，。因此，其，該沉:層=難以發生在該 5極電極Ua與12b的第一钱刻條件，著點合至該相 , 者蝕刻的進行而逐 漸顯出，破設定作為該第二料膜9_刻條件。同樣地， 因為一侧深度，藉由將該第i刻條件中的-敍刻時序,
最佳化，被設定至該第二石夕薄膜9之薄膜厚度的7〇%或更 多，.所以該沉積層的附著被防止且該錐形的形狀被抑制。 10因此，一目標線寬度容易被獲得。 同樣地，該第二石夕薄膜9的剩下部分與大部分的第一石夕 薄膜6在該第二侧條件中被姓刻。因此，具有—高雜質濃 度之第-㈣膜6的側侧被抑制，並且一目標線寬度容易 被獲得。 15 同樣地，該第二敍刻條件的-應用範圍被設定到-範 圍，其從該第二矽薄膜9的下層部分至該第—矽薄膜之厚度 的至少70%且具有一咼雜質濃度，例如，上至2〇 nm或更多 的一深度。因此，該側蝕刻的影響被防止。 在此情況下，該第一矽薄膜6中的一雜質濃度被設定到 20 ixl〇18atoms/cm2或更高。當該雜質濃度小於此值時，一缺 陷的形狀，甚至藉由該第一钮刻條件中的餘刻，也鮮少發 生。 另外，在執行該第一矽薄膜6的過度姓刻時，該第一矽 ’專膜6和該位於下方的閘極絕緣薄膜5的選擇性餘刻比，藉 22 1377647 由在該第三蝕刻條件中蝕刻該第一矽薄膜6，被充分地設 高。因此，防止了在該等閘極電極12a，12b兩側上該石夕基 材1的不必要银刻。 在此方式中’該等姓刻條件被改變至少三次。因此， 5該等閘極電極123與121?的形狀之誤差能被抑制，且最佳線 寬係能糟由形成具有一目標寬度的圖案而獲得。 在上述實施例中，藉由蝕刻該第一矽薄膜6與該第二矽 薄膜9 ’同時使用一遮罩，形成了該等閘極電極12a與12b。 但由一矽薄膜所製成的該等配線、及其它導電圖案可藉由 10使用該第一至第三蝕刻條件來形成。 在以上說明書中，發明已參考其特定實施例而說明。 然而，明顯的是，在不脫離發明之更廣泛精神與範圍下， 可達成不銅的修改與變化。例如，讀者所要理解的是，於 此所述之程序動作特定順序及組合僅僅是說明的，並且發 15明係月匕利用不同或額外的程序動作，或者程序動作的一不 同組合或順序來執行。依照-另外的範例，-個實施例的 每個特徵係此與它實施例所式的其它特徵混合且相配線 板。附帶且明顯地’特徵可依所需的來增加或減少。於是， 除了按照所依附之申請專利範圍及其等效外發明並不被 20 限制。 【圖式簡率說明】 第1A至第lum β _ 圚疋顯示形成一種根據本發明一實施例 之半導體裝置之步驟的截面圖； 第2圖疋—標繪圖’其顯示在圖案化-構成根據本發明 23 1377647 之實施例的半導體裝置之矽薄膜所使用的CHxFy氣體之流 率比α與一圖案剖面之間的關係；及 第3圖是一顯示構成一MOS電晶體之閘極電極之截面
圖。 【主要元件符號說明】 1…石夕基材 14a…ρ型擴大區 2…Ρ井 15...絕緣薄膜 3···Ν 井 15s...側壁間隔物 4...元件隔離層 16...錄薄膜 4a...溝渠 17...保護薄膜 5...閘極絕緣薄膜 18...矽化物層 6...第一矽薄膜 19...矽化物層 7...第一抗#劑圖案 20…矽化物層 8...第二抗#劑圖案 21...矽化物層 9...第二^夕薄膜 22...氮化石夕薄膜 10...硬薄膜 23...氧化石夕薄膜 11...第三抗餘劑圖案 23a-23f...接觸孔 12a42b...閘極電極 24a-24f...導電栓 13 "·η型源極/;及極區 25a-25f·..配線 13a...η型擴大區 IV..NMOS電晶體 14.. .ρ型源極/及極區 T2...NMOS電晶體 24

Claims (1)

1377647 第97108666號專利申請案申請專利範圍修正本十、申請專利範圍： 你年^7月/C7日修正本 修正日期:101年7月10自 1. 一種製造半導體裝置之方法，包含步驟有： 形成一第一絕緣薄膜在一半導體基材上； 形成一第一矽薄膜在該第一絕緣薄膜上； 5 形成一第二矽薄膜在該第一矽薄膜上； 以一預定圖案，形成一遮罩層在該第二矽薄膜上； 在使用該遮罩層作為一蝕刻遮罩的一第一條件下，將 該第二矽薄膜第一蝕刻至一不致使該第一矽薄膜露出之 深度； 10 在給予一高於該第一條件的垂直蝕刻成分比的一第 二條件下，將該第二矽薄膜的一剩下部分與該第一矽薄 膜第二蝕刻至一不致使該第一絕緣薄膜露出之深度；及 在該第一矽薄膜的蝕刻率和該第一絕緣薄膜的蝕刻 率之比是大於該第二條件中者的一第三條件下，將該第 15 一矽薄膜的一剩下部分第三蝕刻， 其中該第一矽薄膜中一第一導電型的雜質濃度是高 於該第二矽薄膜的第一導電型的雜質濃度。 2. 如申請專利範圍第1項所述之方法，其中該第二矽薄膜 藉由該第一蝕刻被蝕刻至一深度，該深度是一薄膜厚度 20 的70%或更多。 3. 如申請專利範圍第1項所述之方法，更包含步驟有： 在該第一蝕刻前，除去在該第二矽薄膜的一表面上的 一氧化物薄膜。 4. 如申請專利範圍第1項所述之方法，其中一用於該第一 25 1377647 第97108666號專利申請案申請專利範圍修正本修正曰期：101年7月10曰 蝕刻之第一反應氣體包含ΗΒΓ與02。 5. 如申請專利範圍第4項所述之方法，其中該第一反應氣 體更包含Cl2。 6. 如申請專利範圍第1項所述之方法，其中被該第二蝕刻 5 除去的第一碎薄膜之厚度為20 nm或更大。 7. 如申請專利範圍第1項所述之方法，其中於該第二蝕刻 所蝕刻之第一矽薄膜中的第一導電型雜質濃度為lxlO18 atoms/cm3 或更高。 8. 如申請專利範圍第1項所述之方法，其中一用於該第二 10 蝕刻之第二反應氣體包含CHxFy氣體。 9. 如申請專利範圍第8項所述之方法，其中該CHxFy氣體 含有CH2F2、CHF3、及CH3F中的至少一個。 10. 如申請專利範圍第8項所述之方法，其中該第二反應氣 體含有CI2、HBr、HI、及Br2中的至少一個。 15 11.如申請專利範圍第8項所述之方法，其中該CHxFy氣體 與該第二反應氣體之總流率的流率比是2至5流率％。 12. 如申請專利範圍第1項所述之方法，其中該第三蝕刻具 有一在該第三條件下執行一姓刻的第一步驟、及一在第 四條件下執行一蝕刻的第二步驟，在該第四條件中，該 20 第一矽薄膜的蝕刻率與該第一絕緣薄膜的蝕刻率之比被 設定成大於該第三條件中者。 13. 如申請專利範圍第1項所述之方法，其中該第一絕緣薄 膜包含一梦氧化物。 14. 如申請專利範圍第1項所述之方法，其中該第一矽薄膜 26 1377647 第侧祕號專利申請案申請專利範圍修正本修正日期：1〇1年7月1〇日 ，、該第一石夕薄膜疋分別由一多晶石夕(P〇lysiHc抓)薄膜與一 非結晶形矽薄膜中任何一個形成。 15. 如申請專利範圍第丨項所述之方法更包含步驟有 在該第三蝕刻後’除去該遮罩層； 5 形成一金屬薄膜在該第二矽薄膜上；及 藉由加熱該金屬薄膜與該第二矽薄膜，形成—金屬矽 化物薄膜在該第二矽薄膜上。 16. 如申請專利範圍第i項所述之方法，其中該第1薄膜 與該第二矽薄膜係藉由該第一蝕刻、該第二蝕刻、及該 10 第二姓刻被圖案化以相應％—閘極電極。 17. 如申凊專利範圍第16項所述之方法，更包含步驟有 在該第三蝕刻後，形成一第二絕緣薄膜在該半導體基 材的全部表面上； 回蝕該第二絕緣薄膜以便留在該閘極電極的側表面 15 上，作為一侧壁間隔物；及 藉由將一雜質導入到該半導體基材中，同時使用該閘 極電極與該側壁間隔物作為一遮罩，形成一源極/汲極 區。 18. 如申請專利範圍第17項所述之方法，更包含步驟有· 20 在該第一矽薄膜與該第二矽薄膜中至少一個是由非 晶形薄臈形成的情況下，在形成該第二絕緣薄骐之後， 但在回健第二絕緣薄膜之前，藉由加熱該第—石夕薄膜 或該第二矽薄膜，使該非晶形薄膜結晶。 19. 一種半導體裝置，包含有： 27 1377647 第97108666號專利申請案申請專利範圍修正本修正曰期：101年7月10曰 一形成在一半導體基材上的閘極絕緣薄膜； 一間極電極，其包Ί--第一碎薄膜以及一第二石夕薄 膜，該第一矽薄膜被形成在該閘極絕緣薄膜上並具有1χ 1018 atoms/cm3或更高之第一導電型雜質濃度，該第二矽 5 薄膜被形成在該第一矽薄膜上且電氣連接至該第一矽薄 膜，同時具有低於lxl〇18 atoms/cm3之第一導電型雜質濃 度，其中該閘極電極在該第一矽薄膜與該第二矽薄膜間 之邊界的寬度是該第一矽薄膜底表面之寬度的90%或更 多；及 10 源極/汲極區，其被形成於該半導體基材中且在該閘 極電極兩側。 28
TW097108666A 2007-03-20 2008-03-12 Semiconductor device and method of manufacturing the same TWI377647B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007072343A JP5119696B2 (ja) 2007-03-20 2007-03-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200845298A TW200845298A (en) 2008-11-16
TWI377647B true TWI377647B (en) 2012-11-21

Family

ID=39773805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108666A TWI377647B (en) 2007-03-20 2008-03-12 Semiconductor device and method of manufacturing the same

Country Status (3)

Country Link
US (1) US7888268B2 (zh)
JP (1) JP5119696B2 (zh)
TW (1) TWI377647B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186877A (ja) * 2009-02-12 2010-08-26 Renesas Electronics Corp 半導体装置およびその製造方法
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173093B2 (ja) * 1992-01-13 2001-06-04 ソニー株式会社 半導体装置及びその製造方法
JPH0982946A (ja) * 1995-09-14 1997-03-28 Ricoh Co Ltd Ｍｏｓトランジスタのポリシリコンゲート電極製造方法
JPH1050862A (ja) * 1996-08-07 1998-02-20 Mitsubishi Electric Corp 半導体装置
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
KR100268923B1 (ko) * 1997-09-29 2000-10-16 김영환 반도체소자의이중게이트형성방법
JP2000164732A (ja) * 1998-11-30 2000-06-16 Sony Corp 半導体装置およびその製造方法
US6583065B1 (en) 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
KR100390040B1 (ko) * 2001-04-06 2003-07-04 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 제조방법
JP2003086701A (ja) * 2001-09-14 2003-03-20 Ricoh Co Ltd 半導体装置及びその製造方法
JP3744895B2 (ja) * 2002-12-27 2006-02-15 富士通株式会社 Ｃｍｏｓ型半導体装置の製造方法
JP2004266249A (ja) * 2003-02-10 2004-09-24 Nec Electronics Corp 半導体装置の製造方法
KR100505068B1 (ko) * 2003-07-05 2005-07-29 삼성전자주식회사 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법
JP3880968B2 (ja) * 2004-02-04 2007-02-14 松下電器産業株式会社 半導体装置の製造方法
US7682985B2 (en) * 2004-03-17 2010-03-23 Lam Research Corporation Dual doped polysilicon and silicon germanium etch
US7528024B2 (en) * 2004-05-24 2009-05-05 Texas Instruments Incorporated Dual work function metal gate integration in semiconductor devices
JP2006086295A (ja) * 2004-09-15 2006-03-30 Toshiba Corp 半導体装置の製造方法
US7332388B2 (en) * 2005-03-08 2008-02-19 Micron Technology, Inc. Method to simultaneously form both fully silicided and partially silicided dual work function transistor gates during the manufacture of a semiconductor device, semiconductor devices, and systems including same
JP2007042979A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials

Also Published As

Publication number Publication date
JP2008235534A (ja) 2008-10-02
US7888268B2 (en) 2011-02-15
US20080230816A1 (en) 2008-09-25
JP5119696B2 (ja) 2013-01-16
TW200845298A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
KR100702282B1 (ko) 반도체 장치 제조 방법
US7262472B2 (en) Semiconductor device having stress and its manufacture method
US5933741A (en) Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US7371646B2 (en) Manufacture of insulated gate type field effect transistor
KR101122179B1 (ko) 반도체 장치의 제조 방법
JP3762378B2 (ja) 半導体装置及びその製造方法
TW201826442A (zh) 半導體裝置之製造方法
KR100318311B1 (ko) 반도체장치의 실리사이드층 형성방법
US20050253204A1 (en) Method of forming silicided gate structure
TWI377647B (en) Semiconductor device and method of manufacturing the same
JP2004260003A (ja) 半導体装置及びその製造方法
US6060376A (en) Integrated etch process for polysilicon/metal gate
JP2005277172A (ja) 半導体装置及びその製造方法
JPH09289249A (ja) 半導体装置の製造方法
US20040175907A1 (en) Method of fabricating a salicided device using a dummy dielectric layer between the source/drain and the gate electrode
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
JP2009094439A (ja) 半導体装置と半導体装置の製造方法
JP2006179947A (ja) 半導体集積回路装置の製造方法
JP2000124327A (ja) 半導体装置及びその製造方法
TW531795B (en) Self-aligned metal silicide process using cobalt silicide
JP2003110015A (ja) 半導体装置の製造方法
JP2004327702A (ja) 半導体集積回路及びその製造方法
JP3657532B2 (ja) 半導体装置の製造方法
KR100467642B1 (ko) 반도체 소자 제조방법
KR100546059B1 (ko) 반도체 제조 방법