TWI355696B - - Google Patents

Download PDF

Info

Publication number
TWI355696B
TWI355696B TW093118871A TW93118871A TWI355696B TW I355696 B TWI355696 B TW I355696B TW 093118871 A TW093118871 A TW 093118871A TW 93118871 A TW93118871 A TW 93118871A TW I355696 B TWI355696 B TW I355696B
Authority
TW
Taiwan
Prior art keywords
film
wiring
insulating film
layer
metal
Prior art date
Application number
TW093118871A
Other languages
English (en)
Other versions
TW200507131A (en
Inventor
Tomoo Iijima
Yoshitaka Fukuoka
Original Assignee
Tessera Interconnect Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003190259A external-priority patent/JP4392201B2/ja
Priority claimed from JP2003190342A external-priority patent/JP2005026458A/ja
Priority claimed from JP2003190162A external-priority patent/JP2005026445A/ja
Application filed by Tessera Interconnect Materials Inc filed Critical Tessera Interconnect Materials Inc
Publication of TW200507131A publication Critical patent/TW200507131A/zh
Application granted granted Critical
Publication of TWI355696B publication Critical patent/TWI355696B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1355696 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於多層配線板及其製造方法，係插入$ 植入人體內部之含有電子零件或功能被動元件等之電路元 件之內視鏡、心律調整器、做爲配合人體之電子裝置上做 爲電子電路零件使用之多層配線板與其製造方法。 【先前技術】 尤其在做爲醫療機器之電子裝置用多層配線板中內裝 有電子元件者之中，有時要求利用電路元件之立體配置縮 小裝置，同時要求不致損及本來之多層配線板多具備之撓 性之可撓性。在此所謂之電路元件係指搆成電子零件、功 能被動元件、功能有源元件等之電子電路之所有元件類者 。而多層配線板對於具體之醫療機器之電子裝置具有做爲 其構成零件之定位。對於多層配線板，本案發明人發現若 將做爲電路元件之半導體晶片厚度設成小於50μηι，即會 產生可撓性，又因多層配線板本身已有具可撓性者被開發 ，因此可提供具有內裝可撓性之半導體晶片之多層配線板 【發明內容】 〔發明欲解決之課題〕. 因此，本發明之目的首先在提供將電子元件內裝於多 層配線板以使小型化多層配線板以及使電子裝置在電路上 -4 - (2) (2)!355696 具有多樣性。 本發明之另一目的在提供一種內裝可撓性半導體晶片 之多層配線板與其製造方法。 本發明之又一目的在提供一種密封裝密度高的多層配 1¾¾與其製造方法，係藉由植入被動零件於多層配線板內 將半導體積體電路元件與被動元件配置成立體狀而製 成。 本發明之再一目的在提供將多層配線板進一步高積體 k考’係將電子裝置用之多層配線板以含有電路元件之堅 ®之配線部與含有可撓性之半導體晶片之具撓性之配線部 所構成。 〔解決問題的手段〕 爲達成上述目的，本發明之第1形態爲：透過絕緣膜 形成由金屬膜構成之配線膜，並在該配線膜間至少層壓2 片以貫穿上述絕緣膜之層間連接凸起連接之金屬板而成之 電子裝置用多層配線板；其特徵爲： 在上述金屬板間介設電路元件以連接到上述任一配線 膜。 爲達成上述目的’本發明之第2形態爲：上述電路元 件爲將埋入上述任一絕緣膜之厚度磨削成小於5 Ο μ m之半 導體晶片之第1特徵之電子裝置用多層配線板* 爲達成上述目的之本發明之第3形態爲電子裝置用多 層配線板，其特徵爲： -5- (3) (3)1355696 在一邊之表面形成配線膜，且至少在一部分配線膜之 背面形成有端子用凸起之第1金屬板之上述一邊之表面上 ，形成爲小50μηι之半導體晶片被倒裝晶片接合（flip chip bond )成將其電極連接到上述配線膜之狀態，而在 同一面上具有連接到上述第1金屬板之上述一邊之表面之 配線膜之層間連接凸起以及收容上述半導體晶片之晶片收 容空間，而在反對側形成有配線膜之第2金屬板與上述第 1金屬板重疊俾在該晶片收容空間中收容上述半導體晶片 ，且與上述各層間連接凸起相對應之配線膜連接，而上述 各凸起間形成層間絕緣膜以絕緣各凸起間與上述第1及第 2金屬板之配線膜之間。 爲達成上述目的之本發明之第4形態爲第二形態之電 子裝置用多層配線板，其特徵爲：上述半導體晶片之上述 電極與上述配線膜係經由在配線膜表面部選擇性地形之導 電性材料所構成之電極連接用凸起相連接。 爲達成上述目的之本發明之第5形態爲第〗形態之電 子裝置用多層配線板，其特徵爲：上述電路元件爲被動元 件。 爲達成上述目的之本發明之第6形態爲第5形態之電 子裝置用多層配線板，其特徵爲：上述被動元件爲暫存器 (register)，電容器或感應器（inductor)。 爲達成上述目的之本發明之第7發明爲第5形態之電 子裝置用多層配線板，其特徵爲：上述被動元件藉由與上 述配線膜相同及/或不同材質之元件膜形成於上述絕緣膜 -6- (4) (4)1355696 之任一方，俾使端子連接到上述配線膜。 爲達成上述目的之本發明之第8形態爲第3至7項之 形態之電子裝置用多層配線板，其特徵爲：上述層間絕緣 膜係由聚醯亞胺、液晶聚合物、浸滲玻璃絲布乙階樹脂， 或BCB薄膜之絕緣性薄膜所構成。 爲達成上述目的之本發明之第9形態爲電子裝置用多 層配線板之製造方法，其特徵爲： 備妥第1金屬板，在端子用凸起形成用金屬層表面形 成有配線膜，形成爲小於5 Ο μπι之厚度之半導體晶片，以 及另一個金屬板，在同一表面上具有在配線膜形成周金屬 板之一邊的面連接到上述第1金屬板之配線膜之層間連接 用凸起以及上述半導體晶片被收容之半導體晶片收容空間 ，另在該面被貫穿上述層間連接用凸起，且避開上述半導 體晶片收容空間層壓層間絕緣膜； 在上述第]金屬板上述配線膜形成側之一邊表面藉將 上述半導體晶片倒裝晶片接合（flip chip bond )俾該電極 連接到上述配線膜，並且在上述第]金屬板之配線膜形成 側之一邊表面，隔著該層間絕緣膜藉由將上述半導體晶片 收容於該上述晶片收容空間中，並使由上述層間連接用凸 起之上述層間絕緣膜露出之頂面連接到該另一金屬板配線 膜，以層壓上述另一金屬板；以及 藉由選擇性地蝕刻上述另一金屬板之配線膜產生用之 金屬層以形成配線膜，同時藉由選擇性地蝕刻上述第1金 屬板之端子用凸起形成用金屬層以形成端子用凸起。 (5) 1355696 爲達成上述目的之本發明之第1 多層配線板之製造方法，其特徵至少 準備在做爲配線膜之第一金屬層 件模所構成之被動元件之工程； 藉由對金屬板之選擇性蝕刻乃至 第2金屬層做爲基座（base)在其一 之工程： 在上述第1金屬層上形成有該元 絕緣膜將上述金屬層層，俾該上述凸 膜而連接於上述第1金屬層之工程； 藉由選擇地蝕刻上述第】金屬層 件之端子連接之配線膜之工程。 爲達成上述目的之本發明之第1 多層配線板之製造方法，其特徵具備 在做爲配線膜之金屬層表面，準 形成之被動元件之工程；將隔著以第 貧虫刻阻止件（etching stopper)之第 壓之層壓金屬板之第2金屬層選擇性 曾間連接導電層之凸起之工程；將上 上述積層金屬板之凸起形成面，俾被 削凸起表面之工程；在上述層壓金屬 之面層壓上述金屬層之元件膜形成側 上述金屬層相連接之工程；以及藉由 成有被動元件之金屬層形成與該被動 〇形態爲電子裝置用 具備： 之一邊表面形成由元 選擇性電鏟，準備以 邊表面形成有凸起者 件膜之側面隔著層間 起貫穿上述層間絕緣 以及 以形成與上述被動元 1形態爲電子裝置用 ♦ 備形成有由元件膜所 1與第2金屬層做爲 3金屬層所層壓之層 地蝕刻，以形成構成 述層間絕緣膜層壓於 該起貫穿之工程；磨 板層壓有層間絕緣膜 之面，俾上述凸起與 選擇性地蝕刻上述形 元件之端子相連接之 -8- 1355696
配線膜，同時藉由選擇性地蝕刻上述層壓金屬板之第]金 屬層以形成配線膜之工程。 爲達成上述目的之本發明之第12形態爲第]〇或η 項形態之電子裝置用多層配線板之製造方法；其特徵爲： 上述被動元件爲一種暫存器（register)，係上述金屬層 表面印刷碳酣（carbon phenol)或其他低溫硬化型有機樹 脂，使其乾燥硬化而成之元件膜所構成。 爲達成上述目的之本發明之第13形態爲第】〇或11 項形態之電子裝置用多層配線板之製造方法，其特徵爲： 上述被動元件爲一種暫存器，係由在上述金屬層表面選擇 性地的形成氧化釕或其他高溫锻燒型無機厚膜漿，並在乾 燥後，以還氣氛爐燒結而形成之上述元件膜所形成。. 爲達成上述目的之本發明之第〗4形態爲第1 〇項或 1 1項之形態之電子裝置用多層配線板之製造方法，其特 徵爲：上述被動元件爲一種電容器，係由在上述金屬層表 面選擇性地形成以鈦酸鋇爲主要成分之低溫硬化型有機樹 脂，經乾燥硬化而形成之上述元件膜所形成。 爲達成上述目的之本發明之第】5形態爲第1 〇項或第 1 1項形態之電子裝置用多層配線板之製造方法，.其特徵 爲：上述被動元件爲一種電容器，係由在上述金屬層表面 選擇性地形成以鈦酸鋇爲主要成分之高溫煅燒型無機厚膜 漿，並乾燥後，藉由還原氣氛爐燒結而形成之上述元件膜 所形成。 爲達成上述目的之本發明之第】6形態爲電子裝置用 -9 - (7) (7)1355696 多層配線板，爲將3層以上之配線膜隔著絕緣膜層壓，並 爲層間連接，具有形成在被層間絕緣之配線膜之一邊而另 一邊以頂部接觸之凸起’且由內裝第1特徵之電路元件之 第1配線部與第3特徵之多層配線板所構成之第2配線部 所形成。 爲達成上述目的之本發明之第1 7形態爲第1 6形態之 電子裝置用多層配線板，其特徵爲：上述第2配線部之半 導體晶片係將表面形成積體電路之半導體晶圓背面硏磨成 該晶圓厚度小於5 Ο μπι，然後切割成個別之積體電路者， 或將形成有積體電路之半導體晶圓切斷俾使各積體電路被 分離成個別之積體電路後，將積體電路之背面硏磨成小於 5 Ο μ m而成者，且倒裝晶片連接於上述第2配線部之配線 膜。 爲達成上述目的之本發明之第18形態爲第16或17 項之形態之電子裝置用多層配線板，其特徵爲：上述凸起 係將蝕刻後成爲上述配線膜之第]金屬層與蝕刻後成爲該 凸起之第2金屬層以及蝕刻隔著做爲蝕阻止件（etching barrier)之第3金屬層層壓之層壓金屬板之第2金屬層而 與該配線膜形成一體者。 以下將本發明之構造之三個實施形態以圖式表示說明 ，惟在各圖中相同之符號表示相同之構件。 【實施方式】 〔本發明之第]實施形態〕 -10 - 1355696 (8) 第 之 示 圖 照 依 下 以
圖第 〇 之 明板 發線 本配 明層 說多 細用 詳置 態裝 形子 施電 實之 1 明 發 本 示 表 C /V 至 N)/ A 性 撓 可 有 具 圖 面 剖 之 態 形 施 示 表 形 變 板 線 配 層 多 之 態 狀 性 撓晶 將體 示導 表半 } 之 B 裝 €內 ’ 將 板示 線表 己 酉 \Jy 層 多 之 態 狀 般
C 片之撓性狀態變形。 此種多層配線板係使用於內視鏡或心臟心律調節器（ pacemaker)等要求可撓性之醫療機器之電子裝置中。另 夕t多層配線板本身有時也稱爲電子裝置，但是配線膜被定 位成通常使用於特定目的之電子裝置之零件。 1 ]爲藉由例如選擇性地電鍍鎳（厚度例如0.5至2μιη )與銅（厚度例如3至]8 μπι )而形成特定圖案之配線膜 ’在該配線膜]1上面在與半導體積體電路晶片或大規模 電路晶片等之半導體積體電路晶片（20)之電極相連 ί妾t處，形成例如由鍍金造成之多個連接電極之用之凸起 12° 20爲做爲電路元件之半導體晶片，主表面與凸起]2 成面相對之方向而各該電極與其相對應之電極連接用 凸起】2連接且被倒裝晶片接合（f]ip chip bonding) _。 30爲覆蓋半導體晶片20之主表面且用絕緣該半導體 晶片2 〇與配線膜1 ]之間之配線膜，係由ACF、ACP、 NCF ’或NCP等之underfHl樹脂，或薄膜製成之可撓性 絕緣材料所構成。 半導體晶片20因要求可撓性，所以將形成有積體電 路之主表面與相反側之面，即半導體基板（半導體晶片化 -11 - (9) (9)1355696 後或晶圓狀態之半導體基板）之背面磨削俾將厚度調整成 爲10至50μΓη，再將一邊之尺寸切斷成例如20μΓη左右之 晶片者。如上述，一邊具有例如2 0 m m左右之矩形，厚度 爲小於50μΐΏ之半導體晶片20會彎曲如圖1 ( C )所示。 ]3爲端子用凸起，在配線膜11之半導體晶片20側 之相反側由銅所構成，而用於將半導體晶片20之各電極 引出外界者。15爲用於覆蓋外部連接端子凸起13整體而 形成之焊球，其高度與直徑分別爲50至200 μιη與50至 2 5 0μηι，而以3 0 0至8 0 0 μ m之間距排列。 4 〇爲層間絕緣膜，係由例如聚醯亞胺、液晶聚合物 ，或浸滲玻璃布（glass cloth)乙階樹脂等所構成之絕緣 薄膜所形成，而用於絕緣上述配線膜11與後面所述之配 線膜5 1之間者，並且具有避開上述半導體晶片2 0之晶片 收容空間42。該絕緣膜40被後面所述之層間連接用之凸 起52所貫穿。 5 1爲由例如銅所形成之配線膜，其背面形成有直徑 爲50至ΙΟΟμιυ左右之多個層間連接用凸起52，而透過該 等層間連接用之凸起52，配線膜1 1與配線膜5 1之間在 特定之位置被電連接。另外，在配線膜5]表面設有絕緣 膜6 0。配線膜 Π至絕緣膜6 0之整體厚度約爲5 0至 1 0 0 μ m 〇 此種多層配線板即使以僅具有無半導體晶片2 0之構 造之形態也有充分之可撓性，若半導體晶片2 0之厚度小 於5 0 μ m時，如圖](C )所示，具有可撓性，因此，即使 -12 - (10) (10)1355696 載置半導體晶片2〇’也如圖】（B)所示，具有可撓性。 因此，在使用本多層配線板於插入內視鏡、心律調節 器、血壓計等插入或植入人體內部或適應人體之電子裝置 時，由於其可撓性而可以適應人體，可以將電子裝置對人 體之影響降低。 圖2 ( A )至（F )爲以工程順序表示圖1所示之多層 配線板之製造方法之一例的剖面圖。 (甲）如圖2(A)所示，首先備妥第1金屬板16, 以及事先調整成厚度10至50μιη而具有可撓性之半導體 晶片20，以及第2金屬板56。 要準備之構件之一之第1金屬層16係在做爲由銅所 構成之端子形成用凸起13之厚度50μΐη左右之銅層10之 一方表面，例如以選擇電鍍法形成例如由鎳與銅所構成之 厚度約5至1 2 μιη左右之配線膜1 ]，再於該配線膜1 1表 面部以選擇性電鍍法選擇性地形成例如由鎳膜與金（或銅 )，或鎳膜與銅膜與金膜所形成之電極連接用凸起12而 成者。選擇性電鍍法可以例如對要形成之圖案（pattern ) 形成具有負圖案之抗蝕膜，並以該抗蝕膜做爲遮罩進行電 鍍而形成。 要準備之另一構件之半導體晶片2 0須如上所述，事 先調整爲厚度爲10至50 μΐΏ而且具有可撓性。 要準備之剩下一種構件之第2金屬板5 6係準備隔著 厚度爲0 · 5至2 μ m左右之鎳膜，將做爲配線膜5 ]而厚度 爲3至]8μηι左右之配線膜形成用之銅層50與厚度爲30 -13 - (11) (11)1355696 至ΙΟΟΟμηι左右之做爲層間連接用凸起52之凸起形成用 銅層所積層之3層構造之金屬板，將該凸起形成用銅層光 蝕刻加工以形成層間連接用凸起5 2，並使其露出鎳膜表 面，再以留下之層間連接用凸起52做爲蝕刻遮罩（ etching mask)以蝕刻鎳膜者爲母體。 該金屬板5 6在半導體晶片2 0要層壓於被倒裝晶片接 合之第1金屬板16時避開該半導體晶片20之部分並未形 成層間連接用凸起52，但是具有避開半導體晶片之凸起 收容空間4 2。 該第2金屬板56貫穿著層間連接用之凸起52，層壓著 具有不佔上述晶片收容空間4 2之圖案（具有元件孔（ device hole)之圖案）之絕緣膜40。 該絕緣膜4 〇係由聚醯亞胺、液晶聚合物、浸滲玻璃 布B階樹脂，或B C B薄膜所構成之絕緣膜所形成，並形 成於配置半導體晶片20之例如縱橫20mni左右之可稱爲 元件孔之晶片收容空間42。另外，絕緣膜40之厚度被設 定爲約與半導體晶片2 0之厚度相同，或比該半導體晶片 2 0厚約1至5 μ in。 另外，在上述晶片收容空間42上面，換言之，爲載 置半導體晶片20之處，塗敷以空隙塡充樹脂58。此爲不 在晶片20與弟2金屬板56之間產生空隙，以及爲了触刻 半導體晶片20背面與銅層50而形成之配線膜5 ]之絕緣 之故。 (乙）然後’在載置第】金屬板】6之半導體晶片 20 -14 - (12) (12)1355696 之處塗敷 ACF ' ACP、NCF，或NCP等之underfill樹脂 ，或由薄膜所形成之絕緣材料做爲絕緣膜30，並將上述 半導體晶片20倒裝晶片接合（flip chip bonding)俾各該 電極與其對應之配線膜11上面之電極連接用凸起12相連 接。此時，在半導體晶片20與第]金屬板1 6之間介設有 上述絕緣膜3 0。圖2 ( B )表示其倒裝晶片接合後之狀態 〇 (丙）然後，如圖2 ( C )所示，在載置半導體晶片 20之第1金屬板16上面，層壓著第2金屬板。具體地說 ，將上述半導體晶片20收容於晶片收容空間42內部以進 行層壓，俾貫穿層間絕緣膜4 0之層間連接用凸起5 2之頂 面與配線膜1 1連接。 在圖2(C)中，省略了爲了不使上述半導體晶片20 與第2金屬板之間發生空隙，以及爲了電絕緣蝕刻半導體 2 〇背面與銅層5 0所形成之配線膜5 ]之空間塡充樹脂5 8 之圖示。 (丁）其次，如圖2 ( D )所示，藉由選擇性地蝕刻 上述第2金屬板5 6之配線形成用銅層5 0，形成配線膜5 1 ，然後，形成表層60。 (戊）然後，如圖2 ( E )所示，藉由選擇性地蝕刻 第]金屬板]6之端子用凸起形成用銅層]〇，在應形成端 子用之凸起之該銅層]0上面選擇性地形成做爲蝕刻遮葷 之抗蝕膜6 4。 (己）然後’如圖2 ( F )所示，以上述抗蝕膜64爲 -15- (13) (13)1355696 遮罩蝕刻上述層1 〇，藉以形成端子用凸起1 3。 然後，圖2中雖未圖示，藉由剝離抗蝕膜64’同時 以端子用凸起3做爲遮罩以蝕刻法去除鎳膜’再於端子用 之凸起1 3周圍形焊錫]5。 如上所述，因爲本實施形態之多層配線板在兩片配線 膜1 ]、5 1之間植入半導體晶片2 0，並以絕緣膜3 0或絕 緣薄膜40等保護其周圍，因此可以將該半導體晶片20設 成可以展示可撓性之比50μιη小之厚度，可以構成整體上 具有可撓性之多層配線板。 另外，本發明並不限定於上述實施例之形態而可以有 各種變形。該變形例有下列各種： (】）雖以2層構造者爲例，但層數可以任意。 (2)設置於各層之半導體晶片20之數可以任意。另 外除了半導體晶片20之外，尙可以內裝暫存器或電容器 等之被動元件。 (3 )構成配線膜]I、5 1之銅層等之厚度，以及絕緣 膜3G或40之厚度或材料，並不侷限於例示者。 (4 )配線膜5 1係以具有鎳膜所形成之蝕刻停止件（ etching stopper)之三層金屬板形成，但是其形成方法與 材料並不侷限於例示者。 (5 )在圖1與圖2所示之上述實施形態例中，係在 銅板10之表面選擇電鍍鎳與銅以形成配線膜]]，再於該 配線膜]1之特定位置形成載置半導體晶片之用的多個凸 起1 2 ’但是’配線膜n之形成並不限定於該方法。例如 -16 - (14) (14)1355696 ，也可以利用當做配線膜1]之銅層’並在該銅層上之特 定位置形成載置半導體晶片之用的多個凸起12 ’再將該 銅層蝕刻以形成配線膜Π。 (6 )在上述實施形態例中，在配線膜1 1之特定位置 形成載置半導體晶片20之多個凸起12’但是在半導體晶 片20側形成有連接用凸起時，該凸起1 2即屬不必要。 (7 )在上述實施形態例中，雖然將絕緣膜4 0之厚度 設定爲與半導體晶片20之厚度大致相同’或比半導體晶 片20厚1至5μιη左右，但是，也可以設定爲做爲層間連 接用之凸起52之金屬板56上之第2銅層之1/3至2/3之 厚度。 〔本發明之第2實施形態〕 以下依照圖示之第2實施形態詳細說明本發明。圖3 爲表示本發明之多層配線板之第2實施形態之剖面圖。 該多層配線板係將兩面形成有配線膜1 1、4】，中間 形成有被動元件之配線膜2 ]、3 1之間介設層間絕緣膜4 0 、40'、40”層壓成之4層構造者。 配線膜〗1係將厚度3至8 μ m左右之第1銅層1 〇，與 厚度爲50至ΙΟΟμηΊ左右之銅層，隔著由厚度0.5至2μΐΏ 左右之鎳層所形成之中間層層壓之三層構造之金屬板的第 2銅層選擇性地蝕刻而形成層間連接用之凸起]2，後，如 後所述，選擇性地蝕刻其第1銅層I 0而形成者。 配線膜除了通常之配線之外，還包括由形成爲線 -17 - (15) 1355696 圈（co Π)狀之圖案所形成之感應器（inductor) 11 線膜4 1係由後面所述之選擇性蝕刻銅層】〇 而形成 除了案之形狀與凸起4Γ之配置不同之外’大致上與 膜1 1相同。 配線膜2 1係藉由後面所述選擇性地蝕刻銅層1 0 成者，該配線膜21上面分開形成多個銀漿電極23、 而另外，爲在銀漿電極23上連接該電極23、23之間 成有例如碳酚（carbon phenol)等之低溫硬化型有機 所構成之電阻膜（元件膜）24，由該電阻膜24.與銀 極23搆成被動元件之電阻元件22R^ 配線膜3 1係如後所述藉由選擇性地蝕刻銅層1 形成者，該配線膜3 1連接有做爲電路元件之被動元 電容器2 2 C。3 3爲例如鈦酸鋇爲主要成分之低溫硬化 機樹脂等之電介質層（元件膜），而成爲該電容22C 介質，並重疊於該配線膜3】之一部分。 而且該配線膜3】與該電介質33重疊之區域形成 器22C之一邊之電極。 另外’例如利用碳酚等之低溫硬化型有機樹脂形 阻膜（電阻元件）2 2 R ’或以鈦酸鋇爲主要成分形成 硬化型有機樹脂之印刷膜電介質係以印刷等選擇性地 漿糊狀之材料’然後乾燥之’然後以約爲2 0 0 °C左右 度熱硬化而成。此外’全面地熱硬化而形成後，也可 選擇性蝕刻來形成。 3 2爲銀漿膜而具有隔著上述印刷膜電介質3 3與 ，配 者， 配線 '所形 23， ，形 樹脂 漿電 〇·.而 件之 型有 之電 電容 成電 低溫 形成 之溫 以以 上述 -18 - (16) (16)1355696 一邊之電極相對之部分，與連接到配線膜31之部分，上 述與一邊之電極相對向之部分形成該電容器22C之另一邊 之電極。 層間絕緣膜4〇、4〇’、4〇”係由聚醯亞胺膜，液晶聚合 膜，或各種用於印刷電路配線板之半固化片（prepreg ) (含浸有玻璃布之B階樹脂）所構成，爲具有上述第2銅 層之厚度之1/3至2/3之厚度之絕緣膜。 上述配線膜2]透過形成於上述配線膜11而貫穿絕緣 膜4 0之層間連接用凸起〗2，在特定位置連接到配線膜n 。另外，配線膜3 1係透過貫穿層間絕緣膜40 "之配線膜 41'在特定位置連接到配線膜41。 另外，雖未圖示，惟配線膜Π、41除了在特定位設 有外界連接用之電極，同時設有在特定位置用於連接該等 配線膜]1、4 1間之凸起。 圖 4 ( A )至圖4 ( C )爲以工程順序表示本發明之多 層配線板之製造方法之實施形態之剖面圖。以下要參照該 圖4說明圖3之電子裝置用多層配線板之製造方法。 (甲）如圖4 ( A )所示，準備背面形成凸起]2，而 以後成爲配線膜】〗與該配線膜〗I所構成之感應器Π L之 銅層1 〇 ;在層間絕緣膜4 〇與表側面形成被動元件例如暫 存器22R與做爲其電極之銀漿電極23、23，然後成爲配 線膜21之銅層1 0在層間絕緣膜4 0 |與背例面形成被動 元件，如電容器22C，然後成爲配線膜3 1之銅層I 〇” ；以 及表面形成凸起4 Γ然後成爲配線膜4】之銅層]〇 ”’。 -19 - (17) (17)1355696 銅層10係例如將厚度3至18μηι左右之第1銅層與 厚度50至]〇〇μπι左右之第2銅層隔著形成厚度〇_5至 2μηι左右之蝕刻區之鎳層層壓之3層構造之金屬板之第】 銅層而成者。 而且將該金屬板之第2銅層光刻而形成層間連接用之 凸起121，再以該凸起12'做遮罩以蝕刻上述鎳層者爲圖4 (Α)所示具有凸起12'之銅層10。 銅層1 〇 '之表面被例如印刷多個銀漿電極2 3、2 3，然 後，藉由乾燥而形成，爲使在銀漿電極2 3上連接該電極 2 3、2 3之間，印刷由例如碳酚等之低溫硬化型有機樹脂 層所形成之電阻膜（電阻元件）22R，然後，經過乾燥而 形成。 銅層]〇"之背側面印刷有當做電路元件之被動元件， 例如電容器2 2 C之印刷膜電介質3 3等，另外，再印刷形 成該電容器22C之另一方電極之銀漿電極32，該電介質 3 3與銀漿電極3 2印刷後被乾燥。 銅層]〇"'之形成法與銅層]〇相同。 層間絕緣膜4 0、4 0 ’、4 0 "係利用例如聚醯亞胺膜、液 晶聚合膜，或用於各種印刷配線膜之半固化片（prepreg )所形成。 (乙）然後，如圖4 ( B )所示，隔著層間絕緣膜4 0 將銅層〗0與銅層】〇’層壓成一體，同時隔著層間絕緣膜 40"將銅層]〇"與銅層】〇 "'層壓成一體’然後，將·該等一 體化者之雙面銅層]〇與銅層】〇'，以及銅層]0”與銅層]0 -20- (18) (18)1355696 "'選擇性地蝕刻。 如更具體說明，則銅層1 〇與銅層1 〇,介設層間絕緣膜 40成--體之方法如下。 首先，在銅層10之凸起12之形成面上重疊層間絕緣 膜40，再介設保護薄膜與緩衝材料（cushi〇n)加壓與層 壓’俾可由凸起1 2 ’貫穿該層間絕緣膜4 〇。然後，剝離該 緩衝材料，並磨削其表面使其位於同—平面上，接著剝離 保護薄膜（在剝去狀態下，凸起1 2，會由間絕緣膜層4 0突 出。）’然後’在該磨削面上’將銅層1 0 '加壓，加熱與 層壓。 此時’層間絕緣膜4 0由於加熱而具有黏性，因此可 以進行層間絕緣膜而不損及暫存器2 2 R等之被動元件。 另外，藉由層間絕緣膜4 0 "—體化銅層1 〇 "與銅層】〇… ’係在銅層1 0 之凸起形成面重疊層間絕緣膜4 0 "，再隔著 保護薄膜與緩衝材料加壓，層壓俾可由凸起4 Γ貫穿該層間 絕緣膜4 0 ”。然後，剝離該緩衝材料，接著磨削其表面使其 位於同_平面上，然後，剝離該保護薄膜（剝下之狀態下， 凸起4 Γ會由層間絕緣膜4 〇 ”突出。），然後，在該磨削面上 加壓層壓配線膜]0 ”。此時，層間絕緣膜4 0 "由於加熱而具 黏性，因此可以進層間絕緣而不致損及電容器22C等之被動 元件。 然後，經由選擇性地蝕刻銅層1 〇與銅層]0’之間介設層 間絕緣膜4〇成一體者之雙面的銅層10與銅層1(Γ而形成配 線膜]]、2 ]。 -21 - (19) (19)1355696 另外，經由選擇性地蝕刻銅層1 οπ與銅層I Ο 之間介 設層間絕緣膜40”成一體者之雙面之銅層10”與銅層10 而 形成配線膜3 I、4 1。 此外，在圖4 ( Β )所示之階段並不使用層間絕緣膜40’ 。另外，在該圖4(B)中，由配線膜11之電感器11L因爲 表示其下面以虛線標示之暫存器22R而省略。但是，該感應 器11L在次圖4(C)中並未省略表示。 (C )接著，如圖4 ( C )所示，隔著上述層間絕緣膜 4〇’將由配線膜Π、層間絕緣膜40與配線膜21所構成之層 壓體，與由配線膜3 1、層間絕緣膜40"與銅層4 1所構成之 層壓體，加壓加熱而層壓成一體。於是製成圖3所示之多層 配線板。 如上所述，本實施形態之多層配線板之內部植入做爲電 路元件之被動元件，因此有可以立體三次元配置半導體積體 電路元件與被動元件，而獲得封裝密度很高的多層配線板之 優點。 圖5(A)至圖5(D)爲表示內裝多層配線板之被動元 件之各個別例。 圖5(A)所示之電路元件之被動元件爲暫存器（電阻 元件）。圖5中，1 00爲層間絕緣膜，1 ] 0、1 1 1爲銅製之配 線膜，120R爲電阻元件。140爲被印刷而由例如銀漿膜所構 成之電極，且連接到配線膜Π 〇，並在該電極]40、] 40之間 形成有例如被印刷之例如碳酚等之低溫硬化型有機樹脂層等 之電阻膜]30，且由該電阻膜（30構成電阻元件120R。150 -22 - (20) (20)1355696 爲凸起。 另外，製造該電阻膜1 3 0之圖案也可以例如縮小線寬並 形成鋸齒狀等使線長拉長，使利用相同材質之材料也可以使 原有面積變小而電阻增高。1 50爲層間連接用凸起。 此種暫存器]20R可以藉由在做爲配線膜110之銅層之 一邊表面上例如印刷銅漿膜以形成電極1 40、] 40，然後，印 刷碳酚等之低溫硬化型有機樹脂，再乾燥硬化來形成電阻膜 130° 形成此暫存器120R之銅層被層壓成與在一邊表面形成 有凸起1 50之另一銅層之凸起形成側表面，層壓成層間絕緣 膜100被該凸起150所貫穿者連接於在該凸起150之頂面形 成該暫存器120R之銅層。然後，藉由選擇性地蝕刻該層壓 體雙面之銅層以形成配線膜1 1 〇、1 ] 1。 另外，也可以不形成導電漿膜所構成之電極，而直接將 電阻膜1 3 0之兩端子連接到配線膜1 1 0。 圖5(B)所示之電路元件之被動元件爲電容器（電容元· 件）120C。160爲構成電容器120C之電介質之電介質層’ 而由例如鈦酸鋇所構成。電介質I 60係重疊於配線膜】]〇之 一部分區域上而形成。而且在該電介質層160上與形成有上 述電介質層160之配線膜1]0之另一配線膜110上跨越形成 銀漿膜]7〇。而且在銀漿膜170之中，隔著上述電介質層 ]60與配線膜110相對之部分構成電容器（電容·元件）12()C： 之電極。 圖5(C)、圖5(D)所示之被動元件爲圖案不同之感' -23 - (21) (21)1355696 應器（感應元件）120L】、120L2。該感應器120L1 ' 120L2 皆直接使用配線膜〗]〇，單純地將配線膜Π0設成螺旋狀或 彎曲狀而成。另外，由於將配線膜Π0製造成螺旋狀，所形 成之感應器120L1因爲要取出內側之電極，最好使用層間連 接用凸起等之層間連接手段。 上述實施形態充其量只是本發明之一部分之實施形態例 如，可以有各種變更。 該項變更例有下列幾種。 (I )上面舉出四相構做爲實施形態例，惟層數爲任意 。因此，圖3之感應器11L在本圖之構造例中表示做爲形成 於配線膜表面之例，惟看情形，當然也可以爲植入配線膜內 層之構造。 (2 )設置於各層之感應器1 1L、120L1、120L2、暫存 器22R與電容器22C' ]20C之電路元件之被動元件之種類 或數目爲任意。 (3)對於暫存器22R ' 120R或電容器22C、120C之形 成，曾就利用低溫硬化型有機樹脂者加以說明，但是也可以 利用印刷乾燥高溫锻燒型無機厚膜漿膜後，以還原氣氛爐燒 結來形成之方法。此時，暫存器120R是使用氧化釕、欄硼 化物或氧化錫等之無機漿；電容器〗20C是使用以鈦酸鋇爲 主成分之無機漿。另外，也可以不利用印刷而在整面燒結形 成膜，並藉由將該整面形成之膜選選擇性地蝕刻以形成被動 元件或被動元件之電極。 (4 )構成配線膜Π ' 4 I之銅層等之厚度，以及絕緣膜 -24 - (22) (22)1355696 40至40”之厚度與材料並不侷限於例示者。 (5)暫存器120R雖在銅層]10表面形成銀漿電極MO ’再形電阻膜130俾連接銀漿電極140之間，惟也可以銅層 1 1 〇之一部分做爲電極並以電阻膜1 3 0連接該電極之間。 (6 )配線膜1 1 ' 4 1雖然利用具有鎳層所形成之蝕刻阻 止件之三層金屬板來形成，惟該形成方法與材料並不侷限於 例示者。 〔本發明之第3實施形態〕 以下要依照圖示之第3實施形態例詳細說明本發明。圖 6爲表示本發明之電路元件內裝電子裝置用之多層配線板之 第3實施形態之剖面圖。 該電路元件內裝多層配線板之配線膜1、2、3、4、5、6 係隔著聚醯亞胺膜 '液晶聚合膜，或BCB薄膜所形成之層 間絕緣用之絕緣膜1’、2’、3’、4' ' 5’而層壓者，而設有由該 等所有配線膜1至6所形成之堅硬配線部A，由配線部A露 出之配線膜3、4所形成之撓性配線部B，以及由配線膜3、 5所形成之撓性配線部C。 配線膜1係由形成爲特定圖案之銅層所形成，而在一邊 表面形成用於連接於配線膜2之多個凸起12'，與形成有該 等凸起]2'—邊之相反側表面形成有外部連接端子1 3。 凸起1 2 係將隔著做爲f虫刻阻止件（e t c h i n g b a r r i e r )之 厚度0.5至2.0μηι之鎳層壓蝕刻後做爲配線圖案之厚度大約 3至Ι8μηι之銅，與蝕刻後做爲該凸起]2'之厚度30至 -25- (23) (23)1355696 ΙΟΟμηι之銅之層壓金屬板加以蝕刻而與該配線膜〗形成一體 者。 配線膜1與2是互相與貫穿絕緣膜Γ之凸起12’相連接 。另外，外部連接端子凸起1 3係由連接到配線膜]之外部 連接端子凸起]3與用於覆蓋該外部連接端子凸起13之焊球 1 5所構成。 配線膜2係由形成爲特定之圖形之銅層所構成，該配線 膜2形成有多個凸起25，一部分被製作成彎曲圖形而成爲感 應器L。上述凸起2 5係爲與配線膜3之間的層間連接而形 成。C爲電容器而由塗敷於當做電極之處之電介質膜22，以 及塗敷於該電介質膜22表面之銀漿電極23所構成。 配線膜3係由形成爲特定圖形之銅層所構成，該配線膜 3之一邊表面形成有用於倒裝晶片接合LSI晶片8 1、82之多 個例如金等凸起31’。該配線膜3與比其更上層之配線膜4 之間被以絕緣樹脂3 '或上述空隙塡充樹脂（圖2 ( A ) 5 8 ) 層間絕緣，而在該絕緣樹脂3'中內裝有L SI晶片8 1、8 2。 76、77是形成用於塡充電路元件LSI 81、82與絕緣樹 脂2 ”以及配線膜3之間之構成塡膠（underfil 1 )之樹脂。 上述L S I晶片8 1、8 2係將背面之晶圓構件磨削成厚度 成爲小於50μΐΏ而形成者，而LSI 81是封裝於堅硬之配線部 A，LSI晶片82是封裝於撓性之配裝部B。 LSI晶片8]、82爲將形成有積體電路之主表面相反側之 面，即半導體基板（半導體晶片化後或晶圓狀態之半導體基 板）背面硏磨俾將厚度調整爲]〇至5 0 μ m，再將一邊之尺寸 -26 - (24) (24)1355696 切斷成例如20mm左右之晶片。如上述，具有一邊之尺寸爲 例如20mm左右之矩形而厚度爲小於5〇μιτι之晶片具有可撓 性是經過本案發明人之硏究與實驗而被確認。 而且由於具有可撓性，因此可以內裝於撓性配線部Β而 不影響其撓性。此不外是可以將先前之LSI晶片等之元件內 裝於柔軟之配線部B，進而更加提升配線板之封裝密度所致 〇 配線膜4係由形成爲特定圖案之銅層所構成，在該配線 膜4之一邊（下方）表面形成有用於層間連接配線膜3之間 的多凸起41 ”。配線膜3、4藉由避開LSI晶片81、82之封 裝位置而設置之絕緣膜3 1夾持該等LSI晶片而利用貫穿該絕 緣膜31之凸起來連接。 配線膜5係由形成爲特定圖案之銅層所構成，而在一邊 (下方）表面形成有做爲電路元件之暫存器R之功能元件， 以及用於連接到配線膜4之多個凸起5 1'。 暫存器R係以塗敷於做爲電極之位置之間之膜電子元件 52所構成。配線膜4、5係透過絕緣膜4'以貫穿該絕緣膜4’ 之凸起51'來連接。 配線膜6係由形成爲特定圖案之銅層所構成，在配線膜 6之一邊（下方）表面形成用於連接到配線膜5之多個凸起 6 ]’。配線膜5與6之間被絕緣膜5'層間絕緣，而以貫穿該絕 緣膜5_之上述凸起6]'進行層間連接。 此種電路元件內裝配線板大致上以下列工程製造。 (])在做爲配線膜3之銅層上，以選擇電鍍形成用於 -27- (25) (25)1355696 連接LSI晶片8 1、82之多個例如以金等之凸起3〗’，並將背 面之晶圓構件研磨以使厚度小於5 Ο μ m之LSI晶片8 I、8 2分 別利用絕緣樹脂7 6、7 7倒裝晶片封裝。 (2 )備妥蝕刻後，成爲配線膜4之配線圖案之厚度大 約爲3至18μηι之第1銅層，與蝕刻後，做爲凸起41"之厚 度爲30至10 Ομηι之第2銅層，隔著做爲蝕刻阻止件之厚度 爲0.5至2μΓη之鎳層層壓之層壓金屬板，並將第2銅層蝕刻 而留下凸起41"。再以該第2銅層所形成之凸起41"做爲蝕 刻遮罩（etching mask )蝕刻鎳層以形成凸起41 "_ 。 (3 )在聚醯亞胺，液晶聚合物，或b CB薄膜等之絕緣 薄膜LSI晶片81、82之封裝位置打開成裝置孔（device hole)以形成絕緣膜3’。將形成有凸起41”之配線膜4壓接 於該絕緣膜3'並以該凸起41”貫穿絕緣膜3'。再貫穿絕緣膜 3’並將鼓出之凸起41”之尖端磨削成與該絕緣膜3'表面大致 在同一-平面上。 (4 )在與配線膜4合爲一體之絕緣膜3 ’之開口部（ device hole)塗敷空隙塡充樹脂（未圖示），並壓接封裝有 LSI晶8 ]、82之配線膜3。藉此，配線膜3、4隔著絕緣膜 3'被層壓，而形成其間內裝有LSI晶片81、82之層壓板。 (5 )將工程（4 )所形成之層壓板之配線膜3、4之銅 層蝕刻並分別製成特定之圖案。 (6)備妥工程（2)相同之層壓金屬板，並以相同之工 程在做爲配線膜2之銅層上形成多個凸起25。在該配線膜2 之凸起25之同側將電容器C之電介質膜22塗敷，乾燥，與 -28 - (26) (26)1355696 硬化，再於該電介質膜22之表面塗敷該電介質膜22表面， 並且乾燥、硬化。 (7)將形成有凸起25之配線膜2壓接於絕緣膜構成之 絕緣膜2'上使該凸起25貫穿絕緣膜2’。再將貫穿絕緣膜2' 而露出之凸起25之尖端磨削使其成爲與該絕緣膜y表面在 同一平面。 (8 )利用與（6 ) 、（ 7 )相同之工程，在成爲配線圖 案之銅層上形成暫存器R與凸起5Γ，再於該表面與絕緣膜 4’合爲一體而形成配線膜5。 (9 )在工程（5 )所形成之配線膜3、4之配線圖案分 別重疊工程（7 )所形成之配線膜2，以及工程（8 )所形成 之配線膜5，並分別藉凸起25、5 1 '連接。 (1 〇 )蝕刻工程（9 )所層壓之配線板表面之配線膜2、 5之銅層，並分別形成特定之配線圖案。 (1 I )備妥與工程（2 )相同之層壓金屬板，而以相同 之工程在做爲配線膜6之銅層上形成多個凸起6 Γ。另外， 以與（7 )相同之工程，在做爲配線圖之銅層表面使絕緣膜 5’合爲一體以形成配線膜6。 (1 2 )以與（1 1 )相同之工程，在做爲配線圖案之銅層 表面使絕緣膜Γ合爲一體以形成配線膜1。 (I 3 )在工程（1 0 )所形成之配線膜2、5之配線圖案 分別重疊工程（1 2 )所形成之配線膜]，以及工程（1 1 )所 形成之配線膜6，並分別藉由凸起1 2’、6 1 ’連接。 (1 4 )蝕刻工程（】3 )所層壓之配線板表面之配線膜] -29- (27) (27)1355696 、6之銅層，並分別將其形成爲特定之配線圖案。 (]5 )在工程（1 4 )所形成之配線膜]之配線圖案之特 定位置形成外界連接端子]3。如此一來即完成圖6所示之電 路元件內裝電子裝置所用之多層配線板。 如上所述，本實施形態之功能元件內裝配線板，在多層 配線板內部植入半導體積體電路元件或被動功能元件，因此 ，可以將該等功能元件立體配置，而獲得封裝密度高的多層 配線板。另外，除了堅硬之配線部之外，還具有撓性之配線 部，所以是使用範圍廣濶之多層配線板。 另外，各配線膜係蝕刻3層層壓金屬板並將凸起與配線 圖案形成一體，所以有可以獲得可靠性高的多層配線板之優 點。 此外，本發明並不侷限於上述實施形態，而可有各種變 形。該變形例之例如下。 (甲）上面只說明堅硬配線部Α有6層之構造，撓性配 線部B、C爲2層至1層之構造者，惟各部之層數爲任意的 〇 (乙）設置於各層之電路元件之感應器L、暫存器R、 以及電容器C等之被動功能元件之種類與數目爲任意的。 (丙）雖然在配線膜3之特定位置’形成有用於倒裝晶 片接合LSI晶8]、82之多個例如金等之凸起31‘，惟若在 LSI晶片一邊已形成連接用凸起時’該金凸起31'即不需要》 (丁）配線膜1、2、4至6係利用具有鎳層形成之蝕刻 阻止件之三層構造之多層金屬板所形成’惟其材料與形成方 -30 - (28) (28)1355696 法並不限定於例示者》 (戊）暫存器R雖係以銅層之一部分做爲電極，而以膜 電阻元件52連接其電極之間，但是也可以在銅層表面形成 銀漿電極’再塗敷、乾燥與硬化該電阻元件俾連接該銀漿之 間。 【圖式簡單說明】 圖I (A)至（C)爲表示本發明之多層配線板之第1 實施形態之剖面圖’ （A )表示平常狀態之多層配線板， (B )係將彎曲狀之多層配線板變形顯示，（C )係將內 裝之半導體晶片之彎曲狀態變形顯示。 圖2(A)至（F)爲以工程順序表示圖1所示之多層 配線板之製造方法之一例之剖面圖。 圖3爲表示本發明之電子裝置用多層配線板之第2實 施形態之剖面圖》 圖4爲表示本發明之電子裝置用多層配線板之製造方 法之實施形態之工程圖。 圖5 ( A )至（D )爲表示本發明之第2實施形態，爲 表示多層配線板所內裝之各被動元件之別例之圖》 圖ό爲表示本發明之電路元件內裝配線板之第3實施 形態之剖面圖。 主要元件對照表 】：配線膜 -31 - (29) (29)1355696 2 :配線膜 3 :配線膜 4 :配線膜 5 :配線膜 6 :配線膜 1 0 :銅層 1 ]:配線膜 1 1 L :感應器 1 2 :凸起 13 :端子用凸起 ]5 :焊球 ]5 :焊錫 ]6 :第1金屬板 2 0 :半導體晶片 2 1 :配線膜 22C :電容器 2 2 R :電阻元件 2 3 :銀漿電極 2 4 :電阻膜 25 :凸起 3 0 :絕緣膜 3 1 :配線膜 3 2 :銀漿膜 3 3 :印刷膜電介質層 -32 - (30) (30)1355696 4 0 :絕緣膜 4 I :配線膜 42 :晶片收容空間 5 0 :銅層 5 1 :配線膜 52 :凸起 5 6 :第2金屬板 5 8 :空間塡充樹脂 6 0 :絕緣膜 6 4 ··抗蝕膜 7 6 :樹脂 7 7 :樹脂 8 ] . L S I晶片 8 2 · L S I晶片 ]〇 〇 :層間絕緣膜 Π 0 :配線膜 1 Π :配線膜 1 2 0 R :電阻元件 1 3 0 :電阻膜 1 40 :電極 1 5 0 :凸起 1 60 :電介質層 ]7 〇 :銀漿膜 R :暫存器 -33 -

Claims (1)

1355696 厂》-Ί 第〇93ΐΐ887ΐ號專利申請案 …年，月,3日修正未 中文申請專利範圍替換本(100年7 — - 拾、申請專利範圍： 1_ 一種多層電路組件，其包括： 一具有一第一主表面之第—絕緣膜及沿著該第一主表 面延伸之一第一圖案化金屬配線膜； 具有一第二主表面之第二絕緣膜及沿著該第二主表 面延伸之一第二圖案化金屬配線膜，該第二絕緣膜覆蓋 該第-絕緣膜且至少該第二^案化金屬配線膜接觸該第 一絕緣膜； 具有一第一高度之第一複數個經蝕刻金屬凸起内連 線，其導電地連接該第一圖案化金屬配線膜至該第二圖 案化金屬配線膜，該等第—經蝕刻金屬凸起内連線通過 該第一和第二絕緣膜中之至少一者以一橫跨該第一和該 第二主表面之方向延伸； 八有約50μηι或更小之厚度之半導體晶片，該半導 體晶片設置於該第-和該第二圖案化金屬配線膜之間， 該半導體晶片具有導電地連接於該卜圖案化金屬配線 膜之多個接合墊； 、有第一问度之第二複數個經餘刻金屬凸起内連 線’其導電地連接該半導體晶片及該第：圖案化金屬配 線膜其中s亥第一南度係大於該第二高度·，以及 被暴露在該電路組件之至少一或多個外表面的複數個 外。P接觸件，·1¾等接觸件導電地連接於該第—和該第二 圖案化金屬配線膜中之至少一者。 2.如申請專利範圍第丨項之多層電路組件，其中該半導體 106776-1000713.doc 晶片之該等接合墊係被提供於該半導體晶片之一前表面 上及該等接合墊係表面安置於一被暴露在該第一和該第 二圖案化金屬配線膜中之至少一者之一前表面之多個接 觸件。 如申請專利範圍第1項之多層電路組件，其中該等外部 接觸件自該第一和該第二圖案化金屬配線膜中之至少一 者之一背表面向外突出。 4. 5. 6. 7. 8. 9, 如申請專利範圍第3項之多層電路組件，其中該等外部 接觸件主要由銅所組成。 如申請專利範圍第3項之多層電路組件，其中該等外部 接觸件主要由銅所組成，且該第一和該第二圖案化金屬 配線膜主要由銅所組成。 如申請專利範圍第i項之多層電路組件，其中該第一和 該第二絕緣膜中之至少一者包括選自由聚醯亞胺、液晶 聚0物# 一 B階樹脂結合之玻璃布以及一 膜所組 成之群組之至少一材料。 如令請專利範圍第i項之多層電路組件，還包括複數個 導電接觸件’其自和該第二圖案化金屬配線膜中 至/者之主表面突出，其中該半導體晶片之該等 接合墊係導電地連接該等接觸件。 如申請專利範圍第1項之多層電路乡且件，其中該第二絕 緣膜之該第二主表面接觸該第—絕緣膜。 如申請專利範圍第1項之多層雷 ^ ^ ^ 饥 ^增冤路組件，其中該第一絕 緣膜包括複數個凹部， ^ 且該第一圖案化金屬配線膜係内 106776-1000713.doc 1355696 嵌於該第一絕緣膜中之該複數個凹部中。 1 〇·如申清專利範圍第1項之多層電路組件，其中該第二絕 緣膜包括複數個凹部，且該第二圖案化金屬配線膜係内 嵌於該第二絕緣膜中之該複數個凹部中。 11. 如申凊專利範圍第i項之多層電路組件其中該第一高 度係大於該半導體晶片之該厚度。 12. 如申請專利範圍第i項之多層電路組件，其中該第一高 度係大於或等於該第二高度和該半導體晶片厚度之合。 13. 如中請專利範圍第1項之多層電路組件，其中該第-絕 緣膜係鄰接該半導體晶片。 14. 如中請專利範圍第13項之多層電路組件，其中枯合物係 设置於該半導體晶片和該第—絕緣層之間。 15. 如申句專利範圍第〗項之多層電路組件，其中該等第二 金屬凸起内連線包括銅。 16. —種多層電路組件，其包括： 一具有一第一主表面之第—絕緣膜及沿著該第一主表 面延伸之一第一圖案化金屬配線膜； 一具有一第二主表面之第二絕緣膜及沿著該第二主表 面延伸之一第二圖案化金屬配線膜，該第二絕緣膜覆蓋 該第一絕緣膜且至少該第二圖案化金屬配線膜接觸該第 一絕緣膜； 複數個經蝕刻金屬内連線，其導電地連接該第一圖案 化金屬配線膜至該第二圖案化金屬配線膜，該等經蝕刻 金屬内連線通過該第一和第二絕緣膜中之至少一者以— 106776-1000713.doc 橫跨該第一和該第二主表面之方向延伸； 至J一電容器，其具有作為該第一和該第二圖案化金 . 屬配線膜中之至少一者之組成部分之至少一電極，及一 接觸該至少一電極之電容器介電層；以及 被暴露在該電路組件之至少一或多個外表面的複數個 外部接觸件，該等接觸件導電地連接於該第一和該第二 圖案化金屬配線膜中之至少一者。 # 如申請專利範圍第16項之多層電路組件，其中該等外部 接觸件自該第一和該第二圖案化金屬配線媒中之至少一 者之一背表面向外突出。 …如申請專利範圍第17項之多層電路组件，其中該等外部 接觸件主要由銅所組成。 19.如申請專利範圍第16項之多層電路組件，其中該等外部 接觸件主要由銅所組成，且該第一和該第二圖案化金屬 配線膜主要由銅所組成。 _ 2〇·如申請專利範圍第16項之多層電路组件，其中該第一和 • :第二絕緣膜中之至少-者包括選自由聚醯亞胺、液晶 — 聚合物、和一B階樹脂結合之玻璃布以及一BCB膜所組 成之群組之至少一材料。 21·如申請專利範圍第16項之多層電路組件，還包括一具有 一第三主表面之第三絕緣膜及一沿著該第三主表面延伸 之第三圖案化金屬配線膜，其中該複數個金屬内連線内 連該第三圖案化金屬配線膜至該第一或該第二圖案化金 屬配線膜中之至少一者。 106776-l〇〇〇7i3.d〇( 1^55696 &如申請專利範圍第16項之多層電路組件，還包括複數個 導電接觸件，其自該第一和該第二圖案化金屬配線膜中 之至少一者之一主表面突出。 23.如申請專利範圍第16項之多層電路組件其中該第二絕 緣膜之該第二主表面接觸該第一絕緣膜。 24·如申請專利範圍第16項之多層電路組件其中該第一絕 :膜包括複數個凹部，且該第一圖案化金屬配線膜係内 嵌於該第一絕緣膜中之該複數個凹部中。 25·如申請專利範圍㈣項之多層電路組件，其中該第二絕 緣膜包括複數個凹部，且該第二圖案化金屬配線膜係内 嵌於該第二絕緣膜中之該複數個凹部中。 26·如申請專利範圍第16項之多層電路組件，其中一第二電 極係為該第一或該第二圖案化金屬配線膜中之至少一者 及一電容器介電層之組成部分。 27.種用於—電子裝置之多層西己線板之製造方法，其包 括： 準備一第一金屬板以形成在—端子凸起形成金屬層之 一表面上之一配線膜； 準備I導體晶片，其被形成為具有一小於5〇哗或更 小之厚度； 準備一第二金屬板，其中連接於在該第一金屬板上之 該配線膜之-層間連接凸起和用於收容該半導體晶片之 一半導體晶片（容空間係被形《於一配線膜形成金屬層 之表面上，及該層間連接凸起通過該表面，及一層間 106776-1000713.doc 1355696 絕緣膜係層壓於該半導體晶片收容空間外部之上； 提供該半導體晶片以覆晶接合於形成在該配線膜之一 側上之該第一金屬板之一表面，使得其電極係連接於該 配線膜； 隔著該層間絕緣膜來層壓該第二金屬板，該層間絕緣 膜係在形成該配線膜之該側邊上之該第一金屬板之該一 表面上，該配線膜係藉由將在該第二金屬板上之該配線 φ 膜連接至經暴露於該層間絕緣膜之該層間連接凸起之一 上表面所形成； 藉由選擇性地蝕刻該第二金屬板之該配線膜形成金屬 層以形成一配線膜；以及 藉由選擇性地银刻該第一金屬板之該端子凸起形成金 屬層以形成一端子凸起。 28’種用於一電子裝置之多層配線板之製造方法，其包 括： • 準備一第一金屬層，其構成一配線膜，其中由一元件 • 所膜製作之一被動元件係形成於其之一表面上； . 準備一被作為一基座之第二金屬層，其中藉由在一金 屬板上進行選擇性蝕刻及選擇性電鍍之一者，以選擇性 地形成多個凸起於其之一表面上； 通過一層間絕緣膜，在形成該元件膜之一側上之該第 -金屬層上層麼該第二金属層，使得該等凸起通過該層 間絕緣膜以連接該第一金屬層；以及 藉由選擇性钱刻該第一金屬層以形成一連接該被動元 106776-1000713.doc -6 - 1355696 件之一端子之配線膜。 29.如申請專利範圍第28項之製造方法，其中該被動元件包 括藉由在該金屬層、碳酚或其他低溫硬化型有機樹脂之 表面上印刷接著藉由乾燥和硬化而形成之該元件膜所形 成之一電阻器。 3〇·如申請專利範圍第28項之製造方法，其中該被動元件包 括藉由以選擇性應用氧化釕或其他高溫煅燒型無機厚漿 膜於該金屬層之該表面及乾燥此生成物後接著在一少氧 爐管中燒結而形成之該元件膜所形成之一電阻器。 31. 如申請專利範圍第28項之製造方法，其中該被動元件包 括藉由選擇性應用一主要包含鈦酸鋇之低溫硬化有機樹 脂於該金屬層之該表面接著藉由乾燥和硬化而形成之該 元件膜所形成之一電容器。 32. 如申請專利範圍第28項之製造方法，其中該被動元件包 括藉由選擇性地應用一主要包含鈦酸鋇之高溫煅燒型無 機厚漿膜於該金屬層之該表面上及乾燥此生成物後接著 在一少氧爐管中燒結而形成之該元件膜所形成之一電容 器。 33. —種用於一電子裝置之多層配線板之製造方法，其 括： ’、 準備一金屬層，其構成一配線膜，其中由—元件所媒 製作之一被動元件係形成於其之一表面上； 少藉由選擇性蝕刻一層壓金屬板之一第二金屬層以形成 夕個凸起，該等凸起之每一者組成一層間連接導電層， 106776-10007I3.doc 1355696 該層壓金屬板係藉由通過一被當作一蝕刻終止物之第三 金屬層來層壓一第一金屬層及該第二金屬層所準備； 在一具有該層壓金屬板之該凸起所形成於其上之一表 面上層壓一層間絕緣膜，使得該等凸起通過該層間絕緣 膜； 研磨該等凸起之每一者之一表面； 接合用於層壓且具有該金屬層之該元件膜形成於其上 • 之該表面至該層壓金屬板之該表面，該層間絕緣膜係在 其上被層壓，使得該等凸起係連接該金屬層； 藉由選擇性蝕刻具有該被動元件形成於其上之該金屬 層來形成連接該被動元件之一端子之一配線膜；以及 藉由選擇性蝕刻該層壓金屬板之該第一金屬層來形成 一配線膜。 34.如:請專利範圍第33項之製造方法，其中該被動元件包 肖藉由在該金屬；f、碳盼或其他低溫硬化型有機樹脂之 # 表面上印刷接著藉由乾燥和硬化㈣成之該元件膜所形 成之一電阻器。 35·如中請專利範圍第33項之製造方法，其㈣被動元件包 括藉由以選擇性應用氧化釕或其他高溫般燒型無機厚聚 膜於該金屬層之該表面及乾燥此生成物後接著在一少氧 爐管中燒結而形成之該元件膜所形成之一電阻器。 36·如申凊專利範圍第33項之絮#古，土 方法，其中該被動元件包 括藉由選擇性應用一主要句冬 要匕3鈦酸鋇之低溫硬化有機樹 脂於該金屬層之該表面接芸兹 接者藉由乾燥和硬化而形成之該 106776-1000713.doc -8 - 37. 37.1355696 元件膜所形成之一電容器。 如申請專利範圍第33項之製造方法，其中該被動元件包 括藉由選擇性地應用一主要包含鈦酸鋇之高溫煅燒型無 機厚浆膜於該金屬層之該表面上及乾燥此生成物後接著 在）氧爐管中燒結而形成之該元件膜所形成之一電容 器。 106776_1000713.doc *9-
TW093118871A 2003-07-02 2004-06-28 Multi-layer circuit board for electronic device TW200507131A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003190259A JP4392201B2 (ja) 2003-07-02 2003-07-02 電子装置とその製造方法
JP2003190342A JP2005026458A (ja) 2003-07-02 2003-07-02 機能素子内蔵配線板
JP2003190162A JP2005026445A (ja) 2003-07-02 2003-07-02 多層配線板とその製造方法

Publications (2)

Publication Number Publication Date
TW200507131A TW200507131A (en) 2005-02-16
TWI355696B true TWI355696B (zh) 2012-01-01

Family

ID=33556164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118871A TW200507131A (en) 2003-07-02 2004-06-28 Multi-layer circuit board for electronic device

Country Status (2)

Country Link
US (6) US7342802B2 (zh)
TW (1) TW200507131A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075134A (zh) * 2016-05-13 2018-12-21 株式会社村田制作所 晶圆级封装及电容器
TWI725339B (zh) * 2017-09-28 2021-04-21 日月光半導體製造股份有限公司 半導體封裝及其製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
US8225499B2 (en) * 2005-06-16 2012-07-24 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
KR100726458B1 (ko) * 2006-01-16 2007-06-11 삼성전자주식회사 기판조립체
DE102006019250A1 (de) * 2006-04-26 2007-10-31 Robert Bosch Gmbh Elektronische Baueinheit
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2008053319A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置
US20100051330A1 (en) * 2006-11-29 2010-03-04 Sharp Kabushiki Kaisha Wiring board and display unit
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
KR100787894B1 (ko) * 2007-01-24 2007-12-27 삼성전자주식회사 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
US7911802B2 (en) * 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8498720B2 (en) * 2008-02-29 2013-07-30 Neuronexus Technologies, Inc. Implantable electrode and method of making the same
JP2009277940A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 半導体パッケージ、実装用回路基板および実装構造体
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
CN102573268B (zh) * 2008-09-30 2015-03-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP5107461B2 (ja) * 2009-04-21 2012-12-26 アルプス電気株式会社 磁気センサパッケージ
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
KR101387313B1 (ko) * 2012-02-21 2014-04-18 삼성전기주식회사 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
KR102403960B1 (ko) 2014-12-25 2022-05-30 오쿠치 마테리얼스 가부시키가이샤 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법
CN108093655B (zh) * 2016-09-21 2022-03-29 新电元工业株式会社 半导体装置
KR102653216B1 (ko) * 2018-11-16 2024-04-01 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자기기
KR20200067607A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (zh) * 1967-10-21 1969-04-23
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
DE3447669A1 (de) * 1983-12-29 1985-07-18 Hitachi, Ltd., Tokio/Tokyo Verbundstruktur aus metall und kunstharz sowie verfahren zu deren herstellung
US4666818A (en) * 1985-06-10 1987-05-19 The Foxboro Company Method of patterning resist for printed wiring board
US5229628A (en) * 1989-08-02 1993-07-20 Nippon Sheet Glass Co., Ltd. Electroluminescent device having sub-interlayers for high luminous efficiency with device life
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
US5359261A (en) * 1990-12-28 1994-10-25 Stanley Electric Co., Ltd. Electroluminescence display
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
JPH06140279A (ja) * 1992-09-11 1994-05-20 Murata Mfg Co Ltd 積層セラミック電子部品の焼成方法
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JP3989974B2 (ja) 1995-01-13 2007-10-10 株式会社東芝 多層印刷配線板及びその製造方法
US6054372A (en) * 1995-04-03 2000-04-25 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom
WO1997000598A1 (de) * 1995-06-15 1997-01-03 Dyconex Patente Ag Verbindungssubstrat
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JP2790122B2 (ja) 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
KR100269947B1 (ko) * 1997-09-13 2000-10-16 윤종용 인쇄회로기판및이를이용한엘씨디모듈
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2001053413A (ja) 1999-08-16 2001-02-23 Sony Corp 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6060353A (en) * 1999-10-22 2000-05-09 Vanguard International Semiconductor Corporation Method of forming a ring shaped storage node structure for a DRAM capacitor structure
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3416658B2 (ja) 2000-02-09 2003-06-16 松下電器産業株式会社 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP4123693B2 (ja) 2000-07-12 2008-07-23 株式会社デンソー 積層回路モジュールの製造方法
JP2002043273A (ja) * 2000-07-24 2002-02-08 Hitachi Chem Co Ltd 半導体装置の製造法
JP2002050597A (ja) 2000-08-03 2002-02-15 Okamoto Machine Tool Works Ltd 基板の裏面研削装置
US6603467B1 (en) * 2000-10-04 2003-08-05 Industrial Technologies Research Institute Method and apparatus for LCD panel power up test
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4141135B2 (ja) 2001-03-28 2008-08-27 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
DE10122393A1 (de) 2001-05-09 2002-11-14 Philips Corp Intellectual Pty Flexible Leiterfolie mit einer elektronischen Schaltung
JP2002368416A (ja) 2001-06-01 2002-12-20 Kyocera Chemical Corp プリント配線基板及びその製造方法
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US6842585B2 (en) * 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
WO2005010987A1 (ja) * 2003-07-24 2005-02-03 Matsushita Electric Industrial Co., Ltd. 球状半導体素子埋設配線板
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075134A (zh) * 2016-05-13 2018-12-21 株式会社村田制作所 晶圆级封装及电容器
CN109075134B (zh) * 2016-05-13 2022-04-01 株式会社村田制作所 晶圆级封装及电容器
TWI725339B (zh) * 2017-09-28 2021-04-21 日月光半導體製造股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
US9521755B2 (en) 2016-12-13
US20140240934A1 (en) 2014-08-28
US7505281B2 (en) 2009-03-17
US20170171986A1 (en) 2017-06-15
US20050000729A1 (en) 2005-01-06
US10104785B2 (en) 2018-10-16
TW200507131A (en) 2005-02-16
US7342802B2 (en) 2008-03-11
US20080296254A1 (en) 2008-12-04
US20070121305A1 (en) 2007-05-31
US20130247372A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI355696B (zh)
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP4389471B2 (ja) 電子回路の接続構造とその接続方法
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7521283B2 (en) Manufacturing method of chip integrated substrate
TWI427652B (zh) 電容器、配線基板
US20090273884A1 (en) Capacitor component, method of manufacturing the same and semiconductor package
TW200812462A (en) Multilayered printed wiring board and method for manufacturing the same
TW200920196A (en) Wiring substrate and method of manufacturing the same
TW200822302A (en) Package substrate having embedded capacitor
JPWO2004089049A1 (ja) 多層基板およびその製造方法
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP4183708B2 (ja) 部品内蔵基板の製造方法
US20130005084A1 (en) Planar interconnect structure for hybrid circuits
JP2017183528A (ja) 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP4392201B2 (ja) 電子装置とその製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP2005026458A (ja) 機能素子内蔵配線板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees