CN108093655B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108093655B
CN108093655B CN201680039677.3A CN201680039677A CN108093655B CN 108093655 B CN108093655 B CN 108093655B CN 201680039677 A CN201680039677 A CN 201680039677A CN 108093655 B CN108093655 B CN 108093655B
Authority
CN
China
Prior art keywords
layer
metal layer
electrode
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680039677.3A
Other languages
English (en)
Other versions
CN108093655A (zh
Inventor
福田祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN108093655A publication Critical patent/CN108093655A/zh
Application granted granted Critical
Publication of CN108093655B publication Critical patent/CN108093655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的半导体装置，包括：碳化硅半导体层，其主面侧配置有多个层；以银为主要成分构成的电极层，为所述多个层中的一个层，并且具有与导电性的连接构件相连接的电极连接面；以及以碳化钛为主要成分构成的第一金属层，为所述多个层中的与所述电极层不同的一个层，并且具有：所述电极连接面露出至外部后与所述电极层相接合的第一接合面、以及与所述半导体层电气连接的第二接合面。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
近年来，一种使用碳化硅(SiC)来作为半导体层的半导体装置由于具有宽带隙并且能够在高温下运作，因此已得到广泛普及。在这种使用了碳化硅的以往的半导体装置中，在碳化硅半导体层上接合有金属层，并且在该金属层上接合有电极层。金属层例如是以钛(Ti)作为主元素来构成，而电极层则例如是以铝(Al)作为主元素来构成。
通常，半导体装置会对应流通的电流而发热。在上述以往的半导体装置的情况下，由于各层中电极层的铝的熔点是最低的，因此能够从电极层流向半导体层的容许电流的电流值就会被限制在未达到使由铝构成的电极层溶解的温度的水平上。由于这样的原因，在以往的半导体装置中，为了要增加该容许电流，通常会使用熔点比铝更高的银(Ag)来代替铝构成电极层(例如，参照专利文献1)。
【先行技术文献】
【专利文献1】特开2013-125922号公报
然而，在上述以往的半导体装置中，一旦使用银来代替铝构成电极层，则由于与该电极层接合的金属层中使用的是钛，因此银和钛会生成合金。银和钛的合金，被普遍认为是一种强度低且物理上脆弱的合金。这样，在以往的半导体装置中一旦生成了这种物理上脆弱的银与钛的合金的话，就可能会导致电极层与金属层之间的接合强度下降。所以，在以往的半导体装置中，要在不使电极层与金属层之间的接合强度下降的情况下增加容许电流是非常困难的。
鉴于上述问题的解决，本发明的目的是提供一种能够在不使电极层与金属层之间的接合强度下降的情况下增加容许电流的半导体装置。
发明内容
为了实现上述目的，本发明的一种形态所涉及的半导体装置，其特征在于，包括：碳化硅半导体层，其主面侧配置有多个层；以银为主要成分构成的电极层，为所述多个层中的一个层，并且具有与导电性的连接构件相连接的电极连接面；以及以碳化钛为主要成分构成的第一金属层，为所述多个层中的与所述电极层不同的一个层，并且具有：所述电极连接面露出至外部后与所述电极层相接合的第一接合面、以及与所述半导体层电气连接的第二接合面。
另外，在本发明的上述形态所涉及的半导体装置中，也可以包括：以钛为主要成分构成的第二金属层，位于所述第一金属层与所述半导体层之间，通过所述第二接合面与所述第一金属层相接合，并且，与所述半导体层相接触配置。
另外，在本发明的上述形态所涉及的半导体装置中，也可以是：在所述第一金属层的第一主面侧具有所述第一接合面，在所述第一金属层的所述第一主面的相反侧的第二主面侧具有所述第二接合面。
另外，在本发明的上述形态所涉及的半导体装置中，也可以是：所述第一金属层与所述电极层相接合，使所述第一接合面覆盖所述电极层所具有的面中的所述电极连接面以外的面。
另外，在本发明的上述形态所涉及的半导体装置中，也可以是：所述第一金属层的所述第一接合面的接合面积比所述电极连接面的面积更大。
另外，在本发明的上述形态所涉及的半导体装置中，也可以是：所述电极层的与所述电极连接面相对的相对面，在所述半导体层的厚度方向上，被配置在比配置有所述电极层的一侧的所述半导体层的主面更靠近内侧的位置上。
另外，在本发明的上述形态所涉及的半导体装置中，也可以是：在所述电极层的所述电极连接面上，连接有以铜为主要成分的所述连接构件。
发明效果
根据本发明的半导体装置，具有连接有导电性的连接构件的电极连接面的电极层是以银为主要成分构成。另外，第一金属层具有：电极连接面露出于外部后与电极层相接合的第一接合面；以及与半导体层电气连接的第二接合面，并且第一金属层是以碳化钛为主要成分构成。而且，通过比以往作为电极层的铝导电率更高的银来构成电极层，从而就不易产生出从电极层流向半导体层的电流所导致的热量。再有，像这样不仅不易产生出热量，而且由于电极层中的银以及第一金属层中的碳化钛的熔点比以往作为电极层的铝的熔点更高，因此就能够增加容许电流。还有，碳化钛第一金属层与电极层中的银之间由于不会生成银与钛的合金这样物理上脆弱的合金，因此也就不会有因物理上脆弱的合金所导致电极层与金属层之间的接合强度下降的情况发生。所以，本发明的半导体装置能够在不使电极层与金属层之间的接合强度下降的情况下增加容许电流。
简单附图说明
图1是第一实施方式所涉及的半导体装置的一例截面构成图。
图2是第二实施方式所涉及的半导体装置的一例截面构成图。
图3是第三实施方式所涉及的半导体装置的一例截面构成图。
图4是第四实施方式所涉及的半导体装置的一例截面构成图。
图5是第五实施方式所涉及的半导体装置的一例截面构成图。
图6是第六实施方式所涉及的半导体装置的一例截面构成图。
图7是第七实施方式所涉及的半导体装置的一例截面构成图。
图8是第八实施方式所涉及的半导体装置的一例截面构成图。
图9是第九实施方式所涉及的半导体装置的一例截面构成图。
图10是第十实施方式所涉及的半导体装置的一例截面构成图。
图11是第十一实施方式所涉及的半导体装置的一例主面侧平面构成图。
图12是第十一实施方式所涉及的半导体装置的一例截面构成图。
图13是第十二实施方式所涉及的半导体装置的一例主面侧平面构成图。
图14是第十二实施方式所涉及的半导体装置的一例截面构成图。
具体实施方式
以下，将参照附图对本发明的实施方式进行说明。
【第一实施方式】
如图1所示，第一实施方式涉及的半导体装置1包括：半导体层10、第一金属层21、第二金属层22、电极层30、以及连接构件40。半导体装置1是一个使用了碳化硅(以下有时会标注为SiC)半导体基板基板的半导体元件，例如为晶闸管、晶体管、或二极管。
在图1中，以纸面上的左右方向为X轴，与纸面相垂直的方向为Y轴，纸面上的上下方向(半导体层10的厚度方向)为Z轴，
半导体层10是半导体基板的一部分，由SiC构成。半导体层10的主面SF侧配置有多个层(例如多个金属层)。
上述多个层中包含第一金属层21、第二金属层22、以及电极层30。
电极层30是上述多个层中的一个层，其具有与导电性的连接构件40相连接的电极连接面MF。电极层30例如是以银(以下有时会标注为Ag)为主要成分构成的。电极层30被形成在后述的第一金属层21的外侧。这里所说的第一金属层21的外侧，是指：在厚度方向(Z轴方向)的+方向上距离半导体层10较远的一侧，也就是图1中纸面上的上下方向中的上方向一侧。电极层30被配置在上述多个层中的最外侧。电极层30的电极连接面MF上还连接有连接构件40。
第一金属层21是上述多个层中的与电极层30不同的一个层，其是一个被配置在电极层30与后述的第二金属层22之间的金属层。第一金属层21例如是以碳化钛(以下有时会标注为TiC)为主要成分构成的。第一金属层21具有：使电极连接面MF露出于外部后与电极层30相接合的第一接合面JF1；以及与半导体层10电气连接的第二接合面JF2。
这里所说的第一接合面JF1是指电极层30与第一金属层21的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相平行的接合面。第二接合面JF2是指第一金属层21与第二金属层22的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相平行的接合面。
第一金属层21在外侧(第一主面侧)具有第一接合面JF1，并且在第一主面的相反侧的主面即内侧(第二主面侧)具有第二接合面JF2。在本实施方式中，第一金属层21通过第二接合面JF2以及第二金属层22与半导体层10电气连接。这里所说的内侧，是指Z轴+方向上较近的一侧。
第二金属层22是上述多个层中的一个层，其是一个被形成在半导体层10的主面SF上的金属层。第二金属层22例如是以钛(以下有时会标注为Ti)为主要成分构成的。第二金属层22是一个在第一金属层21与半导体层10之间的层，其通过第二接合面JF2与第一金属层21相接合，并且，与半导体层10接触配置。另外，第二金属层22与半导体层10欧姆接触或肖特基接触。
连接构件40是将电极层30与半导体装置1电气连接的导电性构件，例如，是以铜(以下有时会标注为Cu)为主要成分构成的。连接构件40例如为铜布线(铜线(Wire))。
如上述般，本实施方式涉及的半导体装置1从SiC半导体层10的主面SF向外侧(Z轴+方向上较远的一侧)依次配置有Ti第二金属层22、TiC第一金属层21、以及Ag电极层30。而且，电极层30的电极连接面MF处连接有Cu连接构件，并且还与半导体装置1的外部相连接。
并且，从外部流向半导体装置1的电流经由Cu连接构件40、Ag电极层30、TiC第一金属层21、以及Ti第二金属层22流通至SiC半导体层10。
如上述说明般，本实施方式涉及的半导体装置1包括：半导体层10、电极层30、第一金属层21。
半导体层10由SiC(碳化硅)构成。其在主面SF侧配置有多个层。电极层30为上述多个层中的一个层，其具有与导电性的连接构件40相连接的电极连接面MF，并且是以Ag(银)为主要成分构成的。第一金属层21是多个层中的与电极层30不同的一个层，其具有：使电极连接面MF露出于外部后与电极层30相接合的第一接合面JF1；以及与半导体层10电气连接的第二接合面JF2，并且其是以TiC(碳化钛)为主要成分构成的。
如上述般，本实施方式涉及的半导体装置1通过由比以往作为电极层的铝导电率更高的Ag来构成电极层30，就能够使从电极层30流向半导体层10的电流所导致的热量不易产生出。进一步的，本实施方式涉及的半导体装置1不仅不易产生出热量，而且由于电极层30中的Ag的熔点(约961.8℃)以及第一金属层21中的TiC的熔点(约3170℃)比以往作为电极层30的铝的熔点(约660.3℃)更高，因此就能够增加从电极层30流向半导体层10的电流。
另外，TiC第一金属层21与电极层30中的Ag之间由于不会生成Ag与Ti的合金这样物理上脆弱的合金，因此本实施方式涉及的半导体装置1也就不会有因物理上脆弱的合金所导致电极层30与金属层(例如第一金属层21)之间的接合强度下降的情况发生。本实施方式涉及的半导体装置1例如通过在将连接构件40连接到电极层30时所施加的负重(压力、应力)，就能够减少电极层30与金属层(例如第一金属层21)相互剥离等制造故障的发生。
因此，本实施方式涉及的半导体装置1就能够在不使电极层30与金属层(第一金属层21)之间的接合强度下降的情况下增加容许电流。
另外，由于第一金属层21例如还会发挥作为防止连接构件40中的Cu以及电极层30中的Ag向半导体层10扩散的势垒金属的作用，因此本实施方式涉及的半导体装置1就能够抑制Cu以及Ag扩散所导致的性能下降。
另外，本实施方式涉及的半导体装置1还包括第二金属层22，第二金属层22是第一金属层21与半导体层10之间的一个层，其通过第二接合面JF2与第一金属层21相接合，并且，还与半导体层10接触配置，其还以Ti(钛)作为主成分来构成。
因此，第二金属层22与第一金属层21一样，由于同样会发挥势垒金属的作用，因此本实施方式涉及的半导体装置1就能够进一步抑制Cu以及Ag扩散所导致的性能下降。
另外，在本实施方式中，第一金属层21在其外侧(第一主面侧)具有第一接合面JF1，并且在其第一主面侧的相反侧的主面即内侧(第二主面侧)具有第二接合面JF2。
因此，由于TiC第一金属层21是被配置在电极层30与半导体层10之间的，所以本实施方式涉及的半导体装置1就能够在不使电极层30与金属层(第一金属层21)之间的接合强度下降的情况下增加容许电流。
另外，在本实施方式中，电极层30的电极连接面MF上连接有以Cu(铜)作为主要成分的连接构件40。
因此，由于Cu的熔点(约1085℃)比铝的熔点(约660.3℃)更高，所以就能够增加从电极层30流向半导体层10的电流。另外由于Cu与电极层30中的Ag的连接(接合)契合度好，不会生成Ag与Ti的合金这样的物理上脆弱的合金。因此本实施方式涉及的半导体装置1就不会有因物理上脆弱的合金所导致电极层30与连接构件40之间的接合强度下降的情况发生。
【第二实施方式】
接下来，将参照图2对本发明的第二实施方式涉及的半导体装置1a进行说明。
如图2所示，第二实施方式涉及的半导体装置1a包括：半导体层10、第一金属层21a、第二金属层22、电极层30a、以及连接构件40。在图2中，与图1相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第一实施方式的不同点在于：第一金属层21a被配置为覆盖电极层30a的电极连接面MF以外的面。
电极层30a是多个层中的一个层，其具有与导电性的连接构件40相连接的电极连接面MF。电极层30a例如是以Ag为主要成分构成的。电极层30a被形成为除电极连接面MF以外的面被第一金属层21a覆盖。即，电极层30a被埋设入第一金属层21a中并且仅有电极连接面MF外露。该外露的电极连接面MF与连接构件40相连接。
第一金属层21a是多个层中的与电极层30a不同的一个层，其例如是以TiC为主要成分构成的。第一金属层21a被形成为覆盖电极层30a。例如，第一金属层21a与电极层30a相接合，使第一接合面JF1覆盖电极层30a所具有的面中的除电极连接面MF以外的面。
另外，第一接合面JF1处包含：与第一金属层21a外侧(离半导体层10较远的一侧)的主面SF相平行的面；以及与厚度方向(Z轴方向)相平行的侧面。
另外，第一金属层21a经由第二接合面JF2以及第二金属层22与半导体层10电气连接。
如上述说明般，本实施方式涉及的半导体装置1a包括：半导体层10、电极层30a、第一金属层21a、以及第二金属层22。
通过这样，本实施方式涉及的半导体装置1a就与第一实施方式具有同样的效果，能够在不使电极层30a与金属层(第一金属层21a)之间的接合强度下降的情况下增加容许电流。
另外，在本实施方式中，第一金属层21a与电极层30a相接合，使第一接合面JF1覆盖电极层30a所具有的面中的除电极连接面MF以外的面。
通过这样，由于电极层30a被第一金属层21a覆盖，因此本实施方式涉及的半导体装置1a就能够抑制电极层30a中Ag的腐蚀，从而提升耐蚀性。
另外，由于第一接合面JF1的面积比第一实施方式更大，因此本实施方式涉及的半导体装置1a就能够进一步提升电极层30a与第一金属层21a之间的接合强度。
【第三实施方式】
接下来，将参照图3对本发明的第三实施方式涉及的半导体装置1b进行说明。
如图3所示，第三实施方式涉及的半导体装置1b包括：半导体层10、第一金属层21a、电极层30a、以及连接构件40。在图3中，与图2相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第二实施方式的不同点在于：半导体装置1b中不包括第二金属层22。
第一金属层21a的第二接合面JF2与半导体层10接触配置。即，第一金属层21a通过第二接合面JF2与半导体层10电气连接。另外，第一金属层21a取代第二实施方式中的第二金属层22与半导体层10欧姆接触或肖特基接触。
本实施方式中的其他构成由于与第二实施方式相同，因此这里省略其说明。
如上述说明般，本实施方式涉及的半导体装置1b包括：半导体层10、电极层30a、以及第一金属层21a。
通过这样，本实施方式涉及的半导体装置1b就与第一实施方式具有同样的效果，能够在不使电极层30a与金属层(第一金属层21a)之间的接合强度下降的情况下增加容许电流。另外，在本实施方式涉及的半导体装置1b中，由于电极层30a被第一金属层21a覆盖，因此与第二实施方式一样，能够抑制电极层30a中Ag的腐蚀，从而提升耐蚀性。
另外，由于没有必要形成第二金属层22，因此本实施方式涉及的半导体装置1b能够简化制造工序以及简化金属层的结构。
【第四实施方式】
接下来，将参照图4对本发明的第四实施方式涉及的半导体装置1c进行说明。
如图4所示，第四实施方式涉及的半导体装置1c包括：半导体层10、第一金属层21b、第二金属层22a、电极层30b、以及连接构件40。在图4中，与图2相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第二实施方式的不同点在于：多个金属层(第一金属层21b、第二金属层22a、以及电极层30b)被埋设入半导体层10中。
第二金属层22a被形成为埋设入半导体层10中，其例如是以Ti为主要成分构成的。另外，第二金属层22a在半导体层10的厚度方向上被配置在比配置有电极层30b的一侧的半导体层10的主面SF更靠近内侧的位置上。即，第二金属层22a在半导体层10的厚度方向上被形成为具有与配置有电极层30b的一侧的半导体层10的主面SF一致的面。另外，第二金属层22a还被配置为：沿着半导体层10上形成的凹部，覆盖与半导体层10的主面SF相接触的面以外的面。该第二金属层22a是位于第一金属层21b与半导体层10之间的层，其通过第二接合面JF2与第一金属层21b相接合，并且，与半导体层10接触配置。第二金属层22a还与半导体层10欧姆接触或肖特基接触。
第一金属层21b是多个层中的与电极层30b不同的一个层，其被形成为埋设入第二金属层22a中，其例如是以TiC为主要成分构成的。第一金属层21b被形成为覆盖电极层30b的同时被第二金属层22a覆盖。例如，第一金属层21b的第一接合面JF1与电极层30b相接合，是其覆盖电极层30b所具有的面中的除电极连接面MF以外的面。
另外，第一接合面JF1处包含：与第一金属层21b外侧(离半导体层10较远的一侧)的主面SF相平行的面；以及与厚度方向(Z轴方向)相平行的并且与电极层30b相接触的侧面。第二接合面JF2处包含：与第一金属层21b内侧(离半导体层10较近的一侧)的主面SF相平行的面；以及与厚度方向(Z轴方向)相平行的并且与第二金属层22a相接触的侧面。
另外，第一金属层21b经由第二接合面JF2以及第二金属层22a与半导体层10电气连接。
电极层30b是多个层中的一个层，其具有与导电性的连接构件40相连接的电极连接面MF。电极层30b例如是以Ag为主要成分构成的。电极层30b被形成为除电极连接面MF以外的面被第一金属层21b覆盖。即，电极层30b被埋设入第一金属层21b中。另外，电极层30b的与电极连接面MF相对的相对面(朝向电极连接面MF的相反侧的面)在半导体层10的厚度方向上被配置在比配置有电极层30b的一侧的半导体层10的主面SF更靠近内侧的位置上。另外，电极层30b还被配置为在半导体层10的厚度方向上与电极连接面MF和半导体层10的主面SF一致。
如上述说明般，本实施方式涉及的半导体装置1c包括：半导体层10、电极层30b、第一金属层21b、以及第二金属层22a。
通过这样，本实施方式涉及的半导体装置1c就与第二实施方式具有同样的效果，能够在不使电极层30b与金属层(第一金属层21b)之间的接合强度下降的情况下增加容许电流。
另外，在本实施方式中，电极层30b的与电极连接面MF相对的相对面在半导体层10的厚度方向上被配置在比配置有电极层30b的一侧的半导体层10的主面SF更靠近内侧的位置上。
通过这样，由于电极层30b被半导体层10覆盖，因此本实施方式涉及的半导体装置1c就能够进一步抑制电极层30b中Ag的腐蚀，从而进一步提升耐蚀性。
另外，本实施方式涉及的半导体装置1c配置有第一金属层21b以及第二金属层22a覆盖电极层30b，并且电极层30b、第一金属层21b、以及第二金属层22a被埋设入半导体层10中。
通过这样，本实施方式涉及的半导体装置1c就能够进一步提升电极层30b、第一金属层21b、以及第二金属层22a之间的接合强度。因此，例如通过在将连接构件40连接到电极层30b时所施加的负重(压力、应力)，就能够进一步减少电极层30b剥离等制造故障的发生。
【第五实施方式】
接下来，将参照图5对本发明的第五实施方式涉及的半导体装置1d进行说明。
如图5所示，第五实施方式涉及的半导体装置1d包括：半导体层10、第一金属层21c、第二金属层22b、电极层30c、以及连接构件40。在图5中，与图1相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第一实施方式的不同点在于：多个金属层(第一金属层21c、第二金属层22b、以及电极层30c)各自形状的不同。
第二金属层22b是一个具有凹凸形状的，被形成在半导体层10的主面SF上的金属层。第二金属层22b例如是以Ti为主要成分构成的。第二金属层22b中与半导体层10的主面SF相接触的面为平坦面，朝向第一金属层21c的面为凹凸状的面。
在图5的图示中展示的是第二金属层22b被形成为山形形状(从截面上看为三角形)的情况。该山形形状在半导体层10上被排列由多个。第二金属层22b是一个在第一金属层21c与半导体层10之间的层，其通过第二接合面JF2与第一金属层21c相接合，并且，与半导体层10接触配置。另外，第二金属层22b与半导体层10欧姆接触或肖特基接触。
另外，多个具有山形形状的第二金属层22b如图5所示，可以是与各个山形形状隔开着形成，也可以是例如多个山形形状的相邻的第二金属层22b各自有一部分相连着被形成为一体。
第一金属层21c是一个沿第二金属层22b的形状形成的金属层，其例如是以TiC为主要成分构成的。第一金属层21c被配置在电极层30c与第二金属层22b之间。
这里所说的第一接合面JF1是指电极层30c与第一金属层21c的接合面，例如，第二接合面JF2是指第一金属层21c与第二金属层22b的接合面。第一接合面JF1以及第二接合面JF2是仿效(沿着)第二金属层22b的凹凸形的面形成的。另外，第一金属层21c的第一接合面JF1的接合面积(S2)构成得比电极连接面MF的面积(S1)更大。
电极层30c具有与导电性的连接构件40相连接的电极连接面MF，其例如是以Ag为主要成分构成的。电极层30c被形成在第一金属层21c的外侧。电极连接面MF与连接构件40相连接。与第一接合面JF1相对的电极层30c的面被形成为沿响应第一接合面JF1的形状。
如上述说明般，本实施方式涉及的半导体装置1d包括：半导体层10、电极层30c、第一金属层21c、以及第二金属层22b。
通过这样，本实施方式涉及的半导体装置1d就与第一实施方式具有同样的效果，能够在不使电极层30c与金属层(第一金属层21c)之间的接合强度下降的情况下增加容许电流。
另外，在本实施方式中，第一金属层21c的第一接合面JF1的接合面积(S2)构成得比电极连接面MF的面积(S1)更大。
通过这样，由于本实施方式涉及的半导体装置1d中第一接合面JF1的面积比第一实施方式更大(更宽)，因此就能够进一步提升电极层30c与第一金属层21c之间的接合强度。
【第六实施方式】
接下来，将参照图6对本发明的第六实施方式涉及的半导体装置1e进行说明。
如图6所示，第六实施方式涉及的半导体装置1e包括：半导体层10、第一金属层21d、第二金属层22c、电极层30d、以及连接构件40。在图6中，与图1相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第一实施方式的不同点在于：多个金属层(第一金属层21d、第二金属层22c、以及电极层30d)各自形状的不同、以及电极层30d是直接与半导体层10相接触的。
第二金属层22c是一个在半导体层10的主面SF上由多个突起部形成的的金属层。第二金属层22b例如是以Ti为主要成分构成的。该突起部从截面上看被形成为矩形(截面矩形)。该突起部被设置有多个，并且例如被隔开着形成在半导体层10上。第二金属层22c被第一金属层21d覆盖，并且与第一金属层21d以及半导体层10接触配置。另外，第二金属层22c与半导体层10欧姆接触或肖特基接触。
第一金属层21d是一个沿着第二金属层22c的形状覆盖第二金属层22c形成的金属层。第一金属层21d例如是以碳化TiC为主要成分构成的。第一金属层21d与第二金属层22c一样，例如是被隔开着排列后形成的。第一金属层21d被配置在电极层30d与第二金属层22c之间。另外，第一金属层21d也与半导体层10的主面SF接触配置。
这里所说的第一接合面JF1是指电极层30d与第一金属层21d的接合面。第二接合面JF2是指第一金属层21d与第二金属层22c的接合面。第一接合面JF1以及第二接合面JF2是仿效第二金属层22c的截面矩形的面形成的。
电极层30d具有与导电性的连接构件40相连接的电极连接面MF，其例如是以Ag为主要成分构成的。电极层30d被形成为与第一金属层21d以及半导体层10相接触，其电极连接面MF与连接构件40相连接。另外，与第一接合面JF1相对的电极层30d的面仿效第一接合面JF1形状形成。电极层30d还与半导体层10的主面SF相接触。
如上述说明般，本实施方式涉及的半导体装置1e包括：半导体层10、电极层30d、第一金属层21d、以及第二金属层22c。
通过这样，本实施方式涉及的半导体装置1e就与第一实施方式具有同样的效果，能够在不使电极层30d与金属层(第一金属层21d)之间的接合强度下降的情况下增加容许电流。
【第七实施方式】
接下来，将参照图7对本发明的第七实施方式涉及的半导体装置1f进行说明。
如图7所示，第七实施方式涉及的半导体装置1f包括：半导体层10、第一金属层21e、第二金属层22d、电极层30e、以及连接构件40。在图7中，与图1相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第一实施方式的不同点在于：多个金属层(第一金属层21e、第二金属层22d、以及电极层30e)各自形状的不同。
半导体层10的主面SF一侧形成有多个沟道形状。该沟道形状例从截面观看时例如为矩形。从主面SF的上方观看，半导体层10的沟槽形状也可以是点状或线状。另外，沟道形状从截面观看时比仅限于矩形，可以是任意形状。
第二金属层22d是一个沿着在形成在半导体层10上的多个沟道形状形成的金属层。第二金属层22d例如是以Ti为主要成分构成的。在第二金属层22d中与第一金属层21e相接合的面的形状也与半导体层10的沟道形状相对应。
另外，第二金属层22d是一个在第一金属层21e与半导体层10之间的层，其通过第二接合面JF2与第一金属层21e相接合，并且，与半导体层10接触配置。第二金属层22d与半导体层10欧姆接触或肖特基接触。
第一金属层21e是一个沿着第二金属层22d的形状形成的金属层。第一金属层21e例如是以碳化TiC为主要成分构成的。第一金属层21e被配置在电极层30e与第二金属层22d之间。
这里所说的第一接合面JF1是指电极层30e与第一金属层21e的接合面。第二接合面JF2是指第一金属层21e与第二金属层22d的接合面。另外，第一金属层21e的第一接合面JF1的结合面积(S2)比电极连接面MF的面积(S1)更大。
电极层30e具有与导电性的连接构件40相连接的电极连接面MF，其例如是以Ag为主要成分构成的。电极层30e被形成在第一金属层21e的外侧并且形成在半导体层10的厚度方向上。电极层30e的一部分还被形成为：将形成有第一金属层21e的沟道形状填埋，并且不使第一金属层21e外露。电极连接面MF与连接构件40相连接。
如上述说明般，本实施方式涉及的半导体装置1f包括：半导体层10、电极层30e、第一金属层21e、以及第二金属层22d。
通过这样，本实施方式涉及的半导体装置1f就与第一实施方式具有同样的效果，能够在不使电极层30e与金属层(第一金属层21e)之间的接合强度下降的情况下增加容许电流。
另外，在本实施方式中，第一金属层21e的第一接合面JF1的接合面积(S2)构成得比电极连接面MF的面积(S1)更大。
通过这样，由于本实施方式涉及的半导体装置1f中第一接合面JF1的面积比第一实施方式更大(更宽)，因此就能够于第五实施方式一样，进一步提升电极层30e与第一金属层21e之间的接合强度。
【第八实施方式】
接下来，将参照图8对本发明的第八实施方式涉及的半导体装置1g进行说明。
如图8所示，第八实施方式涉及的半导体装置1g包括：半导体层10、第一金属层21e、电极层30e、以及连接构件40。在图8中，与图7相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第七实施方式的不同点在于：半导体装置1g中不包括第二金属层22d。
第一金属层21e是一个沿着第二金属层22d的形状形成的金属层。第一金属层21e例如是以碳化TiC为主要成分构成的。第一金属层21e是一个在电极层30e与半导体层10之间的层，其通过第一接合面JF1与电极层30e相接合，并且，第一金属层21e还与半导体层10欧姆接触或肖特基接触。
如上述说明般，本实施方式涉及的半导体装置1g包括：半导体层10、电极层30e、以及第一金属层21e。
通过这样，本实施方式涉及的半导体装置1g就与第七实施方式具有同样的效果，能够在不使电极层30e与金属层(第一金属层21e)之间的接合强度下降的情况下增加容许电流。
另外，由于没有必要形成第二金属层22d，因此本实施方式涉及的半导体装置1g与第七实施方式相比，能够简化制造工序以及简化金属层的结构。
【第九实施方式】
接下来，将参照图9对本发明的第九实施方式涉及的半导体装置1h进行说明。
如图9所示，第九实施方式涉及的半导体装置1h包括：半导体层10、第一金属层21e、电极层30f、以及连接构件40。在图9中，与图8相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式与第八实施方式的不同点在于：电极层30f形状的不同。
电极层30f具有与导电性的连接构件40相连接的电极连接面MF，其例如是以Ag为主要成分构成的。电极层30f被形成为：将由半导体层10以及第一金属层21e形成的多个沟道形状填埋，并且使露出于第一金属层21e外侧的平坦面与电极层30f的电极连接面MF一致。另外，电极连接面MF与连接构件40相连接。
在本实施方式中，连接构件40与多个电极层30f的电极连接面MF以及第一金属层21e相连接。即，单个连接构件40与多个电极层30f的电极连接面MF相连接。
如上述说明般，本实施方式涉及的半导体装置1h包括：半导体层10、电极层30f、以及第一金属层21e。
通过这样，本实施方式涉及的半导体装置1h就与第八实施方式具有同样的效果，能够在不使电极层30f与金属层(第一金属层21e)之间的接合强度下降的情况下增加容许电流。
【第十实施方式】
接下来，将参照图10对本发明的第十实施方式涉及的半导体装置1i进行说明。
如图10所示，第十实施方式涉及的半导体装置1i包括：半导体层10、第一金属层21f、第二金属层22e、电极层30f、以及连接构件40。在图10中，与图4以及图9相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式是一个变形例，其包括多个将与第四实施方式相同的电极层30f埋设入半导体层10的结构。
本实施方式中的第一金属层21f、第二金属层22e、以及电极层30f与第四实施方式中的第一金属层21b、第二金属层22a、以及电极层30b为同一构成，因此这里省略其说明。
半导体装置1i包括多组：第一金属层21f、第二金属层22e、以及电极层30f的金属层的组，各组之间隔开规定的间隔被埋设入半导体层10中。
连接构件40横跨多个电极层30f后与电极连接面MF相连接。即，单个连接构件40与多个电极层30f的电极连接面MF相连接。
如上述说明般，本实施方式涉及的半导体装置1i包括多组：半导体层10、电极层30f、第一金属层21f、以及第二金属层22e的金属层的组。
通过这样，本实施方式涉及的半导体装置1i就与第四实施方式具有同样的效果，能够在不使电极层30f与金属层(第一金属层21f)之间的接合强度下降的情况下增加容许电流。
【第十一实施方式】
接下来，将参照图11以及图12对本发明的第十一实施方式涉及的半导体装置1j进行说明。
图12所示的半导体装置1j为图11所示的半导体装置1j的AB线截面图。在图11以及图12中，与图1相同的构成要素使用了同一符号进行标示并省略了其说明。
第十一实施方式涉及的半导体装置1j在具备电极层30g的半导体层10的主面SF一侧上，具有：圆柱状的电极层30g、以及被配置为覆盖该电极层30g的侧面(周方向的面)的第一金属层21g。
另外，半导体装置1j包括：半导体层10、第一金属层21g、第二金属层22、以及电极层30g。
电极层30g具有与导电性的连接构件40相连接的电极连接面MF，其例如是以Ag为主要成分构成的。电极层30g在与主面SF相平行的平面(XY平面)处被形成为圆形，并且其周围被第一金属层21g包围。另外，电极层30g的电极连接面MF与连接构件40相连接。
第一金属层21g在XY平面上被配置在电极层30g的周围，第一金属层21g例如是以TiC为主要成分构成的。第一金属层21g具有：使电极连接面MF露出于外部后与电极层30g的周面(侧面)相接合的第一接合面JF1；以及与第二金属层22相接合的第二接合面JF2。第一金属层21g的第二接合面JF2通过第二金属层与半导体层10电气连接。
这里所说的第一接合面JF1是指电极层30g与第一金属层21g的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相垂直的接合面。即，第一接合面JF1为与半导体装置1j的厚度方向(Z轴方向)相平行的接合面。另外，第二接合面JF2是指第一金属层21g与第二金属层22的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相平行的接合面。
第二金属层22被配置在半导体层10、第一金属层21g、以及电极层30g之间。第二金属层22与朝向半导体层10的主面SF的相反侧的电极层30g以及第一金属层21g的面相接触配置。
如上述说明般，本实施方式涉及的半导体装置1j包括：半导体层10、电极层30g、第一金属层21g、以及第二金属层22。
通过这样，本实施方式涉及的半导体装置1j就与第一实施方式具有同样的效果，能够在不使电极层30g与金属层(第一金属层21g以及第二金属层22)之间的接合强度下降的情况下增加容许电流。
【第十二实施方式】
接下来，将参照图13以及图14对本发明的第十二实施方式涉及的半导体装置1k进行说明。
如图13所示，第十二实施方式涉及的半导体装置1k在具备电极层30h的半导体层10的主面SF一侧，具有：包含圆柱状的电极层30h-1、以及与电极层30h-1同圆心配置的圆柱状的电极层30h-2的电极层30h；以及被配置为覆盖该电极层30h的第一金属层(21g、21h)。
图14所示的半导体装置1k为图13所示的半导体装置1k的AB线截面图。在图13以及图14中，为了简化说明，省略了连接构件40的说明。
在图13以及图14中，与图11以及图12相同的构成要素使用了同一符号进行标示并省略了其说明。
本实施方式涉及的半导体装置1k是一个变形例，其是在上述的第十二实施方式中，在将电极层30h分为电极层30h-1与电极层30h-2的同时，追加了第一金属层21h。
另外，半导体装置1k包括：半导体层10、第一金属层(21g、21h)、第二金属层22、以及电极层30h。
第一金属层21h是一个在与主面SF相平行的平面(XY平面)上，被配置在电极层30h-1的外周与电极层30h-1的内周之间的圆筒状的金属层，第一金属层21h例如是以TiC为主要成分构成的。另外，第一金属层21g以及第一金属层21h还具有：使电极连接面MF露出于外部后与电极层30h相接合的第一接合面JF1；以及与第二金属层22相接合的第二接合面JF2。
这里所说的第一接合面JF1是指电极层30h(30h-1、30h-2)与第一金属层(21g、21h)的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相垂直的接合面。即，第一接合面JF1为与半导体装置1k的厚度方向(Z轴方向)相平行的接合面。另外，第二接合面JF2是指第一金属层(21g、21h)与第二金属层22的接合面，例如，是被形成为与半导体层10的主面SF以及电极连接面MF相平行的接合面。
电极层30h包含上述圆柱状的电极层30h-1、以及圆筒状的电极层30h-2。圆筒状的电极层30h-2在电极层30h-1的径方向上与电极层30h-1的外侧隔开配置。电极层30h(30h-1、30h-2)的周围被第一金属层(21g、21h)包围。另外，电极层30h(30h-1、30h-2)的电极连接面MF处连接有连接构件40。
如上述说明般，本实施方式涉及的半导体装置1k包括：半导体层10、电极层30h(30h-1、30h-2)、第一金属层(21g、21h)、以及第二金属层22。
通过这样，本实施方式涉及的半导体装置1k就与第十一实施方式具有同样的效果，能够在不使电极层30h(30h-1、30h-2)与金属层(第一金属层(21g、21h)以及第二金属层22)之间的接合强度下降的情况下增加容许电流。
最后，本发明并不仅限于上述的各实施方式，可以在不脱离本发明主旨的范围内进行各种变更。
例如，虽然上述各实施方式中是对单独实施的例进行了说明，但是也可以是将各实施方式的一部分或全部进行组合后再实施。
另外，在上述各实施方式中，虽然是以与电极层30(30a～30h)相连接的连接构件40的材质是Cu(铜)作为例子进行说明的，但是并不仅限于，连接构件40的材质也可以是金(Au)、铝(Al)、或其他的金属。
符号说明
1、1a～1k 半导体装置
10 半导体层
21、21a～21h 第一金属层
22、22a～22e 第二金属层
30、30a～30h、30h-1、30h-2 电极层
40 连接构件
MF 电极连接面
SF 主面
JF1 第一接合面
JF2 第二接合面

Claims (6)

1.一种半导体装置，其特征在于，包括：
碳化硅半导体层，其主面侧配置有多个层；
以银为主要成分构成的电极层，为所述多个层中的一个层，并且具有与导电性的连接构件相连接的电极连接面；以及
以碳化钛为主要成分构成的第一金属层，为所述多个层中的与所述电极层不同的一个层，并且具有：所述电极连接面露出至外部后与所述电极层相接合的第一接合面、以及与所述半导体层电气连接的第二接合面，
所述第一金属层与所述电极层相接合，使所述第一接合面覆盖所述电极层所具有的面中的所述电极连接面以外的面。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，包括：以钛为主要成分构成的第二金属层，位于所述第一金属层与所述半导体层之间，通过所述第二接合面与所述第一金属层相接合，并且，与所述半导体层相接触配置。
3.根据权利要求1所述的半导体装置，其特征在于：
其中，在所述第一金属层的第一主面侧具有所述第一接合面，在所述第一金属层的所述第一主面的相反侧的第二主面侧具有所述第二接合面。
4.根据权利要求1至3中任意一项所述的半导体装置，其特征在于：
其中，所述第一金属层的所述第一接合面的接合面积比所述电极连接面的面积更大。
5.根据权利要求1至3中任意一项所述的半导体装置，其特征在于：
其中，所述电极层的与所述电极连接面相对的相对面，在所述半导体层的厚度方向上，被配置在比配置有所述电极层的一侧的所述半导体层的主面更远离边缘的位置上。
6.根据权利要求1至3中任意一项所述的半导体装置，其特征在于：
其中，在所述电极层的所述电极连接面上，连接有以铜为主要成分的所述连接构件。
CN201680039677.3A 2016-09-21 2016-09-21 半导体装置 Active CN108093655B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/077826 WO2018055693A1 (ja) 2016-09-21 2016-09-21 半導体装置

Publications (2)

Publication Number Publication Date
CN108093655A CN108093655A (zh) 2018-05-29
CN108093655B true CN108093655B (zh) 2022-03-29

Family

ID=61689836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680039677.3A Active CN108093655B (zh) 2016-09-21 2016-09-21 半导体装置

Country Status (6)

Country Link
US (1) US10651038B2 (zh)
EP (1) EP3518277A4 (zh)
JP (1) JP6326547B1 (zh)
CN (1) CN108093655B (zh)
TW (1) TWI666769B (zh)
WO (1) WO2018055693A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120408A (ja) * 2012-12-19 2014-06-30 Toshiba Corp 真空バルブ用接点材料
CN105280667A (zh) * 2014-07-03 2016-01-27 逢甲大学 有机发光装置及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054462A (ja) 1983-09-05 1985-03-28 Fujitsu Ltd 半導体装置
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
EP2475053A4 (en) * 2009-09-01 2014-09-17 Univ Tohoku WIRE CONNECTION METHOD AND FUNCTION DEVICE THEREFOR
US9465267B2 (en) * 2011-09-30 2016-10-11 Kyocera Corporation Display device
JP2013125922A (ja) 2011-12-16 2013-06-24 Hitachi Automotive Systems Ltd 半導体装置または回路基板
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
DE112014001741T8 (de) * 2013-03-29 2016-02-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6151089B2 (ja) * 2013-05-31 2017-06-21 三菱電機株式会社 半導体装置およびその製造方法
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
JP6442798B2 (ja) * 2014-06-30 2018-12-26 住ベシート防水株式会社 防水用樹脂シート、接合方法および接合体
JP6068425B2 (ja) * 2014-12-11 2017-01-25 株式会社神戸製鋼所 電極構造
US9583615B2 (en) * 2015-02-17 2017-02-28 Sandisk Technologies Llc Vertical transistor and local interconnect structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120408A (ja) * 2012-12-19 2014-06-30 Toshiba Corp 真空バルブ用接点材料
CN105280667A (zh) * 2014-07-03 2016-01-27 逢甲大学 有机发光装置及其制作方法

Also Published As

Publication number Publication date
JP6326547B1 (ja) 2018-05-16
EP3518277A1 (en) 2019-07-31
WO2018055693A1 (ja) 2018-03-29
JPWO2018055693A1 (ja) 2018-09-20
TWI666769B (zh) 2019-07-21
US20190006181A1 (en) 2019-01-03
EP3518277A4 (en) 2020-04-08
TW201830699A (zh) 2018-08-16
CN108093655A (zh) 2018-05-29
US10651038B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US9613929B2 (en) Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
JP6318004B2 (ja) Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
TW201530758A (zh) 半導體裝置及半導體裝置之製造方法
JP7476989B2 (ja) 半導体モジュール
JP6104098B2 (ja) 電力用半導体装置およびその製造方法
JP2006237104A (ja) サージ保護用半導体素子およびその製造方法
CN108093655B (zh) 半导体装置
JP2021128962A (ja) 半導体モジュール
CN110168707B (zh) 半导体装置
JP2013229441A (ja) 半導体装置
US20220320412A1 (en) Thermoelectric transducer and thermoelectric transducer module
JP2015109292A (ja) 半導体モジュール
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP6818946B1 (ja) 半導体レーザ素子およびその製造方法、半導体レーザ装置
US9553067B2 (en) Semiconductor device
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
JP6896646B2 (ja) 半導体装置
JP6504601B2 (ja) 半導体装置
US11545460B2 (en) Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter
JP2023027491A (ja) プレーナ型半導体装置および半導体装置
JP2010067711A (ja) 半導体装置及びその製造方法
JP2024039359A (ja) 半導体装置およびその製造方法
JP2019135779A (ja) 半導体装置
JP2018142708A (ja) Ｌｅｄモジュール、ｌｅｄモジュールの実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant