JPH06140279A - 積層セラミック電子部品の焼成方法 - Google Patents
積層セラミック電子部品の焼成方法Info
- Publication number
- JPH06140279A JPH06140279A JP5031683A JP3168393A JPH06140279A JP H06140279 A JPH06140279 A JP H06140279A JP 5031683 A JP5031683 A JP 5031683A JP 3168393 A JP3168393 A JP 3168393A JP H06140279 A JPH06140279 A JP H06140279A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- partial pressure
- oxygen partial
- ceramic electronic
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- 238000010304 firing Methods 0.000 claims description 26
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 230000032798 delamination Effects 0.000 abstract description 9
- 239000003985 ceramic capacitor Substances 0.000 abstract description 7
- 230000007847 structural defect Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/043—Printed circuit coils by thick film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 内部電極１６ａが印刷されたセラミックグリ
ーンシートおよび内部電極１６ｂが印刷されたセラミッ
クグリーンシートを交互に数十枚以上積層し、最上層お
よび最下層に何も印刷されていないセラミックグリーン
シートを積層して、圧着、切断して積層セラミックコン
デンサ１０の生チップを準備する。そして、この生チッ
プを焼成炉内で室温から１３００℃まで昇温する。この
とき、４００℃から１１００℃まで昇温する間の５０℃
以上の温度域で、より好ましくは５００℃から９００℃
まで昇温する間の５０℃以上の温度域で、焼成炉内の酸
素分圧を５％以内とする。 【効果】 デラミネーションやクラックなどの構造欠陥
の少ない焼結体が得られるので、品質の優れた積層セラ
ミック電子部品を製造できる。
ーンシートおよび内部電極１６ｂが印刷されたセラミッ
クグリーンシートを交互に数十枚以上積層し、最上層お
よび最下層に何も印刷されていないセラミックグリーン
シートを積層して、圧着、切断して積層セラミックコン
デンサ１０の生チップを準備する。そして、この生チッ
プを焼成炉内で室温から１３００℃まで昇温する。この
とき、４００℃から１１００℃まで昇温する間の５０℃
以上の温度域で、より好ましくは５００℃から９００℃
まで昇温する間の５０℃以上の温度域で、焼成炉内の酸
素分圧を５％以内とする。 【効果】 デラミネーションやクラックなどの構造欠陥
の少ない焼結体が得られるので、品質の優れた積層セラ
ミック電子部品を製造できる。
Description
【０００１】
【産業上の利用分野】この発明は、積層セラミック電子
部品の焼成方法に関し、特にたとえば積層セラミックコ
ンデンサ，積層アクチュエータ，積層チップコイルなど
のように内部電極を含む、積層セラミック電子部品の焼
成方法に関する。
部品の焼成方法に関し、特にたとえば積層セラミックコ
ンデンサ，積層アクチュエータ，積層チップコイルなど
のように内部電極を含む、積層セラミック電子部品の焼
成方法に関する。
【０００２】
【従来の技術】従来、内部電極にパラジウムや銀を用い
た積層セラミック電子部品を焼成する場合は、バインダ
などが燃焼した後には、空気中あるいは酸素中で成形体
を昇温させていた。
た積層セラミック電子部品を焼成する場合は、バインダ
などが燃焼した後には、空気中あるいは酸素中で成形体
を昇温させていた。
【０００３】
【発明が解決しようとする課題】このような従来の積層
セラミック電子部品の焼成方法では、たとえば積層コン
デンサを大容量化するために内部電極の積層枚数を数十
枚以上、特に百枚以上といった多数枚とすると、焼結体
にデラミネーションやクラックなどの構造欠陥が生じる
場合があった。
セラミック電子部品の焼成方法では、たとえば積層コン
デンサを大容量化するために内部電極の積層枚数を数十
枚以上、特に百枚以上といった多数枚とすると、焼結体
にデラミネーションやクラックなどの構造欠陥が生じる
場合があった。
【０００４】それゆえに、この発明の主たる目的は、品
質の優れた製品を製造できる、積層セラミック電子部品
の焼成方法を提供することである。
質の優れた製品を製造できる、積層セラミック電子部品
の焼成方法を提供することである。
【０００５】
【課題を解決するための手段】第１発明は、内部電極に
パラジウムおよび銀の少なくとも一種を含む積層セラミ
ック電子部品の焼成方法において、温度域４００℃〜１
１００℃で酸素分圧が５％以内の領域を５０℃以上設け
るようにしたことを特徴とする、積層セラミック電子部
品の焼成方法である。
パラジウムおよび銀の少なくとも一種を含む積層セラミ
ック電子部品の焼成方法において、温度域４００℃〜１
１００℃で酸素分圧が５％以内の領域を５０℃以上設け
るようにしたことを特徴とする、積層セラミック電子部
品の焼成方法である。
【０００６】第２発明は、内部電極に６０〜８０重量％
からなるパラジウムと、その残量の少なくとも一部に銀
を用いる積層セラミック電子部品の焼成方法において、
温度域５００℃〜９００℃で酸素分圧が５％以内の領域
を５０℃以上設けるようにしたことを特徴とする、積層
セラミック電子部品の焼成方法である。
からなるパラジウムと、その残量の少なくとも一部に銀
を用いる積層セラミック電子部品の焼成方法において、
温度域５００℃〜９００℃で酸素分圧が５％以内の領域
を５０℃以上設けるようにしたことを特徴とする、積層
セラミック電子部品の焼成方法である。
【０００７】
【作用】内部電極が印刷されたたとえばセラミックグリ
ーンシートを積層し、圧着し、切断して、たとえば積層
セラミックコンデンサの生チップを準備する。そして、
この生チップを室温からたとえば１３００℃まで昇温す
る。このとき、第１発明においては、４００℃から１１
００℃まで昇温する間の５０℃以上の温度域で、酸素分
圧を５％以内とする。その後、室温まで降温するが、こ
のとき必要により、１１００℃から４００℃まで降温す
る間酸素分圧が５％以内の領域を５０℃以上設ける。
ーンシートを積層し、圧着し、切断して、たとえば積層
セラミックコンデンサの生チップを準備する。そして、
この生チップを室温からたとえば１３００℃まで昇温す
る。このとき、第１発明においては、４００℃から１１
００℃まで昇温する間の５０℃以上の温度域で、酸素分
圧を５％以内とする。その後、室温まで降温するが、こ
のとき必要により、１１００℃から４００℃まで降温す
る間酸素分圧が５％以内の領域を５０℃以上設ける。
【０００８】また第２発明では、５００℃から９００℃
まで昇温する間の５０℃以上の温度域で、酸素分圧を、
５％以内とする。その後、室温まで降温するが、このと
き必要により、９００℃から５００℃まで降温する間酸
素分圧が５％以内の領域を５０℃以上設ける。実験で
は、このような方法を採用することにより、デラミネー
ションやクラックなどの構造欠陥の少ない焼結体が得ら
れた。この理由は、内部電極に用いている銀やパラジウ
ムが前述の温度域で酸化膨張するのを防ぐためと思われ
る。
まで昇温する間の５０℃以上の温度域で、酸素分圧を、
５％以内とする。その後、室温まで降温するが、このと
き必要により、９００℃から５００℃まで降温する間酸
素分圧が５％以内の領域を５０℃以上設ける。実験で
は、このような方法を採用することにより、デラミネー
ションやクラックなどの構造欠陥の少ない焼結体が得ら
れた。この理由は、内部電極に用いている銀やパラジウ
ムが前述の温度域で酸化膨張するのを防ぐためと思われ
る。
【０００９】
【発明の効果】この発明によれば、デラミネーションや
クラックなどの構造欠陥の少ない焼結体が得られるの
で、品質の優れた積層セラミック電子部品を製造でき
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
クラックなどの構造欠陥の少ない焼結体が得られるの
で、品質の優れた積層セラミック電子部品を製造でき
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
【００１０】
【実施例】図１に示す積層セラミックコンデンサ１０
は、チップ１２を含み、チップ１２の両端には、外部電
極１４が付与されている。また、チップ１２の内部には
図１（Ｂ）からわかるように、内部電極１６ａおよび１
６ｂがセラミックグリーンシート１８を挟んで交互に積
層されている。
は、チップ１２を含み、チップ１２の両端には、外部電
極１４が付与されている。また、チップ１２の内部には
図１（Ｂ）からわかるように、内部電極１６ａおよび１
６ｂがセラミックグリーンシート１８を挟んで交互に積
層されている。
【００１１】この積層セラミックコンデンサ１０は、以
下のような方法で製造される。まず、チタン酸バリウム
を主とする焼成温度の違う数種のセラミック誘電体粉末
に有機樹脂を加えて、数種類のセラミックグリーンシー
ト１８を作成し、適当な大きさに切断する。そして、図
２に示すように、切断したセラミックグリーンシート１
８の上面に銀およびパラジウムを主成分とする導電ペー
ストを塗布し、内部電極１６ａまたは１６ｂを複数形成
する。なお、銀とパラジウムの重量比は表２（後述）ま
たは表４（後述）に示すセラミックグリーンシート１８
の焼成温度に対応して変化させる。 次に、図３に示す
ように内部電極１６ａが形成されたセラミックグリーン
シート１８および内部電極１６ｂが形成されたセラミッ
クグリーンシート１８を交互に積層し、最上層および最
下層に何も形成されていないセラミックグリーンシート
１８を積層し、圧着して、図４に示すような圧着体２０
を形成する。このとき積層するセラミックグリーンシー
ト１８はたとえば合計１２０枚とする。その後、切断し
て図５に示すような積層セラミックコンデンサ１０の生
チップ２２を得る。
下のような方法で製造される。まず、チタン酸バリウム
を主とする焼成温度の違う数種のセラミック誘電体粉末
に有機樹脂を加えて、数種類のセラミックグリーンシー
ト１８を作成し、適当な大きさに切断する。そして、図
２に示すように、切断したセラミックグリーンシート１
８の上面に銀およびパラジウムを主成分とする導電ペー
ストを塗布し、内部電極１６ａまたは１６ｂを複数形成
する。なお、銀とパラジウムの重量比は表２（後述）ま
たは表４（後述）に示すセラミックグリーンシート１８
の焼成温度に対応して変化させる。 次に、図３に示す
ように内部電極１６ａが形成されたセラミックグリーン
シート１８および内部電極１６ｂが形成されたセラミッ
クグリーンシート１８を交互に積層し、最上層および最
下層に何も形成されていないセラミックグリーンシート
１８を積層し、圧着して、図４に示すような圧着体２０
を形成する。このとき積層するセラミックグリーンシー
ト１８はたとえば合計１２０枚とする。その後、切断し
て図５に示すような積層セラミックコンデンサ１０の生
チップ２２を得る。
【００１２】この生チップ２２を以下のようにして焼成
すれば、チップ１２が得られる。
すれば、チップ１２が得られる。
【００１３】
【表１】
【００１４】表１を参照して、まずステップＳ１として
焼成炉内の温度を室温から３００℃まで変温速度０．２
℃／分の割合で昇温し、次にチップ１２中の水分や有機
樹脂を除去するためにステップＳ２として３００℃の状
態で６０分保持する。その後、ステップＳ３として焼成
炉内の温度を３００℃から温度Ｔ1 まで変温速度３．３
３℃／分の割合で昇温する。なお、温度Ｔ1 と後述する
温度Ｔ2 およびＴ3 とは、表２（後述）に示すように変
化させる。
焼成炉内の温度を室温から３００℃まで変温速度０．２
℃／分の割合で昇温し、次にチップ１２中の水分や有機
樹脂を除去するためにステップＳ２として３００℃の状
態で６０分保持する。その後、ステップＳ３として焼成
炉内の温度を３００℃から温度Ｔ1 まで変温速度３．３
３℃／分の割合で昇温する。なお、温度Ｔ1 と後述する
温度Ｔ2 およびＴ3 とは、表２（後述）に示すように変
化させる。
【００１５】続いて、ステップＳ４として焼成炉内にＮ
2 を封入し、酸素分圧を表２（後述）に示す割合にし
て、焼成炉内の温度を温度Ｔ1 からＴ2 まで変温速度
３．３３℃／分の割合で昇温する。その後、ステップＳ
５として酸素分圧をそのままにして温度Ｔ2 の状態で６
０分保持し、次にステップＳ６として焼成炉内を自然雰
囲気に戻し、温度Ｔ2 の状態でさらに６０分保持する。
なお、酸素分圧を変えるのは、パラジウムや銀の酸化を
抑え、デラミネーションの発生を防ぐためである。
2 を封入し、酸素分圧を表２（後述）に示す割合にし
て、焼成炉内の温度を温度Ｔ1 からＴ2 まで変温速度
３．３３℃／分の割合で昇温する。その後、ステップＳ
５として酸素分圧をそのままにして温度Ｔ2 の状態で６
０分保持し、次にステップＳ６として焼成炉内を自然雰
囲気に戻し、温度Ｔ2 の状態でさらに６０分保持する。
なお、酸素分圧を変えるのは、パラジウムや銀の酸化を
抑え、デラミネーションの発生を防ぐためである。
【００１６】続いて、ステップＳ７としてさらに焼成炉
内の温度を温度Ｔ2 から温度Ｔ3 まで変温速度３．３３
℃／分の割合で昇温し、ステップＳ８として温度Ｔ3 の
状態で１２０分保持する。そして、ステップＳ９として
焼成炉内の温度を温度Ｔ3 から室温まで変温速度５．０
０℃／分の割合で降温すれば、チップ１２が得られる。
内の温度を温度Ｔ2 から温度Ｔ3 まで変温速度３．３３
℃／分の割合で昇温し、ステップＳ８として温度Ｔ3 の
状態で１２０分保持する。そして、ステップＳ９として
焼成炉内の温度を温度Ｔ3 から室温まで変温速度５．０
０℃／分の割合で降温すれば、チップ１２が得られる。
【００１７】
【表２】
【００１８】銀−パラジウムの重量比が０，３，７−１
０，７，３である第１の実施例では、表２から明らかな
ように、焼成炉内の酸素分圧は５％以内が好ましく、酸
素分圧を制御する温度域は４００℃〜１１００℃が好ま
しい。さらに、酸素分圧を制御する温度域は少なくとも
５０℃以上設けることが好ましい。なぜならば、これら
の条件から外れるとデラミネーション不良率が高くなる
からであり、また温度条件１１００℃以上ではセラミッ
クの焼結が始まり、酸素欠陥が生じ易くなるからであ
る。なお、この実施例では、昇温の際にだけ酸素分圧を
制御したが、降温の際にも酸素分圧を制御するようにし
てもよい。しかしながら、実験によれば、降温時にのみ
酸素分圧の制御をしても、不良の発生がみられた。した
がって、少なくとも昇温時に上記の設定をする必要があ
るが、降温時には特に酸素分圧を制御する必要は必ずし
もなかった。
０，７，３である第１の実施例では、表２から明らかな
ように、焼成炉内の酸素分圧は５％以内が好ましく、酸
素分圧を制御する温度域は４００℃〜１１００℃が好ま
しい。さらに、酸素分圧を制御する温度域は少なくとも
５０℃以上設けることが好ましい。なぜならば、これら
の条件から外れるとデラミネーション不良率が高くなる
からであり、また温度条件１１００℃以上ではセラミッ
クの焼結が始まり、酸素欠陥が生じ易くなるからであ
る。なお、この実施例では、昇温の際にだけ酸素分圧を
制御したが、降温の際にも酸素分圧を制御するようにし
てもよい。しかしながら、実験によれば、降温時にのみ
酸素分圧の制御をしても、不良の発生がみられた。した
がって、少なくとも昇温時に上記の設定をする必要があ
るが、降温時には特に酸素分圧を制御する必要は必ずし
もなかった。
【００１９】
【表３】
【００２０】第１の実施例において、生チップ２２を具
体的に表３に示すようなステップで焼成すると、デラミ
ネーション不良率が０％であった。ただし、ステップＳ
４，Ｓ５，Ｓ１０における焼成炉内の酸素分圧は３％で
ある。第２の実施例は銀−パラジウムの重量比が１〜５
−９〜５であり、この実施例でも先の表１で示すと同じ
各ステップを経て生チップ２２を焼成するが、温度Ｔ 1
と温度Ｔ2 およびＴ3 とは、表４に示すように変化させ
る。
体的に表３に示すようなステップで焼成すると、デラミ
ネーション不良率が０％であった。ただし、ステップＳ
４，Ｓ５，Ｓ１０における焼成炉内の酸素分圧は３％で
ある。第２の実施例は銀−パラジウムの重量比が１〜５
−９〜５であり、この実施例でも先の表１で示すと同じ
各ステップを経て生チップ２２を焼成するが、温度Ｔ 1
と温度Ｔ2 およびＴ3 とは、表４に示すように変化させ
る。
【００２１】
【表４】
【００２２】この第２の実施例においては、表４から明
らかなように、焼成炉内の酸素分圧は５％以内が好まし
く、酸素分圧を制御する温度域は５００℃〜９００℃が
好ましい。さらに、酸素分圧を制御する温度域は少なく
とも５０℃以上設けることが好ましい。なぜならば、こ
れらの条件からはずれるとデラミネーション不良率が高
くなるからであり、また温度条件が９００℃よりさらに
高くなるとセラミックの焼結が始まり、酸素欠陥が生じ
易くなるからである。なお、この実施例では、昇温の際
にだけ酸素分圧を制御したが、降温の際にも酸素分圧を
制御するようにしてもよい。しかしながら、実験によれ
ば、降温時にのみ酸素分圧の制御をしても、不良の発生
はみられた。したがって、少なくとも昇温時に上記の設
定をする必要があるが、降温時には特に酸素分圧を制御
する必要は必ずしもなかった。
らかなように、焼成炉内の酸素分圧は５％以内が好まし
く、酸素分圧を制御する温度域は５００℃〜９００℃が
好ましい。さらに、酸素分圧を制御する温度域は少なく
とも５０℃以上設けることが好ましい。なぜならば、こ
れらの条件からはずれるとデラミネーション不良率が高
くなるからであり、また温度条件が９００℃よりさらに
高くなるとセラミックの焼結が始まり、酸素欠陥が生じ
易くなるからである。なお、この実施例では、昇温の際
にだけ酸素分圧を制御したが、降温の際にも酸素分圧を
制御するようにしてもよい。しかしながら、実験によれ
ば、降温時にのみ酸素分圧の制御をしても、不良の発生
はみられた。したがって、少なくとも昇温時に上記の設
定をする必要があるが、降温時には特に酸素分圧を制御
する必要は必ずしもなかった。
【００２３】なお、第２の実施例においても、生チップ
２２を具体的に表３に示すようなステップで焼成する
と、デラミネーション不良率が０％であった。ただし、
ステップＳ４，Ｓ５，Ｓ１０における焼成炉内の酸素分
圧は３％である。なお、この実施例においては銀とパラ
ジウムからなる金属粉末を主体とする内部電極ペースト
を用いたが、必要に応じてこの発明の範囲内でその他の
金属成分を含んでもよい。また、この発明は、積層アク
チュエータやチップコイルなどの積層セラミック電子部
品全般に適用可能なことはいうまでもない。
２２を具体的に表３に示すようなステップで焼成する
と、デラミネーション不良率が０％であった。ただし、
ステップＳ４，Ｓ５，Ｓ１０における焼成炉内の酸素分
圧は３％である。なお、この実施例においては銀とパラ
ジウムからなる金属粉末を主体とする内部電極ペースト
を用いたが、必要に応じてこの発明の範囲内でその他の
金属成分を含んでもよい。また、この発明は、積層アク
チュエータやチップコイルなどの積層セラミック電子部
品全般に適用可能なことはいうまでもない。
【図１】（Ａ）はこの発明の一実施例を示す斜視図であ
り、（Ｂ）は（Ａ）の実施例を示す破断斜視図である。
り、（Ｂ）は（Ａ）の実施例を示す破断斜視図である。
【図２】図１実施例に用いられるセラミックグリーンシ
ートを示す斜視図である。
ートを示す斜視図である。
【図３】圧着体を得る工程を示す図解図である。
【図４】図１実施例に用いられる圧着体を示す斜視図で
ある。
ある。
【図５】（Ａ）は図１実施例に用いられる生チップを示
す斜視図であり、（Ｂ）は（Ａ）の生チップの破断斜視
図である。
す斜視図であり、（Ｂ）は（Ａ）の生チップの破断斜視
図である。
１０ …積層セラミックコンデンサ １６ａ，１６ｂ …内部電極 １８ …セラミックグリーンシート ２０ …圧着体 ２２ …生チップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 正士 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 田中 雪夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (2)
- 【請求項１】内部電極にパラジウムおよび銀の少なくと
も一種を含む積層セラミック電子部品の焼成方法におい
て、 温度域４００℃〜１１００℃で酸素分圧が５％以内の領
域を５０℃以上設けるようにしたことを特徴とする、積
層セラミック電子部品の焼成方法。 - 【請求項２】内部電極に６０〜８０重量％からなるパラ
ジウムと、その残量の少なくとも一部に銀を用いる積層
セラミック電子部品の焼成方法において、 温度域５００℃〜９００℃で酸素分圧が５％以内の領域
を５０℃以上設けるようにしたことを特徴とする、積層
セラミック電子部品の焼成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031683A JPH06140279A (ja) | 1992-09-11 | 1993-02-22 | 積層セラミック電子部品の焼成方法 |
| US08/118,971 US5405466A (en) | 1992-09-11 | 1993-09-09 | Method of manufacturing multilayer ceramic electronic component |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24248392 | 1992-09-11 | ||
| JP4-242483 | 1992-09-11 | ||
| JP5031683A JPH06140279A (ja) | 1992-09-11 | 1993-02-22 | 積層セラミック電子部品の焼成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140279A true JPH06140279A (ja) | 1994-05-20 |
Family
ID=26370189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031683A Pending JPH06140279A (ja) | 1992-09-11 | 1993-02-22 | 積層セラミック電子部品の焼成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5405466A (ja) |
| JP (1) | JPH06140279A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120883A1 (ja) * | 2005-05-10 | 2006-11-16 | Murata Manufacturing Co., Ltd | 薄膜キャパシタの製造方法 |
| JP2015133360A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879812A (en) * | 1995-06-06 | 1999-03-09 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor and method of producing the same |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US6094123A (en) * | 1998-09-25 | 2000-07-25 | Lucent Technologies Inc. | Low profile surface mount chip inductor |
| JP2000269066A (ja) * | 1999-03-19 | 2000-09-29 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP2000277369A (ja) * | 1999-03-29 | 2000-10-06 | Taiyo Yuden Co Ltd | 積層セラミック電子部品とその導電ペースト |
| JP2001167969A (ja) * | 1999-12-06 | 2001-06-22 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
| JP3785966B2 (ja) * | 2001-08-23 | 2006-06-14 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| US6749706B2 (en) * | 2001-12-26 | 2004-06-15 | Murata Manufacturing Co., Ltd. | Method of manufacturing monolithic piezoelectric ceramic device |
| JP3982267B2 (ja) * | 2002-01-16 | 2007-09-26 | 株式会社村田製作所 | 積層型圧電セラミック素子の製造方法 |
| KR20030085190A (ko) * | 2002-04-29 | 2003-11-05 | 삼성전기주식회사 | 적층형 ｌｃ 필터 제조방법 |
| TW200507131A (en) | 2003-07-02 | 2005-02-16 | North Corp | Multi-layer circuit board for electronic device |
| JP4059181B2 (ja) * | 2003-09-29 | 2008-03-12 | 株式会社村田製作所 | 多端子型積層セラミック電子部品の製造方法 |
| EP1698033A4 (en) | 2003-12-22 | 2010-07-21 | X2Y Attenuators Llc | INTERNAL SHIELDED ENERGY PREPARATION |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| KR101390426B1 (ko) | 2006-03-07 | 2014-04-30 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 에너지 컨디셔너 구조물들 |
| US8294024B2 (en) * | 2008-08-13 | 2012-10-23 | E I Du Pont De Nemours And Company | Processes for forming photovoltaic devices |
| US8840701B2 (en) * | 2008-08-13 | 2014-09-23 | E I Du Pont De Nemours And Company | Multi-element metal powders for silicon solar cells |
| US8710355B2 (en) | 2008-12-22 | 2014-04-29 | E I Du Pont De Nemours And Company | Compositions and processes for forming photovoltaic devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106612A (ja) * | 1985-11-05 | 1987-05-18 | 東光株式会社 | 積層電子部品の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920781A (en) * | 1971-04-02 | 1975-11-18 | Sprague Electric Co | Method of forming a ceramic dielectric body |
| US4082906A (en) * | 1977-02-14 | 1978-04-04 | San Fernando Electric Manufacturing Company | Low temperature fired ceramic capacitors |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| US4861646A (en) * | 1987-08-13 | 1989-08-29 | Ceramics Process Systems Corp. | Co-fired metal-ceramic package |
| US5073180A (en) * | 1991-03-20 | 1991-12-17 | International Business Machines Corporation | Method for forming sealed co-fired glass ceramic structures |
-
1993
- 1993-02-22 JP JP5031683A patent/JPH06140279A/ja active Pending
- 1993-09-09 US US08/118,971 patent/US5405466A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106612A (ja) * | 1985-11-05 | 1987-05-18 | 東光株式会社 | 積層電子部品の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120883A1 (ja) * | 2005-05-10 | 2006-11-16 | Murata Manufacturing Co., Ltd | 薄膜キャパシタの製造方法 |
| KR100925656B1 (ko) * | 2005-05-10 | 2009-11-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 박막 커패시터의 제조방법 |
| KR100944101B1 (ko) * | 2005-05-10 | 2010-02-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 박막 커패시터의 제조방법 |
| JP2015133360A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5405466A (en) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140279A (ja) | 積層セラミック電子部品の焼成方法 | |
| JP4066432B2 (ja) | 積層型圧電セラミックス素子の製造方法 | |
| JPH053134A (ja) | 積層セラミツクコンデンサの外部電極の製造方法 | |
| JPH0620014B2 (ja) | 積層チップインダクタとその製造方法 | |
| JPH08273970A (ja) | 積層セラミック電子部品 | |
| JP2003324025A (ja) | 積層型ｌｃフィルターの製造方法 | |
| JP2852809B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2970110B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| JP4561165B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2003100516A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH05243081A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2964688B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2001052950A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3780798B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0519289B2 (ja) | ||
| JPH1197280A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP4003437B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2943360B2 (ja) | 積層セラミックコンデンサ用導電性ペースト | |
| JP2876811B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2943361B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP4321200B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0391216A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH11111558A (ja) | セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990817 |