TWI338995B - Method and circuit for controlling dc-dc converter - Google Patents

Description

1338995 九、發明說明： 【發明所屬之技術領域3 發明領域 相關案件交互參照 5 本案係根據並且主張於2006年9月15曰提申之日本專 利第2006-251520號申請案之優先權，該案全部内容在此併 入本案作為參照資料。 【先前技術3 發明背景 10 現今，可攜式電子裝置係廣泛地使用。電池被附加至 該電子裝置以作為一驅動電源供應器15電子裝置的使用與 放電減少電池之輸出電壓。因此，用以將電池之電壓變換 至一恆定電壓之一直流電壓變換電路(DC-DC變換器）係設 置於此電子裝置之中。當此DC-DC變換器之負載波動時， 15 此輸出電壓必須對應於這樣的波動而控制。所必須的是用 於這樣的響應之速度要被增加。 在習知技術中，具有良好變換效率之一小型切換式 DC-DC變換器（切換式調整器係用於一可攜式電子裝置。此 切換式調整器為一脈寬調變（PWM)調整器，其擇一地致動 20 此主要切換式電晶體與一同步電晶體。當此主要切換式電 晶體被致動時，能量係自此切換式調整器之輸入供應輸 出。當此主要切換式電晶體未被致動時，在一電感器中累 積的能量被釋放。藉由此脈衝信號之脈寬所控制之此輸出 電壓係大致地維持固定來根據此輸出電壓或輸出電流來驅 5 1338995 動此主要切換式電晶體。 當負載為低時，當此主要切換式電晶體未被致動（也就 是當此同步電晶體被致動），電流自此負載經過此同步電晶 體流至接地端。這導致能量損失。下述方法已經在習知技

«I 5藝中被提及以防止這樣的能量損失。 曰本早期公開第2006-166667號專利公開案描述一種 、二極體整流方法，其用以將一整流二極體（自由電力隔通二 φ 極體）與此同步電晶體並聯，以及對應於此負載而不致動此 同步電晶體。曰本早期公開第2002-281743號專利公開案描 10述一種DC_DC變換器’其用以檢測一電流之逆流與不致動 ' 此同步電晶體。日本早期公開第2002-354787號專利公開案 描述一種DC-DC變換器，其用以估量流經一線圈之電流與 與根據此估量電流而不致動此同步電晶體。 【發明内容2 15 發明概要 • 本發明之一觀點係一種用以自一輸出電壓產生一輸出 , 電壓之DC-DC變換器。此DC-DC變換器包括用以接收此輸 ^ 入電壓之第一電晶體。一第二電晶體係耦接至此第一電晶 體。一抗流線圈包括耦接至在此第一與第二電晶體之間的 、20 一連接節點之第一端子與用以輸出此輸出電壓之一第二端 子。一誤差放大電路比較此輸出電壓與一第—參考電壓並 " 且產生一誤差信號。一脈衝信號產生電路產生對應於此誤 差仏號之一第一脈衝信號。—比較電路比較此誤差信號與 第二參考電壓並且產生一比較結果信號。此比較結果信號 6 1338995 係呈第一邏輯狀態或第二邏輯狀態其中之一。一驅動信號 產生電路接收此比較結果信號並且產生一恆定位準信號或 一第二脈衝信號任何一個信號。在呈第一邏輯狀態接收此 比較結果信號時，此驅動信號產生電路產生此恆定位準信 5號，並且在呈第二邏輯狀態接收此比較結果信號時，此驅 動號產生電路產生第二脈衝信號。一輸出電路接收此第 一脈衝信號與此恆定位準信號及此第二脈衝信號之任何一 個並且產生分別驅動該第一與第二電晶體的第一與第二驅 動4號。當接收此怪定位準信號時，此輸出電路根據此第 10 一脈衝信號來產生此第二驅動信號，並且當接收此第二脈 衝信號時，此輸出電路信號隨著此第一及第二脈衝信號來 產生此第二驅動信號。 本發明的另一觀點係一種用於控制自一輸入電壓產生 一輸出電壓之DC-DC變換器之方法。此DC-DC變換器包括 15用以接收此輸入電壓之一第一電晶體 '耦接至此第一電晶 體之第二電晶體、以及耦接至在第一電晶體與第二電晶體 間之節點的一抗流線圈。此方法包括藉由比較此輸出電壓 與第一參考電壓來產生一誤差信號、對應於此誤差信號來 產生一第一脈衝信號、藉由比較此誤差信號與第二參考信 20唬來產生一比較結果信號、當此比較結果信號呈第一邏輯 狀態時產生一恆定位準信號、當此比較結果信號呈第二邏 輯狀態時產生第二脈衝信號、接收此第一脈衝信號與接收 恆定位準信號及第二脈衝信號其中之一、並且產生分別驅 動此第一與第二電晶體之第一與第二驅動信號。此產生第 7 1338995 一與第二驅動信號之步驟包括當此比較結果信號呈第一邏 輯狀態時根據此第一脈衝信號來產生一第一驅動信號、當 此比較結果信號呈第二邏輯狀態時隨著此第一及第二脈衝 信號產生第二驅動信號。 5 本發明其他觀點及優點在下文中配合附圖及透過本發 明原理之範例說明而更詳細呈現。 圖式簡單說明 本發明，連同其目的及優點，會藉由連同附圖並參考 下文較佳實施例之說明而更能讓人瞭解，其中： 10 第1圖係傳統DC-DC變換器之概要操作波形圖； 第2圖係根據本發明第一實施例之DC-DC變換器的概 要方塊電路圖； 第3A圖係顯示第2圖之DC-DC變換器在第一狀態中的 概要波形圖； 15 第3B圖係顯示第2圖之DC-DC變換器在第二狀態中的 概要波形圖； 第4圖係顯示第2圖之DC-DC變換器的概要操作波形 圖； 第5圖係根據本發明第二實施例之D C - D C變換器的概 20 要方塊電路圖；以及 第6圖係顯示第5圖之DC-DC變換器的概要操作波形 圖。 I：實施方式3 較佳實施例之詳細說明 8 1338995 參照第1圖，當由於負載改變而使輸出電流lout突然地 減少時，須要花費時間，直到此輸出電壓Vo於上述各公開 案之DC-DC變換器中所欲之電壓處（此電位由箭頭a指示） 回復穩定。如上所述，當此主要切換式電晶體致動時，假 5使此同步電晶體未被未受致動（亦即，逆流被允許），此輸出 電壓Vo在短時間内回復穩定。然而’大於或等於一確定值 之大量電流ILX會以反方向流入此線圈。 本發明提供一種DC-DC變換器以及用以控制此DC-DC 變換器之方法’用以當負載下降時，降低電流逆流與增進 10 輸出電壓之響應速度。本發明更提供另一種DC-DC變換器 及用以控制此DC-DC變換器之方法，其防止在一般狀態下 的電流逆流與當負載下降時減少電流逆流同時增加輸出電 壓之響應速度。 在此等圖式中，所有相同的標號係用於相同元件。 15 根據本發明第一實施例之一 DC-DC變換器10現在將 參考第2-4圖說明。 第2圖是此DC-DC變換器10之概要電路方塊圖。此 DC-DC變換器1〇藉由降低此輸入電壓VDD而產生一輸出電 壓Vo。 20 此DC-DC變換器1〇係一電流控制式DC-DC變換器，其 包括一控制電路11、一抗流線圈L1、一平滑電容器C1、及 一減震器（snubber)電路12。此DC-DC變換器1 〇係架構以藉 由執行電流模式操作來穩定此輸出電壓Vo。在此電流模式 操作中’一誤差放大器放大在一參考電壓與此輸出電壓Vo 9 1338995 之間的差值，並且產生一放大電壓。此外，一電流比較器 比較此放大電壓與和流至此抗流線圈L1之電流成比例之電 壓。此DC-DC變換器10藉由控制根據此電流比較器之輸出 的此抗流線圈L1之洩漏電流來穩定此輸出電壓Vo。 5 此抗流線圈L1具有連接至此控制電路11之輸出端子的 第一端子’以及連接至作為負載之半導體積體電路裝置（未 顯示）之第二端子。此控制電路11經由此抗流線圈L1供應輸 出電壓Vo至此負載。此平滑電容器ci，其連接至此抗流線 圈L1之第二端子，用以平滑此輸出電壓v〇。此輸出電壓Vo 10 係供應至此控制電路11以作為一回授信號FB。 此減震器電路12係以並聯方式連接至此抗流線圈L1。 此減震器電路12’其包括串聯之一電阻器與一電容器，用 以當第一電晶體T1與第二電晶體T2均不致動時抑制共振。 也就是’此減震器電路12降低DC-DC變換器10之輸出中的 15 振鈴。 此回授信號FB係供應至此控制電路11内之電阻器ri 之第一端子。此電阻器R1具有連接至電阻器R32之第一端 子的第二端子。此電阻器R2具有連接至接地端之第二端 子。此·#電阻器R1及R2形成一電壓分壓電路。此電壓分壓 20電路藉由以此等電阻器R1及R2來分割此回授信號之電壓 或輸出電壓Vo產生一分壓電壓VI。此分壓電壓vi係供應至 作為一誤差放大電路之誤差放大器21之反相輸入端子。參 考電壓Vrl係自參考電源供應器el供應此誤差放大器以之 非-反相輸入端子。此誤差放大器21放大與此輸出電壓v〇成 10 1338995 以例之此分壓電壓與參考電壓Vrl之間的差值以產生-誤 差信號。然後，此誤差放大器21供應此誤差信灿至脈衝 信號產生電路31中之電流比較器22。 此電流比較器22包括用以自此誤差放大器21接收此 5誤差信號^之一反相輸入端子與用以接收電流檢測電路23 之輸出信號（電流檢測信號)S8。此電流比較器22比較此誤差 信號S1與此輸出信號S8以產生指示此比較結果之一作號

(電流比較信號)S2。此信號S2係供應至在此脈衝信號產生 電路31内之正反器電路(FF電路)24。 10 此？？電路24係一RS正反器電路，其包括用以接收此信 號S2之一設定端子S、用以接收由此脈衝信號產生電路3】 内之振盪器（OSC)25產生之時鐘信號之一重置端子R、以及 一輸出端子Q。此振盪器25產生具有預定頻率之此時鐘信號 CK。其中此時鐘信號CK具有一η位準之週期係設定成重置 15此阡電路24之輸出信號所需之時間。此振盪器25亦產生具 有預定工作比（也就是5 0 %)之同步控制信號s γ c (見第3圖） 並且隨此時鐘信號CK同步化。 當此供應至此設定端子S之信號S2具有一Η位準時，此 FF電路24提昇一此信號S3至一Η位準。當此供應至此重置 20端子R之時鐘CK具有一Η位準時，此FF電路24降低一此信 號S3至一L位準。自此FF電路24之輸出端子Q輸出之此信號 S3係供應至在一輸出電路32之一第一驅動器電路26與—第 二驅動器電路27。 自此誤差放大器21輸出之此誤差信號S1係提供至作 11 1338995 為-比較電路之-比較器28。此比較器28包括用以接收决 差信號si之反相輸入端子與用以自一參考電源供應器62 接收-參考信號Vr2之非-反相輸入端子。此參考電壓二 對應於此輸出電壓Vo或此誤差信號S1來設定，其對應於此 5 負載而改變。 如第4圖所示，此輸出電壓V〇臨時地降低，當此輸出電 流，也就是，供應至此負載之此電流Iout突然地增加。相反 地，此輸出電壓Vo臨時地增加，當此輸出電流’也就疋’ 供應至此負載之此電流lout突然地降低並且轉移至一低負 10 載狀態。此控制電路11啟動及未受致動第一與第二電晶體 T1與T2以致使此分壓電壓電壓VI與第一參考電壓Vrl互相 重疊。當此輸出電壓Vo採取一穩定輸出範圍之中間值時’ 此誤差信號S1係穩定於此信號51之輸出範圍之中間值。當 此輸出電壓Vo減低時，此誤差信號S1上升，以及當此輸出 15電壓Vo增加時，此誤差信號S1下降。因此，此第二參考電 壓Vi·2係設定成較低於此信號81之輸出範圍之最小值，當此 輸出電壓Vo係穩疋時（對應於輪出電壓v〇之穩定輸出範圍 之對大值的位準）而致動在此誤差信號S1中減少之檢測，也 就是此負載的突然減少之檢測。較佳地，此第二參考電壓 20 Vr2係設定成〇_lV(伏特）。 當此誤差信號S1之電壓係低於此參考電壓呢時 ，此比 較器28產生具有Η位準之—檢測信號S4。此外，當此誤差信 號si之電壓係高於此參考電壓Vr2時，此比較器職生具有 L位準之一檢測信號S4。 12 1338995 用以作為驅動信號產生電路之一 NAND電路29根據此 檢測信號S4、同步控制信號SYC、與一控制致能信號ENb 來產生一驅動控制信號。此控制致能信號ENB係用以指示 是否執行逆流控制之信號，將於後文說明。當檢測信號S4 5 與此控制致能信號ENB具有Η位準時，此NAND電路29產 生具有此同步控制信號SYC之反相邏輯之此驅動控制信號 S5。此外，當至少任一個此檢測信號S4或此控制致能信號 ENB具有L位準時，此NAND電路29於Η位準處產生此驅動 控制信號S5。 10 此第一驅動器電路26係一OR電路。此第一驅動器電路 26運算此FF電路24之輸出信號S3與自此第二驅動器電路27 輸出之第二驅動信號DL之邏輯總和。然後，此第一驅動器 電路26供應一個指示此運算結果之第一驅動信號dh至作 為一主要切換電晶體之第一電晶體T1。此第二驅動器電路 15 27係一 AND電路。此第二驅動器電路27以此FF電路24之輸 出信號S3、自此第一驅動器電路26輪出之第一驅動信號DH 與此驅動控制信號S5來執行一邏輯和運算。然後，此第二 驅動器電路27供應此表示運算結果之第二驅動信號至 作為同步電晶體之第二電晶體T2。 20 在第一實施例中，此第一電晶體T1係一卩-通道^^^電 晶體。此第一電晶體T1包刮用以接收此第一驅動信號dh之 閘極（控制端子）、用以接收此輸入電壓VDD之源極、以及 一汲極。在此第二實施例中之此第二電晶體丁2係一N_通道 MOS電晶體。此第二電晶體T2包括—用已接收此第二驅動 13 1338995 信號DL之閘極(控制端子）、連接至此第一電晶體T1之汲極 的汲極、以及連接至接地端之源極。此第一電晶體Τ1在此 第一驅動信號DH具有L位準時啟動，而在當此第一驅動信 號DH具有Η位準時未受致動。此第二電晶體Τ2在此第二驅 5 動信號DL具有L位準時未受致動’而在當此第二驅動信號 DL具有Η位準時啟動。 在此第一電晶體Τ1與第二電晶體Τ2之間的一連接節點 (節點Ν1)係經由此抗劉線圈L1連接至此DC-DC變換器10之 輸出端子。此節點Ν1亦連接至此電流檢測電路23。此電流 10 檢測電路23根據節點Ν1之電位來檢測此流至此抗流線圈 L1之電流並且產生此信號S8 ’其電壓係與此檢測電流成比 例。 此DC-DC變換器1〇之運作將於現在討論。 首先，要討論的是在第一狀態中（Sl>Vr2)此DC-DC變 15 換器10之運作。當誤差信號SI之電壓高於此第二參考電壓 Vrl時，此比較器28在L位準處產生此檢測信號，並且此 NAND電路29在一 Η位準處產生此驅動控制信號S5。此控制 致能信號ΕΝΒ具有一 Η位準。 假設此控制電路Π在L位準產生此第一驅動信號並且 20在一立準產生此第二驅動信號DL，此第一電晶體Τ1係藉 由L位準之第一驅動信號DH而啟動。此外，此第二電晶體 Τ2係藉由l位準第二驅動信號DL而未受致動。 當此第一電晶體Τ1啟動時，流入至此抗流線圈L1之電 流增加，並且此電流檢測電路23之輸出電壓增加。當此電 14 1338995 流檢測電路23之輸出信號S8變的比此誤差信號S1還高，具 有一 Η位準之一信號S2係供應至此FF電路24之設定端子。 因此，此FF電路24之輸出信號S3上升至一η位準。因此， 此第一電晶體Τ1係藉由此第一驅動信號£)}1而未受致動，此 5驅動信號〇1^具有一 1^位準並且在此第一驅動器電路26中產 生。更甚者，此第二驅動器電路27響應H位準第一驅動信號 DH而在Η位準產生此第二驅動信號DL，並且此第二電晶體 Τ2係藉由第二驅動信號DL所啟動。這將對儲存在此抗流線 圈L1之能量進行放電。 10 接著，此卯電路24降低此信號S3至L位準以響應自此 振盪器25輸出之此具有η位準之時鐘信號CK。此第二驅動 器電路27於L位準產生此第二驅動信號DL以響應具有L位 準之信號S3。此第二電晶體Τ2藉由具有匕位準之第二驅動信 號DL而未受致動。此第一驅動器電路％接著於[位準產生 15 一第一驅動信號01^以響應具有L位準之第二驅動信號 。此第一電晶體Τ1係藉由此第一驅動信號DH而啟動。 在此方法中，此第二電晶體丁2係在此第一電晶體丁丨未 受致動後才啟動，並且此第一電晶體丁1係在第二電晶體丁2 未受致動之後才啟動。也就是，如第3A圖所示，此第一驅 2〇動器電路26與此第二驅動器電路27根據信號幻個別地產生 第一與第二驅動信號DH與DL以致使此第一與第二電晶體 T1與T2係不同時地啟動。換句話說，此第_與第二電晶體 T1與T2係以互補方式而啟動與未受致動。 當在這樣操作期間此輸出電壓v〇減少與此誤差放大器 15 1338995 21之輸出電壓增加時，此電流比較器22之輸出信號S2從L 位準轉移至Η位準所需之時間會延長。因此，此第一電晶體 Τ1之啟動時間延長。換句話說，當輸出電壓ν〇增加與此誤 差放大器21之輸出電壓減少時，此電流比較器22之輸出信 5 號S2從L位準轉移至Η位準所需之時間會縮短。因此，此第 一電晶體Τ1之啟動時間縮短。於是，此第一電晶體丁1係對 應於來自振盪器25之時鐘信號CK而於預定週期内啟動，並 且於取決於此輸出電流IL(也就是輸出電壓Vo)之時間而未 受致動。此第一電晶體T1之未受致動時間係對應此輸出電 10 壓Vo之振幅而改變，並且此輸出電壓Vo係維持在一固定值。 在第二狀態（Sl<Vr2)之此DC-DC變換器10之運作現在 將於下文說明。 如第4圖所示，當此負載電流lout突然地減少，此輸出 電壓Vo突然地增加。因此，此誤差信號S1之電壓變得比此 15 第二參考電壓Vr2還低，並且此比較器28在此Η位準產生此 檢測信號S4。此控制致能信號ΕΝΒ具有Η位準。在此第二狀 態中，此NAND電路29產生具有此同步控制信號SYC(見第3 圖）之反相邏輯的此驅動控制信號。因此，此第二驅動器電 路27在一預定週期内將此第二驅動信號DL升高至Η位準以 2〇 回應此控制信號S5之脈衝。也就是，此第二驅動信號dl在 預定期間升高至Η位準（電晶體Τ2啟動）甚至是第一驅動信 號DH具有Η位準（電晶體Τ1未受致動）的期間内，如第3Β圖 所示。當此驅動信號DL具有Η位準時，此電晶體Τ2未受致 動。因此，逆流電流流至此抗流線圈L1。因此，本發明之 16 1338995 DC-DC變換器i〇的輸出電壓Vo(如第4圖雙虛線所示）係於 比傳統DC-DC變換器之輸出電壓（如第4圖單虛線所示）還短 之期間内在期望之位準A呈穩定，以藉由未受致動此第二電 晶體T2而避免電流逆流。 — 5 具有Η位準之第二驅動信號D L之期間係對應此驅動控 • 制信號S5(也就是，此同步控制信號SYC)之工作比而決定。 - 因此，此第二電晶體T2在第二狀態之啟動期間比在第一狀 • 態（第3A圖）短。流經此抗流線圈L1之電流IL之反相電流變 得少於傳統電流電流IL1之反相電流，如第4圖所示，而且 10 不會超過此特定值。 此第一實施例之DC-DC變換器10具有下列所述之優 點。 此比較器2 8藉由比較此第二參考電壓Vr2與此誤差信 號si來檢測在此負載（電流IL)中之一突然減少。此nand電 15路29於第一狀態中（Sl>Vr2)中在一恆定位準（H位準）根據此 φ 比較器28之檢測信號S4來產生此一驅動控制信號S5。此 . 外’此NAND電路29在第二狀態（Sl<Vr2)中產生具有預定脈 寬之驅動控制信號S5。在第一狀態中，此第二驅動器電路 27產生此第二驅動信號DL，其可與此FF電路24之輸出信號 • 20 S3(第一驅動信號DH)同相位。因此，此第一與第二電晶 體T1與T2係以互補方式驅動。當此驅動控制信號S5為脈衝 型’否則在第二狀態中，此第二驅動器電路27產生此第二 驅動仏號见以致使此第二電晶體T2之啟動時間比第一狀 態還短。換言之，在第二狀態中，此第二驅動器電路取 17 1338995 低此第二電晶體T2之工作比，但是維持在零以上。 在此方法中，此誤差信號S1係產生以作為在此輸出電 壓Vo之分壓電壓VI與此第一參考電壓之間之比較結果。此 負載之狀態係自此誤差信號S1檢測。在此第一狀態，此第 5 一電晶體T1與第二電晶體T 2係以互補方式啟動與未受致 動。也就是，在第一狀態中流至此第二電晶體丁2之逆流電 流。因此，在第一狀態中，此輸出電壓係於一較短期間内 呈穩定。此第二電晶體T2在第二狀態之啟動時間係比第一 狀態還知。也就是，電流之逆流被限制。電流之逆流免於 10超出此特定值，並且此輸出電壓之響應會改進。 實施例現在將參考第5圖及第6圖作一描述說明。為了 避免重覆的描述’與第一實施例之對應元件相同之這些元 件以類似或相同的參考標號表示。這樣的元件將不再詳細 說明。 15 第5圖係根據本發明第二實施例之DC-DC變換器的概 要方塊電路圖。此DC-DC變換器40係電流控制型DC-DC變 換器，其包括一控制電路41、抗流線圈L1、及減震器電路 12。 此第二電晶體Τ2，其係用以當作此控制電路41之一同 20步電晶體，此第二電晶體Τ2具有連接至一比較器51之兩端 子’此比較器51係用以當作一逆流檢測電路。特別是，此 比較器51之反相輸入端子係連接至此第二電晶體τ 2之汲 極’以及此比較器51之非反相輸入端子係連接至此第二電 晶體丁2之源極。此比較器51依據此第二電晶體Τ2之源極與 18 沒極之電位來檢測流入此抗流線圈L1之電流並且根據此檢 測結果產生具有Η位準或L位準之一檢測信號s 11 (逆流檢測 信號）。在此第二實施例中，當此電流自此接地流向此輸出 端子（負載）時，此比較器51在Η位準產生此檢測信號SU ’ 而當此電流自此輸出端子流向接地時，在L位準產生此檢測 信號S11。 自此比較器51輸出之檢測信號S11係輸入至作為一逆 流控制電路之邏輯電路52。此邏輯電路52亦供應有來自此 比較器28之檢測信號S4。此邏輯電路52以此檢測信號S11 之反相位準與此檢測信號S4之反相位準來執行邏輯及 (AND)操作並且產生具有操作結果之反相位準之一驅動控 制信號S12(逆流控制信號）。舉例而言，此邏輯電路52係由 用以接收此檢測信號S11之第一反相器電路、連接至第一與 第二反相器電路之輸出端子之and電路、以及連接至and 電路之輸出端子之反相器電路所組構。 第二實施例之此輸出電路61包括第一驅動器電路26、 此第二驅動器電路53、以及此AND電路27(第一實施例中之 第二驅動器電路）。此AND電路27之輸出信號Su係供應至 此第二驅動器電路53。此第二驅動器電路53藉由合成（邏輯 及操作）此驅動控制信號S12與此AND電路27之輸出俨號 S13來產生此第二驅動信號DL。此第二驅動信號沉係供應 至此第二電晶體T2之閘極(控制端子）。 此邏輯電路52在當檢測信號S4具有準時產生具有 實際上與此檢測伶號511相同位準之此驅動控制信號。 1338995 此外，此邏輯電路52在當檢測信號S4具有Η位準時在高位準 產生驅動控制信號S12。此比較器28在負載波動平緩之一般 操作期間内以L位準產生此檢測信號S4。此外，此比較器28 在第二狀態中（Sl<Vr2)以Η位準產生一檢測信號S4。因 5 此，此邏輯電路52在一般操作期間對應或與此檢測信號S11 同相位來產生此驅動控制信號S12，以及在第二狀態中在Η 位準產生此驅動控制信號S12。 此第二驅動器電路53在當此驅動控制信號S12具有Η 位準時產生具有實際上與此檢測信號S13相同位準之此第 10 二驅動信號DL。此外，當此驅動控制信號S12具有L位準 時，此第二驅動器電路53在L位準產生此第二驅動信號DL。 與此比較器51之檢測信號SI 1相當之第二驅動信號DL 係供應至此第二電晶體Τ2。此第二電晶體Τ2與此比較器51 形成一理想二極體ID。此理想二極體ID當正向電壓為零時 15 會使得電流以正向流動並且防止因無限阻抗引起之電流以 逆向流動。因此，一理想整流特性被達成。因此，此理想 二極體ID避免第二電晶體T2中之電流逆流（自此輸出端子 流向此接地之電流）。再者，當此第一電晶體T1因為在正向 方向沒有壓降而未受致動，則在此抗劉線圈L1之能量損失 20 會減少。當輸出電壓降低時，這將避免效率減低。 在一般操作期間，此邏輯電路52藉由將此第二電晶體 T2與比較器51操作成一理想二極體來避免逆流。當負載降 低（第二狀態）時，此邏輯電路52不會將將此第二電晶體T2 與比較器51操作成一理想二極體並且允許一逆流。 20 1338995 如上所述，此比較器28於一般狀態在L位準產生此檢測 信號S4而且於第二狀態在Η位準產生檢測信號S4。當此檢 測信號S4具有一Η位準時，此NAND電路29產生具有針對此 同步控制信號SYC之反相邏輯的信號S5。因此，在第二狀 5 態，此AND電路27在預定周期將此信號S13提升至一η位準 以響應此信號S5之脈衝。也就是，此AND電路27產生此信 號S13以相對地縮短此第二電晶體T2之啟動時間。在此狀態 中’此邏輯電路52當此檢測信號S4具有一Η位準時產生具有 Η位準之驅動控制信號S12。 10 此第二驅動器電路53在當此驅動控制信號S12具有Η位 準時產生具有實際上與此檢測信號S13相同位準之此第二 驅動信號DL。因此，在第二狀態中，如第6圖所示，當容 許第二電晶體中之逆流時，此控制電路41藉由縮短此第二 電晶體Τ2之啟動時間來限制電流逆流。 15 因此，相較於此種不容許逆流之DC-DC變換器（傳統 DC-DC變換器控制電流流至此抗流線圈，第6圖之IL2所 示），此輸出電壓Vo係更快速地穩定於所欲之電壓。此外， 藉由縮短此第二電晶體T2之啟動期間，流至此抗流線圈li 之電流IL具有比習知技術較少知反向電流，如第4圖所示， 20 並且不會超出特定值。 此第二實施例之DC-DC變換器40具有下述優點。 此比較器51檢測從接近低電位之電源供應器之抗流線 圈L1至此第二電晶體T2之電流之逆流。此邏輯電路52根據 此比較器51之檢測信號S11與此比較器2 8之檢測信號S4來 21 1338995 防止在第一狀態中第二電晶體T2内之逆流。此外，當此負 載驟降時，此邏輯電路52允許第二電晶體Τ2内之逆流。 由於，電流逆流不會在第一狀態中發生。因此，當第 一電晶體Τ1未受致動時，則儲存在抗流線圈L1之能量損失 5會減少，並且當輸出電壓降低時，會防止效率降低。更甚 者，在第二狀態中電流逆流係被容許，並且這樣的電流逆 流被限制。因此，此輸出電壓Vo會於短期間内呈穩定，並 且防止此電流逆流超出一特定值。 該可讓熟於此技者明瞭的是，本發明在不背離本發明 10 之精神與範疇下可以其他特定形式實行。特別地，應該被 瞭解的是，本發明可由下述形式實行。 此第一電晶體T1與第二電晶體T 2可以外接式附加至此 控制電路。 此第一與第二電晶體可以是N-通道MOS電晶體。二擇 15 一地，此第一與第二電晶體可以是P-通道MOS電晶體。在 此範例中，此第一與第二驅動器電路26、27 (53)之輸出位 準必須根據第一及第二電晶體之傳導型態而改變。 此同步控制信號S Y C之工作比可根據要穩定輸出電壓 Vo所需之時間（響應速度）或逆流電流之可容忍值而改變。 20 此第二電晶體T2之制動期間可藉由改變此同步控制信號 SYC之工作比而調整。這改變此輸出電壓Vo響應速度以及 逆流電流量。 此同步控制信號S Y C之脈衝不需要必須要對應於此時 中信號CK之脈衝。舉例而言，對於多個臉衝之每一預定數 22 1338995 量之脈衝則可忽略一脈衝。 用以防止電流逆流之結構不受限於此地二電晶體τ 2之 理想二極體與比較器51。舉例而言，逆流電流防止電路之 更進一步之實施例包括一電阻器，其係連接至第二電晶體 5 T2與接地之間，並且包括一比較器，其係並聯於此電阻器。 在此範例中’藉由從電阻器之兩端子間之電位差來檢測電 流逆流，使得比較器未受致動此第二電晶體丁2。這樣的逆 流電流防止電路於一般操作期間防止電流逆流。 此控制致此is 5虎ΕΝΒ可供應至第二實施例中之nand 10電路29。此控制致能信號ENB不必非要供應至第一實施例 中之NAND電路29。 本發明之DC-DC變換器在RS-正反器電路（FF電路)24 的情況中可以使用PWM比較器。 此誤差放大器21可比較輸出電壓乂〇(回授信號FB)與此 15 參考電壓Vrl。 此脈衝信號產生電路31不必非要包括此振盪器乃。也 就是，包括電流比較器22與FF電路24之一脈衝信號產生電 路可以從此振盪器25分離。 目前提及之範例與實施例係視為說明用而非限制用， 2〇並且本發明不受限於本文中提及之細節，而是可在後附之 申請專利範圍之範疇及等效應用内做適當修改。 【闽式簡單說明1 第1圖係傳統DC-DC變換器之概要操作波形圖； 第2圖係根據本發明第一實施例之DC-DC變換器的概 23 1338995 要方塊電路圖； 第3A圖係顯示第2圖之DC-DC變換器在第一狀態中的 概要波形圖； 第3B圖係顯示第2圖之DC-DC變換器在第二狀態中的 5 概要波形圖； 第4圖係顯示第2圖之DC-DC變換器的概要操作波形 圖； 第5圖係根據本發明第二實施例之DC-DC變換器的概 要方塊電路圖；以及 10 第6圖係顯示第5圖之DC-DC變換器的概要操作波形 圖。 【主要元件符號說明】 10、40…DC-DC變換器 29…NAND電路 U、4l···控制電路 31…脈衝信號產生電路 12…減震器電路 32、61…輸出電路 21…誤差放大器 52...邏輯電路 22…電流比較器 el...參考電源供應器 23…電流檢測電路 e2...參考電源供應器 24."正反器電路 Ή、T2…電晶體 25…震盪器 R卜R2...電阻器 26…第一驅動器電路 C1···電容器 27、53…第二驅動器電路 Ll···電感器 28…比較器

Nl··.節點 24 1338995 lout···輸出電流 IL、IL1、IL2…負載電流 Vo…輸出電壓

25

Claims (1)

1338995 十、申請專利範圍： 1. 一種從輸入電壓（VDD)產生輸出電壓（Vo)之直流對直流 (DC-DC)變換器，該DC-DC變換器包含： 接收該輸入電壓之一第一電晶體(T1); 5 耦接於該第一電晶體之一第二電晶體(T2); 一抗流線圈，其包括有耦接至在該第一與第二電晶體 間之一連接節點的一第一端子與輸出該輸出電壓之一第二 端子； 一誤差放大電路，用以比較此輸出電壓與一第一參考 10 電壓（Vrl)來產生一誤差信號(S1); 一脈衝信號產生電路，用以產生依據該誤差信號之一 第一脈衝信號； 一比較電路，比較該誤差信號與一第二參考電壓（Vr2) 以產生一比較結果信號，該比較結果信號係呈一第一邏輯 15 狀態或一第二邏輯狀態中任一個； 一驅動信號產生電路，用以接收該比較結果信號並且 產生一恆定位準信號與一第二脈衝信號中任一個，其中當 接收到呈該第一邏輯狀態的該比較結果信號時，該驅動信 號產生電路產生該恆定位準信號，而當接收到呈該第二邏 20 輯狀態的該比較結果信號時，產生該第二脈衝信號；以及 一輸出電路，用以接收該第一脈衝信號與接收該恆定 位準信號和該第二脈衝信號中之任一個，並且產生分別驅 動該第一與第二電晶體之第一與第二驅動信號(DH，DL)，其 中當接收到該恆定位準信號時，該輸出電路根據該第一脈 26 1338995 衝信號產生該第二驅動信號，而當接收到該第二脈衝信號 時，以該第一與第二脈衝信號來產生該第二驅動信號。 2. 如申請專利範圍第1項之DC-DC變換器，其中該輸出電路 產生該第二驅動信號，而致使當接收到該第二脈衝信號時 5 與當接收到該恆定位準信號時相比，該第二電晶體被致動 經歷一段較短之期間。 3. 如申請專利範圍第1項之DC-DC變換器，其中該輸出電路 產生該第二驅動信號，以在接收到該第二脈衝信號時於該 第一電晶體未致動期間内間歇地致動該第二電晶體。 10 4.如申請專利範圍第1項之DC-DC變換器，其中該輸出電路 在接收到該恆定位準信號時產生該第二驅動信號，來以互 補於該第一電晶體之方式在一第一工作任務下驅動該第二 電晶體，並且在接收到該第二脈衝信號時產生該第二驅動 信號，來在比該第一工作任務小之一第二工作任務下驅動 15 該第二電晶體。 5. 如申請專利範圍第1項之DC-DC變換器，其中該第二脈衝 信號包括與一時鐘信號同步之一脈衝列，該脈衝列係用以 產生該第一脈衝信號。 6. 如申請專利範圍第1項之DC-DC變換器，其更包含： 20 一電流檢測電路，其耦接至該第一與第二電晶體之該 連接節點及該脈衝信號產生電路，用以根據該連接節點上 之電壓來檢測流至該抗流線圈之電流(IL)，並且產生表示該 檢測結果之一電流檢測信號； 其中該脈衝信號產生電路包括’· 27 一電流比較器，用以比較該電流檢測信號與該誤 差信號，並且產生表示該比較結果之一電流比較信號； —振盪器，用以產生一時鐘信號(CK)與一同步化 控制信號(SYC)，其具有一預定脈衝列；以及 5 一正反器電路’用以利用該電流比較信號與該時 鐘信號來產生該第一脈衝信號；以及 該驅動信號產生電路在接收到呈該第二邏輯狀態 之該比較結果信號時，根據該同步化控制信號來產生 該第二脈衝信號。 0 7·如申請專利範圍第6項之DC-DC變換器，其中該振盪器產 生與該時鐘信號同步之該同步化控制信號。 8. 如申請專利範圍第1項之DC-DC變換器，其更包含： 一逆流檢測電路，用以檢測從該抗流線圈流至該第二 電晶體之反向電流；以及 15 一逆流控制電路，其耦接至該逆流檢測電路與該比較 電路，用以在該比較結果信號呈該第一邏輯狀態時防止反 向電流流動’並且在該比較結果信號呈該第二邏輯狀態時 允許反向電流流動。 9. 如申請專利範圍第8項之DC-DC變換器，其中： 20 該逆流檢測電路包括一比較器，其耦接至該第二電晶 體，用以檢測反向電流並且產生一逆流檢測信號； 該逆流控制電路包括一邏輯電路，用於以該逆流檢測 信號與該比較結果信號來產生一逆流控制信號，其中當該 比較結果信號呈該第一邏輯狀態時，該邏輯電路根據該逆 28 1338995 流檢測信號來產生該逆流控制信號，並且當該比較結果信 唬呈忒第二邏輯狀態時以一值定位準來產生該逆流控制信 號；以及 該輸出電路以該第一脈衝信號與該逆流控制信號來產 5 生該第二驅動信號。 10.如申請專利範圍第1項之DC-DC變換器，其更包含： •與該抗流線圈並聯耦接之一減震器電路。 鲁 11 ·如申請專利範圍第1項之DC-DC變換器，其中該第一參 考電壓採用該輸出電壓之一穩定輸出範圍内的一中間值， 10 而s亥第二參考電壓採用允許檢測出該輸出電壓之該穩定輸 出fe圍之一最大值的一數值。 12_—種用以控制DC-DC變換器之方法，該變換器自一輸入 電壓(VDD)產生一輸出電壓（v〇)，該DC-DC變換器包括接收 該輸入電壓之一第一電晶體'耦接至該第一電晶體之一第 15 二電晶體、以及耦接至該第一與第二電晶體間之一連接節 % 點的一抗流線圈，該方法包含下列步驟： , 藉由比較該輸出電壓與一第一參考電壓（Vrl)來產生 一誤差信號(S1); 根據該誤差信號來產生一第一脈衝信號(S3); 20 藉由比較該誤差信號與一第二參考電壓（Vr2)來產生 一比較結果信號(S4); 在邊比較結果信號呈一第一邏輯狀態時產生一丨亙定位 準信號； 在該比較結果信號呈一第二邏輯狀態時產生一第二脈 29 衝信號；以及 接收該第一脈衝信號與接收該恆定位準信號和該第二 脈衝信號兩者其中之一；以及 產生分別驅動該第一與第二電晶體之第一與第二驅動 4號(DH，DL)，其中產生該第一與第二驅動信號之步驟包 括： 當該比較結果信號呈該第一邏輯狀態時根據該第 一脈衝信號來產生該第二驅動信號；以及 當該比較結果信號呈該第二邏輯狀態時以該第一 與第二脈衝信號來產生該第二驅動信號。 13·如申請專利範圍第丨2項之方法，其中以該第一與第二脈 衝信號來產生該第二驅動信號之步驟，包括產生該第二驅 動L號以於該第一電晶體未受致動時間歇地致動該第二電 晶體。 14.如申請專利範圍第12項之方法，其更包含： 當δ玄比較結果信號呈該第一邏輯狀態時，以互補於該 第—電晶體之方式在一第一工作任務下驅動該第二電晶 體；以及 S泫比較結果信號呈該第二邏輯狀態時，在比該第一 工作任務小之一第二工作任務下驅動該第二電晶體。 如申請專利範圍第12項之方法，其中產生一第二脈衝信 號之步驟包括產生該第二脈衝信號，使其具有與—時鐘信 號(CK)同步之一脈衝列’以供用於產生該第一脈衝信號。 16‘如申請專利範圍第12項之方法，其中： 30 1338995 產生一第一脈衝信號之步驟包括根據一時鐘信號(CK) 來產生該第一脈衝信號；以及 產生一第二脈衝信號之步驟包括根據與該時鐘信號同 步之一同步化控制信號(SYC)來產生該第二脈衝信號。 5 17.如申請專利範圍第12項之方法，其更包含： 檢測從該抗流線圈流至該第二電晶體之反向電流， 在該比較結果信號呈該第一邏輯狀態時，防止反向電 流流動；以及 在該比較結果信號呈該第二邏輯狀態時，允許反向電 10 流流動。

31