JP2006158097A

JP2006158097A - 電源制御用半導体集積回路および電子部品並びに電源装置

Info

Publication number: JP2006158097A
Application number: JP2004345189A
Authority: JP
Inventors: Shinichi Yoshida; 信一吉田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-15
Also published as: US7170272B2; CN1790886A; US20060113980A1

Abstract

【課題】軽負荷時にコイルに流れる逆流を防止する機能を有しかつ負荷変動に対する出力電圧の応答性の良好な同期整流型スイッチングレギュレータを構成するための制御用半導体集積回路を提供する。
【解決手段】インダクタンス素子（コイル）に逆向きの電流が流れる状態を検出可能な逆流検出回路（１３０）と逆流防止機能を備えた同期整流型のスイッチングレギュレータにおいて、逆流検出回路からの検出信号に基づいて逆流を検出したときから所定時間経過したときあるいは逆流の検出が所定回数に達した後に同期整流用スイッチング素子（ＳＷ２）をオフ状態にさせる逆流防止機能を働かせるようにした。
【選択図】図１

Description

本発明は、同期整流型ＤＣ−ＤＣコンバータの変換効率向上技術、さらには逆流を検出して同期制御用トランジスタを制御する逆流防止機能を有するスイッチングレギュレータにおいて逆流防止機能動作中の電力損失を減らして変換効率を向上させる技術に関し、例えばスイッチングレギュレータ制御用半導体集積回路およびそれを搭載した電源用電子部品（電源モジュール）並びに電源装置に利用して有効な技術に関する。

ＤＣ−ＤＣコンバータのひとつに同期整流型スイッチングレギュレータがある。同期整流型スイッチングレギュレータは、コイル（インダクタ）を介して電源から負荷へ電流を流す経路の途中にスイッチング素子を配し、このスイッチング素子をオン・オフすることで負荷に流す電流を制御するとともに、スイッチング素子とコイルとの接続ノードとグランド（接地点）との間に同期整流用のスイッチング素子を設けて主スイッチング素子と相補的にオン・オフさせることで損失を低減するようにしたレギュレータである。

かかる同期整流型スイッチングレギュレータにあっては、負荷が比較的重いときは電力損失が少なくて済むが、負荷が軽くなると電力損失が多くなるという問題点がある。これは、負荷が重い間はコイルには常に負荷へ向かう正の電流が流れるが、負荷が軽くなるとコイルに流れる電流の向きが逆転し同期整流用スイッチング素子を通してグランドへ向かって流れる負の電流（逆流）が発生するようになり、これが損失となるためである。そこで、このような逆流による損失を減らすため、コイルに逆方向の電流が流れるような軽負荷状態にあることを検出してグランド側の同期整流用スイッチング素子をオフさせるようにした発明が提案されている（例えば特許文献１）。
特開２０００−０９２８２４号公報特開２００４−０５６９９２号公報

ところで、近年、電子機器にはシステム制御装置としてマイクロプロセッサが搭載されるものが多くなって来ており、マイクロプロセッサ（以下、ＣＰＵと称する）の性能を上げる為、動作周波数はますます高くなる傾向がある。また、消費電流を抑えてバッテリ寿命を延ばす為にＣＰＵへ供給する電圧は下がる傾向がある。その結果、動作周波数の増加や電源電圧の低下に伴って最大動作電流が増大することとなる。

また、ＣＰＵを内蔵した携帯電子機器等においては、バッテリ電圧をスイッチングレギュレータで昇圧または降圧してＣＰＵに動作電流を供給する方式が採用されることが多いが、如何にバッテリの寿命を延ばすかが重要な鍵となっており、バッテリ寿命を伸ばすためにＣＰＵの動作が必要でない時はＣＰＵ全体もしくはＣＰＵ内の一部の回路を停止させてＣＰＵを低消費電流状態（待機時状態）に移行させる制御が行なわれるようになって来ている。これによって、ＣＰＵの消費電流の変化幅が大きくなり、しかもその変化幅はＣＰＵの最大動作電流の増大に伴って増加する傾向にある。

一方、ＣＰＵの電源としては低電圧・大電流出力で高効率であることと、出力電流変化に対する過渡応答特性に優れていること、軽負荷で高効率であることなどが求められており、低電圧・大電流出力で高効率の点からは同期整流型スイッチングレギュレータがふさわしい。さらに、軽負荷における効率が高いという要求に対しては、逆流を防止する機能を有するレギュレータがふさわしい。しかしながら、特許文献１に開示されているような逆流防止機能を有するレギュレータは、軽負荷時の効率は良いが、逆流を検出するとグランド側の同期整流用スイッチング素子をオフさせるようにしているため、出力電圧がなかなか下がらず負荷変動に対する出力の応答性が悪いという欠点がある。

そこで、軽負荷状態にインダクタに流れる電流が逆流するのを防ぐ機能を有する同期整流型ＤＣ−ＤＣコンバータにおいて、出力電力が急減状態となる過渡状態における応答特性を向上させるようにした発明が提案されている（特許文献２）。

特許文献２に開示されている発明は、出力目標電圧Ｅ０より所定の電圧だけ高い出力上限電圧Ｅ１と出力電圧Ｖｏとを比較して判定結果を出力する出力電力急減検出回路を設けて、出力電圧Ｖｏが出力上限電圧Ｅ１より高い場合には逆流防止機能を停止させるつまり同期整流用スイッチング素子をオンさせる通常時の同期整流制御を継続させることによって、出力電圧Ｖｏが出力目標電圧Ｅ０に到達する迄の時間が短くなるように構成したものである。

しかしながら、特許文献２の発明は、図７（Ａ）のように、負荷変動により出力電圧Ｖｏが出力目標電圧Ｅ０よりも高く出力上限電圧Ｅ１よりも低い電圧まで変化したときは逆流防止機能が働くため、出力電圧Ｖｏが出力目標電圧Ｅ０に到達するまでの時間が長くなるとともに、図７（Ｂ）のように、出力電圧Ｖｏが出力上限電圧Ｅ１よりも高い電圧まで変化したときは逆流防止機能が一旦停止するものの、出力上限電圧Ｅ１まで下がると逆流防止機能が働くため出力電圧Ｖｏが出力目標電圧Ｅ０に到達するまでの時間がそれほど短くならないという課題がある。

また、特許文献２の発明における逆流防止回路は、逆流防止機能が働いている間はロウ側の同期整流用スイッチング素子を完全にオフさせるため、素子に寄生するダイオードを通してコイルへ向かう電流が流れてしまい、その分が電力損失となり効率が低下するという課題がある。より詳しく説明すると、軽負荷時に逆流防止機能が働いてロウ側の同期整流用スイッチング素子が完全にオフされても、負荷に流れる電流を補うためハイ側のスイッチング素子が時々オン状態にされるので、図７（Ｃ）に拡大して示すように、ハイ側のスイッチング素子のオンによってコイルの電流ＩＬが増加する。そして、その後ハイ側のスイッチング素子がオフされたとしてもコイルには電流が流れ続けようとするので、その電流が同期整流用スイッチング素子に寄生するダイオードを通して流れてしまうため、ハッチングの部分が電力損失となる。

この発明の目的は、軽負荷時にコイル（インダクタンス素子）に流れる逆流を防止する機能を有しかつ負荷変動に対する出力電圧の応答性の良好な同期整流型スイッチングレギュレータを構成するための電源制御用半導体集積回路およびそれを用いた電源モジュール並びに電源装置を提供することにある。

この発明の他の目的は、負荷変動が多くても電力損失が少なく高効率な同期整流型スイッチングレギュレータを構成するための電源制御用半導体集積回路およびそれを用いた電源モジュール並びに電源装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

インダクタンス素子（コイル）に逆向きの電流が流れる状態を検出可能な逆流検出回路と逆流防止機能を備えた同期整流型のスイッチングレギュレータにおいて、逆流検出回路からの検出信号に基づいて逆流を検出したときから所定時間経過したときあるいは逆流の検出が所定回数に達した後に逆流防止機能を働かせて、同期整流用スイッチング素子をオフ状態にさせるようにしたものである。また、逆流防止機能を働かせる際にも、主スイッチング素子のオンによりインダクタンス素子に順方向の電流が流れ、オフした後でも順方向の電流が流れている間は同期整流用スイッチング素子をオンさせるように制御する。

上記した手段によれば、逆流を検出しても直ちに逆流防止機能が働くことがないので、出力電圧の応答性が向上するとともに、逆流を検出したときから所定時間経過したときあるいは逆流の検出が所定回数に達した後に逆流防止機能を働かせるので軽負荷時に同期整流用スイッチング素子がオンされて逆流がグランドへ流れて生じる電力損失を減らすことができる。これとともに、逆流防止機能が働いているときに同期整流用スイッチング素子の寄生ダイオードを通して電流が流れるのを防止して電力損失を減らすことができる。

また、望ましくは、上記逆流検出回路は、主スイッチング素子とインダクタンス素子との接続ノードの電位と所定の参照電圧とを比較して電流の向きを判定するコンパレータにより構成するとともに、出力電圧と基準となる電圧とを比較するコンパレータもしくはそれらの電位差に応じた電圧を出力する誤差アンプを有する過電圧検出回路を設け、出力電圧が所定の上限電圧よりも高くなったならば過電圧検出回路の出力によって逆流検出回路のコンパレータに印加される参照電圧を変化させて逆流検出電圧を深くさせるように構成する。

これにより、出力電圧が所定の上限電圧よりも高くなると多少逆流が流れても逆流防止機能が働かないつまり逆流防止機能が働くのを遅らせ、逆流に起因してインダクタンス素子の回生電流が入力電源に戻って電圧を上昇させることによってスイッチング素子が破壊されるのを防止することができるようになる。

すなわち、過電圧検出回路を備えたスイッチングレギュレータにおいては、過電圧を検出したときに直ちに同期整流用スイッチング素子をオンさせることも考えられるが、そのようにすると同期整流用スイッチング素子に電流が流れ続けて素子が破壊されたり、逆流に制限が掛からず大きな逆流が流れて同期整流用スイッチング素子をオフした瞬間にコイルの回生電流によって入力電源に大きな電流が戻り、入力電源にシンク能力が無い場合には電圧が上昇し、使用している素子の耐圧を越えて破壊したりしてしまう可能性があった。これに対して、本発明によれば、出力電圧が上限電圧よりも高くなった場合にも逆流検出電圧を変えているだけで、逆流検出後しばらくはスイッチング制御が継続されその後逆流防止回路が働くことができるので、大きな逆流電流が入力電源に流れることはなく、スイッチング素子を破壊してしまうこともない。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、コイルに流れる逆流を検出して軽負荷時における電力損失を低減可能でかつ負荷変動に対する出力電圧の応答性の良好な同期整流型のスイッチングレギュレータを構成することができ、その結果、電源装置の電力損失を低減して電池消耗を減らし、負荷変動が多くても電池により長時間駆動可能な携帯用電子機器を実現することができるようになる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は本発明を適用した電源制御用半導体集積回路とそれを用いた降圧型スイッチングレギュレータの一実施例を示す。図１において、一点鎖線１００で囲まれた回路部分は、電源制御用半導体集積回路で単結晶シリコンのような１個の半導体チップ上に形成されている。回路１００以外の素子ＳＷ１，ＳＷ２，Ｌ１，ＣLはディスクリートの部品で構成され、上記半導体チップとディスクリート部品が１個の絶縁基板上もしくはパッケージ内に実装されてモジュールとして構成される。

なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。図１において、一点鎖線１００で囲まれた回路部分ではなく、一点鎖線１００で囲まれた回路の他にスイッチング素子ＳＷ１，ＳＷ２を含んだもの（Ｌ１，ＣLを除く）を１個の半導体チップ上に半導体集積回路として形成するようにしても良い。

この実施例のスイッチングレギュレータは、上記電源制御用半導体集積回路１００と、電池２００などから供給される直流電圧が入力される電圧入力端子Ｖｉｎと接地点（基準電位端子）ＧＮＤとの間に直列に接続されたパワーＭＯＳＦＥＴからなるスイッチング素子ＳＷ１，ＳＷ２と、該スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０と出力端子ＯＵＴとの間に接続されたインダクタンス素子Ｌ１と、出力端子ＯＵＴと接地点との間に接続された平滑容量ＣLとから構成されている。

電源制御用半導体集積回路１００は、上記スイッチング素子ＳＷ１，ＳＷ２のゲートに印加されてこれらをオン、オフ制御する信号（ＰＷＭ制御パルス）を生成するスイッチング制御回路１１０と、ＰＷＭ制御パルスの生成に必要な所定の周波数の三角波信号ＴＲＷを生成する信号生成回路１２０と、インダクタンス素子Ｌ１から接地電位ＧＮＤへ向かう逆流を検出する逆流検出回路１３０と、カウンタからなる逆流防止保留回路１４０を備えている。

特に制限されるものでないが、この実施例においては、ハイ側のスイッチング素子ＳＷ１はｐチャネル型ＭＯＳＦＥＴで、またロウ側のスイッチング素子ＳＷ２はｎチャネル型ＭＯＳＦＥＴで構成されている。これらのスイッチＭＯＳＦＥＴＳＷ１，ＳＷ２がスイッチング制御回路１１０を含む半導体集積回路１００とは別個の部品で構成される場合、ＳＷ１とＳＷ２は各々別個の部品（パワーＭＯＳＦＥＴ）で構成されていても良いが、ｐチャネル型ＭＯＳＦＥＴとｎチャネル型ＭＯＳＦＥＴとが１つのパッケージに封入されたＩＣも提供されているので、それを使用するようにしても良い。

上記スイッチング制御回路１１０は、出力電圧Ｖｏと基準となる電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ１１１と、該誤差アンプ１１１の出力電圧と信号生成回路１２０からの三角波信号ＴＲＷとを比較して上記電位差に応じたパルス幅を有するＰＷＭ制御パルスＰpwmを生成するＰＷＭコンパレータ１１２と、該コンパレータ１１２の出力を上記ハイ側のスイッチング素子ＳＷ１のゲート端子に供給するバッファ１１３と、上記逆電流検出回路１３０の出力信号ＲＣと上記逆流防止保留回路１４０の出力信号ＣＯとの論理積をとるＮＡＮＤゲート回路１１４と、該ＮＡＮＤゲート回路１１４の出力と上記コンパレータ１１２の出力との論理積をとるＡＮＤゲート回路１１５と、該ＡＮＤゲート１１５の出力変化を上記ロウ側のスイッチング素子ＳＷ２のゲート端子に伝達するバッファ１１６とから構成されている。

上記スイッチング素子ＳＷ１はｐチャネル型ＭＯＳＦＥＴで、またＳＷ２はｎチャネル型ＭＯＳＦＥＴで構成されているため、ＳＷ１とＳＷ２はＰＷＭコンパレータ１１２からのＰＷＭ制御パルスＰpwmにより相補的にオン、オフされるつまり一方がオンのときは必ず他方はオフ状態にされるとともに、上記バッファ１１３，１１６およびＡＮＤゲート回路１１５はスイッチング素子ＳＷ１とＳＷ２が同時にオン状態にされて貫通電流が流れるのを防止するためのデッドタイムを含むゲート制御信号ＧＰ，ＧＮを生成してＳＷ１とＳＷ２に与える。

ＰＷＭコンパレータ１１２は、信号生成回路１２０からの所定の周波数の三角波信号ＴＲＷとフィードバックされた出力電圧Ｖｏとを比較してパルスを生成するため、出力電圧Ｖｏが下がると出力パルスのパルス幅が広くなり、出力電圧Ｖｏが高くなると出力する制御パルスのパルス幅が狭くなる。つまり、出力電圧Ｖｏのレベルに応じてＰＷＭ制御パルスＰpwmのデューティ比が変化し、出力電圧Ｖｏが下がるとハイ側のスイッチング素子ＳＷ１のオン時間が長くなり、出力電圧Ｖｏが上がるとロウ側のスイッチング素子ＳＷ２のオン時間が長くなって、出力電圧Ｖｏがほぼ一定のレベルに保たれる。

上記逆流検出回路１３０は、インダクタンス素子Ｌ１が接続されているスイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXと所定の参照電圧Ｖref2とを比較する逆流検出用のコンパレータ１３１と、上記ＡＮＤゲート１１５の出力ＧＮの立下りを検出してクロックパルスＣＫを生成するワンショットパルス生成回路１３２と、上記コンパレータ１３１の出力と上記ＡＮＤゲート１１５の出力ＧＮとの論理積をとるＡＮＤゲート回路１３３と、該ＡＮＤゲート回路１３３の出力によってセットされ前記バッファ１１３の出力ＧＰを反転した信号によりリセットされるＲＳフリップフロップ１３４と、該フリップフロップの出力をデータ入力端子に受け上記ワンショットパルス生成回路１３２の出力クロックＣＫによって入力を取り込むＤ型フリップフロップ１３５と、該フリップフロップ１３５の出力を反転して上記逆流防止保留回路１４０へリセット信号ＲＳとして供給するインバータ１３６とから構成されている。

上記逆流防止保留回路１４０は、従属接続されたフリップフロップ１４１〜１４５およびインバータ１４６〜１４８を備え、上記ワンショットパルス生成回路１３２の出力クロックＣＫを例えば４個連続して計数すると出力ＣＯがハイレベルに変化するカウンタ回路として構成されている。また、逆流防止保留回路１４０には、上記逆流検出回路１３０のフリップフロップ１３５の反転出力がリセット信号ＲＳとして入力されており、クロックＣＫが連続して４個入ってくる前にフリップフロップ１３５の出力がハイレベルに変化すると出力ＣＯがハイレベルに変化する前にリセット状態にされて再度クロックＣＫを０から計数し直すとともに、出力ＣＯがハイレベルに変化した後にフリップフロップ１３５の出力がハイレベルに変化すると一旦リセット状態にされて、次の逆流検出に備えるように構成されている。

この逆流防止保留回路１４０の出力ＣＯがハイレベルに変化すると、上記スイッチング制御回路１１０のＮＡＮＤゲート回路１１４が開かれて、逆流検出回路１３０のフリップフロップ１３４の出力（逆流検出信号ＲＣ）がＡＮＤゲート回路１１５に供給されてゲートを閉じるため、コンパレータ１１２からＰＷＭ制御パルスＰpwmが入ってきてもロウ側のスイッチング素子ＳＷ２に供給されなくなって、ＳＷ２は連続してオフ状態にされてコイルからの逆流がグランド側へ流れるのを禁止する。

次に、上記実施例のスイッチングレギュレータの負荷が急に大きく変動したときの動作を、図２のタイミングチャートを用いて説明する。
図２のように、タイミングｔ１でスイッチングレギュレータからの電源電圧の供給を受けているＣＰＵがスリープモードに入るなどして出力電流Ｉoutが急に小さくなると、出力電圧Ｖｏが上昇する。それによって誤差アンプ１１１の出力が下がり、スイッチング制御回路１１０から出力されるＰＷＭ制御パルスＰpwmのパルス幅が広くなってハイ側のスイッチング素子ＳＷ１のオン時間が減少、ロウ側のスイッチング素子ＳＷ２のオン時間が増加して、コイルに流れる電流ＩLが減少する（期間Ｔ１）。このとき、ハイ側のスイッチング素子ＳＷ１のオフと同時に、ノードＮ０の電位ＶLXが急に落ち込む（タイミングｔ２）。

その後、電位ＶLXが徐々に高くなり正になると、ロウ側のスイッチング素子ＳＷ２を通してノードＮ０からグランドに向かって電流（逆流）が流れる。このとき、逆流検出回路１３０のコンパレータ１３１が逆流を検出してノードＮ０の電位ＶLXが参照電圧Ｖref2よりも高くなった時点（タイミングｔ３）でコンパレータ１３１の出力が変化し、ＲＳフリップフロップ１３４がセットされてその出力ＲＣがハイレベルに変化する。そして、スイッチング素子ＳＷ１のゲート信号ＧＰの反転信号によりこのフリップフロップ１３４がリセットされて、その出力ＲＣがスイッチング素子ＳＷ１のゲート信号ＧＰの立下りすなわちＰＷＭパルスＰpwmの立ち下がりに同期してロウレベルに変化される（タイミングｔ４）。

一方、逆流検出回路１３０ではワンショットパルス生成回路１３２によりＰＷＭパルスＰpwmの立ち上がりすなわちスイッチング素子ＳＷ２のゲート信号ＰreGNの立ち下がりに同期してクロックＣＫが生成される（タイミングｔ５）。その後、このクロックＣＫによってフリップフロップ１３５がフリップフロップ１３４の出力Ｑ１を取り込んでその出力Ｑ２がハイレベルに変化し、インバータ１３６の出力ＲＳがロウレベルに変化して逆流防止保留回路１４０のリセットが解除される（タイミングｔ６）。

次の期間Ｔ２で、スイッチング制御回路１１０から出力されるＰＷＭ制御パルスＰpwmによって上記動作を繰り返し、逆流検出回路１３０のコンパレータ１３１によって逆流が検出されると、再びフリップフロップ１３４の出力ＲＣがハイレベルに変化し、逆流防止保留回路１４０のリセットが解除されたままになるため、次にワンショットパルス生成回路１３２により生成されたクロックＣＫによって逆流防止保留回路１４０のカウンタがカウントアップされる（タイミングｔ７）。

その後、上記動作を繰り返して、逆流防止保留回路１４０のカウンタの値が所定値（実施例では"４"）に達すると、逆流防止保留回路１４０の出力ＣＯがハイレベルに変化する（タイミングｔ８）。これによって、ＮＡＮＤゲート１１４の出力がフリップフロップ１３４の出力ＲＣがハイレベルの間だけロウレベルにされ、ＡＮＤゲート１３５がＰＷＭパルスＰpwmを遮断するため、ロウ側のスイッチング素子ＳＷ２のゲート信号ＧＮがロウレベルにされ、図２にハッチングで示すＴ３の期間だけＳＷ２が強制的にオフ状態にされてノードＮ０からグランドに向かって流れる逆流が阻止され、電力損失が低減される。

その後、タイミングｔ９でＣＰＵがスリープモードから通常モードに復帰するなどして出力電流Ｉoutが急に多くなると、出力電圧Ｖｏが下降する。また、これに伴ってＰＷＭ制御パルスＰpwmのパルス幅が狭くなってハイ側のスイッチング素子ＳＷ１のオン時間が増加、ロウ側のスイッチング素子ＳＷ２のオン時間が減少して、コイルに流れる電流ＩLが増加される（期間Ｔ５）。そして、このような状態では、ロウ側のスイッチング素子ＳＷ２がオンされるとグランド側からコイルへ向かって電流が流されるので、逆流は流れずノードＮ０の電位ＶLXも参照電圧Ｖref2を超えることがない。

そのため、逆流検出回路１３０のコンパレータ１３１の出力はロウレベルのままとなり、破線Ａで示すようにフリップフロップ１３４の出力ＲＣ（Ｑ１）もハイレベルに変化しなくなり、クロックＣＫが生成されるとフリップフロップ１３５の出力Ｑ２はロウレベルに変化し、その反転信号がハイレベルに変化して逆流防止保留回路１４０にリセットがかかるようになる（タイミングｔ１０）。

上記のように、本実施例のスイッチングレギュレータにおいては、逆流が検出されても直ちに逆流防止機能が働くことがなく、ある程度時間が経過してから逆流防止機能が働くため、出力電圧Ｖｏが出力目標電圧Ｅ０よりも高く出力上限電圧（Ｅ１）よりも低い電圧まで変化したときも、出力電圧Ｖｏが出力上限電圧（Ｅ１）Ｅ１よりも高い電圧まで変化したときも、出力電圧Ｖｏが出力目標電圧Ｅ０に到達するまでの時間が短くなるという利点がある。

また、本実施例のスイッチングレギュレータにおいては、軽負荷時に逆流防止機能が働いても、ハイ側のスイッチング素子ＳＷ１はそれまでと同じ周期でオン状態にされるとともに、図２のＴ４のような期間にはＲＳフリップフロップ１３４の出力ＲＣ（Ｑ１）はロウレベルになりＮＡＮＤゲート１１４の出力がハイレベルになってＡＮＤゲート１１５を開くので、ロウ側すなわち同期整流用スイッチング素子ＳＷ２がオン状態される。そのため、このときインダクタンス素子Ｌ１に順方向の電流が流れていれば、同期整流用スイッチング素子ＳＷ２には接地点からＬ１に向かう順方向の電流が流れる。その結果、逆流防止機能が働いているときに同期整流用スイッチング素子ＳＷ２の寄生ダイオードを通して電流が流れるのを防止して電力損失を減らすことができる。

すなわち、特許文献２の発明に開示されているような逆流防止回路においては、逆流防止機能が働いている間はロウ側すなわち同期整流用スイッチング素子を完全にオフさせるため、図７（Ｃ）に拡大して示すように、ハイ側のスイッチング素子のオンによってコイルの電流ＩＬが増加し、その後オフされたとしてもコイルには電流が流れようとするので、その電流が同期整流用スイッチング素子に寄生するボディダイオードを通して流れて徐々に減少し、ハッチングの部分が電力損失となっていたが、本実施例のスイッチングレギュレータにおいては、図８（Ｃ）に拡大して示す波形における期間Ｔａはハイ側のスイッチング素子ＳＷ１がオン状態にされ、期間Ｔｂ（図２では期間Ｔ４）はロウ側のスイッチング素子ＳＷ２がオン状態にされるため、ＳＷ２の寄生ダイオードを通して電流が流れることによる電力損失をなくすことができる。

また、実施例のレギュレータにおいては、負荷が軽くなって出力電流Ｉoutが減少してもその期間が短いと、逆流防止保留回路（カウンタ）１４０のリセットが解除されてカウントを開始しても所定数を計数する前に負荷が重くなって出力電流Ｉoutが増加すると、逆流防止保留回路１４０にリセットがかかって、逆流防止機能が働く前に通常動作状態に復帰する。

図３は本発明を適用した電源制御用半導体集積回路の第２の実施例を示す。図３において、図１と同一の回路および素子には同一の符号を付して重複した説明は省略する。

この実施例の電源制御用半導体集積回路は、第１の実施例における逆流防止保留回路１４０として、カウンタ回路の代わりに抵抗Ｒ１と容量Ｃ１とからなる時定数回路（タイマ回路）を設けたものである。この時定数回路１４０’は、前段の逆流検出回路１３０が逆流を検出してその最終段のフリップフロップ１３５の出力Ｑ２がハイレベルに変化すると、抵抗Ｒ１を介して容量Ｃ１に電荷が注入されてＲ１とＣ１の接続ノードＮ１の電位が徐々に上昇してＮＡＮＤゲート１１４の論理しきい値を越えるとＮＡＮＤゲート１１４の出力が変化するようにされている。これによって、第１の実施例におけるカウンタ回路と同様に、逆流検出回路１３０が逆流を検出すると所定時間後にＮＡＮＤゲート１１４の出力がロウレベルに変化して、ＰＷＭ制御パルスがロウ側のスイッチング素子ＳＷ２のゲート端子に供給されないようになって逆流防止機能が働くようになっている。

なお、時定数回路１４０’には、ノードＮ１の電位が高くなりすぎないようにするため、抵抗Ｒ１と並列に接続されたクランプ・ダイオードＤ１が設けられている。また、このダイオードＤ１は、フリップフロップ１３５の出力Ｑ２がロウレベルに変化すると、容量Ｃ１の電荷を引き抜いてダイオードのしきい値電圧まで急速にノードＮ１の電位を引き下げて逆流防止機能を速やかに停止させるように働く。

図４は本発明を適用した電源制御用半導体集積回路の第３の実施例を示す。図４において、図１と同一の回路および素子には同一の符号を付して重複した説明は省略する。

この実施例の電源制御用半導体集積回路は、第１の実施例における逆流検出用コンパレータ１３１の参照電圧Ｖref2を可変にするための可変電圧回路１３７と、レギュレータの出力電圧Ｖｏが所定の上限電圧Ｖref3よりも高くなった場合にそれを検出するための誤差アンプからなる過電圧検出回路１１７とを設け、過電圧を検出した場合には参照電圧Ｖref2を変化させるようにしたものである。具体的には、出力電圧Ｖｏが所定の上限電圧よりも高くなった場合には参照電圧Ｖref2を若干高くして逆流検出回路１３０による逆流の検出を遅らせ、ロウ側のスイッチング素子ＳＷ２によりある程度逆流が流れるのを許容させるように構成されている。

これによって、逆流防止保留回路１４０のカウンタあるいはタイマが所定時間を計時して逆流防止機能が働いた後に何らかの原因で出力電圧Ｖｏが高くなったような場合に、コイルの電流をグランド側に引き抜いて出力電圧Ｖｏを速やかに目標電圧に近づけることができるようになる。

従来の過電圧検出回路を備えたレギュレータにおいては、過電圧を検出したときにハイ側のスイッチング素子をオフしてロウ側のスイッチング素子を強制的にオンさせるようにしているものがあるが、そのようにするとロウ側のスイッチング素子に大きな電流が長い間流れ続けて破壊したり、逆流に制限が掛からず大きな逆流が流れて同期整流用スイッチング素子をオフした瞬間にインダクタの回生電流によって入力電源に大きな電流が戻り、入力電源にシンク能力が無い場合には電圧が上昇し、使用している素子の耐圧を越えて破壊してしまうようなことがあった。

本実施例によれば、出力電圧が上限電圧よりも高くなった場合にも逆流検出電圧を変えているだけで、逆流検出後しばらくはスイッチング制御が継続されその後逆流防止回路が働くことができるので、大きな逆流電流が入力電源に流れることはなく、スイッチング素子を破壊してしまうこともない。また、この実施例においては、過電圧検出回路１１７が過電圧を検出した場合には、信号生成回路１２０に検出信号を送って三角波の生成もしくは出力を停止させるようになっている。これによって、図８の期間Ｔｄのようなコイル電流ＩLが０となる期間が生じるように制御される。

なお、図８には、逆流防止保留回路１４０のカウンタがクロックＣＫを８個計数した後に逆流防止機能が働くように構成されている場合のタイミングが示されている。カウンタの計数値は固定的なものでなく、本実施例を適用しようとするレギュレータの構成や使用されるシステムの仕様に応じて適宜設定される。

図５には可変電圧回路１３７の具体的な回路例が、また図６には逆流検出回路１３０が監視するコイル接続ノードＮ０の電位ＶLXの変化の様子と可変電圧回路１３７の出力である参照電圧Ｖref2との関係が示されている。

図５に示されている可変電圧回路１３７は、図４のコイル接続ノードＮ０の電位ＶLXがゲート端子に印加されたＭＯＳトランジスタＭ１と、該トランジスタＭ１と直列に接続された抵抗Ｒｄ１および定電流源ＣＩ１と、ゲート端子に接地電位が印加されたＭＯＳトランジスタＭ２と、該トランジスタＭ２と直列に接続された抵抗Ｒｄ２および定電流源ＣＩ２とから構成され、過電圧検出回路１１７の出力端子が抵抗Ｒｄ３を介して、抵抗Ｒｄ２と定電流源ＣＩ２との接続ノードＮ２に接続されている。定電流源ＣＩ１とＣＩ２は同一の電流Ｉｃ１を流すようにされている。

この可変電圧回路１３７は、ＭＯＳトランジスタＭ１，Ｍ２のしきい値電圧をＶth、抵抗Ｒｄ１，Ｒｄ２の抵抗値をＲ、抵抗Ｒｄ３に流れる電流をＩｃ２とおくと、レギュレータの出力電圧Ｖｏが目標電圧に近い通常状態においては、Ｖth＋Ｒ・（Ｉｃ１−Ｉｃ２）で表わされる参照電圧Ｖref2をコンパレータ１３１へ与える。また、レギュレータの出力電圧Ｖｏが上限電圧を越えた場合には、Ｖth＋Ｒ・（Ｉｃ１＋Ｉｃ２）で表わされる参照電圧Ｖref2をコンパレータ１３１へ与える。

そのため、通常状態においては、検出遅れを考慮して図６に示すようにコイル接続ノードＮ０の電位ＶLXが"０"となるタイミングｔ０よりも検出ポイントＰｄ１が早くなるように、Ｖref2＝Ｖth＋Ｒ・（Ｉｃ１−Ｉｃ２）で表わされる参照電圧が供給されているものが、Ｖref2＝Ｖth＋Ｒ・（Ｉｃ１＋Ｉｃ２）で表わされる参照電圧が供給されることにより、可変電圧回路１３７による検出ポイントＰｄ２は電位ＶLXが"０"となるタイミングよりも遅くされる。その結果、過電圧状態ではロウ側のスイッチング素子ＳＷ２により逆流がある程度流れるのが許容され、コイルの電流をグランド側に引き抜いて出力電圧Ｖｏを速やかに目標電圧に近づけることができるようになる。図６において、Ｔｃの期間がスイッチングＳＷ２に逆流が流れる期間である。

なお、図４の実施例においては、パルス生成回路１３３とフリップフロップ１３５、逆流防止保留回路１４０、ＮＡＮＤゲート１１４を省略して、逆流検出回路１３０のフリップフロップ１３４の出力で直接ＡＮＤゲート１１５を制御するような変形例も可能である。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例においては、スイッチング制御回路１１０が所定周波数の三角波信号を用いて制御パルスのデューティを変化させるＰＷＭ駆動制御を行なうように構成されている場合を説明したが、スイッチング制御回路１１０はＰＷＭ制御に限定されず、出力電圧に応じてスイッチング素子ＳＷ１，ＳＷ２の制御信号の立ち下がりおよび立ち上がりタイミングを変化させるように構成されている場合にも適用することができる。

また、第３の実施例における可変電圧回路１３７は、図５に示されている構成のものに限定されず、例えば誤差アンプ（１１７）からの電圧と基準電圧回路からの基準電圧Ｖrefとの差分に応じた電圧を参照電圧Ｖref2を出力するオペアンプと抵抗とからなる加減算回路を用いるようにしても良い。

さらに、前記実施例においては、逆流検出回路１３０が逆流を検出したときにスイッチング制御回路１１０からグランド側のスイッチング素子ＳＷ２のゲート端子に供給されるＰＷＭ制御パルスをＡＮＤゲート１１５などで遮断することによりスイッチング素子ＳＷ２がオンされないようにしているが、スイッチング素子ＳＷ２のゲート端子と接地点との間にプルダウン用のスイッチを設けてゲート電圧を強制的に接地電位に引き下げることでスイッチング素子ＳＷ２をオフさせるように構成することも可能である。

また、前記実施例においては、コイルが接続されるノードＮ０の電位ＶLXと基準となる電圧Ｖref2とを比較して逆流を検出しているが、例えばスイッチングＳＷ２の両端（ソース−ドレイン端子間）の電圧を比較するコンパレータを設けて逆流を検出することも可能である。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である降圧型のスイッチングレギュレータについて説明したが、昇圧型や昇降圧型の同期整流スイッチングレギュレータなどにも広く利用することができる。

本発明を適用した降圧型スイッチングレギュレータの一実施例を示す回路構成図である。実施例のスイッチングレギュレータにおける信号のタイミングを示すタイミングチャートである。本発明を適用した降圧型スイッチングレギュレータの第２の実施例を示す回路構成図である。本発明を適用した降圧型スイッチングレギュレータの第３の実施例を示す回路構成図である。第３の実施例の逆流検出回路に設けられた可変電圧回路の具体的な回路例を示す回路構成図である。逆流検出回路が監視するコイル接続ノードの電位ＶLXの変化の様子と可変電圧回路の出力である参照電圧Ｖref2との関係を示す波形図である。（Ａ）は従来のスイッチングレギュレータの出力電圧が目標電圧よりも高く上限電圧よりも低い場合における過渡応答特性をタイミングチャート、（Ｂ）は従来のスイッチングレギュレータの出力電圧が上限電圧よりも高い場合における過渡応答特性をタイミングチャート、（Ｃ）は従来のスイッチングレギュレータにおいて逆流防止機能が働いているときのコイル電流の変化を拡大して示す波形図である。（Ａ）は本発明を適用したスイッチングレギュレータの出力電圧が目標電圧よりも高く仮想上限電圧よりも低い場合における過渡応答特性をタイミングチャート、（Ｂ）は本発明を適用したスイッチングレギュレータの出力電圧が仮想上限電圧よりも高い場合における過渡応答特性をタイミングチャート、（Ｃ）は本発明を適用したスイッチングレギュレータにおいて逆流防止機能が働いているときのコイル電流の変化を拡大して示す波形図である。

符号の説明

１００電源制御用半導体集積回路
１１０スイッチング制御回路
１２０信号（三角波）生成回路
１３０逆流検出回路
１４０逆流防止保留回路（カウンタ回路）
１４０’ 逆流防止保留回路（タイマ回路）
ＳＷ１，ＳＷ２スイッチング素子
Ｌ１インダクタンス素子（コイル）
ＣＬ平滑容量

Claims

電圧入力端子と基準電位端子との間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を相補的にオン、オフ制御して、前記第１および第２のスイッチング素子の接続ノードと出力端子との間に接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている電圧を変換した電圧を出力させるとともに、軽負荷状態を検出する軽負荷検出回路を備え、該検出回路が軽負荷状態を検出した場合には、前記第２のスイッチング素子がオンされるべき期間に該第２のスイッチング素子をオンさせないようにする逆流防止機能を有し、
前記軽負荷検出回路が軽負荷状態を検出しても検出後所定回数は前記第１および第２のスイッチング素子を相補的にオン、オフ制御することを特徴とする電源制御用半導体集積回路。
電圧入力端子と基準電位端子との間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を相補的にオン、オフ制御して、前記第１および第２のスイッチング素子の接続ノードと出力端子との間に接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている電圧を変換した電圧を出力させるとともに、軽負荷状態を検出する軽負荷検出回路を備え、該検出回路が軽負荷状態を検出した場合には、前記第２のスイッチング素子がオンされるべき期間に該第２のスイッチング素子をオンさせないようにする逆流防止機能を有し、
前記軽負荷検出回路が軽負荷状態を検出しても検出後所定時間内は前記第１および第２のスイッチング素子を相補的にオン、オフ制御することを特徴とする電源制御用半導体集積回路。
前記軽負荷検出回路は、前記第１のスイッチング素子と第２のスイッチング素子の接続ノードの電圧と第１の所定電圧とを比較して軽負荷状態を検出することを特徴とする請求項１または２に記載の電源制御用半導体集積回路。
前記軽負荷検出回路は、前記第１のスイッチング素子がオフ状態にされている間の前記接続ノードの電圧と第１の所定電圧との比較結果に基づいて前記第２のスイッチング素子の逆流状態を検出することを特徴とする請求項３に記載の電源制御用半導体集積回路。
出力電圧と第２の所定電圧とを比較して過電圧状態を検出する過電圧検出回路を備え、前記過電圧検出回路が過電圧状態を検出した場合に前記第２の所定電位を変化させて前記軽負荷検出回路による軽負荷状態の検出を遅らせることを特徴とする請求項４に記載の電源制御用半導体集積回路。
前記第２のスイッチング素子をオン、オフ制御する信号の立ち上がりもしくは立ち下がりを検出してパルスを生成するパルス生成回路と、該パルス生成回路により生成されたパルスを計数するカウンタ回路とを備え、該カウンタ回路により前記軽負荷状態の検出後の所定回数を計数することを特徴とする請求項１に記載の電源制御用半導体集積回路。
前記カウンタ回路は、前記軽負荷検出回路が軽負荷状態を検出しなくなったことによりリセットされることを特徴とする請求項６に記載の電源制御用半導体集積回路。
前記軽負荷検出回路による検出結果を保持するフリップフロップと、該フリップフロップの出力端子に接続された時定数回路とを備え、該時定数回路により前記軽負荷状態の検出後の所定時間を計時することを特徴とする請求項２に記載の電源制御用半導体集積回路。
請求項１〜８のいずれかに記載の電源制御用半導体集積回路と、該電源制御用半導体集積回路から出力される制御信号によってオン、オフ動作される上記第１のスイッチング素子および第２のスイッチング素子と、これらのスイッチング素子の接続ノードに一方の端子が結合されたインダクタンス素子と、該インダクタンス素子の他方の端子と定電位点との間に接続された容量素子とが１つの絶縁基板上に実装され、該絶縁基板に前記電圧入力端子が設けられていることを特徴とする電源用電子部品。
請求項９に記載の電源用電子部品と、前記電圧入力端子に接続された直流電源とを備えてなることを特徴とする電源装置。