TWI316712B - Non-volatile memory, repair circuit, and repair method thereof - Google Patents

Description

316712 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種非揮發性記憶體陣列，且 有關於-種無熱溶絲之非揮發性記憶體陣列。 疋 【先前技術】 非揮發性記憶70件，例如快閃記憶體，包含以 存電荷的懸浮閘極以及電荷出抑 制卓兀。快閃記憶體可 以應用在電腦中的基本輸出入系統（則s)，高密度非揮發 ，記憶體陣列的應用範_包含可攜式終端設備中的大^ 置記憶裝置、固態相機以及個人電腦的界面卡等。非揮發 ，記憶體陣列具有許多優點，例如快速存取時間、低功率 知耗且強©耐用。非揮發性記憶料列在製造完成後需經 過測試，對於有瑕㈣記憶單元，必須加以修復或隔離， 以避免影響到整個非揮發性記憶體陣列。 習知的非揮發性記憶體陣列如第1圖所示。如第i圖 所示，非揮發性記憶體陣列100包含感測放大器10卜金屬 熔絲103、位元線105、第一字元線ιη以及記憶胞113。 其中，每一位元線1〇5均經由一金屬熔絲1〇3而和感測放 大器101電性連接。字元線ηι和位元線1〇5交錯排列並 經由位元線105和字元線丨丨丨來控制記憶胞丨丨3。由於每一 條位元線的架構均相同，現以位元線1〇53及其相應的電路 為範例作說明。 由第1圖可知，位元線105a、經由金屬熔絲103a和感 1316712 測放大器U7電性連接，Μ條字元線⑴與位元線以 控制m個記憶胞113a。記憶胞U3a的功能為儲存資料， 並且將儲存之資料放置純元線咖±，金屬㈣職 將位元，線105a上的信號傳達至感測放大$ ιΐ7，以利感測 放大器117放大位元線上的信號。 當非揮發性記憶體陣列製作完成時，通常會有一晶圓 測試程序以測試位元線！ G 5 a，若是晶圓測試機台彳貞測到位 元線l〇5a功能錯誤，會以雷射锻燒的手段將金屬熔絲職 燒斷，將位元線105a與感測放大器117之間開路，使位元 線i〇5a無法被使用，以避免位元線1G5a的功能錯誤干擾 到非揮發性記憶體陣列100的整體運作。 然而，採用雷射鍛燒的手法進行非揮發性記憶體陣列 100的修復需增加了許多測試上的料，例b，首先需要第 -次晶圓測試步驟（circuitprobing)以測試位元線⑻好 壞，接著，則是將功能錯誤的位元線1G5a以雷射 鎔絲103a部份。最後，必須再谁杆笛_ A认 、屬 、進订第一-人的晶圓測試步驟 以確認該雷射鍛燒是否成功在位元線1Q5a及感測放大写 117之間形成開路。這些步驟使得晶圓測試變得較為複雜。

所以需要-個新的非揮發性記憶體陣列架構，能將功 能異常之位元線與感測放大器形成開路，並簡化非生 記憶體陣列的測試》 X 【發明内容】 因此本發明的目的就是在提供一種非揮發性記憶體陣 列架構’能夠在第—次晶圓測試階段將功能錯誤的位元線 1316712 與感測放大器之間形成開路，以省略雷射鍛燒以及二次晶 圓測試的步驟。 根據本發明之目的，提出一非揮發性記憶體陣列結 構，此非揮發性記憶體陣列結構包括：N條位元線及皿條 第一字元線成交錯排列以控制MxN個第一記憶胞，其中M 及N為自然數；N個修復電路；以及一感測放大器。修復 電路一端連接感測放大器，另一端連接點分別連接一位元 線及第二字元線。

每一修復電路包括一第二字元線；一第二記憶胞；一 第-電晶體；-第二電晶體。其中，第—電晶體的源/汲極 /刀別電性連接一相應位元線以及感測放大器，閘極則電性 連接-第二記憶胞之一端’第二記憶胞另一端則電性連接 於跨過位元線之第二字元線；第二電晶體之源级極分別電 性連接相應之第二記憶胞以及感測放大器。而。此外，更 可包括一致能線電性連接每一第二電晶體之閘極。 個非揮發性記憶體陣列中 r > 饥几猓通常用來 實現特定的布林函數運算，這些布林函數的輸入為字元線 =特定組合，輸出則為位元線上的電位。所以對於特定的 字元線輸入值，每一位元線會有特定的輸出。在第一> 曰 圓利減時，自動測試設備會量測_位元線上的每—個 記憶胞’進而瞭解位元線上是否具有功能異常之記憶胞: 卜因^依照本發明—較佳實施例，在第—次晶圓剛試階 又自動測5式设備會測試每一位元線上的所有第一 胞，若位元線上的第-記憶胞的功能均正f1憶 —電位至第二記憶胞以開啟第-電晶體，將功能 1316712 ，-上的電位傳達至感測放大器，若位元線上具有功能異 之第-記憶胞’則寫入一第二電位以關閉第一電晶體， /、有力月t·異常之第—記憶胞的位元線與感測放大器之間 形成開路。將第-電位及第二電位寫入第二記憶胞的方式 係藉由致能線來同時開啟第二電晶體，再將第—電位及第 一電位分別寫入不同的第二記憶胞内。 X上所述本發明係於第一次晶圓測試階段就已將 功能錯誤的位元線與感測放大器間形成開路，故不再需要 雷射鍛燒以及第二次晶圓測試的步驟，使得晶圓測試程序 簡單化。 【實施方式】 本發明之非揮發性記憶體陣列，能夠在第一次晶圓測 試實就將功能錯誤的位元線與感測放大器間形成開路◊以 下將以圖示及詳細說明清楚說明本創作之精神，如熟悉此 技術之人員在瞭解本創作之較佳實施例後，當可由本創作 所教示之技術，加以改變及修飾，其並不脫離本創作之精 神與範圍。 參閱第2圖，其係繪示依照本發明之較佳實施例的一 種具有開路功能的非揮發性記憶體陣列結構圖。其中非揮 發性記憶體陣列包含Μ條第一字元線201、N條位元線 203、ΜχΝ個第一記憶胞205、Ν個修復電路206以及感測 放大器215。每一修復電路206包括一第二字元線2〇7、一 弟一 s己憶胞209、一第一電晶體211及一第二電晶體213。 其中第一電晶體211的源/j：及極223以及221分別電性連接 1316712 相應位元線203以及感測放大器215，第一電晶體211 的閘極219則電性連接一相應第二記憶胞2〇9。第二電晶體 213之源/汲極219電性連接一相應第二記憶胞，源/汲極221 貝J電f生連接感測放大器215，而第二記憶胞2〇9亦電性連接 於跨過位το線203之第二字元線2〇7。另外，更包括致能線 2Π電性連接第二電晶體213之閘極。 由於每一條位元線203的架構均相同，現以位元線 2〇3a及其相應的電路為範例作說明。每一修復電路206a包 括第二字元線2〇7、一第二記憶胞2〇9a、一第一電晶體2Ua 及一第二電晶體213a。其中，第二記憶胞2〇9a電性連接至 第一子元線207、第一電晶體211 a的閘極以及第二電晶體 213a源/汲極219a ;第一電晶體2Ua的源/汲極223a連接 至位元線203a’源/汲極221a則電性連接至第二電晶體213a 源/没極以及單一感測放大器215 a。 在非揮發性記憶體陣列内，每一位元線會實現特定邏 輯運算，也就是實現特定布林函數。在非揮發性記憶體陣 列製作完成之時，為了確認每一位元線是否正確地執行此 一邏輯運算功能，自動測試設備會量測每一位元線上的每 一個第一記憶胞，進而瞭解位元線上是否具有功能異常之 記憶胞’分為幾個步驟： 1. 打開第一電晶體211a，關閉第二電晶體213a由 自動測試設備測試位元線203a上是否具有功能 異常之記憶胞。第二字元線207會寫入第一電位 至第一 s己憶胞209a將第一電晶體211a打開並且 由致月b線217寫入第·一電位關閉第二電晶體 1316712 213a’使得自動測試設備能夠測試位元線2〇3&。 2. 寫入第一或第二電位至第二記憶胞209a以紀錄 相應位元線的功能是否正確。當本實施例之非揮 發性記憶體陣列測試完成，首先由致能線217 寫入第一電位以打開第二電晶體213a，使得自 動測試設備能夠寫入第一或第二電位至第二記 憶胞209，若是位元線203a功能正確則寫入第 一電位以開啟第一電晶體21 la，反之則寫入第 二電位以關閉第一電晶體2Ua。 3. 關閉第二電晶體213a。由致能線217寫入第二 電位關閉第二電晶體213a，使位元線2〇3a與單 一感測放大器215a間的連接完全由第二記憶胞 209a與第一電晶體211a控制。 當本實施例之非揮發性記憶體陣列第一次晶圓測試完 成，即可開始讀取或寫人本實施例之非揮發性記憶體陣 列。若是位兀線203a的功能正確，第二記憶胞2〇如會將 第-電晶體211a打開使得位元線2〇3a内的資料能夠傳送 至早一感測放大器215a，反之則關閉第一電晶體2Ua，使 位元線2G3a與單-感測放大器215a間呈現開路的狀離， 結果與使用雷射鍛燒金屬熔絲相同，所以不用再以雷射修 復锻燒金屬炫絲。 參閱第3圖’其係、％示_種第二記憶胞内部電路 圖。第二記憶胞内部電路尚有多種形式，在此僅列舉其中 一種作為職非揮發性記憶體陣列之說明。第二記憶胞 内4則包含一第二電晶體3〇3a以及儲存電容 1316712 第三電晶體303a之源/汲極311a電性連接電源端3〇5a，儲 存電容301a的一端309a則電性連接至第三電晶體3〇3&之 源/汲極以及第二電晶體源/汲極219a，而儲存電容3〇丨a的 另一端接地。電晶體303a的閘極端307a電性連接第二字 元線207,源/汲極309則電性連接第一電晶體2Ua之閘極 219a。 當自動測試設備量測位元線2〇3a上的每一個第一記憶 胞，進而瞭解位元線203a上是否具有功能異常之第一記憶 胞205a時需要打開第一電晶體2〇9a，因此會先由第二字元 線207(也就是第三電晶體閘極3〇7a)寫入第一電位以打開 第三電晶體303a，使得電源端305a能夠對儲存電容3〇1& 充電至第一電位以打開第一電晶體2〇9a。 當位元線203a測試完畢，第二記憶胞2〇9a會被用來 紀錄位元線203a上是否具有功能異常之第一記憶胞2〇5a， 因此第二字元線207(也就是閘極端點3〇7a)會先寫入第二 電位以關閉電晶體303a，自動測試設備則將第一或第二電 位寫入儲存電容3〇la，用以控制往後第一電晶體2山的開 啟與關閉。若位元線203a功能正確，自動測試設備會寫入 第一電位至儲存電容301a以打開第一電晶體21u，反之則 寫入第二電位以關閉第一電晶體。 當本實施例之非揮性記憶體陣列第一次晶圓測試結 束，位7L線203a與單一感測放大器215a之間已呈現應有 的電性連接或開路狀態，這個狀態是依據位元線2〇3a上之 所有第一記憶胞205a的功能是否正常而決定。 由上述本發明較佳實施例可知，應用本發明具有下列 11 1316712 優點： (1) 在第一次的晶圓測試時，可以直接決定位元線的資 料是否可以傳送至感測放大器，也就是說在第一次晶圓測 試時，若是位元線的功能正確，會寫入第一電位至第二記 憶胞以打開第一電晶體，反之則寫入第二電位至第二記憶 胞以關閉第一電晶體。 (2) 不再需要雷射鍛燒金屬熔絲以及第二次的晶圓測試 步驟。 (3) 可減少非揮發性記憶體陣列測試成本，縮短生產時 間。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限疋本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 月<=·更明顯易懂’所附圖式之詳細說明如下： 第1圖係為習之技術之非揮發性記憶體陣列。 第2圖係為本發明一較佳實施例之具自動開路功能非 揮發性記憶體陣列。 第3圖係為本發明較佳實施例之第二記憶胞内部結構 圖0 【主要元件符號說明】 12 1316712 101 :感測放大器 103 :金屬熔絲 105 :位元線 111 :字元線 113 :第一記憶胞 1Π :單一感測放大器 103a :金屬熔絲 105a :位元線 113a :第一記憶胞 117a :單一感測放大器 203 :位元線 205 :第一記憶胞 206 :修復電路 207 :第二字元線 209 :第二記憶胞 211 :第一電晶體 213 :第二電晶體 215 :感測放大器 217 :致能線 219 :第一電晶體211閘極 221 :第一電晶體211、第二 電晶體213源/汲極 203a :位元線 205a :第一記憶胞 206a :修復電路 209a :第二記憶胞 211a.第一電晶體 213a·第二電晶體 215a :單一感測放大器 219a :第一電晶體211a閘極 221a:第一電晶體211a、第二 電晶體213a源/汲極 223a :第一電晶體源/汲極 3 01 a .健存電容 303a :第三電晶體 305a :電源端 307a:閘極端點 309a :儲存電容一端 13

Claims (1)

1. I316712 98· 3· 1 Ο 十、申請專利範圍： 1 · 一種非揮發性記憶體陣列，至少包含： Ν條位元線及Μ條第一字元線成交錯排列以控制ΜχΝ 個第一記憶胞，其中Μ及Ν為自然數； 一第二字元線跨過該些位元線； Ν個修復電路；以及 一感測放大器，其中每一該些修復電路電性連接一位 元線、該第二字元線及該感測放大器， 其中每一該修復電路至少包含： 一第二記憶胞； 一第一電晶體，該第一電晶體之源/汲極分別電性 連接該位元線以及該感測放大器’該第一電晶體之間極則 直接連接該第二記憶胞；以及 一第二電晶體，該第二電晶體之第一源/汲極分別 電性連接該第二記憶胞、該第一電晶體閘極，該第二電曰 體之第二源/汲極電性連接該感測放大器。 2. 如申請專利範圍第1項所述之非揮發性記憶體陣 列，其中該第二記憶胞為儲存元件。 3. 如申請專利範圍第2項所述之非揮發性記憶體陣 列，其中該儲存元件至少包含一第三電晶體以及—儲存電 容’該第二字元線係連接至每一該些第三電晶體間極。 14 1316712 厂______ Q|； |( I如中Μ專利範圍第1項所述之非揮發性記憶體陣 列，更包含至少-條致能線，連接於該些第二電晶體間極， 用以控制該非揮發性記憶體陣列測試結果之寫入。 5. —種如申請專利範圍第4項之非揮發性記憶體陣列 之除錯方法，包括： 關閉該些第一電晶體及該些第二電晶體； 自該第二字元線寫入一第一電位於該些第二記憶胞以 馨開啟該些第一電晶體； 藉由自動測試裝置量測由該感測放大器所放大之該些 位元線信號；以及 連接至少一該致能線於該些第二電晶體閘極，寫入第 電位至至少一該致能線以開啟該第二電晶體，使得該自 動測試裝置得以分別寫入第一電位或第二電位至該些第二 記憶胞以分別控制該些第一電晶體之開啟與關閉，進而分 別控制該些位元線與感測放大器之間的導通與否。 6. —種修復電路，適用於非揮發性記憶體陣列，非揮 發性§己憶體陣列包括字元線、位元線及由字元線及位元線 控制之第一記憶胞，該修復電路至少包含： 一第二字元線，該第二字元線跨過該位元線； 一第二記憶胞’電性連接該第二字元線； 一第一電晶體，該第一電晶體之源/沒極分別電性連接 一位元線以及一感測放大器’該第—電晶體之閘極則直接 連接該第二記憶胞；以及 15 1316712 ;t! j 08,. .3,. ,1...0............_J 一第二電晶體，該第二電晶體之第一源/汲極分別電性 連接該第一記憶胞、該第一電晶體閘極，該第二電晶體之 第二源/>及極電性連接該感測放大器。 7. 如申請專利範圍第6項所述之修復電路，其中該第 '一 δ己憶胞為儲存元件。 8. 如申請專利範圍第7項所述之修復電路，其中該儲 © 存元件至少包含一第三電晶體以及一儲存電容，該第二字 元線係連接至每一該些第三電晶體閘極。 9. 如申請專利範圍第7項所述之修復電路，更包含一 致能線’連接於該第二電晶體之閘極。 10. —種非揮發性記憶體陣列之除錯方法，該非揮發 性記憶體陣列包括至少一位元線、至少第一記憶胞、一感 • 測放大器，以及至少一修復電路，其中該第一記憶胞電性 連接至該位元線，該修復電路耦接於該位元線以及該感測 放大器之間，該修復電路包括一第二記憶胞以及一第一電 晶體，該一第一電晶體之閘極直接連接該第二記憶胞，該 除錯方法包括： 使用一自動測試設備測試該位元線之功能是否正確； 以及 當該位元線之功能正確，則寫入一第一電位至該第二 記憶胞以開啟該第一電晶體，使該位元線之資料傳送至該 1316712 98. 3. 1.^.............— .’J 感測放大器。 11.如申請專利範圍第10項所述之除錯方法，更包含 當該位元線之功能不正確，則寫入一第二電位至該第二記 憶胞以關閉該第一電晶體，使該位元線以及該感測放大器 之間開路。

   17