KR20000045901A - 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 - Google Patents
리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 Download PDFInfo
- Publication number
- KR20000045901A KR20000045901A KR1019980062517A KR19980062517A KR20000045901A KR 20000045901 A KR20000045901 A KR 20000045901A KR 1019980062517 A KR1019980062517 A KR 1019980062517A KR 19980062517 A KR19980062517 A KR 19980062517A KR 20000045901 A KR20000045901 A KR 20000045901A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- repair
- output
- fuse
- diode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로에 관한 것으로서, 특히 본 발명의 장치는 퓨즈박스 및 리던던시 액세스 인에이블회로를 갖는 리페어 회로에 있어서, 입력 패드와 내부회로에 게이트가 공통 연결되어 구동 전압을 인가하는 필드 트랜지스터와, 리던던시 액세스 인에이블 회로의 출력 단자로부터 인가된 신호와 상기 필드 트랜지스터의 출력 신호를 논리조합하는 제 1논리게이트와, 논리 게이트의 출력에 연결된 제 1다이오드와, 제 1다이오드에 연결된 래치회로와, 래치회로의 출력과 필드 트랜지스터의 출력을 논리조합하는 제 2논리게이트와, 제 2논리게이트의 출력에 응답하여 입력 패드와 필드 트랜지스터의 게이트가 연결된 노드의 전압을 접지 단자로 인가하는 제 2다이오드를 포함하는 리페어 검출 회로부를 더 포함한다. 따라서, 본 발명은 리페어 표시용 퓨즈를 대시하여 안전하고 정확하게 리페어 확인을 할 수 있어 제조 수율과 제품의 신뢰성을 높일 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로서, 특히 불량이 발생된 정상 셀을 해당 리던던시 셀로 교체하기 위한 리페어 회로에서 추가의 리페어 표시용 퓨즈를 사용하지 않고 간단하게 디비아시의 리페어 유/부를 확인할 수 있는 리페어 검출회로를 갖는 반도체 메모리장치에 관한 것이다.
반도체 메모리 장치는 메모리의 리던던시 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 로(row)와 칼럼(column)을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 로/칼럼 단위로 리던던시 메모리 셀로 치환시킨다. 이를 위한 반도체 메모리 장치의 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다. 이러한 프로그램은 통상 레이저 빔으로 퓨즈를 절단하는 방식을 사용한다.
도 1은 종래기술에 의한 리페어 표시용 퓨즈를 간략하게 나타낸 회로도로서, 이 회로도는 라이트 인에이블(/WE) 입력 패드단(10)에 연결된 다이오드(12)와, 상기 다이오드(12)와 전원 전압(Vcc)단자 사이에 회로의 리페어 유/무를 표시하기 위한 퓨즈(14)가 도시되어 있다.
상기와 같은 리페어 표시용 퓨즈(14)는 /WE 입력 패드(10)에 전원전압(보다 높은 약 Vcc+0.7V 이상의 전압을 인가하여 측정되는 전류값에 따라 리페어 여부를 확인하였다. 즉, 리페어 표시용 퓨즈(14)가 절단되지 않고 그대로 연결되어 리페어되지 않는 경우에는 /WE 입력패드(10)에 Vcc+0.7V의 전압이 인가되어 다이오드(12) 및 퓨즈(14)를 통해서 수십 ㎂이상의 전류가 전원전압(Vcc)쪽으로 흐르게 된다.
반면에 상기 리페어 표시용 퓨즈(14)가 절단되어 리페어된 경우에는 /WE 입력패드(10)에 Vcc+0.7V 이상의 전압이 인가하더라도 신호용 퓨즈(14)가 오픈되어 있기 때문에 상기 회로내에서는 전류 경로가 형성되지 않는다.
도 2는 종래기술에 의한 퓨즈박스와 리던던시 액세스 인에이블 회로를 나타낸 회로도로서, 이 회로도는 어드레스 신호(A×10,A×23,A×45,A×67,A×89)에 응답하여 구동되는 트랜지스터(Tr1,Tr2,…,Tr19,Tr20)와 상기 트랜지스터에 연결된 퓨즈(Fuse1,Fuse2,…,Fuse19,Fuse20)가 병렬로 다수개 배치된 퓨즈박스(10)와, 상기 퓨즈 박스(10)의 출력(B)에 응답하여 불량 메모리 셀을 리던던시 셀로 교체하기 위한 액세스 신호(Vout)를 발생하는 리던던시 액세스 인에이블회로(20)를 갖는 리페어 회로를 나타낸 것이다.
상기 리던던시 액세스 인에이블회로(20)는 구동 신호(A)에 응답하여 전원 전압을 상기 퓨즈박스(20)에 인가하는 제 1트랜지스터(PMOS1)와, 상기 퓨즈박스의 출력(B)을 버퍼링하는 제 1인버터(Inv1) 및 제 2인버터(Inv2)와, 상기 제 1인버터(Inv1)의 출력에 응답하여 전원전압을 상기 퓨즈박스에 인가하는 제 2트랜지스터(PMOS2)로 구성된다.
상기와 같이 구성된 리페어회로는 리페어가 되지 않았을 경우에 퓨즈박스(10)의 퓨즈가 절단되지 않고 동시에 제 1트랜지스터(PMOS1)가 턴온되어 있어 출력(B)이 로우레벨을 유지하게 된다. 그러면, 상기 리던던시 액세스 인에이블회로(20)의 제 1 및 제 2인버터(Inv1,Inv2)를 통해서 출력단자에 로우레벨의 신호(Vout)가 출력되어 리던던시 셀 대신에 정상 메모리 셀을 액세스하게 된다.
반면에 리페어가 된 경우에는 퓨즈박스(10)의 퓨즈가 절단되어 있고 동시에 제 1트랜지스터(PMOS1)가 턴온되어 있어 출력(B)이 하이레벨을 유지하게 된다. 이에 상기 리던던시 액세스 인에이블회로(20)의 제 1 및 제 2인버터(Inv1,Inv2)를 통해서 출력단자에 하이레벨의 신호(Vout)가 출력되어 리던던시 셀을 액세스하게 된다.
상기와 같은 리페어 회로를 갖는 반도체메모리 장치는 대용량화 및 고집적화 추세에 따라 다이 크기를 축소하기 위해 도 1에 도시된 리페어 표시용 퓨즈를 채용하지 않는 디바이스가 늘어나고 있다.
한편, 리페어 표시용 퓨즈를 채용한 반도체 메모리장치의 경우에도 레이저의 조사시 리페어 표시용 퓨즈가 완전하게 절단되지 않을 경우 리페어 확인 유/무를 정확하게 확인하는데 어려움이 있었다. 또한, 리페어 표시용 퓨즈의 절단시 지나친 레이저 조사로 인해 반도체 기판에 손상을 입힐 경우 디바이스 내에서 누설 전류로 인한 회로 불량의 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 리던던시 액세스 인에이블 회로의 출력단에 리페어 확인을 위한 검출회로를 구비함으로써 별도의 리페어 표시용 퓨즈를 이용하지 않고서도 퓨즈박스에서 로우레벨에서 하이레벨로 천이될 때 리페어 여부를 간단하게 확인하는 리페어 검출회로를 갖는 반도체 메모리장치를 제공하는데 있다.
도 1은 종래기술에 의한 리페어 표시용 퓨즈를 간략하게 나타낸 회로도,
도 2는 종래기술에 의한 퓨즈박스와 리던던시 액세스 인에이블 회로를 나타낸 회로도,
도 3은 본 발명에 따른 퓨즈박스와 리던던시 액세스 인에이블 회로 및 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로를 나타낸 회로도.
*도면의 주요 부분에 대한 부호의 설명*
10: 퓨즈박스
20: 리던던시 액세스 인에이블 회로
30: 리페어 검출회로
상기 목적을 달성하기 위하여 본 발명은 어드레스 신호에 응답하여 구동되는 트랜지스터와 상기 트랜지스터에 연결된 퓨즈가 병렬로 다수개 배치된 퓨즈박스와, 상기 퓨즈 박스의 출력에 응답하여 불량 메모리 셀을 리던던시 셀로 교체하기 위한 리던던시 셀 액세스 신호를 발생하는 리던던시 액세스 인에이블회로를 갖는 리페어 회로에 있어서, 입력 패드와 내부회로에 게이트가 공통 연결되어 구동 전압을 인가하는 필드 트랜지스터와, 상기 리던던시 액세스 인에이블 회로의 출력 단자로부터 인가된 신호와 상기 필드 트랜지스터의 출력 신호를 논리조합하는 제 1논리게이트와, 상기 논리 게이트의 출력에 연결된 제 1다이오드와, 상기 제 1다이오드에 연결된 래치회로와, 상기 래치회로의 출력과 상기 필드 트랜지스터의 출력을 논리조합하는 제 2논리게이트와, 상기 제 2논리게이트의 출력에 응답하여 입력 패드와 필드 트랜지스터의 게이트가 연결된 노드의 전압을 접지 단자로 인가하는 제 2다이오드를 포함하는 리페어 검출 회로부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 추가의 리페어 유/무 표시용 퓨즈를 사용하지 않고 상기 리던던시 액세스 인에이블 신호의 출력 단자로부터 인가된 신호와 입력 패드로부터 인가된 고전압에 의해 내부회로 생성된 전류 경로에 따라 회로의 리페어 유/무를 확인할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 퓨즈박스와 리던던시 액세스 인에이블 회로 및 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로를 나타낸 회로도이다.
이를 참조하면, 본 발명의 반도체 메모리장치의 리페어 회로는 다음과 같은 회로 구성을 갖으며 본 발명의 회로에서 종래 기술의 도 1 회로와 동일한 부분은 동일한 도면 부호를 사용한다.
상기 퓨즈 박스(10)는 어드레스 신호(A×10,A×23,A×45,A×67,A×89)에 응답하여 구동되는 트랜지스터(Tr1,Tr2,…,Tr19,Tr20)와 상기 트랜지스터에 연결된 퓨즈(Fuse1,Fuse2,…,Fuse19,Fuse20)가 병렬로 다수개 배치되어 있다.
상기 리던던시 액세스 인에이블회로(20)는 구동 신호(A)에 응답하여 전원 전압을 상기 퓨즈박스(20)에 인가하는 제 1트랜지스터(PMOS1)와, 상기 퓨즈박스의 출력(B)을 버퍼링하는 제 1인버터(Inv1) 및 제 2인버터(Inv2)와, 상기 제 1인버터(Inv1)의 출력에 응답하여 전원전압을 상기 퓨즈박스에 인가하는 제 2트랜지스터(PMOS2)로 구성된다.
또한, 본 발명에서 새롭게 추가된 리페어 검출회로(30)는 입력 패드(34)와 내부회로에 게이트가 공통 연결되어 구동 전압(Vcc)을 인가하는 필드 트랜지스터(Tr20)와, 상기 리던던시 액세스 인에이블 회로(20)의 출력 단자로부터 인가된 신호(D)와 상기 필드 트랜지스터(Tr20)의 출력 신호를 논리곱하는 제 1논리게이트(AND1)와, 상기 논리 게이트(AND1)의 출력에 연결된 제 1다이오드(D1)와, 상기 제 1다이오드(D1)에 연결된 래치회로(32)와, 상기 래치회로(32)의 출력과 상기 필드 트랜지스터(Tr20)의 출력을 논리곱하는 제 2논리게이트(AND2)와, 상기 제 2논리게이트(AND2)의 출력에 응답하여 입력 패드(34)와 필드 트랜지스터(Tr20)의 게이트가 연결된 노드의 전압을 접지 단자로 인가하는 제 2다이오드(D2)로 구성되어 있다. 이때, 입력 패드(34)는 통상의 패드를 사용한다.
상기와 같이 구성된 리페어 회로의 리페어 검출회로는 입력 패드(34)에 고전압, 즉 7V(Vcc+2V)이상의 전압을 인가하면 필드 트랜지스터(34)가 턴온되어 리페어 테스트 모드로 진입하게 된다. 이때, 전원전압(Vcc)으로서 5V를 인가하게 되면 필드 트랜지스터(Tr20)와 제 1논리게이트(AND1) 및 제 2논리게이트(AND2)에 인가되는 전압 레벨이 충분하지 못하여 리페어 테스트 모드는 디스에이블되고 정상 테스트만 가능하게 된다.
본 발명의 리페어 검출회로의 동작은 리페어되지 않는 경우(퓨즈 박스(10)의 퓨즈가 절단되지 않음) 입력 패드(34)에 7V이상의 고전압이 인가되어 필드 트랜지스터(Tr20)가 턴온된 상태에서 리던던시 액세스 인에이블 회로(20)의 출력(d)이 로우레벨이므로 제 1논리 게이트(AND1)의 출력이 로우레벨이 되며 이에 제 1다이오드(D1)가 턴오프되어 제 2논리 게이트(AND2)의 출력 역시 로우레벨이 된다. 이에 따라 제 2다이오드(D2) 역시 턴오프되어 입력 패드(34)로부터의 제 2다이오드(D2)로 통해 접지까지 전류 경로가 형성되지 않는다.
반면에 리페어 검출회로는 반도체 메모리장치가 리페어된 경우(퓨즈 박스(10)의 퓨즈가 절단) 리던던시 액세스 인에이블 회로(20)의 출력(d)이 로우레벨에서 하이레벨로 변경되며 입력 패드(34)에 7V이상의 고전압이 인가되어 필드 트랜지스터(Tr20)가 턴온된 상태이면 제 1논리 게이트(AND1)의 출력이 하이레벨로 되어 된다. 이에, 제 1다이오드(D1)가 턴온되고 래치 회로(32)가 하이레벨을 래치한다. 그러면, 제 2논리 게이트(AND2)를 통해 하이레벨이 출력되어 제 2다이오드(D2)도 턴온된다. 이에 따라, 입력 패드(34)로부터 인가된 전류가 접지로 흐르게 되어 전류 경로가 형성된다.
하지만, 리던던시 액세스 인에이블 회로(20)의 출력(d) 레벨이 다시 하이레벨에서 로우레벨로 변경되면 제 1다이오드(D1)가 턴오프되더라도 래치회로(32)가 일정시간동안 하이레벨을 유지하기 때문에 제 2논리 게이트(ADN2)의 출력이 계속 하이레벨로 되어 결국 제 2다이오드(D2)가 계속적으로 턴온된다.
그러므로, 제 2다이오드(D2)를 통해 입력 패드(34)에서 접지로 지속적인 전류의 흐름이 형성되고 이렇게 이루어진 전류량을 측정하여 메모리장치의 리페어 유/무를 정확하게 확인할 수 있다.
상기한 바와 같이 본 발명의 리페어 검출회로를 갖는 반도체 메모리장치를 이용하게 되면, 추가의 리페어 유/무 표시용 퓨즈에 사용 여부에 상관없이 리페어 검출회로를 통해서 리페어 유/무에 따라 생성되는 전류 경로를 측정하여 이를 정확하게 확인하여 제조 수율과 제품의 신뢰성을 높일 수 있다.
그러므로, 본 발명은 리페어 표시용 퓨즈를 채용한 반도체 메모리장치의 경우에도 레이저의 조사시 리페어 표시용 퓨즈가 완전하게 절단되지 않아서 발생하는 리페어 유/무 확인의 어려움을 개선할 수 있고, 리페어 표시용 퓨즈의 절단시 지나친 레이저 조사로 인해 반도체 기판에 손상을 입혀서 발생하는 회로의 불량을 방지할 수 있는 효과가 있다.
Claims (2)
- 어드레스 신호에 응답하여 구동되는 트랜지스터와 상기 트랜지스터에 연결된 퓨즈가 병렬로 다수개 배치된 퓨즈박스와, 상기 퓨즈 박스의 출력에 응답하여 불량 메모리 셀을 리던던시 셀로 교체하기 위한 리던던시 셀 액세스 신호를 발생하는 리던던시 액세스 인에이블회로를 갖는 리페어 회로에 있어서,입력 패드와 내부회로에 게이트가 공통 연결되어 구동 전압을 인가하는 필드 트랜지스터;상기 리던던시 액세스 인에이블 회로의 출력 단자로부터 인가된 신호와 상기 필드 트랜지스터의 출력 신호를 논리조합하는 제 1논리게이트;상기 논리 게이트의 출력에 연결된 제 1다이오드;상기 제 1다이오드에 연결된 래치회로;상기 래치회로의 출력과 상기 필드 트랜지스터의 출력을 논리조합하는 제 2논리게이트; 및상기 제 2논리게이트의 출력에 응답하여 입력 패드와 필드 트랜지스터의 게이트가 연결된 노드의 전압을 접지 단자로 인가하는 제 2다이오드를 포함하여 추가의 리페어 유/무 표시용 퓨즈를 사용하지 않고 상기 리던던시 액세스 인에이블 신호의 출력 단자로부터 인가된 신호와 입력 패드로부터 인가된 고전압에 의해 내부회로 생성된 전류 경로에 따라 회로의 리페어 유/무를 확인하는 리페어 검출 회로부를 구비하는 것을 특징으로 하는 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로.
- 제 1항에 있어서, 상기 제 1 및 제 2논리게이트는 논리곱 게이트인 것을 특징으로 하는 리페어 검출회로를 갖는 반도체 메모리장치의 리페어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062517A KR20000045901A (ko) | 1998-12-30 | 1998-12-30 | 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062517A KR20000045901A (ko) | 1998-12-30 | 1998-12-30 | 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000045901A true KR20000045901A (ko) | 2000-07-25 |
Family
ID=19569180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062517A KR20000045901A (ko) | 1998-12-30 | 1998-12-30 | 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000045901A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855437B1 (ko) * | 2006-06-27 | 2008-09-01 | 실리콘모션 인코포레이티드 | 비휘발성 메모리 어레이 |
-
1998
- 1998-12-30 KR KR1019980062517A patent/KR20000045901A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855437B1 (ko) * | 2006-06-27 | 2008-09-01 | 실리콘모션 인코포레이티드 | 비휘발성 메모리 어레이 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135108B1 (ko) | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 | |
| KR970010658B1 (ko) | 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법 | |
| KR101608739B1 (ko) | 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법 | |
| US7551506B2 (en) | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method | |
| US6741117B2 (en) | Antifuse circuit | |
| KR20000011485A (ko) | 퓨즈회로및용장디코더 | |
| JPH04232693A (ja) | スタティック型半導体記憶装置 | |
| US6016264A (en) | Antifuse programming and detecting circuit | |
| US6208570B1 (en) | Redundancy test method for a semiconductor memory | |
| US20090059682A1 (en) | Semiconductor memory device having antifuse circuitry | |
| KR100505430B1 (ko) | 에스램의 불량분석 방법 | |
| KR20000045901A (ko) | 리페어 검출회로를 갖는 반도체 메모리장치의 리페어 회로 | |
| US5636167A (en) | Redundancy row/column pretest circuits | |
| JPS6266500A (ja) | 半導体記憶装置 | |
| KR100646575B1 (ko) | 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로 | |
| KR100338812B1 (ko) | 반도체 메모리 장치 | |
| KR940008212B1 (ko) | 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치 | |
| KR100315012B1 (ko) | 반도체소자의행/열리던던시리페어확인방법 | |
| KR960012793B1 (ko) | 반도체 메모리장치의 결함구제방법 및 그 회로 | |
| KR100268787B1 (ko) | 메모리 장치의 리페어 방법 | |
| JPH0554694A (ja) | 半導体記憶装置 | |
| KR100226262B1 (ko) | 반도체 소자의 리페어 결함 테스트용 회로 | |
| KR0165500B1 (ko) | 스태틱 랜덤 억세스 메모리 장치의 결함 셀 선별 회로 | |
| KR100224771B1 (ko) | 2 로오 브리지 리페어 보상 회로 | |
| KR20030028595A (ko) | 반도체 기억 소자의 리페어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |