TWI309062B - - Google Patents

Download PDF

Info

Publication number
TWI309062B
TWI309062B TW092104441A TW92104441A TWI309062B TW I309062 B TWI309062 B TW I309062B TW 092104441 A TW092104441 A TW 092104441A TW 92104441 A TW92104441 A TW 92104441A TW I309062 B TWI309062 B TW I309062B
Authority
TW
Taiwan
Prior art keywords
adhesive film
semiconductor substrate
integrated circuit
energy
adhesive
Prior art date
Application number
TW092104441A
Other languages
English (en)
Other versions
TW200403736A (en
Inventor
Takekoshi Kiyoshi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200403736A publication Critical patent/TW200403736A/zh
Application granted granted Critical
Publication of TWI309062B publication Critical patent/TWI309062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1309062 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於切割被縱橫配列複數積體電路元件的半 導體基板的方法、在切割後檢查積體電路元件的電氣特性 的方法、這些方法所使用的基板保持裝置以及在該基板保 持裝置亦可被採用的粘著薄膜。 【先前技術】 在結束一連串製造工程的半導體晶圓（以下，稱「晶 圓」）上縱橫配列著多數積體電路元件。這些元件藉由例 如第13圖所示之先前的切割方法被分離爲一個個元件。 亦即，在比晶圓w的尺寸還大的環狀的框11之一面側採 用貼附接著層（例如，上面12a爲粘著性的粘著薄膜i 2 (例如，100〜200"m))的保持具10。在該粘著薄膜 12的粘著面12a貼附晶圓W的該保持具1〇係被載置於夾 盤桌13上。藉由使旋轉中之切斷刃14沿著區劃各積體電 路晶片C的割痕線行進’各兀件c(方便上，於積體電路 兀件以及晶片賦予相同符號「C」）被分離。自夾盤桌u 搬出保持具1〇。在對應各晶片c的位置藉由自粘著薄膜 1 2的下面側以戳推手段戳推而自粘著薄膜將晶片C 一個 一個剝下來。以操作裝置將被剝下來的晶片C搬送至下一 工程。 具有檢查被分離之晶片C的電氣特性的容器，或是不 在晶片C附上導線架便直接實裝的容器。在這些容器中， -5- 1309062 (2) 操作裝置會將晶片C 一個一個搬送至檢查裝置內，進行檢 查。 在從晶圓W分離的晶片C上不附上導線架便進行檢 查的容器中，對被接著至粘著薄膜12之狀態的複數晶片 C，亦即，直接對被切割之狀態的複數晶片C 一批次地（ 同時地）進行探針測定，從檢查的效率化而言是一良策。 但是，切割工程的切斷刃14係切入至粘著薄膜12的途中 。此時，會引起各晶片C之相對位置發生最大可能達數百 # m的位置偏移，而且位置偏移狀況不規則。這主要是因 爲在對粘著薄膜1 2施加張力的狀態下貼附晶圓W，當切 入至粘著薄膜12時，該部位對晶圓喪失支撐而變形。 所以，無法直接對切割後之複數晶片一批次地（同時 地）進行探針測定。 因此，總合之檢查時間會拉長等而導致檢查效率降低 。此外，操作裝置在操作例如1 . 5mm正方左右之小晶片 時容易發生問題。 本發明係有鑑於該情形下而被開發。本發明之實施型 態係提供一種可以使積體電路晶片之檢查效率提升的切割 方法、檢查方法、可以使用在這些方法的基板保持裝置以 及粘著薄膜。 此外’所謂的雙面膠帶是眾所皆知的。但是，藉由使 該雙面的粘著性具有差異以擴大其用途的技術則非屬習知 -6 - 1309062 (3) 【發明內容】 本發明之其他目的以及優點被記載於以下的明細書， 其部分內容可從內容直接瞭解，或者藉由本發明之實行而 得知。本發明之該目的以及優點，藉由在此特別指出之手 段與組合而實現。 依照本發明之第1觀點’提供被縱橫配列複數積體電 路元件的半導體基板的切割方法。 該切割方法係具備··把半導體基板的背面之至少被配 列積體電路元件的區域全體中介著具有至少一層的粘著性 之接著層接著至板狀的治具（在此，該接著層的粘著性隨 著對該接著層施加能量而減少）；藉由切斷手段來切斷該 半導體基板以分離各積體電路元件。 依照本發明之第2觀點，提供複數被形成於半導體基 板上的積體電路晶片的檢查方法。該檢查方法係具備：複 數積體電路元件被配列於其表面的半導體基板的背面，藉 由橫跨至少積體電路元件被配列的區域全體所配置之至少 一層的接著層而接著於板狀的治具；藉由切斷手段切斷該 半導體基板，使該複數積體電路元件分離爲一個個積體電 路元件（該被切斷的半導體基板藉由該接著層接著於該治 具上）；對準被接著於該治具上的半導體基板’與被配置 於該治具的上方空間之探針；在使探針接觸於積體電路元 件的電極接點的狀態’檢查積體電路元件的電氣特性。 依照本發明之第3觀點’提供保持被配列複數積體電 路元件之半導體基板的基板保持裝置。該基板保持裝置係 1309062 (4) 具備：比半導體基板的尺寸還大的框，及被展貼於該框的 粘著薄膜’該粘著薄膜—邊的面係粘著於半導體基板背面 的面’及板狀的治具（該粘著薄膜另一邊的面則是粘著於 該治具）。 依照本發明之第1、第2以及第3觀點被提供之各個 半導體基板的切割方法、積體電路晶片的檢查方法以及基 板保持裝置最好是採用下述（1)〜（12)的任一個。進 而’最好是採用（1)〜（12)內之複數程序的組合。 (1) 該至少一層之接著層，其雙面係具有粘著性的 粘著薄膜。 (2) 該粘著薄膜之雙面係分第1面與第2面，爲使 第1面與第2面之粘著性減少所施加的能量，其種類或者 大小有一方相異。 (3 )粘著薄膜之第2面係治具側，第1面係半導體 基板側，爲使第2面之粘著性減少所施加的能量，比爲使 第1面之粘著性減少所施加的能量還小。 (4)該接著層係第1粘著薄膜與第2粘著薄膜之層 積構造（第1粘著薄膜接著於半導體基板側，該半導體基 板側之面的粘著性’隨著被施加指定的能量而減少，第2 粘著薄膜接著於治具側’該雙面的粘著性’隨著被施加與 該指定的能量相異的能量而減少）’第1粘著薄膜係被展 貼於比半導體基板的尺寸還大的環狀的框的內側。 (5 )各積體電路晶片的分離係在將治具載置於夾盤 桌的狀態下實施。 -8 - 1309062 (5) (6) 粘著薄膜，其一邊之面的粘著性隨著加熱而變 小，其另一邊之面的粘著性隨著紫外線而變小。 (7) 粘著薄膜，該半導體基板側之面的粘著性隨著 加熱而變小，該治具側的粘著性隨著紫外線而變小。 (8 )粘著薄膜，該雙面的粘著性隨著紫外線而變小 ，使粘著性變小的紫外線的波長相異。 (9 )治具係由透過紫外線的材料構成。 (1 0 )粘著薄膜，該雙面的粘著性隨著加熱而變小， 爲使治具側的粘著性減小的加熱溫度，比爲使半導體基板 側的粘著性減小的加熱溫度還低。 (11) 粘著薄膜係第1粘著薄膜與第2粘著薄膜的層 積構造，第1粘著薄膜接著於半導體基板側，該半導體基 板側之面的粘著性隨著紫外線而變小，第2粘著薄膜接著 於治具側，該雙面的粘著性隨著加熱而變小。 (12) 粘著薄膜係被展貼於比半導體基板的尺寸還大 的環狀的框的內側。 依照本發明之第2觀點被提供之積體電路晶片的檢查 方法進而最好是具備下述（13)或者（14)。該檢查方法 最好是具備下述（13)以及（14)的組合。 (1 3 )檢查積體電路元件的電氣特性後，對粘著薄膜 之第2面施加第1能量後，從治具剝下粘著薄膜； 對粘著薄膜之第1面施加第2能量後，從粘著薄膜剝 行 進 序 依 後 性 特 氣 電 的 片 晶 路 電 體 0 積 件查 元檢 路} 電14 匿 ( 積 下 -9 - 1309062 (6) 加熱治具以從第2粘著薄膜剝下第1粘著薄膜，對第1粘 著薄膜照射紫外線以從第1粘著薄膜剝下積體電路晶片。 依照本發明之第4觀點，提供積體電路晶片的檢查方 法。該檢查方法最好是具備下述（15)〜（17)。進而最 好是具備下述（I5)〜（I7)內之任一之組合。 (1 5 )使被配列複數積體電路元件之半導體基板的背 面吸著至夾盤桌，夾盤桌的吸著面具有被配置於對應各積 體電路元件之位置的吸引孔，及被形成於對應爲使被配列 於該半導體基板的複數積體電路元件分離成一個個積體電 路元件之割痕的位置的複數溝； 藉由切斷手段切斷該半導體基板，使該複數積體電路 元件分離爲一個個積體電路元件，被分離的複數之積體電 路元件被吸著至夾盤桌； 進行對準被吸著至該夾盤桌的半導體基板，與被配置 於夾盤桌之上方空間的探針； 在使探針接觸至積體電路元件的電極接點的狀態，檢 查積體電路元件的電氣特性。 (16)使被配列該複數積體電路元件之半導體基板的 背面中介著薄膜吸著至夾盤桌。 (1 7 )積體電路晶片的電氣特性的檢查係在使探針同 時接觸至複數之積體電路晶片的電極接點的狀態，一批次 地檢查複數之積體電路晶片的電氣特性。 【實施方式】 -10- (7) 1309062 以下說明有關本發明之實施型態。該實施型態包含有 關本發明之切割方法、積體電路元件之基板保持裝置以及 粘著薄膜的發明之實施型態。 參照第1圖A、B說明被採用於該實施型態的基板保 持裝置（以下稱「保持具」）。該保持具2具有比晶圓的 尺寸還大的框（例如環狀的框）2 1、及被展貼於該框2 1 的第1接著層（例如第1粘著薄膜）22。該粘著薄膜的尺 寸可以作成與框的外周緣相同。第1粘著薄膜22，其一 邊的面（第1面）22a的粘著性隨著施加能量（例如紫外 線）而減少。該邊的面係被貼附於框2 1的一面側，被展 貼於框21的內側。 在該保持具2的中央部（正確而言爲第1粘著薄膜 22的中央部）貼附著被縱橫配列多數積體電路元件之半 導體基板例如矽基板（以下稱「晶圓W」）的背面側。藉 由採用該保持具2，操作者以及操作裝置便能拿該保持具 2的框21來搬送晶圓W。 第2圖係顯示關於本實施型態之檢查方法之全體流程 的圖。如第3圖A所示’在板狀治具3 (例如厚度1 mm 左右而大小與框2 1的外徑略同的圓形板）上，該雙面貼 附接著層4 (例如具有粘著性的第2粘著薄膜）的第4面 4b (步驟S 1 )。第2粘著薄膜4的粘著性隨著施加能量 (例如加熱）而減低。治具3的材質最好是採用該熱膨脹 近似或小於砂晶圓的熱膨脹的材質。例如，可以採用殷鋼 、氮化銘（A1N)、碳化砂（SiC)或者妙等。其理由是 -11 - 1309062 (8) ，在檢查各晶片時會有將晶片置於加熱之狀態的情況。爲 了減少晶片隨著加熱而熱膨脹所導致各晶片間之位置的偏 移。 如第3圖B所示，將被展貼於具有晶圓W的保持具 2的第1粘著薄膜22的第2面22b貼附於治具3上之第2 粘著薄膜4的第3面4a (步驟S2)。另外，該例中，第 1粘著薄膜22以及第2粘著薄膜4形成爲使晶圓W接著 至治具3的接著層，而各薄膜的厚度爲例如1〇〇〜200//m 〇 接著’如第4圖所示’具有晶圓W的治具3係被載 置於夾盤桌5上。治具3係利用吸引泵浦84介由吸引管 83利用被形成於吸引孔8 1的真空引力而被吸引，被吸著 固定於夾盤桌5。切斷手段（例如切斷刃）之旋轉的切斷 刃51係沿著晶圓W上的割痕52'行進，依切入線52切斷 晶圓W。複數之積體電路晶片c被分離爲一個個晶片。 在切斷刃51切斷晶圓W的空隙，例如可以有給水手段5〇 給水至切斷部位。切入線5 2也可以深入到第1粘著薄膜 22的途中。夾盤桌5係作成朝X、γ、z方向移動，以及 可以在垂直軸周圍旋轉的型態。進行使切斷刃51與晶圓 W對準後，旋轉的切斷刃51能藉由使夾盤桌5正確地移 動以進行切割（步驟S3)。相反地，對夾盤桌5而言亦 能移動旋轉之切斷刃51。再者’切斷手段方面可以採用 雷射切斷手段等其他之手段。第5圖係自上方所見切割進 fT後之附有晶圓之保持具2的圖。 -12- 1309062 (9) 之後，治具3被搬入檢查裝置（例如探針），如第6 圖所示被載置於夾盤桌6上。治具3係藉由吸引孔81而 被吸引，被吸著固定於夾盤桌6。隨著夾盤桌6的上昇， 使被設在探針卡60的探針例如探針6 1接觸至晶片C的電 極接點。在該狀態下，檢查器62檢查各晶片C的電氣特 性。也可以例如使探針6 1 —批次地接觸至複數晶片C的 複數電極接點，同時檢查複數晶片C的電氣特性（步驟 S4 )。檢查器62可以對各個複數晶片C依序檢查脈衝。 「同時檢查複數晶片C的電氣特性」意味著使複數探針 ό 1同時地接觸至複數晶片C的複數電極接點，而對各探 針6 1並無依序檢查脈衝之間隙的微小計時延遲的問題。 夾盤桌6係作成可以朝Χ、γ、Ζ方向移動，而且可 以在垂直軸周圍旋轉的型態。在進行使探針6 1對準晶圓 W(該晶圓W正確而言係由晶片群c所形成的集合體） 後’藉由例如使夾盤桌6正確地間歇移動，以使探針6 i 依序接觸至晶片C的電極接點。對準方面可以藉由例如在 CCD攝影器畫面的指定位置以對著晶圓％上的目標記號 的方式放妥夾盤桌6而進行。 當各晶片C之電氣特性的檢查終了時，治具3會被搬 送至第7圖所示之加熱手段（例如加熱板）7上，治具3 被加熱至例如120°C左右。藉由該加熱，對第2粘著薄膜 4施加能量使其粘著性減少。結果，第〗粘著薄膜2 2便 此自第2粘著薄膜4輕易被剝下來（步驟s5)。第7圖 係顯示第1粘著薄膜22被剝下來的狀態。 -13- (10) 1309062 對著從治具3被剝下之保持具2之第1粘著薄膜22 的第2面22b，如第8圖所示方式，以例如紫外線照射手 段71照射紫外線。第1粘著薄膜22隨著施加該紫外線能 量而減低其粘著力（步驟S6 )。接著如第9圖所示，藉 由晶片剝離手段以剝下第1粘著薄膜22上的各晶片C。 如第9圖所示，晶片剝離手段使用戳推手段（例如戳推栓 )72的情況，藉由戳推對應第1粘著薄膜之晶片C的位 置的下面側以從第1粘著薄膜22剝下晶片C。未圖示出 來的操作裝置則操作將被剝下的晶片C實裝至電路基板。 該情況可以是一個一個地戳推操作剝離，也可以是複數個 同時地戳推操作剝離。 根據上述的實施型態，在保持具2的第1粘著薄膜 22被接著於治具3的狀態下切斷晶圓W。結果，即使第1 粘著薄膜22藉由切斷手段被切入，該粘著薄膜22也不會 變形。積體電路晶片C的各位置則與被分離前相同，各晶 片C的相對位置並未偏移。之後，在晶片C介著第1粘 著薄膜22被接著於治具3上的狀態下，檢查裝置可以進 行對準探針62與晶片C的電極接點，檢查晶片C的電氣 特性。因而提高檢查效率，提高生產量，有助於降低成本 。尤其，如同時檢查複數個晶片C’該效果將極大。再者 ，也解決在從粘著薄膜22 —個一個剝下晶片C進行檢查 時的操作問題。 本發明對被採用於該方式之切割方法或者檢查方法的 基板保持裝置以及粘著薄膜方面也成立。基板保持裝置 -14- (11) 1309062 1 00係相當於上述實施型態中由框2 1、第1粘著薄膜22 、第2粘著薄膜4以及治具3所形成的構造體。 上述例中，用以使晶圓W接著於治具3的接著層係 採用第1粘著薄膜22以及第2粘著薄膜4。基板保持裝 置的接著層也可以採用1枚雙面粘著薄膜。第10圖係顯 示該型態之例。第1粘著薄膜23方面，可以使爲減少該 第1面23 a之粘著性所施加的能量，與爲減少第2面23b 之粘著性所施加的能量，其種類或者大小至少有一方差異 。所施加的能量爲熱的情況下，可以使爲減少第1面之粘 著性的溫度異於爲減少第2面之粘著性的溫度。此外，使 所施加的能量的種類相異的情況可以採用粘著薄膜23， 該第1面之粘著性藉由紫外線以減少，第2面之粘著性藉 由加熱以減少。後者的情況下，保持具2 0 0可以採用在第 1面貼附晶圓，在第2面貼附治具3的構成。第1 〇圖之 例中，與之前的例子同樣地設有框2 1。但是，也可以採 用例如藉由將治具3的尺寸作成與晶圓W大致相同或者 稍大於晶圓W，以於治具3上貼附粘著薄膜23之第2面 23b，於該粘者薄膜23之第1面23a貼附晶圓W的構成 。該構成之基板保持裝置就不使用框21。 於檢查後，藉由施加對應於第1面23a之能量以減少 第1面之粘著性。從第1面上剝下被貼附於治具3之粘著 薄膜之第1面上的各晶片。該剝下之方法可以採用真空吸 附或者手工作業等種種方法。該施加能量之手段可以採用 加熱的方式。根據該例’粘著薄膜只要1種類即可，此外 -15- (12) 1309062 將晶圓W放妥於治具3上的作業也變得簡單。 粘著薄膜方面，爲減少粘著性而對粘著面所施加的能 量最好在兩面是相異的。或者，爲減少治具側之粘著性而 對粘著面所施加的能量最好是小於爲減少半導體基板側之 粘著性而對粘著面所施加的能量。其理由是’通常’從粘 著薄膜剝下晶片的工程是從粘著薄膜下側戳推進行的。在 爲從治具剝下粘著薄膜而減少治具側之第2面的粘著性時 ，一旦晶片側之第1面的粘著性也被減少，就會產生晶片 從粘著薄膜剝落之虞。所以，最好是僅使粘著薄膜之第2 面的粘著性減少。 該種粘著薄膜除了可以採用例如一邊之面的粘著性藉 由加熱而減少，另一邊之面的粘著性藉由紫外線而減少的 粘著薄膜之外，也可以採用雙面之粘著性藉由紫外線而減 少，而且爲減少該粘著性之紫外線之波長在兩面是相異之 粘著薄膜。藉由選擇加熱之溫度以使該粘著力減少之粘著 膠帶方面已知有日東電工株式會社製的商品「Riba- α ( 音譯）」，藉由照射紫外線以使其粘著性減少之粘著薄膜 方面已知有古河電氣工業株式會社製的商品「SP系列」 或「UC系列」的切割膠帶、日東電工株式會社製的商品 「Elep-Holder (商品名）」。採用該種粘著薄膜的情況下 ，最好是採用例如波長相異之2種類之紫外線照射手段。 或者，也可以採用粘著薄膜之雙面的粘著性隨著加熱而減 少，而爲使粘著薄膜之治具側之第1面的粘著性減少的加 熱溫度係低於爲使半導體基板側之第2面的粘著性減少的 -16- 1309062 (13) 加熱溫度。該情況下，最好是可以改變加熱粘著 熱手段（例如加熱板、加熱用照明器具）的加熱 治具側之第2面的粘著性藉由紫外線而減少的情 是採用透紫外線的治具。可以藉由從該治具3下 線而從治具3剝下晶圓W。這裡所謂的粘著薄膜 積複數枚粘著薄膜的粘著薄膜。進而，本發明之 可採用粘著薄膜或接著劑等。 以上，進行本發明之切割的手法方面可以伤 圖以及第12圖所示的夾盤桌8。該夾盤桌8具 成於分別對應複數積體電路元件之位置的吸引？I 外，可以具備有被形成於對應積體電路元件間之 位的溝82。於該夾盤桌8載置並吸著晶圓W， 斷刃5 1沿著割痕（亦即沿著該溝82 )切入也可 圓W。此時，切斷刃51也可以切入至溝82中。 中，8 3爲吸引路、8 4爲吸引栗浦。該例係在晶β 割，複數晶片被分離成一個個的狀態下的夾盤桌 至檢查區域。檢查區域中介由探針61使檢查器 的電氣特性。 再者，該種使晶圓吸著於夾盤桌的手法方面 成如第1 4圖所示方式，在晶圓的背面側貼附如ΐ 著薄膜22般粘著性隨著紫外線或者熱而減少之 薄膜，使該粘著薄膜吸著於夾盤桌。該情況下， 薄膜會被切斷刀5 1切入，所以溝8 2就並非必要 如以上方式，根據本發明之實施例，因爲是 薄膜之加 溫度。在 況，最好 照射紫外 也包含層 接著層亦 ί用第11 備有被形 J 81。此 割痕的部 接著，切 以切割晶 第12圖 S W被切 8被移動 檢查晶片 ，可以作 茨第1粘 單面粘著 因爲粘著 〇 在半導體 -17- (14) 1309062 基板被接著於治具的狀態下切斷半導體基板，故於切斷時 積體電路晶片的相對位置並不會偏移。之後，因爲可以直 接在該治具上載置晶片便以檢查裝置檢查積體電路晶片的 電氣特性，故檢查效率高。由於在切割後保持被搬入檢查 裝置之基板的基板保持裝置爲小型而且薄的構造，故能只 以施加些許的變更而沿用先前檢查切割前的基板的檢查裝 置。 此外，雙面之粘著性隨著所施加的能量而減少的粘著 薄膜，可依被採用於該實施型態並改善切割以及檢查之作 業的方式使用粘著狀態與非粘著狀態，而可以被採用於種 種有效之用途。 更多的特徵以及變更是可由該技術領域之業者所得想 到。所以本發明係立於更廣泛的觀點，而並非限定於特定 之情形以及在此被揭示之代表性實施例。 因此’在被定義於申請範圍的廣泛發明槪念以及其均 等物之解釋與範圍’均可不逸脫其範圍而進行種種之變更 【圖式簡單說明】 第1圖A、第1圖B係顯示採用本發明之方法之晶圓 保持具的說明圖。 第2圖係顯示本發明之方法之實施型態的工程圖。 第3圖A、第3圖B係顯示本發明之實施型態中切斷 晶圓以前之工程的說明圖。 18- (15) 1309062 第4圖係顯示本發明之實施型態中切斷晶圓之模樣的 說明圖。 第5圖係顯示切斷被保持在保持具之晶圓而被分離爲 各積體電路晶片後之狀態的平面圖。 第6圖係顯示本發明之實施型態中藉由檢查裝置檢查 晶圓上之積體電路晶片之模樣的說明圖。 第7圖係顯示本發明之實施型態中將治具加熱而使晶 圓之保持具之粘著薄膜脫離治具之模樣的說明圖。 第8圖係顯示本發明之實施型態中爲將晶圓從保持具 之粘著薄膜剝下而對粘著薄膜照射紫外線之模樣的說明圖 〇 第9圖係顯示本發明之實施型態中從粘著薄膜剝下積 體電路晶片之模樣的說明圖。 第1 〇圖係顯示本發明之實施型態的其他例中被採用 之晶圓之保持具的側面圖。 第11圖係顯示本發明之其他實施型態中被採用之夾 盤桌的斜視圖。 第12圖係顯示本發明之其他實施型態中被採用之裝 置之槪略的說明圖。 第13圖係顯示先前之切割方法的說明圖。 第14圖係顯示本發明之其他實施型態中被採用之裝 置之槪略的說明圖。 【主要元件對照表】 19- 1309062 (16)
W c 2 3 4 5、6、8 2 1 22 5 1 6 1 晶圓 晶片 保持具 治具 第2粘著薄膜 夾盤桌 框 第1粘著薄膜 切斷刃 探針
-20-

Claims (1)

1309062 日條卵-替換.頁 —______________ W'm ·Λ 'W -W'»··'·**^'· < Π··« V· _ ^ 拾、申請專利範圍 第92 1 0444 1號專利申請案 中文申請專利範圍修正本 民國97年6月5日修正 1、 一種切割方法，係被縱橫配列複數積體電路元件 的半導體基板的切割方法，其特徵爲具備： 把半導體基板的背面之至少被配列積體電路元件的區 域全體中介著具有至少一層的粘著性之接著層接著至板狀 的治具’該接著層的粘著性隨著對該接著層施加能量而減 少； 藉由切斷手段來切斷該半導體基板以分離各積體電路 元件； 該至少一層之接著層，其雙面係具有粘著性的粘著薄 膜， 該粘著薄膜之雙面係分第1面與第2面，爲使第1面 與桌2面之粘著性減少所施加的能量，其種類或者大小有 —方相異。 2、 如申請專利範圍第1項之切割方法，其中粘著薄 膜之第2面係治具側’第1面係半導體基板側，爲使第2 面之粘著性減少所施加的能量，比爲使第1面之粘著性減 少所施加的能量還小。 3 ' —種切割方法’係被縱橫配列複數積體電路元件 的半導體基板的切割方法，其特徵爲具備： 1309062 3%6 3〈日修(¾祕額 把半導體基板的背面之至少被配列積體電路元件的區 域全體中介著具有至少一層的粘著性之接著層接著至板狀 的治具，在此，該接著層的粘著性隨著對該接著層施加能 量而減少； 藉由切斷手段來切斷該半導體基板以分離各積體電路 元件； 該接著層係第1粘著薄膜與第2粘著薄膜之層積構造 ，在此，第1粘著薄膜接著於半導體基板側，該半導體基 板側之面的粘著性，隨著被施加指定的能量而減少，第2 粘著薄膜接著於治具側，該雙面的粘著性，隨著被施加與 該指定的能量相異的能量而減少； 第1粘著薄膜，被展貼於比半導體基板的尺寸還大的 環狀的框的內側。 4、一種積體電路晶片的檢查方法，係複數被形成於 半導體基板上的積體電路晶片的檢查方法，其特徵爲具備 複數積體電路元件被配列於其表面的半導體基板的背 面，藉由橫跨至少積體電路元件被配列的區域全體所配置 之至少一層的接著層而接著於板狀的治具； 藉由切斷手段切斷該半導體基板，使該複數之積體電 路元件分離爲一個個積體電路元件，在此，該被切斷的半 導體基板藉由該接著層接著於該治具上； 對準被接著於該治具上的半導體基板，與被配置於該 治具的上方空間之探針； -2- mm§2 修(更)正替換頁 日 在使探針接觸於積體電路元件的電極接點的狀態，檢 查積體電路元件的電氣特性， 該至少一層之接著層，其雙面係具有粘著性的粘著薄 膜， 該粘著薄膜的雙面係分第1面與第2面， 爲使第1面與第2面之粘著性減少所施加的能量，其 種類或者大小有一方相異。 5、 如申請專利範圍第4項之檢查方法，其中粘著薄 膜之第2面係治具側，第1面係半導體基板側，爲使第2 面之粘著性減少所施加的能量，比爲使第1面之粘著性減 少所施加的能量還小。 6、 如申請專利範圍第4項之檢查方法，其中進而具 備在檢查積體電路元件的電氣特性後，對粘著薄膜之第2 面施加第1能量後，從治具剝下粘著薄膜；在對粘著薄膜 之第1面施加第2能量後，從粘著薄膜剝下積體電路元件 7、如申請專利範圍第6項之檢查方法，其中該接著 層係第1粘著薄膜與第2粘著薄膜之層積構造，第1粘著 薄膜接著於半導體基板側，該半導體基板側之面的粘著性 ，隨著被施加指定的能量而減少，第2粘著薄膜接著於治 具側，該雙面的粘著性，隨著被施加與該指定的能量相異 的能量而減少； 第1粘著薄膜係被展貼於比半導體基板的尺寸還大的 環狀的框的內側。 -3- 1309062 月《日修(更)正替換頁 8、一種檢查方法，係積體電路晶片的檢查方法’其 特徵爲具備： 使被配列複數積體電路元件之半導體基板的背面吸著 至夾盤桌，而夾盤桌的吸著面具有被配置於對應各積體電 路元件之位置的吸引孔，及被形成於對應爲使被配列於該 半導體基板的複數積體電路元件分離成一個個積體電路元 件之割痕的位置的複數溝； 藉由切斷手段切斷該半導體基板，使該複數之積體電 路元件分離爲一個個積體電路元件，被分離的複數之積體 電路元件被吸著至夾盤桌； 進行對準被吸著至該夾盤桌的半導體基板，與被配置 於夾盤桌之上方空間的探針； 在使探針接觸至積體電路元件的電極接點的狀態，檢 查積體電路元件的電氣特性。 9、如申請專利範圍第8項之檢查方法，其中使被配 列該複數積體電路元件之半導體基板的背面中介著薄膜吸 著至夾盤桌。 1 0、一種基板保持裝置，係保持被配列複數之積體電 路元件之半導體基板的基板保持裝置，其特徵爲具備： 比半導體基板的尺寸還大的框，及 被展貼於該框的粘著薄膜，該粘著薄膜一邊的面係粘 著於半導體基板背面的面，及 板狀的治具，在此，該粘著薄膜另一邊的面則是粘著 於該治具， -4- 309062 月< 日修(更)正替換頁 L___ 該粘著薄膜的雙面係分第1面與第2面， 第1面與第2面的粘著性隨著能量的施加而減少，爲 使第1面與第2面之粘著性減少所施加的能量，其種類或 者大小有一方相異。 1 1、如申請專利範圍第1 〇項之基板保持裝置，其中 粘著薄膜之第2面係治具側’第〗面係半導體基板側，爲 使第2面之粘著性減少所施加的能量，比爲使第1面之粘 著性減少所施加的能量還小。 12、一種粘著薄膜’係具有第1面與第2面雙面的粘 著薄膜，其特徵爲具備： 第1面與第2面係具有粘著性的接著層，該接著層之 粘著性係隨著能量的施加而減少； 爲使第1面之粘著性減少所施加的能量，與爲使第2 面之粘著性減少所施加的能量，其種類或者大小胃一_方相 異。 1309062 陸、（一）、本案指定代表圖為：第3B圖 (二）、本代表圖之元件代表符號簡單說明： W 晶圓 C 晶片 2 保持具 3 治具 4 第2粘著薄膜 2 1 框 22 第1粘著薄膜 22a 第1面 22b 第2面 4 a 第3面 4b 第4面
柒、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：
-3-
TW092104441A 2002-03-04 2003-03-03 Dicing method, inspecting method for integrated circuit chip, substrate-retaining apparatus, and adhesive film TW200403736A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002057772A JP4137471B2 (ja) 2002-03-04 2002-03-04 ダイシング方法、集積回路チップの検査方法及び基板保持装置

Publications (2)

Publication Number Publication Date
TW200403736A TW200403736A (en) 2004-03-01
TWI309062B true TWI309062B (zh) 2009-04-21

Family

ID=27784669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104441A TW200403736A (en) 2002-03-04 2003-03-03 Dicing method, inspecting method for integrated circuit chip, substrate-retaining apparatus, and adhesive film

Country Status (7)

Country Link
US (1) US8101436B2 (zh)
EP (1) EP1484791A4 (zh)
JP (1) JP4137471B2 (zh)
KR (1) KR100691034B1 (zh)
CN (1) CN1327491C (zh)
TW (1) TW200403736A (zh)
WO (1) WO2003075331A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1634673A4 (en) * 2003-04-25 2009-04-08 Nitto Denko Corp METHOD FOR PRODUCING A LASER-TREATED PRODUCT AND AN ADHESIVE SHEET FOR A LASER TREATMENT USED FOR THIS PRODUCT
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
WO2005063435A1 (ja) * 2003-12-25 2005-07-14 Nitto Denko Corporation レーザー加工用保護シート及びレーザー加工品の製造方法
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
KR100856977B1 (ko) * 2004-11-11 2008-09-04 야마하 가부시키가이샤 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
JP4854061B2 (ja) * 2005-01-14 2012-01-11 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用保護シート
JP4873863B2 (ja) * 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007088292A (ja) * 2005-09-22 2007-04-05 Fujifilm Corp 板状部材の切断方法
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US20070297885A1 (en) * 2006-06-27 2007-12-27 Jean Michel Processe Product designed to be used with handling system
KR100787721B1 (ko) * 2006-07-25 2007-12-24 제일모직주식회사 박막 웨이퍼의 가공에 적합한 다이싱 다이 본드 필름
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP5192790B2 (ja) * 2007-11-28 2013-05-08 Ｔｏｗａ株式会社 基板の切断方法及び装置
JP2009272503A (ja) * 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd フィルム状接着剤の破断装置及び破断方法
JP5275834B2 (ja) * 2009-02-04 2013-08-28 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
JP4630377B2 (ja) * 2009-03-11 2011-02-09 古河電気工業株式会社 半導体装置の製造方法
DE102009013353B3 (de) * 2009-03-16 2010-10-07 Siemens Aktiengesellschaft Verfahren zur Bestimmung von Rüstungen für konstante Tische von Bestückautomaten
JP2010272639A (ja) * 2009-05-20 2010-12-02 Disco Abrasive Syst Ltd 研削装置
JP2011047782A (ja) 2009-08-27 2011-03-10 Tokyo Electron Ltd 半導体素子評価方法
JP5368290B2 (ja) * 2009-12-18 2013-12-18 株式会社アドバンテスト キャリア組立装置
JP5695427B2 (ja) * 2011-01-14 2015-04-08 株式会社東京精密 半導体ウエハの割断方法及び割断装置
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
KR20120138517A (ko) 2011-06-15 2012-12-26 삼성전자주식회사 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
JP6043150B2 (ja) * 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 積層脆性材料基板のブレイク装置および積層脆性材料基板のブレイク方法
TWI549268B (zh) * 2013-02-27 2016-09-11 精材科技股份有限公司 晶圓封裝方法
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
KR101673031B1 (ko) * 2015-07-31 2016-11-07 그래핀스퀘어 주식회사 그래핀 필름의 제조 장치 및 방법
TW202308015A (zh) * 2016-01-15 2023-02-16 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
US10535572B2 (en) 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
KR102523850B1 (ko) * 2016-07-11 2023-04-21 주식회사 미코세라믹스 척 구조물 및 척 구조물을 갖는 칩 분리 장치
US11047900B2 (en) 2016-10-27 2021-06-29 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
SG11201903703WA (en) * 2016-10-27 2019-05-30 Mitsui Chemicals Tohcello Inc Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
JP6605730B2 (ja) * 2016-11-10 2019-11-13 アプライド マテリアルズ インコーポレイテッド 基板を保持するための保持装置、保持装置を含むキャリア、キャリアを用いた処理システム、および基板を保持装置から解放する方法
KR20240050457A (ko) * 2017-08-10 2024-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP7119310B2 (ja) * 2017-08-31 2022-08-17 富士電機株式会社 半導体試験装置
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
JP7209246B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TW202039261A (zh) 2019-02-15 2020-11-01 美商優尼卡塔股份有限公司 用於組裝離散組件之動態剝離帶
CN109994416A (zh) * 2019-04-12 2019-07-09 德淮半导体有限公司 蓝膜、蓝膜带及制作方法
CN110676219B (zh) * 2019-10-31 2021-05-25 合肥新汇成微电子股份有限公司 一种应对真空异常的晶圆切割处理方法
JP7393921B2 (ja) * 2019-11-13 2023-12-07 三井化学東セロ株式会社 部品製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399332A (en) * 1965-12-29 1968-08-27 Texas Instruments Inc Heat-dissipating support for semiconductor device
US3512027A (en) * 1967-12-12 1970-05-12 Rca Corp Encapsulated optical semiconductor device
US3842491A (en) * 1972-12-08 1974-10-22 Ibm Manufacture of assorted types of lsi devices on same wafer
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH0831431B2 (ja) * 1987-11-11 1996-03-27 東京エレクトロン株式会社 検査方法
CH681286A5 (zh) * 1990-04-23 1993-02-26 Grapha Holding Ag
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
JPH05129431A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 接着テープ
SG52223A1 (en) * 1992-01-08 1998-09-28 Murata Manufacturing Co Component supply method
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05343517A (ja) 1992-06-10 1993-12-24 Hitachi Ltd ダイソータテープ
US5476566A (en) 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0974076A (ja) * 1995-09-06 1997-03-18 Rohm Co Ltd 発光半導体ウエハの個別分離方法
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6028436A (en) * 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
US6093083A (en) * 1998-05-06 2000-07-25 Advanced Imaging, Inc. Row carrier for precision lapping of disk drive heads and for handling of heads during the slider fab operation
JP3341990B2 (ja) * 1998-10-27 2002-11-05 株式会社東京精密 被加工材のチャックテーブル
JP2001085364A (ja) * 1999-09-14 2001-03-30 Tokin Corp ダイシング方法
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
JP2002075937A (ja) * 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法

Also Published As

Publication number Publication date
US8101436B2 (en) 2012-01-24
CN1533594A (zh) 2004-09-29
WO2003075331A1 (en) 2003-09-12
JP4137471B2 (ja) 2008-08-20
EP1484791A4 (en) 2008-03-19
CN1327491C (zh) 2007-07-18
KR20040013001A (ko) 2004-02-11
TW200403736A (en) 2004-03-01
KR100691034B1 (ko) 2007-03-09
EP1484791A1 (en) 2004-12-08
JP2003258067A (ja) 2003-09-12
US20050003635A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
TWI309062B (zh)
WO1996036992A1 (en) Semiconductor device and its manufacture
WO2003049164A1 (fr) Procede de production de microplaquette semi-conductrice
JP5515024B2 (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP2011077138A (ja) 保護テープ剥離方法およびその装置
TW201830504A (zh) 晶圓分離系統與方法
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
TWI771538B (zh) 元件晶片的製造方法及拾取裝置
JP2001085360A (ja) 電子部品の貼着方法およびそのための粘着テープの切り込み形成方法
TWI354325B (zh)
KR20030095351A (ko) 미소 반도체 소자의 제조 방법
CN111512423A (zh) 安装方法和安装装置
EP1209724A2 (en) Pickup apparatus for semiconductor chips
JPH05335405A (ja) ウエハ載置台および半導体装置製造装置
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JPH07283295A (ja) シート保持治具
JP2016032061A (ja) 半導体装置の製造方法
TWI810522B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
KR20220144780A (ko) 기판 처리 방법 및 기판 처리 시스템
JPS5940543A (ja) 半導体ペレツト移送方法
JP2007311687A (ja) 半導体接合方法及び装置
TW202145322A (zh) 薄片剝離方法以及薄片剝離裝置
TWI238258B (en) Wafer testing method
JP2002190435A (ja) 基板の接合処理方法及び接合処理装置
JP5717502B2 (ja) 半導体チップ用保持具及びその使用方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees