TWI297240B - Chemical compound semiconductor switch circuit device - Google Patents
Chemical compound semiconductor switch circuit device Download PDFInfo
- Publication number
- TWI297240B TWI297240B TW094135824A TW94135824A TWI297240B TW I297240 B TWI297240 B TW I297240B TW 094135824 A TW094135824 A TW 094135824A TW 94135824 A TW94135824 A TW 94135824A TW I297240 B TWI297240 B TW I297240B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- pad
- control terminal
- compound semiconductor
- resistance
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 150000001875 compounds Chemical class 0.000 title claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 239000012535 impurity Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- 235000014676 Phragmites communis Nutrition 0.000 claims description 2
- 241000255925 Diptera Species 0.000 claims 1
- 239000010410 layer Substances 0.000 description 232
- 108091006146 Channels Proteins 0.000 description 24
- 101150116431 Slc44a2 gene Proteins 0.000 description 19
- 101150099461 CTL2 gene Proteins 0.000 description 17
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000000994 depressogenic effect Effects 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 101150059476 SLC44A3 gene Proteins 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 3
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 2
- 244000046052 Phaseolus vulgaris Species 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 1
- 241000721047 Danaus plexippus Species 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000630879 Guyu Species 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- UIPKUCOYESFEMJ-UHFFFAOYSA-N [Zn].[La] Chemical compound [Zn].[La] UIPKUCOYESFEMJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 101150052401 slc44a1 gene Proteins 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
- H03K17/007—Switching arrangements with several input- or output terminals with several outputs only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
1297240 九、發明說明： 【發明所屬之技術領域】 本發明是關於化合物半導體開關電路裝置，特別是關 於降低插入損失（insertion loss)之化合物半導體開關電路 裝置。 【先前技術】 在行動電話等的移動體用通訊機器中，使用GHz頻帶 的微波的情形較多，天線的切換電路或發送接收的切換電 鲁路等常使用切換此等高頻信號用的開關元件。此開關元件 因處理高頻，故常使用利用砷化鎵（GaAs)之場效電晶體（以 下稱為FET)，伴隨於此，使前述開關電路本身積集化的單 晶微波積體電路（Monolithic Microwave Integrated Circuit : MMIC)的開發正進行著。 第9(八）圖係顯示使用〇&八5?£丁之稱為8?0丁(811^16 Pole Double Throw:單極雙投）的化合物半導體開關電路裝 置的原理性電路圖。 第一 FET 之 FET1 與第二 FET 之 FET2 (source)(或沒極（drain))係連接於共通輸入端子IN，各 FET1、FET2的閘極（gate)係經由電阻Rl、R2連接於第— 控制端子Ctll、第二控制端子Ctl2，而且，各FET的沒極 (或源極）係連接於第一輸出端子OUT1與第二輪出端子 OUT2。 施加於第一與第二控制端子ctl 1、Ctl2的信號係互補 信號，施加有Η位準（level)的信號之FET導通（〇N)，而开3 317497 1297240
成將輸入至輸入端子IN的高頻類比信號傳輸至任一方的 輸出端子。電阻Rl、R2係以以下目的而配置··防止高頻 信號對成為交流接地的第一控制端子Ctll、第二控制端子 Ctl2的直流電位，經由閘電極（gate electrode)漏出。在此 開關電路的邏輯中，當通信號至第一輸出端子0UT1時， 施加例如3 V至接近第一輸出端子0UT1的第一控制端子 Ctll，施加0V至第二控制端子Ctl2。相反地，當通信號至 第二輸出端子0UT2時，施加3V至接近第二輸出端子 0UT2的第二控制端子Ctl2，施加0V的偏壓信號（bias signal)至第一控制端子Ctll。 但是，依照使用者的要求，也有需組合其相反的邏輯。 亦即如第9(B)圖所示像以下之邏輯：當通信號至第一輸出 端子0UT1時，施加例如3V至遠離第一輸出端子0UT1 的第一控制端子Ctll，施加0V至第二控制端子Ctl2。相 反地，當通信號至第二輸出端子0UT2時，施加3V至遠 離第二輸出端子0UT2的第二控制端子Ctl2，施加0V的 偏壓信號至第一控制端子Ctll。以下稱這種邏輯的開關電 路裝置為反向控制型（reverse control type)的開關電路 (switch circuit) 〇 第10圖係顯示使第9圖（B)的開關電路積集化的化合 物半導體晶片的一例。 在GaAs基板將進行開關的FET1及FET2配置於中央 部，在各FET的閘電極連接有電阻Rl、R2。而且，各自 成為共通輸入端子IN、第一輸出端子OUT1、第二輸出端 6 317497 1297240 ^ 子OUT2、第一控制端子Ctll、第二控制端子Ctl2之銲墊 -(pad)I、01、02、Cl、C2係在基板的周邊配設於FET1及 _· FET2的周圍。此外，以虛線顯示的配線係在各FET的閘 電極217形成時同時形成的閘極金屬層（Ti/Pt/Au)220，以 實線顯示的配線係進行各元件的連接及銲墊的形成之銲墊 金屬層（Ti/Pt/Au)230。藉由銲墊金屬層230形成有各FET 的第二層源電極（source electrode)215及汲電極（drain -electro de)216等。而且，在銲墊金屬層230的下方，藉由 #歐姆金屬層（AuGe/Ni/Au)形成有各FET的第一層金屬層之 源電極、汲電極等，惟因在第10圖中與銲墊金屬層重疊， 故未圖不。 FET1的閘電極係和遠離FET1的第一控制端子墊C1 以電阻R1連接。而且，FET2的閘電極係和遠離FET2的 第二控制端子墊C2以電阻R2連接。電阻R1及電阻R2 係由共通輸入端子墊I延伸，在由銲墊金屬層230組成的 $銲墊配線330的下方隔著氮化膜配置（例如參照專利文獻 1)。 [專利文獻1]日本特開2002-368194號公報 【發明内容】 (發明所欲解決之課題） 如上述，在反向控制型的開關電路裝置中，由於需要 在晶片内牽繞電阻Rl、R2，而將第一控制端子墊C1與第 二控制端子墊C2分別連接位於遠處位置的FET1及FET2 的閘電極。此時，藉由將電阻R1及電阻R2配置於共通輸 7 317497 1297240 入端子墊I與FET1及FET2之間，可避免因牽繞電阻R1 •及R2造成的晶片面積的增大。 ' .第π圖係第1〇圖的i-i線剖面圖。 如圖所不’共通輸入端子墊I與FET1及FET2之間的 電阻R1及R2係在基板211植入例如高濃度的11型雜質之 植=區域。而且，在電阻R1、们上的基板211表面配設 ，有氮化膜26G ’在其上延伸構成共通輸人端子墊τ的鲜塾 金屬層230’而配設銲墊配線33〇。銲墊配線33〇係延伸到 I FET1、FET2 ’形成各FET的第二層源電極及汲電極。此 外，在共通輸入端子墊ί的下方周邊，為了提高隔離 CiS0latio_ n #高濃度的周邊雜質區域3% 〇 被輸入至開關電路裝置的共通輸入端子r n的高頻類 比信號係傳輸純墊配線33G，到達FET1及而2的源電 極（或汲電極）。但是’此時有傳輪於銲墊配線33〇的高頻电 ㈣的-部分經由氮化膜⑽漏出到其下 及 .R2之問題。 电丨W及 :阻R1及電阻R2係各自連接於第一控制端子墊 ^二控制端子墊C2。亦即若高頻信號茂漏到電阻幻 R2 ’則會高頻地到達GND電位之控制端子 關電路裝置的丘通輪入女山早Τ\ 9使開 山 子.第一輸出端子OUT1或❻ 一輪出端子OUT2)間的插入損失增大。 次（昂 (解决课題用之手段） —本發明乃是鑒於上述種種原因所進 A / 猎由以下的手段解決上述課題。 弟一係 317497 8 1297240 -共通輸人端子，共通連接於前述兩開關元件的源極或 波極， 曹 問元：的輸出^子及弟一輸出端子，各自連接於前述兩開 關兀件的〉及極或源極；以及 第：控：端子及第二控制端子，各自連接於前述第一 開關7L件及第二開關元件的閘極， ^將：前述第-及第二開關^件；連接前述第— ，子與前述第一開關元件之第一連接手段；連接前述工 子與前述第二開關元件之第二連接手段；及配置 於則述乐-開關元件及第二開關元件的周圍，成 端子=複數個銲墊積集化於化合物半導體基板，，。 接成A =第$接手'^又及别述第二連接手段係具有：盘連 ==共通輸入端子之銲墊與前述第一開關元件：第 制：二:曰：配線各自父叉的交又部，在成為前述第-押 =子的鋒墊與前述交叉部之間，各自串聯連二= 電阻值比該交又部中的連接手段的薄:㈣ p既雜，方古兩 、^*阻值通回的雨雷 體5亥回琶阻體係各自構成前述第—連接 二連接手段的_部分。 連接手奴及則述第 [發明的功效] $果依照本發明，可得到以下的功效。 第一、即使是傳輸於共通輸入 由氮化膜漏出到第一及第二連接手段的情二高:員：號經 Ω以上的高電阻體衰減 ^ ι猎由5Κ 溉因此，實際上到達第 η 317497 1297240 :θ f制端子墊及第二控制端子墊的高頻信號將消失。也就 ' 信號不會茂漏到控制端子，故可抑制 …、通輸入鈿子_輸出端子間的插入損失的增加。 將高電阻體連接於第一控制端子墊及 =塾的近旁。據此，可確實地衰減對串聯連接於高= 體的低電阻體等的連接手段浅漏的高頻信號。如上述，古 ，頻信號的浅漏係來自配線與連接手段交又的交叉部之‘ 一刀二但疋’實際上雖然少量’但高頻信號仍會 =、、土板，自高頻信號傳輸中的配線、電極、動作區域等 >曳漏到連接手段。你丨士力叙p 、 么、u 例如在數瓦的大電力的高頻信號傳輸時 二心視其沒漏成分。也就是說，在高電阻體連接於距第 -控制端子墊或第二控制端子墊較遠的位 與第一控制端子塾或第二控制端子塾之間，連接; 接有由例如低電阻體或銲墊金屬層構成的配線 犧料’對該低電阻體等’高頻信號會經由基板，自 南頻信號傳輸中的配線、電極、動作區域等茂漏。而且， 所洩漏的高頻信號係在未被衰诘 端子塾或第二控制端子塾減的狀怨下浅漏到第-控制 *因此/如本實施形態，將高電阻體連接於距第一控制 ^子塾（弟二控制端子墊也—樣）1()()_以下的近旁。於 此，即使存錢漏高頻信號的低電阻 電阻體至第一控制端子墊C1的距 口八距離（同 ㈣的機會少。 化-以，而使高頻信號 而且’因高電阻體短’可各自配置於第一控制端子墊 317497 12 1297240 或第二控制端子墊與鄰接的共通輪入端子墊 故無須特別的空間。 $ 之間的空 間， 氧始弟：、、猎由離子植入形成通道層的FET時，高電阻-為植入區域，僅藉由jgj安, 月豆 區域m / )的變更，即可將預定的 :二t:。在反向控制型的開關電路裝置中，雖 二要“連接控制端子與FET的閘極之連接手段，
=晕=需要某程度的距離之區域中利用在高濃度雜質 的植入區域形成的低電阻體。 、 而且此情形’高電阻體可藉由與動作區域的通道層同 一的製程形成’低電阻體可藉由與動作區域的源極區域或 ，及極區域同—的製程形成。因此，可僅藉由離子植入圖案 的變更而實施。 弟四、ΗΕΜΤ時，高電阻體係藉由設置去除覆蓋層的 凹陷(recess)部，而使比覆蓋層還下層的半導體層露出的區 域。也就是說，在去除覆蓋層的對準標記（aHgnment耐幻 ^成製程中’因可同時形成凹陷部，故可無須特別新追加 衣％而形成尚電阻體。高電阻體由於薄膜電阻比雜質濃度 高的覆蓋層還高數倍，故可由比當作包含覆蓋層的電阻層 的情形時還短的距離得到相同的電阻值。因此，可在晶片 内將牽繞電阻的距離作成數分之一，在連接高的電阻時， 可抑制晶片面積的增大。 第五、藉由在阻障層上配設InGap層，可將InGap層 當作餘刻中止層（etch stop layer)使用，可提高製程的穩定 性。 13 317497 1297240 - 第六、藉由在阻障層上配設1nGaP層，在凹陷部底部 -使表面穩定的InGaP層露出，可確實地保護其下的通道 -·層’可提高可靠度。 、 - 第七、藉由去除覆蓋層，俾在凹陷部底部露出阻障層， 可確實地形成高電阻體。 曰 而且，在當作阻障層上的蝕刻中止層使用的111(^卩層 •摻雜（doping)有雜質時，也藉由去除此111(}&1>層，而以凹曰 赢陷部底冑當作阻障層，可更提高電阻元件的薄^電阻。 響【實施方式】 參照第1圖至第8圖，詳細地說明本發明的實施形能。 、首先，參照第i圖至第3圖，第一實施形態係以串聯 連接FET成複數段的高功率（high_pQw，途的開關電路 裝置為例來說明。 第1圖是顯示多段連接的化合物半導體開關電路裝置 的一例之電路圖。此開關電路裝置稱為SPDT，外部端、子 係共通輸入端子IN、第一及第二輸出端子〇UTi、〇UT2、 第一及第二控制端子ctu、ctl2的五個端子。 、 如圖所示，開關電路裝置係由第一開關元件F丨及第 二開關元件F2組成。第一開關元件F1及第二開關元㈣ 係例如各自串聯連接兩段FET之第—FET群Η盥第二 1EI群F2。第一FET群F1的助]的源電峨汲電—極） ^一 FET群F2的FET2_ i的源電極（或汲電極）係連接於 共通輸入端子m，第-阳和的兩個啦的閉電極係 左由弟-連接手段CN1連接於第—控制端子⑽。而且， 317497 14 1297240
第二 FET ⑽連接^ 個/訂的閘電極係經由第二連接手段 咬牧％弟—控制端子Ctl2。 係連接於第的FET1-2的汲電極(或源電極) 、 輪出鈿子0UT1，第二FET群F2的FET2_2 的沒電極（或源電極）係連接於第二輸出端子OUT2。 士施加於第—控制端子⑶1與第二控制端子Ctl2的控 \係互補4唬’施加有H位準的信號側之群導通 ()將鈿加於共通輸入端子IN的輸入信號傳輸至任一 方的輸出端子。第一連接手段CN1及第二連接手段⑽ 係包含，阻’電阻係以以下的目的而配置：防止高頻信號
對成為交流接地的第一杵制 、U 曰7罘栓制知子Ctll、第二控制端子ctl2 的直k電位，由閘電極等漏出。 第1圖的開關電路裝置係反向控制型的邏 說為以下的邏輯··當通信號至第—輸出端子0UT1時就: 加例如3V至遠離第—輸出端子〇υη的第—控制端子 Ctll ’知加0V至第二控制端子⑽。相反地 第二輸出端子〇UT2時，施加3V至遠離第二輸;^；虎至 0UT2的第—控制端子⑽，施加Q v的偏遷信號至第一控 制端子Ctll。 r 第2圖是顯示積集化此化合物半導體開關電路裝置之 化δ物半導體晶片的一例。第2圖r A、氣片、Η㈤ ® (Α)為俯視圖，第2圖（Β) 為動作區域的a-a線剖面圖。 在GaAs基板配置進行開 群F1、第二FET群F2)。第一 關的兩個FET群（第一 FE丁 ΡΈΤ群F1例如為串聯連接 317497 15 1297240 FETl-l、FET1-2者。第二FET群F2例如為串聯連接 FET2-1、FET2-2者。而且，成為共通輸入端子IN、第一 輸出端子OUT1、第二輸出端子〇υτ2、第一控制端子 Ctll、第二控制端子Ctl2之各銲墊j、〇1、〇2、ei、c2 係配設於基板的周邊。在各銲墊之下以及周邊，為了提高 &难而配置有高濃度的周邊雜質區域15 〇。 士以虛線顯示的第二層金屬層係在各FET的閘電極形成 時同時形成的閘極金屬層（Pt/M〇)2()。以實線顯示的第三層 金屬層係進行各元件的連接及銲墊的形成之銲墊金屬層 (Ti/Pt/AiOSG。第-層金屬層係歐姆地連接於基板的歐姆金 屬層（AuGe/Ni/Au)’雖形成各的源電極、汲電極等， 惟因在第2圖⑷中與銲墊金屬層3G重疊，故未圖示。 動作區域1〇〇係被離子植入n型雜質至GaAs基板u 的-點鏈線包圍的長方形的區域，在動作區域i⑼内選擇 ^地形成有由高濃度的n型的雜質區域構成的源極區域以 及汲極區域（參照第2圖（B))。 FET群FuFET群？2係對晶片的中心線對稱地配 置，：於構成為-樣，故以下係針對阳君阳來說明。 30俾、車ΠΥ中由上側延伸的梳齒狀的8條桿墊金屬層 其下有㈣姆=源電極15(或沒電極），在 而且，由下側延伸的㈣狀的未9=的源電極（或汲電極）。 的沒電極骗源_。而且，^^金屬層3G係删-1 層形成的未圖示的汲電極 在/、下配设有以歐姆金屬 ° (或原電極）’歐姆連接於動作區 317497 16 1297240 域100的汲極區域（源極區域）。此兩電極係配置成咬合梳 齒的形狀，在其間，以閘極金屬層20形成的閘電極17係 配置成16條梳齒形狀，形成與源極區域及汲極區域間的動 作區域100的一部分肖特基接合（Sch〇ttky juncti〇n)。 電極（或汲電極）。而且，由下侧延伸的梳齒狀@ 9條鐸墊 至屬層30係連接於輸出端子墊〇1的汲電極或源電 極）’在其下有以歐姆金屬層形成的汲電極（或源電極此 FET1-2係由上側延伸的梳齒狀的8條銲墊金屬層3〇 為源電極15(或沒電極），在其下有以歐姆金屬層形成的源
兩電極係配置成咬合梳齒的形狀，在其間，以閘極金屬層 2〇形成的閘電極17係配置成16條梳齒形狀。 FET1-1閘電極17係在動作區域1〇〇外藉由由間極金 屬層20組成的閘極配線12〇整合各梳齒。而且，經由第一 連接手段CN1與位於遠離第一阳群n⑭置之第一控
:端子墊C1連接。而且’Fm_2的閘電極17也一樣藉由 甲虽配線120整合各梳齒’經由問極配線12〇及第二連接 :段⑽與位於遠離第二阳群F2的位置之第二 子墊C2連接。 30沾各酣的源f極及汲電極係歐姆金屬層及銲墊金屬層 桎:㈣極構造。第二層的第二源電極15及第二汲電 電二=1T屬層30形成。第二源電極15及第二汲 屯極16係在動作區域J 〇〇 銲墊配線130整合各梳齒。猎由叫塾金屬層3G組成的 1 2的汲包極丨6係連接於延伸銲墊配線1 % 317497 17 1297240 —的第一輸出端子墊〇卜而且，FETM的源電極15係連接 ;於延伸銲墊配線130的共通輸入端子墊I。 -· 在各銲墊下及周邊與閘極配線120的周邊，為了提言 '隔離配置有高濃度的雜質區域之周邊雜質區域150。周邊 雜質區域150係與各銲墊直接連接，在銲墊下的全面（或^ 墊周邊）越出銲墊而配設。而且，也可以由焊塾離開5#m '以下左右，配設於其周邊，經由半絕緣基板直流地連接。 ，而且，同樣地在閘極配、線12〇也直流地連接周邊雜 ·‘ 150。 只 L Λ 麥照第2圖（Β)的剖面圖，針對FET來說明。在GaAs ^板U藉由離子植入配設n型的通道層12，在其兩側配 设有形成源極區域18及汲極區域19的高濃度的n型的雜 質區域。在通道層12肖特基接合閘電極17。而且，在源 極區域18及汲極區域19配設有以第一層金屬層之歐姆金 屬層形成的源電極13及汲電極14。更在其上如前述， 齡配設有以第三層金屬層之鋅塾金屬層％形成的源電極Η 及汲電極16，進行各元件的配線等。 再度參照第2圖（A)與第3圖來說明。第3圖（A)係第 2圖（A)的b_b線剖面圖，第3圖⑻係第2圖（八)的^線 口1J面圖。此外，在第—實施形態中，在第2圖中的CN1、 CNj的路徑中，在各自顯示HRi、皿2的矩形並無圖案上 的意義。 μ、击Γ:連接手段CN1係在由銲墊金屬層30組成的配線 、妾回电阻體HR1及低電阻體LR1、電阻體〇R卜連接 317497 18 1297240 .第一 FET群F1的各閘電極17與第一控制端子墊ci。 第二連接手段CN2係在由銲墊金屬層30組成的配線 _· Μ連接南電阻體HR2及低電阻體LR2、電阻體，連接 第二FET群F2的各閘電極17與第二控制端子墊C2。 南電阻體HR1係與動作區域100的通道層12同程度 的車乂低的峰值濃度（2至4X i〇17cm_3)的n型雜質的植入區 域，薄膜電阻為1KQ/□左右，具有5ΚΩ以上（例如1〇κ ，Ω左右）的電阻值。高電阻體HR2也是一樣的構造（第3圖 藝⑷）。離子植人區域的雜質濃度因深度而變化，故離子植 入區域的雜質濃度係以峰值濃度代表。 低屯阻肢LR1係與動作區域丨〇〇的源極區域1 8及汲 極區，19同程度的高濃度（1至1·5Χ l〇iW3)的雜質區 =薄膜電阻為100 Ω/口左右，具有3至5ΚΩ左右的電阻 值。低電阻體LR2也是一樣的構造。 、t Ρ且體QR1(qR2也—樣）在此處係與高電阻體 t配一樣的電阻體。t阻體0R1(0R2)係以以下的目的而 ㈣^止高頻信號對成為交流接地的控制端+ Ctl 1 (Ctl2) f :電位’經由閘電極漏出。此電阻體0R1(0R2)也可 =2低電阻體LR1同樣的雜質濃度的植入區 電阻值者。但是，因為沒有來自間電極的高頻 佳。因故來自閘電極的高頻錢早點使其衰減較 ’電阻體GR1係以連接於閘電極的附近較佳。 且’第一連接手段CN1盥第-逯接丰妒从 部分係並行配 〃弟-連接手& CN2的一 置於/、通輸入端子墊ί與第一 FET群F1與 317497 19 1297240 -第二FET群F2之間。而且，經由氮化膜6〇與連接共通輸 _•入端子墊I與第一 FET群F1與第二FE丁群F2之銲墊配線 '13〇父叉。如此，在本說明書中稱銲墊配線130與連接手 .段交又的區域為交又部CR。具體上如第2圖（八)的影線所 不，銲墊配線130與第一連接手段CN1及第二連接手段 CN2分別父又的區域為交叉部CR。交又部的第一連接 .、手段CN1及第二連接手段(：^2係藉由低電阻體lri及[μ /構成（第3圖（B))。 # 本實施形態的高電阻體HR1係連接於第一控制端子 墊C1與第一連接手段CN1的交叉部CR之間。而且，高 電阻體HR2係連接於第二控制端子塾〇與第二連接手段 CN2的父叉部CR之間。而且，串聯連接於第一連接手段 ^N1及第二連接手段⑽的各路徑中，分別構成其一部 刀而且，南電阻體HR卜HR2係各自連接於第一控制端 子墊ci及第二控制端子墊C2的近旁。具體上係連接於距 鲁各控制端子墊C1、C21〇〇// m以内。 據此，可確實地衰減對串聯連接於高電阻體hr 下 =也一樣）的低電阻體LR1(LR2)等的連接手段茂漏的高 '員L唬。咼頻信號的洩漏係來自配線與連接手段交叉的交 之/曳漏佔了其大部分。但是，實際上雖然少量，但高 如號仍會經由基板’自高頻信號傳輸中的配線、電極、 $作區域等m丨連接手段。例如在數瓦的大電力的高頻 ^號傳輪時無法忽視其浪漏成分。也就是說，在高電阻體 連接於距第一控制端子墊C丨（第二控制端子墊C2也一 317497 20 1297240 ' 車1遠的位置，在高電阻體HR1與第一控制端子墊Cl之 ’、/連接手段CN1的構成要素係連接有由例如1 該复Γ電㈣或銲墊金屬層％構成的配料的情形時，對 傳輪中阻肢等，而頻信號會經由基板’自高頻信號 .高：電極、動作區域等洩漏。而且，所洩漏的 .二控的情況”漏到第-控制端子墊或第 、制=塾So實:形態，將高電阻體HR1連接於距第-古计h ㈣以下的近旁。據此，即使存在茂漏 :如號的低電阻體LR1 ’也因其距離（高電阻#刪至 二控制料墊C1的距離）變短，而使高缝號、漏的機 因高電阻體HR1短可配置於第—控制端子塾 空間、。«的共通輸入端子墊工之間的空間，故無須特別的 亦即，連接開關MMIC的第一及第二控制端子墊ei、 C2與間電極，成為控制信號線的第一及第二連接手段 CN1、CN2 ’與傳輸高頻信號的銲墊配、線130交又時，在 其控制信號線中’在控制端子墊的近旁連接5ΚΩ以上的高 ::體：、HR2二而且，在高電阻體hri、_與間電 °之3 ’使控制仏號線與傳輸高頻信號的鮮墊配3〇 交叉。 藉由作成這種佈局（lay_)，即使高頻類比信號由共通 輸入端子墊ί經由氮化膜6〇a漏到第一連接手段 二連接手段CN2也-樣），藉由則左右以上的高電阻體 317497 2】 1297240 HRI(HR2)^漏的信號也會衰減。而且， =到達第一控制端子墊。(第二控制端^ 電子塾1的高頻信號因不會高頻地攻漏到GND ::二弟-控制端子墊。(第二控制端子墊C2)，故可抑制 /、通輸入端子1N_第一輸出端子ουτι(或第二輪出 OUT2)間的插入損失的增加。 〗出知子 、而且，高電阻體mu、HR2如已經敘述般係、設作 •暹層12同程度的雜質濃度。據此，因可以短的距離得到古 籲的電阻值’故可不增大晶片尺寸而抑制插人損失的增加= 亦即，對於僅藉由低電阻體LR1(LR2)得到高的電阻曰值（汉 Ω以上）’需充分地使其寬度變窄，或充分地確保長度。實 際上因形成圖案（patterning)的微細化有極限，故需以長产 確保所希望的電阻值。但是，在由交叉部CR到二制 墊C1，或由交叉部CR到控制端子墊C2的路徑中的空間 中，5ΚΩ以上的電阻分別容納不下。因此，發生僅為配置 鲁5ΚΩ以上的電阻而需要準備特別的空間，以致晶片面積變 大。因此如本實施例，若以高電阻體HRi、HR2構成5K Ω以上的電阻，則因充分地容納於其空間，故無須特別使 晶片尺寸增大。 而且，製程上僅藉由變更通道層12的形成的遮罩圖案 (mask pattern)就能形成高電阻體HRI、HR2。 此外’為了避免晶片尺寸的增大，實現反向控制型的 邏輯，需牽繞第一連接手段CN1及第二連接手段CN2，使 其與銲墊配線130交叉。此情形，因需要牽繞部分的距離， 317497 22 1297240 .故銲墊配線130下方的電阻體連接低電阻體LR1、LR2的 ‘話較佳。 _· 其次參照第4圖，針對第二實施形態來說明。第二實 ，施形態係第一開關元件F1及第二開關元件F2採用 、 HEMT。此外，針對與第一實施形態重複的部分係省略說 明。 - HEMT日夺開關電路裝置的電路圖及俯視圖也與第圖 、及第2圖（A)—樣。在第4圖分別顯示第2圖（八）的a-a線（^ 鲁4圖（A))、b_b線（第4圖⑻）、d_d線（第4圖（c))、μ線（第 4圖（D))的剖面圖。 如第4圖（A)所不，基板係在半絕緣性GaAs基板3工 上疊層非摻雜的緩衝層32，在緩衝層32上依次疊層成為 電子供應層的n+AlGaAs層33、成為通道（電子移動）層的 非摻雜InGaAs層35、成為電子供應層的 在電子供應層33與通道層35間配置有間隔層⑽讀 • layer)34。 緩衝層32係未添加有雜質的高電阻層，其膜厚為數千 左右。在電子供應層33上疊層成為阻障層％的非換雜 的AlGaAs層，以確保預定的时麼㈣制⑽"〇吨〇與夾 ^電壓田(pinch-off v〇ltage)。而且，將成為覆蓋層的 37宜層於取上層。在覆蓋層37添加有高濃度的雜質， 該雜質濃度係1至5X l〇〗8cm-3左右。 、 电子1、應層33、阻障層36、間隔層34係使用能隙 gap)比通道層35還大的材 i八w柯枓。而且，在電子供應層33添 317497 1297240 • 加有2至4x 10]8cnT3左右的η型雜質（例如Si)。 " 而且，藉由這種構造，由電子供應層33之n+AlGaAs 層的施體（donor)雜質產生的電子朝通道層35侧移動，形 ^ 成有成為電流路徑（current path)的通道。其結果，電子與 施體離子（donor ion)變成以異質接合（heterojunction)界面 為交界，空間上被分離。電子係移動於通道層35，惟因施 體離子不存在，故庫倫散射（Coulomb scattering)的影響非 ▲常少，可具有高電子遷移率（mobility)。 ·» HEMT的動作區域100係藉由被到達缓衝層32的絕緣 化層50分離而形成。以下HEMT的動作區域100係指被 絕緣化層50分離，配置有HEMT的源電極13、15、汲電 極14、16以及閑電極17的區域之半導體層。亦即以包含 構成HEMT之電子供應層33、通道（電子移動）層35、間隔 層34、阻障層36、覆蓋層37等的所有之各半導體層的整 體之區域當作動作區域100。 _ 絕緣化層50並非電性上完全絕緣，而是藉由離子植入 雜質（B+)，在遙晶層（epitaxial layer)配設載子捕獲（carrier trap)，為絕緣化的區域。亦即在絕緣化層50，蟲晶層係存 在雜質，惟藉由絕緣化用的B +植入而被鈍化（inactivate)。 也就是纟兄5錯由在以弟2圖（A)的^^點鍵線顯不的動作 區域100的外周形成絕緣化層50，使HEMT的動作區域 100被分離。 藉由去除動作區域100的添加有高濃度雜質的覆蓋層 37，配設源極區域37s及汲極區域37d。在源極區域37s 24 317497 1297240 及汲極區域37d連接以第一展今屬恳 ^層孟屬層之歐姆金屬層10形成 的源電極13、汲電極14，在其上層藉 弟—層金屬層之銲 塾金屬層30形成有源電極15、汲電極16。 而且，在動作區域100藉由蝕刻（etching)去除配置右 間電極η的部分之覆蓋層37,露出非摻雜的AlGaAs芦有 36，使第二層金屬層之閘極金屬層2〇肖特基連接，形成閑 電極17 〇 而且’在此的圖示係省略，惟周邊雜質區域150也藉 •由以絕緣化層50分離而形成較的形狀，各電阻也藉由^ 保具有所希望的電阻值之距離（長度）及寬度，以絕緣化層 50分離周圍而形成。 曰 、弟:連接手段CN1係在由銲墊金屬層3()組成的配線 t連接高電阻體HR1及低電阻體LR1、電阻體qri，連接 第FET群F1的各閘電極17與第一控制端子塾c工。 、第=連接手段CN2係在由銲墊金屬層3()組成的配線 _ 7連接高電阻體HR2及低電阻體LR2、電阻體〇R2，連接 第二FET群F2的各閘電極17與第二控制端子塾c2。 配線JV[係在基板表面隔著氮化膜6〇延伸，其下方係 被絕緣化層50絕緣。 在此，如第4圖（B)、（〇所示，本實施形態的高電阻 =HR1(以下HR2也一樣）係藉由去除覆蓋層37，露出比覆 風層37還下的半導體層之區域構成。亦即高電阻體HR玉 ^有蝕刻覆蓋層37而成的凹陷部1〇1，在凹陷部1〇1的兩 糙殘存成為連接用的接觸部1〇2之覆蓋層37。接觸部ι〇2 317497 25 1297240 如圖：示係原封不動地連續連接於低電阻體⑶的覆蓋層 電阻疋件電極（未圖示），用以連接於 ayvPa 电4日^月形下，可藉由HEMT的第 --層金屬層之歐姆金屬層10及第三層金屬層之鲜塾金屬 層30，與源電極及汲電極同樣地形成。 此外’如弟4圖（C)所示在高電阻體咖的接觸部⑽ 與低電阻體LR1連接的情形下，其邊界雖變得不明確，惟 贏在此係以_電阻元件電極的接觸之必要最小限的區域 (在此例如為長度3 // m左右）為止當作接觸部！们。 而且在圖的f月形中，在凹陷部j 〇工的底部露出阻障層 =6如此，藉由配設露出阻障層％的凹陷部Μ!，使接觸 部上〇2、通道層35、變成電阻體的電流路徑，通道層35變 成貝貝上的电阻層。而且’通道層35因薄膜電阻比覆蓋層 37還高數倍（例如400Ω/〇)，故據此可以短的距離得到具 有高電阻值的高電阻體HR1。在本實施形態中，藉由配設 凹陷部10卜使薄膜電阻為Rs—ΟΟΩ左右的高電阻體 HR1。凹陷部ιοί例如為5〇# m左右的長度。 另一方面’如第4圖（D)所示，低電阻體LR1 (以下LR2 也一樣）係藉由確保必要的距離（長度）與寬度，以絕緣化層 50分離而形成。低電阻體LR1係覆蓋層37原封不動地殘 召著。覆盍層37因雜質濃度高、厚度也厚，故覆蓋層37 雙成低電阻體LR1的主要電流路徑。在此，低電阻體lr1 的薄膜電阻Rs係設為1 〇〇 Ω左右。 %阻體OR1 (以下〇R2也一樣）在此係與高電阻體HR1 26 3]7497 1297240 :—樣的構造。但是不限於此，為與低電阻體lri 一樣的電 .阻體也可以。但是，為了消除來自間電極的高頻信號的茂 -漏，來自閘電極的高頻信號儘早使其衰減較佳。因此，電 '阻爿豆1連接於閘電極的附近較佳。 而且第連接手段CN1與第二連接手段CN2的一 部分係並行配置於共通輸入端子墊j與第—fet群n盥 _第二贿群F2之間。而且，第一連接手段⑽與第二連 贏接手段CN2係在交叉部CR巾隔著氮化膜⑼與銲塾配線 籲no交叉（參照第2圖（A))。 交又部CR的第-連接手段CN1及第二連接手段CN2 係由低電阻體LR1、LR2構成。 鬲電阻體HR1係連接於第一控制端子墊ci與交叉部 CR之間。而且，高電阻體HR2係連接於第二控制端子墊 C2與交叉部CR之間。而且，高電阻體聰、腦係各自 連接於第-控制端子，C1及第二控制端子墊〇的近旁。 鲁據此，可確實地衰減對串聯連接於高電阻體hri(以下hr2 也一樣）的低電阻體LR1(LR2)等的連接手段浪漏的高頻产 號。具體上係將高電阻體HR1連接於距第一控制端子墊 CUOO/zm以下的近旁。據此，即使在高電阻體聰盘第 -控制端子墊C1之間，存在作為第—連接手段⑽的構 成要素而洩漏高頻信號的其他低電阻體或存在由銲墊金屬 層30構成的配線等’也因其距離（高電阻體hri至第一栌 制端子墊0：丨的距離）變短，高頻信號洩漏的機會少。而且二 因南電阻體HR1短可配置於第—控制端子墊ci與鄰接 317497 27 1297240 :的共：輸入端子墊1之間的空間，故無須特別的空間。 據此，即使高頻類比信號由共通輸 ':手ΓΝ1(第二連接手段㈤)，藉由5ΚΩ左右以上的連高 電阻體腿⑽辦漏的信號也.會衰減。亦即，漏出的^ 頻#號不會到達第—控制端子塾C1(第二控制端子墊 '=自：通輸入端子藝1的高頻信號因不會高頻地茂漏 •丨ND “立之弟—控制端子墊。(第二控制端子墊 •故可抑制共通輪人端子.第―輸出端子〇υτι(或第 出端子OUT2)間的插入損失的增加。 別 對於僅藉由低電阻體LR1(LR2)得到高的電阻值（5KQ 以上），需充分地使其寬度變窄，或充分地確保長度。實際 上因形成圖案的微細化有極限，故需以長度確保所希望^ 電Ρ值口此，若電阻變大，則在晶片上無法容納於銲墊 或元件的間隙，即發生僅為了配置電阻而準備特別的空間 #之需要，有晶片面積變大之問題。亦即，若想僅藉由低電 阻體LR1(LR2)構成5ΚΩ以上的電阻，則無法容納於交又 邛CR至第一控制端子墊C1，或交叉部CR至第二控制端 子墊C2的路徑中的空間。因此，如本實施形態，以高電 阻體HR1、HR2構成5ΚΩ以上的電阻。據此，因充分地 容納於交又部CR至第一或第二控制端子墊的路徑中的空 間’故無須特別增大晶片尺寸。 口此在本貫施形悲中係採用去除覆蓋層3 7，以薄膜 電阻高的通道層35當作實質上的電阻層之高電阻體 317497 28 1297240 HR1 (HR2)。據此，因可減小晶 2 , 月上的電阻體的佔有面積， 故可抑制晶片面積的增大，可夢 積 ^ 」农減兩頻類比信號。 在第5圖係顯示本發明的第二 J乐—只靶形態。第5圖係高 電阻體mu(mi2也一樣）盥動作ρ μ 口你门 也— 你八、動作區域10〇的部分剖面圖， 為弟2圖（Α)的d-d線及a-a線剖面圖。
第三實施形態係在第二實施形態的阻障層％上配設
InGaP層40,在高電阻體的凹陷部ι〇ι底部露出咖層 4 0的構造。 據此，因容易被氧化的A1GaAs層之阻障層％ 狀態穩定的InGaP層40覆蓋，故可得到可靠度比第一實 施形態還良好的電阻。 貝 而且，GaAs覆蓋層37可在形成凹陷部ι〇ι時藉由渴 式蝕刻（wet etching)，簡單地進行與InGap層的選擇比非 常大的選擇#刻。因此，可以廉價形成再現性佳的凹陷部 101 〇 而且，此情形下在動作區域100中，去除111(}&1>層40 使阻障層36露出，形成閘電極17。此時，在到正要進行 閘極金屬層20的蒸鍍（evaporation)前，可藉由^^"層4〇 保護阻障層36，故可提高HEMT的特性。 在第6圖係顯示本發明的第四實施形態。第6圖係高 電阻體HR1(HR2也一樣）與動作區域100的部分剖面圖， 為第2圖（A)的d-d線及a-a線剖面圖。 第四實施形態係在第二實施形態的阻障層36上配設 InGaP層40，蝕刻覆蓋層37及InGaP層40，當作設有凹 317497 29 1297240 .陷部1〇1的高電阻體HR1(HR2)，在其凹陷部1〇1底部霖 :出阻障層36的構造。 ^ ' 同樣地，在配設有1nGaP層40的第三實施形態中， -因為也有除了通道層35外，高濃度的InGap層也^為電 阻層，故薄膜電阻多少比第二實施形態還低之問題。另一 方面，在第四實施形態中，在凹陷部1〇1中，由於也去除 高濃度hGaP層40，故與第一實施形態一樣，實質上幾乎 可僅將通道層35作成電阻層。因此，薄膜電阻變成與第二 ••實施形態同等，與第三實施形態比較’可提高薄膜電阻值。 亦即可藉由與第三實施形態相同的長度與寬度提高電阻 值。 而且，在此情形的動作區域100中，去除InGaP層40 使阻卩早層3 6露出，形成閘電極17。到正要進行閘極金屬 層2〇的蒸鍍前，可藉由InGaP層40保護阻障層36，故可 提南HEMT的特性。 φ 而且，在HEMT的磊晶構造，對於在覆蓋層37與阻 P早層36之間，復具有AlGaAs層、GaAs層的重複或InGaP 層的磊晶構造，也同樣地可實施。 參照第7圖及第8圖，說明本發明的第五實施形態。 第7圖及第8圖係顯示具有三個開關元件的 SP3T(Single Pole Three Throw :單極三投）。第 7 圖係顯示 第五實施形態的開關MMIC的一例之電路圖。 開關MMIC係由各自串聯連接三段FET，而成為開關 元件的第一 FET群F1、第二FET群F2、第三FET群F3 30 317497 1297240 組成。而且，第一 FET群F1的一端的FET的源電極（或没 電極）、弟二F E T群F 2的^一端的F E T的源電極（或 >及電極）
V ，以及第三FET群F3的一端的FET的源電極（或；及電極）係 _ 連接於共通輸入端子IN。而且，第一 FET群F1的三個FET 的閘電極係各自經由第一連接手段CN1連接於第一控制 端子Ctll，第二FET群？2的三個卩丑丁的閘電極係各自經 由第二連接手段CN2連接於第二控制端子Ctl2。而且，第 •三FET群F3的三個閘電極係各自經由第三連接手段CN3 •連接於第三控制端子Ctl3。 而且，第一 FET群F1的另一端的FET的没電極（或源 電極）係連接於第一輸出端子OUT1。而且，第二FET群 F2的另一端的FET的没電極（或源電極）係連接於第二輸出 端子OUT2，第三FET群F3的另一端的FET的汲電極（或 源電極）係連接於第三輸出端子OUT3。 施加於第一、第二及第三控制端子Ctll、Ctl2、Ctl3 $的控制信號係變成任一個為Η位準，其他為L位準的組 合，施加有Η位準的信號之FET群導通（ON)，將輸入至 共通輸入端子IN的高頻類比信號傳輸至任一個輸出端 子。第一連接手段CN1、第二連接手段CN2及第三連接手 段CN3係包含電阻，電阻係以以下的目的而配置：防止高 頻信號對成為交流接地的第一控制端子Ctll、第二控制端 子Ctl2、第三控制端子Ctl3的直流電位，由閘電極等漏出。 第8圖係將第7圖的電路積集化於一個晶片的開關 MMIC的圖，第8圖（A)為俯視圖，第8圖（B)、（C)為第8 31 317497 1297240 圖（A)的f-f線剖面圖。 釀
_ 在GaAs基板配置進行開關的三個FET群。第一 FET ，群F1例如為串聯連接FET1_1、FET1_2、FET1-3的三個 ,FET者。第二FET群F2例如為串聯連接FET2-1、FET2-2、 FET2-3者。第三FET群F3例如為串聯連接FET3-1、 FET3-2、FET3-3 者。 在構成各FET群的9個閘電極各自連接有第一連接手 ，段CN1、第二連接手段CN2、第三連接手段CN3。而且， •連接於共通輸入端子IN、第一輸出端子OUT1、第二輸出 端子OUT2、第三輸出端子OUT3的電極墊I、01、02、 03與各自連接於第一控制端子Ctll、第二控制端子Ctl2 及第三控制端子Ctl3的三個電極墊Cl、C2以及C3係配 設於基板的周邊。在各銲墊的周邊，為了提高隔離而配置 有高濃度的周邊區域150。 由以虛線顯不的弟^一層金屬層構成的配線係在各FET I的閘電極形成時同時形成的閘極金屬層（例如Pt/Mo)20，由 以實線顯示的第三層金屬層構成的配線係進行各元件的連 接及銲墊的形成之銲墊金屬層（Ti/Pt/Au)30。為第一層金屬 層且歐姆地接觸於基板的歐姆金屬層（AuGe/Ni/Au)係形成 各FET的源電極、汲電極等，在第8圖中因與銲墊金屬層 重疊，故未圖示。 第一 FET群F1、第二FET群F2、第三FET群F3由 於分別是同樣的構成，故以下主要係針對第一 FET群F1 來說明。FET1-1係由上侧延伸的梳齒狀的3條銲墊金屬層 32 317497 1297240 :3〇為，接於共通輪入端子墊…源電極u(或沒電極），在 、下有以歐姆金屬層形成的源電極（或沒電極）。而且，由 --下側延伸的梳齒狀的3條銲墊金屬層3〇係feti]的沒電 -極16(或源電極），在其下有以歐姆金屬層形成的沒電極（或 源電極）。此兩電極係配置成咬合梳齒的形狀，在其間，以 閘極金屬層2〇形成的閘電極17係配置成5條梳齒形狀。 動作區4 100係例如藉由離子植入到GaAs基板，形 點鏈線的區域。或者，在GaAS基板疊層複數層半 ¥體層’错由以絕緣化層5G分離形成於—點鏈線的區域。 在FET1-2 [由上側延伸的3條源電極 係與附μ的汲電極16連接。其中，此電極只不過；y 頻仏號的通過點，—般無須導出至外部，故未配^有銲塾。 而且由下側延伸的3條没電極16(或源電極）係連接於 = 1-3的源電極15。此電極也—樣，只不過是高頻信號 、、過點，般無須導出至外部，故未配設有銲墊。在此 ，兩電極下有歐姆金屬層。此等電極係配置成咬合梳齿的形 大在，、間，以閑極金屬層2〇形成的閑電極^ 7係配置成 5條梳齒形狀。多段串聯連接F E τ的開關電路裝置與f咖 段的開關電路裝置比較，在FET群為㈣時，為能忍受 更大的電愿振幅’故成為高輸出開關電路裝置。此時，在 串，連接FET日文成為連接點的即丁的源電極或汲電極一般 因！須導出至外部，故無須配設銲墊。 FET1-3係由上侧延伸的梳齒狀的3條銲墊金屬層3〇 為源電極以或汲電極)’在其下有以歐姆金屬層形成曰的源 317497 33 1297240 :電極13(或沒電極）。^，由下側延伸的梳齒狀的3條_ ，上金屬層30係連接於輸出端子墊〇1的汲電極16(或源電 ’極)，在其下有以歐姆金屬層形成的汲電極Η(或源電極 —此兩電極係配置成咬合梳齒的形狀，在其間，以閘極全屬 層2〇形成的閘電極17係配置成5條梳齒形狀。 蛣二t ’圖的^線剖面圖係藉由離子植入形成動作區 的FET的情形與第2圖⑻-樣，HEMT的情形伟 -與第4圖（A)—樣。 係 •第一 FET君羊F1的夂^ 〇 的各FET的間電極Π在動作區域1〇〇 外It由由閘極金屬層2〇細点& 藉由第-連接手、Γ 20整合各梳翁， ^ 又 1連接於第一控制端子墊ci 〇 第一連接手段CN1係藉由低電 聯連接於距第一控制端職准串 體連接有5ΚΩ以上：/ 以内，藉由高電阻 〇 的電阻體0R1也可以。此情形下，卽 =頻信，經由基板，自高頻信號傳輸中的配線、電極、 •簡^鴻漏到第一連接手段⑽，也能藉由高電阻體 =漏的信號衰減，可防止高頻地：體 罘一控制端子墊C1。介如 弘值之 連接手段⑽也-樣即’可防止插入損失的增加。第三 弟8圖（B)、（C)係交又部CR 糟由離子植入形成動作區域 HEMT的情形。 丨月办罘8圖（C)係 如圖所示，第- 槿杰户甘 連接手段CN2係藉由低電阻體 在/、一部分串聯連接高電阻體腦。第二連接手段 317497 34 1297240 CN2係在以影線顯示的交叉部CR中，係隔著氮化膜60與 •連接共通輸入端子墊與第三FET群F3的銲墊配線130交 μ ，叉。交叉部CR的第二連接手段CN2係藉由低電阻體LR2 . 構成。 而且，高電阻體HR2係連接於第二控制端子墊C2與 第二連接手段CN2的交叉部CR之間。而且，串聯連接於 第二連接手段CN2的路徑上。而且，高電阻體HR2係連 ’接於距第二控制端子墊C2100 // m以内。 據此，可確實地衰減對串聯連接於高電阻體HR2的低 電阻體LR2等的連接手段洩漏的高頻信號。 高電阻體HR2的第8圖（A)的h-h線剖面圖係與第3 圖（A)或第4圖（B)—樣。亦即，藉由離子植入形成動作區 域100的FET時（第3圖（A))的高電阻體HR2係藉由將與 形成通道層12的雜質相同的雜質離子植入到GaAs基板， 使成為與通道層12同等的峰值濃度，而形成5K Ω以上的
而且，HEMT時（第4圖（B))的高電阻體HR2係藉由周 圍被絕緣化層50分離，蝕刻覆蓋層37，形成5K Ω以上的 電阻值。HEMT時，第8圖（A)的g-g線剖面圖與第4圖（C) 一樣。如第4圖（C)所示，在凹陷部101露出其下層的半導 體層，因覆蓋層37下層的半導體層變成電阻層，故可以短 的距離提高電阻值。 而且，HEMT時的基板構造及高電阻體HR2為與第三 實施形態或第四實施形態一樣的構造也可以。 35 317497 1297240 本毛明係-個連接手段與鮮塾配線交又的情 連接的控制端子塾與交叉部cr之間二要： 以外，連接於連接手段 丌即’在此 ^ 、电阻體的佈局不限於上述的例 子。例如在開關MMIC，對 I 〇例 段的配線Μ的~部分連接二而、1值在構成連接手 刀運接其他的電阻體也可以。 而且’開關元件係多段連接的FET的情形為四段以上 也可以。而且’如第圖 樣地可f施。 /、航為-段的SPDT也同 此外，高電阻體不為雜 下層的半導體層之區域也可 等形成的金屬電阻也可以。 貝植入區域或蝕刻覆蓋層露出 以’例如為藉由被蒸鍍的NiCr 【圖式簡單說明】 第1圖是說明本發明用的電路圖。 第2圖是說明本發明用的⑷俯視圖、⑻剖面圖。 第3圖(A)及（B)是說明本發明用的剖面圖。 f 4圖（A)至（D)是說明本發明用的剖面圖。 弟5圖疋說明本發明用的剖面圖。 弟6圖疋說明本發明用的剖面圖。 第7圖是說明本發明用的電路圖。 第8圖是說明本發明用的（A)俯視圖、（⑴剖面圖、（c) 剖面圖。 第9圖（A)及（B)是說明習知技術用的電路圖 弟1 〇圖疋說明習知技術用的俯視圖。 317497 36 1297240 第11圖是說明習知技術用的剖面圖。 【主要元件符號說明】 ，10 歐姆金屬層 11 基板 12 通道層 13 第一源電極 14 第一汲電極 15 弟二源電極 16 第二汲電極 17 閘電極 18 源極區域 19 >及極區域 .20 閘極金屬層 30 鲜墊金屬層 • 31 GaAs基板 32 緩衝層 33 電子供應層 34 間隔層 35 通道層 36 阻障層 37 覆蓋層 37s 源極區域 37d >及極區域 40 InGaP 層 50 絕緣化層 60 氮化膜 100 動作區域 101 凹陷部 • 102 接觸部 120 閘極配線 130 銲墊配線 150 周邊雜質區域 211 基板 215 源電極 216 没電極 217 閘電極 220 閘極金屬層 230 銲墊金屬層 260 氮化膜 330 銲墊配線 350 周邊雜質區域 Cl 第一控制端子墊 C2 第二控制端子墊 C3 第三控制端子墊 CN1 第一連接手段 CN2 第二連接手段 37 317497 1297240 CN3 第三連接手段 -Ctll 第一控制端子 -Ctl3 第三控制端子 F2 第二開關元件 HR1、HR2高電阻體 IN 共通輸入端子 Μ 配線 • 02 第二輸出端子墊 _〇R1、OR2、OR3電阻體 OUT2 第二輸出端子
Rl、R2 電阻 CR 交叉部
Ctl2 第二控制端子 F1 第一開關元件 F3 第三開關元件 I 共通輸入端子墊 LR1、LR2、LR3低電阻體 01 第一輸出端子墊 03 第三輸出端子墊 OUT1 第一輸出端子 0UT3 第三輸出端子
38 317497
Claims (1)
- 第94135824號專利申請案 (97年2月22曰） 1297240 十、申請專利範圍 1 · 一種化合物半導體開關電路裝置，係包含： 複數個開關元件； 共通輸人料’共料接於前述複數個開關元件 的各個開關元件的源極或汲極； 複數個輸出端子，各自連接於該各_元件的没 極或源極；以及 朽複數個控制端子，各自連接於該各開關元件的閘 極， 其特徵為將： 該各開關元件；〗自連接該各控制端子與對岸 該控制端子的該各開關元件之複數個連接手段及 ^該各端子的複數個銲塾，積減於化合物半導體 端子之具::广連接成為該共通輸入 一 一該各開關凡件的配線交叉的交叉部，在 =該控制端子的銲塾與蚊叉部之間串聯連 一部：電阻體’該高電阻體係構成該-個連接手段的 2.:申：專利範圍第2項之化合物半導體開關電路裝 八中，另一個該連接手段係具有： 共通輸入端子 ^ /、運接成為該 '墊〃該各開關TL件的配線交叉的 f-，又部，在成為另—該控制端子的銲墊丄 電祖體係構成該另—的=該另-的向 3Π497修正本 39 129724ο 第94135824號專利申請案 (97 年 2 月 22 ‘ \ 如申請專利範圍第1項之化合物半導體開關電路裳 4 置’其中’該高電阻體係連接於距成為該一個控制端 子的銲墊之100# m以内。 如申請專利範圍第1項之化合物半導體開關電路裝 其中’該各開關元件係具有離子植入雜質到該其 板而形成的通道層之FET，該高電阻體係由該雜質的 植入區域構成，具有與該通道層同程度的峰值濃度。 5·如申請專利範圍第丨項之化合物半導體開關電路袈 置其中’該各開關元件係在該基板上疊層：緩衝芦、 電子供應層、通道層、阻障層以及成為覆蓋層的半導 體層之高電子移動度電晶體（HEMT)，該高電阻體係 藉由去除該覆蓋層，露出比該覆蓋層還下方的該半導 體層之區域構成。 Λ 、 6·如申巧專利範圍第5項之化合物半導體開關電路裝 置，其中，該高電阻體係薄膜電阻比該覆蓋層還^。 7·如申請專利範圍第5項之化合物半導體開關^路^ 置L其中，構成讓高電阻體的半導體層的最上層係、該 阻障層。 乂 8·如申請專利範圍第5項之化合物半導體開關電路裴 置’其中，在該阻障層上配置有InGap層，構 電阻體的半導體層之最上層係該InGaP層。取〜南 9’如申請專利範圍帛1項之化合物半導體開關電路裝 置’其中，該高電阻體係具有5K Ω以上的電阻值衣> 1〇.如申請專利範圍第1項之化合物半導體開關電路掌 置，其中，該配線係藉由構成該銲墊的銲墊金屬層衣 317497修正本 40 1297240 H，又部的該連接手段係在該配線下方隔著絕緣 申：專利範圍第10項之化合物半導體開關電路裝 ，/、中，配置於該銲墊金屬層下方的該連接 具有低的薄膜電阻值的低電阻體。 ’、 m青專利範圍第i項之化合物半導體開關電路裝 中’同頻類比信號係傳輸於該配線。 13·種化合物半導體開關電路裝置，係包含： 筮—μ曰曰一 ^ ^ 號專利申請案 (97年2月22曰） 9幕·2月2!修正替換頁 第一開關元件及第二開關元件； 或沒=通輸入端子，共通連接於該兩開關元件的源極 第一輸出端子及第二輸出端子，各自連接於兮 開關元件的沒極或源極；以及 稷於該兩 第=控制端子及第二控制端子，各自連接於該 開關元件及第二開關元件的閘極，並將，、πχ 該第一及第二開關元件；連接該第一控制端 該第—開關元件之第一連接手段；連 制端子盥哕繁-問明-从 以弟一才工 /、μ弟一開關疋件之第二連接手段；配置於 。弟開關7G件及第二開關元件各 子的複數個銲墊，積集化於化合物半導趙基板各" =弟-連接手段及該第二連接手段係具有··盘連 第：ί:共Π入端子之銲塾與該第一開關元件及 汗關7L件的配線各自交叉的交叉部，在成 一控制端子的銲墊與該交又部之間以及在成為該°第 二控制端子的銲墊與該交又部之間，各自串聯^接有 317497修正本 41 1297240 辜启曰修正替換頁 第94135824號專利申請案 (97年2月22曰） 具有薄膜電阻值比該交叉部的連接手段的薄膜電阻 值退焉的南電阻體’該南電阻體係各自構成該第一連 接手段及該第二連接手段的一部分。42 317497修正本
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004371831A JP4939748B2 (ja) | 2004-12-22 | 2004-12-22 | 化合物半導体スイッチ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200623628A TW200623628A (en) | 2006-07-01 |
| TWI297240B true TWI297240B (en) | 2008-05-21 |
Family
ID=36695845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094135824A TWI297240B (en) | 2004-12-22 | 2005-10-14 | Chemical compound semiconductor switch circuit device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7339210B2 (zh) |
| JP (1) | JP4939748B2 (zh) |
| KR (1) | KR100725575B1 (zh) |
| CN (1) | CN1794582B (zh) |
| TW (1) | TWI297240B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324708C (zh) | 2002-09-09 | 2007-07-04 | 三洋电机株式会社 | 保护元件 |
| JP4535668B2 (ja) * | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
| JP2004260139A (ja) * | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4024762B2 (ja) * | 2004-01-16 | 2007-12-19 | ユーディナデバイス株式会社 | 高周波スイッチ |
| JP4939750B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP4939749B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| TW200642268A (en) * | 2005-04-28 | 2006-12-01 | Sanyo Electric Co | Compound semiconductor switching circuit device |
| KR100876604B1 (ko) * | 2007-07-13 | 2008-12-31 | (주)페타리 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209847A (ja) * | 1986-03-11 | 1987-09-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS62213175A (ja) * | 1986-03-13 | 1987-09-19 | Nec Corp | 化合物半導体装置 |
| JPH11111927A (ja) * | 1997-10-06 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001217257A (ja) * | 2000-01-31 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP3375928B2 (ja) * | 2000-02-08 | 2003-02-10 | 富士通カンタムデバイス株式会社 | 半導体装置 |
| JP2002368194A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| JP2003309130A (ja) * | 2002-04-17 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体スイッチ回路装置 |
| JP4236442B2 (ja) * | 2002-10-17 | 2009-03-11 | 三洋電機株式会社 | スイッチ回路装置 |
| JP2004260139A (ja) * | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4128091B2 (ja) * | 2003-02-20 | 2008-07-30 | 三洋電機株式会社 | スイッチ回路装置 |
-
2004
- 2004-12-22 JP JP2004371831A patent/JP4939748B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-14 TW TW094135824A patent/TWI297240B/zh not_active IP Right Cessation
- 2005-12-13 CN CN2005101317062A patent/CN1794582B/zh not_active Expired - Fee Related
- 2005-12-15 KR KR1020050123964A patent/KR100725575B1/ko not_active IP Right Cessation
- 2005-12-22 US US11/314,804 patent/US7339210B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006179706A (ja) | 2006-07-06 |
| JP4939748B2 (ja) | 2012-05-30 |
| KR100725575B1 (ko) | 2007-06-08 |
| TW200623628A (en) | 2006-07-01 |
| CN1794582B (zh) | 2011-09-21 |
| US7339210B2 (en) | 2008-03-04 |
| KR20060071878A (ko) | 2006-06-27 |
| CN1794582A (zh) | 2006-06-28 |
| US20060163609A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI297240B (en) | Chemical compound semiconductor switch circuit device | |
| US7977198B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI339497B (en) | Chemical compound semiconductor device | |
| US8969973B2 (en) | Multi-gate semiconductor devices | |
| KR100725574B1 (ko) | 화합물 반도체 스위치 회로 장치 | |
| US7358788B2 (en) | Compound semiconductor switching circuit device | |
| TWI296462B (en) | Compound semiconductor switch circuit device | |
| KR100684241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006310509A (ja) | 化合物半導体スイッチ回路装置 | |
| JP2014239201A (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
| JP6705383B2 (ja) | 半導体装置、アンテナスイッチ回路および無線通信装置 | |
| TW200406917A (en) | Switch circuit device | |
| JPH02214125A (ja) | 無線周波数スイッチング回路 | |
| JP2005340550A (ja) | 半導体装置 | |
| TW200406066A (en) | Semiconductor device | |
| JP2005353991A (ja) | 半導体装置 | |
| JP2007115896A (ja) | 化合物半導体装置 | |
| JP6369605B2 (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
| JP2000340580A (ja) | 半導体装置 | |
| JP5147169B2 (ja) | スイッチ回路装置 | |
| JP4009804B2 (ja) | 電界効果型半導体装置 | |
| JP2007149886A (ja) | 化合物半導体スイッチ回路装置およびその製造方法 | |
| JP2007048900A (ja) | 化合物半導体装置 | |
| JP2004186537A (ja) | スイッチ回路装置および化合物半導体装置の製造方法 | |
| JP2004134588A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |